CN109062830B - 一种非易失性存储器的控制系统 - Google Patents

一种非易失性存储器的控制系统 Download PDF

Info

Publication number
CN109062830B
CN109062830B CN201810869979.4A CN201810869979A CN109062830B CN 109062830 B CN109062830 B CN 109062830B CN 201810869979 A CN201810869979 A CN 201810869979A CN 109062830 B CN109062830 B CN 109062830B
Authority
CN
China
Prior art keywords
target sequence
state machine
signal
control system
processing module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810869979.4A
Other languages
English (en)
Other versions
CN109062830A (zh
Inventor
张黄鹏
王颀
霍宗亮
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810869979.4A priority Critical patent/CN109062830B/zh
Publication of CN109062830A publication Critical patent/CN109062830A/zh
Application granted granted Critical
Publication of CN109062830B publication Critical patent/CN109062830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种非易失性存储器的控制系统，所述非易失性存储器包括：位线驱动模块；所述控制系统包括：算法状态机和时序处理模块；其中，所述算法状态机用于输出目标序列码；所述时序处理模块用于依据所述目标序列码控制所述位线驱动模块的时序。该控制系统通过算法状态机负责处理算法，并输出目标序列码；通过时序处理模块处理目标序列码，以控制位线驱动模块的时序；算法状态机和时序处理模块的处理过程和通信过程都十分简单，通过对控制系统进行层次化结构的设计极大程度的降低设计复杂度。并且，当需要修改时序时，只需更改算法状态机输出的目标序列码即可，从而提高时序修改的灵活性。

Description

一种非易失性存储器的控制系统
技术领域
本发明涉及存储器控制技术领域，更具体地说，尤其涉及一种非易失性存储器的控制系统。
背景技术
随着科学技术的不断发展，各种各样的存储器已广泛应用于人们的日常生活以及工作中。
通用NAND型闪存存储器作为主流非易失性存储器具备页读取、页编程和块擦除等功能，其内部逻辑需要在字线WL方向和位线BL方向施加特定的时序，从而实现上述功能。但是，随着非易失性存储器本身特征尺寸在不断缩小，以及三维结构的兴起，非易失性存储器所需的时序变得十分复杂。
现有技术中主要采用两种控制方式对非易失性存储器进行控制。
其一：采用有限状态机(Finite-state machine，FSM)的方式，根据输入信号进行命令译码，结合当前所处状态产生所需的时序。但是，由于需要处理的输入信号数据众多，导致有限状态机的逻辑会变得十分复杂，且在设计过程中，由于非易失性存储器或工艺的调整，需要频繁修改有限状态机实现相应的改动，每一次有限状态机代码修改都需要重跑综合、布局布线和静态时序分析等后端流程，会消耗大量的设计时间。即后期改动的时间周期较大。
其二：采用搭载微处理器的方式以实现时序的控制，该微处理器包含输入输出模块、译码模块、ROM模块以及逻辑运算模块，根据输入指令，输出控制各个模块实现特定时序，对于时序调整，只需要单独修改ROM部分代码即可。但是，该微处理器基于高效指令集，无法实现众多输出信号的同步控制，且在非易失性存储器开发流程中加入微处理器的设计，对于CAD支持提出了更高的要求。即资源消耗大且控制不够灵活。
发明内容
为解决上述问题，本发明提供了一种非易失性存储器的控制系统，该控制系统对非易失性存储器所需时序的控制和修改更加灵活。
为实现上述目的，本发明提供如下技术方案：
一种非易失性存储器的控制系统，所述非易失性存储器包括：位线驱动模块；所述控制系统包括：算法状态机和时序处理模块；
其中，所述算法状态机用于输出目标序列码；所述时序处理模块用于依据所述目标序列码控制所述位线驱动模块的时序。
优选的，在上述控制系统中，所述算法状态机还用于输出使能信号，所述使能信号用于控制所述时序处理模块对接收的所述目标序列码进行译码处理，生成所述位线驱动模块的时序。
优选的，在上述控制系统中，所述时序处理模块还用于当对所述目标序列码译码处理完成且对所述位线驱动模块的时序控制完成后，向所述算法状态机返回第一信号，所述第一信号用于表征所述时序处理模块完成对所述位线驱动模块的时序控制。
优选的，在上述控制系统中，所述算法状态机包括第一信号输出端、目标序列码输出端和第一信号接收端；所述时序处理模块包括第二信号接收端、目标序列码接收端和第二信号输出端；
其中，所述第一信号输出端与所述第二信号接收端连接，所述目标序列输出端与所述目标序列接收端连接，所述第一信号接收端与所述第二信号输出端连接；
所述算法状态机通过所述第一信号输出端输出所述使能信号，所述时序处理模块通过所述第二信号接收端接收所述使能信号；
所述算法状态机通过所述目标序列码输出端输出所述目标序列码，所述时序处理模块通过所述目标序列码接收端接收所述目标序列码；
所述时序处理模块通过所述第二信号输出端输出所述第一信号，所述算法状态机通过所述第一信号接收端接收所述第一信号。
优选的，在上述控制系统中，所述位线驱动模块所需的时序分为多段，所述目标序列码表征其中任意一段时序。
优选的，在上述控制系统中，所述控制系统还包括：指令译码模块；
所述指令译码模块用于对输入至所述控制系统的控制指令进行译码处理，并控制所述算法状态机输出所述目标序列码。
优选的，在上述控制系统中，所述非易失性存储器为单值存储单元的非易失性存储器或多值存储单元的非易失性存储器。
优选的，在上述控制系统中，所述时序处理模块包括标准ASIC设计程序。
通过上述描述可知，本发明提供的一种非易失性存储器的控制系统，包括：位线驱动模块；所述控制系统包括：算法状态机和时序处理模块；其中，所述算法状态机用于输出目标序列码；所述时序处理模块用于依据所述目标序列码控制所述位线驱动模块的时序。
通过上述描述可知，该控制系统通过算法状态机负责处理算法，并输出目标序列码；通过时序处理模块处理目标序列码，以控制位线驱动模块的时序；算法状态机和时序处理模块的处理过程和通信过程都十分简单，通过对控制系统进行层次化结构的设计极大程度的降低设计复杂度。
并且，当需要修改时序时，只需更改算法状态机输出的目标序列码即可，从而提高时序修改的灵活性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种非易失性存储器的控制系统的原理结构示意图；
图2为本发明实施例提供的另一种非易失性存储器的控制系统的原理结构示意图；
图3为本发明实施例提供的一种非易失性存储器的控制系统的信号时序示意图；
图4为本发明实施例提供的又一种非易失性存储器的控制系统的原理结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种非易失性存储器的控制系统的原理结构示意图，所述非易失性存储器包括：位线驱动模块12；所述控制系统11包括：算法状态机13和时序处理模块14；
其中，所述算法状态机13用于输出目标序列码；所述时序处理模块14用于依据所述目标序列码控制所述位线驱动模块12的时序。
具体的，该控制系统11通过算法状态机13负责处理算法，并输出目标序列码；通过时序处理模块14处理目标序列码，以控制位线驱动模块12的时序；算法状态机13和时序处理模块14的处理过程和通信过程都十分简单，通过对控制系统11进行层次化结构的设计极大程度的降低设计复杂度。
并且，当需要修改时序时，只需更改算法状态机13输出的目标序列码即可，从而提高时序修改的灵活性。
也就是说，所述时序处理模块14依据所述目标序列码控制所述位线驱动模块12的时序，进而实现非易失性存储器中存储阵列15的编程、读取和擦除等功能。
可选的，在本发明实施例中，所述非易失性存储器包括但不限定于为单值存储单元的非易失性存储器或多值存储单元的非易失性存储器。也就是说，该控制系统可以应用在不同规格的非易失性存储器中，适用范围极为广泛。
可选的，所述时序处理模块14包括标准ASIC设计程序。
具体的，所述时序处理模块14包括但不限定于序列产生器(SequenceGenerator)，其基于标准ASIC(Application Specific Integrated Circuit，特定用途集成电路)设计流程，因而自身兼容原有CAD(Computer Aided Design，计算机辅助设计)工具及流程，无需额外的设计程序即可实现对目标序列码的译码处理。
需要说明的是，在本发明实施例中还可以将所述位线驱动模块12所需的时序分为多段，所述目标序列码表征其中任意一段时序。
也就是说，每个所述目标序列码仅仅代表一段时序，当需要修改整个时序时，通过时序处理模块14接收不同的目标序列码进行处理组合即可修改整个时序，那么显然只需更改算法状态机13输出的目标序列码即可，从而也就提高时序修改的灵活性。
进一步的，所述算法状态机13还用于输出使能信号，所述使能信号用于控制所述时序处理模块14对接收的所述目标序列码进行译码处理，生成所述位线驱动模块12的时序。
具体的，当所述使能信号产生高脉冲之后，所述时序处理模块14对接收的所述目标序列码进行译码处理，生成所述位线驱动模块12的时序。
进一步的，所述时序处理模块14还用于当对所述目标序列码译码处理完成且对所述位线驱动模块12的时序控制完成后，向所述算法状态机13返回第一信号，所述第一信号用于表征所述时序处理模块14完成对所述位线驱动模块12的时序控制等操作结束。
具体的，当所述时序处理模块14对所述目标序列码译码处理完成且对所述位线驱动模块12的时序控制完成后，产生高脉冲的第一信号至所述算法状态机13，表征流程结束。
如图2所示，所述算法状态机13包括但不限定于第一信号输出端、目标序列码输出端和第一信号接收端；所述时序处理模块14包括但不限定于第二信号接收端、目标序列码接收端和第二信号输出端。
其中，所述第一信号输出端与所述第二信号接收端连接，所述目标序列输出端与所述目标序列接收端连接，所述第一信号接收端与所述第二信号输出端连接。
所述算法状态机13通过所述第一信号输出端输出所述使能信号Start，所述时序处理模块14通过所述第二信号接收端接收所述使能信号Start。
所述算法状态机13通过所述目标序列码输出端输出所述目标序列码Seq_Code，所述时序处理模块14通过所述目标序列码接收端接收所述目标序列码Seq_Code。
所述时序处理模块14通过所述第二信号输出端输出所述第一信号Done，所述算法状态机13通过所述第一信号接收端接收所述第一信号Done。
如图3所示，当所述使能信号Start产生高脉冲之后，所述时序处理模块14对接收的所述目标序列码Seq_Code进行译码处理，生成所述位线驱动模块12的时序；当所述时序处理模块14对所述目标序列码译码处理完成且对所述位线驱动模块12的时序控制完成后，产生高脉冲的第一信号Done至所述算法状态机13，表征流程结束。
进一步的，如图4所示，所述控制系统11还包括：指令译码模块16。
所述指令译码模块16用于对输入至所述控制系统11的控制指令进行译码处理，并控制所述算法状态机13输出所述目标序列码。
需要说明的是，所述指令译码模块16还用于控制所述算法状态机13输出所述使能信号。
并且，当所述算法状态机13处理流程结束后还向所述指令译码模块16发送完成信号。
通过上述描述可知，该控制系统通过算法状态机负责处理算法，并输出目标序列码；通过时序处理模块处理目标序列码，以控制位线驱动模块的时序；算法状态机和时序处理模块的处理过程和通信过程都十分简单，通过对控制系统进行层次化结构的设计极大程度的降低设计复杂度。
并且，每个所述目标序列码仅仅代表一段时序，当需要修改整个时序时，通过时序处理模块接收不同的目标序列码进行处理组合即可修改整个时序，那么显然只需更改算法状态机输出的目标序列码即可，从而也就提高时序修改的灵活性。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种非易失性存储器的控制系统，其特征在于，所述非易失性存储器包括：位线驱动模块；所述控制系统包括：算法状态机和时序处理模块；
其中，所述算法状态机用于输出目标序列码；所述时序处理模块用于依据所述目标序列码控制所述位线驱动模块的时序；
所述位线驱动模块所需的时序分为多段，所述目标序列码表征其中任意一段时序。
2.根据权利要求1所述的控制系统，其特征在于，所述算法状态机还用于输出使能信号，所述使能信号用于控制所述时序处理模块对接收的所述目标序列码进行译码处理，生成所述位线驱动模块的时序。
3.根据权利要求2所述的控制系统，其特征在于，所述时序处理模块还用于当对所述目标序列码译码处理完成且对所述位线驱动模块的时序控制完成后，向所述算法状态机返回第一信号，所述第一信号用于表征所述时序处理模块完成对所述位线驱动模块的时序控制。
4.根据权利要求3所述的控制系统，其特征在于，所述算法状态机包括第一信号输出端、目标序列码输出端和第一信号接收端；所述时序处理模块包括第二信号接收端、目标序列码接收端和第二信号输出端；
其中，所述第一信号输出端与所述第二信号接收端连接，所述目标序列码 输出端与所述目标序列码 接收端连接，所述第一信号接收端与所述第二信号输出端连接；
所述算法状态机通过所述第一信号输出端输出所述使能信号，所述时序处理模块通过所述第二信号接收端接收所述使能信号；
所述算法状态机通过所述目标序列码输出端输出所述目标序列码，所述时序处理模块通过所述目标序列码接收端接收所述目标序列码；
所述时序处理模块通过所述第二信号输出端输出所述第一信号，所述算法状态机通过所述第一信号接收端接收所述第一信号。
5.根据权利要求1所述的控制系统，其特征在于，所述控制系统还包括：指令译码模块；
所述指令译码模块用于对输入至所述控制系统的控制指令进行译码处理，并控制所述算法状态机输出所述目标序列码。
6.根据权利要求1所述的控制系统，其特征在于，所述非易失性存储器为单值存储单元的非易失性存储器或多值存储单元的非易失性存储器。
7.根据权利要求1所述的控制系统，其特征在于，所述时序处理模块包括标准ASIC设计程序。
CN201810869979.4A 2018-08-02 2018-08-02 一种非易失性存储器的控制系统 Active CN109062830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810869979.4A CN109062830B (zh) 2018-08-02 2018-08-02 一种非易失性存储器的控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810869979.4A CN109062830B (zh) 2018-08-02 2018-08-02 一种非易失性存储器的控制系统

Publications (2)

Publication Number Publication Date
CN109062830A CN109062830A (zh) 2018-12-21
CN109062830B true CN109062830B (zh) 2021-10-22

Family

ID=64832805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810869979.4A Active CN109062830B (zh) 2018-08-02 2018-08-02 一种非易失性存储器的控制系统

Country Status (1)

Country Link
CN (1) CN109062830B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108466A (ko) * 2019-05-05 2021-09-02 양쯔 메모리 테크놀로지스 씨오., 엘티디. 시퀀스 프로세싱 유닛이 있는 메모리 제어 시스템
CN110164499B (zh) * 2019-05-24 2023-02-28 中国科学院微电子研究所 一种非易失性存储器的控制系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359523A (zh) * 1999-06-08 2002-07-17 旺宏电子股份有限公司 用于位线软编程(blisp)的方法与集成电路
CN1942975A (zh) * 2004-04-23 2007-04-04 桑迪士克股份有限公司 具有改进的部分页编程能力的非易失性存储器和控制
CN1941204A (zh) * 2005-09-26 2007-04-04 旺宏电子股份有限公司 同时编程与编程验证的非易失性存储器
CN102332306A (zh) * 2011-07-15 2012-01-25 桂林电子科技大学 基于ieee 1500的嵌入式sram存储器测试结构及测试方法
WO2014004468A1 (en) * 2012-06-28 2014-01-03 Sandisk Technologies Inc. Compact high speed sense amplifier for non-volatile memory with hybrid lockout
CN107045886A (zh) * 2016-01-19 2017-08-15 力旺电子股份有限公司 非易失性存储器
CN107622783A (zh) * 2016-07-14 2018-01-23 群联电子股份有限公司 译码方法、存储器存储装置及存储器控制电路单元
CN107644659A (zh) * 2016-07-21 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359523A (zh) * 1999-06-08 2002-07-17 旺宏电子股份有限公司 用于位线软编程(blisp)的方法与集成电路
CN1942975A (zh) * 2004-04-23 2007-04-04 桑迪士克股份有限公司 具有改进的部分页编程能力的非易失性存储器和控制
CN1941204A (zh) * 2005-09-26 2007-04-04 旺宏电子股份有限公司 同时编程与编程验证的非易失性存储器
CN102332306A (zh) * 2011-07-15 2012-01-25 桂林电子科技大学 基于ieee 1500的嵌入式sram存储器测试结构及测试方法
WO2014004468A1 (en) * 2012-06-28 2014-01-03 Sandisk Technologies Inc. Compact high speed sense amplifier for non-volatile memory with hybrid lockout
CN107045886A (zh) * 2016-01-19 2017-08-15 力旺电子股份有限公司 非易失性存储器
CN107622783A (zh) * 2016-07-14 2018-01-23 群联电子股份有限公司 译码方法、存储器存储装置及存储器控制电路单元
CN107644659A (zh) * 2016-07-21 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置

Also Published As

Publication number Publication date
CN109062830A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN1905070B (zh) 能够存储多比特数据和单比特数据的闪存设备
KR102232922B1 (ko) 쓰기 보조 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치
TWI272616B (en) A multi-plane type flash memory and methods of controlling program and read operations thereof
CN101231885B (zh) 快闪存储器件和操作该器件的方法
US9886378B2 (en) Nonvolatile memory system using control signals to transmit varied signals via data pins
JP5415617B2 (ja) 不揮発性メモリの最適化ページプログラミング順序
CN100495572C (zh) 具有改进程序运作性能的闪存装置的页缓冲器及控制方法
CN106910524B (zh) 感测控制信号发生电路和包括其的半导体存储器件
KR20180034190A (ko) 반도체 기억 장치, 플래시 메모리 및 그 연속 독출 방법
JP2005196931A (ja) 不揮発性半導体メモリ装置及びそのプログラム方法
CN109062830B (zh) 一种非易失性存储器的控制系统
TWI613658B (zh) 將資料程式化於非揮發性記憶體裝置中的方法、對記憶體進行程式化的方法以及記憶體系統
CN106373614A (zh) 半导体存储器件及其操作方法
KR20110006963A (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법
US20170364268A1 (en) Memory devices having distributed controller systems
CN100458697C (zh) 用户程序引导方法及用户程序引导系统
US20160180903A1 (en) Memory operation latency control
KR101662703B1 (ko) 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
TWI585767B (zh) 半導體裝置之控制電路及其方法
CN106024050A (zh) 输出状态失败信号的半导体存储器件及其操作方法
TW200625333A (en) Boosting to control programming of non-volatile memory
KR101998076B1 (ko) 집적 회로 및 이를 포함하는 장치들
CN108538332B (zh) 与非门闪存的读取方法
CN110164499B (zh) 一种非易失性存储器的控制系统
KR100953062B1 (ko) 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant