TW201801091A - 反熔絲型一次編程記憶體胞的編程方法 - Google Patents

反熔絲型一次編程記憶體胞的編程方法 Download PDF

Info

Publication number
TW201801091A
TW201801091A TW106101259A TW106101259A TW201801091A TW 201801091 A TW201801091 A TW 201801091A TW 106101259 A TW106101259 A TW 106101259A TW 106101259 A TW106101259 A TW 106101259A TW 201801091 A TW201801091 A TW 201801091A
Authority
TW
Taiwan
Prior art keywords
transistor
source terminal
fuse
gate
voltage
Prior art date
Application number
TW106101259A
Other languages
English (en)
Other versions
TWI613663B (zh
Inventor
翁偉哲
陳信銘
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201801091A publication Critical patent/TW201801091A/zh
Application granted granted Critical
Publication of TWI613663B publication Critical patent/TWI613663B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/402—Encrypted data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Storage Device Security (AREA)
  • Detection And Correction Of Errors (AREA)
  • Logic Circuits (AREA)

Abstract

一次編程記憶體胞記憶胞的編程方法。首先，提供第一編程電壓至反熔絲電晶體的閘極。將第一位元線電壓傳遞至反熔絲電晶體，使得第一極性的第一電壓應力提供至反熔絲電晶體的閘極氧化層，並於該反熔絲電晶體的閘極與第一汲源端之間形成於一弱路徑。接著，提供第二編程電壓至該反熔絲電晶體的閘極。將第二位元線電壓傳遞至第一反熔絲電晶體。而第二極性的第二電壓應力提供至反熔絲電晶體的閘極氧化層，且產生的編程電流沿著弱路徑並造成第一汲源端上方的閘極氧化層破裂。

Description

反熔絲型一次編程記憶體胞的編程方法
本發明是有關於一種非揮發性記憶體胞(Non-volatile memory cell)的編程方法，且特別是有關於一種應用於反熔絲型一次編程記憶胞(antifuse-type one time programmable memory cell)的編程方法。
眾所周知，非揮發性記憶體在斷電之後仍舊可以保存其資料內容。一般來說，當非揮發性記憶體製造完成並出廠後，使用者即可以編程(program)非揮發性記憶體，進而將資料記錄在非揮發性記憶體中。
而根據編程的次數，非揮發性記憶體可進一步區分為：多次編程的記憶體(multi-time programmable memory，簡稱MTP記憶體)、一次編程的記憶體(one time programmable memory，簡稱OTP記憶體)或者光罩式唯讀記憶體(Mask ROM記 憶體)。
基本上，使用者可以對MTP記憶體進行多次的編程，用以多次修改儲存資料。而使用者僅可以編程一次OTP記憶體，一旦OTP記憶體編程完成之後，其儲存資料將無法修改。而Mask ROM記憶體於出廠之後，所有的儲存資料已經記錄在其中，使用者僅能夠讀取Mask ROM記憶體中的儲存資料，而無法進行編程。
再者，OTP記憶體根據其特性可區分為熔絲型(fuse type)OTP記憶體與反熔絲型(antifuse-type)OTP記憶體。熔絲型OTP記憶體的記憶胞(memory cell)尚未進行編程(program)時，其為低電阻值的儲存狀態；而進行編程之後的記憶胞，其具備高電阻值的儲存狀態。
反熔絲型OTP記憶體的記憶胞尚未進行編程(program)時，其具備高電阻值的儲存狀態；而進行編程之後的記憶胞，其具備低電阻值的儲存狀態。
本發明之主要目的在於提出一種反熔絲型一次編程記憶胞的編程方法，該反熔絲型一次編程記憶胞包括一第一控制電晶體，具有一閘極、一第一汲源端與一第二汲源端；以及，一第一反熔絲電晶體，具有一閘極與一第一汲源端連接至該第一控制電晶體的該第二汲源端，該編程方法包括下列步驟：(a)提供 一第一編程電壓至該第一反熔絲電晶體的該閘極，並開啟該第一控制電晶體，其中，一第一位元線電壓由該第一控制電晶體的該第一汲源端傳遞至該第一反熔絲電晶體的該第一汲源端；一第一極性的一第一電壓應力提供至該第一反熔絲電晶體的一閘極氧化層；以及，於該第一反熔絲電晶體的該閘極與該第一反熔絲電晶體的該第一汲源端之間形成於一弱路徑；以及(b)提供一第二編程電壓至該第一反熔絲電晶體的該閘極，並開啟該第一控制電晶體，其中，一第二位元線電壓由該第一控制電晶體的該第一汲源端傳遞至該第一反熔絲電晶體的該第一汲源端；以及一第二極性的一第二電壓應力提供至該第一反熔絲電晶體的該閘極氧化層，產生一編程電流沿著該弱路徑，並造成該閘極氧化層破裂。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
10、70、80、90‧‧‧OTP記憶胞
c11~c24‧‧‧OTP記憶胞
第1A圖與第1B圖所繪示為反熔絲型一次編程記憶胞(以下簡稱為OTP記憶胞)與等效電路圖。
第2A圖至第2D圖所繪示為OTP記憶胞進行編程動作與讀取動作時的偏壓示意圖。
第3A圖至第3C圖所繪示為閘極氧化層破裂的位置示意圖。
第3D圖所繪示為將多個OTP記憶胞編程為第一儲存狀態的讀取電流統計圖。
第4A圖所繪示為編程OTP記憶胞為第一儲存狀態的第一步驟偏壓示意圖。
第4B圖所繪示為編程OTP記憶胞為第一儲存狀態的時的第二步驟偏壓示意圖。
第4C圖所繪示為本發明利用二個步驟來將多個OTP記憶胞編程為第一儲存狀態的讀取電流統計圖。
第5圖所繪示為OTP記憶胞所組成的記憶胞陣列。
第6A圖所繪示為編程OTP記憶胞陣列為第一儲存狀態的第一步驟偏壓示意圖。
第6B圖所繪示為編程OTP記憶胞陣列為第一儲存狀態的時的第二步驟偏壓示意圖。
第7A圖至第7C圖所繪示為另一種OTP記憶胞結構及其編程方法。
第8A圖至第8C圖所繪示為再一種OTP記憶胞結構及其編程方法。
第9圖所繪示為另一種OTP記憶胞結構。
請參照第1A圖與第1B圖，其所繪示為反熔絲型一次編程記憶胞(以下簡稱為OTP記憶胞)的剖面圖以及等效電路圖。
如第1A圖所示，OTP記憶胞10製作於P型井區(P-Well)PW中。P型井區PW的表面下方形成第一摻雜區11、第 二摻雜區12、第三摻雜區13。第一摻雜區11連接至一位元線(bit line)BL。
再者，一第一閘極結構16位於P型井區PW的表面上方，第一摻雜區11與第二摻雜區12之間；一第二閘極結構19位於P型井區PW的表面上方，第二摻雜區12與第三摻雜區13之間。其中，第一閘極結構16包括閘極氧化層14與閘極15，且閘極15連接至一位元線(word line)WL。第二閘極結構19包括閘極氧化層17與閘極18，且閘極18連接至反熔絲控制線(antifuse control line)AF。
再者，第一摻雜區11、第二摻雜區12與第一閘極結構16形成一控制電晶體(control transistor)Tc。第二摻雜區12、第三摻雜區13與第二閘極結構19形成一反熔絲電晶體(antifuse transistor)Taf。
如第1B圖所示，控制電晶體Tc的第一汲源端(drain/source terminal)連接至位元線BL、控制電晶體Tc的閘極端(gate terminal)連接至字元線WL；反熔絲電晶體Taf的第一汲源端連接至控制電晶體Tc的第二汲源端；反熔絲電晶體Taf的閘極端連接至反熔絲控制線AF。
請參照第2A圖至第2D圖，其所繪示為OTP記憶胞進行編程動作與讀取動作時的偏壓示意圖。
如第2A圖所示，將OTP記憶胞10編程為第一儲存狀態時，提供接地電壓(0V)至位元線BL，提供控制電壓Vdd至 字元線WL，提供編程電壓(program voltage)Vp至反熔絲控制線AF。其中，控制電壓Vdd約為0.75V~3.6V，編程電壓Vp約為4V~11V。
當字元線WL提供控制電壓Vdd，位元線BL提供接地電壓(0V)時，控制電晶體Tc開啟。接地電壓(0V)經由控制電晶體Tc傳遞至反熔絲電晶體Taf，並使得反熔絲電晶體Taf的閘極氧化層上承受了Vp的電壓應力(voltage stress)。由於編程電壓Vp已超過反熔絲電晶體Taf的耐壓範圍，所以反熔絲電晶體Taf內部產生一編程電流Ip，經由控制電晶體Tc流向位元線BL。
另外，編程電流Ip會導致閘極氧化層破裂(rupture)，而破裂的閘極氧化層即形成一低電阻。亦即，OTP記憶胞10中，控制電晶體Tc所連接的反熔絲電晶體Taf為一低電阻，視為第一儲存狀態。
如第2B圖所示，將OTP記憶胞10編程為第二儲存狀態時，提供控制電壓Vdd至位元線BL與至字元線WL，提供編程電壓Vp至熔絲控制線AF。
當字元線WL與位元線BL提供控制電壓Vdd時，控制電晶體Tc關閉(turn off)。由於控制電晶體Tc被關閉，反熔絲電晶體Taf的閘極氧化層不會破裂，而未破裂的閘極氧化層即形成一高電阻，其電阻值約為數百萬歐姆(mega ohm)以上。
另外，由於閘極氧化層不會破裂，OTP記憶胞10幾乎不會產生編程電流。亦即，OTP記憶胞10中，OTP記憶胞 10中，控制電晶體Tc所連接的反熔絲電晶體Taf為一高電阻，視為第二儲存狀態。
於讀取動作時，提供接地電壓(0V)至位元線BL，提供控制電壓Vdd至字元線WL，提供讀取電壓Vread至反熔絲控制線AF。並且，根據流經位元線BL上的電流大小即可判斷OTP記憶胞10為第一儲存狀態或者第二儲存狀態。其中，讀取電壓Vread約為0.75V~3.6V。
如第2C圖所示，由於OTP記憶胞10為第一儲存狀態，當控制電晶體Tc接收到控制電壓Vdd而開啟時，讀取電壓Vread可使得反熔絲電晶體Taf中產生讀取電流Ir經由控制電晶體Tc流向位元線BL且讀取電流Ir約為數μA以上。
如第2D圖所示，由於OTP記憶胞10為第二儲存狀態，當控制電晶體Tc接收到控制電壓Vdd而開啟時，反熔絲電晶體Taf中的讀取電流Ir非常小。因此，位元線BL上接收的讀取電流Ir幾乎為零，遠低於1μA。
換言之，於讀取動作時，根據流經位元線BL上的讀取電流大小即可判斷OTP記憶胞10為第一儲存狀態或者第二儲存狀態。
然而，由於製程偏移(variation)，當反熔絲電晶體Taf的閘極氧化層接收到電壓應力(Vp)而破裂後，閘極氧化層破裂的位置可能造成讀取電流Ir的大小差異。
請參照第3A圖至第3C圖，其所繪示為閘極氧化層 各種破裂位置的示意圖。
如第3A圖所示，於編程動作後，閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與第一汲源端之間。此時，反熔絲電晶體Taf的閘極端與第一汲源端之間的電阻值最低。而進行讀取動作時，將會產生最大的讀取電流Ir。
由於製程的變異，造成反熔絲電晶體Taf的閘極氧化層破裂位置不佳時即如第3B圖與第3C圖所示。在第3B圖中，閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與通道(channel)之間。在第3C圖中，閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與第二汲源端之間。
當第3B圖與第3C圖的情況發生時，會使得反熔絲電晶體Taf的閘極端與第一汲源端之間的電阻值較高。而進行讀取動作時，會產生較小的讀取電流Ir。再者，如果讀取電流Ir過小時，則該OTP記憶胞可能被誤判為第二儲存狀態。
請參照第3D圖，其所繪示為將多個OTP記憶胞編程為第一儲存狀態的讀取電流統計圖。由第3D圖可知，將複數個OTP記憶胞編程為第一儲存狀態後，會有少數的OTP記憶胞的讀取電流過小。舉例來說，如虛線I包圍區域的OTP記憶胞，其讀取電流小於5μA。而這些OTP記憶胞即可能被誤判為第二儲存狀態。
由以上的說明，上述虛線I包圍區域的OTP記憶胞可能是在進行編程動作時，反熔絲電晶體Taf的閘極氧化層破裂 位置不佳所導致。
為了解決上述問題，本發明提出了OTP記憶胞的編程方法。於編程動作時，利用二個步驟來將OTP記憶胞編程為第一儲存狀態。於編程記憶胞的第一步驟時，先在反熔絲電晶體Taf的閘極端與第一汲源端之間提供第一極性的電壓應力(voltage stress)，使得反熔絲電晶體Taf的閘極端與第一汲源端之間先成形成一弱路徑(weak path)。換句話說，在上述的第一步驟的偏壓後，在反熔絲電晶體Taf的閘極氧化層中會定位出一個氧化物缺陷區域(oxide damage region)並形成弱路徑。再者，於上述第一步驟的偏壓時，於弱路徑上會產生第一方向的弱電流(weak current)。而第一方向的弱電流是由反熔絲電晶體Taf的第一汲源端流向閘極端。
於編程記憶胞的第二步驟時，在反熔絲電晶體Taf的閘極氧化層上提供第二極性的電壓應力(voltage stress)，導致第二方向的編程電流產生。由於在第一步驟時已預先形成弱路徑，所以編程電流會沿著弱路徑由反熔絲電晶體Taf的閘極端流向第一汲源端，並造成閘極氧化層的破裂。
因此，編程動作的二個步驟完成後，OTP記憶胞被編程為第一儲存狀態，並可確認反熔絲電晶體Taf的閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與第一汲源端之間。以下詳細說明之：請參照第4A圖，其所繪示為編程OTP記憶胞為第 一儲存狀態的第一步驟偏壓示意圖。假設反熔絲電晶體Taf的正常操作電壓為1.5V。於編程OTP記憶胞的第一步驟時，提供第一位元線電壓(first bit line voltage)Vb1至位元線BL，提供控制電壓Vdd至字元線WL，提供第一編程電壓Vp1至反熔絲控制線AF。其中，控制電壓Vdd為3V，第一位元線電壓Vb1為2V，第一編程電壓Vp1為0V。亦即，第一位元線電壓Vb1大於第一編程電壓Vp1。
由於控制電晶體Tc開啟，控制電晶體Tc的第一汲源端接收第一位元線電壓Vb1(2V)，經由控制電晶體Tc，傳遞至反熔絲電晶體Taf的第一汲源端。因此，反熔絲電晶體Taf的閘極端的電壓小於第一汲源端上的電壓，反熔絲電晶體Taf被關閉(turn off)，無法形成通道(channel)。並且，反熔絲電晶體Taf的閘極端與第一汲源端之間提供負極性(-2V)的電壓應力(voltage stress)。
由於-2V的電壓應力稍微超過反熔絲電晶體Taf的正常操作電壓(1.5V)，反熔絲電晶體Taf的閘極氧化層尚未破裂。但是，由於帶對帶電洞入射效應(band-to-band hot hole injection)以及弱邊緣穿透效應(weak edge tunneling effect)，將使得反熔絲電晶體Taf的閘極端與第一汲源端之間的閘極氧化層形成一弱路徑(weak path)，而弱路徑上通過一弱電流(weak current)iw。再者，弱電流iw具有一第一方向，由反熔絲電晶體Taf的第一汲源端流向閘極端。
請參照第4B圖，其所繪示為編程OTP記憶胞為第一儲存狀態的時的第二步驟偏壓示意圖。於編程OTP記憶胞的第二步驟時，提供第二位元線電壓Vb2至位元線BL，提供控制電壓Vdd至字元線WL，提供第二編程電壓Vp至反熔絲控制線AF。其中，第二位元線電壓Vb2為0V，第二編程電壓Vp為8V；第二編程電壓Vp2大於第一位元線電壓Vb1；且第一位元線電壓Vb1大於第二位元線電壓Vb2。
由於控制電晶體Tc開啟，控制電晶體Tc的第一汲源端接收第二位元線電壓Vb2(0V)，經由控制電晶體Tc，傳遞至反熔絲電晶體Taf的第一汲源端。因此，反熔絲電晶體Taf的閘極端的電壓大於第一汲源端上的電壓，且反熔絲電晶體Taf的閘極氧化層上跨了(across)正極性(+8V)的電壓應力(voltage stress)。
由於+8V的電壓應力遠超過反熔絲電晶體Taf的耐壓，因此產生大的編程電流Ip。且編程電流Ip沿著先前建立的弱路徑，造成反熔絲電晶體Taf的閘極氧化層破裂。再者，編程電流Ip具有一第二方向，由反熔絲電晶體Taf的閘極端流向第一汲源端。
由以上的說明可知，本發明OTP記憶胞編程動作的二個步驟完成後，OTP記憶胞被編程為第一儲存狀態，並可確認反熔絲電晶體Taf的閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與第一汲源端之間。
請參照第4C圖，其所繪示為本發明利用二個步驟 來將多個OTP記憶胞編程為第一儲存狀態的讀取電流統計圖。由第4C圖可知，將複數個OTP記憶胞編程為第一儲存狀態後，幾乎沒有OTP記憶胞的讀取電流小於5μA。換言之，這些OTP記憶胞被誤判的機率將大幅降低。
請參照第5圖，其所繪示為OTP記憶胞所組成的記憶胞陣列。此記憶胞陣列包括2×4個OTP記憶胞c11~c24。每一個OTP記憶胞皆包括一控制電晶體Tc與一反熔絲電晶體Taf。其中，OTP記憶胞c11~c14連接至位元線BL1；OTP記憶胞c21~c24連接至位元線BL2。再者，OTP記憶胞c11與c21連接至字元線WL1與反熔絲控制線AF1；OTP記憶胞c12與c22連接至字元線WL2與反熔絲控制線AF2；OTP記憶胞c13與c23連接至字元線WL3與反熔絲控制線AF3；OTP記憶胞c14與c24連接至字元線WL4與反熔絲控制線AF4。
以下係介紹將OTP記憶胞c13編程為第一儲存狀態的編程動作。
於編程OTP記憶胞c13時，選定位元線(selected bit line)為位元線BL1、選定字元線(selected word line)為字元線WL3與選定反熔絲控制線(selected antifuse control line)為反熔絲控制線AF3。
請參照第6A圖，其所繪示為編程OTP記憶胞陣列為第一儲存狀態的第一步驟偏壓示意圖。於進行編程動作的第一步驟時，提供第一位元線電壓Vb1(2V)至選定位元線BL1、提供 控制電壓Vdd(3V)至選定位元線WL3、提供第一編程電壓Vp1(0V)至選定反熔絲控制線AF3。另外，提供第二位元線電壓Vb2(0V)至未選定位元線BL2，提供0V的關閉電壓(off voltage)至未選定字元線WL1、WL2、WL4，提供第一編程電壓Vp1(0V)至未選定反熔絲控制線AF1、AF2、AF4。
因此，OTP記憶胞c13中，反熔絲電晶體Taf的閘極端與第一汲源端之間提供第一極性(-2V)的電壓應力。並使得反熔絲電晶體Taf的閘極端與第一汲源端之間的閘極氧化層形成一弱路徑(weak path)。換句話說，在上述的第一步驟的偏壓後，在反熔絲電晶體Taf的閘極氧化層中會定位出一個氧化物缺陷區域(oxide damage region)並形成弱路徑。再者，於上述第一步驟的偏壓時，於弱路徑上會產生第一方向弱電流iw由反熔絲電晶體Taf的第一汲源端流向閘極端。
請參照第6B圖，其所繪示為編程OTP記憶胞陣列為第一儲存狀態的第二步驟偏壓示意圖。於進行編程動作的第二步驟時，提供第二位元線電壓Vb2(0V)至選定位元線BL1、提供控制電壓Vdd(3V)至選定位元線WL3、提供第二編程電壓Vp2(8V)至選定反熔絲控制線AF3。另外，提供控制電壓Vdd(3V)至未選定位元線BL2，提供0V的關閉電壓(off voltage)至未選定字元線WL1、WL2、WL4，提供第一編程電壓Vp1(0V)至未選定反熔絲控制線AF1、AF2、AF4。
因此，OTP記憶胞c13中，反熔絲電晶體Taf的閘 極氧化層上跨了第二極性(+8V)的電壓應力。而反熔絲電晶體Taf產生第二方向的編程電流Ip，沿著先前的弱路徑，由反熔絲電晶體Taf閘極端流向第一汲源端，並造成反熔絲電晶體Taf的閘極氧化層破裂。
當上述的二個編程步驟完成後，OTP記憶胞被編程為第一儲存狀態，並可確認反熔絲電晶體Taf的閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與第一汲源端之間。
本發明利用二個步驟將OTP記憶胞編程為第一儲存狀態的編程方法也可以運用至其他結構的OTP記憶胞，並達到相同的效果。
請參照第7A圖至第7C圖，其所繪示為另一種OTP記憶胞結構及其編程方法。OTP記憶胞70包括一控制電晶體Tc1、控制電晶體Tc2、反熔絲電晶體Taf。控制電晶體Tc1的第一汲源端(drain/source terminal)連接至位元線BL、控制電晶體Tc1的閘極端(gate terminal)連接至字元線WL。控制電晶體Tc2的第一汲源端連接至控制電晶體Tc2的第二汲源端、控制電晶體Tc2的閘極端連接至選擇線(select line)SE。反熔絲電晶體Taf的第一汲源端連接至控制電晶體Tc2的第二汲源端；反熔絲電晶體Taf的閘極端連接至反熔絲控制線AF。
如第7B圖所示，將OTP記憶胞70編程為第一儲存狀態的第一步驟時，提供第一位元線電壓Vb1至位元線BL，提供第一控制電壓Vdd1至字元線WL，提供第二控制電壓Vdd2至 選擇線SE，提供第一編程電壓Vp1至反熔絲控制線AF。其中，第一控制電壓Vdd1為3V，第二控制電壓Vdd2為3V，第一位元線電壓Vb1為2V，第一編程電壓Vp1為0V。另外，第一位元線電壓Vb1大於第一編程電壓Vp1，第二控制電壓Vdd2大於等於第一控制電壓為Vdd1。
由於控制電晶體Tc1與控制電晶體Tc2開啟，控制電晶體Tc1的第一汲源端接收第一位元線電壓Vb1(2V)，經由控制電晶體Tc1與控制電晶體Tc2，傳遞至反熔絲電晶體Taf的第一汲源端。因此，反熔絲電晶體Taf的閘極端的電壓小於第一汲源端上的電壓，反熔絲電晶體Taf被關閉(turn off)，無法形成通道(channel)。並且，反熔絲電晶體Taf的閘極端與第一汲源端之間提供負極性(-2V)的電壓應力(voltage stress)。
再者，由於-2V的電壓應力稍微超過反熔絲電晶體Taf的正常操作電壓(1.5V)，反熔絲電晶體Taf的閘極氧化層尚未破裂，但可在閘極端與第一汲源端之間的閘極氧化層形成一弱路徑。換句話說，於第一步驟的偏壓後，在反熔絲電晶體Taf的閘極氧化層中會定位出一個氧化物缺陷區域(oxide damage region)並形成弱路徑。再者，於弱路徑上會產生第一方向弱電流iw由反熔絲電晶體Taf的第一汲源端流向閘極端。
如第7C圖所示，將OTP記憶胞70編程為第一儲存狀態的第二步驟時，提供第二位元線電壓Vb2至位元線BL，提供第一控制電壓Vdd1至字元線WL，提供第二控制電壓Vdd2至 選擇線SE，提供第二編程電壓Vp2至反熔絲控制線AF。其中，第二位元線電壓Vb2為0V，第二編程電壓Vp為8V；第二編程電壓Vp2大於第一位元線電壓Vb1；且第一位元線電壓Vb1大於第二位元線電壓Vb2。
由於控制電晶體Tc1與控制電晶體Tp2開啟，控制電晶體Tc1的第一汲源端接收第二位元線電壓(0V)，經由控制電晶體Tc1與控制電晶體Tc2，傳遞至反熔絲電晶體Taf的第一汲源端。因此，反熔絲電晶體Taf的閘極氧化層上跨了正極性(+8V)的電壓應力(voltage stress)。
由於+8V的電壓應力遠超過反熔絲電晶體Taf的耐壓，因此產生大的編程電流Ip，沿著先前建立的弱路徑，造成反熔絲電晶體Taf的閘極氧化層破裂。再者，編程電流Ip具有一第二方向，由反熔絲電晶體Taf的閘極端流向第一汲源端。
同理，當上述的二個編程步驟完成後，OTP記憶胞被編程為第一儲存狀態，並可確認反熔絲電晶體Taf的閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與第一汲源端之間。
請參照第8A圖至第8C圖，其所繪示為另一種OTP記憶胞結構及其編程方法。OTP記憶胞80包括一控制電晶體Tc、反熔絲電晶體Taf。其中，反熔絲電晶體Taf的第一汲源端與第二汲源端相互連接，形成一金氧半電容器(MOS capacitor)。再者，控制電晶體Tc的第一汲源端連接至位元線BL、控制電晶體Tc的閘極端連接至字元線WL。反熔絲電晶體Taf的第一汲源端連 接至控制電晶體Tc的第二汲源端；反熔絲電晶體Taf的閘極端連接至反熔絲控制線AF。
如第8B圖所示，將OTP記憶胞80編程為第一儲存狀態的第一步驟時，提供第一位元線電壓Vb1至位元線BL，提供控制電壓Vdd至字元線WL，提供第一編程電壓Vp1至反熔絲控制線AF。其中，控制電壓Vdd為3V，第一位元線電壓Vb1為2V，第一編程電壓Vp1為0V。另外，第一位元線電壓Vb1大於第一編程電壓Vp1。
由於控制電晶體Tc開啟，控制電晶體Tc的第一汲源端接收第一位元線電壓Vb1(2V)，經由控制電晶體Tc，傳遞至反熔絲電晶體Taf的第一汲源端。因此，負極性(-2V)的電壓應力(voltage stress)提供至反熔絲電晶體Taf，並在反熔絲電晶體Taf的閘極氧化層上形成一弱路徑。換句話說，於第一步驟的偏壓後，在反熔絲電晶體Taf的閘極氧化層中會定位出一個氧化物缺陷區域(oxide damage region)並形成弱路徑。
由於反熔絲電晶體Taf的第一汲源端與第二汲源端相互連接。所以弱路徑可能形成在閘極端與第一汲源端之間或者形成在閘極端與第二汲源端之間。如第8B圖所示，弱路徑形成在閘極端與第一汲源端之間。再者，弱路徑上通過一弱電流(weak current)iw，弱電流iw具有一第一方向，由反熔絲電晶體Taf的第一汲源端流向閘極端。
如第8C圖所示，將OTP記憶胞80編程為第一儲存 狀態的第二步驟時，提供第二位元線電壓Vb2至位元線BL，提供控制電壓Vdd至字元線WL，提供第二編程電壓Vp2至反熔絲控制線AF。其中，第二位元線電壓Vb2為0V，第二編程電壓Vp為8V；第二編程電壓Vp2大於第一位元線電壓Vb1；且第一位元線電壓Vb1大於第二位元線電壓Vb2。
由於控制電晶體Tc開啟，控制電晶體Tc的第一汲源端接收第二位元線電壓(0V)，經由控制電晶體Tc，傳遞至反熔絲電晶體Taf的第一汲源端。因此，正極性(+8V)的電壓應力(voltage stress)提供至反熔絲電晶體Taf並形成編程電流，沿著先前建立的一弱路徑，造成閘極氧化層破裂。再者，編程電流Ip具有一第二方向，由反熔絲電晶體Taf的閘極端流向第一汲源端。
同理，當上述的二個編程步驟完成後，OTP記憶胞被編程為第一儲存狀態，並可確認反熔絲電晶體Taf的閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與第一汲源端之間。
為了提高OTP記憶胞的可靠度(reliability)，可在OTP記憶胞中設計二個反熔絲電晶體。請參照第9圖，其所繪示為再一OTP記憶胞結構。相較於第8A圖的記憶胞結構，OTP記憶胞90中多個一個反熔絲電晶體Taf2，連接於控制電晶體Tc的第二汲源端與第二反熔絲控制線AF2之間。基本上，OTP記憶胞90也可以利用第8B圖與第8C圖所教示的方式來將OTP記憶胞90編程為第一儲存狀態，詳細動作不再贅述。
由以上的說明可知，本發明編程動作的二個步驟完 成後，OTP記憶胞被編程為第一儲存狀態，並可確認反熔絲電晶體Taf的閘極氧化層破裂的位置在反熔絲電晶體Taf的閘極端與第一汲源端之間。因此可以降低OTP記憶胞被誤判的機率。
再者，在上述的說明中，並未詳細介紹將OTP記憶胞編程為第二儲存狀態。由於第二儲存狀態中，反熔絲電晶體Taf的閘極氧化層並未破裂。因此，將OTP記憶胞編程為第二儲存狀態時，可以參考第2B圖的方式，將控制電晶體Tc關閉，而電壓應力無法提供至反熔絲電晶體Taf的閘極氧化層，使得反熔絲電晶體Taf的閘極氧化層不會破裂。
另外，本發明上述實施例的OTP記憶胞皆由N型電晶體(NMOS transistor)所組成。然，本發明並不限定於此。在此領域的技術人員也可以利用P型電晶體(PMOS transistor)，並利用本發明揭露的編程方法來實現本發明。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧OTP記憶胞

Claims (9)

  1. 一種反熔絲型一次編程記憶胞的編程方法，該反熔絲型一次編程記憶胞包括一第一控制電晶體，具有一閘極、一第一汲源端與一第二汲源端；以及，一第一反熔絲電晶體，具有一閘極與一第一汲源端連接至該第一控制電晶體的該第二汲源端，該編程方法包括下列步驟：(a)提供一第一編程電壓至該第一反熔絲電晶體的該閘極，並開啟該第一控制電晶體，其中，一第一位元線電壓由該第一控制電晶體的該第一汲源端傳遞至該第一反熔絲電晶體的該第一汲源端；一第一極性的一第一電壓應力提供至該第一反熔絲電晶體的一閘極氧化層；以及，於該第一反熔絲電晶體的該閘極與該第一反熔絲電晶體的該第一汲源端之間形成於一弱路徑；以及(b)提供一第二編程電壓至該第一反熔絲電晶體的該閘極，並開啟該第一控制電晶體，其中，一第二位元線電壓由該第一控制電晶體的該第一汲源端傳遞至該第一反熔絲電晶體的該第一汲源端；以及一第二極性的一第二電壓應力提供至該第一反熔絲電晶體的該閘極氧化層，產生一編程電流沿著該弱路徑，並造成該閘極氧化層破裂。
  2. 如申請專利範圍第1項所述之編程方法，更包括提供一第一控制電壓至該第一控制電晶體的該閘極，以開啟該第一控制電晶體。
  3. 如申請專利範圍第1項所述之編程方法，其中該第一控制 電晶體與該第一反熔絲電晶體為N型電晶體，該第一位元線電壓大於該第一編程電壓，該第二編程電壓大於該第一位元線電壓，且該第一位元線電壓大於該第二位元線電壓。
  4. 如申請專利範圍第3項所述之編程方法，其中步驟(a)更包括：形成一第一方向的一弱電流，沿著該弱路徑，由該第一反熔絲電晶體的該第一汲源端流向該第一反熔絲電晶體的該閘極。
  5. 如申請專利範圍第4項所述之編程方法，其中步驟(b)更包括：形成一第二方向的該編程電流，沿著該弱路徑，由該第一反熔絲電晶體的該閘極流向該第一反熔絲電晶體的該第一汲源端。
  6. 如申請專利範圍第1項所述之編程方法，其中該第一控制電晶體的該第一汲源端連接至一位元線，該第一控制電晶體的該閘極連接至一字元線，該第一反熔絲電晶體的該閘極連接至一第一反熔絲控制線。
  7. 如申請專利範圍第1項所述之編程方法，其中該反熔絲型一次編程記憶胞包括：一第二控制電晶體，具有一第一汲源端連接至一位元線、以及一閘極連接至一字元線；該第一控制電晶體，具有該閘極連接至一選擇線、以及該第一汲源端連接至該第二控制電晶體的一第二汲源端；以及該第一反熔絲電晶體，具有該閘極連接至一反熔絲控制線、以及該第一汲源端連接至該第一控制電晶體的該第二汲源端。
  8. 如申請專利範圍第1項所述之編程方法，其中該第一控制電晶體的該第一汲源端連接至一位元線，該第一控制電晶體的該閘極連接至一字元線，該第一反熔絲電晶體的該閘極連接至一第一反熔絲控制線，該第一反熔絲電晶體的該第一汲源端連接至該第一反熔絲電晶體的一第二汲源端。
  9. 如申請專利範圍第8項所述之編程方法，其中該反熔絲型一次編程記憶胞更包括：該第一控制電晶體，具有該閘極連接至一字元線、以及該第一汲源端連接至一位元線；該第一反熔絲電晶體；以及一第二反熔絲電晶體，具有一閘極連接至一第二反熔絲控制線、一第一汲源端連接至該第一控制電晶體的該第二汲源端、以及一第二汲源端連接至第二反熔絲電晶體的該第一汲源端。
TW106101259A 2016-01-19 2017-01-13 反熔絲型一次編程記憶體胞的編程方法 TWI613663B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280137P 2016-01-19 2016-01-19
US62/280,137 2016-01-19

Publications (2)

Publication Number Publication Date
TW201801091A true TW201801091A (zh) 2018-01-01
TWI613663B TWI613663B (zh) 2018-02-01

Family

ID=57123841

Family Applications (7)

Application Number Title Priority Date Filing Date
TW105135935A TWI610309B (zh) 2016-01-19 2016-11-04 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以及相關隨機碼產生方法
TW106100742A TWI614766B (zh) 2016-01-19 2017-01-10 非揮發性記憶體
TW106100948A TWI627833B (zh) 2016-01-19 2017-01-12 具有高可靠度的電源切換裝置
TW106101259A TWI613663B (zh) 2016-01-19 2017-01-13 反熔絲型一次編程記憶體胞的編程方法
TW106101514A TWI610312B (zh) 2016-01-19 2017-01-17 具有錯誤修正碼的記憶體架構以及其操作方法
TW106106342A TWI637397B (zh) 2016-01-19 2017-02-24 自動設時重置脈衝產生器及具有脈衝產生器的記憶體裝置
TW106107166A TWI640990B (zh) 2016-01-19 2017-03-06 升壓保護電路

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105135935A TWI610309B (zh) 2016-01-19 2016-11-04 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以及相關隨機碼產生方法
TW106100742A TWI614766B (zh) 2016-01-19 2017-01-10 非揮發性記憶體
TW106100948A TWI627833B (zh) 2016-01-19 2017-01-12 具有高可靠度的電源切換裝置

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW106101514A TWI610312B (zh) 2016-01-19 2017-01-17 具有錯誤修正碼的記憶體架構以及其操作方法
TW106106342A TWI637397B (zh) 2016-01-19 2017-02-24 自動設時重置脈衝產生器及具有脈衝產生器的記憶體裝置
TW106107166A TWI640990B (zh) 2016-01-19 2017-03-06 升壓保護電路

Country Status (5)

Country Link
US (6) US9613714B1 (zh)
EP (4) EP3614387B1 (zh)
JP (3) JP6302020B2 (zh)
CN (7) CN106981300B (zh)
TW (7) TWI610309B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10127993B2 (en) * 2015-07-29 2018-11-13 National Chiao Tung University Dielectric fuse memory circuit and operation method thereof
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
WO2017117663A1 (en) * 2016-01-08 2017-07-13 Sidense Corp. Puf value generation using an anti-fuse memory array
US10020268B2 (en) 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US10090027B2 (en) * 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power
EP3270539B1 (en) 2016-07-10 2021-03-10 IMEC vzw Breakdown-based physical unclonable function
US10122538B2 (en) * 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
US10395745B2 (en) 2016-10-21 2019-08-27 Synposys, Inc. One-time programmable bitcell with native anti-fuse
US10446562B1 (en) * 2017-01-10 2019-10-15 Synopsys, Inc. One-time programmable bitcell with partially native select device
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 乱数発生装置及びその制御方法
US11615859B2 (en) * 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10776521B2 (en) 2017-04-21 2020-09-15 Apple Inc. Security techniques based on memory timing characteristics
US10276239B2 (en) * 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
EP3407336B1 (en) * 2017-05-22 2022-08-17 Macronix International Co., Ltd. Unchangeable phyisical unclonable function in non-volatile memory
US10276253B2 (en) * 2017-08-04 2019-04-30 Micron Technology, Inc. Apparatuses and methods including anti-fuses and for reading and programming of same
US10623192B2 (en) * 2017-08-25 2020-04-14 Synopsys, Inc. Gate oxide breakdown in OTP memory cells for physical unclonable function (PUF) security
JP6538908B2 (ja) 2017-09-12 2019-07-03 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． エントロピービットを用いたセキュリティシステム
US10915464B2 (en) 2017-09-12 2021-02-09 Ememory Technology Inc. Security system using random number bit string
CN109658963B (zh) * 2017-10-11 2020-11-17 华邦电子股份有限公司 电阻式存储器存储装置的操作方法
TWI652683B (zh) 2017-10-13 2019-03-01 力旺電子股份有限公司 用於記憶體的電壓驅動器
CN107945824A (zh) * 2017-11-21 2018-04-20 上海华虹宏力半导体制造有限公司 用于sonos存储器的复位电路及复位方法
US11063772B2 (en) 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
CN110018810B (zh) 2018-01-10 2021-05-18 力旺电子股份有限公司 随机码产生器
US11050575B2 (en) 2018-01-10 2021-06-29 Ememory Technology Inc. Entanglement and recall system using physically unclonable function technology
US10505521B2 (en) * 2018-01-10 2019-12-10 Ememory Technology Inc. High voltage driver capable of preventing high voltage stress on transistors
TWI696111B (zh) * 2018-01-10 2020-06-11 力旺電子股份有限公司 隨機碼產生器
US11055065B2 (en) * 2018-04-18 2021-07-06 Ememory Technology Inc. PUF-based true random number generation system
US10714199B1 (en) * 2018-05-09 2020-07-14 Synopsys, Inc. PUF latch for OTP memory arrays and method of operation
CN110489351B (zh) * 2018-05-14 2021-03-09 英韧科技(上海)有限公司 芯片指纹管理装置及安全芯片
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
US10923483B2 (en) 2018-05-31 2021-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. EFuse
US10839872B2 (en) * 2018-07-03 2020-11-17 Ememory Technology Inc. Random bit cell using an initial state of a latch to generate a random bit
CN109087679A (zh) * 2018-07-27 2018-12-25 上海华力集成电路制造有限公司 存储单元及其构成的存储阵列和otp
US11170115B2 (en) * 2018-07-30 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for secure external access of the PUF information to an authorized entity
CN109062830B (zh) * 2018-08-02 2021-10-22 中国科学院微电子研究所 一种非易失性存储器的控制系统
US10685727B2 (en) * 2018-08-10 2020-06-16 Ememory Technology Inc. Level shifter
EP3680800B1 (en) * 2018-08-10 2021-10-27 Shenzhen Weitongbo Technology Co., Ltd. Physical unclonable function (puf) device
US11176969B2 (en) 2018-08-20 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit including a first program device
US11380693B2 (en) * 2018-08-20 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including anti-fuse cell structure
US10797064B2 (en) * 2018-09-19 2020-10-06 Ememory Technology Inc. Single-poly non-volatile memory cell and operating method thereof
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10748591B2 (en) 2019-01-13 2020-08-18 Ememory Technology Inc. Random code generator
US11514174B2 (en) 2019-01-23 2022-11-29 Micron Technology, Inc. Memory devices with cryptographic components
US11294640B2 (en) 2019-03-13 2022-04-05 Ememory Technology Inc. Random number generator
US10924112B2 (en) 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
CN110164499B (zh) * 2019-05-24 2023-02-28 中国科学院微电子研究所 一种非易失性存储器的控制系统
US11152380B2 (en) * 2019-08-06 2021-10-19 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
CN115085759A (zh) 2019-10-17 2022-09-20 立积电子股份有限公司 射频装置
US10984878B1 (en) * 2020-02-11 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd One-time programmable memory bit cell
US11663455B2 (en) * 2020-02-12 2023-05-30 Ememory Technology Inc. Resistive random-access memory cell and associated cell array structure
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11468945B2 (en) * 2020-10-15 2022-10-11 Arm Limited 3D storage architecture with tier-specific controls
US12069873B2 (en) * 2020-12-18 2024-08-20 Ememory Technology Inc. Resistive memory cell and associated cell array structure
US11329836B1 (en) * 2021-03-12 2022-05-10 Globalfoundries U.S. Inc. Twin cell memory-based physically unclonable function
US11594541B2 (en) * 2021-03-26 2023-02-28 Nanya Technology Corporation One-time programmable memory array and manufacturing method thereof
CN113129985B (zh) * 2021-03-29 2024-05-03 深圳市国微电子有限公司 一种物理不可克隆单元及读取电路
CN115241181A (zh) 2021-04-23 2022-10-25 联华电子股份有限公司 单次可编程存储器元件
US20230047939A1 (en) * 2021-08-13 2023-02-16 Ememory Technology Inc. Fuse-type one time programming memory cell
FR3133699A1 (fr) * 2022-03-21 2023-09-22 Stmicroelectronics (Rousset) Sas Mémoire morte programmable
TW202410050A (zh) * 2022-08-24 2024-03-01 振生半導體股份有限公司 多狀態的一次性可程式化記憶體電路
CN118354602A (zh) * 2023-01-06 2024-07-16 长鑫存储技术有限公司 一种反熔丝结构和存储器
TWI828568B (zh) * 2023-03-27 2024-01-01 華邦電子股份有限公司 物理不可複製函數代碼產生裝置及物理不可複製函數代碼的產生方法

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666115B2 (ja) * 1983-09-26 1994-08-24 株式会社東芝 半導体記憶装置
JPS62180607A (ja) 1986-02-04 1987-08-07 Fujitsu Ltd 半導体集積回路
US4787066A (en) * 1987-08-03 1988-11-22 Sgs-Thomson Microelectronics, Inc. Non-volatile shadow storage cell with improved level shifting circuit and reduced tunnel device count for improved reliability
US4825410A (en) 1987-10-26 1989-04-25 International Business Machines Corporation Sense amplifier control circuit
GB8923037D0 (en) 1989-10-12 1989-11-29 Inmos Ltd Timing control for a memory
US5243226A (en) * 1991-07-31 1993-09-07 Quicklogic Corporation Programming of antifuses
US5316971A (en) 1992-09-18 1994-05-31 Actel Corporation Methods for programming antifuses having at least one metal electrode
JPH0845269A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd 半導体記憶装置
US5528173A (en) * 1995-05-10 1996-06-18 Micron Technology, Inc. Low power, high speed level shifter
US6023431A (en) * 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus
JP2001351398A (ja) * 2000-06-12 2001-12-21 Nec Corp 記憶装置
EP1186924A3 (en) * 2000-09-05 2003-08-13 Matsushita Electric Industrial Co., Ltd. Optical signal reading apparatus using light leaked out of light transmission path
US6584526B1 (en) * 2000-09-21 2003-06-24 Intel Corporation Inserting bus inversion scheme in bus path without increased access latency
KR100375219B1 (ko) 2000-11-09 2003-03-07 삼성전자주식회사 반도체 메모리 장치의 데이터 라인 프리챠지 회로
US7187228B1 (en) 2001-06-22 2007-03-06 Quicklogic Corporation Method of programming an antifuse
JP3763775B2 (ja) * 2001-11-28 2006-04-05 富士通株式会社 電源立ち上がり時の動作を安定化したレベルコンバータ回路
FR2836751A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique non destructrice
JP2003257180A (ja) * 2002-03-04 2003-09-12 Nec Electronics Corp ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）及びその動作方法
JP2004310904A (ja) * 2003-04-07 2004-11-04 Renesas Technology Corp 不揮発性半導体記憶装置
JP2005276348A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd 半導体記憶装置、及びプリチャージ制御方法
TWI267863B (en) * 2004-04-12 2006-12-01 Samsung Electronics Co Ltd High voltage generating circuit preserving charge pumping efficiency
US20050289435A1 (en) * 2004-06-29 2005-12-29 Mulla Dean A Fast approximate DINV calculation in parallel with coupled ECC generation or correction
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
JP4383987B2 (ja) * 2004-08-18 2009-12-16 株式会社東芝 Ｍｏｓ型電気ヒューズとそのプログラム方法
JP4709525B2 (ja) * 2004-10-14 2011-06-22 株式会社東芝 不揮発性半導体記憶装置
US7190626B2 (en) * 2005-05-13 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory system with bit-line discharging mechanism
US7253496B2 (en) * 2005-06-28 2007-08-07 Cypress Semiconductor Corporation Antifuse circuit with current regulator for controlling programming current
US7280425B2 (en) * 2005-09-30 2007-10-09 Intel Corporation Dual gate oxide one time programmable (OTP) antifuse cell
US7359265B2 (en) 2006-01-04 2008-04-15 Etron Technology, Inc. Data flow scheme for low power DRAM
JP4894854B2 (ja) * 2006-02-27 2012-03-14 富士通株式会社 データ送信装置、データ送受信システム及びデータ送受信システムの制御方法
WO2007104335A1 (en) * 2006-03-16 2007-09-20 Freescale Semiconductor, Inc. A wordline driver for a non-volatile memory device, a non-volatile memory device and method
KR100694972B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 센싱 노드용 프리차지 전압을 선택적으로 변경하는 기능을가지는 플래시 메모리 장치 및 그 독출 동작 방법
TWI344152B (en) * 2006-09-21 2011-06-21 Mediatek Inc Memory circuits and malfunction protection methods thereof
US7508694B2 (en) * 2006-09-27 2009-03-24 Novelics, Llc One-time-programmable memory
KR100825788B1 (ko) * 2006-10-31 2008-04-28 삼성전자주식회사 메모리 셀 센싱 이전에 비트라인의 프리차아지 전압 레벨을유지할 수 있는 플래쉬 메모리 장치의 센스 앰프 회로 및플래쉬 메모리 셀 센싱 방법
US20080316660A1 (en) 2007-06-20 2008-12-25 Ememory Technology Inc. Electrostatic discharge avoiding circuit
US8063662B2 (en) * 2007-07-06 2011-11-22 Analog Devices, Inc. Methods and apparatus for predictable level shifter power-up state
US7551497B2 (en) * 2007-09-20 2009-06-23 Mediatek Inc. Memory circuits preventing false programming
US7804327B2 (en) * 2007-10-12 2010-09-28 Mediatek Inc. Level shifters
JP5112846B2 (ja) * 2007-12-27 2013-01-09 セイコーインスツル株式会社 電源切替回路
US8255758B2 (en) * 2008-01-21 2012-08-28 Apple Inc. Decoding of error correction code using partial bit inversion
US8031506B2 (en) 2008-03-21 2011-10-04 Broadcom Corporation One-time programmable memory cell
TWI430275B (zh) 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
US8127204B2 (en) * 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US7782116B2 (en) * 2008-09-05 2010-08-24 Fairchild Semiconductor Corporation Power supply insensitive voltage level translator
US8910009B1 (en) * 2008-09-08 2014-12-09 Marvell International Ltd. Method and apparatus for enhancing error detection in data transmission
US8395923B2 (en) * 2008-12-30 2013-03-12 Intel Corporation Antifuse programmable memory array
US8125842B2 (en) 2009-03-31 2012-02-28 Agere Systems Inc. Tracking circuit for reducing faults in a memory
CN101923896A (zh) * 2009-06-12 2010-12-22 威刚科技（苏州）有限公司 电子存储装置及其纠错方法
US9013910B2 (en) * 2009-07-30 2015-04-21 Ememory Technology Inc. Antifuse OTP memory cell with performance improvement prevention and operating method of memory
JP4937316B2 (ja) * 2009-08-21 2012-05-23 株式会社東芝 不揮発性半導体記憶装置
US20110246857A1 (en) 2010-04-02 2011-10-06 Samsung Electronics Co., Ltd. Memory system and method
US8279693B2 (en) * 2010-04-09 2012-10-02 Qualcomm Incorporated Programmable tracking circuit for tracking semiconductor memory read current
JP5343916B2 (ja) * 2010-04-16 2013-11-13 富士通セミコンダクター株式会社 半導体メモリ
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
KR101115623B1 (ko) * 2010-07-09 2012-02-15 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이의 동작 방법
JP5466594B2 (ja) * 2010-07-29 2014-04-09 ルネサスエレクトロニクス株式会社 半導体記憶装置及びアンチヒューズのプログラム方法
US9224496B2 (en) * 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
CN102375698B (zh) * 2010-08-23 2014-06-25 群联电子股份有限公司 数据串分派与传送方法、存储器控制器与存储器储存装置
US8339831B2 (en) * 2010-10-07 2012-12-25 Ememory Technology Inc. Single polysilicon non-volatile memory
US8300450B2 (en) 2010-11-03 2012-10-30 International Business Machines Corporation Implementing physically unclonable function (PUF) utilizing EDRAM memory cell capacitance variation
JP2012109329A (ja) * 2010-11-16 2012-06-07 Elpida Memory Inc 半導体装置及びその制御方法
EP2671155B1 (en) * 2011-01-31 2017-10-11 Everspin Technologies, Inc. Method of reading and writing to a spin torque magnetic random access memory with error correcting code
KR101953088B1 (ko) * 2011-01-31 2019-03-04 에버스핀 테크놀러지스, 인크. 스핀 토크 자기 랜덤 액세스 메모리에 대한 기록 방법
JP5204868B2 (ja) * 2011-04-12 2013-06-05 シャープ株式会社 半導体記憶装置
JP5269151B2 (ja) * 2011-06-09 2013-08-21 シャープ株式会社 半導体記憶装置
US8724363B2 (en) 2011-07-04 2014-05-13 Ememory Technology Inc. Anti-fuse memory ultilizing a coupling channel and operating method thereof
KR20130011058A (ko) * 2011-07-20 2013-01-30 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작방법
KR101115756B1 (ko) * 2011-09-23 2012-03-06 권의필 고집적 프로그램이 가능한 비휘발성 메모리 및 그 제조 방법
US8508971B2 (en) * 2011-11-08 2013-08-13 Wafertech, Llc Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate
KR20130092174A (ko) * 2012-02-10 2013-08-20 에스케이하이닉스 주식회사 불휘발성 반도체 메모리 장치 및 이 장치의 데이터 센싱 방법
US8698922B2 (en) * 2012-02-14 2014-04-15 Omni Vision Technologies, Inc. Black level correction for imaging pixels
JP5395203B2 (ja) * 2012-03-23 2014-01-22 力晶科技股▲ふん▼有限公司 レベルシフト回路及びそれを用いた半導体デバイス
FR2990291A1 (fr) * 2012-05-03 2013-11-08 St Microelectronics Sa Procede de controle du claquage d'un antifusible
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method
US9142275B2 (en) * 2012-10-31 2015-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wordline tracking for boosted-wordline timing scheme
US8830766B2 (en) 2013-01-23 2014-09-09 Lsi Corporation Margin free PVT tolerant fast self-timed sense amplifier reset circuit
US20140293673A1 (en) 2013-03-28 2014-10-02 Ememory Technology Inc. Nonvolatile memory cell structure and method for programming and reading the same
US9281074B2 (en) 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US20150007337A1 (en) * 2013-07-01 2015-01-01 Christian Krutzik Solid State Drive Physical Uncloneable Function Erase Verification Device and Method
JP6106043B2 (ja) * 2013-07-25 2017-03-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR20150019442A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 퓨즈 셀들의 프로그래밍 방법 및 메모리 복구 방법
KR101489758B1 (ko) 2013-08-26 2015-02-04 한국전자통신연구원 플래시 메모리의 동작 제어 방법 및 장치
CN104464816B (zh) * 2013-09-21 2019-03-01 上峰科技股份有限公司 单次可编程记忆体及其操作方法和编程方法以及电子系统
EP3349343B1 (en) * 2013-11-08 2019-07-17 Delta Electronics (Thailand) Public Co., Ltd. Resistorless precharging
US9685958B2 (en) * 2013-11-14 2017-06-20 Case Western Reserve University Defense against counterfeiting using antifuses
US20150143130A1 (en) * 2013-11-18 2015-05-21 Vixs Systems Inc. Integrated circuit provisioning using physical unclonable function
CN103730164B (zh) * 2013-12-27 2017-01-04 深圳市国微电子有限公司 一种可编程存储单元
JP6380827B2 (ja) * 2014-01-27 2018-08-29 富士電機株式会社 遅延回路
US9501352B2 (en) * 2014-03-05 2016-11-22 Kabushiki Kaisha Toshiba Memory device
US9823860B2 (en) * 2014-03-14 2017-11-21 Nxp B.V. One-time programming in reprogrammable memory
US9349472B2 (en) * 2014-03-25 2016-05-24 Integrated Silicon Solution, Inc. Flash memory device with sense-amplifier-bypassed trim data read
JP6200370B2 (ja) * 2014-04-23 2017-09-20 ルネサスエレクトロニクス株式会社 データバス駆動回路、それを備えた半導体装置及び半導体記憶装置
US9768957B2 (en) * 2014-04-23 2017-09-19 Cryptography Research, Inc. Generation and management of multiple base keys based on a device generated key
US9778903B2 (en) * 2014-05-12 2017-10-03 Micron Technology, Inc. Apparatuses and methods for timing domain crossing
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
KR20160071054A (ko) * 2014-12-11 2016-06-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9627088B2 (en) * 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof

Also Published As

Publication number Publication date
CN106981300A (zh) 2017-07-25
TW201727634A (zh) 2017-08-01
JP6389287B2 (ja) 2018-09-12
TWI614766B (zh) 2018-02-11
TW201727662A (zh) 2017-08-01
CN107039057A (zh) 2017-08-11
EP3196887B1 (en) 2019-12-04
TWI613663B (zh) 2018-02-01
US9613714B1 (en) 2017-04-04
CN107045463B (zh) 2020-07-17
TWI637397B (zh) 2018-10-01
CN106981300B (zh) 2021-01-12
TWI610309B (zh) 2018-01-01
TW201826277A (zh) 2018-07-16
TWI640990B (zh) 2018-11-11
TW201830389A (zh) 2018-08-16
JP6302020B2 (ja) 2018-03-28
TW201728082A (zh) 2017-08-01
EP3196887A1 (en) 2017-07-26
US20170207773A1 (en) 2017-07-20
TW201727657A (zh) 2017-08-01
CN106981313A (zh) 2017-07-25
EP3614387B1 (en) 2020-09-30
US20170206946A1 (en) 2017-07-20
CN107039057B (zh) 2019-04-05
TWI610312B (zh) 2018-01-01
US20170206134A1 (en) 2017-07-20
CN108288477B (zh) 2020-11-27
TWI627833B (zh) 2018-06-21
JP2018110002A (ja) 2018-07-12
EP3196888B1 (en) 2019-12-25
CN107045886A (zh) 2017-08-15
EP3614387A1 (en) 2020-02-26
JP6479226B2 (ja) 2019-03-06
EP3196889A1 (en) 2017-07-26
US9792968B2 (en) 2017-10-17
CN106981313B (zh) 2020-06-02
US20170206965A1 (en) 2017-07-20
US10062446B2 (en) 2018-08-28
EP3196888A1 (en) 2017-07-26
CN108320773B (zh) 2020-12-18
US9799410B2 (en) 2017-10-24
JP2017139046A (ja) 2017-08-10
US20170206980A1 (en) 2017-07-20
US9830991B2 (en) 2017-11-28
CN108288477A (zh) 2018-07-17
CN108320773A (zh) 2018-07-24
CN107045886B (zh) 2020-05-19
US10176883B2 (en) 2019-01-08
JP2017130184A (ja) 2017-07-27
CN107045463A (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
TWI613663B (zh) 反熔絲型一次編程記憶體胞的編程方法
TWI578325B (zh) 反熔絲型一次編程的記憶胞及其相關的陣列結構
JP6181037B2 (ja) ワンタイム・プログラミング・メモリ・セル、アレイ構造およびその動作方法
JP6126710B2 (ja) アンチヒューズ型ワンタイムプログラミングメモリセル及びそのアレイ構造
JP4510057B2 (ja) 不揮発性半導体記憶装置
US9799662B2 (en) Antifuse-type one time programming memory cell and array structure with same
US20100232203A1 (en) Electrical anti-fuse and related applications
TWI651647B (zh) 亂數產生裝置及其控制方法
TW202307858A (zh) 熔絲型一次編程記憶胞
TWI807693B (zh) 反熔絲型一次編程記憶胞及其相關的記憶胞陣列結構
TWI846536B (zh) 用於物理不可複製技術的帶鰭式場效電晶體一次編程記憶胞
TW202240592A (zh) 記憶體裝置
TWI471863B (zh) 非揮發性記憶體單元及其程式化、抹除和讀取方法