TWI471863B - 非揮發性記憶體單元及其程式化、抹除和讀取方法 - Google Patents

非揮發性記憶體單元及其程式化、抹除和讀取方法 Download PDF

Info

Publication number
TWI471863B
TWI471863B TW100118628A TW100118628A TWI471863B TW I471863 B TWI471863 B TW I471863B TW 100118628 A TW100118628 A TW 100118628A TW 100118628 A TW100118628 A TW 100118628A TW I471863 B TWI471863 B TW I471863B
Authority
TW
Taiwan
Prior art keywords
volatile memory
voltage
transistor
gate
memory unit
Prior art date
Application number
TW100118628A
Other languages
English (en)
Other versions
TW201248636A (en
Inventor
Chia Chiuan Chang
Wei Sung Chen
Chung Ho Wu
Original Assignee
Vanguard Int Semiconduct Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Int Semiconduct Corp filed Critical Vanguard Int Semiconduct Corp
Priority to TW100118628A priority Critical patent/TWI471863B/zh
Publication of TW201248636A publication Critical patent/TW201248636A/zh
Application granted granted Critical
Publication of TWI471863B publication Critical patent/TWI471863B/zh

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

非揮發性記憶體單元及其程式化、抹除和讀取方法
本發明係有關於一種非揮發性記憶體單元及其程式化、抹除和讀取方法，特別係有關於一種單層閘極(single gate)電子抹除式可程式唯讀記憶體(E2 PROM)單元及其程式化、抹除和讀取方法。
習知的單層閘極(single gate)非揮發性記憶體單元通常由一個選擇電晶體(select transistor)串聯一個儲存電晶體(store transistor)所構成。由於資料(data)係儲存於單一儲存電晶體內，所以單元的操作效能(包括程式化與抹除速度)無法提升。另外，習知單層閘極非揮發性記憶體單元的讀取電流(read current)小，因此在程式化狀態和抹除狀態讀取電流的邊限(margin)非常窄，如果習知單層閘極非揮發性記憶體單元經過多個數個程式化操作(programming operation)和抹除操作(erasing operation)循環之後，程式化狀態和抹除狀態之讀取電流差值會變得不易分辨，上述缺點會造成記憶體單元可靠度的下降。
因此，在此技術領域中，有需要一種非揮發性記憶體單元及其程式化、抹除和讀取方法，以滿足上述需求且克服習知技術的缺點。
有鑑於此，本發明一實施例係提供一種非揮發性記 憶體單元，用來儲存單一位元資料，上述非揮發性記憶體單元包括一井區，具有一第一導電類型；具有相反於上述第一導電類型的一第二導電類型的一第一電晶體和一第二電晶體，分別設置於上述井區上，其中上述第一電晶體的一第一閘極和上述第二電晶體的一第二閘極互相耦接，上述第一電晶體和上述第二電晶體共用一汲極區並耦接至一位元線，上述第一電晶體的一第一源極區和上述第二電晶體的一第二源極區分別耦接至一第一選擇線和一第二選擇線，藉由控制上述第一選擇線和上述第二選擇線，以將一位元儲存於上述第一閘極和上述第二閘極內，且藉由控制上述第一選擇線或上述第二選擇線，以抹除儲存於上述第一閘極和上述第二閘極內的上述位元。
本發明另一實施例係提供一種非揮發性記憶體單元的程式化方法，上述非揮發性記憶體單元用來儲存單一位元資料，包括提供一非揮發性記憶體單元，包括一井區，具有一第一導電類型；具有相反於上述第一導電類型的一第二導電類型的一第一電晶體和一第二電晶體，分別設置於上述井區上，其中上述第一電晶體的一第一閘極和上述第二電晶體的一第二閘極互相耦接，上述第一電晶體和上述第二電晶體共用一汲極區並耦接至一位元線，上述第一電晶體的一第一源極區和上述第二電晶體的一第二源極區分別耦接至一第一選擇線和一第二選擇線；分別施加一第一電壓和一第二電壓至上述第一選擇線和上述第二選擇線；以及施加一第三電壓至上述位 元線和上述井區，其中上述第一和第二電壓大於0V且上述第三電壓為0V。
本發明又另一實施例係提供一種非揮發性記憶體單元的抹除方法，上述非揮發性記憶體單元用來儲存單一位元資料，包括提供一非揮發性記憶體單元，包括一井區，具有一第一導電類型；具有相反於上述第一導電類型的一第二導電類型的一第一電晶體和一第二電晶體，分別設置於上述井區上，其中上述第一電晶體的一第一閘極和上述第二電晶體的一第二閘極互相耦接，上述第一電晶體和上述第二電晶體共用一汲極區並耦接至一位元線，上述第一電晶體的一第一源極區和上述第二電晶體的一第二源極區分別耦接至一第一選擇線和一第二選擇線；施加一第一電壓至上述第一選擇線；施加一第二電壓至上述第二選擇線；施加一第三電壓至上述位元線和上述井區，其中上述第一電壓大於上述第二電壓，且上述第三電壓為0V。
本發明又另一實施例係提供一種非揮發性記憶體單元的讀取方法，上述非揮發性記憶體單元用來儲存單一位元資料，包括提供一非揮發性記憶體單元，包括一井區，具有一第一導電類型；具有相反於上述第一導電類型的一第二導電類型的一第一電晶體和一第二電晶體，分別設置於上述井區上，其中上述第一電晶體的一第一閘極和上述第二電晶體的一第二閘極互相耦接，上述第一電晶體和上述第二電晶體共用一汲極區並耦接至一位元線，上述第一電晶體的一第一源極區和上述第二電晶 體的一第二源極區分別耦接至一第一選擇線和一第二選擇線；施加一第一電壓至上述位元線；施加一第二電壓至上述第一選擇線、上述第二選擇線和上述井區，其中上述第一電壓大於0V且上述第二電壓為0V。
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。
第1圖為本發明實施例之非揮發性記憶體單元(Non-volatile memory cell)500的剖面圖。第2圖為如第1圖所示之本發明實施例之非揮發性記憶體單元500的電路圖。本發明實施例之非揮發性記憶體單元500係利用兩個電晶體做為單層閘極(single gate)電子抹除式可程式唯讀記憶體(E2 PROM)單元，以儲存單一位元(single bit)資料。請參考第1和2圖，本發明實施例之非揮發性記憶體單元500包括一井區200，具有一第一導電類型。具有相反於第一導電類型的一第二導電類型的一第一電晶體201和一第二電晶體202，分別設置於井區200上。第一電晶體201和一第二電晶體202分別為四端電晶體(four-terminal transistor)元件，其具有閘極端(gate terminal)、汲極端(source terminal)、源極端(drain terminal)和基底端(bulk terminal)四個端點。在本發明一實施例中，井區200可為一p型井區(PW)，而第一電晶體201和一第二電晶體202可皆為n型金氧半電晶體(NMOS)。第一電晶體201的一閘極204和第二電晶體202的一閘極206互相耦接，意即第2圖所示的第一電晶體201的閘極端耦接至第二電晶體202的閘極端。在本發明一實施例中，閘極204和閘極206皆為單層閘極，且閘極204和閘極206為電性浮動(electrically floating)。因此，閘極204和閘極206可視為非揮發性記憶體單元500的浮動閘極(floating gate,FG)。第一電晶體201和第二電晶體202共用一汲極區208。因此，如第1圖所示，汲極區208可設置於第一電晶體201的閘極204和第二電晶體202的閘極206之間，且汲極區208係耦接至一位元線BL，意即第2圖所示的第一電晶體201的汲極端會耦接至第二電晶體202的汲極端，而位元線BL會耦接至一感測放大器(sense amplifier)。第一電晶體201的一源極區210和第二電晶體202的一源極區212分別設置於井區200中，源極區210和汲極區208相對設置於第一電晶體201的閘極204的兩側，而源極區212和汲極區208相對設置於第二電晶體202的閘極206的兩側。第一電晶體201的源極區210和第二電晶體202的源極區212分別耦接至一第一選擇線SL1和一第二選擇線SL2，意即第2圖所示的第一電晶體201的源極端會耦接至第一選擇線SL1，而第二電晶體202的源極端會耦接至第二選擇線 SL2。在本發明一實施例中，源極區210、212和汲極區208皆為n型，可利用於p型井區200中形成複數個n型重摻雜(N+)區域以做為源極區210、212和汲極區208。另外，可於p型井區200中形成複數個p型重摻雜(P+)區域以做為基底摻雜區(bulk)214、216，其中基底摻雜區(Bu1k)214、216可分別藉由形成於井區200中的隔絕結構218與相鄰的源極區210、212電性隔絕。
接著，說明本發明實施例之非揮發性記憶體單元500的操作方式。後述第1至3表會說明單一非揮發性記憶體單元500或者將複數個非揮發性記憶體單元500排列為一記憶體陣列(array)的操作條件，上述記憶體陣列的排列方式係將每一個非揮發性記憶體單元500的汲極區208皆耦接至同一位元線BL。在第1至3表中，”選擇(select)”形態可表示為單一非揮發性記憶體單元500的操作條件，或者為在記憶體陣列中選定操作的非揮發性記憶體單元500的操作條件，而”未選擇(unselect)”形態可表示為在記憶體陣列中除選定操作的非揮發性記憶體單元500之外的其他非揮發性記憶體單元500的操作條件。
非揮發性記憶體單元500的操作方式包括程式化操作(programming operation)、抹除操作(erasing operation)和讀取操作(reading operation)等方式。本發明實施例之非揮發性記憶體單元500的程式化操作方式係利用通道熱電子(CHE)方式，將電子注入浮動閘極。
第1表非揮發性記憶體單元500的程式化操作條件
如第1表所示，選定的非揮發性記憶體單元500的程式化操作方式包括對第一電晶體201和一第二電晶體202的基底端(意即第2圖所示例如p型井的井區200的基底摻雜區(Bulk)214、216)施加0V的電壓VBulk，對位元線BL施加0V的電壓VBL，對第一選擇線SL1(意即第2圖所示例如N+區域的n型源極區210)和第二選擇線SL2(意即第2圖所示例如N+區域的n型源極區212)施加足夠高(HV)的電壓VSL1和VSL2，使與n型源極區210和n型源極區212與p型井區200形成反偏壓，並經由n型源極區210和n型源極區212與的浮動閘極(FG)(意即第2圖所示例如閘極204和閘極206)耦合，使浮動閘極(FG)瞬間產生高電壓，而通道熱電子會由位元線BL同時經由第一電晶體201和第二電晶體202的通道(channel)加速注入浮動閘極(FG)，以將一位元儲存於浮動閘極(FG)內，完成程式化操作。在本發明一實施例中，其中電壓VSL1的範圍可大於0V且小於n型源極區210的崩潰電壓(breakdown voltage)，其中電壓VSL2的範圍可大於0V且小於n型源極區212的崩潰電壓。由於在程式化非揮發性記憶體單元500時，通道熱電子會由位元線BL同時經由第一電晶體201和第二電晶體202的通道(channel) 加速注入浮動閘極(FG)，因此非揮發性記憶體單元500具有更快的程式化速度，且可增加非揮發性記憶體單元500程式化循環(program cycling)次數。
本發明實施例之非揮發性記憶體單元500的抹除操作(erasing operation)方式係利用帶對帶熱電洞(BBHH)方式，將熱電洞注入浮動閘極。
如第2表所示，選定的非揮發性記憶體單元500的抹除操作方式包括對第一電晶體201和一第二電晶體202的基底端Bulk(意即第2圖所示例如p型井的井區200的基底摻雜區(Bulk)214、216)施加0V的電壓VBulk，對位元線BL施加0V的電壓VBL，對第一選擇線SL1(意即第2圖所示例如N+區域的n型源極區210)施加足夠高(HV)的電壓VSL1使n型源極區210與p型井區200形成反偏壓，再對第二選擇線SL2(意即第2圖所示例如N+區域的n型源極區212)施加大於0V的電壓VSL2以增加電洞的擾動，經由帶對帶熱電洞(BBHH)方式產生熱電洞注入浮動閘極，以抹除儲存於浮動閘極(FG)的位元，完 成抹除操作。在本發明一實施例中，其中電壓VSL1的範圍可大於0V且小於n型源極區210的崩潰電壓(breakdown voltage)，其中電壓VSL2小於電壓VSL1，其範圍可介於1V至2V之間。在本發明一實施例中，電壓VSL1可與電壓VSL2對調(意即第2表最下列的操作條件)，以增加非揮發性記憶體單元500抹除循環(erase cycling)次數。
本發明實施例之非揮發性記憶體單元500的讀取操作(reading operation)係利用對位元線BL施加小電壓，以判斷流經第一選擇線SL1和第二選擇線SL2的電流。
如第3表所示，選定的非揮發性記憶體單元500的讀取操作方式包括對第一電晶體201和一第二電晶體202的基底端(意即第2圖所示例如p型井的井區200基底摻雜區(Bulk)214、216)施加0V的電壓VBulk，對第一選擇線SL1(意即第2圖所示例如N+區域的n型源極區210)和第二選擇線SL2(意即第2圖所示例如N+區域的n型源極區212)施加0V的電壓VSL1和VSL2，再對位元線BL施加大於0V的電壓VBL，以藉由耦接至位元線BL的感 測放大器(sense amplifier)來判斷流經第一選擇線SL1和第二選擇線SL2的電流，完成讀取操作。在本發明一實施例中，讀取非揮發性記憶體單元500的電壓VBL的範圍可約大於第一電晶體201和第二電晶體202的臨界電壓(threshold voltage)，以使第一電晶體201和第二電晶體202開啟(turn)。由於讀取非揮發性記憶體單元500時會同時測得流經第一電晶體201和第二電晶體202之兩個電晶體的電流，因此非揮發性記憶體單元500會具有較大的讀取電流(read current)，且非揮發性記憶體單元500在程式化和抹除狀態的讀取電流具有較大的差值(margin)。
本發明實施例之非揮發性記憶體單元500係利用位於p型井(PW)的兩個n型金氧半電晶體(NMOS)做為單層閘極非揮發性記憶體單元，以儲存單一位元資料，其中兩個n型電晶體(NMOS)的閘極互相耦接並共同做為浮動閘極(FG)，且兩個n型電晶體(NMOS)的汲極為共用並耦接至位元線(BL)。藉由控制分別連接至兩個n型電晶體的源極的第一選擇線(SL1)和第二選擇線(SL2)，以將一位元(電子)儲存於浮動閘極(FG)內，且藉由控制第一選擇線或第二選擇線，以抹除儲存於浮動閘極(FG)內的位元。相較於習知的單層閘極非揮發性記憶體單元，本發明實施例之非揮發性記憶體單元500具有更快的程式化速度、更多的程式化循環(program cycling)次數、更多的抹除循環(erase cycling)次數且，且由於非揮發性記憶體單元500具有兩個電晶體，所以會有較大的讀取電流(read current)，而在程式化和抹除狀態的讀取電流之間的差值會因而變大，所以程式化和抹除狀態的讀取電流可具有較寬的邊限(margin)。此外，本發明實施例之非揮發性記憶體單元500只需形成於p型井(PW)上，因此利用標準邏輯製程(standard logic process)即可形成本發明實施例之非揮發性記憶體單元500，不需額外的光罩製程形成額外的井區，對產品良率不會造成影響。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
500‧‧‧非揮發性記憶體單元
201‧‧‧第一電晶體
202‧‧‧第二電晶體
200‧‧‧井區
204、206‧‧‧閘極
208‧‧‧汲極區
210、212‧‧‧源極區
214、216‧‧‧基底摻雜區
218‧‧‧隔絕結構
BL‧‧‧位元線
Bulk‧‧‧基底端
FG‧‧‧浮動閘極
SL1‧‧‧第一選擇線
SL2‧‧‧第二選擇線
第1圖為本發明實施例之非揮發性記憶體單元的剖面圖。
第2圖為本發明實施例之非揮發性記憶體單元的電路圖。
500‧‧‧非揮發性記憶體單元
201‧‧‧第一電晶體
202‧‧‧第二電晶體
BL‧‧‧位元線
Bulk‧‧‧基底端
FG‧‧‧浮動閘極
SL1‧‧‧第一選擇線
SL2‧‧‧第二選擇線

Claims (12)

  1. 一種非揮發性記憶體單元，用來儲存單一位元資料，包括：一井區，具有一第一導電類型；具有相反於該第一導電類型的一第二導電類型的一第一電晶體和一第二電晶體，分別設置於該井區上，其中該第一電晶體的一第一閘極和該第二電晶體的一第二閘極互相耦接，該第一電晶體和該第二電晶體共用一汲極區並耦接至一位元線，該第一電晶體的一第一源極區和該第二電晶體的一第二源極區分別耦接至一第一選擇線和一第二選擇線，藉由控制該第一選擇線和該第二選擇線，以將一位元儲存於該第一閘極和該第二閘極內，且藉由控制該第一選擇線或該第二選擇線，以抹除儲存於該第一閘極和該第二閘極內的該位元。
  2. 如申請專利範圍第1項所述之非揮發性記憶體單元，其中該第一導電類型為p型，且該第二導電類型為n型。
  3. 如申請專利範圍第2項所述之非揮發性記憶體單元，其中該汲極區、該第一源極區和該第二源極區為n型。
  4. 如申請專利範圍第1項所述之非揮發性記憶體單元，其中該第一閘極和該第二閘極皆為單層閘極。
  5. 如申請專利範圍第1項所述之非揮發性記憶體單元，其中該位元線耦接至一感測放大器。
  6. 如申請專利範圍第1項所述之非揮發性記憶體單元，其中該第一閘極和該第二閘極為電性浮動。
  7. 一種非揮發性記憶體單元的程式化方法，該非揮發性記憶體單元用來儲存單一位元資料，包括下列步驟：提供如申請專利範圍第1項所述之該非揮發性記憶體單元；分別施加一第一電壓和一第二電壓至該第一選擇線和該第二選擇線；以及施加一第三電壓至該位元線和該井區，其中該第一和第二電壓大於0V且該第三電壓為0V。
  8. 如申請專利範圍第7項所述之非揮發性記憶體單元的程式化方法，其中該第一和第二電壓分別小於該第一和第二源極的崩潰電壓。
  9. 一種非揮發性記憶體單元的抹除方法，該非揮發性記憶體單元用來儲存單一位元資料，包括下列步驟：提供如申請專利範圍第1項所述之該非揮發性記憶體單元；施加一第一電壓至該第一選擇線；施加一第二電壓至該第二選擇線；以及施加一第三電壓至該位元線和該井區，其中該第一電壓大於該第二電壓，且該第三電壓為0V。
  10. 如申請專利範圍第9項所述之非揮發性記憶體單元的抹除方法，其中該第一電壓大於0V且小於該第一源極的崩潰電壓，且該第二電壓介於1V至2V之間。
  11. 一種非揮發性記憶體單元的讀取方法，該非揮發 性記憶體單元用來儲存單一位元資料，包括下列步驟：提供如申請專利範圍第1項所述之該非揮發性記憶體單元；施加一第一電壓至該位元線；以及施加一第二電壓至該第一選擇線、該第二選擇線和該井區，其中該第一電壓大於0V且該第二電壓為0V。
  12. 如申請專利範圍第11項所述之非揮發性記憶體單元的讀取方法，其中該第一電壓大於該第一和第二電晶體的臨界電壓。
TW100118628A 2011-05-27 2011-05-27 非揮發性記憶體單元及其程式化、抹除和讀取方法 TWI471863B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100118628A TWI471863B (zh) 2011-05-27 2011-05-27 非揮發性記憶體單元及其程式化、抹除和讀取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100118628A TWI471863B (zh) 2011-05-27 2011-05-27 非揮發性記憶體單元及其程式化、抹除和讀取方法

Publications (2)

Publication Number Publication Date
TW201248636A TW201248636A (en) 2012-12-01
TWI471863B true TWI471863B (zh) 2015-02-01

Family

ID=48138791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118628A TWI471863B (zh) 2011-05-27 2011-05-27 非揮發性記憶體單元及其程式化、抹除和讀取方法

Country Status (1)

Country Link
TW (1) TWI471863B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269626A1 (en) * 2003-12-17 2005-12-08 Micron Technology, Inc. Vertical NAND flash memory device
US20070141780A1 (en) * 2005-12-21 2007-06-21 Masaaki Higashitani Methods of forming flash devices with shared word lines
US20070171724A1 (en) * 2002-09-16 2007-07-26 Impinj, Inc. Counteracting overtunneling in nonvolatile memory cells
TWI297532B (en) * 2006-02-23 2008-06-01 Macronix Int Co Ltd Dual-gate, non-volatile memory cells, arrays thereof, methods of manufacturing the same and methods of operating the same
US7696044B2 (en) * 2006-09-19 2010-04-13 Sandisk Corporation Method of making an array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
US7800161B2 (en) * 2006-12-21 2010-09-21 Sandisk Corporation Flash NAND memory cell array with charge storage elements positioned in trenches
TWI333691B (en) * 2006-05-23 2010-11-21 Ememory Technology Inc Nonvolatile memory with twin gate and method of operating the same
US20110032766A1 (en) * 2008-12-14 2011-02-10 Chip Memory Technology, Inc. N-channel sonos non-volatile memory for embedded in logic

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070171724A1 (en) * 2002-09-16 2007-07-26 Impinj, Inc. Counteracting overtunneling in nonvolatile memory cells
US20050269626A1 (en) * 2003-12-17 2005-12-08 Micron Technology, Inc. Vertical NAND flash memory device
US20070141780A1 (en) * 2005-12-21 2007-06-21 Masaaki Higashitani Methods of forming flash devices with shared word lines
TWI297532B (en) * 2006-02-23 2008-06-01 Macronix Int Co Ltd Dual-gate, non-volatile memory cells, arrays thereof, methods of manufacturing the same and methods of operating the same
TWI333691B (en) * 2006-05-23 2010-11-21 Ememory Technology Inc Nonvolatile memory with twin gate and method of operating the same
US7696044B2 (en) * 2006-09-19 2010-04-13 Sandisk Corporation Method of making an array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
US7800161B2 (en) * 2006-12-21 2010-09-21 Sandisk Corporation Flash NAND memory cell array with charge storage elements positioned in trenches
US20110032766A1 (en) * 2008-12-14 2011-02-10 Chip Memory Technology, Inc. N-channel sonos non-volatile memory for embedded in logic

Also Published As

Publication number Publication date
TW201248636A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
TWI641115B (zh) 記憶體單元及記憶體陣列
TWI570894B (zh) 單一多晶矽層非揮發性記憶體的陣列結構
TWI613655B (zh) 非揮發性記憶單元和相關操作方法
TW586218B (en) Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric
JP5235422B2 (ja) 不揮発性半導体記憶装置
TWI699769B (zh) 用於具有共同源極線的記憶胞之系統、方法及設備
US9613709B2 (en) Dual non-volatile memory cell comprising an erase transistor
TWI588829B (zh) 一次編程非揮發性記憶胞
US9653470B2 (en) Individually read-accessible twin memory cells
JP2003332475A (ja) 単層多結晶シリコンによってなる電気的に消去可能なプログラマブル読み出し専用メモリ
TWI484494B (zh) 單層多晶矽非揮發式記憶體
US9460798B2 (en) Page or word-erasable composite non-volatile memory
JP2009267185A (ja) 不揮発性半導体記憶装置
TWI706412B (zh) 非揮發性記憶胞及其相關非揮發性記憶胞陣列
JP2011210292A (ja) 不揮発性半導体記憶装置
US9390799B2 (en) Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells
US9508434B2 (en) Programmable-resistance non-volatile memory
TWI471863B (zh) 非揮發性記憶體單元及其程式化、抹除和讀取方法
Song et al. Program/erase speed, endurance, retention, and disturbance characteristics of single-poly embedded flash cells
JP6069137B2 (ja) 不揮発性半導体記憶装置
TWI429082B (zh) 非揮發性記憶體單元及其程式化、抹除和讀取方法
US8493794B2 (en) Non-volatile memory cell and methods for programming, erasing and reading thereof
JP5487539B2 (ja) 不揮発性半導体記憶素子
JP5522296B2 (ja) 不揮発性半導体記憶装置
Lin et al. Self-align nitride based logic NVM in 28nm high-k metal gate CMOS technology