JP2005243205A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2005243205A
JP2005243205A JP2004160165A JP2004160165A JP2005243205A JP 2005243205 A JP2005243205 A JP 2005243205A JP 2004160165 A JP2004160165 A JP 2004160165A JP 2004160165 A JP2004160165 A JP 2004160165A JP 2005243205 A JP2005243205 A JP 2005243205A
Authority
JP
Japan
Prior art keywords
threshold voltage
data
memory cell
potential
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004160165A
Other languages
English (en)
Other versions
JP4170952B2 (ja
Inventor
Noboru Shibata
昇 柴田
Tomoharu Tanaka
智晴 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004160165A priority Critical patent/JP4170952B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US10/988,592 priority patent/US7245528B2/en
Priority to KR20040107347A priority patent/KR100688369B1/ko
Publication of JP2005243205A publication Critical patent/JP2005243205A/ja
Priority to US11/759,627 priority patent/US7376009B2/en
Priority to US12/117,767 priority patent/US7738302B2/en
Application granted granted Critical
Publication of JP4170952B2 publication Critical patent/JP4170952B2/ja
Priority to US12/775,571 priority patent/US8154930B2/en
Priority to US13/413,779 priority patent/US8385130B2/en
Priority to US13/754,057 priority patent/US8542538B2/en
Priority to US14/017,611 priority patent/US9142299B2/en
Priority to US14/825,858 priority patent/US9390802B2/en
Priority to US15/175,806 priority patent/US9627048B2/en
Priority to US15/453,302 priority patent/US9858992B2/en
Priority to US15/832,557 priority patent/US10096358B2/en
Priority to US16/125,601 priority patent/US10431297B2/en
Priority to US16/539,205 priority patent/US10699781B2/en
Priority to US16/857,611 priority patent/US10878895B2/en
Priority to US17/101,431 priority patent/US11309019B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】 ベリファイ動作に長時間を要していた。
【解決手段】 メモリセルアレイは、ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されている。制御回路は、入力データに応じてワード線、ビット線の電位を制御し、メモリセルにデータを書き込む。制御回路は、書き込み動作により、ｋ値（ｋ＜＝ｎ）の閾値電圧に書き込み、ビット線を一度プリチャージした後、ワード線の電位をｉ回変化させてメモリセルが、ｉ値（ｉ＜＝ｋ）の閾値電圧に達したかのベリファイを行なう。
【選択図】 図９

Description

本発明は、例えば２ビット以上のデータを記憶することが可能な半導体記憶装置に関する。
ＥＥＰＲＯＭを用いたＮＡＮＤ型フラッシュメモリであって、多値データを記憶可能な不揮発性半導体記憶装置が提案されている（例えば、特許文献１参照）。
この種の不揮発性半導体記憶装置において、メモリセルに多値データを記憶する場合、各データに対応した閾値電圧をメモリセルに設定する。この閾値電圧の数は、メモリセルに記憶するデータのビット数が増加するに従って増加する。例えば２ビット、４値のデータを記憶する場合、４つの閾値電圧を必要とし、３ビット、８値のデータを記憶する場合、８つの閾値電圧を必要とする。
メモリセルにデータを書き込む場合、メモリセルの閾値電圧が書き込むべきデータに対応した閾値電圧に達したかどうかをベリファイする。ベリファイ動作を行なう場合、メモリセルが接続されたビット線を所定の電位にプリチャージし、この状態において、ワード線にベリファイ用の電圧を供給する。メモリセルの閾値電圧が書き込みデータに対応した閾値電圧に達していない場合、メモリセルはオンする。このため、ビット線の電位はメモリセルを介して放電され、ローレベルとなる。一方、メモリセルの閾値電圧が書き込みデータに対応した閾値電圧に達している場合、メモリセルはオフ状態を保持する。このため、ビット線はハイレベルを保持する。このビット線の電位を検出することにより、メモリセルの閾値電圧がベリファイされる。ベリファイの結果、メモリセルの閾値電圧が書き込むべきデータに対応した閾値電圧に達していない場合、再度書き込み動作が繰り返される。
前述したように、多値データを記憶する不揮発性半導体記憶装置の場合、記憶するデータのビット数が多い場合、メモリセルに設定する閾値電圧の数が増加する。データの書き込みにおいて、上記ベリファイ動作は、各閾値電圧毎に実行する必要がある。このため、ベリファイ動作に長時間を要し、データの書き込み動作の高速化が困難であった。
特開２０００−１９５２８０号公報
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、ベリファイ動作を高速化し、データの書き込み速度を向上可能な半導体記憶装置を提供しようとするものである。
本発明の第１の態様は、ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、前記制御回路は、書き込み動作により、ｋ値（ｋ＜＝ｎ）の閾値電圧に書き込み、前記ビット線を一度プリチャージした後、前記ワード線の電位をｉ回変化させて前記メモリセルが、ｉ値（ｉ＜＝ｋ）の閾値電圧に達したかのベリファイを行なうことを特徴とする半導体記憶装置。
本発明の第２の態様は、ワード線、及びビット線に接続され、４値を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、前記制御回路は、第１の書き込み動作により、前記メモリセルの閾値電圧を前記第１の閾値電圧から第１の閾値電圧又は第２の閾値電圧（第１の閾値電圧＜第２の閾値電圧）とし、第２の書き込み動作により、前記メモリセルの閾値電圧が前記第１の閾値電圧である場合、第１の閾値電圧又は第３の閾値電圧（第１の閾値電圧＜第３の閾値電圧）とし、第２の閾値電圧である場合、第４の閾値電圧（第２の閾値電圧＜＝第４の閾値電圧）又は第５の閾値電圧（第４の閾値電圧＜第５の閾値電圧）とし、前記制御回路は、前記第１、第２の書き込み動作において、プログラム電圧をΔＶｐｇｍづつ上げて、プログラム及びベリファイ動作を繰り返して書き込み動作を行ない、前記第１の書き込み動作時のΔＶｐｇｍは、前記第２の書き込み動作時のΔＶｐｇｍよりも大きい値であることを特徴とする半導体記憶装置。
本発明の第３の態様は、ワード線、及びビット線に接続され、４値を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、前記制御回路は、第１の書き込み動作により、前記メモリセルの閾値電圧を前記第１の閾値電圧から第１の閾値電圧又は第２の閾値電圧（第１の閾値電圧＜第２の閾値電圧）とし、第２の書き込み動作により、前記メモリセルの閾値電圧が前記第１の閾値電圧である場合、第１の閾値電圧又は第３の閾値電圧（第１の閾値電圧＜第３の閾値電圧）とし、第２の閾値電圧である場合、第４の閾値電圧（第２の閾値電圧＜＝第４の閾値電圧）又は第５の閾値電圧（第４の閾値電圧＜第５の閾値電圧）とし、前記制御回路は、前記第２の書き込み動作において、プログラム及びベリファイ動作を繰り返し行ない、前記第３の閾値電圧に達したかどうかをベリファイするベリファイ動作の回数に最大値を設定し、前記ベリファイ動作の回数が前記最大値に達した場合、前記第３の閾値電圧に達したかどうかをベリファイするベリファイ動作をスキップすることを特徴とする半導体記憶装置。
本発明の第４の態様は、第１閾値電圧乃至第ｎ閾値電圧（ｎは２以上の自然数）により、データを記憶するメモリセルと、入力データに応じて前記メモリセルに前記第１乃至第ｎ閾値電圧のいずれかを書き込む制御回路とを具備し、前記制御回路は、第１回目の書き込み動作により、前記メモリセルに第ｎ閾値電圧、第（ｎ−１）閾値電圧…第（ｎ−ｋ＋１）閾値電圧のｋ値の閾値電圧に書き込み、第２回目の書き込み動作により、前記メモリセルに第（ｎ−ｋ）閾値電圧、第（ｎ−ｋ−１）閾値電圧…第（ｎ−２ｋ＋１）閾値電圧のｋ値の閾値電圧に書き込み、第ｎ／ｋ回目の書き込み動作により、前記メモリセルに第ｋ閾値電圧、第（ｋ−１）閾値電圧…第２閾値電圧の（ｋ−１）値の閾値電圧を書き込むことを特徴とする半導体記憶装置。
本発明の第５の態様は、少なくとも１つ以上のデータを記憶するメモリと、前記メモリセルに接続され、外部より入力された第１論理レベル又は第２論理レベルのデータを記憶する少なくとも１つ以上のデータ記憶回路と、前記データ記憶回路の動作を制御する制御回路とを有し、前記制御回路は、前記データ記憶回路に記憶されたデータの論理レベルが、第１論理レベルの場合、第２論理レベルに反転させ、第２論理レベルの場合、第１論理レベルに反転させ、前記データ記憶回路に記憶されたデータの論理レベルが第１論理レベルの場合、前記メモリセルに閾値電圧を上げる書き込み動作を行ない、第２論理レベルの場合、前記メモリセルに閾値電圧は変化させず維持させることを特徴とする半導体記憶装置。
本発明の第６の態様は、ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、前記制御回路は、第１の書き込み動作により、ａ1値（a1＜＝ｎ）の閾値電圧に書き込み、第２の書き込み動作により、a2値（a2＜＝ｎ）の閾値電圧に書き込み、第ｋ（ｋは２以上の自然数：ｋ＜＝ｎ）の書き込み動作により、ak値（ak＜＝ｎ）の閾値電圧を書き込み、前記第１、第２乃至第ｋの書き込み動作において、プログラム電圧をΔＶｐｇｍづつ上げて、プログラム及びベリファイ動作を繰り返して書き込み動作を行ない、前記第１、第２乃至第ｋの書き込み動作時のΔＶｐｇｍは、第１のΔＶｐｇｍ＞第２のΔＶｐｇｍ…＞第ｋのΔＶｐｇｍであることを特徴とする半導体記憶装置。
本発明の第７の態様は、第１閾値電圧乃至第ｎ閾値電圧（ｎは２以上の自然数）の順で閾値電圧が高く定義され、書き込み動作により閾値電圧が高くなり、前記第１閾値電圧乃至第ｎ閾値電圧により、データを記憶するメモリセルと、入力データに応じて前記メモリセルに前記第１乃至第ｎ閾値電圧のいずれかを書き込む制御回路とを具備し、前記制御回路は、第１回目の書き込み動作により、前記メモリセルに第ｎ閾値電圧、第（ｎ−１）閾値電圧…第（ｎ−ｋ１＋１）閾値電圧のｋ１値の閾値電圧に書き込み、第２回目の書き込み動作により、前記メモリセルに第（ｎ−ｋ１）閾値電圧、第（ｎ−ｋ１−１）閾値電圧…第（ｎ−ｋ１−ｋ２＋１）閾値電圧のｋ２値の閾値電圧に書き込み、第ｉ回目の書き込み動作により、前記メモリセルに第ｋｉ閾値電圧、第（ｋｉ−１）閾値電圧…第２閾値電圧の（ｋｉ−１）値の閾値電圧を書き込むことを特徴とする半導体記憶装置。
本発明の第８の態様は、ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路と、前記ビット線に接続され、少なくとも１ビット以上のデータを記憶するデータ記憶回路を具備し、前記制御回路は、書き込み動作により、メモリセルの閾値電圧が第ｋ値の閾値電圧に達したかのベリファイ時、前記第ｋ値の閾値電圧より低い閾値電圧でベリファイ動作を行ない、前記メモリセルの閾値電圧が前記第ｋ値の閾値電圧より低い閾値電圧を越えている場合、前記データ記憶回路内のデータを第ｋ値より低い第ｉ値の閾値電圧（ｉ＜ｋ）への書き込みと同じデータに設定することを特徴とする半導体記憶装置。
本発明の第９の態様は、ｋ（ｋは２以上の自然数）ビットを記憶するメモリセルと、外部から入力されるデータ、及びメモリセルから読み出されたデータを記憶する第１の記憶回路と、前記第１の記憶回路に記憶されたデータを記憶する第２の記憶回路と、前記メモリセルから読み出されたデータを記憶する第３の記憶回路と、前記第３の記憶回路に記憶されたデータを記憶する第４の記憶回路とを具備し、書き込み動作時、前記メモリセルが記憶しているデータに応じて、前記第１乃至第４の記憶回路のデータを保持又は変更し、第３ページの書き込み動作において、８値のデータを同じに書き込む制御回路とを具備すること特徴とする半導体記憶装置。
本発明の第１０の態様は、ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルからデータを読み出す制御回路とを具備し、前記制御回路は、前記ビット線を一度プリチャージした後、前記ワード線の電位をｉ回変化させて前記メモリセルのデータを読み出すことを特徴とする半導体記憶装置。
本発明によれば、ベリファイ動作を高速化し、データの書き込み速度を向上可能な半導体記憶装置を提供できる。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施形態）
図２は、不揮発性半導体記憶装置の概略構成を示すものであり、例えば４値（２ビット）を記憶するＮＡＮＤフラッシュメモリの構成を示している。
メモリセルアレイ１は複数のビット線と複数のワード線と共通ソース線を含み、例えばＥＥＰＲＯＭセルからなる電気的にデータを書き換え可能なメモリセルがマトリクス状に配置されている。このメモリセルアレイ１には、ビット線を制御するためのビット制御回路２とワード線制御回路６が接続されている。
ビット線制御回路２は、後述するように複数のデータ記憶回路及びフラグ用データ記憶回路を含んでいる。このビット線制御回路２は、ビット線を介してメモリセルアレイ１中のメモリセルのデータを読み出したり、ビット線を介してメモリセルアレイ１中のメモリセルの状態を検出したり、ビット線を介してメモリセルアレイ１中のメモリセルに書き込み制御電圧を印加してメモリセルに書き込みを行なう。ビット線制御回路２には、カラムデコーダ３、データ入出力バッファ４が接続されている。ビット線制御回路２内のデータ記憶回路はカラムデコーダ３によって選択される。データ記憶回路に読み出されたメモリセルのデータは、前記データ入出力バッファ４を介してデータ入出力端子５から外部へ出力される。
また、外部からデータ入出力端子５に入力された書き込みデータは、データ入出力バッファ４を介して、カラムデコーダ３によって選択されたデータ記憶回路に入力される。
ワード線制御回路６は、メモリセルアレイ１に接続されている。このワード線制御回路６は、メモリセルアレイ１中のワード線を選択し、選択されたワード線に読み出し、書き込みあるいは消去に必要な電圧を印加する。
メモリセルアレイ１、ビット線制御回路２、カラムデコーダ３、データ入出力バッファ４、及びワード線制御回路６は、制御信号及び制御電圧発生回路７に接続され、この制御信号及び制御電圧発生回路７によって制御される。制御信号及び制御電圧発生回路７は、制御信号入力端子８に接続され、外部から制御信号入力端子８を介して入力される制御信号によって制御される。
前記ビット線制御回路２、カラムデコーダ３、ワード線制御回路６、制御信号及び制御電圧発生回路７は書き込み回路、及び読み出し回路を構成している。
図３は、図２に示すメモリセルアレイ１及びビット線制御回路２の構成を示している。メモリセルアレイ１には複数のＮＡＮＤセルが配置されている。１つのＮＡＮＤセルは、直列接続された例えば１６個のＥＥＰＲＯＭからなるメモリセルＭＣと、選択ゲートＳ１、Ｓ２とにより構成されている。第１の選択ゲートＳ１はビット線ＢＬ０に接続され、第２の選択ゲートＳ２はソース線ＳＲＣに接続されている。各ロウに配置されたメモリセルの制御ゲートはワード線ＷＬ１、ＷＬ２、ＷＬ３〜ＷＬ１６に共通接続されている。また、第１の選択ゲートＳ１はセレクト線ＳＧ１に共通接続され、第２の選択ゲートＳ２はセレクト線ＳＧ２に共通接続されている。
ビット線制御回路２は複数のデータ記憶回路１０及び第１、第２のフラグ用データ記憶回路１０ａ、１０ｂを有している。各データ記憶回路１０及び第１、第２のフラグ用データ記憶回路１０ａ、１０ｂには、一対のビット線（ＢＬ０、ＢＬ１）、（ＢＬ２、ＢＬ３）…（ＢＬｉ、ＢＬｉ＋１）、（ＢＬｆ１、ＢＬｆ２、ＢＬｆ３、ＢＬｆ４）が接続されている。
メモリセルアレイ１は、破線で示すように、複数のブロックを含んでいる。各ブロックは、複数のＮＡＮＤセルにより構成され、このブロック単位でデータが消去される。また、消去動作は、データ記憶回路１０、第１、第２のフラグ用データ記憶回路１０ａ、１０ｂに接続されている２本のビット線について同時に行なわれる。
また、ビット線の１つ置きに配置され、１つのワード線に接続された複数のメモリセル（破線で囲まれた範囲のメモリセル）は、１セクタを構成する。このセクタ毎にデータが書き込まれ、読み出される。１セクタには例えば２ページ分のデータが記憶される。また、各ワード線には、フラグを記憶するための複数の第１のフラグセルＦＣ１、及び複数の第２のフラグセルＦＣ２が接続されている。すなわち、この実施形態の場合、１セクタは１つの第１のフラグセルＦＣ１と、１つの第２のフラグセルＦＣ２を含んでいる。
尚、第１、第２のフラグセルＦＣ１、ＦＣ２は、１セクタにそれぞれ１つと限定されるものではなく、破線で示すように、１セクタに複数のフラグセルを接続してもよい。この場合、後述するように、複数のフラグセルに記憶されたデータの多数決により、フラグセルに記憶されたデータを決定すればよい。
リード動作、プログラムベリファイ動作及びプログラム動作時において、データ記憶回路１０に接続されている２本のビット線（ＢＬｉ、ＢＬｉ＋１）のうち外部より指定されたアドレス信号（ＹＡ１、ＹＡ２…ＹＡｉ、ＹＡＦｌａｇ）に応じて１本のビット線が選択される。さらに、外部アドレスに応じて、１本のワード線が選択され、１セクタ（２ページ分）が選択される。この２ページの切り替えはアドレスによって行われる。
図４（ａ）（ｂ）はメモリセル及び選択トランジスタの断面図を示している。図４（ａ）はメモリセルを示している。基板４１にはメモリセルのソース、ドレインとしてのｎ型拡散層４２が形成されている。基板４１の上にはゲート絶縁膜４３を介して浮遊ゲート（ＦＧ）４４が形成され、この浮遊ゲート４４の上には絶縁膜４５を介して制御ゲート（ＣＧ）４６が形成されている。図４（ｂ）は選択ゲートを示している。基板４１にはソース、ドレインとしてのｎ型拡散層４７が形成されている。基板４１の上にはゲート絶縁膜４８を介して制御ゲート４９が形成されている。
図５は、メモリセルアレイの１つのＮＡＮＤセルの断面を示している。この例において、１つのＮＡＮＤセルは、図４（ａ）に示す構成の１６個のメモリセルＭＣが直列接続されて構成されている。ＮＡＮＤセルのドレイン側、ソース側には、図４（ｂ）に示す構成の第１の選択ゲートＳ１及び第２の選択ゲートＳ２が設けられている。
図６は、図３に示すデータ記憶回路１０の一例を示す回路図である。第１、第２のフラグ用データ記憶回路１０ａ、１０ｂもデータ記憶回路１０と同様の構成とされている。
このデータ記憶回路１０は、プライマリデータキャッシュ（ＰＤＣ）、セコンダリデータキャッシュ（ＳＤＣ）、ダイナミックデータキャッシュ（ＤＤＣ）、テンポラリデータキャッシュ（ＴＤＣ）を有している。ＳＤＣ、ＰＤＣ、ＤＤＣは、書き込み時に入力データを保持し、読み出し時に読み出しデータを保持し、ベリファイ時に一時的にデータを保持し、多値データを記憶する際に内部データの操作に使用される。ＴＤＣは、データの読み出し時にビット線のデータを増幅し、一時的に保持するとともに、多値データを記憶する際に内部データの操作に使用される。
ＳＤＣは、ラッチ回路を構成するクロックドインバータ回路６１ａ、６１ｂ、及びトランジスタ６１ｃ、６１ｄにより構成されている。トランジスタ６１ｃはクロックドインバータ回路６１ａの入力端と、クロックドインバータ回路６１ｂの入力端の間に接続されている。このトランジスタ６１ｃのゲートには信号ＥＱ２が供給されている。トランジスタ６１ｄはクロックドインバータ回路６１ｂの入力端と接地間に接続されている。このトランジスタ６１ｄのゲートには信号ＰＲＳが供給されている。ＳＤＣのノードＮ２ａは、カラム選択トランジスタ６１ｅを介して入出力データ線ＩＯに接続され、ノードＮ２ｂは、カラム選択トランジスタ６１ｆを介して入出力データ線ＩＯｎに接続される。これらトランジスタ６１ｅ、６１ｆのゲートにはカラム選択信号ＣＳＬｉが供給されている。ＳＤＣのノードＮ２ａは、トランジスタ６１ｇ、６１ｈを介してＰＤＣのノードＮ１ａに接続されている。トランジスタ６１ｇのゲートには信号ＢＬＣ２が供給され、トランジスタ６１ｈのゲートには信号ＢＬＣ１が供給されている。
ＰＤＣは、クロックドインバータ回路６１ｉ、６１ｊ及びトランジスタ６１ｋにより構成されている。トランジスタ６１ｋは、クロックドインバータ回路６１ｉの入力端とクロックドインバータ回路６１ｊの入力端の相互間に接続されている。このトランジスタ６１ｋのゲートには信号ＥＱ１が供給されている。ＰＤＣのノードＮ１ｂはトランジスタ６１ｌのゲートに接続されている。このトランジスタ６１ｌの電流通路の一端はトランジスタ６１ｍを介して接地されている。このトランジスタ６１ｍのゲートには信号ＣＨＫ１が供給されている。また、トランジスタ６１ｌの電流通路の他端はトランスファーゲートを構成するトランジスタ６１ｎ、６１ｏの電流通路の一端に接続されている。このトランジスタ６１ｎのゲートには信号ＣＨＫ２ｎが供給されている。また、トランジスタ６１ｏのゲートは前記トランジスタ６１ｇと６１ｈの接続ノードに接続されている。トランジスタ６１ｎ、６１ｏの電流通路の他端には、信号ＣＯＭｉが供給されている。この信号ＣＯＭｉは全データ記憶回路１０に共通の信号であり、全データ記憶回路１０のベリファイが完了したかどうかを示す信号である。すなわち、後述するように、ベリファイが完了すると、ＰＤＣのノードＮ１ｂがローレベルとなる。この状態において、信号ＣＨＫ１、ＣＨＫ２をハイレベルとすると、ベリファイが完了している場合、信号ＣＯＭｉがハイレベルとなる。
さらに、前記ＴＤＣは、例えばＭＯＳキャパシタ６１ｐにより構成されている。このキャパシタ６１ｐは、前記トランジスタ６１ｇ、６１ｈの接続ノードＮ３と接地間に接続されている。また、接続ノードＮ３には、トランジスタ６１ｑを介してＤＤＣが接続されている。トランジスタ６１ｑのゲートには、信号ＲＥＧが供給されている。
ＤＤＣは、トランジスタ６１ｒ、６１ｓにより構成されている。トランジスタ６１ｒの電流通路の一端には信号ＶＲＥＧが供給され、他端は前記トランジスタ６１ｑの電流通路に接続されている。このトランジスタ６１ｒのゲートはトランジスタ６１ｓを介して前記ＰＤＣのノードＮ１ａに接続されている。このトランジスタ６１ｓのゲートには信号ＤＴＧが供給されている。
さらに、前記接続ノードＮ３にはトランジスタ６１ｔ、６１ｕの電流通路の一端が接続されている。トランジスタ６１ｕの電流通路の他端には信号ＶＰＲＥが供給され、ゲートにはＢＬＰＲＥが供給されている。前記トランジスタ６１ｔのゲートには信号ＢＬＣＬＡＭＰが供給されている。このトランジスタ６１ｔの電流通路の他端はトランジスタ６１ｖを介してビット線ＢＬｏの一端に接続され、トランジスタ６１ｗを介してビット線ＢＬｅの一端に接続されている。ビット線ＢＬｏの他端はトランジスタ６１ｘの電流通路の一端に接続されている。このトランジスタ６１ｘのゲートには信号ＢｌＡＳｏが供給されている。ビット線ＢＬｅの他端はトランジスタ６１ｙの電流通路の一端に接続されている。このトランジスタ６１ｙのゲートには信号ＢｌＡＳｅが供給されている。これらトランジスタ６１ｘ、６１ｙの電流通路の他端には、信号ＢＬＣＲＬが供給されている。トランジスタ６１ｘ、６１ｙは、信号ＢｌＡＳｏ、ＢｌＡＳｅに応じてトランジスタ６１ｖ、６１ｗと相補的にオンとされ、非選択のビット線に信号ＢＬＣＲＬの電位を供給する。
さらに、データ入力端子５ａは、複数のインバータ回路６２ａ、６２ｂ、６２ｃを介して前記入出力データ線ＩＯに接続され、さらに、インバータ回路６２ｄを介して前記入出力データ線ＩＯｎに接続される。
上記各信号及び電圧は、図２に示す制御信号及び制御電圧発生回路７により生成され、この制御信号及び制御電圧発生回路７の制御に基づき、以下の動作が制御される。
本メモリは、多値メモリであり、１セルに例えば２ビットのデータを記憶することができる。この２ビットの切り替えはアドレス（第１ページ、第２ページ）によって行なわれる。
（動作説明）
上記構成において、動作について説明する。
図１は、メモリセルのデータとメモリセルの閾値電圧の関係を示している。消去動作を行なうとメモリセルのデータは“０”となる。図１（ａ）に示すように、第１ページの書き込みを行なうと、メモリセルのデータはデータ“０”とデータ“２”になる。図１（ｂ）に示すように、第２ページの書き込み前に隣接セルに実際のデータの閾値電圧以下のデータが書き込まれる。すると、このセルに書き込まれたデータにより、データ“２”の閾値電圧の分布が大きくなる。この後、第２ページのデータが書き込まれると、メモリセルのデータは、図１（ｃ）に示すように、本来の閾値電圧を有するデータ“０”〜“３”となる。第１の実施形態では、メモリセルのデータは閾値電圧の低いほうから高い方へと、定義されている。
第１の実施形態は、図１（ｃ）に示す第２ページの書き込みにおいて、閾値電圧“ｂ’”のベリファイと、閾値電圧“ｃ’”のベリファイを、一度ビット線をプリチャージした後、ワード線電位を複数回変えることにより、一括して行なうことを特徴としている。
図７は、ＮＡＮＤセルに対する書き込み順序を示している。ブロック内において、ソース線に近いメモリセルからページごとに書き込み動作が行なわれる。図７は、説明の便宜上、ワード線を４本としている。
第１番目の書き込みは、メモリセル１の第１ページに１ビットのデータが書きこまれる。
第２番目の書き込みは、メモリセル１とワード方向に隣接したメモリセル２の第１ページに１ビットのデータが書きこまれる。
第３番目の書き込みは、メモリセル１とビット方向に隣接したメモリセル３の第１ページに１ビットのデータが書きこまれる。
第４番目の書き込みは、メモリセル１と対角に隣接したメモリセル４の第１ページに１ビットのデータが書きこまれる。
第５番目の書き込みは、メモリセル１の第２ページに１ビットのデータが書きこまれる。
第６番目の書き込みは、メモリセル１とワード方向に隣接したメモリセル２の第２ページに１ビットのデータが書きこまれる。
第７番目の書き込みは、メモリセル３とビット方向に隣接したメモリセル５の第１ページに１ビットのデータが書きこまれる。
第８番目の書き込みは、メモリセル３と対角に隣接したメモリセル６の第１ページに１ビットのデータが書きこまれる。
第９番目の書き込みは、メモリセル３の第２ページに１ビットのデータが書きこまれる。
第１０番目の書き込みは、メモリセル３とワード方向に隣接したメモリセル４の第２ページに１ビットのデータが書きこまれる。
第１１番目の書き込みは、メモリセル５とビット方向に隣接したメモリセル７の第１ページに１ビットのデータが書きこまれる。
第１２番目の書き込みは、メモリセル５と対角に隣接したメモリセル８の第１ページに１ビットのデータが書きこまれる。
第１３番目の書き込みは、メモリセル５の第２ページに１ビットのデータが書きこまれる。
第１４番目の書き込みは、メモリセル５とワード方向に隣接したメモリセル６の第２ページに１ビットのデータが書きこまれる。
第１５番目の書き込みは、メモリセル７の第２ページに１ビットのデータが書きこまれる。
第１６番目の書き込みは、メモリセル７とワード方向に隣接したメモリセル８の第２ページに１ビットのデータが書きこまれる。
（プログラム及びプログラムベリファイ）
（第１ページプログラム）
図８は、第１ページのプログラムのブロックダイアグラムを示している。プログラム動作は、先ずアドレスを指定し、図３に示す２ページ（１セクタ）が選択する。本メモリは、この２ページのうち、第１ページ、第２ページの順でしか、プログラム動作できない。したがって、先ず、アドレスにより第１ページを選択する。
このアドレス入力中に図６の６１ｄのトランジスタをオンすることで、全てのＳＤＣのＮ２ａのノードをＶｓｓにする。（Ｓ１１）
次に、データ入出力線ＩＯ、ＩＯｎを介して書き込みデータを、外部より入力し全てのデータ記憶回路１０内のＳＤＣ（図６に示す）に記憶する（Ｓ１２）。このとき、データを書き込む場合、外部よりデータ入力端子５ａにデータ“０”が入力される。このデータはインバータ回路６２ａ、６２ｂ、６２ｃ、トランジスタ６２ｄ、６１ｅを介してＳＤＣに供給される。このため、ＳＤＣのＮ２ａのノードは、Ｖｄｄになる。また、書き込み非選択の場合、データ入力端子５ａにデータ“１”が入力される。このため、ＳＤＣのＮ２ａのノードは、Ｖｓｓになる。この後、書き込みコマンドが入力されると、全てのデータ記憶回路１０内のＳＤＣのデータがＰＤＣに転送される（Ｓ１３）。すなわち、信号ＢＬＣ１，ＢＬＣ２が所定の電圧、例えばＶｄｄ＋Ｖｔｈ（Ｖｄｄ：電源電圧（例えば３Ｖ又は１．８Ｖ、しかし、この電圧に限定されるものではない）、Ｖｔｈ：ＮチャネルＭＯＳトランジスタの閾値電圧）とされ、トランジスタ６１ｈ、６１ｇがオンとされる。すると、ノードＮ２ａのデータがトランジスタ６１ｇ、６１ｈを介してＰＤＣに転送される。このため、外部よりデータ“１”（書き込みを行なわない）が入力された場合、ＰＤＣのノードＮ１ａは、ローレベルになり、データ“０”（書き込みを行なう）が入力された場合、ＰＤＣのノードＮ１ａは、ハイレベルとなる。以後、ＰＤＣのデータはノードＮ１ａの電位、ＳＤＣのデータはノードＮ２ａの電位とする。
（データ反転動作）（Ｓ１４）
この後、ＶＰＲＥ＝Ｖｄｄ、信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとし、とし一旦Ｎ３をＶｄｄにプリチャージした後に、ＤＴＧ＝Ｖｄｄ＋Ｖｔｈ、としてＰＤＣのデータをＤＤＣに写す。次に、ＲＥＧ＝Ｖｄｄ、ＶＲＥＧ＝Ｖｓｓとし、ＤＤＣがハイレベルの場合、ノードＮ３はローレベル、ＤＤＣがローレベルの場合、ノードＮ３はハイレベルとなる。この後、一旦信号ＳＥＮ１、ＬＡＴ１をオフとし、信号ＥＱ１をＶｄｄとし、ノードＮ１ａとノードＮ１ｂを同電位とする。この後、信号ＢＬＣ１＝Ｖｄｄ＋Ｖｔｈとし、ＴＤＣのデータ（ノードＮ３の電位）をＰＤＣに移す。この結果、元々ＰＤＣにデータ“１”がラッチされていた場合、ＰＤＣのデータは“０”になる。また、ＰＤＣにデータ“０”がラッチされていた場合、ＰＤＣのデータは“１”になる。
書き込みコマンドが入力されるとプログラムをするための電圧Ｖｐｇｍ及びＶｐａｓｓの昇圧回路が動作する。これら電圧Ｖｐｇｍ及びＶｐａｓｓの電位は直ぐには立ち上がらない。上記データ反転動作は、この電位上昇に要する待ち時間の間に行なう。このため、書き込みスピードは遅くならない。
このように、入力データを反転するのは、メモリセル内に書かれている１ページのデータをページバッファに読み出し、外部に出力せずに他の１ページに書き込むページコピーを行なう場合、有効である。すなわち、ページコピーを行なう場合、先ず、読み出しを行なう。この結果、書き込みを行った場合（データ入力端子５ａにデータ“０”を入力した場合）、ＳＤＣはデータ“１”をラッチし、書き込みを行なわなかった場合（データ入力端子５ａにデータ“１”を入力した場合）、ＳＤＣはデータ“０”をラッチする。前述したように、ＳＤＣは入力データに対して反転されたデータをラッチしている。このため、ページコピーのために読み出されたデータと書き込み時にＳＤＣにラッチされたデータとが一致する。このようにＳＤＣにおいて、次に書くデータを一致させておくと、読み出したデータの一部のみデータを外部より入力し書き換えることが容易にできる。したがって、ページコピーをしない場合においても、常に、外部より入力されたデータをページバッファ内でデータ反転するようにする。
上記データ反転動作は、通常のプログラムコマンドを入れることにより行なう。この後、ＰＤＣのデータをＤＤＣにコピーする。
尚、第１ページのプログラムにおいて、フラグセルにはデータが書き込まれない。このため、第１、第２のフラグ用データ記憶回路１０ａ，１０ｂ内のＰＤＣはデータ“１”をラッチしている。
さらに、プログラマブルカウンタ（ＰＣ）の値が“０”に初期設定される。このカウンタは、図２に示す例えば制御信号及び制御電圧発生回路７に設けられている。しかし、制御信号及び制御電圧発生回路７に限定されるものではない。
（プログラム動作）（Ｓ１５）
先ず、図６示す信号ＢＬＣ１、ＢＬＣＬＡＭＰ、ＢＬＳｏ又はＢＬＳｅの電位をＶｄｄ＋Ｖｔｈとする。すると、トランジスタ６１ｈ、６１ｔ、６１ｖ又は６１ｗがオンとなり、ＰＤＣに保持されたデータがビット線に供給される。ＰＤＣにデータ“１”（書き込みを行なわない）が記憶されている時、ビット線がＶｄｄになり、データ“０”（書き込みを行なう）時、ビット線がＶｓｓ（接地電位）になる。また、選択されたワード線に接続され、非選択ページの（ビット線が非選択である）セルは書き込みが行なわれてはならない。このため、これらのセルに接続されているビット線にもデータ“１”と同じようにＶｄｄを供給する。ここで、選択されているブロックのセレクト線ＳＧ１にＶｄｄ、選択ワード線に電位ＶＰＧＭ（２０Ｖ）、非選択ワード線に電位Ｖｐａｓｓ（１０Ｖ）を印加する。すると、ビット線がＶｓｓになっている場合、セルのチャネルがＶｓｓ、ワード線がＶＰＧＭとなるので書き込みが行なわれる。一方、ビット線がＶｄｄになっている場合、セルのチャネルがＶｓｓではなく、ＶＰＧＭを上げることにより、カップリングでＶＰＧＭ／２となる。このため、このセルはプログラムされない。
多値メモリでは、閾値の分布を狭めるため、図１に示すように、本来のベリファイ電位“ｖ’”と、これより低いベリファイ電位“ｖ＊’”を設定し、このベリファイ電位“ｖ＊’”を超えたセルに対応するビット線に中間電位（例えば１Ｖ）を供給することにより、書き込みスピードを遅くしている。したがって、ここで、信号ＶＲＥＧをＶｄｄ、信号ＲＥＧを中間電位（例えば１Ｖ＋Ｖｔｈ）にすると、ビット線がＶｓｓの場合で、ＤＤＣがハイレベルの場合、ビット線は中間電位になる。また、ＤＤＣがローレベルの場合、ビット線はＶｓｓのままとなり、ビット線がＶｄｄの場合、Ｖｄｄのままになる。
第１ページの書き込みにおいて、入力データが“０”の場合、図１に示すように、メモリセルのデータを“２”にする。入力データが“１”の場合、メモリセルのデータは“０”のままである。
また、プログラム動作に伴い、カウンタ（ＰＣ）がカウントアップされる（ＰＣ＝ＰＣ＋１）。
（第１ページベリファイ）（Ｓ１６）
第１ページでは、図１（ａ）に示すように、本来のベリファイ電位“ｖ’”まで書き込む。したがって、ベリファイ動作の第１ステップでは、ワード線に本来のベリファイ電位“ｖ’”より低い電位“ｖ＊’”を供給してベリファイし、第２ステップにおいて、ワード線の電位を“ｖ’”に上げてベリファイする。以後“＊”は本来の値より低い電位を表す。
先ず、選択されているブロック内の非選択ワード線及びセレクト線ＳＧ１に読み出し時の電位Ｖｒｅａｄを供給し、図６に示すデータ記憶回路１０の信号ＢＬＰＲＥに例えばＶｄｄ＋Ｖｔｈ、信号ＢＬＣＬＡＭＰに所定の電圧、例えば１Ｖ＋Ｖｔｈを供給し、信号ＶＰＲＥをＶｄｄとし、ビット線を１Ｖにプリチャージする。
次に、セルのソース側のセレクト線ＳＧ２をハイレベルにする。閾値電圧が電位“ｖ＊’”より高いセルはオフする。このため、ビット線はハイレベルのままである。また、閾値電圧が電位“ｖ＊’”より低いセルはオンする。このため、ビット線はＶｓｓとなる。
次に、信号ＢＬＰＲＥに所定の電圧、例えばＶｄｄ＋Ｖｔｈを供給し、ＶＰＲＥ＝Ｖｄｄとすることにより、ＴＤＣのノードＮ３をＶｄｄにプリチャージした後、信号ＢＬＣＬＡＭＰを所定の電圧、例えば０．９Ｖ＋Ｖｔｈとしてトランジスタ６１ｔをオンさせる。ＴＤＣのノードＮ３は、ビット線がローレベルの場合、ローレベルとなり、ビット線がハイレベルの場合、ハイレベルとなる。
ここで、書き込みを行なう場合、図６のＤＤＣにローレベルが記憶され、書き込みを行なわない場合、ＤＤＣにハイレベルが記憶されている。このため、信号ＶＲＥＧをＶｄｄとし、信号ＲＥＧをハイレベルにすると、書き込みを行なわない場合のみＴＤＣのノードＮ３が強制的にハイレベルとなる。この動作の後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣの電位をＰＤＣに転送する。ＰＤＣにハイレベル信号がラッチされる場合は、セルに書き込みを行なわない場合と、セルにデータ“２”を書き込んでおり、セルの閾値電圧がベリファイ電位“ｖ＊’”に達した場合だけである。また、ＰＤＣにローレベル信号がラッチされる場合は、セルの閾値電圧が“ｖ＊’”に達しない場合である。
次に、ワード線の電位を“ｖ＊’”から“ｖ’”に上げると、閾値電圧が“ｖ’”より低いセルはオンし、ビット線はＶｓｓとなる。
次に、信号ＢＬＰＲＥに所定の電圧、例えばＶｄｄ＋Ｖｔｈを供給し、ＶＰＲＥ＝Ｖｄｄとすることにより、ＴＤＣのノードＮ３をＶｄｄにプリチャージした後、信号ＢＬＣＬＡＭＰを所定の電圧、例えば０．９Ｖ＋Ｖｔｈとしてトランジスタ６１ｔをさせる。ＴＤＣのノードＮ３は、ビット線がローレベルの場合、ローレベルとなり、ビット線がハイレベルの場合、ハイレベルとなる。
ここで、書き込みを行なう場合、図６のＤＤＣにローレベルが記憶され、書き込みを行なわない場合、ＤＤＣにハイレベルが記憶されている。このため、信号ＶＲＥＧをＶｄｄとし、信号ＲＥＧをハイレベルにすると、書き込みを行なわない場合のみＴＤＣのノードＮ３が強制的にハイレベルとなる。この動作の後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣの電位をＰＤＣに転送する。ＰＤＣにハイレベル信号がラッチされる場合は、セルに書き込みを行なわない場合と、セルにデータ“２”を書き込んでおり、セルの閾値電圧がベリファイ電位“ｖ’”に達した場合だけである。また、ＰＤＣにローレベル信号がラッチされる場合は、セルの閾値電圧が“ｖ’”に達しない場合である。
この結果、ＤＤＣがハイレベルとなるのは、セルの閾値電圧が“ｖ＊’”を超えている場合と、書き込み非選択の場合であり、ＤＤＣがローレベルとなるのは、書き込みを行っている場合で、セルの閾値電圧が“ｖ＊’”以下の場合である。ＰＤＣがハイレベルとなるのは、セルの閾値電圧が“ｖ’”を超えている場合と、書き込み非選択の場合であり、ＰＤＣがローレベルとなるのは、書き込みを行っている場合で、セルの閾値電圧が“ｖ’”以下の場合である。
ＰＤＣがローレベルの場合、再び書き込み動作を行ない全てのデータ記憶回路１０のデータがハイレベルになるまでこのプログラム動作とベリファイ動作を繰り返す（Ｓ１５−Ｓ１８）。このとき、ＰＤＣがローレベルでＤＤＣがハイレベルのセル、すなわち、閾値電圧が“ｖ＊’”以上で“ｖ’”の場合、ビット線に中間電位を供給し、書き込みスピードを抑える。
（隣接セルプログラム）
図７に示すように、メモリセル１の第１ページに１ビットのデータの書き込んだ後、メモリセル１とワード方向に隣接したメモリセル２の第１ページの書き込み、メモリセル１とビット方向に隣接したメモリセル３の第１ページの書き込み、メモリセル１と対角に隣接したメモリセル４の第１ページの書き込みが順次行なわれる。これらの書き込み動作が行なわれると、書き込みデータによっては、隣接セルの浮遊ゲート間容量（ＦＧ−ＦＧ間容量）によって、メモリセル１の閾値電圧が上がる。このため、メモリセル１のデータ“０”とデータ“２”の閾値電圧分布は図１（ｂ）のように電位が高いほうに広がる。
この後、第５の書き込みにおいて、メモリセル１の第２ページに１ビットのデータを書き込む。
（第２ページプログラム）
第１の実施形態において、第２ページのプログラム及びベリファイ動作が高速化されている。すなわち、メモリセルのデータ“２”及び“３”のベリファイ動作を同時に行なうことにより、高速動作を可能としている。以下に、その動作を説明する。
図９は、第２ページのプログラム（書き込み）動作のブロックダイアグラムを示している。第２ページプログラム動作も、先ずアドレスに応じて、図３に示す２ページが選択される。これと同時にページバッファをリセットする（Ｓ２１）。
次に、書き込みデータを外部より入力し、全てのデータ記憶回路内のＳＤＣに記憶する（Ｓ２２）。外部よりデータ“１”（書き込みを行なわない）が入力されると、データ記憶回路１０のＳＤＣのノードＮ２ａは、ローレベルになり、外部よりデータ“０”（書き込みを行なう）が入力されるとハイレベルとなる。
（第１のフラグセルデータロード）（Ｓ２３）
書き込みコマンドが入力されると、第２ページのプログラムであるので、第１のフラグセルＦＣ１にデータを書き込むため、第１のフラグセル用データ記憶回路１０ａ内のＳＤＣはハイレベルとなる。前述したように、フラグセルは、信頼性を高めるために、複数セル用意することも可能である。第２ページにおいて、第１のフラグセルＦＣ１に対応するＳＤＣはハイレベルとなる。これにより第１のフラグセルＦＣ１は、メモリセルのデータを“０”からメモリセルのデータを“１”へとデータが書き込まれる。
第２のフラグに対応するＳＤＣをローレベルにする。これによりメモリセルのデータ“０”への書き込みとなるが、後の操作によりメモリセルデータ“２”への書き込みとなる。
第２ページのプログラムでは、図１（ｃ）に示すように、メモリセルのデータが“０”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータを“０”のままとし、外部から入力されるデータが“０”の場合、メモリセルのデータを“１”にする。
また、メモリセルのデータが“２”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータを“２”のままとする。しかし、第１ページの書き込みにおいて、メモリセルの閾値電圧は、本来のデータ“２”の閾値電圧より低い“ｖ’”までしか上昇していない。このため、データ“２”本来の閾値電圧“ｂ’”まで、これらのセルに対し書き込みを行なう。
また、メモリセルのデータが“２”の場合で、外部から入力されるデータが“０”の場合、メモリセルのデータを“３”にする。
（内部データリード）（Ｓ２４）
先ず、セルへの書き込みの前に、第１ページのメモリセルのデータが“０”か“２”であるかを判断するため、内部リード動作を行なう。内部データリードは、リード動作と同様である。通常メモリセルのデータが“０”か“２”かの判断時において、選択ワード線には、リード時の電位“ｂ”を与える。しかし、第１ページのプログラム動作では、ベリファイ電位を通常より低い“ｖ’”までしか書き込んでいないため、“ｂ”の電位より低い場合もある。したがって、内部データロードでは、ワード線に“ａ”の電位を供給して読み出し動作をする。
すなわち、選択されているブロック内の非選択ワード線及びセレクト線ＳＧ１に電位Ｖｒｅａｄを印加する。これとともに、データ記憶回路１０の信号ＶＰＲＥをＶｄｄとし、信号ＢＬＰＲＥ、ＢＬＣＬＡＭＰを所定の電圧、例えば１Ｖ＋Ｖｔｈとして、ビット線をＶｄｄにプリチャージした後、セルのソース側のセレクト線ＳＧ２をハイレベルとする。閾値電圧が電位“ａ”より高いセルはオフするため、ビット線はハイレベルのままである。また、閾値電圧が電位“ａ”より低いセルはオンするため、ビット線は放電され、接地電位Ｖｓｓとなる。
次に、データ記憶回路１０の信号ＶＰＲＥをＶｄｄ、信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとし、ＴＤＣのノードＮ３をＶｄｄにプリチャージする。この後、信号ＢＬＣＬＡＭＰを０．９Ｖ＋Ｖｔｈとする。ＴＤＣのノードＮ３はビット線がローレベルの場合、ローレベルとなり、ビット線がハイレベルの場合、ハイレベルとなる。この後、ＴＤＣの電位をＰＤＣに転送する。この結果、メモリセルのデータが“２”である場合、ＰＤＣにハイレベル信号がラッチされ、メモリセルのデータが“０”である場合、ＰＤＣにローレベル信号がラッチされる。図１０（ａ）は、データロード、内部リード後のＳＤＣ、ＰＤＣとメモリセルのデータの関係を示している。
（データキャッシュの設定）（Ｓ２５）
この後、図１１、図１２に示すデータキャッシュ設定手順に従い各データキャッシュに記憶されたデータが操作される。すなわち、図１１（ａ）に示すように、外部よりデータを入力し、内部リードにより読み出したデータを各データキャッシュにラッチさせた状態において、図１１（ｂ）に示すように、ＳＤＣのデータがＰＤＣに転送され、ＰＤＣのデータがＤＤＣに転送される。次に、図１１（ｃ）に示すように、ＤＤＣのデータが反転されてＳＤＣに転送される。この後、ＰＤＣのデータがＤＤＣに転送される。次に、図１２（ａ）に示すように、ＤＤＣのデータが反転されてＰＤＣに転送される。この後、ＰＤＣのデータがＤＤＣに転送される。次に、図１２（ｂ）に示すように、第２のフラグセル用データ記憶回路１０ｂに第２のフラグセルＦＣ２用のデータがロードされ、ＳＤＣにラッチされる。次いで、図１２（ｃ）に示すように、ＳＤＣとＤＤＣのデータが合成され、この合成されたデータが反転されて、ＰＤＣに転送される。このＰＤＣのデータはＤＤＣに転送される。
このような操作をすることにより、各データキャッシュに記憶されるデータは図１０（ｂ）、図１２（ｃ）に示すようになる。
すなわち、メモリセルのデータを“０”にする場合（第１ページにおいてデータ“１”、第２ページにおいてデータ“１”）、ＰＤＣ、ＤＤＣ、ＳＤＣは全てハイレベルに設定される。
メモリセルのデータを“１”にする場合（第１ページにおいてデータ“１”、第２ページにおいてデータ“０”）、ＰＤＣはローレベル、ＤＤＣはローレベル、ＳＤＣはハイレベルに設定される。
メモリセルのデータを“２”する場合（第１ページにおいてデータ“０”、第２ページにおいてデータ“１”）、ＰＤＣはローレベル、ＤＤＣはハイレベル、ＳＤＣはローレベルに設定される。
メモリセルのデータを“３”する場合（第１ページにおいてデータ“０”、第２ページにおいてデータ“０”）、ＰＤＣ、ＤＤＣ、ＳＤＣは全てローレベルに設定される。
（第２のフラグセルデータロード）（Ｓ２５）
前述したように、データキャッシュの設定途中において、第２のフラグセル用データ記憶回路１０ｂ内のＳＤＣがローレベルに設定される。これにより第２のフラグセルＦＣ２のデータは“０”から“２”となる。第２ページの書き込みは、図１（ｃ）に示すように、メモリセルのデータ“０”から“１”への書き込みと、メモリセルのデータ“２”から“３”への書きこみであるが、第２のフラグセルに関しては、メモリセルのデータを“０”からメモリセルのデータを“２”にプログラムする。このため、図１（ｄ）に示すように、第２のフラグセルのデータ“２”の閾値電圧の分布は広がる可能性がある。しかし、第２のフラグセルＦＣ２のリード動作は、必ず“ｂ’”より低い“ｂ”のレベルをワード線に供給して行なうため問題はない。
さらに、例えば各データキャッシュの設定の途中において、カウンタ（ＰＣ）が“０”に初期設定される（Ｓ２５）。
この後、第１のフラグセルＦＣ１にデータが書かれたか否かが判別される（Ｓ２６）。第１のフラグセルＦＣ１のデータは、内部リード（Ｓ２４）において読み出されている。第１のフラグセルＦＣ１にデータが書き込まれていない場合、プログラムへ移行される（Ｓ２７）。しかし、第１のフラグセルＦＣ１にデータが書き込まれている場合、図１（ｃ）の分布になっているため、内部リードを“ｂ”のレベルで再度行なう（Ｓ２６−Ｓ２３）。
（プログラム）（Ｓ２７）
第１のフラグセルＦＣ１にデータが書き込まれていない場合、メモリセルにデータが書き込まれる。例えばカウンタ（ＰＣ）をカウントアップした後、先ず、信号ＢＬＣ１をＶｓｇとすると、ＰＤＣがデータ“０”の場合、ビット線がＶｓｓとなり、データ“１”の場合、ビット線はＶｄｄになる。次に、信号ＢＬＣ１＝Ｖｓｓとした後、信号ＶＲＥＧ＝Ｖｄｄ、信号ＲＥＧ＝中間電位＋Ｖｔｈ（１Ｖ＋Ｖｔｈ）とする。すると、ＤＤＣがデータ“１”の場合、ビット線がＶｄｄとなり、ＤＤＣがデータ“０”の場合、ビット線はプリチャージされない。この結果、メモリセルにデータ“１”，“３”を書き込んでいるときのみ、ビット線はＶｓｓとなる。メモリセルにデータ“２”を書き込んでいる場合、ビット線は中間電位（１Ｖ）となり、メモリセルのデータが“０”の場合（書き込みしない場合）、ビット線はＶｄｄになる。ここで、選択ワード線をＶｐｇｍ、非選択ワード線をＶｐａｓｓとすると、ビット線がＶｄｄの場合、書き込みが行なわれない。また、ビット線がＶｓｓの場合、書き込みが起こり、ビット線が中間電位（１Ｖ）の場合、少しだけ書き込まれる。したがって、データ“２”を書き込んでいるメモリセルは、あまり書き込まれない可能性がある。しかし、これは、データ“２”とデータ“３”のベリファイを一括して行なうため、出来るだけ同時に書き込まれたほうが書き込み時間が早く終わる。したがって、ビット線に中間電位を供給する。
この後、メモリセルにデータ“１”が書き込まれており（Ｓ２８）、さらに、カウンタ（ＰＣ）の値が予め定められたベリファイ電圧“ａ’”によるベリファイ回数の最大値より小さい場合（Ｓ２９）、ベリファイ電圧“ａ＊’”と“ａ’”を順次設定して書き込みベリファイが行なわれる（Ｓ３０）。
尚、以下に説明するベリファイ動作は、ベリファイ電圧を“ａ＊’”、“ａ’”、“ｂ’”、“ｂ’”、“ｃ’”の順に設定して実行される。このとき、不要なベリファイ動作をスキップしてプログラム及びベリファイするため、カウンタ（ＰＣ）の値が予め定められた値と比較される（Ｓ２９，Ｓ３１，Ｓ３２、Ｓ３４、Ｓ３７）。例えばベリファイ“ａ＊’、ａ’”のベリファイ回数が最大ループ回数に達した場合、ベリファイ“ａ＊’”、“ａ’”をスキップする。また、例えばベリファイ“ｂ’”のベリファイ開始回数に達していない場合、ベリファイ“ｂ’”をスキップして、プログラムが実行される。このスキップの制御に必要な各値は例えば次に示すように設定されている。
ベリファイ“ａ’”の最大ループ回数＝１０
ベリファイ“ｂ’”によるベリファイ開始回数＝４
ベリファイ“ｃ’”によるベリファイ開始回数＝８
最大プログラムロープ回数＝２０
（ベリファイ“ａ＊’”、“ａ’”）（Ｓ３０）
このベリファイにおいて、信号ＶＰＲＥをハイレベル、信号ＢＬＣＬＡＭＰを所定電位に設定すると、ビット線がプリチャージされる。
図１３（ａ）は、ベリファイ電圧“ａ＊’”によるベリファイ後、各データキャッシュに設定されたデータを示している。
次に、ワード線の電位をベリファイ電位“ａ＊’”に設定し、ビット線を放電する。信号ＶＰＲＥ＝Ｖｄｄ、信号ＢＬＰＲＥ＝ＶｓｇとしてＴＤＣをＶｄｄに充電した後、信号ＢＬＣＬＡＭＰに所定の電圧を与える。ビット線がＶｓｓの場合、ＴＤＣはＶｓｓ（ローレベル）になり、ビット線にプリチャージ電位が残っている場合、ＴＤＣはＶｄｄ（ハイレベル）となる。ここで、信号ＢＬＣ２をＶｔｈ＋０．５Ｖとすると、ＳＤＣが“０”の場合（メモリセルにデータ“２”、“３”を書き込んでいる場合）、ＴＤＣはＶｓｓとなる。したがって、ＴＤＣがＶｄｄとなるのは、メモリセルにデータ“１”が書き込まれていてベリファイ電位“ａ＊’”に達した時である。メモリセルにデータ“１”を書き込んでいない場合、ビット線はプリチャージされていないため、ＴＤＣはローレベルとなっている。また、メモリセルにデータ“１”を書き込んでいてベリファイ電位“ａ＊’”に達しない場合もＴＤＣはＶｓｓとなる。
ここで、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧ＝ハイレベルとすると、ＤＤＣのデータが“１”の場合、強制的にＴＤＣがハイレベルになる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“１”を書き込んでいてベリファイ電位“ａ＊’”に達した時と、ＤＤＣのデータが“１”の場合、つまりメモリセルへデータ“２”を書き込んでいた場合である。次いで、信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーする。この後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
図１３（ｂ）において、ＰＤＣがデータ“１”となるのは、メモリセルにデータ“１”を書き込んでいて、ベリファイ電位“ａ＊’”を超えている場合と、メモリセルにデータ“２”を書き込んでいる場合である。
次に、ワード線の電位を少し上げてベリファイ電位“ａ’”とし、ビット線を放電する。信号ＶＰＲＥ＝Ｖｄｄ、信号ＢＬＰＲＥ＝ＶｓｇとしてＴＤＣを再びＶｄｄに充電した後、信号ＢＬＣＬＡＭＰに所定の電圧を与える。ビット線がＶｓｓの場合、ＴＤＣはＶｓｓとなり、ビット線にプリチャージ電位が残っている場合、ＴＤＣはＶｄｄになる。ここで、信号ＢＬＣ２をＶｔｈ＋０．５Ｖとすると、ＳＤＣが“０”の場合（メモリセルのデータ“２”、“３”に書き込んでいる場合）、ＴＤＣはＶｓｓになる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“１”が書き込まれていてベリファイ電位“ａ’”に達した時である。メモリセルにデータ“１”を書き込んでいない場合と、メモリセルにデータ“１”を書き込んでいてベリファイ電位“ａ’”に達しない場合もＴＤＣはＶｓｓとなる。
ここで、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧ＝ハイレベルとすると、ＤＤＣのデータが“１”の場合、すなわち、メモリセルにデータを書き込んでいない場合、ＴＤＣは強制的にハイレベルとされる。したがって、ＴＤＣがＶｄｄになるのは、書き込み非選択の場合と、メモリセルにデータ“１”を書き込んでいてベリファイ電位“ａ’”に達した場合である。
次いで、信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後に、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ（図１４）。
メモリセルにデータ“１”を書き込んでいるセルにおいて、閾値電圧がベリファイ電位“ａ＊’”より高くなると、ＤＤＣのデータが“１”（ハイレベル）となる。また、メモリセルにデータ“１”を書き込んでいるセルにおいて、ベリファイ電位“ａ’”を用いた書き込みが全て終了すると、ＰＤＣのデータは“１”（ハイレベル）になる。
この後、カウンタ（ＰＣ）の値が予め定められたベリファイ電圧“ｂ’”によるベリファイ開始回数より大きく（Ｓ３１）、予め定められたベリファイ電圧“ｃ’”によるベリファイ開始回数より小さい場合（Ｓ３２）、ベリファイ電位“ｂ”を設定して書き込みベリファイが行なわれる（Ｓ３３）。
（ベリファイ“ｂ’”）（Ｓ３３）
ベリファイ電位“ｂ”を用いたベリファイ（図１５）。メモリセルに対するデータ“２”の書き込みが、データ“３”の書き込みより先に終わるため、先ず、ベリファイ電位“ｂ”のみのベリファイを行なう。信号ＶＰＲＥ＝Ｖｄｄ、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ビット線がプリチャージされる。次に、ワード線にベリファイ電位“ｂ’”を供給しビット線を放電する。ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位とする。すると、ＴＤＣがハイレベルになるのは、セルの閾値電圧が、ベリファイ電位“ｂ’”以上にある場合である。ここで、信号ＢＬＣ１＝Ｖｔｈ＋０．５Ｖとすると、ＰＤＣが“０”の場合（メモリセルにデータ“３”を書き込んでいる場合と、メモリセルにデータ“１”を書き込んでいる場合で、ベリファイ電位“ａ＊’”以下の場合）、ＴＤＣはＶｓｓになる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“２”が書き込まれていてベリファイ電位“ｂ’”に達した時である。次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“２”を書き込んでいてベリファイ電位“ｂ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
この後、カウンタ（ＰＣ）の値がベリファイ電圧“ｃ’”によるベリファイ開始回数より大きい場合（Ｓ３４）、ベリファイ電位“ｂ”、“ｃ”を用いた同時ベリファイが行なわれる（Ｓ３４、Ｓ３５）。
（ベリファイ電位“ｂ”“ｃ”同時ベリファイ）（図１６）。
プログラム及びベリファイファイを何回か繰り返していると、メモリセルのデータ“３”に書き込みを行っているセルも書き込みが終了するため、前記ベリファイ電位“ｂ”を用いたベリファイの替わり、ベリファイ電位“ｂ”“ｃ”同時ベリファイを行なう。先ず、信号ＢＬＰＲＥ＝ハイレベル、信号ＢＬＣＬＡＭＰを所定電位に設定し、ビット線をプリチャージする。
次に、ワード線にベリファイ電位“ｂ’”を供給しビット線を放電する。ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。
この後、ＴＤＣをＶｄｄに充電した後、ＢＬＣＬＡＭＰに所定の電位を供給する。すると、ＴＤＣがハイレベルになるのは、閾値電圧がベリファイ電位“ｂ’”以上の場合である。ここで、信号ＢＬＣ１＝Ｖｔｈ＋０．５Ｖとすると、ＰＤＣが“０”の場合（メモリセルのデータ“３”に書き込んでいる場合と、メモリセルにデータ“１”を書き込んでいる場合で、ベリファイ電位“ａ＊’”以下の場合）、ＴＤＣはＶｓｓになる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルがデータ“２”に書き込まれていて、ベリファイ電位“ｂ’”に達した時である。次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“２”を書き込んでいてベリファイ電位“ｂ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
次に、ワード線にベリファイ電位“ｃ’”を供給しビット線を放電する。ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。
この後、ＴＤＣをＶｄｄに充電した後、ＢＬＣＬＡＭＰに所定の電位を供給する。ＴＤＣがＶｄｄになるのは、メモリセルのデータが“３”に書き込まれていてベリファイ電位“ｃ’”に達した時である。次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“２”を書き込んでいてベリファイ電位“ｃ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
このようにして、全てのＰＤＣのデータが“１”になるまで、プログラムとベリファイ動作を繰り返す（Ｓ３６，Ｓ３７）。しかし、書き込み動作において、ＤＤＣのデータが“１”の場合、つまり、メモリセルにデータ“２”を書き込んでいる場合と、メモリセルにデータ“１”を書き込んでいてベリファイ電位“ａ＊’”を超えている場合、ビット線を中間電位にして書き込み動作をする。
また、プログラムとベリファイ動作を繰り返す毎に、プログラム電圧Ｖｐｇｍを少しずつ上昇させる。このプログラム電圧Ｖｐｇｍの増分ΔＶｐｇｍは、第１ページの書き込み動作と、第２の書き込み動作で相違されており、例えば第１ページの書き込み動作における増分ΔＶｐｇｍは、第２の書き込み動作における増分ΔＶｐｇｍより大きく設定されている。
図９のアルゴリズムでは、プログラムとベリファイ“ａ＊，ａ’”を数回繰り返した後に、プログラムとベリファイ“ａ＊’，ａ’”とプログラムベリファイ“ｂ’”を数回繰り返し、プログラムとベリファイ“ａ＊’，ａ’”とプログラムベリファイ“ｂ’，ｃ’”を数回繰り返す。この途中でメモリセルへのデータ“１”の書き込みは、早く終了する。このため、データ“１”を書き込むべきセルが無くなった場合、プログラムベリファイ“ａ＊’，ａ’”をスキップし、プログラムとプログラムベリファイ“ｂ’”、又はプログラムとプログラムベリファイ“ｂ’，ｃ’”を繰り返すようになる。プログラムとベリファイ“ａ＊’，ａ’”をスキップする場合、ＳＤＣは使用しなくなる。このため、次のプログラムデータを入力することができる。しかし、稀に、メモリセルにデータ“１”がなかなか書けないセルもある。したがって、プログラムベリファイ“ａ＊，ａ’”の回数を制限している（Ｓ２９）。
上記第１の実施形態において、初めに第１ページ（ロアーページ）のデータをメモリセルに書き込み、この後、第２ページ（アッパーページ）のデータをメモリセルに書き込むとき、第１ページのデータを読み出し、３つのレベルの閾値電圧を書き込んでいた。しかし、第１ページのデータと第２ページのデータを同時にメモリセルに書き込むことも可能である。
図１７は、第１の実施形態の変形例を示すものであり、図９と同一部分には同一符号を付している。図１７に示すように、先ず、データ記憶回路をリセットし、カウンタ（ＰＣ）を初期設定する（Ｓ５１）。この後、第１ページのデータをＳＤＣにロードし（Ｓ５２）、次いで、第１ページのデータをＳＤＣからＰＤＣに転送する（Ｓ５３）。次に、第２ページのデータをＳＤＣにロードする（Ｓ５４）。この後、各データキャッシュを図１０（ｂ）に示すように設定し（Ｓ５５）、このデータキャッシュのデータに従ってプログラムを実行する（Ｓ５６）。
このような方法によれば、第１ページのデータと第２ページのデータを同時にメモリセルに書き込んでいるため、第１ページのみの書き込み動作、及び内部データリードにより第１ページのデータを読み出す必要がない。したがって、高速な書き込みが可能である。
（第１ページリード）
図１８（ａ）は、第１ページリードのダイアグラムを示している。先ず、アドレスを指定し、図３に示す２ページを選択する。図１（ｂ）（ｃ）に示すように、第２ページの書き込み前と後で、閾値電圧の分布が変わっている。したがって、先ず、ワード線の電位を“ｂ”として読み出し動作を行ない第２のフラグセルのデータが“０”か“１”であるかを判別する（Ｓ７１、Ｓ７２）。この判別において、フラグセルが複数セルある場合は、これらの多数決により、“０”か“１”を判断する。
第２のフラグセルから読み出されたデータが“０”（メモリセルのデータが“２”）の場合、第２ページの書き込みは行われている。このため、セルの閾値電圧の分布は、図１（ｃ）となっている。このようなセルのデータを判断するには、ワード線の電位を“ｂ”でリード動作をすればよい。しかし、ステップＳ７１において、ワード線電位“ｂ”で読み出し動作をした結果は、既にデータ記憶回路に読み出されている。このため、データ記憶回路に記憶されているデータを外部に出力すれば良い（Ｓ７３）。
一方、フラグセルから読み出されたデータが“１”（メモリセルのデータが“０”）の場合、第２ページの書き込みが行われていない、セルの閾値電圧分布は、図１（ａ）又は（ｂ）に示すようになっている。これらのメモリのデータを判断するには、ワード線の電位を“ａ”でリード動作をしなくてはならない。したがって、ワード線の電位を“ａ”として読み出し動作を行ない（Ｓ７４）、この後、データ記憶回路に読み出されたデータが外部に出力される（Ｓ７３）。
（リード動作：第１ページリード）
上記のように、第１ページのリード動作は、選択ワード線にリード電位“ａ”又は“ｂ”を供給して読み出し動作が実行される。
先ず、選択されているブロック内の非選択ワード線及びセレクト線ＳＧ１に読み出し電圧Ｖｒｅａｄを供給し、図６に示すデータ記憶回路の信号ＢＬＰＲＥを１Ｖ＋Ｖｔｈ、ＢＬＣＬＡＭＰをＶｄｄ＋Ｖｔｈとして、ビット線をプリチャージする。この後、セルのソース側のセレクト線ＳＧ２をハイレベルにする。閾値電圧が電位“ａ”又は“ｂ”より高いセルはオフするため、ビット線はハイレベルのままである。また、閾値電圧が電位“ａ”又は“ｂ”より低いセルはオンするため、ビット線がＶｓｓとなる。
次に、データ記憶回路１０の信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとしてトランジスタ６１ｕをオンとすることにより、ＴＤＣのノードＮ３をＶｄｄにプリチャージする。この後、信号ＢＬＣＬＡＭＰを中間電位（例えば０．９Ｖ＋Ｖｔｈ）としてトランジスタ６１ｔをさせる。ＴＤＣのノードＮ３はビット線がローレベルの場合ローレベルとなり、ビット線がハイレベルの場合ハイレベルとなる。
次に、信号ＢＬＣ１をＶｓｇ（Ｖｄｄ＋Ｖｔｈ）としてＴＤＣの電位をＰＤＣに取りこむ。この後、ＰＤＣのデータをＳＤＣに移動させるが、第２のフラグセルＦＣ２のデータが“１”の場合（書きこまれていない場合）、リードレベルを変更してもう一度セルから読み出す。
（第２ページリード）
図１８（ｂ）は、第２ページリードのダイアグラムを示している。第２ページリードでは、先ず、アドレスを指定し、図３に示す２ページを選択する。図１（ｂ）（ｃ）に示すように、第２ページの書き込み前と後で、閾値電圧の分布が変わっている。しかし、第２ページの書き込み後は、図１（ｃ）に示すような分布になっている。このため、ワード線の電位を“ａ”、“ｂ”、“ｃ”と三回替えて読み出し動作をしなくてはならない。しかし、書き込み時、“ｃ”でのベリファイは、“ｂ”でのベリファイの後に続けてワード線の電位を変更させるのみで行っていた。したがって、リード動作もベリファイ動作と同じ動作であるほうが望ましいため、“ｂ”、“ｃ”のリード動作は、同時に行なう。
すなわち、先ず、ワード線電位を“ｂ”“ｃ”として同時に読み出しを行ない（Ｓ８１）。この後、ワード線電位を“ａ”として読み出し動作を行なう（Ｓ８２）。メモリセルの閾値電圧がワード線電位“ａ”より低いか、ワード線電位“ｂ”より高くワード線電位“ｃ”より低い場合、データを“１”とする。また、メモリセルの閾値電圧がワード線電位“ａ”より高くワード線電位“ｂ”より低いか、ワード線電位“ｃ”より高く場合、データを“０”とする。第２ページ書込み前において、第２ページのデータは“１”が出力されるべきである。しかし、図１（ａ）に示す閾値電圧分布になっている。このため、第２ページの書き込み後と同じ読み出し動作をすると出力データが“０”となることもある。したがって、第１のフラグセルＦＣ１のデータが“０”か“１”であるかを判別する（Ｓ８３）。この結果、第１のフラグセルＦＣ１のデータが“１”で、第２ページの書き込みが行なわれていない場合、出力データを“１”に固定する（Ｓ８４）。出力データを“１”に固定するには、データ記憶回路の信号ＰＲＳＴをハイレベルとし、ＳＤＣを“１”に設定する。あるいは、図２に示すデータ入出力バッファよりデータ“１”しか出力させないようにする。また、第１のフラグセルＦＣ１のデータが“０”の場合、読み出したデータを出力する（Ｓ８５）。
第２ページリードは、具体的には、次のような動作を実行する。
（リード動作：第２ページリード第１回目）
第２ページのリード動作の１回目は、プログラムベリファイ時の“ｂ”“ｃ”同時ベリファイと同じように、ビット線をプリチャージした後、ワード線にリード電位“ｂ”を供給する。この状態で、メモリセルからデータを読み出し、途中でワード線の電位をリード電位“ｃ”に変更して読み出し動作をする（Ｓ８１）。
先ず、選択されているブロック内の非選択ワード線及びセレクト線ＳＧ１に読み出し電圧Ｖｒｅａｄを供給し、図６に示すデータ記憶回路の信号ＢＬＰＲＥを１Ｖ＋Ｖｔｈ、ＢＬＣＬＡＭＰをＶｄｄ＋Ｖｔｈとして、ビット線をプリチャージする。この後、メモリセルのソース側のセレクト線ＳＧ２をハイレベルにする。閾値電圧が電位“ｂ”より高いセルはオフするため、ビット線はハイレベルのままである。また、閾値電圧が電位“ｂ”より低いセルはオンするため、ビット線がＶｓｓとなる。
次に、データ記憶回路の信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとしてトランジスタ６１ｕをオンとすることにより、ＴＤＣのノードＮ３をＶｄｄにプリチャージする。この後、信号ＢＬＣＬＡＭＰを０．９Ｖ＋Ｖｔｈとしてトランジスタ６１ｔをさせる。ＴＤＣのノードＮ３はビット線がローレベルの場合ローレベルとなり、ビット線がハイレベルの場合ハイレベルとなる。次に、信号ＢＬＣ１をＶｓｇ（Ｖｄｄ＋Ｖｔｈ）としてＴＤＣの電位をＰＤＣに取りこむ。
次に、ワード線電位を“ｃ”に変更する。閾値電圧が電位“ｃ”より高いセルはオフするため、ビット線はハイレベルのままである。また、閾値電圧が電位“ｂ”より低いセルはオンするため、ビット線がＶｓｓとなる。このビット線放電時間中に、信号ＤＴＧ＝Ｖｄｄ＋Ｖｔｈとして、ＰＤＣのデータをＤＤＣにコピーする。
次に、データ記憶回路１０の信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとしてトランジスタ６１ｕをオンとすることにより、ＴＤＣのノードＮ３をＶｄｄにプリチャージする。この後、信号ＢＬＣＬＡＭＰを０．９Ｖ＋Ｖｔｈとしてトランジスタ６１ｔをさせる。ＴＤＣのノードＮ３はビット線がローレベルの場合ローレベルとなり、ビット線がハイレベルの場合ハイレベルとなる。次に、信号ＢＬＣ１をＶｓｇ（Ｖｄｄ＋Ｖｔｈ）としてＴＤＣの電位をＰＤＣに取りこむ。
（リード動作：第２ページリード第２回目）
第２ページのリード動作の２回目は選択ワード線にリード電位“ａ”を供給し、読み出し動作をする（Ｓ８２）。
先ず、選択されているブロック内の非選択ワード線及びセレクト線ＳＧ１に読み出し電圧Ｖｒｅａｄを供給する。この状態において、データ記憶回路１０の信号ＢＬＰＲＥ、ＢＬＣＬＡＭＰを１Ｖ＋Ｖｔｈとし、ビット線をプリチャージする。この後、メモリセルのソース側のセレクト線ＳＧ２をハイレベルにする。閾値電圧がワード線電位“ａ”より高いセルはオフするためビット線はハイレベルのままである。また、閾値電圧がワード線電位“ａ”より低いセルはオンするためビット線がＶｓｓとなる。
次に、データ記憶回路１０の信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとすることにより、ＴＤＣのノードＮ３をＶｄｄにプリチャージした後、信号ＢＬＣＬＡＭＰをＶｄｄ＋Ｖｔｈとしてトランジスタ６１ｔをオンさせる。ＴＤＣのノードＮ３はビット線がローレベルの場合ローレベルとなり、ビット線がハイレベルの場合ハイレベルとなる。
このビット線放電中に、信号ＶＰＲＥ＝Ｖｓｓ、信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとし、としＴＤＣを一旦Ｖｓｓにした後、信号ＲＥＧ＝Ｖｄｄ＋Ｖｔｈ、信号ＶＲＥＧ＝Ｖｄｄとし、ＤＤＣ＝ハイレベルの場合、ＴＤＣをハイレベルとする。つまりＤＤＣのデータをＴＤＣにコピーする。次に、信号ＤＴＧ＝Ｖｄｄ＋ＶｔｈとしてＰＤＣのデータをＤＤＣにコピーした後、信号ＶＲＥＧ＝Ｖｓｓ、信号ＲＥＧ＝Ｖｄｄとし、ＤＤＣがハイレベルの場合強制的にＴＤＣをローレベルにする。この後、信号ＢＬＣ１＝Ｖｄｄ＋Ｖｔｈとして、ＴＤＣの電位をＰＤＣに取りこむ。ここでＰＤＣがハイレベルとなるのは、第１回目のリードで“ｂ”レベルを超え、“ｃ”レベル以下の場合であり、ローレベルとなるのは、第１回目のリードで“ｂ”レベル以下、又は“ｃ”レベル以上の場合である。
次に、データ記憶回路１０の信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとしてトランジスタ６１ｕをオンとすることにより、ＴＤＣのノードＮ３をＶｄｄにプリチャージする。この後、信号ＢＬＣＬＡＭＰを０．９Ｖ＋Ｖｔｈとしてトランジスタ６１ｔをさせる。ＴＤＣのノードＮ３はビット線がローレベルの場合ローレベルとなり、ビット線がハイレベルの場合ハイレベルとなる。次に、信号ＤＴＧ＝Ｖｄｄ＋Ｖｔｈ、信号ＲＥＧ＝Ｖｄｄ、信号ＶＲＥＧ＝Ｖｓｓとして、ＰＤＣがハイレベル場合強制的に、ＴＤＣをＶｓｓにする。次に、信号ＢＬＣ１をＶｓｇ（Ｖｄｄ＋Ｖｔｈ）としてＴＤＣの電位をＰＤＣに取りこむ。この結果、ＰＤＣがハイレベルとなるのはメモリセルの閾値電圧が、ワード線電位“ａ”より高く、ワード線電位“ｂ”より低い場合と、ワード線電位“ｃ”より高い場合である。この後、ＰＤＣのデータをＳＤＣに移動させる。
第１のフラグセルＦＣ１のデータが“１”の場合（書き込まれていない場合）、第２ページは、書き込まれていない。このため、出力データを“１”に固定しデータを出力する（Ｓ８４）。
尚、上記説明では、１回のビット線のプリチャージでワード線の電位を“ｂ”“ｃ”と変化させてメモリセルのデータを読み出し、再度、ビット線をプリチャージし、ワード線の電位を“ａ”として読み出していたが、１回のビット線のプリチャージでワード線の電位を“ａ”“ｂ”“ｃ”と変化させてメモリセルのデータを読み出すことも可能である。
（イレーズ）
消去動作は、先ず、アドレスを指定し、図３の破線で示すブロックを選択する。次に、セルが形成されたウエルの電位を高電圧（約２０Ｖ）にし、選択ブロックのワード線をＶｓｓ、非選択ブロックのワード線をフローティングにする。すると、選択ブロックのセルとウエル間に高電圧が加わり、セルに記憶されたデータが消去される。一方、非選択ブロックにおいて、ワード線はフローティング状態であるため、ウエルを高電圧にすると、ワード線も高電圧になる。このため、非選択ブロックのメモリセルに記憶されたデータは消去されない。
消去動作を行なうと、メモリセルのデータは“０”となり、第１ページ、第２ページの何れでリードを行なってもデータ“１”が出力される。
上記第１の実施形態によれば、第２ページのプログラムベリファイにおいて、ベリファイ電圧”ｂ’”“ｃ’”によるデータ“２”、“３”のベリファイを同時に行なっている。このため、２つのベリファイを行なう際に、１回ビット線をプリチャージし、ワード線電位を“ｂ’”及び“ｃ’”に設定するだけでよい。したがって、長時間を要するビット線のプリチャージの回数を削減することができるため、ベリファイ速度を向上できる。
また、第２ページの読み出し動作において、１回ビット線をプリチャージし、ワード線電位を“ｂ”及び“ｃ”に設定することにより、データ“２”、“３”を読み出している。したがって、プリチャージ回数を削減することができるため、読み出し速度を向上できる。
さらに、データのプログラムベリファイ動作と読み出し動作は、ビット線をプリチャージした後、ワード線の電位を変化させている。このため、プログラムベリファイ動作と読み出し動作を同じ条件で行なうことができるため、読み出し精度を向上することが可能である。
また、第２ページ書き込みにおいて、ベリファイ“ａ’”の実行回数を規定する最大ループ回数を設定し、カウンタ（ＰＣ）の値が最大ループ回数に達した場合、ベリファイ“ａ’”の動作を終了させている。このため、第２ページの書き込み時間を短縮することができる。
さらに、上記第１の実施形態によれば、本来の閾値電圧より低い電位により、第１ページのデータをメモリセルに書き込み、第２ページのデータを書き込む前に隣接するメモリセルに第１ページのデータを書き込み、隣接するメモリセルの書き込み後、第２ページのデータをメモリセルに書き込み、記憶データに対応した本来の閾値電圧に設定している。このため、隣接するメモリセルのＦＧ−ＦＧ間容量の影響を考慮して、第１ページのデータをメモリセルに書き込んでいるため、多値のデータに対応する閾値電圧を正確に設定することができる。
また、第２ページのデータを書き込む際、フラグセルにデータを書き込み、各ページのデータを読み出す際、フラグセルに記憶されたデータに応じて外部に出力されるデータを制御している。したがって、各ページのデータを確実に出力することができる。
さらに、従来、例えばメモリセルから読み出したデータの一部を外部から入力したデータに変えて書き込む、所謂ページコピーを行う場合、図６に破線で示すように、インバータ回路６２ｃとインバータ回路６２ｄの間にトランジスタ６２ｅが挿入され、インバータ回路６２ｃとトランジスタ６２ｅにトランジスタ６２ｆが並列接続されていた。このような構成において、従来は、ページコピー時に、プログラムのコマンドが入力されると、メモリセルから読み出されたデータは、書き込み時にデータ入力端子５ａから供給されたデータと論理レベルが反転してＳＤＣにラッチされる。このため、データ入力端子５ａから供給されるデータと、ＳＤＣにラッチされたデータとの論理レベルを一致させる必要がある。したがって、ページコピー時に、相補的な信号φ、／φにより、トランジスタ６２ｅをオンし、トランジスタ６２ｆをオフとして、書き込みデータを反転してＳＤＣに供給していた。
しかし、上記第１の実施形態によれば、ページコピーを行なう場合、メモリセルから読み出されたデータは反転された後、ＳＤＣにラッチされ、データ入力端子５ａからＳＤＣの供給されるデータと論理レベルが一致されている。このため、データ入力端子５ａとＳＤＣの間に従来のようなトランジスタ６２ｅ，６２ｆを設ける必要がない。したがって、回路構成を簡単できる利点を有している。
尚、第１の実施形態において、第２ページ（アッパーページ）のデータをメモリセルに書き込むとき、プログラムとベリファイ（ａ＊，ａ’）と、プログラムベリファイ（ｂ’，ｃ’）を分けて行っていた。しかし、プログラムベリファイ（ｂ’，ｃ’）のように、一回のビット線充電後、ワード線電位をａ＊，ａ’，ｂ’，ｃ’と次々に上昇することにより、これらを１度にベリファイすることも可能である。
また、第２ページのリード時、リード（ｂ，ｃ）とリード（ａ）を分けて行っていたが、リード（ｂ，ｃ）の時のように、一回のビット線充電後、ワード線電位をａ，ｂ，ｃと次々に上昇することにより、これらのデータを１度に読み出すことも可能である。
（第２の実施形態）
図１９は、第２の実施形態を示すものであり、８値（３ビット）のデータを記憶するＮＡＮＤフラッシュメモリのメモリセルアレイ１及びビット線制御回路２を示している。図１９に示す構成は、図３に示す４値（２ビット）の構成とほぼ同様であるため、異なる部分についてのみ説明する。
図１９において、外部アドレスにより、１本のワード線が選択されると、破線で示す、１つのセクタが選択される。１セクタは３ページにより構成される。この３ページはアドレスによって切り替えられる。すなわち、１つのメモリセルに３ビットのデータを記憶することができるため、３ビットの切り替えはアドレス（第１ページ、第２ページ、第３ページ）によって行なう。また、１セクタは５つのフラグセルＦＣ１、ＦＣ２、ＦＣ３、ＦＣ４、ＦＣ５を有している（図１９は、フラグセルＦＣ１とＦＣ５のみを示している）。このため、１本のワード線が選択されると、５つのフラグセルＦＣ１、ＦＣ２、ＦＣ３、ＦＣ４、ＦＣ５が同時に選択される。各フラグセルＦＣ１〜ＦＣ５はビット線を介してフラグ用データ記憶回路１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅに接続されている（図１９は、フラグ用データ記憶回路１０ａ、１０ｅのみを示している）。フラグセルＦＣ１、ＦＣ２は、第２ページの書き込みが行なわれていることを示すデータを記憶し、フラグセルＦＣ３、ＦＣ４、ＦＣ５は、第３ページの書き込みが行なわれていることを示すデータを記憶する。
しかし、１つのメモリセルに３ビットのデータを記憶することができるため、５つのフラグセルを用いず、３つのフラグセルにより、第２ページと第３ページの書き込みが行なわれていることを示すデータを記憶することも可能である。
また、信頼性を向上させるため、フラグセルＦＣ１〜ＦＣ５を、それぞれ複数個具備し、これら複数セルに同一データを記憶し、読み出し時に、複数のフラグセルから読み出したデータを多数決により決めることもできる。
第２の実施形態の動作について説明する。
消去動作は、４値の場合と同じである。
図２０（ａ）（ｂ）（ｃ）、図２１（ａ）（ｂ）は、メモリセルのデータとメモリセルの閾値電圧の関係を示している。消去動作を行なうとメモリセルのデータは“０”となる。図２０（ａ）に示すように、第１ページの書き込みにより、メモリセルのデータはデータ“０”とデータ“４”になる。この後、第１ページに隣接するセルにデータが書き込まれるとデータ“４”の閾値電圧の分布が広がる（図２０（ｂ））。
第２ページの書き込み後、メモリセルのデータはデータ“０”、“２”、“４”、“６”となる（図２０（ｃ））。この後、隣接セルにデータが書き込まれると、データ“０”、“２”、“４”、“６”の閾値分布が広がる（図２１（ａ））。
第３ページの書き込み後、メモリセルのデータはデータ“０”〜“７”となる（図２１（ｂ））。本実施形態において、メモリセルのデータは閾値電圧の低いほうから高い方へと、定義されている。
図２２（ａ）（ｂ）は、本実施形態における２つの書き込み順序の例を示している。ブロック内において、ソース線に近いメモリセルからページごとに書き込み動作が行なわれる。図２２（ａ）（ｂ）は、説明の便宜上、ワード線を４本としている。図２２（ａ）に示す書き込み順序は、図７に示す書き込み順序と類似している。これに対して、図２２（ｂ）に示す書き込み順序は、図２２（ａ）と若干相違している。すなわち、第１ページの書き込み後、第２ページは隣接のセルを初めに書くのではなく、同じセルに第２ページまで書き込む。この後、第３ページの書き込みを行なう前に、隣接セルの第２ページまで、書き込みを行なった後、第３ページの書き込みを行なっている。このように、第３ページの隣接セルの影響を考慮した書き込みをすることも可能である。
第３ページのワード線のリード電位は、本来“ａ”，“ｂ”，“ｃ”，“ｄ”，“ｅ”，“ｆ”，“ｇ”とし、ベリファイ電位を“ａ’”，“ｂ’”，“ｃ’”，“ｄ’”，“ｅ’”，“ｆ’”，“ｇ’”とする。第２ページのリード電位は、本来のリード電位より低い値“ｂ＊”（＝“ａ”），“ｄ＊”，“ｆ＊”とし、第２ページでのベリファイ電位はこれらより少し高い値、“ｂ＊’”，“ｄ＊’”，“ｆ＊’”とする。第１ページのリード電位は、本来のリード電位より低い電位“ｄ＊＊”（＝“ａ”）とし、第１ページでのベリファイ電位はこれらより少し高い電位“ｄ＊＊’”とする。
（プログラム及びプログラムベリファイ）
プログラム動作は、先ず、アドレスを指定し、図１９に示す３ページを選択する。本メモリは、３ページのうち、第１ページ、第２ページ、第３ページの順でしか、プログラムできない。第１ページ及び第２ページのプログラムは、４値の場合と同様である。
図２０（ａ）（ｂ）（ｃ）に示す４値のメモリセルのデータとメモリセルの閾値電圧は、図１（ａ）（ｂ）（ｃ）に対応している。また、プログラム及びプログラムベリファイのブロックダイアグラムは、図８、図９と同様であるため省略する。但し、メモリセルのデータの定義及びワード線の電位は、４値の場合、“０”、“１”、“２”、“３”及び“ａ”、“ｂ”、“ｃ”であるのに対し、８値の場合、“０”、“２”、“４”、“６”及び“ｂ”、“ｄ”、“ｆ”となっている。
（第１ページプログラム）
第１ページのプログラムのブロックダイアグラムは、図８と同様である。しかし、前述したように、ワード線電位の定義が変更されている。
（隣接セルプログラム）
図２２（ａ）に示すように、メモリセル１の第１ページに１ビットのデータの書き込み後、メモリセル１とワード方向に隣接したメモリセル２の第１ページが書き込まれる。次いで、メモリセル１とビット方向に隣接したメモリセル３の第１ページの書き込み、メモリセル１と対角に隣接したメモリセル４の第１ページの書き込みが行なわれる。これらの書き込み動作が行なわれると、書き込みデータによっては、ＦＧ−ＦＧ間容量によって、メモリセル１の閾値電圧が上がる。このため、メモリセル１のデータ“０”とデータ“４”の閾値電圧分布は図２０（ｂ）のように閾値電圧の高いほうに広がる。
この後、再びメモリセル１の第２ページに１ビットのデータが書き込まれる。
（第２ページプログラム）
第２ページのプログラムのブロックダイアグラムは、図９と同様であるが、前述したように、ワード線電位の定義が変更されている。また、データロード、内部リード後のデータキャッシュ内のデータ及びデータキャッシュ設定後のデータキャッシュ内のデータは、同様である。第２ページの書き込みにおいて、フラグセルＦＣ１は、ベリファイ電位“ｂ＊’”まで書き込まれ、フラグセルＦＣ２は、ベリファイ電位“ｄ＊’”まで書き込まれる。
（隣接セルプログラム）
図２２（ａ）に示すように、メモリセル１の第１ページ及び第２ページにデータの書き込み後、メモリセル２の第２ページ、メモリセル５、６の第１ページ及びメモリセル３、４の第２ページにデータが書き込まれる。これらの書き込み動作が行なわれると、書き込みデータによっては、ＦＧ−ＦＧ間容量によって、メモリセル１の閾値電圧が上がる。このため、メモリセル１のデータ“２”、データ“４”、データ“６”の閾値電圧分布は図２１（ａ）のように広がる。
この後、再びメモリセル１の第３ページに１ビットのデータが書き込まれる。
（第３ページプログラム）
図２３は、第３ページのプログラムのブロックダイアグラムを示している。第３ページのプログラム動作も、先ずアドレスを指定し、図１９に示す３ページを選択する。
次に、データ記憶回路１０をリセットし（Ｓ９１）、書き込みデータを外部より入力して全てのデータ記憶回路１０のＳＤＣに記憶する（Ｓ９２）。外部よりデータ“１”（書き込みを行なわない）が入力されると、図６に示すデータ記憶回路１０のＳＤＣは、ローレベルになり、データ“０”（書き込みを行なう）が入力されるとハイレベルとなる。この後、書き込みコマンドが入力されると、第３ページのプログラムであるので、フラグセルＦＣ３〜ＦＣ５にデータの書き込みを行なうため、フラグセル用のデータ記憶回路１０ａ、１０ｂに所定のデータが入力される。
第３ページのプログラムは、図２１（ｂ）に示すように、メモリセルのデータが“０”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータを“０”のままとし、外部から入力されるデータが“０”の場合、メモリセルのデータを“１”にする。
メモリセルのデータが“２”の場合で、外部から入力されるデータが“０”の場合、メモリセルのデータを“２”のままである。しかし、第２ページの書き込み時において、メモリセルのデータが“２”に達したかどうかをベリファイする際、通常より低いベリファイ電位“ｂ＊’”を用いた。このため、データ“２”を記憶するメモリセルは、本来のベリファイ電位である“ｂ’”の電位まで書き込む。メモリセルのデータが“２”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータを“３”にする。
メモリセルのデータが“４”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータは“４”のままである。しかし、第２ページの書き込み時において、メモリセルのデータが“４”に達したかどうかをベリファイする際、通常より低いベリファイ電位“ｄ＊’”を用いた。このため、データ“４”を記憶するメモリセルは、本来のベリファイ電位である“ｄ’”の電位まで書き込む。メモリセルのデータが“４”の場合で、外部から入力されるデータが“０”の場合、メモリセルのデータを“５”にする。
メモリセルのデータが“６”の場合で、外部から入力されるデータが“０”の場合、メモリセルのデータを“６”のままである。しかし、第２ページの書き込み時において、メモリセルのデータが“６”に達したかどうかをベリファイする際、通常より低いベリファイ電位“ｆ＊’”を用いた。このため、データ“６”を記憶するメモリセルは、本来のベリファイ電位である“ｆ’”の電位まで書き込む。メモリセルのデータが“６”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータを“７”にする。
第２ページの書き込みにおいて、フラグセルＦＣ１は、ベリファイ電位“ｂ＊’”まで書き込まれ、フラグセルＦＣ２は、ベリファイ電位“ｄ＊’”まで書き込まれる。第３ページの書き込みで、フラグセルＦＣ３は、ベリファイ電位“ａ’”まで書き込まれ、フラグセルＦＣ４は、ベリファイ電位“ｂ’”まで書き込まれ、フラグセルＦＣ５は、ベリファイ電位“ｄ’”書き込まれる。
（第３ページ第１回目プログラム）
第３ページのプログラムは、メモリセルにデータ“１”〜“７”を書き込む。これらのデータを同時にプログラムすることも可能であるが、本実施形態では、先ず、メモリセルにデータ“４”〜“７”の４つのデータを書き込む。この後、メモリセルにデータ“１”〜“３”を書き込む。以下、具体的に説明する。
（内部データリード１及びデータキャッシュ設定１）（Ｓ９３、Ｓ９４）
メモリセルへデータを書き込む前に、第２ページのメモリセルのデータが“４”又は“６”か、“０”又は“２”であるかの判断と、メモリセルのデータが“６”か、データが“０”、“２”、“４”のいずれであるかを判断する。このため、ワード線の電位を“ｄ＊”、“ｆ＊”に順次設定し、内部リード動作を行なう（Ｓ９３）。
図２５（ａ）は内部リード後のデータキャッシュの状態を示している。この後、データキャッシュを操作することにより、図２５（ｂ）に示すように、データキャッシュを設定する。さらに、例えばカウンタ（ＰＣ）をゼロに初期設定し、第５のフラグセルのデータをロードする（Ｓ９４）。
図２５（ｂ）において、メモリセルのデータを“０”〜“３”にする場合、ＰＤＣはハイレベル。メモリセルのデータを“４”とする場合、ＰＤＣはローレベル、ＤＤＣはローレベル、ＳＤＣはハイレベルに設定する。メモリセルのデータを“５”とする場合、ＰＤＣはローレベル、ＤＤＣはハイレベル、ＳＤＣはハイレベルに設定する。メモリセルのデータを“６”とする場合、ＰＤＣはローレベル、ＤＤＣはハイレベル、ＳＤＣはローレベルに設定する。メモリセルのデータを“７”とする場合、ＰＤＣ、ＤＤＣ、ＳＤＣをいずれもローレベルに設定する。
（プログラム：第１回目）（Ｓ９５）
次いで、カウンタ（ＰＣ）をカウントアップした後、メモリセルにデータが書き込まれる。第２の実施形態においても、第１の実施形態と同様、カウンタの値と予め定められたベリファイ開始回数を用いて、不要なベリファイがスキップされる。
先ず、信号ＢＬＣ１をＶｓｇとすると、ＰＤＣがデータ“０”の場合、ビット線がＶｓｓとなり、データ“１”の場合、ビット線はＶｄｄになる。次に、信号ＢＬＣ１＝Ｖｓｓとした後、信号ＶＲＥＧ＝Ｖｄｄ、信号ＲＥＧ＝中間電位＋Ｖｔｈ（１Ｖ＋Ｖｔｈ）とする。すると、ＤＤＣがデータ“１”の場合、ビット線が中間電位となり、ＤＤＣがデータ“０”の場合、ビット線はプリチャージされない。この結果、メモリセルにデータ“４”，“７”を書き込んでいるときのみビット線はＶｓｓ、メモリセルにデータ“５”，“６”を書き込んでいる場合、ビット線は中間電位（１Ｖ）、メモリセルのデータが“０”〜“３”の場合（書き込みしない場合）、ビット線はＶｄｄになる。ここで、選択ワード線をＶｐｇｍ、非選択ワード線をＶｐａｓｓとすると、ビット線がＶｄｄの場合、書き込みが行なわれない。また、ビット線がＶｓｓの場合、書き込みが起こり、ビット線が中間電位（１Ｖ）の場合、少しだけ書き込まれる。したがって、メモリセルにデータ“５”，“６”を書き込んでいるセルは、あまり書き込まれない可能性がある。しかし、メモリセルのデータ“６”とデータ“７”のベリファイを一括して行なうため、出来るだけ同時に書き込まれたほうが書き込み時間が早く終わる。このため、ビット線に中間電位を供給する。
（ａ）この後、ベリファイ電圧“ｄ’”を設定して書き込みベリファイが行なわれる（Ｓ９６，Ｓ９７）。このベリファイにおいて、信号ＢＬＣ２をハイレベルとし、信号ＢＬＣＬＡＭＰを所定の電位に設定すると、ビット線がプリチャージされる。このとき、プリチャージされるのは、ＳＤＣがハイレベル、つまり、データ“５”、“４”を書き込んでいるメモリセルのみである。
次に、ワード線にベリファイ電位“ｄ’”を供給し、ビット線を放電する。ビット線の放電中に信号ＶＲＥＧ＝Ｖｓｓ、信号ＲＥＧ＝ＶＤＤとする。ＤＤＣがハイレベルの場合、ビット線を放電する。したがって、ビット線がプリチャージされるのはデータ“４”を書き込むメモリセルのみである。
次に、ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、メモリセルにデータ“４”が書き込まれていてベリファイ電位“ｄ’”に達した時だけである。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“４”を書き込んでいてベリファイ電位“ｄ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
（ｂ）この後、ベリファイ電圧“ｅ’”を設定して書き込みベリファイが行なわれる（Ｓ９８，Ｓ９９，Ｓ１００）。
このベリファイにおいて、信号ＶＰＲＥ＝ハイレベル、信号ＢＬＣＬＡＭＰを所定の電位に設定すると、ビット線がプリチャージされる。次に、ワード線にベリファイ電位“ｅ’”を供給し、ビット線を放電する。次に、このビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ｅ’”以上の場合である。ここで、信号ＢＬＣ２をＶｔｈ＋０．５Ｖとすると、ＳＤＣが“０”の場合（メモリセルのデータ“６”に書き込んでいる場合とメモリセルのデータ“７”に書き込んでいる場合）、ＴＤＣはＶｓｓになる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルのデータが“５”に書き込まれていてベリファイ電位“ｅ’”に達した時である。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“５”を書き込んでいてベリファイ電位“ｅ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
（ｃ）ベリファイ電位“ｆ’”を用いたベリファイは、第１の実施形態のベリファイ電位“ｂ”を用いたベリファイと同様である。但し、ベリファイ時のワード線電位は“ｆ’”である（Ｓ１０１，Ｓ１０２，Ｓ１０３）。
（ｄ）ベリファイ電位“ｆ’”“ｇ’”同時ベリファイは、第１の実施形態のベリファイ電位“ｂ”“ｃ”同時ベリファイと同様である。但し、ベリファイ時のワード線電位は“ｆ’”“ｇ’”である。
このようにして、全てのＰＤＣのデータが“１”になるまで、プログラムとベリファイ動作を繰り返す（Ｓ１０６、Ｓ１０７）。しかし、書き込み動作において、ＤＤＣのデータが“１”の場合、つまり、メモリセルにデータ“５”を書き込んでいる場合と、メモリセルにデータ“６”を書き込んでいる場合、ビット線を中間電位にして書き込み動作をする。また、プログラムとベリファイ動作を繰り返す毎に、プログラム電圧Ｖｐｇｍを少しずつ上昇させる。第１回目プログラムにより、メモリセルにデータ“４”〜“７”の４つが書き込まれる。
上記説明では、１回のプログラムの後、４つのベリファイを行なっていた。しかし、プログラムの初期のループでは、閾値電圧が上がらない。このため、初めは、ベリファイ電位“ｄ’”を用いたベリファイのみ行なう。次に、ベリファイ電位“ｄ’”とベリファイ電位“ｅ’”を用いたベリファイを行なう。次に、ベリファイ電位“ｄ’”とベリファイ電位“ｅ’”ベリファイ電位“ｆ’”のみを用いたベリファイを行なう。最後に、ベリファイ電位“ｄ’”とベリファイ電位“ｅ’”を用いたベリファイと、ベリファイ電位“ｆ’”とベリファイ電位“ｇ’”を同時にベリファイする“ｆ’、ｇ’”同時ベリファイを行なうことも可能である。
また、プログラムの終了近くのループでは、データ“４”への書き込みは終了している。このため、ベリファイ電位“ｄ’”を用いたベリファイ動作を省略し、ベリファイ電位“ｄ’”とベリファイ電位“ｅ’”用いたベリファイ動作を省略することも可能である。
第３ページ第１回目プログラムにおいて、フラグセルＦＣ５は、ベリファイ電位“ｄ’”に書き込まれる。
（第２回目プログラム）（Ｓ１０８〜Ｓ１２１）
第２回目プログラムにより、メモリセルにデータ“１”〜“３”の３つが書き込まれるが、データ“１”を書き込むメモリセルには、全く書き込みが行なわれていない。このため、第１の実施形態と同様に、本来のベリファイ電位より低いベリファイ電位“ａ＊’”を設け、このベリファイ電位を超えたセルに対して、ビット線に中間電位を供給する。これにより、書き込みスピードを遅くし、閾値分布を狭くする。また、メモリセルのデータ“２”とデータ“３”のベリファイは一括して行なうため、出来るだけ同時に書き込まれたほうが書き込み時間が早く終わる。したがって、メモリセルにデータ“２”を書き込んでいる場合にも、ビット線に中間電位を供給することにより、書き込みスピードを遅くする。
（内部データリード２及びデータキャッシュ設定２）（Ｓ１０９、Ｓ１１０）
第３のフラグセルのデータをロードした後（Ｓ１０８）、セルへの書き込みの前に、ワード線の電位を“ｂ＊（＝ａ）”、“ｄ＊”に順次設定し、内部リード動作を行なう（Ｓ１０９）。
この後、データキャッシュを操作することにより、図２６に示すように、データキャッシュを設定する（Ｓ１１０）。すなわち、メモリセルにデータ“０”を書き込む場合、ＰＤＣはハイレベル、ＤＤＣはハイレベル、ＳＤＣはハイレベルに設定する。メモリセルにデータ“１”を書き込む場合、ＰＤＣはローレベル、ＤＤＣはローレベル、ＳＤＣはハイレベルに設定する。メモリセルにデータ“２”を書き込む場合、ＰＤＣはローレベル、ＤＤＣはハイレベル、ＳＤＣはローレベルに設定する。メモリセルにデータ“３”を書き込む場合、ＰＤＣはローレベル、ＤＤＣはローレベル、ＳＤＣはローレベルに設定する。メモリセルにデータ“４”〜“７”を書き込む場合、ＰＤＣは全てハイレベルに設定する。
ここで、例えばカウンタ（ＰＣ）をゼロに初期設定し、さらに、第４のフラグセルのデータをロードする。
（プログラム：第２回目）（Ｓ１１１）
次いで、例えばカウンタ（ＰＣ）をカウントアップした後、メモリセルにデータが書き込まれる。先ず、信号ＢＬＣ１をＶｓｇとすると、ＰＤＣがデータ“０”の場合、ビット線がＶｓｓとなり、データ“１”の場合、ビット線はＶｄｄになる。次に、信号ＢＬＣ１＝Ｖｓｓとした後、信号ＶＲＥＧ＝Ｖｄｄ、信号ＲＥＧ＝中間電位＋Ｖｔｈ（１Ｖ＋Ｖｔｈ）とする。すると、ＤＤＣがデータ“１”の場合、ビット線が中間電位（１Ｖ）となり、ＤＤＣがデータ“０”の場合、ビット線はプリチャージされない。この結果、メモリセルにデータ“３”を書き込んでいる時と、メモリセルにデータ“１”を書き込んでいて本来のベリファイ電位より低いベリファイ電位“ａ＊’”以下の場合、ビット線は、Ｖｓｓである。メモリセルにデータ“２”を書き込んでいる時と、メモリセルにデータ“１”を書き込んでいて本来のベリファイ電位より低いベリファイ電位“ａ＊’”を越えている場合、ビット線は中間電位（１Ｖ）、メモリセルのデータが“０”、“４”〜“３”の場合（書き込みしない場合）、ビット線はＶｄｄになる。ここで、選択ワード線をＶｐｇｍ、非選択ワード線をＶｐａｓｓとすると、ビット線がＶｄｄの場合、書き込みが行なわれない。また、ビット線がＶｓｓの場合、書き込みが起こり、ビット線が中間電位（１Ｖ）の場合、少しだけ書き込まれる。しかし、メモリセルにデータ“２”とデータ“３”を書き込む場合のベリファイは一括して行なうため、出来るだけ同時に書き込まれたほうが書き込み時間が早く終わる。したがって、ビット線に中間電位を供給する。
（ｅ）ベリファイ電位“ａ’、ａ＊’”を用いたベリファイは、第１の実施形態のベリファイ電位“ａ’、ａ＊’”を用いたベリファイと同様である（Ｓ１１２、Ｓ１１３、Ｓ１１４）。
（ｆ）ベリファイ電位“ｂ’”のみを用いたベリファイは、第１の実施形態のベリファイ電位“ｂ’”のみを用いたベリファイと同様である（Ｓ１１５、Ｓ１１６、Ｓ１１７）。
（ｇ）ベリファイ電位”ｂ’”“ｃ’”同時ベリファイは、第１の実施形態のベリファイ電位“ｂ”、“ｃ”同時ベリファイと同様である（Ｓ１１８、Ｓ１１９）。
ＰＤＣがローレベルの場合、再び書き込み動作を行ない全てのデータ記憶回路のＰＤＣのデータがハイレベルになるまでこのプログラム動作とベリファイ動作が繰り返される（Ｓ１２０、Ｓ１２１）。
上記説明では、１回のプログラムの後、３つのベリファイを行なっていた。しかし、プログラムの初期のループでは、閾値電圧が上がらないため、初めは、ベリファイ電位“ａ’、ａ＊’”を用いたベリファイのみ行ない、次に、ベリファイ電位“ａ’、ａ＊’”を用いたベリファイとベリファイ電位“ｂ’”を行ない、最後に、ベリファイ電位“ａ’、ａ＊’”を用いたベリファイとベリファイ電位”ｂ’”“ｃ’”同時ベリファイを行なうことも可能である。
また、プログラムの終了近くのループにおいて、データ“１”への書き込みは終了しているため、これらのベリファイ動作は省略することもできる。データ“１”のベリファイが不用になると、ＳＤＣでデータを保持する必要がなくなる。このため、次の書き込みのためのデータを外部より読み込み、ＳＤＣに記憶しておくことも可能である。このような構成とした場合、さらなる高速動作が可能である。
第３ページ第２回目プログラムにおいて、フラグセルＦＣ３は、ベリファイ電位“ａ’”まで書き込まれ、フラグセルＦＣ４は、ベリファイ電位“ｂ’”まで書き込まれる。
（第１ページリード）
図２７（ａ）は、第１ページのリード動作を示すダイアグラムである。
先ず、アドレスを指定し、図１９に示す３ページを選択する。図２０（ａ）（ｂ）（ｃ）、図２１（ａ）（ｂ）に示すように、第２ページの書き込み前と後、及び第３ページの書き込み前と後で、閾値電圧の分布が変わっている。したがって、先ず、ワード線の電位を“ｄ”として読み出し動作を行なう（Ｓ１３１）。この後、第３ページが書き込まれているかどうかをフラグセルＦＣ５のデータから判別する（Ｓ１３２）。フラグセルが複数ある場合は、これらの多数決により判断する。
フラグセルＦＣ５から読み出されたデータが“０”場合、第３ページのデータが書き込まれている。閾値分布は図２１（ｂ）となっているため、ワード線の電位を“ｄ”で読み出した結果が、既にデータ記憶回路１０に読み出されている。このため、これらのデータを外部に出力すればよい（Ｓ１３３）。
一方、フラグセルＦＣ５から読み出されたデータが“１”場合、第３ページのデータが書き込まれていない。したがって、ワード線の電位を“ｄ＊”として読み出し動作を行なう（Ｓ１３４）。第２ページが書き込まれているかどうかフラグセルＦＣ２から読み出されたデータに基づき判別する（Ｓ１３５）。フラグセルが複数ある場合は、これらの多数決により判断する。
フラグセルＦＣ２から読み出されたデータが“０”場合、第２ページのデータが書き込まれている。閾値分布は図２０（ｃ）となっているため、ワード線の電位を“ｄ＊”で読み出した結果が、既にデータ記憶回路１０に読み出されている。このため、これらのデータを外部に出力すればよい（Ｓ１３３）。
一方、フラグセルＦＣ２から読み出されたデータが“１”の場合、第２ページのデータが書き込まれていない。したがって、ワード線の電位を“ａ”として読み出し動作を行ない読み出した結果を外部に出力すればよい（Ｓ１３６）。
（第２ページリード）
図２７（ｂ）は、第２ページのリード動作を示すダイアグラムである。
先ず、アドレスを指定し、図１９に示す３ページを選択する。図２０（ａ）〜（ｃ）、図２１（ａ）（ｂ）に示すように、第２ページの書き込み前と後、及び第３ページの書き込み前と後で、閾値電圧の分布が変わっている。したがって、先ず、ワード線の電位を“ｂ”として読み出し動作を行なう（Ｓ１４１）。この後、第３ページが書き込まれているかどうかフラグセルＦＣ４から読み出したデータにより判別する（Ｓ１４２）。フラグセルが複数ある場合は、これらの多数決により判断する。
フラグセルＦＣ４から読み出されたデータが“０”場合、第３ページのデータが書き込まれている。閾値分布は図２１（ｂ）となっている。このため、ワード線電位“ｂ”、“ｄ”、“ｆ”でメモリセルからデータを読み出す必要がある。しかし、ワード線電位“ｂ”の読み出し結果は、既にデータ記憶回路に読み出されている。このため、ワード線電位“ｄ”、“ｆ”によりデータを読み出し、出力すればよい（Ｓ１４３、Ｓ１４４）。ワード線電位“ｄ”、“ｆ”による読み出しは、第１の実施形態の“ｂ、ｃ”同時リードと同様である。
一方、フラグセルＦＣ４から読み出されたデータが“１”の場合、第３ページのデータが書き込まれていない。したがって、ワード線の電位を“ａ”として読み出し動作を行なう（Ｓ１４５）。フラグセルＦＣ１から読み出されてデータにより、第２ページが書き込まれているかどうかを判別する（Ｓ１４６）。フラグセルが複数ある場合、これらの多数決により判断する。
フラグセルＦＣ１から読み出されたデータが“０”の場合、第２ページのデータが書き込まれている。閾値分布は図２０（ｃ）となっているため、ワード線電位“ｂ＊”、“ｄ＊”、“ｆ＊”で読み出す必要がある。しかし、ワード線電位“ｂ＊”の読み出し結果は、既にデータ記憶回路１０に読み出されている。このため、ワード線電位“ｄ＊”、“ｆ＊”でデータを読み出し出力する（Ｓ１４４）。ワード線電位“ｄ＊”、“ｆ＊”でのリードは、第１の実施形態の“ｂ、ｃ”同時リードと同様である。
一方、フラグセルＦＣ１から読み出されたデータが“１”の場合、第２ページのデータが書き込まれていない。したがって、データを“１”に固定して外部に出力すればよい（Ｓ１４８）。
（第３ページリード）
図２８は、第２ページのリード動作を示すダイアグラムである。
先ず、アドレスを指定し、図１９に示す３ページを選択する。図２０（ａ）（ｂ）（ｃ）、図２１（ａ）（ｂ）に示すように、第２ページの書き込み前と後、及び第３ページの書き込み前と後で、閾値電圧の分布が変わっている。したがって、ワード線電位“ｅ、ｇ”として読み出し（Ｓ１５１）、次いでワード線電位“ａ、ｃ”として読み出し動作を行なう（Ｓ１５２）。この後、フラグセルＦＣ３から読み出されたデータに基づき、第３ページが書き込まれているかどうかを判別する（Ｓ１５３）。フラグセルが複数ある場合は、これらの多数決により判断する。ワード線電位“ｅ、ｇ”、ワード線電位“ａ、ｃ”のリード動作はは、第１の実施形態と同様である。
フラグセルＦＣ３から読み出されたデータが“０”場合、第３ページのデータが書き込まれている。閾値分布は図２１（ｂ）となっている。このため、ワード線電位“ｅ、ｇ”、ワード線電位“ａ、ｃ”によりデータ記憶回路に読み出されているデータを出力すればよい（Ｓ１５４）。一方、フラグセルＦＣ３から読み出されたデータが“１”の場合、第３ページのデータが書き込まれていない。このため、データを“１”に固定して外部に出力すればよい（Ｓ１５５）。
（イレーズ）
消去動作は、第１の実施形態と同様であるため、説明は省略する。
上記第２の実施形態によれば、８値（３ビット）のデータを確実且つ高速に書き込み、読み出すことができる。しかも、第３ページの書き込みにおいて、１回ビット線をプリチャージした状態において、ワード線の電位を変えることにより、複数の閾値電圧を一括してベリファイしている。このため、第３ページのプログラムベリファイを高速化することが可能である。
第２の実施形態に示す、８値（３ビット）のＮＡＮＤ型フラッシュメモリは、第３ページの書き込み時、第１回目の書き込みで、データ“４”〜“７”を書き込み、第２回目の書き込みでデータ“１”〜“３”を書き込んだ。しかし、これに限定されるものではなく、先ず、データ“２”、“４”、“６”を書き込み、この後、データ“１”、“３”、“５”、“７”を書き込むことも可能である。
このような書き込みにおいても、第１の実施形態と同様の効果を得ることができる。
（第３の実施形態）
第２の実施形態において、フラグセルＦＣ１〜ＦＣ５は次のように書き込まれていた。すなわち、第２ページの書き込みにおいて、フラグセルＦＣ１は、ベリファイ電位“ｂ＊’”まで書き込まれ、フラグセルＦＣ２は、ベリファイ電位“ｄ＊’”まで書き込まれ、第３ページの書き込みにおいて、フラグセルＦＣ３は、ベリファイ電位“ａ’”まで書き込まれ、フラグセルＦＣ４は、ベリファイ電位“ｂ’”まで書き込まれ、フラグセルＦＣ５は、ベリファイ電位“ｄ’”まで書き込まれていた。このため、第２の実施形態は、５つのフラグセルを用いていた。しかし、フラグセルＦＣ４をフラグセルＦＣ１により代替し、フラグセルＦＣ５をフラグセルＦＣ２により代替することが可能である。このため、図１９に示す回路は、３つのフラグ用データ記憶回路と、３つのフラグセルＦＣ１、ＦＣ２、ＦＣ３により構成することが可能である。
上記構成において、第１、第２ページの書き込み動作は、第２の実施形態と同様であり、第３のページの書き込み動作が若干異なっている。
図２９、図３０は、第３ページの書き込み動作を示している。図２９に示す第３ページ第１回目の書き込みにおいて、図２３と異なるのは、内部リード（Ｓ９３）後のフラグセルデータのロードである。第２の実施形態は、第５のフラグセルＦＣ５にデータをロードしていた（Ｓ９４）。これに対して、第３の実施形態は、内部リード（Ｓ９３）後、フラグセルＦＣ２にデータをロードする（Ｓ１５１）。
また、図２９に示す第３ページ第２回目の書き込みにおいて、図２４と異なるのは、内部リード（Ｓ１０９）後のフラグセルデータのロードである。第２の実施形態は、第４のフラグセルＦＣ４にデータをロードしていた（Ｓ１１０）。これに対して、第３の実施形態は、内部リード（Ｓ９３）後、フラグセルＦＣ１にデータをロードする（Ｓ１６１）。
前述したように、第２ページの書き込みにおいて、フラグセルＦＣ１は、ベリファイ電位“ｂ＊’”まで書き込まれ、フラグセルＦＣ２は、ベリファイ電位“ｄ＊’”まで書き込まれる。次いで、図２９、図３０に示す書き込み動作により、第３ページの書き込みにおいて、フラグセルＦＣ３は、ベリファイ電位“ａ’”まで書き込まれる。第２ページの書き込みにおいて、ベリファイ電位“ｂ＊’”まで書き込まれたフラグセルＦＣ１は、第３ページの書き込みによりベリファイ電位“ｂ’”まで書き込まれる。第２ページの書き込みにおいて、ベリファイ電位“ｄ＊’”まで書き込まれたフラグセルＦＣ２は、第３ページの書き込みによりベリファイ電位“ｄ’”まで書き込まれる。
図３１（ａ）は、第１ページの読み出しアルゴリズムを示し、図３１（ｂ）は第２ページの読み出しアルゴリズムを示している。
図３１（ａ）において、図２７（ａ）と異なるのは、電位“ｄ”による読み出し（Ｓ１３１）の後の判別である。第２の実施形態において、この判別は、フラグセルＦＣ５から読み出したデータに基づいて行なった（Ｓ１３２）。これに対して、第３の実施形態において、この判別は、フラグセルＦＣ２から読み出したデータに基づいて行なわれる（Ｓ２０１）。その他の動作は、図２７（ａ）と同様である。
また、図３１（ｂ）において、図２７（ｂ）と異なるのは、電位“ｂ”による読み出し（Ｓ１４１）の後の判別である。第２の実施形態において、この判別は、フラグセルＦＣ４から読み出したデータに基づいて行なった（Ｓ１４２）。これに対して、第３の実施形態において、この判別は、フラグセルＦＣ２から読み出したデータに基づいて行なわれる（Ｓ２１１）。その他の動作は、図２７（ｂ）と同様である。
第３ページの読み出しアルゴリズムは、図２８に示す第２の実施形態と同様である。
上記第３の実施形態によれば、３つのフラグ用データ記憶回路と、３つのフラグセルにより、第２の実施形態と同様にプログラムベリファイを高速化することができる。しかも、フラグ用データ記憶回路とフラグセルの数を削減することができるため、チップの占有面積を削減できる利点を有している。
尚、上記第１の実施形態の第２ページの書き込み、及び第２、３の実施形態の第３ページの書き込みにおいて、メモリセルにデータ“１”を書き込んだ場合、ＳＤＣが空く。このため、ＳＤＣに、次に書き込むべきデータを供給することが可能である。このように、次に書き込むべきデータを予めＳＤＣに記憶させることにより、一層書き込み速度を高速化することができる。
さらに、ＳＤＣが空いた場合、プログラム動作を一時停止し、別のページのメモリセルからデータを読み出し、この読み出し結果をＳＤＣに記憶し、ＳＤＣから外部に出力している間に、停止していたプログラム動作を再開するように構成することも可能である。
尚、フラグセルの数及び配置は、上記各実施形態に限定されるものではない。
図３２は、フラグセルを複数配置した場合の例を示すものである。この例は、信頼性を向上させるため、メモリセルアレイの一端部に複数の第１、第２のフラグセルとダミーセルを配置している。すなわち、偶数ページ（ＢＬＥ）用に４個の第１のフラグセルと、３個の第２のフラグセルを配置し、奇数ページ（ＢＬＯ）用に４個の第１のフラグセルと、３個の第２のフラグセルを配置している。偶数、及び奇数ページ用の第２のフラグセルの両側には偶数用ダミーセル、奇数用ダミーセルが配置されている。
このような構成において、データの読み出し時に、遇数ページの４個の第１のフラグセルの多数決と、３個の第２のフラグセルの多数決を求めることにより、遇数ページにおける第２ページの書き込みの有無を判断する。また、奇数ページ用の４個の第１のフラグセルの多数決と、３個の第２のフラグセルの多数決を求めることにより、奇数ページにおける第２ページの書き込みの有無を判断する。このような構成とすれば、隣接するセルのＦＧ−ＦＧ間容量により、後に書いた隣接セルの閾値電圧により、先に書いたセルの閾値電圧が変化した場合においても、確実に第２ページが書き込まれたかどうかを判断することができる。
（第４の実施形態）
多値データを記憶する不揮発性半導体記憶装置の場合、記憶するデータのビット数が多い場合、１つの閾値分布を狭くしなくてはならない。このため、プログラム及びベリファイ動作において、プログラム電圧を少しずつ上昇させて書き込み動作を行ない、本来のベリファイ電位より低いベリファイ電位を超えた場合、ビット線に中間電位を入力することにより、プログラム動作中の書き込みスピードを遅くし、この状態で本来のベリファイ電位まで書き込むことが提案されている。しかし、本来より低いベリファイ電位を超えていることと、本来のベリファイ電位を超えていることの区別が必要である。このため、ページバッファの数が増大するという課題がある。
第４の実施形態は、第１の実施形態とほぼ同様の動作であるが、第２ページのプログラムベリファイにおけるベリファイ電位“ｂ’”“ｃ’”によるデータ“２”、“３”の同時ベリファイのみが異なっている。第１の実施形態において、閾値電圧“ｂ’”“ｃ’”に書き込むセルは、本来の閾値電圧より低いベリファイ電位まで書き込み、このベリファイ電位を超えたセルに対しては、ビット線に中間電位を供給して書き込みスピードを遅くし、閾値電圧の分布幅を狭めることはしなかった。閾値電圧“ｂ’”に書き込むセルは、図３３（ａ）に示すように、第１ページの書き込み時に“ｖ’”のレベルまで書き込みが行われている。したがって、書き込みスピードが遅くなるため、このような操作は、不必要であるかもしれない。しかし、閾値電圧“ｃ’”に書き込むセルも、第１ページの書き込み時に“ｖ’”のレベルまで書き込まれているが、“ｖ’”と“ｃ’”のレベルに差がある。このため、閾値電圧“ｃ’”のベリファイにおいて、本来の閾値電圧より低いベリファイ電位まで書き込み、このレベルを超えたセルに対しては、ビット線に中間電位を供給して書き込みスピードを遅くし閾値分布幅を狭めたほうがよい。このため、閾値電圧“ｃ’”のベリファイでは、先ず、本来より低いベリファイ電位“ｃ＊’”と、本来のベリファイ電位“ｃ’”とで行なう。
図３４は、第４の実施形態に係る第１ページの書き込み動作を示している。図３４のＳ３０１〜Ｓ３０８に示す第１の書き込み動作、及び図３６に示すデータキャッシュにデータは、第１の実施形態と同様であるため、説明は省略する。
図３５は、第２ページの書き込み動作を示している。第２ページの書き込みにおいて、Ｓ３１１〜Ｓ３２２までの動作は、第１の実施形態と殆ど同じである。しかし、ベリファイ電位“ｂ”“ｃ＊’”“ｃ’”による同時ベリファイが第１の実施形態と異なっている。
（ベリファイ電位“ｂ”“ｃ＊’”“ｃ’”同時ベリファイ）（図３７、図３８）。
図３５において、プログラム及びベリファイファイを何回か繰り返すと、メモリセルにデータ“３”を書き込みでいるセルも書き込みが終了する。このため、ベリファイ電位“ｂ’”を用いたベリファイ（Ｓ３２２）に替わり、ベリファイ電位“ｂ’”“ｃ＊’”“ｃ’”を用いた同時ベリファイを行なう（Ｓ３２４）。先ず、信号ＢＬＰＲＥ＝ハイレベル（Ｖｄｄ＋Ｖｔｈ）、ＶＰＲＥ＝ハイレベル（Ｖｄｄ＋Ｖｔｈ）、信号ＢＬＣＬＡＭＰを所定電位に設定し、ビット線をプリチャージする。
次に、ワード線にベリファイ電位“ｂ’”を供給しビット線を放電する。ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。
この後、ＴＤＣをＶｄｄに充電した後、信号ＢＬＣＬＡＭＰを所定の電位とする。すると、ＴＤＣが“１”（ハイレベル）になるのは、閾値電圧がベリファイ電位“ｂ’”以上の場合である。ここで、信号ＢＬＣ１が中間電位、例えばＶｔｈ＋０．５Ｖであるとすると、ＰＤＣが“０”（ローレベル）の場合（メモリセルのデータ“３”に書き込んでいる場合と、メモリセルにデータ“１”を書き込んでいる場合で、ベリファイ電位“ａ＊’”以下の場合）、ＴＤＣはＶｓｓになる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルがデータ“２”に書き込まれていて、ベリファイ電位“ｂ’”に達した時である。次に、信号ＶＲＥＧをハイレベル（例えばＶｄｄ）、信号ＲＥＧをＶｓｇ（例えばＶｄｄ＋Ｖｔｈ）とすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“２”を書き込んでいてベリファイ電位“ｂ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
次に、ワード線にベリファイ電位“ｃ＊’”を供給しビット線を放電する。
この後、ＴＤＣをＶｄｄに充電した後、信号ＢＬＣＬＡＭＰを所定の電位とする。ＴＤＣがＶｄｄになるのは、メモリセルのデータを“３”に書き込みを行なっていてベリファイ電位“ｃ＊’”に達した時である。次に、信号ＶＲＥＧをハイレベル、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“３”を書き込んでいてベリファイ電位“ｃ＊’”に達した時と、メモリセルにデータ“２”を書き込んでいる場合と、メモリセルにデータ“１”を書き込んでいる場合で、ベリファイ電位“ａ＊’”が以上の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｄｄ＋ＶｔｈとしてＴＤＣの電位をＰＤＣに取りこむ。
次に、ワード線にベリファイ電位“ｃ’”を供給しビット線を放電する。
この後、ＴＤＣをＶｄｄに充電した後、信号ＢＬＣＬＡＭＰを所定の電位とする。ＴＤＣがＶｄｄになるのは、メモリセルのデータが“３”に書き込まれていてベリファイ電位“ｃ’”に達した時である。次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“３”を書き込んでいてベリファイ電位“ｃ’”に達した時と、書き込み非選択の場合である。さらに、信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
これらの動作により、メモリセルにデータ“３”を書き込んでいて、ベリファイ電位“ｃ＊’”を超え、本来のベリファイ電位での書き込みが完了とならなかった場合、ＤＤＣはハイレベル、ＰＤＣはローレベル、ＳＤＣはローレベルとなり、メモリセルにデータ“２”を書き込んでいる場合と同様になる。このため、次のプログラムにおいて、ＤＤＣはハイレベルとなっているため、ビット線が中間電位（例えば１Ｖ）となり書き込みが行われる。
また、この後、ベリファイ電位“ｂ’”“ｃ＊’”“ｃ’”同時ベリファイにおいて、閾値電圧“ｂ’”のベリファイ時に、閾値電圧は当然“ｃ＊’”以上にあるため、このベリファイはパスし、ＰＤＣがハイレベルとなる。したがって、メモリセルにデータ“３”を書き込んでいて、ベリファイ電位“ｃ＊’”を超えた場合、１回だけビット線を中間電位にして書き込みが行なわれる。
このようにして、全てのＰＤＣのデータが“１”になるまで、プログラムとベリファイ動作が繰り返される。しかし、書き込み動作において、ＤＤＣのデータが“１”の場合、つまり、メモリセルにデータ“２”を書き込んでいる場合と、メモリセルにデータ“３”を書き込んでいてベリファイ電位“ｃ＊’”を超えたとき（これはメモリセルにデータ“２”を書き込んでいる場合と同じになる）、とデータ“１”を書き込んでいてベリファイ電位“ａ＊’”を超えている場合、ビット線を中間電位にして書き込み動作をする。
また、プログラムとベリファイ動作を繰り返す毎に、プログラム電圧Ｖｐｇｍを少しずつ上昇させる。このプログラム電圧Ｖｐｇｍの増分ΔＶｐｇｍは、第１ページの書き込み動作と、第２の書き込み動作で相違されており、例えば第１ページの書き込み動作における増分ΔＶｐｇｍは、第２の書き込み動作における増分ΔＶｐｇｍより大きく設定されている。
図３５に示すフローチャートでは、プログラムとベリファイ“ａ＊，ａ’”（Ｓ３１６，Ｓ３１９）を数回繰り返した後に、プログラムとベリファイ“ａ＊’，ａ’”とプログラムベリファイ“ｂ’”を数回繰り返し、プログラムとベリファイ“ａ＊’，ａ’”とプログラムベリファイ“ｂ’，ｃ’”を数回繰り返す。この途中でメモリセルへのデータ“１”の書き込みは、早く終了する。このため、データ“１”を書き込むべきセルが無くなった場合、プログラムベリファイ“ａ＊’，ａ’”をスキップし（Ｓ３１８〜Ｓ３２０）、プログラムとプログラムベリファイ“ｂ’”（Ｓ３１６、Ｓ３２２）、又はプログラムとプログラムベリファイ“ｂ’，ｃ＊’，ｃ’”（Ｓ３１６−Ｓ３２６）を繰り返すようになる。プログラムとベリファイ“ａ＊’，ａ’”（Ｓ３１６、Ｓ３１９）をスキップする場合、ＳＤＣは使用しなくなる。このため、次のプログラムデータを入力することができる。しかし、稀に、メモリセルにデータ“１”がなかなか書けないセルもある。したがって、プログラムベリファイ“ａ＊，ａ’”の回数を制限している。
（リード動作）
リード動作は、第１の実施形態と同様である。
（イレーズ）
消去動作は、前述したように、先ず、アドレスを指定し、図３の破線で示すブロックを選択する。次に、セルが形成されたウエルの電位を高電圧（約２０Ｖ）にし、選択ブロックのワード線をＶｓｓ、非選択ブロックのワード線をフローティングにする。すると、選択ブロックのセルとウエル間に高電圧が加わり、セルに記憶されたデータが消去される。一方、非選択ブロックにおいて、ワード線はフローティング状態であるため、ウエルを高電圧にすると、ワード線も高電圧になる。このため、非選択ブロックのメモリセルに記憶されたデータは消去されない。
消去動作を行なうと、メモリセルのデータは“０”となり、第１ページ、第２ページの何れでリードを行なってもデータ“１”が出力される。
（消去後書き込み）
図３３（ｅ）は、消去後の閾値電圧の例を示している。上記のように、消去動作はブロック内の複数のメモリセルのデータを一括して消去するため、図３３（ｅ）に示すように、図３３（ａ）に示す閾値電圧より低い電圧まで消去されている場合がある。このように、本来の閾値電圧より低い電圧まで消去されているメモリセルがある場合、アッパーページ（例えば２ページ）のプログラムにおいて、メモリセルのデータ“０”を“１”に書き込む際、閾値電圧が変化する範囲が大きくなる。このため、浮遊ゲートと浮遊ゲートのカップリングにより、隣接するセルの閾値電圧が変化してしまう。
したがって、図３３（ｆ）に示すように、隣接するセルの閾値電圧の変化を防止するため、消去後、僅かな書き込みを行ない。本来の閾値電圧より低い負の電圧まで消去されているセルの閾値電圧を本来の閾値電圧までもどす。
消去後書き込みにおいて、先ず、全データ記憶回路のＰＤＣがローレベルにセットされる。この後、データ記憶回路に接続された２本のビット線ＢＬＥとＢＬＯに接続されたセルに対して同時に書き込み動作を行なう。書き込みベリファイは、２本のビット線のうち１本ずつ行なう。しかし、フロック内の全セルについてベリファイを行なうと時間がかかるため、全部のワード線を同一電位とし、１つのＮＡＮＤセルを一括してベリファイする。一方のビット線に関して、消去後の書き込みが完了した場合、ＰＤＣがハイレベルとなるようにし、次のプログラムが行なわないようにする。同様にして他方のビット線に関してベリファイ動作を行ない、全データ記憶回路のデータがハイレベルになるまで書き込み及びベリファイ動作を繰り返す。
上記第４の実施形態によれば、第２ページの書き込みベリファイ動作の途中において、一度のビット線の充電に対して、ワード線の電位を閾値電圧“ｂ’，ｃ＊’，ｃ’”の順に変更し、閾値電圧“ｂ’，ｃ＊’，ｃ’”を一括してベリファイしている。このため、高速なベリファイが可能であるため、高速な書き込みが可能となる。
また、メモリセルにデータ“３”を書き込んでいる際において、本来のベリファイ電位より僅かに低いベリファイ電位を超えた場合、ビット線に中間電位を供給して書き込みを行なっている。このため、メモリセルに書き込まれる閾値電圧の分布を狭くすることができる。したがって、書き込み時の電圧のステップアップ幅を大きくすることが可能であるため、全体的な書き込み時間を短縮でき、高速な書き込みが可能となる。
つまり、書き込み動作により、メモリセルが、データ“３”の閾値電圧に達したかどうかをベリファイする場合、本来のベリファイ電位“ｃ’”より低いベリファイ電位“ｃ*’”でベリファイし、この低いベリファイ電位“ｃ*’”を超えていて、本来のベリファイ電位“ｃ’”で書き込みが完了とならなかった場合、データ記憶回路内のＤＤＣ，ＰＤＣ，ＳＤＣはデータ“２”を書き込む時のデータとなるため、次の書き込みではビット線に中間電位を供給し、書き込みスピードを遅くしている。この後、データ“２”のベリファイ時、このメモリセルはベリファイをパスするため、このセルの書き込みは終了する。このため、メモリセルに書き込まれる閾値電圧の分布を狭くすることができる。
しかも、本来のベリファ電位より低いベリファイ電位を超えているメモリセルと、本来のベリファイ電位を超えているメモリセルとを区別のためのデータ記憶回路を必要としないため、回路構成の増加を防止できる。
（第５の実施形態）
上記第４の実施形態において、第２ページの書き込みは、次のように行っていた。すなわち、データ“３”を書き込むセルにおいて、本来のベリファイ電位“ｃ’”より低いベリファイ電位“ｃ＊’”を超えるセルに対し、中間電位を供給して、１回のみ書き込みを行ない、この後、書き込み完了としていた。しかし、データ“１”を書き込むセルについては、本来のベリファイ電位“ａ’”より低いベリファイ電位“ａ＊’”を超えるセルに対して、中間電位を供給し、本来のベリファイ電位“ａ’”まで書き込みを繰り返し行っていた。したがって、書き込むデータに応じて動作が若干異なっている。
これに対して、第５の実施形態は、データ“１”を書き込むセルに対して、データ”３”を書き込むセルと同じように書き込みを行なう。すなわち、本来のベリファイ電位“ａ’”より低いベリファイ電位“ａ＊’”を超えるセルに対して、中間電位を供給して１回のみ書き込みを行ない、書き込みを完了する。また、第１ページのデータの書き込みに関しても、本来のベリファイ電位“ｖ’”より低いベリファイ電位“ｖ＊’”を超えるセルに対して、中間電位を供給して１回のみ書き込みを行ない。この後、書き込み完了する。
以下、図３９乃至図４３を参照して具体的に説明する。
（第１ページ書き込み）
先ず、第１ページの書き込みについて説明する。第１ページのプログラム、プログラムベリファイ動作は、図８に示す第１の実施形態の変形例と同様である。しかし、図３９（ａ）に示すように、プログラムベリファイにおいて、本来のベリファイ電位“ｖ’”より低いベリファイ電位“ｖ＊’”を超えるセルに対して、ＤＤＣに“１”を設定し、次のプログラムの時にＰＤＣが“０”、ＤＤＣが“１”の場合、ビット線に中間電位（例えば１Ｖ）を供給して書き込みを行なう。
ＴＤＣはキャパシタにより構成されているため、この書き込みリカバリー中において、図３９（ｂ）（データリフレッシュ１後）に示すように、ＤＤＣのデータをＴＤＣに移し、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣ移す。
さらに、再び、図３９（ｃ）（データリフレッシュ２後）に示すように、ＤＤＣのデータをＴＤＣに移し、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移し、ＤＤＣのデータをリフレッシュする。しかし、図３９（ｃ）に示す操作において、ＤＤＣのデータをＴＤＣのデータに移すとき、図３９（ｂ）に示すＴＤＣの値（ベリファイ電位“ａ＊’”を超える→１）をリセットせずに、ＤＤＣのデータ（１：書き込み非選択、０：書き込み）を移すと、ＴＤＣの値がベリファイ電位“ａ＊’”を超える場合も“１”になるため、ＰＤＣには書き込み非選択となる。したがって、ベリファイ電位“ａ＊’”を超える場合、ビット線に１回のみ中間電位が供給されてプログラムされる。
（第２ページ書き込み）
第２ページの書き込みは、本来のベリファイ電位“ａ’”より低いベリファイ電位“ａ＊’”を超えるセルに対して、ビット線に中間電位を供給し、１回のみ書き込みを行ない、書き込みを完了する。
プログラムベリファイ動作は、図３５と同様である。プログラムベリファイにおいて、本来のベリファイ電位“ａ’”より低いベリファイ電位“ａ＊’”を超えるセルに対しては、図４０に示すように、ＤＤＣを“１”にし、次のプログラム時にＰＤＣが“０”でＤＤＣが“１”の場合、ビット線に中間電位を供給して書き込みを行なう。したがって、この中間電位をビット線に供給して１回書き込みを行なった後、ＰＤＣを“１”にして書き込み完了とする。
以下、動作について具体的に説明する。
プログラム中に、信号ＢＬＣＬＡＭＰをローレベルとし、ＰＤＣ及びＤＤＣをビット線から切り離す。ビット線は容量が大きいため、切り離されても、書き込みは継続して行なわれる。
この後、信号ＢＬＰＲＥをハイレベル、信号ＶＰＲＥをハイレベルとしてＴＤＣをハイレベルとする。さらに、信号ＲＥＧをハイレベル、信号ＶＲＥＧをローレベルとして、ＤＤＣが“１”の場合、ＴＤＣをローレベルとし、ＤＤＣが“０”の場合、ＴＤＣをハイレベルのままとする。この状態において、ＴＤＣのデータをＰＤＣに移すと同時に、ＤＴＧをハイレベルとし、図４１（ａ）に示すように、ＤＤＣにもＰＤＣと同じデータを保持させる。
次に、信号ＢＬＣ２をハイレベルとしてＳＤＣのデータをＴＤＣに移し、信号ＲＥＧをハイレベル、信号ＶＲＥＧをＶｓｓとする。この状態において、ＤＤＣが“１”の場合、強制的に、ＴＤＣをローレベルにした後、ＴＤＣのデータをＰＤＣに移す（図４１（ｂ））。
この後、信号ＢＬＰＲＥをハイレベルとし、信号ＶＰＲＥをハイレベルとしてＴＤＣをハイレベルとする。さらに、信号ＲＥＧをハイレベル、信号ＶＲＥＧをローレベルとして、ＤＤＣが“１”の場合、ＴＤＣをローレベルとする。ＤＤＣが“０”の場合、ＴＤＣをハイレベルのままとし、信号ＤＴＧを“１”としてＰＤＣのデータをＤＤＣに移した後、ＴＤＣのデータをＰＤＣに移す（図４２（ａ））。
次に、信号ＢＬＰＲＥをハイレベルとし、信号ＶＰＲＥをハイレベルとしてＴＤＣをハイレベＨとした後、信号ＢＬＣＬＡＭＰを所定の電圧とする。すると、ビット線がローレベル（“０”）又は中間電位の場合、ＴＤＣはローレベル、ビット線がハイレベルの場合、ＴＤＣはハイレベルとなる。この後、信号ＶＲＥＧをＶｄｄとし、信号ＲＥＧをハイレベルとして、ＤＤＣがハイレベルの場合、ＴＤＣを強制的にハイレベルにする。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。ＤＤＣのデータは元々保持されたデータとなる。しかし、ＰＤＣは元々のデータにＤＤＣがハイレベルであり、ＳＤＣがハイレベルであった場合、つまり、本来のベリファイ電位“ａ’”より低いベリファイ電位“ａ＊’”を超える場合、ＰＤＣがハイレベル、つまり書込み非選択となる。したがって、ベリファイ電位“ａ＊’”を超える場合、１回のみビット線が中間電位になりプログラムが行なわれる（図４２（ｂ））。
上記第５の実施形態によれば、第２ページの書き込みにおいて、データ“１”を書き込むメモリセルと、データ“３”を書き込むメモリセルに対して、同一の書き込み方式によりデータを書き込むことができる。つまり、本来のベリファイ電位“ａ’”より低いバリファイ電位“ａ＊’”を超えるセルに対して中間電位を供給して１回のみ書き込みを行ない。この後、書き込み完了としている。このため、高速な書き込み動作を実現できる。
しかも、第１ページのデータの書き込みにつても、本来のベリファイ電位“ｖ’”より低いベリファイ電位“ｖ＊’”を超えるセルに対して、中間電位を供給して１回のみ書き込みを行ない、書き込み完了としている。このため、一層高速な書き込み動作を実現できる。
（第６の実施形態）
次に、図４３乃至図５２を参照して、本発明の第６の実施形態について説明する。
第６の実施形態において、メモリセルアレイの構成及びデータ記憶回路の配置は、第２及び第３の実施形態と同じである。すなわち、第６の実施形態は、１つのメモリセルに８値（３ビット）のデータを記憶する。
図４３（ａ）（ｂ）（ｃ）、図４４（ａ）（ｂ）に示す第６の実施形態の書き込みデータとメモリセルの閾値電圧の関係は、図２０（ａ）（ｂ）（ｃ）、図２１（ａ）（ｂ）と同様である。また、第１ページ、第２ページのプログラム動作は、第４の実施形態とほぼ同様の動作である。すなわち、第１ページ、第２ページのプログラム動作において、メモリセルのデータが本来の閾値電圧に達したかどうかをベリファイする際、通常より低いベリファイ電位を用いてベリファイされている。第６の実施形態は、第３ページのプログラムが第４の実施形態と相違する。
（第３ページプログラム）
図４５、図４６は、第３ページプログラムのブロックダイアグラムを示している。第３ページのプログラム動作も、先ずアドレスを指定し、図１９に示す３ページを選択する。
次に、データ記憶回路１０をリセットし（Ｓ３５１）、書き込みデータを外部より入力して全てのデータ記憶回路１０のＳＤＣに記憶する（Ｓ３５２）。外部よりデータ“１”（書き込みを行なわない）が入力されると、図６に示すデータ記憶回路１０のＳＤＣは、ローレベルになり、データ“０”（書き込みを行なう）が入力されるとハイレベルとなる。
第３ページのプログラムは、図４４（ｂ）に示すように、メモリセルのデータが“０”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータを“０”のままとし、外部から入力されるデータが“０”の場合、メモリセルのデータを“１”にする。
メモリセルのデータが“２”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータは“２”のままである。しかし、第２ページの書き込み時において、メモリセルのデータが“２”に達したかどうかをベリファイする際、通常より低いベリファイ電位“ｂ＊’”を用いた。このため、データ“２”を記憶するメモリセルは、本来のベリファイ電位である“ｂ’”の電位まで書き込む。メモリセルのデータが“２”の場合で、外部から入力されるデータが“０”の場合、メモリセルのデータを“３”にする。
メモリセルのデータが“４”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータは“４”のままである。しかし、第２ページの書き込み時において、メモリセルのデータが“４”に達したかどうかをベリファイする際、通常より低いベリファイ電位“ｄ＊’”を用いた。このため、データ“４”を記憶するメモリセルは、本来のベリファイ電位である“ｄ’”の電位まで書き込む。メモリセルのデータが“４”の場合で、外部から入力されるデータが“０”の場合、メモリセルのデータを“５”にする。
メモリセルのデータが“６”の場合で、外部から入力されるデータが“１”の場合、メモリセルのデータを“６”のままである。しかし、第２ページの書き込み時において、メモリセルのデータが“６”に達したかどうかをベリファイする際、通常より低いベリファイ電位“ｆ＊’”を用いた。このため、データ“６”を記憶するメモリセルは、本来のベリファイ電位である“ｆ’”の電位まで書き込む。メモリセルのデータが“６”の場合で、外部から入力されるデータが“０”の場合、メモリセルのデータを“７”にする。
第６の実施形態では、このようにして書き込みを行なうが、書き込み及び読み出されるデータとメモリセルのデータを、第２及び第３の実施形態と同じようにすることも可能である。
また、メモリセルデータ“３”、“５”、“７”への書き込みセルに関しては、本来のベリファイ電位より低い閾値でベリファイ動作を行ない。このレベルを超えていた場合で、本来のベリファイ電位で書き込み完了とならなかった場合、次の書き込み時は、ビット線に中間電位を供給して書き込みスピードを遅くし、１回のみ書き込みを行ない書き込み完了とする。本来のベリファイ電位を超えているセルは、その時点で書き込みが終了となる。
また、メモリセルにデータ“１”を書き込むセルに関しては、本来のベリファイ電位より低いベリファイ電圧でベリファイ動作を行なう。そして、この本来より低いベリファイ電位を超えていた場合、次の書き込み以降、ビット線に中間電位を供給して書き込みスピードを遅くし、本来のベリファイ電位を超えるまで書き込む。
（第３ページ第１回目プログラム）
第３ページのプログラムは、メモリセルにデータ“１”〜“７”を書き込む。これらのデータを同時にプログラムすることも可能であるが、第６の実施形態では、先ず、メモリセルにデータ“４”〜“７”の４つのデータを書き込む。この後、メモリセルにデータ“１”〜“３”を書き込む。以下、具体的に説明する。
先ず、データ記憶回路がリセットされ、外部よりデータ記憶回路のＳＤＣにデータがロードされる（図４５、Ｓ３５１、Ｓ３５２）。
（内部データリード１及びデータキャッシュ設定１）（Ｓ３５３、Ｓ３５４）
メモリセルへデータを書き込む前に、第２ページのメモリセルのデータが“４”、“６”か、“０”、“２”であるかの判断と、メモリセルのデータが“６”か、データが“０”、“２”、“４”のいずれであるかを判断する。このため、ワード線の電位を“ｄ＊”、“ｆ＊”に順次設定し、メモリセルに書き込まれているデータが読み出され、データキャッシュに設定される。
図４７（ａ）は、内部リード後のデータキャッシュの状態を示している。この後、データキャッシュを操作することにより、図４７（ｂ）に示すように、データキャッシュを設定する。さらに、例えばカウンタ（ＰＣ）をゼロに初期設定し、第５のフラグセルのデータをロードする。
図４７（ｂ）において、メモリセルのデータを“０”〜“３”にする場合、ＰＤＣはハイレベル（“１”）。メモリセルのデータを“４”とする場合、ＰＤＣはローレベル（“０”）、ＤＤＣはハイレベル、ＳＤＣはハイレベルに設定する。メモリセルのデータを“５”とする場合、ＰＤＣはローレベル、ＤＤＣはローレベル、ＳＤＣはハイレベルに設定する。メモリセルのデータを“６”とする場合、ＰＤＣはローレベル、ＤＤＣはハイレベル、ＳＤＣはローレベルに設定する。メモリセルのデータを“７”とする場合、ＰＤＣ、ＤＤＣ、ＳＤＣをいずれもローレベルに設定する。
（プログラム：第１回目）（Ｓ３５５）
次いで、カウンタ（ＰＣ）をカウントアップした後、メモリセルにデータが書き込まれる。第６の実施形態においても、第２の実施形態と同様、カウンタの値と予め定められたベリファイ開始回数を用いて、不要なベリファイがスキップされる。
先ず、信号ＢＬＣ１をＶｓｇとすると、ＰＤＣがデータ“０”の場合、ビット線がＶｓｓとなり、データ“１”の場合、ビット線はＶｄｄになる。次に、信号ＢＬＣ１をＶｓｓに設定した後、信号ＶＲＥＧをＶｄｄ、信号ＲＥＧを中間電位（例えば１Ｖ＋Ｖｔｈ）に設定する。ＤＤＣがデータ“１”の場合、ビット線が中間電位となり、ＤＤＣがデータ“０”の場合、ビット線はプリチャージされない。この結果、メモリセルにデータ“５”，“７”を書き込んでいるときのみビット線はＶｓｓ、メモリセルにデータ“４”，“６”を書き込んでいる場合、ビット線は中間電位（例えば１Ｖ）、メモリセルのデータが“０”〜“３”の場合（書き込みしない場合）、ビット線はＶｄｄになる。ここで、選択ワード線をＶｐｇｍ、非選択ワード線をＶｐａｓｓとすると、ビット線がＶｄｄの場合、書き込みが行なわれない。また、ビット線がＶｓｓの場合、書き込みが起こり、ビット線が中間電位（例えば１Ｖ）の場合、少しだけ書き込まれる。したがって、メモリセルにデータ“４”，“６”を書き込んでいるセルは、あまり書き込まれない可能性がある。しかし、メモリセルのデータ“４”とデータ“５”のベリファイとメモリセルのデータ“６”とデータ“７”のベリファイはそれぞれ一括して行なうため、出来るだけ同時に書き込まれたほうが書き込み時間が早く終わる。このため、ビット線に中間電位を供給する。
（“ｄ’”のみのベリファイ）（Ｓ３５６−Ｓ３５８、図４８（ａ））
この後、ベリファイ電圧“ｄ’”を設定して書き込みベリファイが行なわれる。先ず、信号ＢＬＣ２をハイレベルとし（Ｖｄｄ＋Ｖｔｈ）、信号ＢＬＣＬＡＭＰを所定の電位に設定すると、ビット線がプリチャージされる。このとき、プリチャージされるのは、ＳＤＣがハイレベル、つまり、データ“５”、“４”を書き込んでいるメモリセルのみである。
次に、ワード線にベリファイ電位“ｄ’”を供給し、ビット線を放電する。ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、メモリセルにデータ“４”及び“５”を書き込んでいて、ベリファイ電位“ｄ’”以上になったときである。この後、信号ＢＬＣ１を中間電位（Ｖｔｈ＋０．５Ｖ）にすると、ＰＤＣがローレベルの場合、メモリセルにデータ“５”を書き込んでいる場合、ＴＤＣがローレベルになる。したがって、ＴＤＣがハイレベルになるのは、メモリセルにデータ“４”を書き込んでいて、ベリファイ電位“ｄ’”以上になったときである。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“４”を書き込んでいてベリファイ電位“ｄ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
（“ｄ’”“ｅ＊’”“ｅ’”同時ベリファイ）（Ｓ３５９−Ｓ３６１、図４８（ｂ））
プログラムを数回繰り繰り返すと、メモリセルに対するデータ“５”への書き込みも完了してくる。したがって、ベリファイ“ｅ’”のベリファイも行なうが、このベリファイは、“ｄ’”“ｅ＊’”“ｅ’”レベルのベリファイを同時に行なう。
先ず、信号ＢＬＣ２をハイレベルとし、信号ＢＬＣＬＡＭＰを所定の電位に設定すると、ビット線がプリチャージされる。このとき、プリチャージされるのは、ＳＤＣがハイレベル、つまり、データ“５”、“４”を書き込んでいるメモリセルのみである。
次に、ワード線にベリファイ電位“ｄ’”を供給し、ビット線を放電する。ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、メモリセルにデータ“４”及び“５”を書き込んでいて、ベリファイ電位“ｄ’”以上になったときである。この後、信号ＢＬＣ１を中間電位（Ｖｔｈ＋０．５Ｖ）にすると、ＰＤＣがローレベルの場合、メモリセルにデータ“５”を書き込んでいるとき、ＴＤＣがローレベルになる。したがって、ＴＤＣがハイレベルになるのは、メモリセルにデータ“４”を書き込んでいて、ベリファイ電位“ｄ’”以上になったときである。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“４”を書き込んでいてベリファイ電位“ｄ’”に達した時と、書き込み非選択の場合である。さらに、信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
この後、ワード線にベリファイ電位“ｅ＊’”を供給し、ビット線を放電する。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定すると、ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ｅ＊’”以上の場合である。つまり、メモリセルのデータが“５”に書き込まれていてベリファイ電位“ｅ＊’”に達した時である。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“５”を書き込んでいてベリファイ電位“ｅ＊’”に達した時と、メモリセルにデータ“０”“２”“４”“６”を書き込んでいる場合である。次いで、信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
この後、ワード線にベリファイ電位“ｅ’”を供給し、ビット線を放電する。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ｅ’”以上の場合である。つまり、メモリセルのデータが“５”に書き込まれていてベリファイ電位“ｅ’”に達した時である。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“５”を書き込んでいてベリファイ電位“ｅ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
メモリセルにデータ“５”を書き込んでいてベリファイ電位“ｅ＊’”に達し、ベリファイ電位“ｅ’”のベリファイで書き込み完了にならなかった場合のデータ記憶回路データは、ＳＤＣ＝“１”、ＤＤＣ＝“１”、ＰＤＣ＝“０”となり、メモリセルにデータ“４”を書き込んでいる場合のデータ記憶回路のデータと同様になる。つまり、メモリセルにデータ“５”を書き込んでいてベリファイ電位“ｅ＊’”に達した場合、メモリセルにデータ“４”が書き込み状態となる。メモリセルにデータ“４”を書き込む場合、ビット線に中間電位を供給されている。このため、次の書き込みではメモリセルに少しだけ書き込みが行われる。また、このセルは、次の“ｄ’”“ｅ＊’”“ｅ’”同時ベリファイにおいて、“ｄ’”のベリファイで、セルの閾値電圧が“ｅ＊’”以上に存在するため、必ずベルファイをパスすることとなり、２回目以降の書き込みは行なわれなくなる。
（ベリファイ電位“ｆ’”のみを用いたベリファイ）（Ｓ３６２−Ｓ３６４、図４９（ａ））
ベリファイ電位“ｆ’”のみを用いたベリファイは、先ず、信号ＶＰＲＥをハイレベルとし、信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとし、信号ＢＬＣＬＡＭＰを所定の電位に設定すると、ビット線がプリチャージされる。
次に、ワード線にベリファイ電位“ｆ’”を供給し、ビット線を放電する。ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、メモリセルにデータ“６”及び“７”を書き込んでいて、ベリファイ電位“ｆ’”以上になったときである。この後、信号ＢＬＣ１を中間電位（Ｖｔｈ＋０．５Ｖ）にすると、ＰＤＣがローレベルの場合、メモリセルにデータ“７”を書き込んでいる場合、ＴＤＣがローレベルになる。したがって、ＴＤＣがハイレベルになるのは、メモリセルにデータ“６”を書き込んでいて、ベリファイ電位“ｆ’”以上になったときである。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“６”を書き込んでいてベリファイ電位“ｆ’”に達した時と、書き込み非選択の場合である。次いで、信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
（“ｆ’”“ｇ＊’”“ｇ’”同時ベリファイ）（Ｓ３６５，Ｓ３６６、図４９（ｂ））
プログラムを数回繰り繰り返すと、メモリセルのデータ“７”への書き込みが完了してくる。したがって、ベリファイ“ｇ’”のベリファイも行なう。このベリファイは、“ｆ’”“ｇ＊’”“ｇ’”のベリファイを同時に行なう。
先ず、信号ＶＰＲＥをハイレベルとし、信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとし、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ビット線がプリチャージされる。
次に、ワード線にベリファイ電位“ｆ’”を供給し、ビット線を放電する。ビット線の放電中にＤＤＣのデータをＴＤＣに移す。この後、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、メモリセルにデータ“６”及び“７”を書き込んでいて、ベリファイ電位“ｆ’”以上になったときである。この後、信号ＢＬＣ１を中間電位（Ｖｔｈ＋０．５Ｖ）にすると、ＰＤＣがローレベルの場合、メモリセルにデータ“７”を書き込んでいる場合ＴＤＣがローレベルになる。したがって、ＴＤＣがハイレベルになるのは、メモリセルにデータ“６”を書き込んでいて、ベリファイ電位“ｆ’”以上になったときである。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“６”を書き込んでいてベリファイ電位“ｆ’”に達した時と、書き込み非選択の場合である。次いで、信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
この後、ワード線にベリファイ電位“ｇ＊’”を供給し、ビット線を放電する。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ｇ＊’”以上の場合である。つまり、メモリセルのデータが“７”に書き込まれていてベリファイ電位“ｇ＊’”に達した時である。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“７”を書き込んでいてベリファイ電位“ｇ＊’”に達した時と、メモリセルにデータ“０”“２”“４”“６”を書き込んでいる場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
この後、ワード線にベリファイ電位“ｇ’”を供給し、ビット線を放電する。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ｇ’”以上の場合である。つまり、メモリセルのデータが“７”に書き込まれていてベリファイ電位“ｇ’”に達した時である。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“７”を書き込んでいてベリファイ電位“ｇ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
メモリセルにデータ“７”を書き込んでいてベリファイ電位“ｇ＊’”に達し、ベリファイ電位“ｇ’”のベリファイで書き込み完了にならなかった場合、データ記憶回路のデータは、ＳＤＣ＝“０”、ＤＤＣ＝“１”、ＰＤＣ＝“０”となり、メモリセルにデータ“６”を書き込んでいる場合のデータ記憶回路のデータと同様になる。つまり、メモリセルにデータ“７”を書き込んでいてベリファイ電位“ｇ＊’”に達した場合、メモリセルにデータ“６”を書き込む状態となる。メモリセルに対するデータ“６”への書き込みは、ビット線に中間電位を供給している。このため、次の書き込みでは少しだけ書き込みが行われる。また、このセルは、次の“ｆ’”“ｆ＊’”“ｇ’”同時ベリファイにおいて、“ｆ’”のベリファイの際、セルの閾値電圧が“ｇ＊’”以上に存在する。このため、ベリファイは必ずパスとなり、２回目以降の書き込みは行なわれなくなる。
このようにして、全てのＰＤＣのデータが“１”になるまで、プログラムとベリファイ動作を繰り返す（Ｓ３６７、Ｓ３６８）。しかし、書き込み動作において、ＤＤＣのデータが“１”の場合、つまり、メモリセルにデータ“４”を書き込んでいる場合と、メモリセルにデータ“６”を書き込んでいる場合と、メモリセルにデータ“５”を書き込んでいて、ベリファイ電位“ｅ＊’”を超えた場合と、メモリセルにデータ“７”を書き込んでいて、ベリファイ電位“ｇ＊’”を超えた場合、ビット線を中間電位にして書き込み動作をする。また、プログラムとベリファイ動作を繰り返す毎に、プログラム電圧Ｖｐｇｍを少しずつ上昇させる。このようにして、第１回目プログラムにより、メモリセルにデータ“４”〜“７”の４つが書き込まれる。
上記説明では、１回のプログラムの後、４つのベリファイを行なっていた。しかし、プログラムの初期のループでは、閾値電圧が上がらない。このため、初めは、ベリファイ電位“ｄ’”を用いたベリファイのみ行なう。次に、ベリファイ電位“ｄ’”“ｅ＊’”“ｅ’”を用いた同時ベリファイを行なう。次に、ベリファイ電位“ｄ’”“ｅ＊’”“ｅ’”を用いた同時ベリファイと、“ｆ’”のみを用いたベリファイを行なう。次に、ベリファイ電位“ｄ’”“ｅ＊’”“ｅ’”を用いた同時ベリファイと、“ｆ’”“ｇ＊’”“ｇ’”を用いた同時ベリファイを行なうことも可能である。
また、プログラムの終了近くのループでは、メモリセルのデータ“４”、“５”への書き込みは終了している。このため、ベリファイ電位“ｄ’”“ｅ＊’”“ｅ’”を用いた同時ベリファイ動作を省略し、最後に、“ｆ’”“ｇ＊’”“ｇ’”を用いた同時ベリファイのみを行なうことも可能である。
（第２回目プログラム）
第２回目プログラムにより、メモリセルにデータ“１”〜“３”の３つが書き込まれるが、データ“１”を書き込むメモリセルには、全く書き込みが行なわれていない。このため、第１の実施形態と同様に、本来のベリファイ電位より低いベリファイ電位“ａ＊’”を設け、このベリファイ電位を超えたセルに対して、ビット線に中間電位を供給する。これにより、書き込みスピードを遅くし、閾値分布を狭くする。また、メモリセルのデータ“２”とデータ“３”のベリファイは一括して行なうため、出来るだけ同時に書き込まれたほうが書き込み時間が早く終わる。したがって、メモリセルにデータ“２”を書き込んでいる場合にも、ビット線に中間電位を供給することにより、書き込みスピードを遅くする。
（内部データリード２及びデータキャッシュ設定２）（Ｓ３６９，Ｓ３７０、図５０（ａ））
セルへの書き込みの前に、ワード線の電位を“ｂ＊（＝ａ）”、“ｄ＊”の順に設定し、内部リード動作を行なう。
この後、データキャッシュを操作することにより、図５０（ａ）に示すように、データキャッシュを設定する。すなわち、メモリセルにデータ“０”を書き込む場合、ＰＤＣは“１”、ＤＤＣは“１”、ＳＤＣは“１”に設定する。メモリセルにデータ“１”を書き込む場合、ＰＤＣは“０”、ＤＤＣは“０”／“１”、ＳＤＣは“１”に設定する。メモリセルにデータ“２”を書き込む場合、ＰＤＣは“０”、ＤＤＣは“１”、ＳＤＣは“０”に設定する。メモリセルにデータ“３”を書き込む場合、ＰＤＣは“０”、ＤＤＣは“０”、ＳＤＣは“０”に設定する。メモリセルにデータ“４”〜“７”を書き込む場合、ＰＤＣは全て“１”に設定する。
（プログラム：第２回目）（Ｓ３７１）
ここで、例えばカウンタ（ＰＣ）をゼロに初期設定する。
次いで、例えばカウンタ（ＰＣ）をカウントアップした後、メモリセルにデータが書き込まれる。先ず、信号ＢＬＣ１を中間電位（Ｖｄｄ＋Ｖｔｈ）とすると、ＰＤＣがデータ“０”の場合、ビット線がＶｓｓとなり、データ“１”の場合、ビット線はＶｄｄになる。次に、信号ＢＬＣ１＝Ｖｓｓとした後、信号ＶＲＥＧ＝Ｖｄｄ、信号ＲＥＧ＝中間電位（例えば１Ｖ＋Ｖｔｈ）とする。すると、ＤＤＣがデータ“１”の場合、ビット線が中間電位（例えば１Ｖ）となり、ＤＤＣがデータ“０”の場合、ビット線はプリチャージされない。この結果、メモリセルにデータ“３”を書き込んでいる時と、メモリセルにデータ“１”を書き込んでいて本来のベリファイ電位より低いベリファイ電位“ａ＊’”以下の場合、ビット線は、Ｖｓｓである。メモリセルにデータ“２”を書き込んでいる時と、メモリセルにデータ“１”を書き込んでいて本来のベリファイ電位より低いベリファイ電位“ａ＊’”を越えている場合、ビット線は中間電位（１Ｖ）、メモリセルのデータが“０”、“４”〜“７”の場合（書き込みしない場合）、ビット線はＶｄｄになる。ここで、選択ワード線をＶｐｇｍ、非選択ワード線をＶｐａｓｓとすると、ビット線がＶｄｄの場合、書き込みが行なわれない。また、ビット線がＶｓｓの場合、書き込みが起こり、ビット線が中間電位（１Ｖ）の場合、少しだけ書き込まれる。しかし、メモリセルにデータ“２”とデータ“３”を書き込む場合のベリファイは一括して行なうため、出来るだけ同時に書き込まれたほうが書き込み時間が早く終わる。したがって、ビット線に中間電位を供給する。
（ベリファイ“ａ’、ａ＊’”）（Ｓ３７２−Ｓ３７４、図５０（ｂ））
ベリファイ電位“ａ’、ａ＊’”を用いたベリファイは、先ず、信号ＶＰＲＥをハイレベルとし、信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとし、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ビット線がプリチャージされる。次に、ワード線にベリファイ電位“ａ＊’”を供給し、ビット線を放電する。
次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ａ＊’”以上の場合である。次に、信号ＢＬＣ２を中間電位（Ｖｔｈ＋０．５Ｖ）にするとＳＤＣがＬの場合、ＴＤＣがＬとなる。つまり、ＴＤＣがハイレベルになるのは、メモリセルのデータが“１”に書き込まれていてベリファイ電位“ａ＊’”に達した時である。次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“１”を書き込んでいてベリファイ電位“ａ＊’”に達した時と、メモリセルにデータ“０”“２”“４”“６”を書き込んでいる場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
この後、ワード線にベリファイ電位“ａ’”を供給し、ビット線を放電する。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ａ’”以上の場合である。次に、信号ＢＬＣ２を中間電位（Ｖｔｈ＋０．５Ｖ）にするとＳＤＣがローレベル（“０”）の場合、ＴＤＣがハイレベル（“１”）となる。つまり、ＴＤＣがハイレベルになるのは、メモリセルのデータが“１”に書き込まれていてベリファイ電位“ａ’”に達した時である。次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“１”を書き込んでいてベリファイ電位“ａ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。（図５１（ａ））。
（ベリファイ電位“ｂ’”）（Ｓ３７５−３７７、図５１（ｂ））
ベリファイ電位“ｂ’”のみを用いたベリファイは、先ず、信号ＶＰＲＥをハイレベルとし、信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとし、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ビット線がプリチャージされる。
次に、ワード線にベリファイ電位“ｂ’”を供給し、ビット線を放電する。前記ビット線放電中に、ＤＤＣのデータをＴＤＣに移し、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。さらに、ビット線の放電中に、信号ＶＲＥＧをＶｓｓとし、信号ＲＥＧをＶｄｄとし、信号ＢＬＣＬＡＭＰに所定の電圧を設定すると、ＤＤＣがハイレベル（“１”）の場合、つまり書込み非選択の場合、ビット線が強制的にローレベルになる。この後、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、メモリセルにデータが、ベリファイ電位“ｂ’”以上になったときである。この後、信号ＢＬＣ１を中間電位（Ｖｔｈ＋０．５Ｖ）にするとＰＤＣがローレベルの場合、つまりメモリセルにデータ“３”を書き込んでいる場合ＴＤＣがローレベルになる。したがって、ＴＤＣがハイレベルになるのは、メモリセルにデータ“２”を書き込んでいて、ベリファイ電位“ｂ’”以上になったときである。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“２”を書き込んでいてベリファイ電位“ｂ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
（“ｂ’”“ｃ＊’”“ｃ’”同時ベリファイ）（Ｓ３７８，Ｓ３７９、図５２）
プログラムを数回繰り繰り返すと、メモリセルデータ“２”への書き込みも完了してくる。したがって、ベリファイ“ｃ’”のベリファイも行なうが、このベリファイは、“ｂ’”“ｃ＊’”“ｃ’”レベルのベリファイを同時に行なう。
先ず、信号ＶＰＲＥをハイレベルとし、信号ＢＬＰＲＥをＶｄｄ＋Ｖｔｈとし、信号ＢＬＣＬＡＭＰを所定の電位に設定すると、ビット線がプリチャージされる。次に、ワード線にベリファイ電位“ｂ’”を供給し、ビット線を放電する。前記ビット線放電中に、ＤＤＣのデータをＴＤＣに移し、ＰＤＣのデータをＤＤＣに移し、ＴＤＣのデータをＰＤＣに移す。さらに、ビット線の放電中に、信号ＶＲＥＧをＶｓｓとし、信号ＲＥＧをＶｄｄとし、信号ＢＬＣＬＡＭＰに所定の電圧を設定すると、ＤＤＣが“１”の場合、つまり書込み非選択の場合、ビット線が強制的にローレベルになる。この後、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、メモリセルにデータ“２”を書き込んでいて、ベリファイ電位“ｂ’”以上になったときである。この後、信号ＢＬＣ１を中間電位（Ｖｔｈ＋０．５Ｖ）にするとＰＤＣがローレベルの場合、つまりメモリセルにデータ“３”書き込んでいる場合ＴＤＣがローレベルになる。したがって、ＴＤＣがハイレベルになるのは、メモリセルにデータ“２”を書き込んでいて、ベリファイ電位“ｂ’”以上になったときである。
この後、ワード線にベリファイ電位“ｃ＊’”を供給し、ビット線を放電する。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。すると、ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ｃ＊’”以上の場合である。つまり、メモリセルのデータが“３”に書き込まれていてベリファイ電位“ｃ＊’”に達した時である。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“３”を書き込んでいてベリファイ電位“ｃ＊’”に達した時と、メモリセルにデータ“０”“２”“４”“６”を書き込んでいる場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
この後、ワード線にベリファイ電位“ｃ’”を供給し、ビット線を放電する。次いで、ＴＤＣをＶｄｄに充電する。この後、信号ＢＬＣＬＡＭＰを所定の電位に設定する。ＴＤＣがハイレベルになるのは、セルの閾値電圧がベリファイ電位“ｃ’”以上の場合である。つまり、メモリセルのデータが“３”に書き込まれていてベリファイ電位“ｃ’”に達した時である。
次に、信号ＶＲＥＧをハイレベルとし、信号ＲＥＧをＶｓｇとすると、ＤＤＣのデータがハイレベルの場合、強制的にＴＤＣがハイレベルとなる。したがって、ＴＤＣがＶｄｄになるのは、メモリセルにデータ“３”を書き込んでいてベリファイ電位“ｃ’”に達した時と、書き込み非選択の場合である。信号ＤＴＧをＶｓｇとし、ＰＤＣのデータをＤＤＣにコピーした後、信号ＢＬＣ１をＶｓｇとしてＴＤＣの電位をＰＤＣに取りこむ。
メモリセルにデータ“３”を書き込んでいてベリファイ電位“ｃ＊’”に達し、ベリファイ電位“ｇ’”のベリファイで書き込み完了にならなかった場合のデータ記憶回路データは、ＳＤＣ＝“０”、ＤＤＣ＝“１”、ＰＤＣ＝“０”となり、メモリセルにデータ“２”を書き込んでいる場合のデータ記憶回路のデータと同様になる。つまり、メモリセルにデータ“３”を書き込んでいてベリファイ電位“ｃ＊’”に達した場合、メモリセルにデータ“２”を書き込んでいる状態となる。メモリセルにデータ“２”を書き込んでいる場合、ビット線に中間電位を供給していた。このため、次の書き込みでは少しだけ書き込みが行われる。また、このメモリセルは、次の“ｂ’”“ｃ＊’”“ｃ’”同時ベリファイにおいて、“ｂ’”のベリファイで、セルの閾値電圧が“ｃ＊’”以上に存在するため必ず、ベリファイはパスとなり、２回目以降の書き込みは行なわれなくなる。
このようにして、全てのＰＤＣのデータが“１”になるまで、プログラムとベリファイ動作を繰り返す（Ｓ３８０，Ｓ３８１）。しかし、書き込み動作において、ＤＤＣのデータが“１”の場合、つまり、メモリセルにデータ“１”を書き込んでいる場合と、メモリセルにデータ“３”を書き込んでいて、ベリファイ電位“ａ＊’”を超えた場合と、メモリセルにデータ“２”を書き込んでいる場合と、メモリセルにデータ“３”を書き込んでいて、ベリファイ電位“ｃ＊’”を超えた場合、ビット線を中間電位にして書き込み動作をする。また、プログラムとベリファイ動作を繰り返す毎に、プログラム電圧Ｖｐｇｍを少しずつ上昇させる。第２回目プログラムにより、メモリセルにデータ“１”〜“３”の３つが書き込まれる。
ＰＤＣがローレベルの場合、再び書き込み動作を行ない全てのデータ記憶回路のＰＤＣのデータがハイレベルになるまでこのプログラム動作とベリファイ動作が繰り返される。
上記説明では、１回のプログラムの後、２つのベリファイを行なっていた。しかし、プログラムの初期のループでは、閾値電圧が上がらないため、初めは、ベリファイ電位“ａ’、ａ＊’”を用いたベリファイのみ行ない、次に、ベリファイ電位“ａ’、ａ＊’”を用いたベリファイとベリファイ電位“ｂ’”を行ない、最後に、ベリファイ電位“ａ’、ａ＊’”を用いたベリファイとベリファイ電位”ｂ’”“ｃ’”同時ベリファイを行なうことも可能である。
また、プログラムの終了近くのループにおいて、メモリセルに対するデータ“１”への書き込みは終了しているため、これらのベリファイ動作は省略することもできる。メモリセルに対するデータ“１”のベリファイが不用になると、ＳＤＣでデータを保持する必要がなくなる。このため、次の書き込みのためのデータを外部より読み込み、ＳＤＣに記憶しておくことも可能である。このような構成とした場合、さらなる高速動作が可能である。
（リード）
リード動作は、第２、第３の実施形態とほぼ同じであるため、説明は省略する。
（イレーズ）
消去動作は、第１、第４の実施形態と同様であるため、説明は省略する。
上記第６の実施形態によれば、第３ページプログラムにおいて、メモリセルにデータ“３”“５”“７”を書き込む際、本来のベリファイ電位より低い閾値電圧でベリファイ動作を行なう。そして、この本来より低いベリファイ電位を超えた場合で、本来のベリファイ電位で書き込み完了とならなかった場合、次の書き込み時は、ビット線に中間電位を供給して書き込みスピードを遅くし、１回のみ書き込みを行ない書き込み完了とする。本来のベリファイ電位を超えているセルは、その時点で書き込みが終了となる。また、メモリセルにデータ“１”を書き込む場合、本来のベリファイ電位より低いベリファイ電圧でベリファイ動作を行ない、この本来より低いベリファイ電位を超えていた場合、次の書き込み以降、ビット線に中間電位を供給して書き込みスピードを遅くし、本来のベリファイ電位を超えるまで書き込んでいる。このため、８値（３ビット）のデータを確実且つ高速に書き込み、読み出すことができる。
しかも、第６の実施形態によれば、“１”“３”“５”“７”の奇数データを書き込むメモリセルの閾値電圧の分布を狭めることが可能である。
（第７の実施形態）
上記第６の実施形態は、第３ページの書き込み時、第１回目の書き込みで、メモリセルにデータ“４”〜“７”を書き込み、第２回目の書き込みでメモリセルにデータ“１”〜“３”を書き込んだ。
これに対して、第７の実施形態は、第３ページの書き込みにおいて、メモリセルにデータ“１”〜“７”を同時に書き込むことを可能とする。このため、データ記憶回路１０の構成を若干変更している。
図５３は、第７の実施形態に適用されるデータ記憶回路を示している。図５３において、図６と同一部分には同一符号を付している。図５３に示すように、データ記憶回路１０には、ＳＤＣのデータを一時的に記憶し、ＳＤＣ、ＰＤＣ、ＤＤＣ、ＴＤＣと共に、ベリファイ用のデータを記憶するＳＤＤＣ（セコンダリダイナミックデータキャッシュ）が追加されている。このＳＤＤＣの構成は、ＤＤＣとほぼ同様であり、トランジスタ６３ａ、６３ｂにより構成されている。トランジスタ６３ａの電流通路の一端はノードＮ２ｂに接続されている。このトランジスタ６３ａのゲートには信号ＤＴＧ２が供給され、電流通路の他端はトランジスタ６３ｂのゲートに接続されている。このトランジスタ６３ｂの電流通路の一端部には信号ＶＲＥＧ２が供給され、電流通路の他端はトランジスタ６３ｃの電流通路の一端部に接続されている。このトランジスタ６３ｃの電流通路の他端はノードＮ３に接続され、ゲートには信号ＲＥＧ２が供給されている。
上記構成において、図５４、図５５、図５６（ａ）（ｂ）を参照して、上記データ記憶回路１０を用いた第３ページの書き込み動作について説明する。
先ず、データ記憶回路１０がリセットされた後、外部より書き込みデータがデータ記憶回路１０のＳＤＣにロードされる（Ｓ４０１，Ｓ４０２）。この後、閾値電圧“ａ”“ｄ＊”“ｆ＊”を用いて内部リードが行われ、メモリセルからデータが読み出される（Ｓ４０３）。
図５６（ａ）は、第３ページのデータロード及び内部リード後のデータキャッシュの設定を示している。ここで、ＳＤＣ、ＤＤＣ、ＰＤＣのデータは、図４７（ａ）と同様である。また、ＳＤＤＣのデータは、メモリセルにデータ“０”“１”が書き込まれている場合、“０”が設定され、メモリセルにデータ“２”〜“７”が書き込まれている場合、“１”が設定される。
次いで、各データキャッシュが操作され、図５６（ｂ）に示すように、各データキャッシュのデータが設定される（Ｓ４０４）。ここで、ＳＤＤＣのデータは、データ“５”“４”“１”“０”のベリファイに使用され、ＳＤＣのデータは“３”“２”“１”“０”のベリファイに使用され、ＤＤＣのデータは、“７”“５”“３”“１”のベリファイに使用される。第７の実施形態も第５の実施形態と同様に、書き込み時は、ＰＤＣが“０”である場合、ビット線の電位をＶｓｓに設定し、ＰＤＣが“１”である場合、ビット線の電位をＶｄｄに設定する。この後、ＤＤＣが“１”の場合、ビット線の電位を中間電位（例えばＶｔｈ＋０．５Ｖ）として書き込み動作が行なわれる（Ｓ４０５）。
ベリファイ動作は、閾値電圧の小さい側から順次実行する。すなわち、先ず、ベリファイ電位“ａ＊’”“ａ’”を用いてデータ“１”のベリファイが行われる（Ｓ４０６−Ｓ４０８）。この後、ベリファイ電位“ｂ’”を用いて、データ“２”のベリファイが行われる（Ｓ４０９−Ｓ４１２）。次に、ベリファイ電位“ｂ’”“ｃ＊’”“ｃ’”を用いて、データ“２”“３”のベリファイが行われる（Ｓ４１２−Ｓ４１５）。さらに、ベリファイ電位“ｄ’”を用いて、データ“４”のベリファイが行われる（Ｓ４１６−Ｓ４１９）。この後、ベリファイ電位“ｄ’”“ｅ＊’”“ｅ’”を用いて、データ“４”“５”のベリファイが行われる（Ｓ４２０−Ｓ４２２）。次に、ベリファイ電位“ｆ’”を用いて、データ“６”のベリファイが行われる（Ｓ４２３−Ｓ４２６）。次いで、ベリファイ電位“ｆ’”“ｇ＊’”“ｇ’”を用いて、データ“６”“７”のベリファイが行われる（Ｓ４２７−Ｓ４２９）。この動作が、各データのベリファイが完了するまで繰り返される（Ｓ４３０、Ｓ４３１）。
上記ベリファイ動作において、メモリセルのデータ“３”、“５”、“７”のベリファイにおいて、本来より低い閾値電圧に達した場合で、本来の閾値電圧より低い場合、データキャッシュ内のデータをそれぞれメモリセルのデータ“２”、“４”、“６”と同じに設定する。この状態において、次のプログラム時にビット線に中間電位を供給して書き込み動作を行い。次のベリファイで書き込み完了とする。また、メモリセルに対するデータ“１”の書き込みは、本来より低い閾値電圧に達した場合、以降のプログラムにおいて、ビット線に中間電位を供給して書き込み、本来の閾値電圧まで書き込み動作を行なう。
上記第７の実施形態によれば、データ記憶回路１０にメモリセルのデータ“５”“４”“１”“０”のベリファイに使用するデータを保持するＳＤＤＣを設けている。このため、第３ページのデータを一度に書き込み、ベリファイすることが可能である。このため、書き込み速度を一層高速化することが可能である。
尚、上記第７の実施形態において、ＳＤＤＣは、ＳＤＣとＴＤＣの間に配置した。しかし、これに限らず、例えばＰＤＣとＴＤＣの間で、ＤＤＣと並列に配置することも可能である。
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
図１（ａ）（ｂ）（ｃ）（ｄ）は、メモリセルのデータとメモリセルの閾値電圧の関係を示す図。 不揮発性半導体記憶装置の概略構成を示す図。 第１の実施形態に係り、図２に示すメモリセルアレイ及びビット線制御回路の構成を示す回路図。 図４（ａ）（ｂ）はメモリセル及び選択トランジスタを示す断面図。 メモリセルアレイの１つのＮＡＮＤセルを示す断面図。 図３に示すデータ記憶回路の一例を示す回路図。 ＮＡＮＤセルに対する書き込み順序を示す図。 第１ページのプログラム動作を示すブロックダイアグラム。 第２ページのプログラム動作を示すブロックダイアグラム。 図１０（ａ）（ｂ）は、各データキャッシュとメモリセルのデータの関係を示す図。 図１１（ａ）（ｂ）（ｃ）は、データキャッシュの設定手順を示す図。 図１２（ａ）（ｂ）（ｃ）は、データキャッシュの設定手順を示す図。 図１３（ａ）（ｂ）は、ベリファイ動作時におけるデータキャッシュを示す図。 ベリファイ動作時におけるデータキャッシュを示す図。 ベリファイ動作時におけるデータキャッシュを示す図。 ベリファイ動作時におけるデータキャッシュを示す図。 第１の実施形態の変形例を示すものであり、第２ページのプログラム動作を示すブロックダイアグラム。 図１８（ａ）（ｂ）は、読み出し動作を示すブロックダイアグラム。 第２の実施形態を示すものであり、図３を変形した回路図。 図２０（ａ）（ｂ）（ｃ）は、メモリセルのデータとメモリセルの閾値電圧の関係を示す図。 図２１（ａ）（ｂ）は、メモリセルのデータとメモリセルの閾値電圧の関係を示す図。 図２２（ａ）（ｂ）は、第２の実施形態における書き込み順序の例を示す図。 第２の実施形態に係る第３ページプログラムを示すブロックダイアグラム。 図２３に続く第３ページプログラムを示すブロックダイアグラム。 図２５（ａ）（ｂ）は、第３ページプログラムにおけるデータキャッシュの状態を示す図。 第３ページプログラムにおけるデータキャッシュの状態を示す図。 図２７（ａ）（ｂ）は、それぞれ第１ページ、第２ページの読み出し動作を示すブロックダイアグラム。 第３ページの読み出し動作を示すブロックダイアグラム。 第３の実施形態に係り、第３ページの書き込み動作を示すブロックダイアグラム。 図２９に続く第３ページの書き込み動作を示すブロックダイアグラム。 図３１（ａ）（ｂ）は、それぞれ第１ページ、第２ページの読み出し動作を示すブロックダイアグラム。 フラグセルを複数配置した場合の例を示す図。 図１（ａ）乃至（ｆ）は、第４の実施形態に係るメモリセルのデータとメモリセルの閾値電圧の関係を示す図。 第４の実施形態に係る第１ページの書き込み動作を示すブロックダイアグラム。 第４の実施形態に係る第２ページの書き込み動作を示すブロックダイアグラム。 図３６（ａ）（ｂ）は、第４の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図３７（ａ）（ｂ）は、第４の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 第４の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図３９（ａ）（ｂ）（ｃ）は、第５の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図４０は、第５の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図４１（ａ）（ｂ）は、第５の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図４２（ａ）（ｂ）は、第５の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図４３（ａ）（ｂ）（ｃ）は、第６の実施形態に係るメモリセルのデータとメモリセルの閾値電圧の関係を示す図。 図４４（ａ）（ｂ）は、第６の実施形態に係るメモリセルのデータとメモリセルの閾値電圧の関係を示す図。 第６の実施形態に係る第３ページの書き込み動作を示すブロックダイアグラム。 第６の実施形態に係る第３ページの書き込み動作を示すブロックダイアグラム。 図４７（ａ）（ｂ）は、第６の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図４８（ａ）（ｂ）は、第６の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図４９（ａ）（ｂ）は、第６の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図５０（ａ）（ｂ）は、第６の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 図５１（ａ）（ｂ）は、第６の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 第６の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。 第７の実施形態に係るデータ記憶回路の構成を示す回路図。 第７の実施形態に係る第３ページの書き込み動作を示すブロックダイアグラム。 第７の実施形態に係る第３ページの書き込み動作を示すブロックダイアグラム。 図５６（ａ）（ｂ）は、第７の実施形態に係る各データキャッシュとメモリセルのデータの関係を示す図。
符号の説明
１…メモリセルアレイ、２…ビット線制御回路、３…カラムデコーダ、４…データ入出力バッファ、５…データ入出力端子、６…ワード線制御回路、７…制御信号及び制御電圧発生回路、８…制御信号入力端子、１０…データ記憶回路、１０ａ、１０ｂ〜１０ｅ…フラグ用データ記憶回路、ＰＤＣ…プライマリデータキャッシュ、ＳＤＣ…セコンダリデータキャッシュ、ＤＤＣ…ダイナミックデータキャッシュ、ＴＤＣ…テンポラリデータキャッシュ、ＳＤＤＣ…セコンダリダイナミックデータキャッシュ、ＦＣ１、ＦＣ２〜ＦＣ５…フラグセル。

Claims (34)

  1. ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
    入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、
    前記制御回路は、書き込み動作により、ｋ値（ｋ＜＝ｎ）の閾値電圧に書き込み、
    前記ビット線を一度プリチャージした後、前記ワード線の電位をｉ回変化させて前記メモリセルが、ｉ値（ｉ＜＝ｋ）の閾値電圧に達したかのベリファイを行なうことを特徴とする半導体記憶装置。
  2. 前記制御回路は、
    第１の書き込み動作により、前記メモリセルの閾値電圧を前記第１の閾値電圧から第１の閾値電圧又は第２の閾値電圧（第１の閾値電圧＜第２の閾値電圧）とし、
    第２の書き込み動作により、前記メモリセルの閾値電圧が前記第１の閾値電圧である場合、第１の閾値電圧又は第３の閾値電圧（第１の閾値電圧＜第３の閾値電圧）とし、第２の閾値電圧である場合、第４の閾値電圧（第２の閾値電圧＜＝第４の閾値電圧）又は第５の閾値電圧（第４の閾値電圧＜第５の閾値電圧）とし、
    前記第２の書き込み動作において、前記制御回路は、前記ビット線を一度プリチャージした後、前記ワード線の電位を変化させて前記メモリセルが前記第４の閾値電圧に達したかどうかのベリファイと、前記第５の閾値電圧に達したかどうかのベリファイを行なうことを特徴とする請求項１記載の半導体記憶装置。
  3. ワード線、及びビット線に接続され、４値を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
    入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、
    前記制御回路は、
    第１の書き込み動作により、前記メモリセルの閾値電圧を前記第１の閾値電圧から第１の閾値電圧又は第２の閾値電圧（第１の閾値電圧＜第２の閾値電圧）とし、
    第２の書き込み動作により、前記メモリセルの閾値電圧が前記第１の閾値電圧である場合、第１の閾値電圧又は第３の閾値電圧（第１の閾値電圧＜第３の閾値電圧）とし、第２の閾値電圧である場合、第４の閾値電圧（第２の閾値電圧＜＝第４の閾値電圧）又は第５の閾値電圧（第４の閾値電圧＜第５の閾値電圧）とし、
    前記制御回路は、前記第１、第２の書き込み動作において、プログラム電圧をΔＶｐｇｍづつ上げて、プログラム及びベリファイ動作を繰り返して書き込み動作を行ない、前記第１の書き込み動作時のΔＶｐｇｍは、前記第２の書き込み動作時のΔＶｐｇｍよりも大きい値であることを特徴とする半導体記憶装置。
  4. 前記制御回路は、第３の書き込み動作により、前記メモリセルの閾値電圧が前記第１の閾値電圧である場合、前記第１の閾値電圧又は第６の閾値電圧（第１の閾値電圧＜第６の閾値電圧）とし、
    前記第３の閾値電圧である場合、第７の閾値電圧（第３の閾値電圧＜＝第７の閾値電圧）又は第８の閾値電圧（第７の閾値電圧＜第８の閾値電圧）とし、
    前記第４の閾値電圧である場合、第９の閾値電圧（第４の閾値電圧＜＝第９の閾値電圧）又は第１０の閾値電圧（第９の閾値電圧＜第１０の閾値電圧）とし、
    第５の閾値電圧である場合、第１１の閾値電圧（第５の閾値電圧＜＝第１１の閾値電圧）又は第１２の閾値電圧（第１１の閾値電圧＜＝第１２の閾値電圧）とすることを特徴とする請求項３記載の半導体記憶装置。
  5. 前記制御回路は、前記第３の書き込み動作において、プログラム電圧をΔＶｐｇｍづつ上げて、プログラム及びベリファイ動作を繰り返して書き込み動作を行ない、前記第２の書き込み動作時のΔＶｐｇｍは、前記第３の書き込み動作時のΔＶｐｇｍよりも大きい値であることを特徴とする請求項４記載の半導体記憶装置。
  6. 前記制御回路は、前記第２の書き込み動作において、前記第４の閾値電圧に書き込んでいるメモリセルが接続されたビット線に中間電位を供給することを特徴とする請求項２又は３記載の半導体記憶装置。
  7. 前記制御回路は、前記第２の書き込み動作において、前記第３の閾値電圧に書き込んでいるメモリセルのうち、前記第３の閾値電圧より低い閾値電圧を有するメモリセルの書き込みスピードを遅くすることを特徴とする請求項２又は３記載の半導体記憶装置。
  8. 前記制御回路は、前記ビット線を一度プリチャージした後、ワード線の電位を変化させて前記メモリセルから前記第４の閾値電圧のデータ、前記第５の閾値電圧のデータを読み出すことを特徴とする請求項２又は３記載の半導体記憶装置。
  9. ワード線、及びビット線に接続され、４値を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
    入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、
    前記制御回路は、
    第１の書き込み動作により、前記メモリセルの閾値電圧を前記第１の閾値電圧から第１の閾値電圧又は第２の閾値電圧（第１の閾値電圧＜第２の閾値電圧）とし、
    第２の書き込み動作により、前記メモリセルの閾値電圧が前記第１の閾値電圧である場合、第１の閾値電圧又は第３の閾値電圧（第１の閾値電圧＜第３の閾値電圧）とし、第２の閾値電圧である場合、第４の閾値電圧（第２の閾値電圧＜＝第４の閾値電圧）又は第５の閾値電圧（第４の閾値電圧＜第５の閾値電圧）とし、
    前記制御回路は、前記第２の書き込み動作において、プログラム及びベリファイ動作を繰り返し行ない、前記第３の閾値電圧に達したかどうかをベリファイするベリファイ動作の回数に最大値を設定し、前記ベリファイ動作の回数が前記最大値に達した場合、前記第３の閾値電圧に達したかどうかをベリファイするベリファイ動作をスキップすることを特徴とする半導体記憶装置。
  10. 前記メモリセルと同時に選択される第１のフラグセルをさらに具備し、前記制御回路は、前記第２の書き込み動作時に、前記第１のフラグセルの閾値電圧を前記第１の閾値電圧から前記第３の閾値電圧に変化させることを特徴とする請求項２、３、９の何れかに記載の半導体記憶装置。
  11. 前記メモリセルと同時に選択される第２のフラグセルをさらに具備し、前記制御回路は、前記第２の書き込み動作時に、前記第２のフラグセルの閾値電圧を前記第１の閾値電圧から前記第４の閾値電圧に変化させることを特徴とする請求項２、３、９の何れかに記載の半導体記憶装置。
  12. 前記制御回路は、第１の読み出し動作において、前記第４の閾値電圧で前記メモリセルからデータを読み出し、前記第２のフラグセルにデータが書き込まれている場合、前記読み出したデータを出力し、前記第２のフラグセルにデータが書きこまれていない場合、前記第２の閾値電圧で前記メモリセルから読み出したデータを出力することを特徴とする請求項１１記載の半導体記憶装置。
  13. 前記制御回路は、第２の読み出し動作において、前記第３の閾値電圧で前記メモリセルからデータを読み出し、前記第１のフラグセルにデータが書き込まれている場合、前記読み出したデータを出力し、前記第１のフラグセルにデータが書き込まれていない場合、固定値を出力することを特徴とする請求項１０記載の半導体記憶装置。
  14. 前記制御回路は、第３の書き込み動作により、前記メモリセルの閾値電圧が前記第１の閾値電圧である場合、前記第１の閾値電圧又は第６の閾値電圧（第１の閾値電圧＜第６の閾値電圧）とし、
    前記第３の閾値電圧である場合、第７の閾値電圧（第３の閾値電圧＜＝第７の閾値電圧）又は第８の閾値電圧（第７の閾値電圧＜第８の閾値電圧）とし、
    前記第４の閾値電圧である場合、第９の閾値電圧（第４の閾値電圧＜＝第９の閾値電圧）又は第１０の閾値電圧（第９の閾値電圧＜第１０の閾値電圧）とし、第５の閾値電圧である場合、第１１の閾値電圧（第５の閾値電圧＜＝第１１の閾値電圧）又は第１２の閾値電圧（第１１の閾値電圧＜＝第１２の閾値電圧）とすることを特徴とする請求項２記載の半導体記憶装置。
  15. 前記制御回路は、前記第３の書き込み動作において、プログラム電圧をΔＶｐｇｍづつ上げて、プログラム及びベリファイ動作を繰り返して書き込み動作を行ない、前記第２の書き込み動作時のΔＶｐｇｍは、前記第３の書き込み動作時のΔＶｐｇｍよりも大きい値であることを特徴とする請求項１４記載の半導体記憶装置。
  16. 前記制御回路は、前記第３の書き込み動作の第１回目の書き込み動作により、前記第９の閾値電圧、第１０の閾値電圧、第１１の閾値電圧、及び第１２の閾値電圧への書き込みを行ない、前記第３の書き込み動作の第２回目の書き込み動作により、前記第６の閾値電圧、第７の閾値電圧、及び第８の閾値電圧への書き込みを行なうことを特徴とする請求項１４記載の半導体記憶装置。
  17. 前記第３の書き込み動作の第１回目の書き込み動作において、前記制御回路は、前記ビット線を一度プリチャージした後、前記ワード線の電位を変化させて前記メモリセルが前記第１１の閾値電圧に達したかどうかのベリファイと、前記第１２の閾値電圧に達したかどうかのベリファイを行なうことを特徴とする請求項１４記載の半導体記憶装置。
  18. 前記第３の書き込み動作の第２回目の書き込み動作において、前記制御回路は、前記ビット線を一度プリチャージした後、前記ワード線の電位を変化させて前記メモリセルが前記第７の閾値電圧に達したかどうかのベリファイと、前記第８の閾値電圧に達したかどうかのベリファイを行なうことを特徴とする請求項１４記載の半導体記憶装置。
  19. 前記第３の書き込み動作の第１回目の書き込み動作において、前記制御回路は、前記第１１の閾値電圧に書き込んでいるメモリセルの書き込みスピードを遅くすることを特徴とする請求項１４記載の半導体記憶装置。
  20. 前記第３の書き込み動作の第２回目の書き込み動作において、前記制御回路は、前記第７の閾値電圧に書き込んでいるセルの書き込みスピードを遅くすることを特徴とする請求項１４記載の半導体記憶装置。
  21. 前記第３の書き込み動作の第２回目の書き込み動作において、前記制御回路は、第６の閾値電圧に書き込んでいるセルのうち、第６の閾値電圧より低い閾値電圧を超えたセルの書き込みスピードを遅くすることを特徴とする請求項１４記載の半導体記憶装置。
  22. 第１閾値電圧乃至第ｎ閾値電圧（ｎは２以上の自然数）により、データを記憶するメモリセルと、
    入力データに応じて前記メモリセルに前記第１乃至第ｎ閾値電圧のいずれかを書き込む制御回路とを具備し、
    前記制御回路は、第１回目の書き込み動作により、前記メモリセルに第ｎ閾値電圧、第（ｎ−１）閾値電圧…第（ｎ−ｋ＋１）閾値電圧のｋ値の閾値電圧に書き込み、第２回目の書き込み動作により、前記メモリセルに第（ｎ−ｋ）閾値電圧、第（ｎ−ｋ−１）閾値電圧…第（ｎ−２ｋ＋１）閾値電圧のｋ値の閾値電圧に書き込み、第ｎ／ｋ回目の書き込み動作により、前記メモリセルに第ｋ閾値電圧、第（ｋ−１）閾値電圧…第２閾値電圧の（ｋ−１）値の閾値電圧を書き込むことを特徴とする半導体記憶装置。
  23. 前記各閾値電圧は、第１閾値電圧乃至第ｎ閾値電圧（ｎは２以上の自然数）の順で閾値電圧が高く定義され、書き込み動作により閾値電圧が高くなることを特徴とする請求項２２記載の半導体記憶装置。
  24. 少なくとも１つ以上のデータを記憶するメモリと、
    前記メモリセルに接続され、外部より入力された第１論理レベル又は第２論理レベルのデータを記憶する少なくとも１つ以上のデータ記憶回路と、
    前記データ記憶回路の動作を制御する制御回路とを有し、
    前記制御回路は、前記データ記憶回路に記憶されたデータの論理レベルが、第１論理レベルの場合、第２論理レベルに反転させ、第２論理レベルの場合、第１論理レベルに反転させ、
    前記データ記憶回路に記憶されたデータの論理レベルが第１論理レベルの場合、前記メモリセルに閾値電圧を上げる書き込み動作を行ない、第２論理レベルの場合、前記メモリセルに閾値電圧は変化させず維持させることを特徴とする半導体記憶装置。
  25. ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
    入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、
    前記制御回路は、
    第１の書き込み動作により、ａ1値（a1＜＝ｎ）の閾値電圧に書き込み、第２の書き込み動作により、a2値（a2＜＝ｎ）の閾値電圧に書き込み、第ｋ（ｋは２以上の自然数：ｋ＜＝ｎ）の書き込み動作により、ak値（ak＜＝ｎ）の閾値電圧を書き込み、
    前記第１、第２乃至第ｋの書き込み動作において、プログラム電圧をΔＶｐｇｍづつ上げて、プログラム及びベリファイ動作を繰り返して書き込み動作を行ない、
    前記第１、第２乃至第ｋの書き込み動作時のΔＶｐｇｍは、第１のΔＶｐｇｍ＞第２のΔＶｐｇｍ…＞第ｋのΔＶｐｇｍであることを特徴とする半導体記憶装置。
  26. 第１閾値電圧乃至第ｎ閾値電圧（ｎは２以上の自然数）の順で閾値電圧が高く定義され、書き込み動作により閾値電圧が高くなり、前記第１閾値電圧乃至第ｎ閾値電圧により、データを記憶するメモリセルと、
    入力データに応じて前記メモリセルに前記第１乃至第ｎ閾値電圧のいずれかを書き込む制御回路とを具備し、
    前記制御回路は、第１回目の書き込み動作により、前記メモリセルに第ｎ閾値電圧、第（ｎ−１）閾値電圧…第（ｎ−ｋ１＋１）閾値電圧のｋ１値の閾値電圧に書き込み、第２回目の書き込み動作により、前記メモリセルに第（ｎ−ｋ１）閾値電圧、第（ｎ−ｋ１−１）閾値電圧…第（ｎ−ｋ１−ｋ２＋１）閾値電圧のｋ２値の閾値電圧に書き込み、第ｉ回目の書き込み動作により、前記メモリセルに第ｋｉ閾値電圧、第（ｋｉ−１）閾値電圧…第２閾値電圧の（ｋｉ−１）値の閾値電圧を書き込むことを特徴とする半導体記憶装置。
  27. 前記メモリセルは、ＮＡＮＤ型フラッシュメモリを構成することを特徴とする請求項１、３、９、２２、２４、２５、２６の何れかに記載の半導体記憶装置。
  28. ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
    入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルにデータを書き込む制御回路と、
    前記ビット線に接続され、少なくとも１ビット以上のデータを記憶するデータ記憶回路を具備し、
    前記制御回路は、書き込み動作により、メモリセルの閾値電圧が第ｋ値の閾値電圧に達したかのベリファイ時、前記第ｋ値の閾値電圧より低い閾値電圧でベリファイ動作を行ない、前記メモリセルの閾値電圧が前記第ｋ値の閾値電圧より低い閾値電圧を越えている場合、前記データ記憶回路内のデータを第ｋ値より低い第ｉ値の閾値電圧（ｉ＜ｋ）への書き込みと同じデータに設定することを特徴とする半導体記憶装置。
  29. 前記制御回路は、前記第ｋ値の閾値電圧に達したかのベリファイ動作前に、前記第ｉ値の閾値電圧に達したかのベリファイ動作を行なうことを特徴とする請求項２８記載の半導体記憶装置。
  30. 前記制御回路は、前記第ｉ値の閾値電圧への書き込み時、書き込み速度を遅くすることことを特徴とする請求項２８記載の半導体記憶装置。
  31. 前記制御回路は、前記第ｉ値の閾値電圧への書き込み時、前記メモリセルのビット線に中間電位を供給することを特徴とする請求項３０記載の半導体記憶装置。
  32. 前記ｋ値のデータを書き込む際、第１の書き込み動作において上位ｋ／２個のデータを書き込み、第２の書き込み動作において下位ｋ／２個のデータを書き込むことを特徴とする請求項２８記載の半導体記憶装置。
  33. ｋ（ｋは２以上の自然数）ビットを記憶するメモリセルと、
    外部から入力されるデータ、及びメモリセルから読み出されたデータを記憶する第１の記憶回路と、
    前記第１の記憶回路に記憶されたデータを記憶する第２の記憶回路と、
    前記メモリセルから読み出されたデータを記憶するた第３の記憶回路と、
    前記第３の記憶回路に記憶されたデータを記憶する第４の記憶回路とを具備し、
    書き込み動作時、前記メモリセルが記憶しているデータに応じて、前記第１乃至第４の記憶回路のデータを保持又は変更し、第３ページの書き込み動作において、８値のデータを同じに書き込む制御回路と
    を具備すること特徴とする半導体記憶装置。
  34. ワード線、及びビット線に接続され、ｎ値（ｎは３以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
    入力データに応じて前記ワード線、ビット線の電位を制御し、前記メモリセルからデータを読み出す制御回路とを具備し、
    前記制御回路は、前記ビット線を一度プリチャージした後、前記ワード線の電位をｉ回変化させて前記メモリセルのデータを読み出すことを特徴とする半導体記憶装置。
JP2004160165A 2004-01-30 2004-05-28 半導体記憶装置 Active JP4170952B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2004160165A JP4170952B2 (ja) 2004-01-30 2004-05-28 半導体記憶装置
US10/988,592 US7245528B2 (en) 2004-01-30 2004-11-16 Semiconductor memory device which stores plural data in a cell
KR20040107347A KR100688369B1 (ko) 2004-01-30 2004-12-16 셀 내에 복수 데이터를 기억시키는 반도체 메모리 장치
US11/759,627 US7376009B2 (en) 2004-01-30 2007-06-07 Semiconductor memory device which stores plural data in a cell
US12/117,767 US7738302B2 (en) 2004-01-30 2008-05-09 Semiconductor memory device with stores plural data in a cell
US12/775,571 US8154930B2 (en) 2004-01-30 2010-05-07 Semiconductor memory device which stores plural data in a cell
US13/413,779 US8385130B2 (en) 2004-01-30 2012-03-07 Semiconductor memory device which stores plural data in a cell
US13/754,057 US8542538B2 (en) 2004-01-30 2013-01-30 Semiconductor memory device which stores plural data in a cell
US14/017,611 US9142299B2 (en) 2004-01-30 2013-09-04 Semiconductor memory device which stores plural data in a cell
US14/825,858 US9390802B2 (en) 2004-01-30 2015-08-13 Semiconductor memory device which stores plural data in a cell
US15/175,806 US9627048B2 (en) 2004-01-30 2016-06-07 Semiconductor memory device which stores plural data in a cell
US15/453,302 US9858992B2 (en) 2004-01-30 2017-03-08 Semiconductor memory device which stores plural data in a cell
US15/832,557 US10096358B2 (en) 2004-01-30 2017-12-05 Semiconductor memory device which stores plural data in a cell
US16/125,601 US10431297B2 (en) 2004-01-30 2018-09-07 Semiconductor memory device which stores plural data in a cell
US16/539,205 US10699781B2 (en) 2004-01-30 2019-08-13 Semiconductor memory device which stores plural data in a cell
US16/857,611 US10878895B2 (en) 2004-01-30 2020-04-24 Semiconductor memory device which stores plural data in a cell
US17/101,431 US11309019B2 (en) 2004-01-30 2020-11-23 Semiconductor memory device which stores plural data in a cell

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004024475 2004-01-30
JP2004160165A JP4170952B2 (ja) 2004-01-30 2004-05-28 半導体記憶装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2008099646A Division JP2008176924A (ja) 2004-01-30 2008-04-07 半導体記憶装置
JP2008177382A Division JP2008282526A (ja) 2004-01-30 2008-07-07 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2005243205A true JP2005243205A (ja) 2005-09-08
JP4170952B2 JP4170952B2 (ja) 2008-10-22

Family

ID=34810177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160165A Active JP4170952B2 (ja) 2004-01-30 2004-05-28 半導体記憶装置

Country Status (3)

Country Link
US (15) US7245528B2 (ja)
JP (1) JP4170952B2 (ja)
KR (1) KR100688369B1 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193911A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 半導体記憶装置
US7292474B2 (en) 2006-01-31 2007-11-06 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JP2007335069A (ja) * 2006-06-12 2007-12-27 Samsung Electronics Co Ltd 不揮発性メモリ装置及びその動作方法
JP2008065977A (ja) * 2006-09-06 2008-03-21 Samsung Electronics Co Ltd マルチレベル不揮発性メモリ装置でのプログラム方法
JP2008090993A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc ナンドフラッシュメモリ素子のプログラム方法
JP2008165967A (ja) * 2006-12-28 2008-07-17 Samsung Electronics Co Ltd カップリング効果を低下させるメモリセルプログラミング方法
JP2008198337A (ja) * 2007-01-17 2008-08-28 Toshiba Corp 半導体記憶装置
JP2008269773A (ja) * 2007-04-24 2008-11-06 Hynix Semiconductor Inc フラッシュメモリ素子の動作方法及びそのための制御回路
JP2009004077A (ja) * 2007-06-22 2009-01-08 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその動作方法
US7505312B2 (en) 2006-01-31 2009-03-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device capable of controlling proximity effect due to coupling between adjacent charge storage layers
JP2009059453A (ja) * 2007-09-03 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
JP2009129479A (ja) * 2007-11-20 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の閾値制御方法
JP2010040109A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 不揮発性半導体記憶装置
US7916547B2 (en) 2007-09-14 2011-03-29 Kabushiki Kaisha Toshiba Method for controlling a non-volatile semiconductor memory device
JP2011150788A (ja) * 2011-05-13 2011-08-04 Toshiba Corp 半導体記憶装置
US8054682B2 (en) 2008-09-23 2011-11-08 Samsung Electronics Co., Ltd. Non-volatile memory device and page buffer circuit thereof
JP2011253608A (ja) * 2010-05-31 2011-12-15 Samsung Electronics Co Ltd ダイナミック検証モード選択を有する不揮発性メモリー装置とその動作方法、駆動方法、並びにプログラミング方法、メモリーシステム、メモリーカード及びソリッドステートドライバー
JP2012014827A (ja) * 2011-09-12 2012-01-19 Toshiba Corp 半導体記憶装置
US8456920B2 (en) 2010-04-09 2013-06-04 Kabushiki Kaisha Toshiba Semiconductor memory device capable of executing high-speed page copy
JP2013232259A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体記憶装置
JP2013254542A (ja) * 2012-06-07 2013-12-19 Toshiba Corp 半導体メモリ
US9349442B2 (en) 2014-04-16 2016-05-24 Kabushiki Kaisha Toshiba Semiconductor memory device

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
JP4041057B2 (ja) * 2003-11-13 2008-01-30 株式会社東芝 不揮発性半導体記憶装置
JP4170952B2 (ja) * 2004-01-30 2008-10-22 株式会社東芝 半導体記憶装置
JP4786171B2 (ja) 2004-12-10 2011-10-05 株式会社東芝 半導体記憶装置
US7158421B2 (en) * 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US7420847B2 (en) * 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
JP4832767B2 (ja) * 2005-02-03 2011-12-07 株式会社東芝 半導体集積回路装置及びそのデータプログラム方法
US7206230B2 (en) * 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7447078B2 (en) 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
US7463521B2 (en) * 2005-04-01 2008-12-09 Sandisk Corporation Method for non-volatile memory with managed execution of cached data
JP4991131B2 (ja) * 2005-08-12 2012-08-01 株式会社東芝 半導体記憶装置
US7813170B2 (en) * 2005-11-11 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor memory device capable of memorizing multivalued data
JP4836548B2 (ja) * 2005-11-11 2011-12-14 株式会社東芝 半導体集積回路装置
JP4734110B2 (ja) * 2005-12-14 2011-07-27 株式会社東芝 不揮発性半導体記憶装置
US7567472B2 (en) 2006-04-12 2009-07-28 Micron Technology, Inc. Memory block testing
US7583545B2 (en) * 2006-05-21 2009-09-01 Sandisk Il Ltd Method of storing data in a multi-bit-cell flash memory
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7894269B2 (en) * 2006-07-20 2011-02-22 Sandisk Corporation Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells
KR100771883B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
KR100909961B1 (ko) * 2006-10-10 2009-07-29 삼성전자주식회사 프로그램 전압 발생 회로 및 방법, 그리고 이를 이용한불휘발성 메모리 장치
US8059456B2 (en) * 2006-11-07 2011-11-15 Sandisk Il Ltd. Programming a NAND flash memory with reduced program disturb
ITTO20060931A1 (it) * 2006-12-29 2008-06-30 Intel Corp Sistemi e metodi per ridurre l'interferenza fra celle di memoria
US7660166B2 (en) * 2007-01-31 2010-02-09 Sandisk Il Ltd. Method of improving programming precision in flash memory
US7738295B2 (en) * 2007-01-31 2010-06-15 Micron Technology, Inc. Programming a non-volatile memory device
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming
US8365040B2 (en) * 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8650352B2 (en) 2007-09-20 2014-02-11 Densbits Technologies Ltd. Systems and methods for determining logical values of coupled flash memory cells
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009053961A2 (en) 2007-10-25 2009-04-30 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
US8565019B2 (en) * 2007-11-20 2013-10-22 Kabushiki Kaisha Toshiba Method for controlling threshold value in nonvolatile semiconductor memory device
WO2009072103A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
WO2009072104A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
US8607128B2 (en) 2007-12-05 2013-12-10 Densbits Technologies Ltd. Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications
US7688638B2 (en) * 2007-12-07 2010-03-30 Sandisk Corporation Faster programming of multi-level non-volatile storage through reduced verify operations
WO2009074979A2 (en) * 2007-12-12 2009-06-18 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8327246B2 (en) 2007-12-18 2012-12-04 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
KR100938092B1 (ko) * 2008-03-10 2010-01-21 주식회사 하이닉스반도체 플래시 메모리 소자의 동작 방법
WO2009118720A2 (en) 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
KR100967003B1 (ko) * 2008-05-29 2010-07-02 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
TWI473117B (zh) * 2008-06-04 2015-02-11 A Data Technology Co Ltd 具資料修正功能之快閃記憶體儲存裝置
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
KR101005145B1 (ko) * 2009-03-06 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
EP2267724A1 (fr) * 2009-06-26 2010-12-29 STMicroelectronics Rousset SAS Architecture de mémoire EEPROM optimisée pour les mémoires embarquées
US20100332922A1 (en) * 2009-06-30 2010-12-30 Mediatek Inc. Method for managing device and solid state disk drive utilizing the same
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8305812B2 (en) 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8700970B2 (en) 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US9104610B2 (en) 2010-04-06 2015-08-11 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
JP5198529B2 (ja) * 2010-09-22 2013-05-15 株式会社東芝 不揮発性半導体記憶装置
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US8472280B2 (en) 2010-12-21 2013-06-25 Sandisk Technologies Inc. Alternate page by page programming scheme
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
KR101799765B1 (ko) 2011-11-21 2017-11-22 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US9190162B2 (en) 2012-03-13 2015-11-17 Micron Technology, Inc. Nonconsecutive sensing of multilevel memory cells
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
KR101996004B1 (ko) * 2012-05-29 2019-07-03 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9053819B2 (en) 2012-07-11 2015-06-09 Sandisk Technologies Inc. Programming method to tighten threshold voltage width with avoiding program disturb
KR20140020154A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 소거 방법
US9081664B2 (en) * 2012-08-10 2015-07-14 Kabushiki Kaisha Toshiba Memory system capable of preventing data destruction
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
JP2014175028A (ja) * 2013-03-08 2014-09-22 Toshiba Corp 不揮発性半導体記憶装置
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
KR102090677B1 (ko) 2013-09-16 2020-03-18 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9230674B1 (en) * 2014-10-22 2016-01-05 Synopsys, Inc. Non-volatile memory with negative bias
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10289480B2 (en) * 2015-03-12 2019-05-14 Toshiba Memory Corporation Memory system
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US20170025179A1 (en) * 2015-07-24 2017-01-26 Macronix International Co., Ltd. Non-volatile memory device for reducing bit line recovery time
US9378809B1 (en) * 2015-08-05 2016-06-28 Apple Inc. Relaxing verification conditions in memory programming and erasure operations
US9842655B2 (en) * 2015-12-08 2017-12-12 Intel Corporation Reducing verification checks when programming a memory device
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US10146604B2 (en) * 2016-08-23 2018-12-04 Oracle International Corporation Bad block detection and predictive analytics in NAND flash storage devices
JP2018147535A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP6779819B2 (ja) * 2017-03-22 2020-11-04 キオクシア株式会社 半導体記憶装置
JP2020087491A (ja) * 2018-11-21 2020-06-04 キオクシア株式会社 半導体記憶装置
US11264110B2 (en) 2020-02-13 2022-03-01 Sandisk Technologies Llc Refresh operations for memory cells based on susceptibility to read errors
US11043280B1 (en) 2020-02-13 2021-06-22 Sandisk Technologies Llc Refresh operations for dedicated groups of blocks of memory cells
JP2021182458A (ja) * 2020-05-19 2021-11-25 キオクシア株式会社 半導体記憶装置

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163147A (en) * 1978-01-20 1979-07-31 Sperry Rand Corporation Double bit error correction using double bit complementing
US5357462A (en) 1991-09-24 1994-10-18 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
US6240018B1 (en) * 1993-03-31 2001-05-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having verify function
US5555204A (en) * 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US6723811B1 (en) * 1994-12-28 2004-04-20 Cambridge Display Technology Ltd. Polymers for use in optical device
JPH08194679A (ja) * 1995-01-19 1996-07-30 Texas Instr Japan Ltd ディジタル信号処理方法及び装置並びにメモリセル読出し方法
JP3210259B2 (ja) 1996-04-19 2001-09-17 株式会社東芝 半導体記憶装置及び記憶システム
US5969985A (en) * 1996-03-18 1999-10-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP3740212B2 (ja) * 1996-05-01 2006-02-01 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JPH09326197A (ja) 1996-06-06 1997-12-16 Toshiba Corp 不揮発性半導体記憶装置及びビット線充電方法
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
JP3409986B2 (ja) * 1997-01-31 2003-05-26 株式会社東芝 多値メモリ
JP3481817B2 (ja) 1997-04-07 2003-12-22 株式会社東芝 半導体記憶装置
JPH11149788A (ja) * 1997-11-17 1999-06-02 Oki Electric Ind Co Ltd 半導体記憶装置及びその制御方法
US6058042A (en) * 1997-12-26 2000-05-02 Sony Corporation Semiconductor nonvolatile memory device and method of data programming the same
JP3883687B2 (ja) * 1998-02-16 2007-02-21 株式会社ルネサステクノロジ 半導体装置、メモリカード及びデータ処理システム
US6333871B1 (en) * 1998-02-16 2001-12-25 Hitachi, Ltd. Nonvolatile semiconductor memory including a controller for providing an improved reprogram operation
JP3204200B2 (ja) * 1998-02-25 2001-09-04 日本電気株式会社 半導体メモリ装置
US5934190A (en) 1998-03-20 1999-08-10 Charles M. Jessup Extruded plastic screen printing frame protector with integral hinged arm
JP4090570B2 (ja) * 1998-06-02 2008-05-28 株式会社ルネサステクノロジ 半導体装置、データ処理システム及び不揮発性メモリセルの閾値変更方法
JP3590270B2 (ja) 1998-08-26 2004-11-17 株式会社東芝 半導体記憶装置
JP2000078872A (ja) 1998-09-01 2000-03-14 Yaskawa Electric Corp 可動体の制御方法
JP4306042B2 (ja) 1998-09-16 2009-07-29 ソニー株式会社 不揮発性半導体記憶装置、並びに不揮発性半導体記憶装置のベリファイ方法及び読み出し方法
JP4154771B2 (ja) 1998-11-10 2008-09-24 ソニー株式会社 不揮発性半導体記憶装置およびそのデータ書き込み方法
JP2000163977A (ja) 1998-11-20 2000-06-16 Sony Corp 不揮発性半導体記憶装置及びそのデータ書き込み方法
JP2000163976A (ja) 1998-11-30 2000-06-16 Sony Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置のベリファイ方法
JP3905990B2 (ja) 1998-12-25 2007-04-18 株式会社東芝 記憶装置とその記憶方法
US6407944B1 (en) * 1998-12-29 2002-06-18 Samsung Electronics Co., Ltd. Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices
JP4246831B2 (ja) 1999-02-08 2009-04-02 株式会社東芝 半導体集積回路装置のデータ判別方法
US6314026B1 (en) * 1999-02-08 2001-11-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device using local self boost technique
US6552580B2 (en) * 1999-05-24 2003-04-22 Level One Communications Inc. Bias technique for operating point control in multistage circuits
JP3420121B2 (ja) * 1999-06-30 2003-06-23 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2001067884A (ja) 1999-08-31 2001-03-16 Hitachi Ltd 不揮発性半導体記憶装置
USRE40110E1 (en) * 1999-09-20 2008-02-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device for storing multivalued data
JP2001093288A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP3569185B2 (ja) * 1999-12-24 2004-09-22 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置
US6246610B1 (en) * 2000-02-22 2001-06-12 Advanced Micro Devices, Inc. Symmetrical program and erase scheme to improve erase time degradation in NAND devices
JP4322395B2 (ja) 2000-04-27 2009-08-26 株式会社東芝 不揮発性半導体記憶装置
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
JP2001325794A (ja) * 2000-05-16 2001-11-22 Mitsubishi Electric Corp 半導体記憶装置
JP3653449B2 (ja) * 2000-06-15 2005-05-25 シャープ株式会社 不揮発性半導体記憶装置
JP3117691B1 (ja) 2000-08-03 2000-12-18 生化学工業株式会社 新規ヘパリチナーゼ及びその製造法
JP3922516B2 (ja) * 2000-09-28 2007-05-30 株式会社ルネサステクノロジ 不揮発性メモリと不揮発性メモリの書き込み方法
JP4184586B2 (ja) * 2000-09-28 2008-11-19 株式会社東芝 半導体記憶装置
JP4082482B2 (ja) * 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 記憶システムおよびデータ処理システム
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
JP2002288988A (ja) * 2001-03-28 2002-10-04 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPWO2002082460A1 (ja) * 2001-04-02 2004-07-29 株式会社日立製作所 半導体不揮発性記憶装置
US6584017B2 (en) * 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
JP2003032700A (ja) 2001-07-17 2003-01-31 Hitachi Ltd 映像処理装置
JP3870772B2 (ja) * 2001-12-06 2007-01-24 セイコーエプソン株式会社 半導体記憶装置およびそれを用いた電子機器
JP3977799B2 (ja) * 2003-12-09 2007-09-19 株式会社東芝 不揮発性半導体記憶装置
US7301806B2 (en) * 2001-12-27 2007-11-27 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device adapted to store a multi-valued in a single memory cell
JP3908957B2 (ja) * 2002-01-24 2007-04-25 シャープ株式会社 不揮発性半導体メモリ装置
US7190620B2 (en) * 2002-01-31 2007-03-13 Saifun Semiconductors Ltd. Method for operating a memory device
JP4004811B2 (ja) * 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
JP2003242787A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6731528B2 (en) * 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
JP2004022070A (ja) * 2002-06-17 2004-01-22 Renesas Technology Corp 半導体記憶装置
JP2003109385A (ja) 2002-06-17 2003-04-11 Fujitsu Ltd 半導体装置
US6894931B2 (en) * 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4270832B2 (ja) 2002-09-26 2009-06-03 株式会社東芝 不揮発性半導体メモリ
US7136304B2 (en) * 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
KR100521364B1 (ko) * 2002-11-18 2005-10-12 삼성전자주식회사 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US6657891B1 (en) * 2002-11-29 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
JP3935139B2 (ja) * 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
KR100496866B1 (ko) * 2002-12-05 2005-06-22 삼성전자주식회사 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7050346B2 (en) * 2003-07-29 2006-05-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and electric device with the same
US6914823B2 (en) * 2003-07-29 2005-07-05 Sandisk Corporation Detecting over programmed memory after further programming
US7108226B2 (en) 2003-10-10 2006-09-19 The Boeing Company Interior seating architecture for aircraft
JP4041057B2 (ja) * 2003-11-13 2008-01-30 株式会社東芝 不揮発性半導体記憶装置
US6965534B2 (en) * 2003-12-16 2005-11-15 Infineon Technologies Ag Random access memory using precharge timers in test mode
US6937511B2 (en) * 2004-01-27 2005-08-30 Macronix International Co., Ltd. Circuit and method for programming charge storage memory cells
JP4170952B2 (ja) * 2004-01-30 2008-10-22 株式会社東芝 半導体記憶装置
US7009887B1 (en) * 2004-06-03 2006-03-07 Fasl Llc Method of determining voltage compensation for flash memory devices
US6934190B1 (en) * 2004-06-09 2005-08-23 Advanced Micro Devices, Inc. Ramp source hot-hole programming for trap based non-volatile memory devices
EP2348713B1 (en) * 2004-07-01 2015-07-29 Mitsubishi Electric Corporation Video information encoding method and apparatus
JP4113166B2 (ja) * 2004-07-20 2008-07-09 株式会社東芝 半導体記憶装置
US7106226B2 (en) * 2004-09-28 2006-09-12 Mediatek, Inc. Determination of key bit positions in gray codes
JP4713873B2 (ja) * 2004-11-12 2011-06-29 株式会社東芝 半導体記憶装置
JP4786171B2 (ja) * 2004-12-10 2011-10-05 株式会社東芝 半導体記憶装置
JP4768298B2 (ja) * 2005-03-28 2011-09-07 株式会社東芝 不揮発性半導体記憶装置
US7403424B2 (en) * 2005-03-31 2008-07-22 Sandisk Corporation Erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells
US7486530B2 (en) * 2005-04-28 2009-02-03 Micron Technology, Inc. Method of comparison between cache and data register for non-volatile memory
KR100648286B1 (ko) * 2005-07-04 2006-11-23 삼성전자주식회사 단일의 페이지 버퍼 구조로 멀티-비트 및 단일-비트프로그램 동작을 수행하는 플래시 메모리 장치
JP4846314B2 (ja) * 2005-09-22 2011-12-28 株式会社東芝 半導体記憶装置
US7813170B2 (en) * 2005-11-11 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor memory device capable of memorizing multivalued data
US7286423B2 (en) * 2006-02-27 2007-10-23 Freescale Semiconductor, Inc. Bit line precharge in embedded memory
JP5142478B2 (ja) * 2006-04-13 2013-02-13 株式会社東芝 半導体記憶装置
JP4945187B2 (ja) * 2006-07-31 2012-06-06 株式会社東芝 半導体記憶装置
KR100771520B1 (ko) * 2006-10-23 2007-10-30 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US8842076B2 (en) 2008-07-07 2014-09-23 Rockstar Consortium Us Lp Multi-touch touchscreen incorporating pen tracking
US7940546B2 (en) * 2009-01-30 2011-05-10 Arm Limited ROM array
KR101036720B1 (ko) * 2009-02-02 2011-05-24 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR101015644B1 (ko) * 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이를 프로그램하는 방법
US8295098B2 (en) * 2010-06-16 2012-10-23 Micron Technology, Inc. Local sensing in a memory device
KR101666941B1 (ko) * 2010-07-06 2016-10-17 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 반도체 시스템
JP2012032238A (ja) 2010-07-29 2012-02-16 Sakura Seiki Kk 組織アレイの作製方法
JP2012069186A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
US8829135B2 (en) 2011-06-03 2014-09-09 Basf Se Process for continuously producing water-absorbing polymer particles
JP2013118028A (ja) 2011-12-02 2013-06-13 Toshiba Corp 半導体記憶装置
JP2014157650A (ja) 2013-02-18 2014-08-28 Toshiba Corp 半導体記憶装置

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007193911A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 半導体記憶装置
US7505312B2 (en) 2006-01-31 2009-03-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device capable of controlling proximity effect due to coupling between adjacent charge storage layers
US7292474B2 (en) 2006-01-31 2007-11-06 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JP2007335069A (ja) * 2006-06-12 2007-12-27 Samsung Electronics Co Ltd 不揮発性メモリ装置及びその動作方法
JP2008065977A (ja) * 2006-09-06 2008-03-21 Samsung Electronics Co Ltd マルチレベル不揮発性メモリ装置でのプログラム方法
JP2008090993A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc ナンドフラッシュメモリ素子のプログラム方法
JP2008165967A (ja) * 2006-12-28 2008-07-17 Samsung Electronics Co Ltd カップリング効果を低下させるメモリセルプログラミング方法
JP2008198337A (ja) * 2007-01-17 2008-08-28 Toshiba Corp 半導体記憶装置
JP2008269773A (ja) * 2007-04-24 2008-11-06 Hynix Semiconductor Inc フラッシュメモリ素子の動作方法及びそのための制御回路
JP2009004077A (ja) * 2007-06-22 2009-01-08 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその動作方法
JP2009059453A (ja) * 2007-09-03 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
KR101160748B1 (ko) 2007-09-03 2012-06-28 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 메모리 시스템
US7916547B2 (en) 2007-09-14 2011-03-29 Kabushiki Kaisha Toshiba Method for controlling a non-volatile semiconductor memory device
USRE48244E1 (en) 2007-09-14 2020-10-06 Toshiba Memory Corporation Non-volatile semiconductor memory device including application of different voltages to memory cells based on their proximity to a selected memory cell
USRE46749E1 (en) 2007-09-14 2018-03-06 Toshiba Memory Corporation Method for controlling a non-volatile semiconductor memory device
JP2009129479A (ja) * 2007-11-20 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の閾値制御方法
JP2010040109A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 不揮発性半導体記憶装置
US8054682B2 (en) 2008-09-23 2011-11-08 Samsung Electronics Co., Ltd. Non-volatile memory device and page buffer circuit thereof
US8456920B2 (en) 2010-04-09 2013-06-04 Kabushiki Kaisha Toshiba Semiconductor memory device capable of executing high-speed page copy
JP2011253608A (ja) * 2010-05-31 2011-12-15 Samsung Electronics Co Ltd ダイナミック検証モード選択を有する不揮発性メモリー装置とその動作方法、駆動方法、並びにプログラミング方法、メモリーシステム、メモリーカード及びソリッドステートドライバー
US9224483B2 (en) 2010-05-31 2015-12-29 Samsung Electronics Co., Ltd. Nonvolatile memory device, system and programming method with dynamic verification mode selection
JP2011150788A (ja) * 2011-05-13 2011-08-04 Toshiba Corp 半導体記憶装置
JP2012014827A (ja) * 2011-09-12 2012-01-19 Toshiba Corp 半導体記憶装置
US8837213B2 (en) 2012-04-27 2014-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device which stores multilevel data
JP2013232259A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体記憶装置
JP2013254542A (ja) * 2012-06-07 2013-12-19 Toshiba Corp 半導体メモリ
US9390800B2 (en) 2012-06-07 2016-07-12 Kabushiki Kaisha Toshiba Semiconductor memory and semiconductor memory control method
US9761307B2 (en) 2014-04-16 2017-09-12 Toshiba Memory Corporation Semiconductor memory device
US9953704B2 (en) 2014-04-16 2018-04-24 Toshiba Memory Corporation Semiconductor memory device
US10418096B2 (en) 2014-04-16 2019-09-17 Toshiba Memory Corporation Semiconductor memory device
US9349442B2 (en) 2014-04-16 2016-05-24 Kabushiki Kaisha Toshiba Semiconductor memory device
US10818348B2 (en) 2014-04-16 2020-10-27 Toshiba Memory Corporation Semiconductor memory device
US11074969B2 (en) 2014-04-16 2021-07-27 Toshiba Memory Corporation Semiconductor memory device
US11651817B2 (en) 2014-04-16 2023-05-16 Kioxia Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US9142299B2 (en) 2015-09-22
US20120163091A1 (en) 2012-06-28
US10878895B2 (en) 2020-12-29
US20190074057A1 (en) 2019-03-07
KR100688369B1 (ko) 2007-03-02
US10699781B2 (en) 2020-06-30
US11309019B2 (en) 2022-04-19
KR20050078193A (ko) 2005-08-04
US20080219058A1 (en) 2008-09-11
US20100214852A1 (en) 2010-08-26
US8154930B2 (en) 2012-04-10
US20160284396A1 (en) 2016-09-29
US20140029337A1 (en) 2014-01-30
US20200251165A1 (en) 2020-08-06
US20070253250A1 (en) 2007-11-01
US10096358B2 (en) 2018-10-09
US7376009B2 (en) 2008-05-20
US9858992B2 (en) 2018-01-02
US9390802B2 (en) 2016-07-12
US20170178721A1 (en) 2017-06-22
US20050169057A1 (en) 2005-08-04
US8385130B2 (en) 2013-02-26
US10431297B2 (en) 2019-10-01
US9627048B2 (en) 2017-04-18
US20130148424A1 (en) 2013-06-13
US8542538B2 (en) 2013-09-24
US20210104274A1 (en) 2021-04-08
US7738302B2 (en) 2010-06-15
US20150348618A1 (en) 2015-12-03
JP4170952B2 (ja) 2008-10-22
US20190362781A1 (en) 2019-11-28
US7245528B2 (en) 2007-07-17
US20180096723A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
JP4170952B2 (ja) 半導体記憶装置
US6657891B1 (en) Semiconductor memory device for storing multivalued data
US7016226B2 (en) Semiconductor memory device for storing multivalued data
US7295468B2 (en) Nonvolatile semiconductor memory device
JP4713873B2 (ja) 半導体記憶装置
JP5284391B2 (ja) 半導体記憶装置
JP4489084B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4170952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350