JP2008165967A - カップリング効果を低下させるメモリセルプログラミング方法 - Google Patents
カップリング効果を低下させるメモリセルプログラミング方法 Download PDFInfo
- Publication number
- JP2008165967A JP2008165967A JP2007332544A JP2007332544A JP2008165967A JP 2008165967 A JP2008165967 A JP 2008165967A JP 2007332544 A JP2007332544 A JP 2007332544A JP 2007332544 A JP2007332544 A JP 2007332544A JP 2008165967 A JP2008165967 A JP 2008165967A
- Authority
- JP
- Japan
- Prior art keywords
- critical voltage
- programming
- voltage distribution
- memory cell
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】複数個の臨界電圧分布を有するメモリセルにnビットのデータをプログラミングするメモリセルプログラミング方法である。本発明によるメモリセルプログラミング方法は、順次に行われる第1ないし第nプログラミングステップを含み、第1ないし第nプログラミングステップは、複数個の臨界電圧分布を利用して第1ないし第nビットをそれぞれプログラミングし、第nプログラミングステップで利用される臨界電圧分布間の臨界電圧差は、残りのプログラミングステップで利用される臨界電圧分布間の臨界電圧差のうち少なくとも一つより小さい。
【選択図】図5
Description
セルトランジスタのプログラム動作は、制御ゲートに電源電圧より高い電圧を印加し、ドレイン及びバルクに接地電圧を印加することによって行われる。かかるバイアス条件下で、電子がF−Nトンネリング効果によりセルトランジスタのフローティングゲートに注入される。このとき、プログラムされたセルトランジスタの臨界電圧は高くなる。
2 第2臨界電圧分布
3 第3臨界電圧分布
Claims (20)
- 複数個の臨界電圧分布を有するメモリセルにnビットのデータをプログラミングするメモリセルプログラミング方法において、
前記複数個の臨界電圧分布を利用して第1ないし第nビットをそれぞれプログラミングし、順次に行われる第1ないし第nプログラミングステップを具備し、
前記第nプログラミングステップで利用される臨界電圧分布間の臨界電圧差は、残りのプログラミングステップで利用される臨界電圧分布間の臨界電圧差のうち少なくとも一つより小さいことを特徴とするメモリセルプログラミング方法。 - 前記第1ないし第nプログラミングステップで利用される臨界電圧分布間の臨界電圧差は、順次に減少することを特徴とする請求項1に記載のメモリセルプログラミング方法。
- 前記第1ないし第nプログラミングステップのうち、前記第i(iは、1より大きく、n以下である自然数)プログラミングステップで利用される臨界電圧分布間の臨界電圧差は、j(jは、iより小さい自然数)プログラミングステップで利用される臨界電圧分布間の臨界電圧差より小さいか、または同じであることを特徴とする請求項1に記載のメモリセルプログラミング方法。
- 前記第nプログラミングステップで利用される臨界電圧分布間の臨界電圧差は、第1ないし第nプログラミングステップで利用される臨界電圧分布間の臨界電圧差のうち最も小さいことを特徴とする請求項1に記載のメモリセルプログラミング方法。
- 前記第nプログラミングステップで利用される臨界電圧分布間の臨界電圧差は、第1ないし第n−1プログラミングステップで利用される臨界電圧分布間の臨界電圧差より小さいか、または臨界電圧差と同じであることを特徴とする請求項1に記載のメモリセルプログラミング方法。
- 前記第1プログラミングステップで利用される臨界電圧分布間の臨界電圧差は、残りのプログラミングステップで利用される臨界電圧分布間の臨界電圧差のうち少なくとも一つより大きいことを特徴とする請求項1に記載のメモリセルプログラミング方法。
- 前記第1プログラミングステップで利用される臨界電圧分布間の臨界電圧差は、第1ないし第nプログラミングステップで利用される臨界電圧分布間の臨界電圧差のうち最も大きいことを特徴とする請求項1に記載のメモリセルプログラミング方法。
- 前記メモリセルは、nビットのデータが保存される不揮発性メモリセルであることを特徴とする請求項1に記載のメモリセルプログラミング方法。
- 前記メモリセルは、nビットのデータが保存されるマルチレベルフラッシュメモリセルであることを特徴とする請求項8に記載のメモリセルプログラミング方法。
- 前記メモリセルは、臨界電圧を基準として区分される2n個の臨界電圧分布を有することを特徴とする請求項1に記載のメモリセルプログラミング方法。
- 第1ないし第2n臨界電圧分布を有するメモリセルにnビットのデータをプログラミングするメモリセルプログラミング方法において、
前記第1ないし第2n臨界電圧分布の臨界電圧は順次に高くなり、
前記第1臨界電圧分布及び第1/2×2n+1臨界電圧分布を利用して前記データの最初のビットをプログラミングする第1プログラミングステップと、
前記第1臨界電圧分布、第1/22×2n+1臨界電圧分布、第2/22×2n+1臨界電圧分布、及び第3/22×2n+1臨界電圧分布を利用して前記データの2番目のビットをプログラミングする第2プログラミングステップと、
前記第1臨界電圧分布、第1/2i×2n+1臨界電圧分布、第2/2i×2n+1臨界電圧分布、…、及び第(2i−1)/2i×2n+1臨界電圧分布を利用して前記データのn番目のビットをプログラミングする第i(iは、2より大きく、nより小さい自然数)プログラミングステップと、
前記第1臨界電圧分布、第1/2n×2n+1臨界電圧分布、第2/2n×2n+1臨界電圧分布、…、及び第(2n−1)/2n×2n+1臨界電圧分布を利用して前記データのn番目のビットをプログラミングする第nプログラミングステップと、を具備することを特徴とするメモリセルプログラミング方法。 - 前記第2プログラミングステップは、
前記第1臨界電圧分布及び第1/2n×2n+1臨界電圧分布を利用するか、または第2/2n×2n+1臨界電圧分布及び第3/22×2n+1臨界電圧分布を利用して、前記データの2番目のビットをプログラミングし、
前記第nプログラミングステップは、
前記第1臨界電圧分布及び第1/2n×2n+1臨界電圧分布を利用するか、または第2/2n×2n+1臨界電圧分布及び第3/2n×2n+1臨界電圧分布を利用するか、または第(2n−2)/22×2n+1臨界電圧分布及び第(2n−1)/22×2n+1臨界電圧分布を利用して、前記データのn番目のビットをプログラミングすることを特徴とする請求項11に記載のメモリセルプログラミング方法。 - 複数個の臨界電圧分布を有するメモリセルにnビットのデータをプログラミングするメモリセルプログラミング方法において、
前記複数個の臨界電圧分布を利用して第1ないし第nビットをそれぞれプログラミングし、順次に行われる第1プログラミングステップないし第nプログラミングステップを具備し、
前記第1プログラミングステップは、前記複数個の臨界電圧分布の中間に位置する第1中間臨界電圧分布、及び前記複数個の臨界電圧分布のうち最も小さい臨界電圧分布を利用して、前記第1ビットをプログラミングすることを特徴とするメモリセルプログラミング方法。 - 前記最も低い臨界電圧分布と前記第1中間臨界電圧分布との間に位置する臨界電圧分布に対応するコードは、少なくとも一つの共通のビットを有し、
前記第1中間臨界電圧分布と最も高い臨界電圧分布との間に位置する臨界電圧分布に対応するコードは、少なくとも一つの共通のビットを有することを特徴とする請求項13に記載のメモリセルプログラミング方法。 - 前記第2プログラミングステップは、
前記第1ビットが前記最も低い臨界電圧分布でプログラミングされた場合、前記最も低い臨界電圧分布と前記第1中間臨界電圧分布との間に位置する臨界電圧分布の中間に位置する第2中間臨界電圧分布、及び前記最も低い臨界電圧分布を利用して前記第2ビットをプログラミングし、
前記第1ビットが前記第1中間臨界電圧分布でプログラミングされた場合、前記第1中間臨界電圧分布と最も高い臨界電圧分布との間に位置する臨界電圧分布の中間に位置する第3重間臨界電圧分布、及び前記第1中間臨界電圧分布を利用して前記第2ビットをプログラミングすることを特徴とする請求項14に記載のメモリセルプログラミング方法。 - 前記最も低い臨界電圧分布と前記第2中間臨界電圧分布との間に位置する臨界電圧分布に対応するコードは、少なくとも一つの共通のビットを有することを特徴とする請求項15に記載のメモリセルプログラミング方法。
- 前記第2中間臨界電圧分布と前記第1中間臨界電圧分布との間に位置する臨界電圧分布に対応するコードは、少なくとも一つの共通のビットを有することを特徴とする請求項15に記載のメモリセルプログラミング方法。
- 前記第1中間臨界電圧分布と前記第3中間臨界電圧分布との間に位置する臨界電圧分布に対応するコードは、少なくとも一つの共通のビットを有することを特徴とする請求項15に記載のメモリセルプログラミング方法。
- 前記第3中間臨界電圧分布と前記最も高い臨界電圧分布との間に位置する臨界電圧分布に対応するコードは、少なくとも一つの共通のビットを有することを特徴とする請求項15に記載のメモリセルプログラミング方法。
- 前記メモリセルは、nビットのデータが保存されるマルチレベルフラッシュメモリセルであることを特徴とする請求項13に記載のメモリセルプログラミング方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060136822A KR101194841B1 (ko) | 2006-12-28 | 2006-12-28 | 메모리 셀 프로그래밍 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008165967A true JP2008165967A (ja) | 2008-07-17 |
Family
ID=39315204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007332544A Pending JP2008165967A (ja) | 2006-12-28 | 2007-12-25 | カップリング効果を低下させるメモリセルプログラミング方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7649784B2 (ja) |
EP (1) | EP1939889A1 (ja) |
JP (1) | JP2008165967A (ja) |
KR (1) | KR101194841B1 (ja) |
CN (1) | CN101211662A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059456B2 (en) * | 2006-11-07 | 2011-11-15 | Sandisk Il Ltd. | Programming a NAND flash memory with reduced program disturb |
KR101177278B1 (ko) * | 2007-10-08 | 2012-08-24 | 삼성전자주식회사 | 비휘발성 메모리 셀 프로그래밍 방법 |
CN101958142B (zh) * | 2009-07-14 | 2013-06-26 | 北京兆易创新科技股份有限公司 | 一种存储单元的数据读取方法和用于mlc的灵敏放大器 |
KR101605827B1 (ko) * | 2009-08-24 | 2016-03-23 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 |
US8233324B2 (en) | 2010-03-25 | 2012-07-31 | Sandisk Il Ltd. | Simultaneous multi-state read or verify in non-volatile storage |
US8385123B2 (en) * | 2010-08-18 | 2013-02-26 | Micron Technology, Inc. | Programming to mitigate memory cell performance differences |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005243205A (ja) * | 2004-01-30 | 2005-09-08 | Toshiba Corp | 半導体記憶装置 |
JP2006139864A (ja) * | 2004-11-12 | 2006-06-01 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
JP2001093288A (ja) | 1999-09-20 | 2001-04-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6657891B1 (en) | 2002-11-29 | 2003-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device for storing multivalued data |
JP3935139B2 (ja) | 2002-11-29 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置 |
KR100512181B1 (ko) * | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
KR100894809B1 (ko) * | 2006-09-22 | 2009-04-24 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
-
2006
- 2006-12-28 KR KR1020060136822A patent/KR101194841B1/ko active IP Right Grant
-
2007
- 2007-12-13 US US12/000,493 patent/US7649784B2/en not_active Expired - Fee Related
- 2007-12-20 EP EP07150250A patent/EP1939889A1/en not_active Withdrawn
- 2007-12-25 JP JP2007332544A patent/JP2008165967A/ja active Pending
- 2007-12-26 CN CNA2007103011807A patent/CN101211662A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005243205A (ja) * | 2004-01-30 | 2005-09-08 | Toshiba Corp | 半導体記憶装置 |
JP2006139864A (ja) * | 2004-11-12 | 2006-06-01 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1939889A1 (en) | 2008-07-02 |
KR101194841B1 (ko) | 2012-10-25 |
US7649784B2 (en) | 2010-01-19 |
CN101211662A (zh) | 2008-07-02 |
US20080170434A1 (en) | 2008-07-17 |
KR20080061757A (ko) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907452B2 (en) | Non-volatile memory cell programming method | |
KR100771883B1 (ko) | 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법 | |
US7558115B2 (en) | Program method of flash memory device | |
US7466598B2 (en) | Method of programming a NAND flash memory device | |
US7701775B2 (en) | Flash memory device utilizing multi-page program method | |
JP5455347B2 (ja) | 不揮発性メモリセルプログラミング方法 | |
US7911842B2 (en) | Memory cell programming method and semiconductor device for simultaneously programming a plurality of memory block groups | |
US7768827B2 (en) | Data verification method and semiconductor memory | |
JP2010102751A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
US7729175B2 (en) | Method of writing/reading data into/from memory cell and page buffer using different codes for writing and reading operations | |
JP2008165967A (ja) | カップリング効果を低下させるメモリセルプログラミング方法 | |
US8189394B2 (en) | Page buffer circuit of nonvolatile memory device and method of operating the same | |
US7911847B2 (en) | Method of programming data in a NAND flash memory device and method of reading data in the NAND flash memory device | |
KR100855971B1 (ko) | 초기 독출 동작없이 메모리 셀에 데이터를 프로그래밍할 수있는 메모리 셀 프로그래밍 방법 및 반도체 메모리 장치 | |
JP2008165966A (ja) | 3個のラッチを利用するメモリセル・プログラミング方法及び半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130813 |