DE19713986B4 - Halbleiterbauelement-Testgerät - Google Patents

Halbleiterbauelement-Testgerät Download PDF

Info

Publication number
DE19713986B4
DE19713986B4 DE19713986A DE19713986A DE19713986B4 DE 19713986 B4 DE19713986 B4 DE 19713986B4 DE 19713986 A DE19713986 A DE 19713986A DE 19713986 A DE19713986 A DE 19713986A DE 19713986 B4 DE19713986 B4 DE 19713986B4
Authority
DE
Germany
Prior art keywords
test
semiconductor device
tablet
section
tray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19713986A
Other languages
English (en)
Other versions
DE19713986A1 (de
Inventor
Yutaka Kumagaya Watanabe
Hiroto Kazo Nakamura
Toshio Oata Yabe
Michirou Chiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26424453&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19713986(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19713986A1 publication Critical patent/DE19713986A1/de
Application granted granted Critical
Publication of DE19713986B4 publication Critical patent/DE19713986B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Abstract

Halbleiterbauelement-Testgerät mit einem Testabschnitt und einem Handhabungsabschnitt, bei dem zu testende Halbleiterbauelemente in einem Beschickungsabschnitt (300) des Handhabungsabschnitts zu einem Test-Tablett (TST1, TST2), das an dem Beschickungsabschnitt (300) des Handhabungsabschnitts angehalten ist, transportiert und auf dieses umgesetzt werden, das Test-Tablett für den Test der Halbleiterbauelemente von dem Beschickungsabschnitt (300) in einen Testbereich des Handhabungsabschnitts transportiert wird, das Test-Tablett mit den auf ihm aufgebrachten, getesteten Halbleiterbauelementen nach dem Abschluß des Tests von dem Testbereich zu einem Entladeabschnitt (400) des Handhabungsabschnitts transportiert wird, wo die getesteten, auf dem Test-Tablett befindlichen Halbleiterbauelemente (18) von dem Test-Tablett auf ein für allgemeinen Einsatz ausgelegtes Tablett gebracht werden, und das Test-Tablett, das von getesteten Halbleiterelementen entleert ist, von dem Entladeabschnitt (400) zu dem Beschickungsabschnitt (300) transportiert wird, wobei der vorstehend angegebene Betriebsablauf wiederholt wird,
wobei das Halbleiterbauelement-Testgerät dadurch gekennzeichnet ist,
daß an dem Verlauf des Transportpfads des Test-Tabletts zwischen dem Entladeabschnitt (400) und dem...

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement-Testgerät, das zum Testen von einem oder mehreren Halbleiterbauelementen, insbesondere von einem oder mehreren, typische Beispiele für Halbleiterbauelemente darstellenden, integrierten Halbleiterschaltungselementen (im folgenden auch als IC oder ICs bezeichnet) geeignet ist. Insbesondere bezieht sich die vorliegende Erfindung auf ein Halbleiterbauelement-Testgerät, das mit einer Halbleiterbauelement-Transport- und Bearbeitungs- oder Handhabungseinrichtung einer Ausführungsform versehen ist, die dazu ausgelegt ist, zu testende Halbleiterbauelemente für den Test zu einem Testabschnitt zu transportieren, in dem sie mit einem Testkopf (eine zum Anlegen und Aufnehmen von verschiedenen elektrischen, für den Test erzeugten Signalen dienende Komponente des Testgeräts) in elektrischen Kontakt gebracht werden, um hierdurch den elektrischen Test der Halbleiterbauelemente durchzuführen, wonach sie die getesteten Halbleiterbauelemente aus dem Testabschnitt heraustransportiert und die getesteten Halbleiterbauelemente dann in auslegungskonforme oder akzeptable bzw. fehlerfreie Bauteile und nicht-auslegungskonforme oder fehlerhafte Bauteile in Abhängigkeit von den Testergebnissen sortiert.
  • Viele der (üblicherweise als Testabschnitt bezeichneten) elektrischen Abschnitte eines Halbleiterbauelement-Testgeräts, die zum Anlegen eines Testsignals mit einem vorbestimmten Muster an ein zu testendes Halbleiterbauelement, das heißt eine im Test befindliche Einrichtung (üblicherweise auch als DUT bezeichnet), und zum Messen der elektrischen Eigenschaften der Bauelemente dienen, weisen eine mit ihnen verbundene Halbleiterbauelement-Transport- und Handhabungs- oder Bearbeitungseinrichtung (üblicherweise auch als Handhabungseinrichtung bezeichnet) auf, die die Halbleiterbauelemente zu einem Testabschnitt transportiert, die Bauelemente mit einem Testkopf in dem Testabschnitt in elektrischen Kontakt bringt, die getesteten Halbleiterbauelemente nach dem Abschluß des Testvorgangs aus dem Testabschnitt herausfördert, und die Bauelemente in Abhängigkeit von den Testergebnissen in akzeptable Bauteile und fehlerhafte Bauteile sortiert. In der nachfolgenden Offenbarung wird die vorliegende Erfindung unter Bezugnahme auf ICs, die typische Beispiele für Halbleiterbauelemente darstellen, zum Zwecke der Erläuterung beschrieben.
  • Im folgenden wird zunächst unter Bezugnahme auf die 9 und 10 der allgemeine Aufbau eines herkömmlichen IC-Testgeräts beschrieben, das mit einer an ihm angebrachten Handhabungseinrichtung versehen ist, die als "horizontales Transportsystem" bzw. "Horizontal-Transportsystem" bezeichnet wird ( US 5,307,01 1 ). Das dargestellte IC-Testgerät weist einen Kammerabschnitt 100 zum Testen von ICs wie etwa von Halbleiterspeichern, die auf einem Test-Tablett TST aufgebracht sind und auf dem Test-Tablett TST transportiert werden, einen IC-Speicherabschnitt oder IC-Lagerabschnitt 200, in dem ICs, die einem Test zu unterziehen sind (das heißt zu testende ICs) aussortiert werden und die getesteten ICs aussortiert und an bestimmter Stelle gelagert werden, einen Belade- bzw. Beschickungsabschnitt 300, bei dem die zu testenden ICs, die ein Benutzer zuvor auf ein für allgemeinen Einsatz dienendes Tablett (Kunden-Tablett) KST aufgebracht hat, zu einem Test-Tablett TST, das hohen und/oder niedrigen Temperaturen widerstehen kann, übertragen und auf dieses umgesetzt werden, und einen Entladeabschnitt 400 auf, bei dem die getesteten ICs, die auf dem Test-Tablett TST aus dem Kammerabschnitt 100 heraustransportiert wurden, nachdem sie einem Test in der Testkammer bzw. dem Kammerabschnitt 100 unterzogen wurden, von dem Test-Tablett TST auf ein oder mehrere für allgemeinen Einsatz ausgelegte Tabletts KST für eine Umsetzung auf diese Tabletts KST transportiert werden. Der Entladeabschnitt 400 ist allgemein derart aufgebaut, daß die getesteten ICs auf der Grundlage der Daten der Testergebnisse in entsprechende Kategorien sortiert bzw. klassifiziert werden und sie dann auf die entsprechenden, für allgemeinen Einsatz ausgelegten Tabletts aufgebracht werden.
  • Der Kammerabschnitt 100 weist eine Konstanttemperaturkammer oder thermostatische Kammer (Thermostatkammer) 101, die zum Aufnehmen der zu testenden und auf dem Test-Tablett TST aufgebrachten ICs und zum Ausüben einer gezielten Temperaturbelastung auf die ICs bei hoher oder niedriger Temperatur dient, eine Testkammer 102 zum Bewirken eines elektrischen Tests bezüglich der ICs, die der Temperaturbelastung in der Konstanttemperaturkammer 101 unterzogen wurden, und eine Kammer 103 zum Beseitigen der Temperaturbelastung auf, die zum Entfernen der auf die ICs in der Testkammer 102 ausgeübten Temperaturbeanspruchung dient. Die Testkammer 102 enthält einen in ihr befindlichen Testkopf 104 des Testgeräts, führt unterschiedliche elektrische, zum Testen dienende Signale über den Testkopf 104 zu den zu testenden und in elektrischen Kontakt mit dem Testkopf befindlichen ICs zu, nimmt als Antwort bzw. Reaktion erhaltene Signale von den ICs ab und leitet diese zu dem Testgerät.
  • Jedes der Test-Tabletts TST wird in einer umlaufenden Weise von dem Beschickungsabschnitt über die Konstanttemperaturkammer 101 des Kammerabschnitts 100, die Testkammer 102 des Kammerabschnitts 100, die im Kammerabschnitt 100 enthaltene Kammer 103 zur Beseitigung der Temperaturbelastung und den Entladeabschnitt 400 in dieser Reihenfolge zu dem Beschickungsabschnitt 300 bewegt. Die Konstanttemperaturkammer 100 und die Kammer 103 zu Beseitigung der Temperaturbelastung sind größer als die Testkammer 102 und weisen nach oben gerichtete Abschnitte auf, die jeweils über die Oberseite der Testkammer 102 hinausragen. Wie in 10 gezeigt ist, erstreckt sich zwischen den nach oben vorstehenden Abschnitten der Konstanttemperaturkammer 101 und der Kammer 103 zur Beseitigung der Temperaturbelastung eine Basis-Platte 105, auf der eine Test-Tablett-Transporteinrichtung 108 angebracht ist, die zum Transportieren des Test-Tabletts TST aus der Kammer 103 zur Beseitigung der Temperaturbelastung zu der Konstanttemperaturkammer 101 dient.
  • Wenn auf die zu testenden ICs in der Konstanttemperaturkammer 101 eine durch eine hohe Temperatur verursachte Temperaturbelastung (eine thermische Stressbeanspruchung) ausgeübt wurde, kühlt die Kammer 103 zur Beseitigung der Temperaturbelastung die getesteten ICs auf Raumtemperatur mittels eines Blasvorgangs ab, wonach die ICs zu dem Entladeabschnitt 400 transportiert werden. Wenn auf der anderen Seite eine durch eine niedrige Temperatur von beispielsweise –30°C ausgeübte Temperaturbelastung (eine Tieftemperaturbeanspruchung) auf die zu testenden ICs in der Konstanttemperaturkammer 101 ausgeübt wurde, erwärmt die Kammer 103 zur Beseitigung der Temperaturbelastung die getesteten ICs mittels warmer Luft oder einer Heizeinrichtung bis zu einer Temperatur, bei der sich kein Tauniederschlag auf den ICs bildet, wonach die ICs dann aus der Kammer 103 zur Beseitigung der Temperaturbelastung heraus und zu dem Entladeabschnitt 400 transportiert werden.
  • Das Test-Tablett TST mit den darauf in dem Beschickungsabschnitt aufgebrachten ICs wird von dem Beschickungsabschnitt zu der Konstanttemperaturkammer 101 in dem Kammerabschnitt 100 gefördert. Die Konstanttemperaturkammer 101 weist eine vertikale Transporteinrichtung bzw. Vertikaltransporteinrichtung auf, die in ihr montiert ist und die dazu ausgelegt ist, eine Mehrzahl von Test-Tabletts TST (zum Beispiel neun Test-Tabletts) in der Form eines Stapels zu halten. Bei dem dargestellten Beispiel stapelt die vertikale Transporteinrichtung die transportierten Test-Tabletts derart, daß ein Test-Tablett, das neu von dem Beschickungsabschnitt 300 aufgenommen wird, an der obersten Position des Stapels gehalten wird, wohingegen das an der Bodenseite befindliche Test-Tablett zu der Testkammer 102 gefördert wird. Die auf dem obersten Test-Tablett TST befindlichen, zu testenden ICs werden einer vorbestimmten Temperaturbelastung bei hoher oder niedriger Temperatur ausgesetzt, während das zugehörige Test-Tablett TST aufeinanderfolgend von der Oberseite zu der Bodenseite des Stapels durch eine vertikal nach unten gerichtete Bewegung der vertikalen Transporteinrichtung bewegt wird und/oder solange wartet, bis das unmittelbar vorhergehende Test-Tablett aus der Testkammer 102 herausgebracht worden ist. Der Testkopf 104 ist in der Testkammer 102 in deren mittleren Bereich angeordnet, und es wird jedes der Test-Tabletts TST, die jeweils einzeln aus der Konstanttemperaturkammer 101 heraustransportiert werden, auf den Testkopf 104 gefördert, wobei sie bei der konstanten Temperatur gehalten werden. Eine vorbestimmte Anzahl der ICs aus den auf dem zugeordneten Test-Tablett TST befindlichen ICs wird elektrisch mit IC-Buchsen bzw. IC-Sockeln (nicht gezeigt) verbunden, die an dem Testkopf 104 angebracht sind. Dies wird im weiteren Text noch näher beschrieben. Nach Abschluß des mit Hilfe des Testkopfs bewirkten Tests bezüglich aller ICs, die auf einem Test-Tablett TST angeordnet sind, wird das Test-Tablett TST in die Kammer 103 zur Beseitigung der Temperaturbelastung transportiert, bei der die auf die getesteten ICs auf dem zugehörigen Test-Tablett einwirkende Temperaturbelastung beseitigt wird und die getesteten ICs auf die Umgebungstemperatur oder Raumtemperatur zurückgebracht werden. Anschließend wird das Test-Tablett TST zu dem Entladeabschnitt 400 ausgegeben.
  • Ähnlich wie die vorstehend näher beschriebene Konstanttemperaturkammer 101 ist auch die Kammer 103 zur Beseitigung der Temperaturbelastung mit einer vertikalen Transporteinrichtung (Vertikaltransporteinrichtung) ausgestattet, die dazu ausgelegt ist, eine Mehrzahl von Test-Tabletts TST (zum Beispiel neun Test-Tabletts) in aufeinandergestapelter Form zu halten. Bei dem dargestellten Beispiel wird das Test-Tablett TST, das neu von der Testkammer 102 aufgenommen wird, an der Bodenseite des Stapels gehalten, wohingegen das an der obersten Stelle befindliche Test-Tablett zu dem Entladeabschnitt 400 ausgegeben wird. Die auf die getesteten ICs auf dem zugehörigen Test-Tablett einwirkende Temperaturbeanspruchung wird für eine Rückführung der ICs zu der außerhalb herrschenden Temperatur (Raumtemperatur) abgebaut, während das zugehörige Test-Tablett TST von der Bodenseite zu der Oberseite des Stapels aufgrund der vertikal nach oben gerichteten, von der vertikalen Transporteinrichtung hervorgerufenen Bewegung gefördert wird.
  • Die getesteten, auf dem Test-Tablett TST getragenen ICs werden zu dem Entladeabschnitt 400 geleitet, bei dem sie in Abhängigkeit von den Testergebnissen in entsprechende Kategorien aussortiert und von dem Test-Tablett TST auf die entsprechenden, für allgemeinen Einsatz ausgelegten und den jeweiligen Kategorien zugeordneten Tabletts aufgebracht und in diesen gelagert werden. Das Test-Tablett TST, das in dieser Weise in dem Entladeabschnitt 400 geleert wird, wird zu dem Beschickungsabschnitt 300 transportiert, bei dem es erneut mit zu testenden ICs bestückt wird, die von einem für allgemeinen Einsatz ausgelegten Tablett KST auf das Test-Tablett TST aufgebracht werden. Im Anschluß hieran werden die gleichen Schritte gemäß dem vorstehenden erläuterten Ablauf wiederholt.
  • Wie in 10 gezeigt ist, kann eine IC-Transporteinrichtung zum Transportieren von ICs von einem für allgemeinen Einsatz ausgelegten Tablett KST zu einem Test-Tablett TST in dem Beschickungsabschnitt 300 die Form einer für einen Transport in den Richtungen X und Y ausgelegten Transporteinrichtung 304 aufweisen, die ein Paar von beabstandeten, parallelen Schienen 301, die an der Basis-Platte 105 angebracht sind und sich über den Beschickungsabschnitt 300 in der von vorne nach hinten weisenden Richtung bzw. der Vorwärts- und Rückwärtsrichtung des Testgeräts (diese Richtung wird hier als die Richtung Y bezeichnet) erstrecken, einen beweglichen Arm 302, der sich zwischen den beiden Schienen 301 erstreckt und dessen entgegengesetzten Enden an diesen in einer solchen Weise befestigt sind, daß er in der Richtung Y beweglich ist, und einen beweglichen Kopf 303 aufweisen, der durch den beweglichen Arm 302 in einer solchen Weise gehalten wird, daß er in derjenigen Richtung beweglich ist, in der sich der bewegliche Arm 302 erstreckt, das heißt in der von links nach rechts weisenden Richtung des Testgeräts (diese Richtung wird hier als die Richtung X bezeichnet). Bei dieser Ausgestaltung kann sich der bewegliche Kopf 303 zwischen dem Test-Tablett TST und dem für allgemeinen Einsatz ausgelegten Tablett KST in der Richtung Y hin- und herbewegen und kann sich weiterhin entlang des beweglichen Arms 302 in der Richtung X bewegen.
  • An der Unterseite des beweglichen Kopfs 303 sind IC-Saugflächen bzw. IC-Saugnäpfe in vertikaler Richtung beweglich angebracht. Mit Hilfe einer Kombination aus der Bewegung des beweglichen Kopfes 303 in den Richtungen X und Y und der nach unten gerichteten Bewegung der Saugnäpfe lassen sich die Saugnäpfe in Anlage mit den ICs, die auf dem für allgemeinen Einsatz ausgelegten Tablett KST angeordnet sind, bringen und diese ICs herausheben und an den Saugnäpfen durch Unterdruckansaugung halten, so daß die ICs zu dem Test-Tablett TST übertragbar sind. Die Anzahl von Saugnäpfen, die an dem beweglichen Kopf 303 abgebracht sind, kann zum Beispiel acht betragen, so daß insgesamt acht ICs zu einem jeweiligen Zeitpunkt gemeinsam von dem für allgemeinen Einsatz ausgelegten Tablett KST zu dem Test-Tablett TST transportiert werden können.
  • Es ist hierbei anzumerken, daß zwischen den Anhaltepositionen für das für allgemeinen Einsatz ausgelegte Tablett KST und das Test-Tablett TST eine Einrichtung 305 zum Korrigieren der Position eines ICs angeordnet ist, die als "Präzisionsausrichteinrichtung" bezeichnet wird. Die Positionskorrektureinrichtung 305 enthält relativ tiefe Ausnehmungen, in die man die ICs, die an die Saugnäpfe angezogen sind, nach einmaligem Freigeben hineinfallen läßt, bevor sie zu dem Test-Tablett TST gefördert werden. Die Ausnehmungen sind jeweils durch vertikal schräg verlaufende Seitenwände definiert, die aufgrund ihres schrägen Verlaufs die Positionen vorgeben, an denen die ICs in die Ausnehmungen hineinfallen. Nachdem acht ICs relativ zueinander mit Hilfe der Positionskorrektureinrichtung 305 präzise positioniert worden sind, werden diese acht exakt positionierten ICs erneut an die Saugnäpfe angezogen und zu dem Test-Tablett TST transportiert. Der Grund für die Bereitstellung der Positionskorrektureinrichtung 305 wird im folgenden erläutert. Die Ausnehmungen des für allgemeinen Einsatz ausgelegten Tabletts TST zum Halten der ICs sind größenmäßig derart bemessen, daß sie größer sind als die Größe der ICs, was zu großräumigen Änderungen der Positionen der ICs führen kann, die auf dem für allgemeinen Einsatz ausgelegten Tablett KST angeordnet sind. Falls demgemäß die ICs als solche mittels Unterdruck durch die Saugnäpfe herausgegriffen und direkt zu dem Test-Tablett TST transportiert würden, könnte es manche ICs geben, die nicht erfolgreich in die IC-Lagerausnehmungen bzw. IC-Halteausnehmungen eingebracht werden, die in dem Test-Tablett TST ausgebildet sind. Aus diesem Grunde ist die Positionskorrektureinrichtung 305 erforderlich, die vorstehend beschrieben ist und die bewirkt, daß die ICs matrixförmig exakt so angeordnet werden, wie es der matrixförmigen Anordnung der IC-Halteausnehmungen entspricht, die in dem Test-Tablett TST ausgebildet sind.
  • Der Entladeabschnitt 400 ist mit zwei Sätzen von Transporteinrichtungen 404 für den Transport in den Richtungen X und Y ausgestattet, die hinsichtlich ihres Aufbaus mit der Transporteinrichtung 304 für den Transport in den Richtungen X und Y identisch sind, die an dem Beschickungsabschnitt 300 vorgesehen ist. Die Transporteinrichtungen 404 für den Transport in den Richtungen X und Y führen die Umsetzung der getesteten ICs von dem Test-Tablett TST, das zu dem Entladeabschnitt 400 ausgegeben worden ist, auf das für allgemeinen Einsatz ausgelegte Tablett KST durch. Jeder Satz der Transporteinrichtungen 404 für den Transport in den Richtungen X und Y weist ein Paar von beabstandeten, parallelen Schienen 401, die derart angebracht sind, daß sie in der Vorwärts- und Rückwärtsrichtung des Testgeräts (Richtung Y) verlaufen, einen beweglichen Arm 402, der sich zwischen dem Schienenpaar 401 erstreckt und der an den entgegengesetzten bzw. äußeren Enden an dem Schienenpaar 401 derart angebracht ist, daß er in der Richtung Y beweglich ist, und einen beweglichen Kopf 403 auf, der an dem beweglichen Arm 402 für eine Bewegung entlang des Arms in dessen Längsrichtung, das heißt in der von rechts nach links weisenden Richtung des Testgeräts (Richtung X), angebracht ist.
  • 11 zeigt den Aufbau eines Ausführungsbeispiels des Test-Tabletts TST. Das dargestellte Test-Tablett TST weist einen rechtwinkligen Rahmen 12 aus, der eine Mehrzahl von in gleichen gegenseitigen Abständen angeordneten, parallelen Leisten 13 enthält, die zwischen den einander gegenüberliegenden, seitlichen Rahmenelementen 12a und 12b des Rahmens angeordnet sind. Jede der Leisten 13 enthält eine Mehrzahl von mit gleichen gegenseitigen Abständen angeordneten Montagenasen bzw. Haltevorsprüngen 14, die von den Leisten an deren beiden Seiten vorstehen. Hierbei sind an jedem seitlichen Rahmenelement 12a, 12b, die den benachbarten Leisten gegenüberliegen, gleichartige, von ihnen vorstehende Haltevorsprünge 14 angebracht. Die Haltevorsprünge 14, die von entgegengesetzt liegenden Seiten jeder der Leisten 13 vorstehen, sind derart angeordnet, daß jeder der Haltevorsprünge 14, der von einer Seite der Leiste 13 vorsteht, zwischen zwei benachbarten Haltevorsprüngen 14 positioniert ist, die von der entgegengesetzten Seite der Leiste vorstehen. In gleichartiger Weise ist jeder der Haltevorsprünge 14, die von jedem der seitlichen Rahmenelemente 12a und 12b vorstehen, zwischen zwei benachbarten Haltevorsprüngen 14 positioniert, die von der gegenüberliegenden Leiste vorstehen. Zwischen jedem Paar von einander gegenüberliegenden Leisten 13 und zwischen jedem der seitlichen Rahmenelemente 12a und 12b und den gegenüberliegenden Leisten sind Räume für die Aufnahme einer Mehrzahl von IC-Trägern 16 derart, daß sich diese gegenüberliegen, ausgebildet. Genauer gesagt wird jeder IC-Träger 16 in einer aus einer Anordnung von rechteckigen Trägerabteilen 15 aufgenommen, die in jedem der Räume definiert bzw. vorgesehen sind, wobei jedes Abteil 15 zwei versetzte, sich schräg gegenüberliegende Haltevorsprünge 14 enthält, die an den diagonal gegenüberliegenden Ecken des Abteils abgeordnet sind. Bei dem dargestellten Beispiel, bei dem jede Leiste 13 sechzehn Haltevorsprünge 14 an ihren beiden Seiten aufweist, sind in jedem der Räume sechzehn Trägerabteile 15 gebildet, in denen sechzehn IC-Träger 16 angebracht sind. Da vier solcher Räume vorhanden sind, können insgesamt 16 × 4, das heißt 64, IC-Träger in einem Test-Tablett TST montiert werden. Jeder IC-Träger 16 ist auf zwei entsprechenden Haltevorsprüngen 14 angeordnet und an diesen mit Hilfe von Befestigungsmitteln 17 befestigt.
  • Jeder der IC-Träger 16 besitzt identische Form und Größe hinsichtlich seiner äußeren Kontur und trägt in der Mitte eine IC-Tasche 19, die zum Aufnehmen eines IC-Elements in dem Träger dient. Die Form und die Größe der IC-Tasche 19 ist in Abhängigkeit von derjenigen des in der Tasche aufzunehmenden IC-Elements 18 festgelegt. Bei dem dargestellten Beispiel weist die IC-Tasche 19 die Form einer im wesentlichen quadratischen Ausnehmung auf. Die äußeren Abmessungen der IC-Tasche 19 sind derart bemessen, daß die IC-Tasche lose in dem Raum, der zwischen den einander gegenüberliegenden Haltevorsprüngen 14 in dem Trägerabteil 15 ausgebildet ist, eingepaßt ist. Der IC-Träger 16 weist an seinen gegenüberliegenden Enden Flansche auf, die dazu ausgelegt sind, auf den entsprechenden Haltevorsprüngen 14 aufzuliegen, wobei diese Flansche Montagelöcher 21 und durch diese hindurchgehende Löcher 22 aufweisen. Die Montagelöcher 21 sind dazu ausgelegt, durch sie hindurchgeführte Befestigungsmittel 17 aufzunehmen, während die Löcher 22 für den Durchtritt von durch sie hindurchgehenden Positionierstiften ausgelegt sind.
  • Damit die IC-Elemente daran gehindert werden, aus ihrer Position in dem IC-Träger 16 herauszugleiten oder sich vollständig aus dem IC-Träger 16 ruckartig herauszubewegen, ist ein Paar von Sperren bzw. Riegeln 23 an dem IC-Träger 16 angebracht, wie es in 12 gezeigt ist. Diese Sperren 23 sind einstückig bzw. integral mit dem Körper des IC-Trägers derart ausgebil det, daß sie sich von der Basis der IC-Tasche 19 nach oben erstrecken und sind normalerweise federnd derart vorgespannt, daß die am oberen Ende befindlichen Klauen aufgrund der Nachgiebigkeit des Harzmaterials, aus dem der IC-Träger hergestellt ist, jeweils in eine auf die gegenüberliegende Klaue gerichtete Richtung vorgespannt sind. Wenn das IC-Element in die IC-Tasche 19 einzubringen ist oder aus der IC-Tasche 19 herauszunehmen ist, werden die oberseitigen Enden der beiden Riegel 23 mit Hilfe eines Riegelfreigabemechanismus 25 expandiert bzw. auseinanderbewegt, der an den entgegengesetzten Seiten eines IC-Saugnapfes 24 für das Herausgreifen eines IC-Elements angeordnet ist. Diese Auseinanderbewegung bzw. Abstandsvergrößerung der beiden Laschen wird durchgeführt, bevor das Einbringen des IC-Elements in die IC-Tasche 19 oder das Herausnehmen des IC-Elements aus der Tasche bewirkt wird. Wenn der Riegelfreigabemechanismus 25 außer Eingriff mit den Riegeln bzw. Laschen 23 gebracht wird, schnappen die Riegel 23 aufgrund ihrer Federkräfte wieder in ihre normale Position zurück, in der sie den eingebrachten IC mit Hilfe der am oberen Ende angebrachten Klauen der Riegel 23 in seiner Position halten und eine Verlagerung verhindern.
  • Der IC-Träger 16 hält ein IC-Element in einer solchen Position, daß dessen Leitungen oder Stifte 18 nach unten freiliegen, wie es in 13 gezeigt ist. Der Testkopf 104 weist einen an ihm angebrachten IC-Sockel (IC-Buchse) auf, wobei sich Kontakte 104A des IC-Sockels von der oberseitigen Fläche des Testkopfes 104 nach oben erstrecken. Die freiliegenden Leitungen oder Stifte 18 des IC-Elements werden gegen die Kontakte 104A des IC-Sockels gedrückt, um hierdurch eine elektrische Verbindung zwischen dem IC-Element und dem Sockel herzustellen. Zu diesem Zweck ist oberhalb des Testkopfes 104 eine Drückeinrichtung (Drücker) 20 angebracht, die zum Drücken und Halten eines IC-Elements in der unteren Position dient und derart ausgelegt ist, daß er das IC-Element, das in einem IC-Träger 16 aufgenommen ist, von der Oberseite her in Kontakt mit dem Testkopf 104 drückt.
  • Hierbei ist anzumerken, daß es noch eine andere Ausführungsform einer IC-Handhabungseinrichtung gibt, bei der die zu testenden ICs von dem Test-Tablett in einen Sockel transportiert werden, der an dem Testkopf 104 montiert ist, und bei der die getesteten ICs nach dem Abschluß des Tests von dem Sockel zurück zu dem Test-Tablett für den Transport der ICs bewegt werden, wobei dieser Bewegungsablauf in der Testkammer 102 stattfindet.
  • Der IC-Speicherabschnitt bzw. IC-Lagerabschnitt 200 weist ein IC-Speichergestell bzw. IC-Lagergestell (oder Lager) 201, zum Aufnehmen von für allgemeinen Einsatz ausgelegten Tabletts KST, die mit zu testenden ICs bestückt sind, dient, und ein Lagergestell für getestete ICs (oder Lager) 202 auf, das zum Aufnehmen von für allgemeinen Einsatz ausgelegten Tabletts KST dient, die mit getesteten und auf der Basis der Testergebnisse in Kategorien gruppierten ICs bestückt sind. Das IC-Lagergestell 201 und das Lagergestell 202 für die getesteten ICs sind derart ausgestaltet, daß sie für allgemeinen Einsatz ausgelegte Tabletts in der Form eines Stapels aufnehmen können. Die für allgemeinen Einsatz ausgelegten Tabletts KST, auf denen sich die zu testenden ICs befinden und die in der Form eines Stapels in dem IC-Lagergestell 201 gehalten sind, werden aufeinanderfolgend von der Oberseite des Stapels zu dem Beschickungsabschnitt 300 transportiert, bei dem die zu testenden ICs von dem für allgemeinen Einsatz ausgelegten Tablett KST auf ein Test-Tablett TST umgesetzt werden, das sich in dem Be schickungsabschnitt 300 in Bereitschaftsstellung befindet. Das IC-Lagergestell 201 und das Lagergestell für die getesteten ICs können jeweils identische Form, identische Gestaltung und identischen Aufbau besitzen.
  • Bei dem in den 9 und 10 dargestellten Beispiel sind acht Gestelle STK-1, STK-2,..., STK-8 als Lagergestelle 202 für die getesteten ICs vorgesehen, so daß getestete ICs aufgenommen werden können, die in bis zu maximal acht Kategorien in Abhängigkeit von den jeweiligen Testergebnissen aussortiert bzw. gruppiert werden können. Dies hat seinen Grund darin, daß bei manchen Anwendungen getestete ICs nicht nur in Kategorien wie "auslegungskonforme oder akzeptable Bauteile" und "nicht-auslegungskonforme oder fehlerhafte Bauteile" klassifiziert werden sollen, sondern auch noch weiter fein klassifiziert werden sollen, nämlich bezüglich der "fehlerfreien" Bauteile in Klassen, die hohe, mittlere und geringe Arbeitsgeschwindigkeit angeben, und bezüglich der "fehlerhaften" Bauteile in solche feingruppiert werden sollen, bei denen entweder ein weiterer Testvorgang durchgeführt werden soll oder bezüglich anderer Parameter klassifiziert werden soll. Selbst wenn die Anzahl von klassifizierbaren Kategorien bis zu acht beträgt, ist der Entladeabschnitt 400 bei dem dargestellten Beispiel dazu imstande, lediglich vier für allgemeinen Einsatz ausgelegte Tabletts KST aufzunehmen. Falls unter den getesteten ICs einige ICs vorhanden sein sollten, die in eine Kategorie einsortiert werden sollten, die nicht zu denjenigen Kategorien gehört, die den in dem Entladeabschnitt 400 angeordneten, für allgemeinen Einsatz ausgelegten Tabletts KST zugeordnet sind, werden daher die Arbeitsschritte vorgenommen, eines der für allgemeinen Einsatz ausgelegten Tabletts KST von dem Entladeabschnitt 400 zu dem IC-Lagerabschnitt 200 zurückzuführen und als Ersatz hierfür ein für allgemeinen Einsatz ausgelegtes Tablett KST, das zum Speichern der zu der neuen, zusätzlichen Kategorie gehörenden ICs gedacht ist, von dem IC-Lagerabschnitt 200 zu dem Entladeabschnitt 400 zu transportieren, bei dem diese ICs in dem neuen Tablett gespeichert werden.
  • Es wird nun auf 10 Bezug genommen. Eine Tablett-Transporteinrichtung 205 ist oberhalb des IC-Lagergestells 201 und der IC-Lagergestelle 202 für getestete ICs angeordnet und derart ausgelegt, daß sie eine Bewegung über den gesamten Ausdehnungsbereich der Lagergestelle 201 und 202 in der Richtung der Aufeinanderfolgung der Gestelle (in der von rechts nach links weisenden Richtung des Testgeräts) relativ zu der Basis-Platte 105 ausführen kann. Die Tablett-Transporteinrichtung 205 ist an ihrem Boden mit einer Greifeinrichtung zum Ergreifen eines für allgemeinen Einsatz ausgelegten Tabletts KST versehen. Die Tablett-Transporteinrichtung 205 wird zu einer Position oberhalb des IC-Lagergestells 201 bewegt, woraufhin der Lift 204 betätigt wird, um hierdurch die für allgemeinen Einsatz ausgelegten Tabletts KST, die in dem IC-Lagergestell 201 gestapelt sind, in einer solchen Weise anzuheben, daß das oberste der für allgemeinen Einsatz ausgelegten Tabletts KST durch die Greifeinrichtung der Tablett-Transporteinrichtung 205 ergriffen und aufgenommen werden kann. Sobald das an oberster Stelle befindliche, für allgemeinen Einsatz ausgelegte Tablett KST, das mit zu testenden ICs bestückt ist, zu der Tablett-Transporteinrichtung 205 transportiert worden ist, wird der Lift 204 in seine ursprüngliche Position abgesenkt. Die Tablett-Transporteinrichtung 205 wird dann in Horizontalrichtung zu einer vorbestimmten Position in dem Beschickungsabschnitt 300 bewegt und dort angehalten, wobei an dieser vorbestimmten Position die Greifeinrichtung der Tablett-Transporteinrichtung 205 freigegeben wird, und hierdurch das Einfallen des für allgemeinen Einsatz ausgelegten Tabletts KST in einen unmittelbar darunter liegenden Tablettaufnehmer (nicht gezeigt) ermöglicht. Die Tablett-Transporteinrichtung 205, von der das für allgemeinen Einsatz ausgelegte Tablett KST abgenommen worden ist, wird aus dem Beschickungsabschnitt 300 herausbewegt. Danach wird der Lift 204 von einem Bereich unterhalb des Tablettaufnehmers, auf dem das für allgemeinen Einsatz ausgelegte Tablett KST aufgebracht ist, nach oben bewegt, um hierdurch den Tablettaufnehmer und folglich das für allgemeinen Einsatz ausgelegte, mit den zu testenden ICs bestückte Tablett KST derart anzuheben, daß das für allgemeinen Einsatz ausgelegte Tablett KST durch ein Fenster 106 hindurch, das in der Basis-Platte 105 ausgebildet ist, freigelegt ist.
  • Die Basis-Platte 105 ist in einem Bereich ausgebildet, der oberhalb des Entladeabschnitt 400 liegt, wobei sich dazwischen zwei weitere, gleichartige Fenster 106 befinden, durch die hindurch die leeren, für allgemeinen Einsatz ausgelegten Tabletts freigelegt sind. Bei diesem Beispiel ist jedes der Fenster 106 größenmäßig derart bemessen, daß zwei für allgemeinen Einsatz ausgelegte Tabletts durch diese hindurch freigelegt sind. Folglich sind vier für allgemeinen Einsatz ausgelegte, leere Tabletts durch die beiden Fenster 106 hindurch in freigelegtem Zustand gehalten. Getestete ICs werden aussortiert bzw. klassifiziert und in diesen leeren, für allgemeinen Einsatz ausgelegten Tabletts KST in Abhängigkeit von den Kategorien, die den jeweiligen Tabletts zugeordnet sind, abgelegt. Wie auch bei dem Beschickungsabschnitt 300 sind die vier leeren, für allgemeinen Einsatz ausgelegten Tabletts KST auf den jeweiligen Tablettaufnehmern angeordnet, die durch die zugeordneten Lifte 204 nach oben und unter bewegt werden. Sobald ein für allgemeinen Einsatz ausgelegtes Tablett KST vollständig gefüllt worden ist, wird das Tablett durch den Lift 204 aus der Ebene des Fensters 106 gesenkt und durch die Tablett-Transporteinrichtung 205 zu der Tablett-Lagerposition gebracht, die diesem Tablett zugeordnet ist. Mit dem Bezugszeichen 206 ist in den 9 und 10 ein Tablett-Lagergestell für leere Tabletts bezeichnet, das zum Aufnehmen von leeren, für allgemeinen Einsatz ausgelegten Tabletts KST dient. Aus diesem Tablett-Lagergestell 206 für leere Tabletts werden die leeren, für allgemeinen Einsatz ausgelegten Tabletts durch die Tablett-Transporteinrichtung 205 und die Lifte 204 zu den jeweiligen Fenster 106 transportiert und an diesen durch die zugeordneten Lifte 204 gehalten, so daß sie zum Aufnehmen von getesteten ICs bereit sind.
  • Wie vorstehend beschrieben, speichert bei einem IC-Testgerät, das mit einer an ihm angebrachten Handhabungseinrichtung in Form des vorstehend erläuterten horizontalen Transportsystems versehen ist, bei dem zu testende ICs auf ein Test-Tablett gebracht und zu dem Testabschnitt (Kammerabschnitt) für die Durchführung eines Tests transportiert werden, die für den Transport in den Richtungen X und Y ausgelegte Transporteinrichtung 404 in einer Speichereinrichtung während des Transports der getesteten ICs von einem Test-Tablett TST auf ein für allgemeinen Einsatz ausgelegtes Tablett KST in dem Entladeabschnitt 400 die Informationen, daß die getesteten ICs auf dem Test-Tablett zu den für allgemeinen Einsatz ausgelegten Tabletts transportiert worden sind, indem sie die Adressen speichert, die den jeweiligen IC-Trägern 16 auf dem zugehörigen Test-Tablett TST zugeordnet sind, und führt den Transport der getesteten ICs auf die für allgemeinen Einsatz ausgelegten Tabletts auf der Grundlage der gespeicherten Adressen durch, so daß kein einziger getesteter IC oder gar mehrere ICs übrigbleiben, die fehlerhaft nicht auf das Test-Tablett TST oder das Tablett KST transportiert worden sind. Jedoch kann dennoch in seltenen Fällen der Fall auftreten, daß ein oder mehrere getestete ICs auf dem Test-Tablett verbleiben, ohne von diesem abtransportiert zu werden.
  • Falls ein oder mehrere getestete ICs nicht umgesetzt worden ist und auf dem Test-Tablett TST in dem Entladeabschnitt 400 verblieben ist, wird das Test-Tablett TST, das noch den oder die nicht umgesetzten ICs trägt, zu dem Beschickungsabschnitt 300 transportiert, und es werden folglich ein oder mehrere zu testende ICs auf dem oder den verbliebenen getesteten ICs in der Form eines Stapels aufgebracht. In diesem Fall steht der zu testende IC, der auf der Oberseite des Stapels angeordnet ist, von der Oberfläche des Test-Tabletts nach oben vor. Hierbei tritt der Nachteil auf, daß der zu testende IC, der an der Oberseite des Stapels angeordnet ist und nach oben vorsteht, dann, wenn das Test-Tablett, das mit dem Stapel oder den Stapeln aus jeweils zwei ICs bestückt ist, zu der Konstanttemperaturkammer 101 transportiert wird und anschließend das nachfolgende Test-Tablett auf dem Test-Tablett mit dem Stapel oder den Stapeln aus zwei ICs, in der Konstanttemperaturkammer 101 gestapelt wird, aus dem zugehörigen Test-Tablett aufgrund der Einführung des nachfolgenden Test-Tabletts herausgedrückt wird und nach unten fällt. Es kann hierbei auch ein Unglücksfall wie etwa ein Zerbrechen des zu testenden ICs auftreten.
  • Falls der unerwünschte Fall auftritt, daß ein IC aus dem zugehörigen Test-Tablett TST in der Konstanttemperaturkammer 101 herausfällt und nach unten fällt, kann es sein, daß der IC auf einen Fördermechanismus oder ähnliches auffällt, der an der unteren Seite der Konstanttemperaturkammer 101 vorgesehen ist, und der IC bei diesem Mechanismus Störungen hervorruft, so daß der Transportmechanismus eventuell ausfallen und nicht mehr fördern kann. Falls der zu testende IC, der auf dem verbleibenden, bereits getesteten IC gestapelt ist, ferner getestet werden sollte und zu dem. Entladeabschnitt 400 transportiert werden sollte, ohne aus dem Testtablett herauszufallen, wird der obere IC in dem Stapel auf der Basis der Testergebnisse bezüglich des unteren, verbleibenden, getesteten ICs in dem Stapel sortiert, und es tritt folglich der Nachteil auf, daß eine fehlerhafte Klassifizierung erfolgt.
  • Die vorstehend erwähnten Probleme treten in gleicher Weise auch bei einem IC-Testgerät auf, bei dem eine Handhabungseinrichtung in einer Ausführungsform eingesetzt wird, die gemeinsam für den Transport von ICs, die in einem quadratförmigen, röhrenartigen IC-Behälter aufgenommen sind, der im Querschnitt im wesentlichen rechteckförmige Gestalt besitzt und als "stabförmiges Magazin" bezeichnet wird, sowie zum Transport von auf einem für allgemeinen Einsatz ausgelegten Tablett aufgebrachten ICs zu einem Test-Tablett, und für den Transport des die auf ihm aufgebrachten ICs tragenden Test-Tabletts zu dem Testabschnitt für einen Test eingesetzt werden kann, wobei sich nach dem Test unterschiedliche Bearbeitungen der getesteten ICs auf der Grundlage der Daten der Testergebnisse anschließen (siehe z.B, die japanische Patentschrift JP-A-08015373).
    •
  • Kurzfassung der Erfindung
  • Es ist daher Aufgabe der vorliegenden Erfindung ein IC-Testgerät und IC-Erfassungsverfahren zu schaffen bei dem der unerwünschte Fall verhindert werden kann, daß ein oder mehrere getestete ICs auf einem Test-Tablett ohne Abtransport von diesem zurückgelassen werden, bzw. das ermitteln kann, ob ein oder mehrere ICs aus dem zugehörigen, mit ICs bestückten Test-Tablett herausgefallen sind.
  • Diese Aufgabe wird mit einem Halbleiterbauelement-Testgerät nach Anspruch 1, 2 oder 3 bzw. einem Verfahren nach Anspruch 21 gelöst. Die Unteransprüche geben vorteilhafte Ausgestaltungen der Erfindung an.
  • Gemäß einer ersten Ausführungsform der Erfindung, ist ein IC-Testgerät derart ausgelegt, daß zu testende ICs von einem für allgemeinen Einsatz ausgelegten Tablett zu einem Test-Tablett für ein Umsetzen auf dieses in einem Beschickungsabschnitt transportiert werden, und daß das Test-Tablett mit den darauf aufgebrachten ICs in einen Testabschnitt transportiert wird, bei dem die ICs einem Test unterzogen werden, wobei das Test-Tablett mit den darauf befindlichen, getesteten ICs nach dem Abschluß des Tests von dem Testabschnitt zu einem Entladeabschnitt transportiert werden, bei dem die getesteten ICs auf dem Test-Tablett von dem zugeordneten Test-Tablett zu einem für allgemeinen Einsatz ausgelegten Tablett gefördert werden, und das Test-Tablett, das von getesteten ICs entleert ist, von dem Entladeabschnitt zu dem Beschickungsabschnitt transportiert wird, bei dem neue zu testende ICs auf das geleerte Test-Tablett für den nachfolgenden Test von ICs aufgebracht werden, wobei das IC-Testgerät einen IC-Erfassungssensor aufweist, der ermittelt, ob ein IC auf dem transportierten Test-Tablett vorhanden oder nicht vorhanden ist, und der zwischen dem Entladeabschnitt und dem Beschickungsabschnitt vorgesehen ist, so daß das Vorhandensein irgendeines ICs, der auf dem Test-Tablett zurückgeblieben ist, ermittelt werden kann.
  • Gemäß einer zweiten Ausführungsform der Erfindung ist ein IC-Testgerät derart ausgelegt, daß zu testende ICs in einem Beschickungsabschnitt von einem für allgemeinen Einsatz ausgelegten Tablett zu einem Test-Tablett für ein Umsetzen auf dieses transportiert werden, und das mit dem ICs bestückte Test-Tablett in einen Testabschnitt transportiert wird, in dem die ICs einem Test unterzogen werden, wobei das Test-Tablett mit den darauf aufgebrachten, getesteten ICs nach dem Abschluß des Tests von dem Testabschnitt zu einem Entladeabschnitt transportiert werden, bei dem die getesteten ICs auf dem Test-Tablett von dem zugehörigen Test-Tablett auf ein für allgemeinen Einsatz ausgelegtes Tablett gefördert werden, und das Test-Tablett, das von getesteten ICs entleert worden ist, von dem Entladeabschnitt zu dem Beschickungsabschnitt transportiert wird, bei dem neue, zu testende ICs auf das geleerte Test-Tablett für einen anschließenden Test von ICs aufgebracht werden, wobei das IC-Testgerät einen IC-Erfassungssensor aufweist, der dazu dient, zu ermitteln, ob in dem Test-Tablett ein geleerter IC-Aufnahmeabschnitt, in dem keine ICs vorhanden sind, vorhanden oder nicht vorhanden ist, wobei der IC-Erfassungssensor an dem Weg des Transportpfads des Test-Tabletts, das von dem Testabschnitt in Richtung zu dem Entladeabschnitt transportiert wird, vorgesehen ist.
  • Gemäß einer dritten Ausführungsform der Erfindung ist ein IC-Testgerät derart ausgelegt, daß zu testende ICs von einem für allgemeinen Einsatz ausgelegten Tablett zu einem Test-Tablett für ein Umsetzen auf dieses in einem Beschickungsabschnitt transportiert werden, und das Test-Tablett, das mit den ICs bestückt ist, in einen Testabschnitt transportiert wird, bei dem die ICs einem Test unterzogen werden, und daß das Test-Tablett mit den darauf befindlichen, getesteten ICs nach dem Abschluß des Tests von dem Testabschnitt zu einem Entladeabschnitt transportiert wird, bei dem die auf dem Test-Tablett befindlichen, getesteten ICs von dem zugehörigen Test-Tablett auf ein für allgemeinen Einsatz ausgelegtes Tablett umgesetzt werden, und das Test-Tablett, das von getesteten ICs entleert ist, von dem Entladeabschnitt zu dem Beschickungsabschnitt transportiert wird, bei dem neue, zu testende ICs auf das geleerte Test-Tablett für einen nachfolgenden Test von ICs aufgebracht werden, wobei das IC-Testgerät einen IC-Erfassungssensor aufweist, der dazu dient, zu erfassen, ob in dem Test-Tablett ein geleerter IC-Aufnahmeabschnitt, in dem keine ICs vorhanden sind, enthalten ist oder nicht, wobei der IC-Erfassungssensor an dem Weg des Transportpfads des Test-Tabletts, das von dem Beschickungsabschnitt in Richtung zu dem Testabschnitt transportiert wird, vorgesehen ist.
  • In dem IC-Testgerät gemäß der ersten Ausführungsform der Erfindung läßt sich selbst dann, wenn ein IC auf dem Test-Tablett, das von dem Entladeabschnitt in Richtung zu dem Beschickungsabschnitt transportiert wird, verblieben sein sollte, das Vorhandensein dieses auf dem Test-Tablett verbliebenen ICs erfassen, und es kann folglich der auf dem Test-Tablett verbliebene IC von dem Test-Tablett abgenommen werden, wenn das Test-Tablett an dem Beschickungsabschnitt angekommen ist. Als Ergebnis kann der unerwünschte Fall nicht auftreten, daß zwei ICs aufeinandergestapelt werden und der an der oberen Position befindliche IC des Stapels auf den Boden der Konstanttemperaturkammer fällt. Demgemäß kann ein IC-Testgerät geschaffen werden, das hohe Sicherheit bietet.
  • In dem IC-Testgerät gemäß der zweiten Ausführungsform der Erfindung kann selbst dann, wenn irgendein getesteter IC aus dem Test-Tablett in dem Testabschnitt herausfallen sollte, die Position des IC-Aufnahmeabschnitts des Test-Tabletts, von dem der IC herabgefallen ist, während der Zeitdauer des Transports des Test-Tabletts von dem Testabschnitt zu dem Entladeabschnitt erfaßt werden. Es ist daher möglich, in dem Entladeabschnitt einen Sortiervorgang bezüglich des IC-Aufnahmeabschnitts, in dem kein IC vorhanden ist, anzuhalten, und es läßt sich somit der vorstehend beschriebene Nachteil, daß eine fehlerhafte Klassifizierung erfolgt, vermeiden.
  • In dem IC-Testgerät gemäß der dritten Ausführungsform der Erfindung kann selbst dann, wenn irgendein IC von dem Test-Tablett während der Zeit des Transports des Test-Tabletts von dem Beschickungsabschnitt zu dem Testabschnitt herabfallen sollte, der geleerte IC-Aufnahmeabschnitt des Test-Tabletts, aus der IC herausgefallen ist, ermittelt werden, und zwar bis zur Ankunft des Test-Tabletts an dem Testabschnitt. Es ist daher möglich, in dem Testabschnitt einen Testvorgang bezüglich des IC-Aufnahmeabschnitts, in dem kein IC vorhanden ist, zu verhindern, und läßt sich folglich die Zeitdauer, die für den Testvorgang erforderlich ist, verkürzen, da keine Zeitvergeudung auftritt.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine perspektivische Darstellung, in der der Aufbau des hauptsächlichen Abschnitts eines Ausführungsbeispiels des Halbleiterbauelement-Testgeräts der vorliegenden Erfindung veranschaulicht ist,
  • 2 zeigt eine im wesentlichen im Querschnitt gesehene Ansicht des Geräts gemäß 1,
  • 3 zeigt eine vergrößerte perspektivische Ansicht, in der ein Abschnitt des in 1 gezeigten Halbleiterbauelement-Testgeräts dargestellt ist,
  • 4 zeigt ein Blockschaltbild, in dem ein Beispiel einer IC-Erfassungsschaltung für den Einsatz bei einem IC-Erfassungsverfahren dargestellt ist, das bei dem Halbleiterbauelement-Testgerät gemäß der vorliegenden Erfindung eingesetzt wird,
  • 5 zeigt Signalverläufe zur Erläuterung der Arbeitsweise der in 4 dargestellten IC-Erfassungsschaltung,
  • 6 zeigt eine Draufsicht zur Erläuterung einer weiteren Ausführungsform des IC-Erfassungsverfahrens, das bei dem Halbleiterbauelement-Testgerät gemäß der vorliegenden Erfindung eingesetzt wird,
  • 7 zeigt ein Blockschaltbild, in dem ein Beispiel einer IC-Erfassungsschaltung dargestellt ist, die für den Einsatz bei dem in 6 gezeigten IC-Erfassungsverfahren geeignet ist,
  • 8 zeigt Signalverläufe zur Erläuterung der Arbeitsweise der in 7 gezeigten IC-Erfassungsschaltung,
  • 9 zeigt eine Draufsicht, in der schematisch ein herkömmliches IC-Testgerät dargestellt ist, wobei der Kammerabschnitt in perspektivischer Ansicht gezeigt ist,
  • 10 zeigt eine perspektivische Ansicht des herkömmlichen, in 9 dargestellten IC-Testgeräts,
  • 11 zeigt eine auseinandergezogene, perspektivische Ansicht, die zur Erläuterung des Aufbaus eines Ausführungsbeispiels eines Test-Tabletts für die Verwendung in dem IC-Testgerät dient,
  • 12 zeigt eine perspektivische Ansicht, die zur Erläuterung der Aufbringung von ICs auf dem Test-Tablett, das in 11 dargestellt ist, dient, und
  • 13 zeigt eine vergrößerte Schnittansicht, in der die elektrische Verbindung zwischen einem IC, der auf dem in 11 gezeigten Test-Tablett aufgebracht ist, und einem Testkopf veranschaulicht ist.
    •
  • Beste Ausführungsform der Erfindung
  • 1 zeigt ein Ausführungsbeispiel des IC-Testgeräts gemäß der vorliegenden Erfindung. Dieses IC-Testgerät ist mit einer an ihm angebrachten Handhabungseinrichtung in Form des vorstehend unter Bezugnahme auf die 9 bis 12 erläuterten horizontalen Transportsystems versehen und weist einen Testabschnitt (im wesentlichen der untere Basisabschnitt in 10), der einen elektrischen Abschnitt des IC-Testgeräts bildet und zum Messen der elektrischen Eigenschaften von im Test befindlichen ICs durch Anlegen von ein vorbestimmtes Muster aufweisenden Testsignalen an die ICs dient, und einen Handhabungsabschnitt (im wesentlichen der obere mechanische Abschnitt in 10) auf. In Übereinstimmung mit dem herkömmlichen IC-Testgerät, das vorstehend beschrieben ist, weist der Handhabungsabschnitt einen Kammerabschnitt, der zum Testen von ICs dient, die auf einem Test-Tablett gefördert werden, einen IC-Speicherabschnitt bzw. IC-Lagerabschnitt zum Speichern von zu testenden ICs und von bereits getesteten und sortierten ICs, einen Beschickungsabschnitt, in dem zu testende ICs, die ein Benutzer bereits zuvor auf für allgemeinen Einsatz ausgelegte Tabletts aufgebracht hat, zu einem Test-Tablett, das hohen und/oder niedrigen Temperaturen widerstehen kann, gebracht und auf dieses umgesetzt werden, und einen Entladeabschnitt auf, in dem die getesteten ICs, die auf dem Test-Tablett aus dem Kammerabschnitt heraustransportiert wurden, nachdem sie in dem Kammerabschnitt einem Test unterzogen wurden, von dem Test-Tablett zu den für allgemeinen Einsatz ausgelegten Tabletts gebracht werden, um auf die letztgenannten Tabletts umgesetzt zu werden. Der Kammerabschnitt weist eine Konstanttemperaturkammer zum Ausüben einer Temperaturbelastung, die entweder durch eine auslegungsgemäß hohe oder auslegungsgemäß niedrige Temperatur hervorgerufen wird, bezüglich der zu testenden und auf einem Test-Tablett aufgebrachten ICs, eine Testkammer zur Durchführung von elektrischen Tests bezüglich der ICs, die unter der Temperaturbelastung stehen, die in der Konstanttemperaturkammer hervorgerufen wurde, wobei die ICs zum Testen in elektrischen Kontakt mit einem Testkopf des Testabschnitts gebracht werden, und eine Kammer zur Beseitigung der Temperaturbelastung auf, die zum Beseitigen der in der Konstanttemperaturkammer hervorgerufenen Temperaturbeanspruchung in den ICs, die den Tests in der Testkammer unterzogen worden sind, dient.
  • 1 zeigt eine Darstellung zur Erläuterung des Aufbaus eines wesentlichen Abschnitts bei diesem Ausführungsbeispiel, bei dem ein Test-Tablett TST1, das an einem Entladeabschnitt 400 des Handhabungsabschnitts angehalten ist, ein Test-Tablett TST2, das an einem Beschickungsabschnitt 300 angehalten ist, und ein IC-Erfassungssensor 500 gezeigt sind, der zwischen dem Entladeabschnitt 400 und dem Beschickungsabschnitt 300 vorgesehen ist. Dieser IC-Erfassungsabschnitt 500 dient dazu, zu ermitteln, ob ein IC auf jedem bzw. einen der IC-Träger 16 (siehe 11), die an dem Test-Tablett TST angebracht sind, zurückgelassen worden ist oder nicht.
  • Bei diesem Ausführungsbeispiel ist ein Fall gezeigt, bei dem eine Mehrzahl von IC-Erfassungssensoren 500 des mit Lichtdurchleitung bzw. Lichtschranken arbeitenden Typs, die jeweils eine Lichtquelle 501 und einen Fotodetektor 502 enthalten, zwischen dem Entladeabschnitt 400 und dem Beschickungsabschnitt 300 derart angeordnet sind, daß die Lichtquelle 501 und der Fotodetektor 502 jedes Sensors 500 einander bezüglich einer Ebene gegenüberliegen, durch die bzw. entlang derer ein Test-Tablett TST transportiert wird, das zwischen die Lichtquellen und Fotodetektoren eingebracht wird. Die Lichtquelle 501 und der Fotodetektor 502 jedes Sensors 500 sind in derjenigen Richtung miteinander ausgerichtet, die rechtwinklig zu der Richtung der Bewegung des Test-Tabletts TST verläuft, so daß hierdurch erfaßbar ist, ob ein IC auf dem Test-Tablett TST, das durch die bzw. entlang der Ebene verläuft, zurückgeblieben ist oder nicht.
  • Der IC-Erfassungssensor 500 ist entsprechend der Anzahl von Zeilen (der Anzahl von in Querrichtung verlaufenden Reihen entlang der Richtung der Bewegung des Test-Tabletts) der IC-Träger 16 vorgesehen, die an dem Test-Tablett TST angebracht sind. Wenn die Anzahl der Träger 16, die an dem Test-Tablett TST angebracht sind und die in derjenigen Richtung ausgerichtet bzw. angeordnet sind, die rechtwinklig zu der Richtung der Bewegung des Test-Tabletts TST verläuft (in der Richtung einer in Längsrichtung verlaufenden Zeile) gemäß der Darstellung gleich 4 ist (die Anzahl von Zeilen beträgt vier), können vier IC-Erfassungssensoren 500 mit einem gegenseitigen Abstand angeordnet werden, der dem Abstand entspricht, der zwischen den vier IC-Trägern 16 vorhanden ist, die in der Richtung der in Längsrichtung verlaufenden Reihe ausgerichtet sind. Bei dem dargestellten Ausführungsbeispiel sind die Lichtquellen 501 oberhalb der Ebene vorgesehen, entlang derer das Test-Tablett transportiert wird, während die Fotodetektoren 502 unterhalb der Ebene, entlang derer das Test-Tablett transportiert wird, vorgesehen sind. Die Lichtquellen 501 und die Fotodetektoren 502 können selbstverständlich auch in der umgekehrten Weise angeordnet sein.
  • Eine Apertur bzw. Öffnung (Durchgangsloch) 16A ist in einer Basis-Platte jedes IC-Trägers 16 ausgebildet, wie es in den 2 und 3 gezeigt ist. Der Fotodetektor 502 erfaßt Licht, das durch die Öffnung 16A hindurchgeht. Da in der Basis-Platte jedes IC-Trägers 16 eine Öffnung vorhanden ist, durch die von der Lichtquelle 501 ausgesandtes Licht hindurchtritt (eine Öffnung, über die Stifte eines ICs, der auf dem IC-Träger 16 aufgebracht ist, freigelegt sind, oder dergleichen), muß durch den Fotodetektor 502 lediglich bzw. ausschließlich das Licht erfaßt werden, das durch die Öffnung 16A hindurchtritt. Aus diesem Grund ist, wie in 3 in vergrößerter Darstellung gezeigt ist, dieses Ausführungsbeispiel derart ausgelegt, daß Zeitgabe- bzw. Taktmarkierungen 503 in vorbestimmten Intervallen bzw. Abständen, bezogen auf die Bewegungsrichtung des Test-Tabletts TST, an einer derjenigen Seiten des rechteckförmigen Rahmens 12 des Test-Tabletts TST fest angebracht sind, die parallel zu der Richtung der Bewegung des Test-Tabletts TST verlaufen, und daß ein Zeitgabe-Erfassungssensor 504 Licht erfaßt, das von jeder der Zeitgabe-Markierungen 503 reflektiert wird.
  • Die Zeitgabe-Markierungen 503 weisen bei dem dargestellten Ausführungsbeispiel reflektierende Markierungen 503A und nicht-reflektierende, zwischen den reflektierenden Markierungen 503A varhandene Markierungen 503B auf, wobei die reflektierenden Markierungen 503A an solchen Positionen an der einen Seite des rechteckförmigen Rahmens 12 angebracht sind, die den Positionen der Öffnungen 16A in den Basis-Platten eines Satzes aus den IC-Trägern 16 entsprechen, die in der Bewegungsrichtung des Test-Tabletts angeordnet sind. Bei diesem Ausführungsbeispiel ist der rechteckförmige Rahmen 12 jedes Test-Tabletts aus einem nicht-reflektierenden Material hergestellt, so daß Abschnitte des rechteckförmigen Rahmens 12, an dem keine reflektierende Markierungen 503A angebracht sind, kein Licht reflektieren. Folglich ist es bei diesem Ausführungsbeispiel nicht notwendig, separate nicht-reflektierende Markierungen 503B an derjenigen Seite des rechteckförmigen Rahmens 12 des Test-Tabletts anzubringen, die parallel zu der Richtung der Bewegung des Test-Tabletts verläuft. Falls der rechteckförmige Rahmen 12 jedes Test-Tabletts aus einem reflektierenden Material hergestellt ist, können nichtreflektierende Markierungen 503B an derjenigen Seite des rechteckförmigen Rahmens 12 des Test-Tabletts angebracht werden, die parallel zu der Richtung der Bewegung des Test-Tabletts verläuft.
  • Jede der reflektierenden Markierungen 503A weist in der Bewegungsrichtung eine Größe oder Länge auf, die derart ausgewählt ist, daß sie gleich groß wie oder geringfügig größer als der Durchmesser der entsprechenden Öffnung 16A in den Basis-Platten eines Satzes aus den IC-Trägern 16 ist, die in der Richtung der Bewegung des Test-Tabletts angeordnet sind. Demgemäß ist der Zeitgabe-Erfassungssensor 504 oberhalb der Ebene, entlang der das Test-Tablett bewegt wird, angeordnet, und erfaßt das Licht, das von dem Zeitgabe-Erfassungssensor 504 ausgesandt wird und an einer der reflektierenden Markierungen 503A reflektiert wird. Bei dem vorstehend beschriebenen Aufbau läßt sich lediglich bzw. ausschließlich das Licht detektieren, das durch die Öffnung 16A hindurchtritt, so daß das Vorhandensein eines ICs auf dem Test-Tablett in Abhängigkeit davon erfaßt wird, ob der IC-Erfassungssensor 500 Licht erfaßt oder nicht erfaßt, während der Zeitgabe-Erfassungssensor 504 Licht erfaßt, das von einer der reflektierenden Markierungen 503A reflektiert wird, so daß die Erfassung eines ICs auf dem Test-Tablett mit derjenigen Zeitgabe erfolgt, mit der der Zeitgabe-Erfassungssensor 504 Licht erfaßt, das von einer der reflektierenden Markierungen 503A reflektiert wird.
  • Bei dem vorstehend erläuterten Ausführungsbeispiel ist der Fall geschildert, daß erfaßt wird, ob ein IC auf einem Test-Tablett verblieben ist, das von dem Entladeabschnitt 400 zu dem Beschickungsabschnitt 300 transportiert wird. Es ist jedoch auch eine alternative Ausgestaltung möglich, bei der die IC-Erfassungssensoren 500 zum Beispiel in der Mitte bzw. entlang des Pfads angeordnet sind, der von dem Beschickungsabschnitt 300 zu dem Testkopf 104 führt, und/oder halbwegs bzw. an dem Pfad angeordnet sind, der von dem Testkopf 104 zu dem Entladeabschnitt 400 führt. Bei einer solchen Ausgestaltung ist es möglich, eine leere IC-Tasche in einem Test-Tablett zu erfassen, die daher rührt, daß ein IC aus dem Test-Tablett herausgefallen ist, während das Test-Tablett von dem Beschickungsabschnitt 300 zu dem Testkopf 104 transportiert wird. Weiterhin ist es möglich, eine leere IC-Tasche in dem Test-Tablett zu erfassen, die daher rührt, daß ein IC von dem Test-Tablett während des Tests an dem Testkopf 104 herabgefallen ist.
  • Es ist möglich, die Zuverlässigkeit des IC-Testgeräts dadurch zu verbessern, daß die IC-Erfassungssensoren 500 an einer beliebigen oder allen vorstehend erwähnten Positionen angeordnet werden. Wenn jedoch die IC-Erfassungssensoren 500 sowohl an Positionen zwischen dem Entladeabschnitt 400 und dem Beschickungsabschnitt 300 als auch zwischen dem Testkopf 104 und dem Entladeabschnitt 400 angeordnet sind, oder an Positionen sowohl zwischen dem Entladeabschnitt 400 und dem Beschickungsabschnitt 300 als auch zwischen dem Beschickungsabschnitt 300 und dem Testkopf 104 positioniert sind, läßt sich die Zuverlässigkeit des IC-Testgeräts noch weiter verbessern. Es erübrigt sich, festzustellen, daß die Zuverlässigkeit des IC-Testgeräts am besten erhöht werden kann, wenn die IC-Erfassungssensoren 500 an allen vorstehend genannten Positionen vorgesehen sind.
  • Weiterhin kann die Beziehung zwischen der Anordnung der reflektierenden Markierungen 503 und der Anordnung der nicht-reflektierenden Markierungen 503B auch umgekehrt sein, bezogen auf den Zustand, wie er in 3 gezeigt ist, so daß lediglich das Licht, das durch die Öffnung 16A hindurchtritt, erfaßt werden kann, wodurch das Vorhandensein eines ICs auf dem Test-Tablett in Abhängigkeit davon, ob der IC-Erfassungssensor 500 Licht erfaßt oder nicht erfaßt, zu denjenigen Zeitpunkten detektiert wird, an denen der Zeitgabe-Erfassungssensor 504 keinerlei reflektiertes Licht erfaßt.
  • Anstelle eines IC-Erfassungssensors des mit Lichtdurchleitung bzw. Lichtschranke arbeitenden Typs kann auch ein Annäherungsschalter zur Erfassung eines Metalls (eines Metalls in einem IC) oder eine Kamera, die eine Mustererkennungsfunktion aufweist, oder dergleichen, als IC-Erfassungssensor 500 verwendet werden.
  • Die vorliegende Erfindung kann auch bei einem IC-Testgerät eingesetzt werden, bei dem eine Handhabungseinrichtung für Magazine/Tabletts verwendet wird, die gemeinsam für den Transport von in einem "stangenförmigen Magazin" untergebrachten ICs und von auf einem für allgemeinen Einsatz ausgelegten Tablett aufgebrachten ICs zu einem Test-Tablett benutzt werden kann. In einem stangenförmigen bzw. stabförmigen Magazin untergebrachte ICs rutschen aufgrund ihres Eigengewichts aufeinanderfolgend nach unten, das heißt es werden die ICs aus dem Magazin aufgrund der durch das Eigengewicht der ICs hervorgerufenen, ein Herabfallen jedes ICs bewirkenden Naturkraft ausgegeben, wobei das stabförmige Magazin in einem gegenüber der horizontalen Ausrichtung geneigten Zustand gehalten wird. Wenn somit wie bei dem vorstehend erläuterten Ausführungsbeispiel eine Station, an der aus dem Magazin ausgegebene ICs auf ein Test-Tablett übertragen werden, als ein Beschickungsabschnitt definiert wird, ist es möglich, die Zuverlässigkeit des IC-Testgeräts, das mit einer solchen, an ihm angebrachten Handhabungseinrichtung für Magazine/Tabletts versehen ist, dadurch zu verbessern, daß die IC-Erfassungssensoren 500 an einer beliebigen der nachfolgenden Positionen oder an zwei von diesen Positionen vorgesehen werden, nämlich an einer Position entlang des Verlaufs des Transportpfads des Test-Tabletts zwischen dem Entladeabschnitt 400 und diesem Beschickungsabschnitt, an einer Position entlang des Verlaufs des Transportpfads des Test-Tabletts zwischen diesem Beschickungsabschnitt und dem Testkopf 104, und/oder an einer Position entlang des Verlaufs des Transportpfads des Test-Tabletts zwischen dem Testkopf 104 und dem Entladeabschnitt 400. Es erübrigt sich, festzustellen, daß die Zuverlässigkeit des IC-Testgeräts im stärksten Maße verbessert werden kann, wenn die IC-Erfassungssensoren 500 an allen vorstehend genannten Positionen angeordnet sind.
  • 4 zeigt ein Beispiel der Anordnung oder des Aufbaus des IC-Erfassungssensors 500 und der zugeordneten Schaltung, die ermittelt, ob ein IC vorhanden ist oder nicht. Wie in 1 gezeigt ist, sind bei diesem Ausführungsbeispiel vier IC-Erfassungssensoren 500 vorgesehen. Diese vier IC-Erfassungssensoren sind in 4 mit 500A bis 500D bezeichnet. Die nachfolgende Beschreibung erfolgt unter der Annahme, daß die IC-Erfassungssensoren 500A bis 500D ein logisches Signal mit dem niedrigen Pegel L (Signal mit niedrigem logischen Pegel) abgeben, wenn Licht durch die entsprechende Öffnung hindurchfällt (wenn der Fotodetektor 501 Licht von der Lichtquelle 501 empfängt), und daß der Zeitgabe-Erfassungssensor 504, der die Position eines auf einem Test-Tablett vorhandenen ICs erfaßt, ein Signal mit dem niedrigen logischen Pegel L abgibt, wenn er reflektiertes Licht empfängt.
  • Wie in 5 gezeigt ist, gibt der Zeitgabe-Erfassungssensor 504 ein logisches Signal mit hohem Pegel H ab (Signal mit hohem logischen Pegel), wenn er die an dem rechteckförmigen Rahmen 12 angebrachte reflektierende Markierung 503A nicht erfaßt, während er ein Signal mit dem logischen Pegel L abgibt, wenn er die reflektierende Markierung 503A ermittelt. Als Ergebnis gibt der Sensor 504 logische Signale S1-1, S1-2,... mit niedrigem logischen Pegel L ( 5A) jedesmal dann ab, wenn der die reflektierende Markierung 503A erfaßt. S1-1 bezeichnet ein Signal, das von dem Sensor 504 beim Ermitteln der ersten reflektierenden Markierung abgegeben wird, während S1-2 ein Signal bezeichnet, das von dem Sensor 504 beim Erfassen der zweiten reflektierenden Markierung abgegeben wird. Jeder der IC-Erfassungssensoren 500A bis 500D empfängt Licht, das durch die Öffnung 16A hindurchtritt, die in dem IC-Träger 16 an einer Position ausgebildet ist, die ungefähr der mittleren Position der reflektierenden Markierung 503A entspricht, und gibt hierbei ein Signal S2-1, S2-2,... (5B) ab, das auf den niedrigen logischen Pegel L abfällt und während des Vorhandenseins der Öffnung 16A auf dem niedrigen logischen Pegel L verbleibt. Bei dem in 5B dargestellten Signalverlauf bezeichnet S2-1 ein Signal niedrigen logischen Pegels, das folglich das Signal darstellt, das von dem IC-Erfassungssensor detektiert wird, wenn kein IC vorhanden ist. S2-2 ist ein Signal mit hohem logischen Pegel H und stellt folglich das Signal dar, das durch den IC-Erfassungssensor detektiert wird, wenn ein IC vorhanden ist. Ferner stellen, wie aus den 2 und 3 ersichtlich ist, logische Signale N1, N2, N3, N4 und N5, die niedrigen Pegel L besitzen und sich von den detektierten Signal S2-1 und S2-2 unterscheiden, die detektierten Signale des IC-Erfassungssensors dar, die durch Licht erzeugt werden, das jeweils durch in dem IC-Träger 16 gebildete Schlitze 16B bzw. durch einen zwischen zwei benachbarten IC-Trägern 16 gebildeten Spalt 16C hindurchtritt.
  • Die detektierten Signale S1-1, S1-2,... des Zeitgabe-Erfassungssensors 504 werden an eine Unterbrechungs- bzw. Interruptsignal-Erzeugungsschaltung 505 angelegt, die Unterbrechungs- bzw. Interruptsignale INT-1 und INT-2 (5C) zu Zeitpunkten erzeugt, die jeweils dem Abfallen bzw. Anstieg jedes der detektierten Signale S1-1, S1-2,... entsprechen. Diese Interruptsignale INT-1 und INT-2 werden an eine Steuereinrichtung 507 angelegt, die einen Interruptvorgang aufgrund des Interruptsignals INT-1 beginnt, das zum Zeitpunkt des Abfallens des detektierten Signals erzeugt wird, und den Interruptvorgang aufgrund des Interruptsignals INT-2 beendet, das zum Zeitpunkt des Anstiegs des detektierten Signals erzeugt wird.
  • Die Steuereinrichtung 507 kann zum Beispiel durch einen Mikrocomputer gebildet sein. Der Mikrocomputer weist in bekannter Weise eine zentrale Verarbeitungseinheit bzw. Zentraleinheit 507A, die allgemein als CPU bezeichnet wird, einen ROM (Festwertspeicher) 507B, in dem Programme oder dergleichen gespeichert sind, einen RAM (Direktzugriffsspeicher) 507C zum zeitweiligen Speichern von in der Steuereinrichtung gelesenen Daten oder dergleichen, einen Eingangsanschluß 507D, einen Ausgangsanschluß 507E, einen Interrupteingangsanschluß 507E usw. auf. Die Interruptsignale INT-1 und INT-2 werden in der zentralen Verarbeitungseinheit 507A über den Interrupteingangsanschluß 507E gelesen, wodurch die zentrale Verarbeitungseinheit 507A dazu veranlaßt wird, einen Interruptvorgang auszuführen. Die zentrale Verarbeitungseinheit 507A gibt ein in 5D gezeigtes Löschsignal CLR über den Ausgangsanschluß 507E jedesmal dann ab, wenn sie einen Interruptvorgang beginnt. Das Löschsignal CLR wird an Zwischenspeicherschaltungen 506A bis 506D angelegt, die jeweils die detektierten Signale der vier IC-Erfassungssensoren 500A bis 500D zwischenspeichern, um hierdurch den Zustand bzw. Inhalt der Zwischenspeicherschaltungen 506A bis 506D zu löschen (zurückzusetzen). Die von den Zwischenspeicherschaltungen 506A bis 506D abgegebenen Ausgangssignale werden durch das Löschen der Zwischenspeicherschaltungen auf hohen logischen Pegel H invertiert, wie es in 5E dargestellt ist. In die Zwischenspeicherschaltung 506A werden die Signale S2-1, S2-2, ..., die aufgrund der durch den IC-Erfassungssensor 500A erfaßten Öffnung 16A erzeugt werden, und die Signale N1, N2, N3, N4 und N5 eingespeist, die aufgrund der Schlitze 16B usw. erzeugt werden. In gleicher Weise wie bei der Zwischenspeicherschaltung 506A werden in die anderen Zwischenspeicherschaltungen 506B bis 506D jeweils die Signale, die aufgrund der durch die IC-Erfassungssensoren 500B bis 500D erfaßten Öffnungen 16A erzeugt werden, und die Signale eingespeist, die aufgrund der Schlitze 16B usw. erzeugt werden.
  • Die von den Zwischenspeicherschaltungen 506A bis 506D abgegebenen Ausgangssignale ändern sich von hohem logischen Pegel H auf niedrigen logischen Pegel L, wenn die von den entsprechenden IC-Erfassungssensoren 500A bis 500D detektierten Signale auf den niedrigen logischen Pegel L abfallen und sich die Zwischenspeicherschaltungen 506A bis 506D in einem Zustand befinden, bei dem sie den hohen logischen Pegel H zwischengespeichert haben. Wenn daher der Zeitgabe-Erfassungssensor 504 die reflektierende Markierung 503A erfaßt und die Ausgangssignale der IC-Erfassungssensoren 500A bis 500D auf den logischen Pegel L unmittelbar nach dem Löschen aller Zwischenspeicherschaltungen 506A bis 506D zum Beginn des Interruptvorgangs abfallen, invertiert jede der Zwischenspeicherschaltungen 506A bis 506D ihr zwischengespeichertes Ausgangssignal auf den niedrigen logischen Pegel L. Der in 5E gezeigte Zeitpunkt T1 zeigt diesen Vorgang an.
  • Wenn die reflektierende Markierung 503A durch diejenige Position hindurchläuft, an der der Zeitgabe-Erfassungssensor 504 angeordnet ist, endet der Interruptvorgang. Zu diesem Zeitpunkt erzeugt die zentrale Verarbeitungseinheit 507A ein Lesebefehlsignal RED, das in 5F gezeigt ist, um hierdurch die zwischengespeicherten Ausgangssignale der Zwischenspeicherschaltungen 506A bis 506D über den Eingangsanschluß 507D in dem Direktzugriffsspeicher 507C zu speichern. Falls die eingelesenen Ergebnisse den logischen Pegel L aufweisen, läßt sich hieraus erkennen, daß in dem IC-Träger 16 kein IC vorhanden ist. Falls auf der anderen Seite ein IC in dem IC-Träger 16 vorhanden ist, wird das zwischengespeicherte Ausgangssignal der Zwischen speicherschaltung 506A bei hohem logischen Pegel H bei und nach dem Zeitpunkt T2 gehalten, wie es in 5E gezeigt ist, so daß die Steuereinrichtung 507 bei dem dargestellten Beispiel den hohen logischen Pegel H in den Direktzugriffsspeicher 507C bezüglich der Zwischenspeicherschaltung 506A zum Beispiel nach dem Zeitpunkt T2 einliest. Aufgrund des in dem Direktzugriffsspeicher 507C eingelesenen hohen logischen Pegels H erkennt die zentrale Verarbeitungseinheit 507A das Vorhandensein eines ICs und zeigt zum Beispiel auf einer Anzeige 508 einen Hinweis an, daß ein IC vorhanden ist. Die Anzeige 508 ist derart ausgelegt, daß sie die Ausgangssignale der Zwischenspeicherschaltungen 506A bis 506D getrennt anzeigen kann. Darüberhinaus kann die Anzeige 508 die Position eines IC-Trägers 16 auf dem Test-Tablett TST genau angeben, indem die Anzahl der reflektierenden Markierungen 503A gezählt wird.
  • Wie vorstehend erläutert, erfassen die IC-Erfassungssensoren 500A bis 500D Licht, das jeweils durch andere Stellen in dem IC-Träger 16 als bei der in dem IC-Träger 16 ausgebildeten Öffnung 16A hindurchtritt. Zusätzlich zu der Öffnung 16A sind nämlich in jedem IC-Träger 16 die Schlitze 16B vorhanden und es existiert weiterhin der Spalt 16C zwischen jeweils zwei benachbarten IC-Trägern 16. Falls demzufolge durch diese Schlitze 16B und den Spalt 16C Störsignale N1, N2, N3, N4 und N5 hervorgerufen werden, wie es in 5B gezeigt ist, ist ersichtlich, daß die Störsignale N1 und N5 bei einem Zustand erzeugt werden, bei dem die Zwischenspeicherschaltung 506A den hohen logischen Pegel H bei der in 5 dargestellten Wellenform zwischenspeichert. In einem solchen Fall würde der zwischengespeicherte Inhalt der Zwischenspeicherschaltung 506A durch die Störsignale N1 und N5 auf niedrigen logischen Pegel L umgeschrieben werden. Die fehlerhaften Daten in der Zwischenspeicherschaltung 506A würden jedoch beseitigt werden, da alle jeweiligen Zwischenspeicherschaltungen durch ein Löschsignal CLR gelöscht werden, das erzeugt wird, wenn die nächste reflektierende Markierung 503A an den IC-Erfassungssensoren ankommt. Selbst falls die Störsignale N1 bis N5 erzeugt werden sollte, liest die Steuereinrichtung 507 diese fehlerhaften Daten nicht ein.
  • Bei dem vorstehend erläuterten Ausführungsbeispiel ist die Arbeitsweise der Steuereinrichtung 507 unter der Annahme beschrieben, daß der Zustand, bei dem die Zwischenspeicherschaltungen 506A bis 506D jeweils niedrige logische Pegel L zwischenspeichern, der normale Zustand ist. Dieser logische Zustand kann auf einen Fall angewendet werden, bei dem erfaßt wird, ob ein IC auf einem Test-Tablett vorhanden ist oder nicht, das von dem Entladeabschnitt 400 zu dem Beschickungsabschnitt 300 transportiert wird und an dem IC-Träger 16 montiert sind, die eigentlich von ICs geleert sein sollten. Auf der anderen Seite ist es auch möglich, die Steuereinrichtung 507 eine solche Bestimmung vornehmen zu lassen, daß der Zustand, bei dem die Zwischenspeicherschaltungen 506A bis 506D jeweils einen hohen logischen Pegel H zwischenspeichern, der normale Zustand ist. Dieser logische Zustand kann in einem Fall angewendet werden, bei dem erfaßt wird, ob ein IC während der Zeitspanne nach dem Aufbringen von ICs auf das Test-Tablett in dem Beschickungsabschnitt 300 bis zu der Ausgabe des Test-Tabletts zu dem Entladeabschnitt 400, aus einem Test-Tablett herausgefallen ist oder nicht. Die unter Bezugnahme auf 4 beschriebene IC-Erfassungsmethode läßt sich daher sowohl bei der Ermittlung des Vorhandenseins eines ICs als auch bei der Ermittlung des Fehlens eines ICs einsetzen.
  • Weiterhin ist das vorstehend beschriebene Ausführungsbeispiel anhand eines Beispiels diskutiert, bei dem die Zeitgabe-Markierung 503, die aus den reflektierenden Markierungen 503A und den nicht reflektierenden Markierungen 503B zusammengesetzt ist, als eine Zeitgabe-Markierung zur Erfassung der Position eines IC-Trägers 16 auf dem Test-Tablett (der Position der in einem IC-Träger 16 ausgebildeten Öffnung 16A) eingesetzt wird. Anstelle der reflektierenden Markierungen 503A und der nicht reflektierenden Markierungen 503B ist es auch möglich, Schlitze (Durchgangslöcher oder Öffnungen) einzusetzen, die in dem rechteckförmigen Rahmen 12 in vorbestimmten Abständen relativ zu der Richtung der Bewegung des Test-Tabletts ausgebildet sind, und aufgrund der Schlitze die Positionen der Öffnungen 16A zu erkennen, die in einem Satz von IC-Trägern 16 ausgebildet sind, die in der Richtung der Bewegung des Test-Tabletts angeordnet sind. In einem solchen Fall kann der Zeitgabe-Erfassungssensor derart ausgestaltet sein, daß er die Positionen der Schlitze dadurch ermittelt, daß er Licht erfaßt, das durch die Schlitze hindurchgeht, oder daß er kein reflektiertes Licht von jedem Schlitz in einem Fall erhält, bei dem das Test-Tablett derart ausgestaltet ist, daß Licht von seinen Abschnitten mit Ausnahme der Schlitze reflektiert wird.
  • 6 zeigt eine weitere Ausführungsform des Verfahrens zur Erfassung von Zeitgabe-Markierungen. Bei dieser Ausführungsform ist der Fall dargestellt, daß anstelle der reflektierenden Markierungen 503A die Löcher 22, die in jedem IC-Träger 16 ausgebildet sind, als Zeitgabe-Markierung eingesetzt werden. Die Löcher 22 sind in jedem IC-Träger 16 für die Einführung von Positionierungsstiften in diesen vorgesehen. Die Löcher 22 werden im folgenden als "Positionierungslöcher" bezeichnet. Jedes Positionierungsloch 22 ist im wesentlichen an den gleichen Positionen wie die Öffnungen 16A ausgebildet, bezogen auf die Richtung der Bewegung des Test-Tabletts, wie es aus 3 ersichtlich ist. Es ist daher möglich, die Positionen der in den IC-Trägern 16 ausgebildeten Öffnungen 16A unter Verwendung der Positionierungslöcher 22 zu erkennen, ohne daß Schlitze (Öffnungen) in dem rechteckförmigen Rahmen 12 in vorbestimmten Abständen relativ zu der Richtung der Bewegung des Test-Tabletts ausgebildet werden.
  • Das in 6 gezeigte Ausführungsbeispiel betrifft einen Fall, bei dem als Zeitgabe-Markierung die Positionierungslöcher 22 eingesetzt werden, die in der rechtwinklig zu der Richtung der Bewegung des Test-Tabletts TST verlaufenden Richtung angeordnet und an den außenseitigen Positionen auf den beiden Seiten der in der Längsrichtung (Bewegungsrichtung) des Test-Tabletts verlaufenden Mittellinie angeordnet sind. Da bei diesem Ausführungsbeispiel vier Zeilen bzw. Reihen von IC-Trägern 16 an dem Test-Tablett angebracht sind (hierbei ist auf die Anzahl von IC-Träger-Anordnungen Bezug genommen, die parallel zu der Richtung der Bewegung des Test-Tabletts ausgerichtet sind), werden von den Positionierungslöchern 22 der IC-Träger 16 diejenigen außenseitigen Positionierungslöcher 22, die in den beiden äußeren IC-Träger-Anordnungen, das heißt in der ersten und der vierten IC-Träger-Anordnung, vorhanden sind, als Zeitgabe-Markierung eingesetzt. Zeitgabe-Erfassungssensoren 504A und 504B sind zum Erfassen dieser außenseitigen Positionierungslöcher 22 an einer Position an der Oberseite oder an der Unterseite des Test-Tabletts bzw. oberhalb oder unterhalb desselben vorgesehen. Die Zeitgabe-Sensoren 504A und 504B erfassen die Positionen der Positionierungslöcher 22, indem sie Licht detektieren, das durch jedes der Positionierungslöcher 22 hindurchtritt. Die IC-Erfassungssensoren 500A bis 500D, die die Öffnungen 16A von jeder der parallel zu der Richtung der Bewe gung des Test-Tabletts angeordneten IC-Träger-Anordnungen erfassen, können in der gleichen Weise wie bei dem vorstehend beschriebenen Ausführungsbeispiel angeordnet sein.
  • 7 zeigt die Ausgestaltung einer IC-Erfassungsschaltung, die in diesem Fall eingesetzt wird. Der Schaltungsaufbau zur Erfassung der Öffnungen 16A aller vier IC-Träger-Anordnungen ist in 7 dargestellt, wobei der sich auf eine jeweilige IC-Träger-Anordnung beziehende Schaltungsaufbau jeweils derselbe wie der Aufbau der anderen Schaltungen ist. Es werden daher im folgenden der Schaltungsaufbau, der mit der ersten IC-Träger-Anordnung zusammenhängt, und dessen Arbeitsweise beschrieben.
  • Die Erfassungsschaltung zur Erfassung der Öffnungen 16A der IC-Träger in der ersten IC-Träger-Anordnung weist Zeitgabe-Erfassungssensoren 504A und 504B, ein NOR-Glied (Nicht-ODER-Glied) NOR zum Herausgreifen oder Weiterleiten der von den Zeitgabe-Erfassungssensoren 504A und 504B abgegebenen, erfaßten Signale, ein UND-Glied AND zum Herausgreifen bzw. Aufnehmen des von dem IC-Erfassungssensor 500A abgegebenen, detektierten Signals, ein erstes Flipflop FF1 zum Speichern der Information, in Form eines Signals mit niedrigem logischen Pegel L, daß der IC-Erfassungssensor 500A durch die Öffnung 16A hindurchgetretenes Licht in einem Zustand erfaßt hat, bei dem die Zeitgabe-Erfassungssensoren 504A und 504B die Positionierungslöcher 22 detektiert haben, sowie zum Speichern der Information, in Form eines Signals mit hohem logischen Pegel H, daß ein IC in einem Zustand bzw. zu einem Zeitpunkt vorhanden ist (der IC-Erfassungssensor 500A hat kein durch die Öffnung 16A hindurchgetretenes Licht erfaßt), zu dem die Zeitgabe-Erfassungssensoren 504A und 504B die Positionierungslöcher 22 detektiert haben, sowie zum Abgeben des gespeicherten Inhalts, sowie ein zweites Flipflop FF2 auf, das dazu dient, dann, wenn das erste Flipflop FF1 ein Signal mit hohem logischen Pegel H aufgrund der Erfassung des Vorhandenseins eines ICs abgegeben hat, dieses Signal mit hohem logischen Pegel H aufzunehmen und solange beizubehalten, bis das Test-Tablett vorbeigelaufen ist.
  • Das NOR-Glied NOR gibt ein Zeitgabesignal QA ab, das jedesmal dann auf den hohen logischen Pegel H wechselt, wenn beide Zeitgabe-Erfassungssensoren 504A und 504B die Positionierungslöcher 22 erkennen, wie es in 8A gezeigt ist. Da dieses Zeitgabesignal QA an den Takteingang CK des ersten Flipflops FF1 angelegt wird, liest das erste Flipflop FF1 das an seinen Datenanschluß D angelegte Signal mit hohem logischen Pegel H zu einem Zeitpunkt ein, zu dem das Zeitgabesignal QA ansteigt.
  • Falls kein IC in dem IC-Träger 16 vorhanden ist, gibt der IC-Erfassungssensor 500A ein in 8B gezeigtes Signal QB ab, das aufgrund der Erfassung von durch die Öffnung 16A hindurchtretendem Licht mittels dieses Sensors 500A auf niedrigen logischen Pegel L abfällt und diesen niedrigen logischen Pegel L so lange beibehält, bis die Öffnung 16A vorbeigelaufen ist. Da dieses Signal QB an den Löschanschluß CL des ersten Flipflops FF1 angelegt wird, wird das erste Flipflop FF1 zum Zeitpunkt des Abfallens des Zeitgabesignals QB gelöscht (rückgesetzt) und speichert in sich den niedrigen logischen Pegel L für dessen Abgabe. Das Ausgangssignal Q1 des ersten Flipflops FF1 ist in 8C dargestellt. Das Ausgangssignal Q1 steigt zu einem Zeitpunkt T1, bei dem das Zeitgabesignal QA ansteigt, auf hohen logischen Pegel H an und kehrt zu einem Zeitpunkt T2, zu dem das Signal QB abfällt, auf niedrigen logischen Pegel L zurück.
  • Zum Zeitpunkt des Abfalls des Zeitgabesignals QA liest das zweite Flipflop FF2 den logischen Zustand des Ausgangssignals des ersten Flipflops FF1. Falls sich das Ausgangssignal des ersten Flipflops FF1 in diesem Fall beim logischen Pegel L befindet, behält das zweite Flipflop FF2 den Zustand des logischen Pegels L dauerhaft bei.
  • Der in 8 dargestellte Signalverlauf gibt an, daß ein IC in dem zweiten IC-Träger 16 in der ersten IC-Träger-Anordnung vorhanden ist. Während der Zeitdauer, während der das zweite Zeitgabesignal QA auf den hohen logischen Pegel H ansteigt, gibt das UND-Glied weiterhin ein Signal mit hohem logischen Pegel H ab. Als Folge hiervon liest das zweite Flipflop FF2 das von dem ersten Flipflop FF1 abgegebene Signal mit hohem logischen Pegel H zu dem Zeitpunkt T3 des Abfallens des zweiten Zeitgabesignals QA ein (8E).
  • Da das Ausgangssignal des zweiten Flipflops FF2 über ein ODER-Glied OR1 an den Datenanschluß D des zweiten Flipflops FF2 zurückgeleitet wird, gibt das zweite Flipflop FF2, sobald es einen hohen logischen Pegel H eingelesen hat, kontinuierlich ein Signal mit hohem logischen Pegel H bis zu einem Zeitpunkt T4 ab, zu dem ein in 8D gezeigtes Rücksetzsignal RET auf niedrigen logischen Pegel L abfällt, unabhängig davon, ob sich das Ausgangssignal des ersten Flipflops FF1 ändert.
  • Ein in 8E gezeigtes Ausgangssignal OUT wird an einem Ausgangsanschluß 70 abgegeben, indem die Ausgangssignale jedes zweiten Flipflops FF2, die einen Bestandteil der IC-Erfassungsschaltung bilden, an ein ODER-Glied OR2 angelegt werden, das eine ODER-Verknüpfung durchführt, und das Ergebnis dieser ODER-Verknüpfung an dem Ausgangsanschluß 70 abgegeben wird. Hierbei ist jedes zweite Flipflop in Übereinstimmung mit einer jeweiligen IC-Träger-Anordnung vorgesehen.
  • Wenn an dem Ausgangsanschluß 70 ein Signal mit hohem logischen Pegel H abgegeben wird, wird hierdurch signalisiert, daß ein IC auf dem Test-Tablett TST zurückgeblieben ist. Wenn daher zum Beispiel das Ausgangssignal OUT am Ausgangsanschluß 70 an eine Steuereinrichtung (nicht gezeigt) eingangsseitig angelegt wird, ist es möglich, die Steuereinrichtung zur Ausführung einer Steuerung wie etwa der Abgabe eines Alarms durch die Steuereinrichtung zu veranlassen, oder den Betrieb der Handhabungseinrichtung anzuhalten, oder eine andere Maßnahme vorzunehmen.
  • Bei dem in 7 gezeigten Ausführungsbeispiel ist eine Auslegung gezeigt, bei der das Ausführungsbeispiel zur Erfassung eines ICs eingesetzt wird, der auf einem Test-Tablett TST zurückgeblieben ist, das eigentlich von ICs geleert sein sollte. Falls der Schaltungsaufbau derart ausgestaltet ist, daß das erste Flipflop FF1 ein Signal hohen logischen Pegels H speichert, wenn kein IC in dem IC-Träger 16 vorhanden ist, und ein Signal mit niedrigem logischen Pegel L speichert, wenn ein IC in dem IC-Träger 16 vorhanden ist, und daß ein in dem ersten Flipflop FF1 gespeichertes Signal mit hohem logischen Pegel H in dem zweiten Flipflop FF2 zum Zeitpunkt des Abfallens des Zeitgabesignals QA gespeichert wird, läßt sich das Verfahren für den Fall der Erfassung des Sachverhalts einsetzen, daß ein IC, der in dem Beschickungsabschnitt 300 auf das Test-Tablett TST aufgebracht worden ist, von dem Test-Tablett während des Zeitintervalls bis zu der Ausgabe des Test-Tabletts an den Entladeabschnitt 400 herabgefallen ist.
  • Es erübrigt sich ferner, festzustellen, daß die vorliegende Erfindung auch bei einem IC-Testgerät mit einer mit ihm verbundenen Handhabungseinrichtung für Magazine/Tabletts mit einer solchen Ausgestaltung eingesetzt werden kann, daß sowohl ICs, die in einem als "stabförmiges Magazin" bezeichneten IC-Behälter aufgenommen sind, als auch auf einem für allgemeinen Einsatz ausgelegten Tablett aufgebrachte ICs auf ein Test-Tablett transportiert werden können und das mit den darauf aufgebrachten ICs bestückte Test-Tablett zu dem Testabschnitt für einen Testvorgang transportiert wird, wonach sich verschiedenartige Bearbeitungen der getesteten ICs auf der Grundlage der Daten der Testergebnisse anschließen. Auch in diesem Fall lassen sich die gleichen Funktionen und Effekte erzielen. Wenn eine Handhabungseinrichtung dieser Ausführungsform eingesetzt wird, rutschen ICs, die in einem stabförmigen bzw. stangenförmigen Magazin aufgenommen sind, aufgrund ihres Eigengewichts aufeinanderfolgend nach unten, so daß die ICs aus dem Magazin aufgrund der durch ihr Eigengewicht hervorgerufenen, das Herabfallen jedes ICs bewirkenden Naturkraft ausgegeben werden, wobei das stangenförmige Magazin, bezogen auf den horizontalen Zustand, in einem geneigten Zustand gehalten wird. Hierbei ist eine Station, an der aus dem Magazin ausgegebene ICs auf ein Test-Tablett transportiert werden, als ein Beschickungsabschnitt definiert.
  • Wie vorstehend erläutert, ist bei der vorliegenden Erfindung das Merkmal zusätzlich vorgesehen, daß erfaßt wird, ob ein IC auf einem Test-Tablett TST verblieben ist, das eigentlich von getesteten ICs entleert sein sollte. Es ist daher möglich, in dem Beschickungsabschnitt 300 (einschließlich der Station, bei der aus dem stangenförmigen Magazin ausgegebene ICs auf ein Test-Tablett umgesetzt werden) einen fehlerhaften Vorgang, bei dem ein IC auf dem verbliebenen IC in der Form eines Stapels aufgebracht wird, zu verhindern. Als Folge hiervon kann ein unerwünschter Vorgang, daß zum Beispiel ein IC aus dem Test-Tablett in der Konstanttemperaturkammer 101 herausfällt und hierbei die Gefahr mit sich bringt, daß eine darunter befindliche Transporteinrichtung beschädigt werden kann, verhindert werden. Ferner läßt sich eine fehlerhafte Klassifizierung, bei der der obere IC in dem Stapel, der ohne ein Herausfallen aus dem Test-Tablett transportiert wird, getestet wird und zu dem Entladeabschnitt 400 ausgegeben wird, bei dem der obere IC auf der Basis der Testergebnisse bezüglich des unteren ICs in dem Stapel sortiert wird, verhindern.
  • Darüberhinaus kann bei der vorliegenden Erfindung das Herausfallen eines ICs erfaßt werden, selbst wenn ein IC von dem Test-Tablett während des Tests in dem Testabschnitt oder während der Zeitdauer des Transports des Test-Tabletts von dem Testabschnitt zu dem Entladeabschnitt 400 herausfällt. Folglich läßt sich ein fehlerhafter Betrieb dahingehend, daß ein IC bezüglich einer IC-Tasche an dem Test-Tablett, in der keinerlei IC vorhanden ist, virtuell in Abhängigkeit von den Testergebnissen klassifiziert wird, die in der Speichereinrichtung gespeichert sind, verhindern. Somit kann ein Sortiervorgang im Hinblick auf eine IC-Tasche auf dem Test-Tablett, in der kein IC vorhanden ist, verhindert werden, und es kann die Zeitspanne, die zur Durchführung des gesamten Klassifizierungsvorgangs erforderlich ist, verringert werden.
  • Ferner kann bei der vorliegenden Erfindung ein leere IC-Tasche erfaßt werden, wenn eine solche leere IC-Tasche in einem Test-Tablett TST, das zu dem Testabschnitt transportiert wird, vorhanden sein sollte, was seinen Grund darin haben kann, daß ein IC von dem Test-Tablett während des Transports des Test-Tabletts von dem Beschickungsabschnitt 300 zu dem Testabschnitt herausgefallen ist, oder daß das Test-Tablett zu dem Testabschnitt mit einer IC-Tasche transportiert wird, die keinen IC enthält, wenn in dem Beschickungsabschnitt 300 kein zu testender IC auf das Test-Tablett aufgebracht werden konnte. Daher läßt sich der Test bezüglich der leeren IC-Tasche verhindern. Als Ergebnis wird kein vergeblicher Test durchgeführt, so daß die Testdauer verringert werden kann und ein mit hoher Zuverlässigkeit arbeitendes IC-Testgerät bereitgestellt werden kann.
  • Da weiterhin gemäß der vorliegenden Erfindung die Ausgestaltung derart getroffen ist, daß das Vorhandensein oder Fehlen eines ICs in dem IC-Träger anhand einer Zeitgabemarkierung erfaßt wird, läßt sich das Vorhandensein bzw. Fehlen eines ICs auf dem Test-Tablett zuverlässig ermitteln.
  • Auch wenn die vorliegende Erfindung gemäß der vorstehenden Beschreibung bei ihrem Einsatz bei einem IC-Testgerät beschrieben ist, das zum Testen von ICs als Halbleiterbauelemente dient, versteht es sich, daß die vorliegende Erfindung auch bei Testgeräten einsetzbar ist, die zum Testen von anderen Halbleiterbauelementen als ICs dienen, wobei sich die gleichen Effekte erzielen lassen, wie sie vorstehend erläutert sind.

Claims (21)

  1. Halbleiterbauelement-Testgerät mit einem Testabschnitt und einem Handhabungsabschnitt, bei dem zu testende Halbleiterbauelemente in einem Beschickungsabschnitt (300) des Handhabungsabschnitts zu einem Test-Tablett (TST1, TST2), das an dem Beschickungsabschnitt (300) des Handhabungsabschnitts angehalten ist, transportiert und auf dieses umgesetzt werden, das Test-Tablett für den Test der Halbleiterbauelemente von dem Beschickungsabschnitt (300) in einen Testbereich des Handhabungsabschnitts transportiert wird, das Test-Tablett mit den auf ihm aufgebrachten, getesteten Halbleiterbauelementen nach dem Abschluß des Tests von dem Testbereich zu einem Entladeabschnitt (400) des Handhabungsabschnitts transportiert wird, wo die getesteten, auf dem Test-Tablett befindlichen Halbleiterbauelemente (18) von dem Test-Tablett auf ein für allgemeinen Einsatz ausgelegtes Tablett gebracht werden, und das Test-Tablett, das von getesteten Halbleiterelementen entleert ist, von dem Entladeabschnitt (400) zu dem Beschickungsabschnitt (300) transportiert wird, wobei der vorstehend angegebene Betriebsablauf wiederholt wird, wobei das Halbleiterbauelement-Testgerät dadurch gekennzeichnet ist, daß an dem Verlauf des Transportpfads des Test-Tabletts zwischen dem Entladeabschnitt (400) und dem Beschickungsabschnitt (300) ein Halbleiterbauelement-Erfassungssensor (501, 502) vorgesehen ist, der dazu dient, zu überwachen, ob ein Halbleiterbauelement auf dem Test-Tablett vorhanden ist oder nicht, und daß das Vorhandensein eines Halbleiterbauelements, das auf dem Test-Tablett, das von dem Entladeabschnitt (400) zu dem Beschickungsabschnitt (300) transportiert wird, zurückgeblieben ist, durch den Halbleiterbauelement-Erfassungssensor erfaßbar ist.
  2. Halbleiterbauelement-Testgerät nach dem Oberbegriff des Anspruchs 1, wobei das Halbleiterbauelement-Testgerät dadurch gekennzeichnet ist, daß an dem Verlauf des Transportpfads des Test-Tabletts zwischen dem Testbereich und dem Entladeabschnitt (400) ein Halbleiterbauelement-Erfassungssensor (501, 502) vorgesehen ist, der dazu dient, zu überwachen, ob auf dem Test-Tablett ein Halbleiterbauelement vorhanden ist oder nicht, und daß das Vorhandensein eines beliebigen leeren, kein Halbleiterbauelement in sich enthaltenden Halbleiterbauelement-Aufnahmeabschnitts in dem Test-Tablett, das von dem Testbereich zu dem Entladeabschnitt (400) transportiert wird, durch den Halbleiterbauelement-Erfassungssensor (501, 502) erfaßbar ist.
  3. Halbleiterbauelement-Testgerät nach dem Oberbegriff des Anspruchs 1, wobei das Halbleiterbauelement-Testgerät dadurch gekennzeichnet ist, daß an dem Verlauf des Transportpfads des Test-Tabletts zwischen dem Beschickungsabschnitt (300) und dem Testbereich ein Halbleiterbauelement-Erfassungssensor (501, 502) vorgesehen ist, der dazu dient, zu erfassen, ob auf dem Test-Tablett ein Halbleiterbauelement vorhanden ist oder nicht, und daß das Vorhandensein eines beliebigen, leeren, kein Halbleiterbauelement in sich enthaltenden Halbleiterbauelement-Aufnahmeabschnitts in dem Test-Tablett, das von dem Beschickungsabschnitt (300) zu dem Testbereich transportiert wird, durch den Halbleiterbauelement-Erfassungssensor (501, 502) erfaßbar ist.
  4. Halbleiterbauelement-Testgeräte nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Handhabungsabschnitt eine Handhabungseinrichtung für Magazine und Tabletts mit einer solchen Ausgestaltung ist, die sowohl den Transport von Halbleiterbauelementen (18), die in einem Halbleiterbauelement-Behälter in Form eines stangenförmigem Magazins aufgenommen sind, als auch für den Transport von Halbleiterbauelementen (18), die auf einem für allgemeinen Einsatz ausgelegten Tablett aufgebracht sind, zu einem Test-Tablett (TST1, TST2) sowie zum Transportieren des mit den darauf aufgebrachten Halbleiterbauelementen (18) bestückten Test-Tabletts zu dem Testbereich für einen Testvorgang, sowie zum nachfolgenden Durchführen von verschiedenartigen Behandlungen der getesteten Halbleiterbauelemente auf der Grundlage der Daten der Testergebnisse in dem Entladeabschnitt (400) eingesetzt werden kann, und daß der Beschickungsabschnitt (300) eine Station ist, bei der von dem Magazin ausgegebene Halbleiterbauelemente auf ein Test-Tablett übertragen werden.
  5. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Handhabungsabschnitt eine Handhabungseinrichtung in Form eines horizontalen Transportsystems ist, bei der auf einem für allgemeinen Einsatz ausgelegten Tablett vorhandene Halbleiterbauelemente in dem Beschickungsabschnitt (300) auf ein Test-Tablett (TST1, TST2) transportiert werden, und das mit den darauf aufgebrachten Halbleiterbauelementen (18) bestückte Test-Tablett zu dem Testbereich für den Testvorgang transportiert wird, wonach sich verschiedenartige Behandlungen der getesteten Halbleiterbauelemente auf der Grundlage der Daten der Testergebnisse in dem Entladeabschnitt (400) anschließen.
  6. Halbleiterbauelement-Testgerät nach Anspruch 1, dadurch gekennzeichnet, daß an dem Verlauf des Transportpfads des Test-Tabletts (TST1, TST2) zwischen dem Testbereich und dem Entladeabschnitt (400) ein weiterer Halbleiterbauelement-Erfassungssensor vorgesehen ist, der dazu dient, zu überwachen, ob ein Halbleiterbauelement auf dem Test-Tablett vorhanden ist oder nicht.
  7. Halbleiterbauelement-Testgerät nach Anspruch 1, dadurch gekennzeichnet, daß an dem Verlauf des Transportpfads des Test-Tabletts (TST1, TST2) zwischen dem Beschickungsabschnitt (300) und dem Testbereich ein weiterer Halbleiterbauelement-Erfassungssensor vorgesehen ist, der dazu dient, zu überwachen, ob auf dem Test-Tablett ein Halbleiterbauelement vorhanden ist oder nicht.
  8. Halbleiterbauelement-Testgerät nach Anspruch 1, dadurch gekennzeichnet, daß an dem Verlauf des Transportpfads des Test-Tabletts (TST1, TST2) zwischen dem Testbereich und dem Entladeabschnitt (400) ein weiterer Halbleiterbauelement-Erfassungssensor vorgesehen ist, der dazu dient, zu überwachen, ob ein Halbleiterbauelement auf dem Test-Tablett vorhanden ist oder nicht, und an dem Verlauf des Transportpfads des Test-Tabletts zwischen dem Beschickungsabschnitt (300) und dem Testbereich noch ein weiterer Halbleiterbauelement-Erfassungssensor vorgesehen ist, der dazu dient, zu überwachen, ob ein Halbleiterbauelement auf dem Test-Tablett vorhanden ist oder nicht.
  9. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3 oder 6 bis 8, dadurch gekennzeichnet, daß die Anzahl der Halbleiterbauelement-Erfassungssensoren (501, 502) gleich groß ist wie diejenige derjenigen Halbleiterbauelement-Aufnahmeabschnitte auf dem Test-Tablett (TST1, TST2), die in einer Richtung angeordnet sind, die rechtwinklig zu der Richtung der Bewegung des Test-Tabletts verläuft, und jeder Sensor ein optischer Sensor für die Erfassung von durchgelassenem Licht ist.
  10. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3 oder 6 bis 8, dadurch gekennzeichnet, daß die Anzahl von Halbleiterbauelement-Erfassungssensoren (501, 502) gleich groß ist wie diejenige derjenigen Halbleiterbauelement-Aufnahmeabschnitte an dem Test-Tablett (TST1, TST2), die in einer Richtung angeordnet sind, die rechtwinklig zu der Richtung der Bewegung des Test-Tabletts verläuft, und weiterhin eine Zeitgabe-Markierung (503), die an einem Rahmen (12) des Test-Tabletts in vorbestimmten Abständen relativ zu der Richtung der Bewegung des Test-Tabletts vorgesehen ist, und ein Zeitgabe-Erfassungssensor (504) zum Erfassen der Zeitgabe-Markierung (503) vorhanden sind.
  11. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3 oder 6 bis 8, dadurch gekennzeichnet, daß die Anzahl von Halbleiterbauelement-Erfassungssensoren (501, 502) gleich groß ist wie die Anzahl von Halbleiterbauelement-Aufnahmeabschnitten auf dem Test-Tablett (TST1, TST2), die in einer rechtwinklig zu der Richtung der Bewegung des Test-Tabletts verlaufenden Richtung angeordnet sind, und jeder Sensor ein Näherungsschalter zum Erfassen eines metallischen Abschnitts in jedem Halbleiterbauelement ist.
  12. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3 oder 6 bis 8, dadurch gekennzeichnet, daß die Anzahl von Halbleiterbauelement-Erfassungssensoren (501, 502) gleich groß ist wie die Anzahl von Halbleiterbauelement-Aufnahmeabschnitten auf dem Test-Tablett (TST1, TST2), die in einer rechtwinklig zu der Richtung der Bewegung des Test-Tabletts verlaufenden Richtung angeordnet sind, und jeder Sensor eine Kamera ist, die eine Mustererkennungsfunktion aufweist.
  13. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3 oder 6 bis 8, dadurch gekennzeichnet, daß ein Zeitgabe-Erfassungssensor (504) in Form eines mit reflektiertem Licht arbeitenden optischen Sensors zum Erfassen von reflektiertem Licht vorgesehen ist, eine an dem Rahmen (12) des Test-Tabletts (TST1, TST2) vorgesehene Zeitgabe-Markierung (503) eine reflektierende Markierung (503A) ist, die Licht reflektiert, und der Zeitgabe-Erfassungssensor (504) Licht detektiert, das von der an dem Rahmen (12) vorgesehenen reflektierenden Markierung reflektiert wird, und das Vorhandensein eines Halbleiterbauelements auf dem Test-Tablett anhand eines von dem Halbleiterbauelement-Erfassungssensor (501, 502) abgegebenen Detektionssignal synchron mit der Erfassung von reflektiertem Licht ermittelt wird.
  14. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3 oder 6 bis 8, dadurch gekennzeichnet, daß ein Zeitgabe-Erfassungssensor (504) in Form eines reflektiertes Licht erfassenden optischen Sensors zum Erfassen von reflektiertem Licht vorgesehen ist, eine an dem Rahmen (12) des Test-Tabletts (TST1, TST2) vorgesehene Zeitgabe-Markierung (503) eine kein Licht reflektierende, nicht-reflektierende Markierung (503B) ist, und der Rahmen (12) des Test-Tabletts aus einem Licht reflektierenden Material hergestellt ist, wobei der Zeitgabe-Erfassungssensor (504) die an dem Rahmen (12) vorhandene, nicht reflektierende Markierung ermittelt und das Vorhandensein eines Halbleiterbauelements auf dem Test-Tablett anhand eines von dem Halbleiterbauelement-Erfassungssensors (501, 502) abgegebenen Erfassungssignals synchron mit der Erfassung der nicht-reflektierenden Markierung ermittelt wird.
  15. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3 oder 6 bis 8, dadurch gekennzeichnet, daß ein Zeitgabe-Erfassungssensor (504) in der Form eines durchgelassenes Licht erfassenden optischen Sensors zum Erfassen von durchgelassenem Licht vorgesehen ist, eine an dem Rahmen (12) des Test-Tabletts (TST1, TST2) vorgesehene Zeitgabe-Markierung (503) ein Schlitz ist, durch den Licht hindurchtritt, und der Zeitgabe-Erfassungssensor (504) Licht, das durch den in dem Rahmen (12) vorgesehenen Schlitz (16B) hindurchtritt, ermittelt und das Vorhandensein eines Halbleiterbauelements auf dem Test-Tablett auf der Grundlage eines von dem Halbleiterbauelement-Erfassungssensor (501, 502) abgegebenen Erfassungssignals synchron mit der Erfassung des durchgelassenen Lichts ermittelt wird.
  16. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 3 oder 6 bis 8, dadurch gekennzeichnet, daß ein Zeitgabe-Erfassungssensor (504) in der Form eines durchgelassenes Licht erfassenden optischen Sensors zum Erfassen von durchgelassenem Licht vorgesehen ist, und eine an dem Rahmen (12) des Test-Tabletts (TST1, TST2) vorgesehene Zeitgabe-Markierung (503) ein Positionierstift-Einführungsloch ist, das in jedem der an dem Test-Tablett angebrachten Halbleiterbauelement-Aufnahmeabschnitten ausgebildet ist und durch das Licht hindurchtritt, wobei der Zeitgabe-Erfassungssensor (504) Licht ermittelt, das durch das Positionierstift-Einführungsloch hindurchtritt, und das Vorhandensein eines Halbleiterbauelements auf dem Test-Tablett anhand eines von dem Halbleiterbauelement-Erfassungssensor (501, 502) abgegebenen Erfassungssignals synchron mit der Erfassung des durchgelassenen Lichts ermittelt wird.
  17. Halbleiterbauelement-Testgerät nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die reflektierende oder nicht-reflektierende Markierung (503A, 503B) an derjenigen Seite des Rahmens (121 des Test-Tabletts (TST1, TST2) vorgesehen ist, die parallel zu der Richtung der Bewegung des Test-Tabletts verläuft, und die reflektierende oder nichtreflektierende Markierung (503A, 503B) an solchen Positionen an der einen Seite vorgesehen ist, die den mittleren Abschnitten der jeweiligen Halbleiterbauelement-Aufnahmeabschnitten in dem Test-Tablett entsprechen, die in der Richtung der Bewegung des Test-Tabletts aufgereiht sind.
  18. Halbleiterbauelement-Testgerät nach Anspruch 9, dadurch gekennzeichnet, daß jeder Halbleiterbauelement-Erfassungssensor (501, 502) eine Lichtquelle (501) und einen Fotodetektor (502) aufweist, wobei die Lichtquelle (501) an einer Seite der Ebene, entlang derer das Test-Tablett (TST1, TST2) bewegt wird, angeordnet ist und der Fotodetektor (502) an der anderen Seite der Ebene positioniert ist, ein Durchgangsloch in dem Bodenabschnitt jedes an dem Test-Tablett angebrachten Halbleiterbauelement-Aufnahmeabschnitts in deren mittleren Bereichen ausgebildet ist, und das Vorhandensein eines Halbleiterbauelements auf dem Test-Tablett dadurch ermittelt wird, daß durch den Fotodetektor (502) detektiert wird, ob von der Lichtquelle (501) ausgesandtes Licht durch das Durchgangsloch hindurchtritt oder nicht.
  19. Halbleiterbauelement-Testgerät nach Anspruch 10, dadurch gekennzeichnet, daß eine Schaltung zur Erfassung des Vorhandenseins oder Fehlens eines Halbleiterbauelements an jedem an dem Test-Tablett (TST1, TST2) angebrachten Halbleiterbauelement-Aufnahmeabschnitt umfaßt: einen Zeitgabe-Erfassungssensor (504) zum Erfassen einer Zeitgabe-Markierung (503), die an einem Rahmen (12) des Test-Tabletts in vorbestimmten Abständen relativ zu der Richtung der Bewegung des Test-Tabletts vorgesehen ist, eine Interruptsignal-Erzeugungsschaltung (505) zum Erzeugen eines Interruptsignals als Reaktion auf ein einen bestimmten logischen Pegel aufweisendes logisches Signal, das von dem Zeitgabe-Erfassungssensor (504) bei jeder Erfassung der Zeitgabe-Markierung (503) durch den Sensor abgegeben wird, eine Mehrzahl von Zwischenspeicherschaltungen (506A-506C) zum jeweiligen Zwischenspeichern von Erfassungssignalen einer entsprechenden Anzahl der Halbleiterbauelement-Erfassungssensoren (501, 502), und eine Steuereinrichtung (507), die eine zentrale Verarbeitungseinheit (507A), einen Festwertspeicher (507B), in dem Programme und ähnliches gespeichert sind, einen Direktzugriffsspeicher (507C) zum zeitweiligen Speichern von Daten oder dergleichen, die in der Steuereinrichtung gelesen bzw. gebildet sind, einen Eingangsanschluß, an den das Ausgangssignal jeder Zwischenspeicherschaltung angelegt wird, einen Interrupteingangsanschluß, an den das von der Interruptsignal-Erzeugungsschaltung (505) erzeugte Interruptsignal angelegt wird, und einen Ausgangsanschluß umfaßt.
  20. Halbleiterbauelement-Testgerät nach Anspruch 10, dadurch gekennzeichnet, daß eine Schaltung zur Ermittlung, ob ein Halbleiterbauelement an einem der an dem Test-Tablett (TST1, TST2) angebrachten Halbleiterbauelement-Aufnahmeabschnitte vorhanden ist, umfaßt: einen Zeitgabe-Erfassungssensor (504) zum Erfassen einer Zeitgabe-Markierung (503), die an einem Rahmen (12) des Test-Tabletts in vorbestimmten Intervallen relativ zu der Richtung der Bewegung des Test-Tabletts vorgesehen ist, ein UND-Glied (AND) zum Herausgreifen bzw. Verknüpfen von Erfassungssignalen einer Mehrzahl von Halbleiterbauelement-Erfassungssensoren (501, 502), ein erstes Flipflop (FF1) zum Speichern eines einen bestimmten logischen Pegel besitzenden logischen Signals, wenn der entsprechende Halbleiterbauelement-Erfassungssensor (501, 502) Licht, das durch das Durchgangsloch des Halbleiterbauelement-Aufnahmeabschnitts hindurchgetreten ist, unter der Bedingung erfaßt, daß der Zeitgabe-Erfassungssensor (504) die Zeitgabe-Markierung (503) erfaßt hat, und zum Ausgeben des gespeicherten Inhalts, sowie zum Speichern eines den anderen logischen Pegel besitzenden logischen Signals, wenn der Halbleiterbauelement-Erfassungssensor (501, 502) kein durch das Durchgangsloch hindurchgetretenes Licht bei dem Zustand, daß der Zeitgabe-Erfassungssensor (504) die Zeitgabe-Markierung (503) erfaßt hat, ermittelt, und zum Ausgeben des gespeicherten Inhalts, und ein zweites Flipflop (FF2), das zum Übernehmen des logischen Signals dann, wenn das erste Flipflop das logische Signal mit dem anderen logischen Pegel aufgrund der Erfassung des Vorhandenseins eines Halbleiterbauelements abgibt, und zum Beibehalten des logischen Signals mit dem anderen logischen Pegel, bis das Test-Tablett vorbeibewegt ist, angelegt ist.
  21. Halbleiterbauelement-Erfassungsverfahren, das in einem Halbleiterbauelement-Testgerät nach Anspruch 1 oder 2 eingesetzt wird, mit den Schritten: Erfassen von Licht, das durch ein Durchgangsloch hindurchtritt, das in dem Bodenabschnitt von jeweiligen, an einem Test-Tablett (TST1, TST2) angebrachten Halbleiterbauelement-Aufnahmeabschnitten ausgebildet ist, während der Zeitdauer des Transports des Test-Tabletts, Erfassen einer Zeitgabe-Markierung (503), die an einem Rahmen (12) des Test-Tabletts mit vorbestimmten Abständen relativ zu der Richtung der Bewegung des Test-Tabletts vorgesehen ist, und Ermitteln, daß kein Halbleiterbauelement (18) in einem Halbleiterbauelement-Aufnahmeabschnitt vorhanden ist, wenn während des Zeitintervalls, während dessen die Zeitgabe-Markierung (503) erfaßt wird, Licht ermittelt wird, das durch ein in dem Halbleiterbauelement-Aufnahmeabschnitt des Test-Tabletts ausgebildetes Durchgangsloch hindurchgeht, sowie zum Ermitteln, daß ein Halbleiterbauelement in einem Halbleiterbauelement-Aufnahmeabschnitt vorhanden ist, wenn während des Zeitintervalls, während dessen die Zeitgabe-Markierung (503) erfaßt wird, ermittelt wird, daß kein Licht durch das in dem Halbleiterbauelement-Aufnahmeabschnitt des Test-Tabletts ausgebildete Durchgangsloch hindurchtritt.
DE19713986A 1996-04-05 1997-04-04 Halbleiterbauelement-Testgerät Expired - Fee Related DE19713986B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP83430/96 1996-04-05
JP8343096 1996-04-05
JP324151/96 1996-12-04
JP32415196A JP3417528B2 (ja) 1996-04-05 1996-12-04 Ｉｃ試験装置

Publications (2)

Publication Number Publication Date
DE19713986A1 DE19713986A1 (de) 1997-11-13
DE19713986B4 true DE19713986B4 (de) 2005-06-16

Family

ID=26424453

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19713986A Expired - Fee Related DE19713986B4 (de) 1996-04-05 1997-04-04 Halbleiterbauelement-Testgerät

Country Status (7)

Country Link
US (1) US6111246A (de)
JP (1) JP3417528B2 (de)
KR (1) KR100355422B1 (de)
CN (1) CN1115721C (de)
DE (1) DE19713986B4 (de)
SG (1) SG60052A1 (de)
TW (1) TW365596B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG90713A1 (en) 1995-07-28 2002-08-20 Advantest Corp Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus
JP3805888B2 (ja) * 1998-03-20 2006-08-09 株式会社アドバンテスト Ｉｃ試験装置
US6483102B1 (en) * 2000-07-18 2002-11-19 Advanced Micro Devices, Inc. Method and apparatus for inspection of misplaced integrated circuits in a tray stack
US6563301B2 (en) * 2001-04-30 2003-05-13 Nokia Mobile Phones Ltd. Advanced production test method and apparatus for testing electronic devices
US6485991B1 (en) 2001-05-24 2002-11-26 Advanced Micro Devices, Inc. System and method for output track unit detection and safe storage tube removal
SG101510A1 (en) * 2001-11-08 2004-01-30 Ultratera Corp Reflecting sheet for use in integrated circuit test machine
JP3835271B2 (ja) * 2001-12-04 2006-10-18 セイコーエプソン株式会社 部品検出方法、部品検出装置、ｉｃハンドラ及びｉｃ検査装置
KR100714752B1 (ko) 2002-04-25 2007-05-07 가부시키가이샤 아드반테스트 전자부품 시험장치
JPWO2003091741A1 (ja) * 2002-04-25 2005-09-02 株式会社アドバンテスト 電子部品試験装置
WO2006009253A1 (ja) * 2004-07-23 2006-01-26 Advantest Corporation 電子部品試験装置及び電子部品試験装置の編成方法
CN100370260C (zh) * 2004-08-19 2008-02-20 思达科技股份有限公司 多晶粒针测装置
KR100610778B1 (ko) * 2004-12-03 2006-08-09 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100560729B1 (ko) * 2005-03-22 2006-03-14 미래산업 주식회사 반도체 소자 테스트용 핸들러
US7362090B2 (en) * 2005-03-30 2008-04-22 Intel Corporation Automated tray transfer device for prevention of mixing post and pre-test dies, and method of using same
CN1891591B (zh) * 2005-07-06 2011-05-04 上海华虹Nec电子有限公司 一种机械手自动硅片取放系统及方法
WO2009104267A1 (ja) * 2008-02-21 2009-08-27 株式会社アドバンテスト 電子部品の移載方法およびそれを実行するための制御プログラム
KR100946334B1 (ko) * 2008-03-25 2010-03-09 세크론 주식회사 테스트 트레이, 트레이 식별 장치 및 이를 포함하는 테스트핸들러
KR100955495B1 (ko) * 2008-10-08 2010-04-30 미래산업 주식회사 테스트 핸들러
CN101799483B (zh) * 2010-04-13 2012-03-21 北京盈和工控技术有限公司 测试机收纳装置
KR101515168B1 (ko) * 2010-04-30 2015-04-27 (주)테크윙 테스트핸들러용 개방장치
KR101499574B1 (ko) * 2010-06-15 2015-03-10 (주)테크윙 모듈아이씨 핸들러 및 모듈아이씨 핸들러에서의 로딩방법
KR102026357B1 (ko) * 2013-04-17 2019-11-04 (주)테크윙 반도체소자 테스트용 핸들러
KR101999623B1 (ko) * 2013-05-10 2019-07-16 (주)테크윙 반도체소자 테스트용 핸들러의 트레이 적재장치
KR102043633B1 (ko) * 2014-01-21 2019-11-13 (주)테크윙 반도체소자 테스트용 핸들러
TWI567409B (zh) * 2015-01-06 2017-01-21 All Ring Tech Co Ltd Blanking detection method and device
TW201632915A (zh) * 2015-03-11 2016-09-16 All Ring Tech Co Ltd 電子元件檢測方法及裝置
TWI551873B (zh) * 2015-03-13 2016-10-01 Hon Tech Inc Electronic components operating equipment
WO2018039523A1 (en) * 2016-08-26 2018-03-01 Delta Design, Inc. Offline vision assist method and apparatus for integrated circuit device vision alignment
KR101880950B1 (ko) * 2016-09-02 2018-07-23 허경삼 트레이 내 반도체 칩을 점검하기 위한 장치, 이를 위한 방법 및 이 방법을 수행하는 응용 프로그램이 기록된 컴퓨터 판독 가능한 기록매체
MX2019009399A (es) * 2017-02-10 2019-11-05 Optofidelity Oy Procedimiento, un probador todo en uno y producto de programa informatico.
JP2020012748A (ja) * 2018-07-19 2020-01-23 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置
CN108828383A (zh) * 2018-08-13 2018-11-16 深圳市亚派光电器件有限公司 光电元件测试系统及方法
JP7245639B2 (ja) 2018-12-14 2023-03-24 株式会社アドバンテスト センサ試験装置
DE102019004463A1 (de) * 2019-06-25 2020-12-31 Yamaichi Electronics Deutschland Gmbh Testkontaktor
JP7453891B2 (ja) * 2020-10-06 2024-03-21 日本航空電子工業株式会社 電気部品検査器具
KR20230030767A (ko) * 2021-08-26 2023-03-07 (주)테크윙 전자부품 테스터용 핸들러 및 전자부품 테스트용 핸들러에서의 전자부품 촬영방법
KR102632531B1 (ko) * 2023-10-12 2024-01-31 김성준 핸들러 시스템에서 검사대상인 반도체 소자의 온도 변화를 감지하는 서비스 제공 장치, 방법 및 프로그램

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3340183A1 (de) * 1983-11-07 1985-05-15 Ekkehard Ing.(Grad.) 8011 Zorneding Ueberreiter Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin
EP0393587A2 (de) * 1989-04-17 1990-10-24 Ekkehard Ueberreiter Vorrichtung zum Testen von elektronischen Bauelementen mit einer Ladestation, einer Teststation und einer Entladestation für die Bauelemente
EP0166409B1 (de) * 1984-06-25 1991-05-08 Advantest Corporation Testeinrichtung für integrierte Schaltungen
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
DE19523969A1 (de) * 1994-06-30 1996-01-04 Advantest Corp Bausteintransportvorrichtung und Verfahren zum wiederholten Testen von Bausteinen für IC-Handhabungseinrichtung
JPH0815373A (ja) * 1994-06-30 1996-01-19 Advantest Corp Ｉｃハンドラ用デバイス搬送装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA660104A (en) * 1963-03-26 W. Clukey Rodney Testing and sorting apparatus
US3655041A (en) * 1970-04-23 1972-04-11 Integrated Mechanical Systems Electronic component handler and tester
US3896935A (en) * 1973-11-26 1975-07-29 Ramsey Eng Co Integrated circuit handler
US4170290A (en) * 1977-02-28 1979-10-09 Motorola, Inc. Lift and feed mechanism for high speed integrated circuit handler
JPS6035279A (ja) * 1983-08-08 1985-02-23 Hitachi Ltd 位置検出装置
DE3340182A1 (de) * 1983-11-07 1985-05-15 Hans Heinrich 8000 München Willberg Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin
JPS61290373A (ja) * 1985-06-19 1986-12-20 Hitachi Hokkai Semiconductor Ltd エ−ジング方法及び装置
JPS6221533A (ja) * 1985-07-22 1987-01-29 東罐興業株式会社 包装箱の製造方法および製造装置
JPS6292645A (ja) * 1985-10-18 1987-04-28 Iwatsu Electric Co Ltd 電話機回路
US4776747A (en) * 1986-01-03 1988-10-11 Motorola Inc. High speed integrated circuit handler
US4869636A (en) * 1987-06-24 1989-09-26 Reid-Ashman Manufacturing, Inc. Handler for IC packages
US4926118A (en) * 1988-02-22 1990-05-15 Sym-Tek Systems, Inc. Test station
JPH0339665A (ja) * 1989-07-05 1991-02-20 Nec Corp Ｉｃのハンドリング装置
JPH03138956A (ja) * 1989-10-23 1991-06-13 Nec Corp ハンドラ
JPH03141657A (ja) * 1989-10-26 1991-06-17 Tokyo Electron Ltd 検査装置
JP2710703B2 (ja) * 1991-05-21 1998-02-10 三菱電機株式会社 半導体製品の成形・仕分け収納方法およびその収納装置
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
JPH05256897A (ja) * 1992-03-11 1993-10-08 Nec Corp Ｉｃテストシステム
JPH0658986A (ja) * 1992-08-07 1994-03-04 Fujitsu Miyagi Electron:Kk 半導体試験装置
JP3095542B2 (ja) * 1992-09-11 2000-10-03 株式会社東芝 ポリシラン配向膜の製造方法
US5319353A (en) * 1992-10-14 1994-06-07 Advantest Corporation Alarm display system for automatic test handler
DE4338445A1 (de) * 1993-11-10 1995-05-11 Heraeus Voetsch Gmbh Verfahren und Vorrichtung zum Temperieren und Prüfen von elektronischen, elektromechanischen und mechanischen Baugruppen
KR100206644B1 (ko) * 1994-09-22 1999-07-01 오우라 히로시 반도체 디바이스의 자동검사장치 및 방법
JP3134738B2 (ja) * 1995-09-28 2001-02-13 安藤電気株式会社 ハンドリングシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3340183A1 (de) * 1983-11-07 1985-05-15 Ekkehard Ing.(Grad.) 8011 Zorneding Ueberreiter Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin
EP0166409B1 (de) * 1984-06-25 1991-05-08 Advantest Corporation Testeinrichtung für integrierte Schaltungen
EP0393587A2 (de) * 1989-04-17 1990-10-24 Ekkehard Ueberreiter Vorrichtung zum Testen von elektronischen Bauelementen mit einer Ladestation, einer Teststation und einer Entladestation für die Bauelemente
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
DE19523969A1 (de) * 1994-06-30 1996-01-04 Advantest Corp Bausteintransportvorrichtung und Verfahren zum wiederholten Testen von Bausteinen für IC-Handhabungseinrichtung
JPH0815373A (ja) * 1994-06-30 1996-01-19 Advantest Corp Ｉｃハンドラ用デバイス搬送装置

Also Published As

Publication number Publication date
TW365596B (en) 1999-08-01
KR19980063277A (ko) 1998-10-07
CN1115721C (zh) 2003-07-23
DE19713986A1 (de) 1997-11-13
JPH09325173A (ja) 1997-12-16
KR100355422B1 (ko) 2002-11-18
US6111246A (en) 2000-08-29
SG60052A1 (en) 1999-02-22
JP3417528B2 (ja) 2003-06-16
CN1169028A (zh) 1997-12-31

Similar Documents

Publication Publication Date Title
DE19713986B4 (de) Halbleiterbauelement-Testgerät
DE19680785B4 (de) Halbleiterbauelement-Testgerät und Halbleiterbauelement-Testsystem, das eine Mehrzahl von Halbleiterbauelement-Testgeräten enthält
DE19881127B4 (de) Halbleiterbauelement-Testgerät und Testtablett zur Verwendung in dem Testgerät
DE19581661C2 (de) Ic-Aufnahmeschalen-Lagervorrichtung und Montagevorrichtung für diese
DE19817123C2 (de) Vorrichtung zum Herausnehmen und zum Lagern von Halbleiterbauelement-Tabletts
DE19523969C2 (de) Bausteintransportvorrichtung und Verfahren zum wiederholten Testen von Bausteinen für IC-Handhabungseinrichtung
DE19745646A1 (de) Transportvorrichtung für eine Halbleitervorrichtung
DE19750949B4 (de) Testhandhabungsvorrichtung für horizontalen Transport
DE19723434A1 (de) Halbleiterbauelement-Testgerät
DE19616809B4 (de) Prüfmanipulator mit Drehtisch
DE69835697T2 (de) Bauteile-bestückungsvorrichtung und bauteilezufuhrvorrichtung
DE19736622C2 (de) Gerät zum Transportieren und Handhaben von Halbleiterbauelementen
DE10297654T5 (de) Halteeinsatz und Handhabungsvorrichtung mit einem solchen Halteeinsatz für elektronische Bauelemente
DE69938034T2 (de) Kartenlesegerät
DE19805718A1 (de) Halbleiterbauelement-Testgerät
DE19957614B4 (de) Verfahren zum Handhaben eines IC-Bausteins
DE19580814B4 (de) IC-Handler mit IC-Träger
DE112005003666T5 (de) Prüfvorrichtung für elektronische Bauelemente
DE69924152T2 (de) Verfahren zum Montieren eines elektronischen Beuteils
DE19626611C2 (de) Transportvorrichtung für Halbleitervorrichtungen
DE19512144A1 (de) Anschlagmechanismus zum Positionieren von Prüftabletts für automatische Transportvorrichtung
EP0204291B1 (de) Einrichtung zum Prüfen und Sortieren von elektronischen Bauelementen, insbesondere integrierten Chips
DE19741390A1 (de) Steuersystem zur Verwendung bei einer Transport- und Handhabungseinrichtung für Halbleiterbauelemente
DE19806564A1 (de) Halbleiterbauelement-Testgerät
EP1380197A1 (de) Einrichtung zum kennzeichnen von bauelementenmagazinen und verfahren zur verwendung der einrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111102