JP3417528B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP3417528B2 JP3417528B2 JP32415196A JP32415196A JP3417528B2 JP 3417528 B2 JP3417528 B2 JP 3417528B2 JP 32415196 A JP32415196 A JP 32415196A JP 32415196 A JP32415196 A JP 32415196A JP 3417528 B2 JP3417528 B2 JP 3417528B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- section
- tray
- test tray
- loader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31912—Tester/user interface
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Description
【０００１】
【発明の属する技術分野】この発明は半導体集積回路素
子（以下ＩＣと称す）を試験するＩＣ試験装置に関す
る。更に詳しくはＩＣを搬送し、テストヘッドに電気的
に接触させ、試験装置本体に試験を行なわせ、試験後に
ＩＣをテストヘッドから搬出し、試験結果に基づいて良
品、不良品に仕分けを行なう、いわゆるハンドラと呼ば
れる技術分野の発明である。
子（以下ＩＣと称す）を試験するＩＣ試験装置に関す
る。更に詳しくはＩＣを搬送し、テストヘッドに電気的
に接触させ、試験装置本体に試験を行なわせ、試験後に
ＩＣをテストヘッドから搬出し、試験結果に基づいて良
品、不良品に仕分けを行なう、いわゆるハンドラと呼ば
れる技術分野の発明である。
【０００２】
【従来の技術】図９乃至図１３を用いて従来のＩＣ試験
装置の概略の構成を説明する。図９はＩＣ試験装置の略
線的平面図を示す。図中１００はテストヘッドを含むチ
ャンバ部、２００はこれから試験を行なう被試験ＩＣを
格納し、また試験済のＩＣを分類して格納するＩＣ格納
部、３００は被試験ＩＣをチャンバ部１００に送り込む
ローダ部、４００はチャンバ部１００で試験が行なわれ
た試験済のＩＣを分類して取出すアンローダ部、ＴＳＴ
はローダ部３００で被試験ＩＣが積み込まれてチャンバ
部１００に送り込まれ、チャンバ部１００でＩＣを試験
し、試験済のＩＣをアンローダ部４００に運び出すＩＣ
搬送用のテストトレイを示す。
装置の概略の構成を説明する。図９はＩＣ試験装置の略
線的平面図を示す。図中１００はテストヘッドを含むチ
ャンバ部、２００はこれから試験を行なう被試験ＩＣを
格納し、また試験済のＩＣを分類して格納するＩＣ格納
部、３００は被試験ＩＣをチャンバ部１００に送り込む
ローダ部、４００はチャンバ部１００で試験が行なわれ
た試験済のＩＣを分類して取出すアンローダ部、ＴＳＴ
はローダ部３００で被試験ＩＣが積み込まれてチャンバ
部１００に送り込まれ、チャンバ部１００でＩＣを試験
し、試験済のＩＣをアンローダ部４００に運び出すＩＣ
搬送用のテストトレイを示す。
【０００３】チャンバ部１００はテストトレイＴＳＴに
積み込まれた被試験ＩＣに目的とする高温又は低温の温
度ストレスを与える恒温槽１０１と、この恒温槽１０１
で熱ストレスが与えられた状態にあるＩＣをテストヘッ
ドに接触させるテストチャンバ１０２と、テストチャン
バ１０２で試験されたＩＣから、与えられた熱ストレス
を除去する除熱槽１０３とによって構成される。つま
り、恒温槽１０１で高温を印加した場合は送風により冷
却し、室温に戻してアンローダ部４００に搬出する。ま
た恒温槽１０１で例えば−３０℃程度の低温を印加した
場合は温風乃至はヒータ等で加熱し、結露が生じない程
度の温度に戻してアンローダ部４００に搬出する。
積み込まれた被試験ＩＣに目的とする高温又は低温の温
度ストレスを与える恒温槽１０１と、この恒温槽１０１
で熱ストレスが与えられた状態にあるＩＣをテストヘッ
ドに接触させるテストチャンバ１０２と、テストチャン
バ１０２で試験されたＩＣから、与えられた熱ストレス
を除去する除熱槽１０３とによって構成される。つま
り、恒温槽１０１で高温を印加した場合は送風により冷
却し、室温に戻してアンローダ部４００に搬出する。ま
た恒温槽１０１で例えば−３０℃程度の低温を印加した
場合は温風乃至はヒータ等で加熱し、結露が生じない程
度の温度に戻してアンローダ部４００に搬出する。
【０００４】恒温槽１０１及び除熱槽１０３はテストチ
ャンバ１０２より上方に突出されて配置される。恒温槽
１０１と除熱槽１０３の上部間に図５に示すように基板
１０５が差し渡され、この基板１０５に例えばベルトコ
ンベア方式のテストトレイ搬送手段１０８が装着され、
このテストトレイ搬送手段１０８によってテストトレイ
ＴＳＴが、除熱槽１０３側から恒温槽１０１に向って移
送される。テストトレイＴＳＴはローダ部３００で被試
験ＩＣを積込み、恒温槽１０１に運び込まれる。恒温槽
１０１には垂直搬送手段が装着されており、この垂直搬
送手段によって複数枚のテストトレイＴＳＴが支持され
てテストチャンバ１０２が空くまで待機する。この待機
中に被試験ＩＣに高温又は低温の温度ストレスを印加す
る。テストチャンバ１０２にはその中央にテストヘッド
１０４が配置され、テストヘッド１０４の上にテストト
レイＴＳＴが運ばれて被試験ＩＣをテストヘッド１０４
に電気的に接触させ試験を行なう。試験が終了したテス
トトレイＴＳＴは除熱槽１０３で除熱し、ＩＣの温度を
室温に戻し、アンローダ部４００に排出する。
ャンバ１０２より上方に突出されて配置される。恒温槽
１０１と除熱槽１０３の上部間に図５に示すように基板
１０５が差し渡され、この基板１０５に例えばベルトコ
ンベア方式のテストトレイ搬送手段１０８が装着され、
このテストトレイ搬送手段１０８によってテストトレイ
ＴＳＴが、除熱槽１０３側から恒温槽１０１に向って移
送される。テストトレイＴＳＴはローダ部３００で被試
験ＩＣを積込み、恒温槽１０１に運び込まれる。恒温槽
１０１には垂直搬送手段が装着されており、この垂直搬
送手段によって複数枚のテストトレイＴＳＴが支持され
てテストチャンバ１０２が空くまで待機する。この待機
中に被試験ＩＣに高温又は低温の温度ストレスを印加す
る。テストチャンバ１０２にはその中央にテストヘッド
１０４が配置され、テストヘッド１０４の上にテストト
レイＴＳＴが運ばれて被試験ＩＣをテストヘッド１０４
に電気的に接触させ試験を行なう。試験が終了したテス
トトレイＴＳＴは除熱槽１０３で除熱し、ＩＣの温度を
室温に戻し、アンローダ部４００に排出する。
【０００５】ＩＣ格納部２００には被試験ＩＣを格納す
る被試験ＩＣストッカ２０１と、試験の結果に応じて分
類されたＩＣを格納する試験済ＩＣストッカ２０２とが
設けられる。被試験ＩＣストッカ２０１には被試験ＩＣ
を格納した汎用トレイＫＳＴが積層されて保持される。
この汎用トレイＫＳＴがローダ部３００に運ばれ、ロー
ダ部３００に運ばれた汎用トレイＫＳＴからローダ部３
００に停止しているテストトレイＴＳＴに被試験ＩＣを
積み替える。汎用トレイＫＳＴからテストトレイＴＳＴ
にＩＣを運び込むＩＣ搬送手段としては図１０に示すよ
うに、基板１０５の上部に架設した２本のレール３０１
と、この２本のレール３０１によってテストトレイＴＳ
Ｔと汎用トレイＫＳＴとの間を往復（この方向をＹ方向
とする）することができる可動アーム３０２と、この可
動アーム３０２によって支持され、可動アーム３０２に
沿ってＸ方向に移動できる可動ヘッド３０３とによって
構成されるＸ−Ｙ搬送手段３０４を用いることができ
る。可動ヘッド３０３には下向に吸着ヘッドが装着さ
れ、この吸着ヘッドが空気を吸引しながら移動し、汎用
トレイＫＳＴからＩＣを吸着し、そのＩＣをテストトレ
イＴＳＴに搬送する。吸着ヘッドは可動ヘッド３０３に
対して例えば８本程度装着され、一度に８個のＩＣをテ
ストトレイＴＳＴに搬送する。
る被試験ＩＣストッカ２０１と、試験の結果に応じて分
類されたＩＣを格納する試験済ＩＣストッカ２０２とが
設けられる。被試験ＩＣストッカ２０１には被試験ＩＣ
を格納した汎用トレイＫＳＴが積層されて保持される。
この汎用トレイＫＳＴがローダ部３００に運ばれ、ロー
ダ部３００に運ばれた汎用トレイＫＳＴからローダ部３
００に停止しているテストトレイＴＳＴに被試験ＩＣを
積み替える。汎用トレイＫＳＴからテストトレイＴＳＴ
にＩＣを運び込むＩＣ搬送手段としては図１０に示すよ
うに、基板１０５の上部に架設した２本のレール３０１
と、この２本のレール３０１によってテストトレイＴＳ
Ｔと汎用トレイＫＳＴとの間を往復（この方向をＹ方向
とする）することができる可動アーム３０２と、この可
動アーム３０２によって支持され、可動アーム３０２に
沿ってＸ方向に移動できる可動ヘッド３０３とによって
構成されるＸ−Ｙ搬送手段３０４を用いることができ
る。可動ヘッド３０３には下向に吸着ヘッドが装着さ
れ、この吸着ヘッドが空気を吸引しながら移動し、汎用
トレイＫＳＴからＩＣを吸着し、そのＩＣをテストトレ
イＴＳＴに搬送する。吸着ヘッドは可動ヘッド３０３に
対して例えば８本程度装着され、一度に８個のＩＣをテ
ストトレイＴＳＴに搬送する。
【０００６】図１１にテストトレイＴＳＴの構造を示
す。テストトレイＴＳＴは方形フレーム１２に複数のさ
ん１３が平行かつ等間隔に形成され、これらさん１３の
両側、またさん１３と対向するフレーム１２の辺１２ａ
にそれぞれ複数の取付け片１４が等間隔に突出形成さ
れ、これらさん１３の間、またはさん１３及び辺１２ａ
の間と、２つの取付け片１４とによりキャリア収納部１
５が配列構成されている。各キャリア収納部１５にそれ
ぞれ１個のＩＣキャリア１６が収納され、２つの取付け
片１４にファスナ１７によりフローティング状態で取付
けられる。ＩＣキャリア１６は１つのテストトレイＴＳ
Ｔに１６×４個程度取付けられる。
す。テストトレイＴＳＴは方形フレーム１２に複数のさ
ん１３が平行かつ等間隔に形成され、これらさん１３の
両側、またさん１３と対向するフレーム１２の辺１２ａ
にそれぞれ複数の取付け片１４が等間隔に突出形成さ
れ、これらさん１３の間、またはさん１３及び辺１２ａ
の間と、２つの取付け片１４とによりキャリア収納部１
５が配列構成されている。各キャリア収納部１５にそれ
ぞれ１個のＩＣキャリア１６が収納され、２つの取付け
片１４にファスナ１７によりフローティング状態で取付
けられる。ＩＣキャリア１６は１つのテストトレイＴＳ
Ｔに１６×４個程度取付けられる。
【０００７】ＩＣキャリア１６の外形は同一形状、同一
寸法をしており、ＩＣキャリア１６にＩＣ素子が収納さ
れる。ＩＣキャリア１６に形成されるＩＣ収容凹部１９
は、収容するＩＣの形状に応じて決められる。ＩＣ収容
凹部１９はこの例では方形凹部とされている。ＩＣキャ
リア１６の両端部にはそれぞれ取付け片１４への取付け
用穴２１と、位置決用ピン挿入用穴２２とが形成されて
いる。
寸法をしており、ＩＣキャリア１６にＩＣ素子が収納さ
れる。ＩＣキャリア１６に形成されるＩＣ収容凹部１９
は、収容するＩＣの形状に応じて決められる。ＩＣ収容
凹部１９はこの例では方形凹部とされている。ＩＣキャ
リア１６の両端部にはそれぞれ取付け片１４への取付け
用穴２１と、位置決用ピン挿入用穴２２とが形成されて
いる。
【０００８】ＩＣキャリア１６内のＩＣの位置ずれや飛
出し防止のため、例えば図１２に示すようにラッチ２３
がＩＣキャリア１６に取付けられている。ラッチ２３は
ＩＣ収容部１９の底面からラッチ２３が上方に一体に突
出され、ＩＣキャリア１６を構成する樹脂材の弾性を利
用して、ＩＣ素子をＩＣ収容部１９に収容する際、又は
ＩＣ収容部１９から取出す際に、ＩＣ素子を吸着するＩ
Ｃ吸着パッド２４と全体としては同時に移動するラッチ
解放機構２５で２つのラッチ２３の間隔を広げた後、Ｉ
Ｃの収容又は取出しを行う。ラッチ解放機構２５をラッ
チ２３から離すと、その弾性力で元の状態に戻り、収容
されたＩＣはラッチ２３で抜け止めされた状態に保持さ
れる。
出し防止のため、例えば図１２に示すようにラッチ２３
がＩＣキャリア１６に取付けられている。ラッチ２３は
ＩＣ収容部１９の底面からラッチ２３が上方に一体に突
出され、ＩＣキャリア１６を構成する樹脂材の弾性を利
用して、ＩＣ素子をＩＣ収容部１９に収容する際、又は
ＩＣ収容部１９から取出す際に、ＩＣ素子を吸着するＩ
Ｃ吸着パッド２４と全体としては同時に移動するラッチ
解放機構２５で２つのラッチ２３の間隔を広げた後、Ｉ
Ｃの収容又は取出しを行う。ラッチ解放機構２５をラッ
チ２３から離すと、その弾性力で元の状態に戻り、収容
されたＩＣはラッチ２３で抜け止めされた状態に保持さ
れる。
【０００９】ＩＣキャリア１６は図１３に示すようにＩ
Ｃのピン１８を下面側に露出して保持する。テストヘッ
ド１０４ではこの露出したＩＣのピン１８をＩＣソケッ
トのコンタクト１０４Ａに押し付け、ＩＣをテストヘッ
ドに電気的に接触させる。このためにテストヘッド１０
４の上部にはＩＣを下向に抑え付ける圧接子２０が設け
られ、この圧接子２０が各ＩＣキャリア１６に収納され
ているＩＣを上方から抑え付け、テストヘッド１０４に
接触させる。
Ｃのピン１８を下面側に露出して保持する。テストヘッ
ド１０４ではこの露出したＩＣのピン１８をＩＣソケッ
トのコンタクト１０４Ａに押し付け、ＩＣをテストヘッ
ドに電気的に接触させる。このためにテストヘッド１０
４の上部にはＩＣを下向に抑え付ける圧接子２０が設け
られ、この圧接子２０が各ＩＣキャリア１６に収納され
ているＩＣを上方から抑え付け、テストヘッド１０４に
接触させる。
【００１０】
【発明が解決しようとする課題】図９乃至図１３を用い
て説明したように、テストトレイＴＳＴを用いてＩＣを
搬送する型式のＩＣ試験装置において、アンローダ部４
００で試験済のＩＣを汎用トレイＫＳＴに積み換える際
に、Ｘ−Ｙ搬送手段４０４はテストトレイＴＳＴ上の各
ＩＣキャリア１６に付したアドレスによりＩＣを取り上
げたことを記憶器に記憶しており、この記憶を元に取り
残しが発生しないように動作しているが、極くまれに取
り残しが発生する場合がある。
て説明したように、テストトレイＴＳＴを用いてＩＣを
搬送する型式のＩＣ試験装置において、アンローダ部４
００で試験済のＩＣを汎用トレイＫＳＴに積み換える際
に、Ｘ−Ｙ搬送手段４０４はテストトレイＴＳＴ上の各
ＩＣキャリア１６に付したアドレスによりＩＣを取り上
げたことを記憶器に記憶しており、この記憶を元に取り
残しが発生しないように動作しているが、極くまれに取
り残しが発生する場合がある。
【００１１】アンローダ部４００において、ＩＣの取り
残しが発生したとすると、ローダ部３００では、取り残
されたＩＣの上に新たにＩＣを重ねて搭載してしまうこ
とになる。このために、２段重ねされたＩＣはテストト
レイの面から突出し、恒温槽１０１の内部で上側に他の
テストトレイが積み重ねられるとき、２段重ねによって
上方に突出したＩＣは他のテストトレイによって引きず
られて落されたり、破損事故を発生したりする不都合が
生じる。
残しが発生したとすると、ローダ部３００では、取り残
されたＩＣの上に新たにＩＣを重ねて搭載してしまうこ
とになる。このために、２段重ねされたＩＣはテストト
レイの面から突出し、恒温槽１０１の内部で上側に他の
テストトレイが積み重ねられるとき、２段重ねによって
上方に突出したＩＣは他のテストトレイによって引きず
られて落されたり、破損事故を発生したりする不都合が
生じる。
【００１２】ＩＣが恒温槽１０１の内部でテストトレイ
ＴＳＴの上から落下するような事故が起きた場合は、恒
温槽１０１内の下部に設けられている搬送装置等に落下
したＩＣが干渉し、搬送不能となる事故が起きるおそれ
もある。また、仮に積み重ねられたＩＣがこぼれ落ちる
ことなくアンローダ部４００に搬出された場合には、下
側のＩＣの試験結果により、上側のＩＣが分類されてし
まうため誤った分類が行われてしまう不都合も生じる。
ＴＳＴの上から落下するような事故が起きた場合は、恒
温槽１０１内の下部に設けられている搬送装置等に落下
したＩＣが干渉し、搬送不能となる事故が起きるおそれ
もある。また、仮に積み重ねられたＩＣがこぼれ落ちる
ことなくアンローダ部４００に搬出された場合には、下
側のＩＣの試験結果により、上側のＩＣが分類されてし
まうため誤った分類が行われてしまう不都合も生じる。
【００１３】ローダ部において被試験ＩＣを汎用トレイ
からテストトレイに積み換え、テスト部においてＩＣを
試験し、試験終了後はアンローダ部でテストトレイから
汎用トレイに試験済ＩＣを積み換え、空のテストトレイ
をアンローダ部からローダ部に送り込んで被試験ＩＣを
テストトレイに積み込むことを繰返すＩＣ試験装置にお
いて、この発明の目的はテストトレイ上にＩＣが取り残
されてしまう事故或いはＩＣを搭載したテストトレイか
らＩＣがこぼれ落ちたことを検出することができるＩＣ
試験装置を提供しようとするものである。
からテストトレイに積み換え、テスト部においてＩＣを
試験し、試験終了後はアンローダ部でテストトレイから
汎用トレイに試験済ＩＣを積み換え、空のテストトレイ
をアンローダ部からローダ部に送り込んで被試験ＩＣを
テストトレイに積み込むことを繰返すＩＣ試験装置にお
いて、この発明の目的はテストトレイ上にＩＣが取り残
されてしまう事故或いはＩＣを搭載したテストトレイか
らＩＣがこぼれ落ちたことを検出することができるＩＣ
試験装置を提供しようとするものである。
【００１４】
【課題を解決するための手段】この発明の請求項１で
は、ローダ部においてＩＣをテストトレイに積み込んだ
後、テストを行ない、テスト終了後にアンローダ部にお
いてテストトレイから汎用トレイにＩＣを移し換え、空
のテストトレイをアンローダ部からローダ部に送り込
み、この空のテストトレイに新たな被試験ＩＣを積み込
んで連続的にＩＣを試験するＩＣ試験装置において、ア
ンローダ部とローダ部との間に移動中のテストトレイ上
にＩＣが存在するか否かを検出するＩＣ検出センサを設
け、テストトレイ上にＩＣが取り残された状態を検出す
ることができるように構成したものである。
は、ローダ部においてＩＣをテストトレイに積み込んだ
後、テストを行ない、テスト終了後にアンローダ部にお
いてテストトレイから汎用トレイにＩＣを移し換え、空
のテストトレイをアンローダ部からローダ部に送り込
み、この空のテストトレイに新たな被試験ＩＣを積み込
んで連続的にＩＣを試験するＩＣ試験装置において、ア
ンローダ部とローダ部との間に移動中のテストトレイ上
にＩＣが存在するか否かを検出するＩＣ検出センサを設
け、テストトレイ上にＩＣが取り残された状態を検出す
ることができるように構成したものである。
【００１５】この発明の請求項２ではテスト部からアン
ローダ部に向かって搬送中のテストトレイ搬送路上に、
空のＩＣキャリアが存在するか否かを検出するＩＣ検出
センサを設けたＩＣ試験装置を提供しようとするもので
ある。この発明の請求項３ではローダ部からテスト部に
向かって搬送されるテストトレイ搬送路上にテストトレ
イのＩＣキャリアが空になっているか否かを監視する機
能を具備したＩＣ試験装置を提供しようとするものであ
る。
ローダ部に向かって搬送中のテストトレイ搬送路上に、
空のＩＣキャリアが存在するか否かを検出するＩＣ検出
センサを設けたＩＣ試験装置を提供しようとするもので
ある。この発明の請求項３ではローダ部からテスト部に
向かって搬送されるテストトレイ搬送路上にテストトレ
イのＩＣキャリアが空になっているか否かを監視する機
能を具備したＩＣ試験装置を提供しようとするものであ
る。
【００１６】この発明の請求項１の構成によれば、アン
ローダ部からローダ部に向って移動中のテストトレイ上
にＩＣが取り残されていたとしても、そのＩＣの存在を
検出することができる。ＩＣがテストトレイ上に取り残
されていた場合には、そのＩＣの存在をＩＣ検出センサ
によって検出することができるから、ローダ部において
そのＩＣを取り除くことができる。この結果ＩＣが恒温
槽内で下部に落下する等の事故が起きることはなく、安
全性の高いＩＣ試験装置を提供することができる。
ローダ部からローダ部に向って移動中のテストトレイ上
にＩＣが取り残されていたとしても、そのＩＣの存在を
検出することができる。ＩＣがテストトレイ上に取り残
されていた場合には、そのＩＣの存在をＩＣ検出センサ
によって検出することができるから、ローダ部において
そのＩＣを取り除くことができる。この結果ＩＣが恒温
槽内で下部に落下する等の事故が起きることはなく、安
全性の高いＩＣ試験装置を提供することができる。
【００１７】この発明の請求項２の構成によればテスト
部において、テストトレイからテスト済のＩＣがこぼれ
落ちて紛失してしまっても、テストトレイをテスト部か
らアンローダ部に搬送している間にＩＣを紛失したＩＣ
キャリアの位置を検出することができる。よってアンロ
ーダ部ではそのＩＣキャリアについて分類作業を中止さ
せることができ、誤った分類をしてしまうことを防止す
ることができる。
部において、テストトレイからテスト済のＩＣがこぼれ
落ちて紛失してしまっても、テストトレイをテスト部か
らアンローダ部に搬送している間にＩＣを紛失したＩＣ
キャリアの位置を検出することができる。よってアンロ
ーダ部ではそのＩＣキャリアについて分類作業を中止さ
せることができ、誤った分類をしてしまうことを防止す
ることができる。
【００１８】この発明の請求項３の構成によればローダ
部からテスト部に向かってテストトレイを搬送している
間に、ＩＣがテストトレイから落下したとしても、テス
トトレイがテスト部に搬送されるまでの間に空になった
ＩＣキャリアを検出することができる。従ってテスト部
では空のＩＣキャリアに対してテスト動作を中止し、次
のＩＣをテストすることができるため、無駄な時間を費
やさなくて済む利点が得られる。
部からテスト部に向かってテストトレイを搬送している
間に、ＩＣがテストトレイから落下したとしても、テス
トトレイがテスト部に搬送されるまでの間に空になった
ＩＣキャリアを検出することができる。従ってテスト部
では空のＩＣキャリアに対してテスト動作を中止し、次
のＩＣをテストすることができるため、無駄な時間を費
やさなくて済む利点が得られる。
【００１９】
【発明の実施の形態】図１にこの発明の実施例を示す。
図中ＴＳＴ1 はアンローダ部４００に停止中のテストト
レイ、ＴＳＴ2 はローダ部３００に停止中のテストトレ
イを示す。この実施例ではアンローダ部４００とローダ
部３００との間にＩＣ検出センサ５００を設けた場合を
示す。従ってこの場合のＩＣ検出センサ５００はテスト
トレイＴＳＴに設けた各ＩＣキャリア１６（図１１参
照）にＩＣが残されているか否かを検出する動作を行な
う。
図中ＴＳＴ1 はアンローダ部４００に停止中のテストト
レイ、ＴＳＴ2 はローダ部３００に停止中のテストトレ
イを示す。この実施例ではアンローダ部４００とローダ
部３００との間にＩＣ検出センサ５００を設けた場合を
示す。従ってこの場合のＩＣ検出センサ５００はテスト
トレイＴＳＴに設けた各ＩＣキャリア１６（図１１参
照）にＩＣが残されているか否かを検出する動作を行な
う。
【００２０】ＩＣ検出センサ５００はテストトレイＴＳ
Ｔに装着したＩＣキャリア１６の配列個数に対応して設
ける。つまり、テストトレイＴＳＴの移動方向と直交す
る方向に装着したＩＣキャリア１６の配列個数が４個で
あった場合は４個のＩＣ検出センサ５００をＩＣキャリ
ア１６の配列ピッチで設ければよい。テストトレイＴＳ
Ｔが通過する面の上側に例えば光源５０１を装着し、テ
ストトレイＴＳＴが通過する面の下側に受光器５０２を
装着する。各ＩＣキャリア１６の底板の部分に図２及び
図３に示すように孔１６Ａを形成し、孔１６Ａの部分で
受光器５０２が光源５０１の光を受光するか否かを読込
む。このためにはテストトレイＴＳＴを構成する方形フ
レーム１２の進行方向と平行する辺にタイミング検出マ
ーク５０３を設ける。図１に示す例では反射マーク５０
３Ａと非反射部分５０３Ｂの組合せによりタイミングマ
ーク５０３を構成した場合を示す。従ってＩＣキャリア
１６の配列線上の位置（孔１６Ａの配列線上の位置）を
別に設けたタイミング検出センサ５０４で検出し、この
タイミング検出センサ５０４が例えば反射マーク５０３
Ａから反射する光を検出しているタイミングで、ＩＣ検
出センサ５００が孔１６Ａを透過する光を検出するか否
かによってＩＣの有無を検出するように構成することが
できる。
Ｔに装着したＩＣキャリア１６の配列個数に対応して設
ける。つまり、テストトレイＴＳＴの移動方向と直交す
る方向に装着したＩＣキャリア１６の配列個数が４個で
あった場合は４個のＩＣ検出センサ５００をＩＣキャリ
ア１６の配列ピッチで設ければよい。テストトレイＴＳ
Ｔが通過する面の上側に例えば光源５０１を装着し、テ
ストトレイＴＳＴが通過する面の下側に受光器５０２を
装着する。各ＩＣキャリア１６の底板の部分に図２及び
図３に示すように孔１６Ａを形成し、孔１６Ａの部分で
受光器５０２が光源５０１の光を受光するか否かを読込
む。このためにはテストトレイＴＳＴを構成する方形フ
レーム１２の進行方向と平行する辺にタイミング検出マ
ーク５０３を設ける。図１に示す例では反射マーク５０
３Ａと非反射部分５０３Ｂの組合せによりタイミングマ
ーク５０３を構成した場合を示す。従ってＩＣキャリア
１６の配列線上の位置（孔１６Ａの配列線上の位置）を
別に設けたタイミング検出センサ５０４で検出し、この
タイミング検出センサ５０４が例えば反射マーク５０３
Ａから反射する光を検出しているタイミングで、ＩＣ検
出センサ５００が孔１６Ａを透過する光を検出するか否
かによってＩＣの有無を検出するように構成することが
できる。
【００２１】上述の実施例ではアンローダ部４００から
ローダ部３００に搬送されるテストトレイ上にＩＣが取
り残されているか否かを検出する構成とした例を説明し
たが、ＩＣ検出センサ５００を例えばローダ部３００か
らテストヘッド１０４の間の部分及びテストヘッド１０
４とアンローダ部４００との間にも設け、テストトレイ
ＴＳＴがローダ部３００からテストヘッド１０４に搬送
している間にテストトレイＴＳＴからＩＣが落下し、空
のＩＣキャリア１６が存在すること、及びテストヘッド
１０４においてテスト中にＩＣがテストトレイＴＳＴか
らこぼれ落ちて空のＩＣキャリア１６が存在することを
検出するように構成することもできる。
ローダ部３００に搬送されるテストトレイ上にＩＣが取
り残されているか否かを検出する構成とした例を説明し
たが、ＩＣ検出センサ５００を例えばローダ部３００か
らテストヘッド１０４の間の部分及びテストヘッド１０
４とアンローダ部４００との間にも設け、テストトレイ
ＴＳＴがローダ部３００からテストヘッド１０４に搬送
している間にテストトレイＴＳＴからＩＣが落下し、空
のＩＣキャリア１６が存在すること、及びテストヘッド
１０４においてテスト中にＩＣがテストトレイＴＳＴか
らこぼれ落ちて空のＩＣキャリア１６が存在することを
検出するように構成することもできる。
【００２２】ＩＣ検出センサ５００を設ける位置の組合
わせとしてはアンローダ部４００とローダ部３００との
間の位置と、テストヘッド１０４とアンローダ部４００
との間の組合わせが第１の組合わせとすれば、アンロー
ダ部４００とローダ部３００との間の位置及び、ローダ
部３００とテストヘッド１０４との間の位置の組合わせ
を第２の組合わせとして考えられる。また第３の組合わ
せとして、上述した全ての位置にＩＣ検出センサ５００
を設けることも考えられ、これら何れの組合わせを採っ
てもＩＣ試験装置の信頼性を高めることができる。
わせとしてはアンローダ部４００とローダ部３００との
間の位置と、テストヘッド１０４とアンローダ部４００
との間の組合わせが第１の組合わせとすれば、アンロー
ダ部４００とローダ部３００との間の位置及び、ローダ
部３００とテストヘッド１０４との間の位置の組合わせ
を第２の組合わせとして考えられる。また第３の組合わ
せとして、上述した全ての位置にＩＣ検出センサ５００
を設けることも考えられ、これら何れの組合わせを採っ
てもＩＣ試験装置の信頼性を高めることができる。
【００２３】尚、反射マーク５０３Ａと非反射マーク５
０３Ｂとの関係は図３に示す状態の反対の状態に形成し
てもよい。また、ＩＣ検出センサ５００としては透過形
の光センサだけでなく、金属（ＩＣ内の金属）を検出す
る近接スイッチ、或はパターン認識機能を持つカメラ等
によってＩＣ検出センサ５００を構成することもでき
る。
０３Ｂとの関係は図３に示す状態の反対の状態に形成し
てもよい。また、ＩＣ検出センサ５００としては透過形
の光センサだけでなく、金属（ＩＣ内の金属）を検出す
る近接スイッチ、或はパターン認識機能を持つカメラ等
によってＩＣ検出センサ５００を構成することもでき
る。
【００２４】図４にＩＣの有無を検出するＩＣ検出セン
サ５００と、このＩＣ検出センサ５００に関連する回路
構成の一例を示す。図４に示す５００Ａ〜５００ＤはＩ
Ｃの有無を検出するＩＣ検出センサを示す。これら各Ｉ
Ｃ検出センサ５００Ａ〜５００Ｄの検出信号は光が透過
した状態（光源５０１の光が受光器５０２に受光された
状態）でＬ論理を出力するものとする。またＩＣの配列
位置を検出するタイミング検出センサ５０４は反射光を
受光するとＬ論理を出力するものとして説明する。
サ５００と、このＩＣ検出センサ５００に関連する回路
構成の一例を示す。図４に示す５００Ａ〜５００ＤはＩ
Ｃの有無を検出するＩＣ検出センサを示す。これら各Ｉ
Ｃ検出センサ５００Ａ〜５００Ｄの検出信号は光が透過
した状態（光源５０１の光が受光器５０２に受光された
状態）でＬ論理を出力するものとする。またＩＣの配列
位置を検出するタイミング検出センサ５０４は反射光を
受光するとＬ論理を出力するものとして説明する。
【００２５】タイミング検出センサ５０４は方形フレー
ム１２に付した反射マーク５０３Ａを検出し、反射マー
ク５０３Ａを検出する毎にその検出信号はＬ論理に落ち
る信号Ｓ１−１，Ｓ１−２，…（図５Ａ）を出力する。
Ｓ１−１は第１の反射マークを検出した信号、Ｓ１−２
は第２の反射マークの検出信号を示す。ＩＣ検出センサ
５００Ａ〜５００Ｄはそれぞれ反射マーク５０３Ａのほ
ぼ中央位置付近でＩＣキャリア１６に形成した孔１６Ａ
の透過光を受光し、孔１６Ａが通過する間、Ｌ論理に落
ちる信号Ｓ２−１，Ｓ２−２，…（図５Ｂ）を出力す
る。Ｓ２−１はＩＣが存在しない場合の検出信号、Ｓ２
−２はＩＣが存在する場合のＩＣ検出センサの検出信号
を示す。尚、検出信号Ｓ２−１，Ｓ２−２，…に混在す
る信号Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５はそれぞれ図３に
示したＩＣキャリア１６に形成したスリット１６ＢとＩ
Ｃキャリア１６の相互の間に形成される間隙１６Ｃで発
生する検出信号である。
ム１２に付した反射マーク５０３Ａを検出し、反射マー
ク５０３Ａを検出する毎にその検出信号はＬ論理に落ち
る信号Ｓ１−１，Ｓ１−２，…（図５Ａ）を出力する。
Ｓ１−１は第１の反射マークを検出した信号、Ｓ１−２
は第２の反射マークの検出信号を示す。ＩＣ検出センサ
５００Ａ〜５００Ｄはそれぞれ反射マーク５０３Ａのほ
ぼ中央位置付近でＩＣキャリア１６に形成した孔１６Ａ
の透過光を受光し、孔１６Ａが通過する間、Ｌ論理に落
ちる信号Ｓ２−１，Ｓ２−２，…（図５Ｂ）を出力す
る。Ｓ２−１はＩＣが存在しない場合の検出信号、Ｓ２
−２はＩＣが存在する場合のＩＣ検出センサの検出信号
を示す。尚、検出信号Ｓ２−１，Ｓ２−２，…に混在す
る信号Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５はそれぞれ図３に
示したＩＣキャリア１６に形成したスリット１６ＢとＩ
Ｃキャリア１６の相互の間に形成される間隙１６Ｃで発
生する検出信号である。
【００２６】タイミング検出センサ５０４の検出信号Ｓ
１−１，Ｓ１−２，…は割込信号発生回路５０５に供給
される。割込信号発生回路５０５では検出信号Ｓ１−
１，Ｓ１−２，…の立下りと立上りのタイミング毎に割
込信号ＩＮＴ−１，ＩＮＴ−２を発生する。割込信号Ｉ
ＮＴ−１で制御器５０７は割込動作を開始し、割込信号
ＩＮＴ−２で割込動作を終了する。
１−１，Ｓ１−２，…は割込信号発生回路５０５に供給
される。割込信号発生回路５０５では検出信号Ｓ１−
１，Ｓ１−２，…の立下りと立上りのタイミング毎に割
込信号ＩＮＴ−１，ＩＮＴ−２を発生する。割込信号Ｉ
ＮＴ−１で制御器５０７は割込動作を開始し、割込信号
ＩＮＴ−２で割込動作を終了する。
【００２７】制御器５０７は例えばマイクロコンピュー
タで構成される。マイクロコンピュータは周知のよう
に、一般にＣＰＵと呼ばれる中央演算処理装置５０７Ａ
と、プログラム等を格納したＲＯＭ５０７Ｂと、読込ん
だデータ等を一時記憶するＲＡＭ５０７Ｃと、入力ポー
ト５０７Ｄ、出力ポート５０７Ｅ、割込用入力ポート５
０７Ｆ等によって構成される。割込信号ＩＮＴ−１及び
ＩＮＴ−２は入力ポート５０７Ｆを通じて中央演算処理
装置５０７Ａに取込まれ、中央演算処理装置５０７Ａを
割込動作させる。中央演算処理装置５０７Ａは割込動作
の開始毎に出力ポート５０７Ｅを通じて図５Ｄに示すク
リア信号ＣＬＲを出力する。このクリア信号ＣＬＲによ
ってＩＣ検出センサ５００Ａ〜５００Ｄの検出信号をラ
ッチするラッチ回路５０６Ａ〜５０６Ｄの状態をクリア
（リセット）する。各ラッチ回路５０６Ａ〜５０６Ｄは
クリアされることによりラッチ出力は図５Ｅに示すよう
に、Ｈ論理に反転する。このラッチ回路５０６Ａには図
５Ｂに示した検出信号Ｓ２−１，Ｓ２−２，…とスリッ
ト１６Ｂ等を検出した信号Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ
５が入力される。
タで構成される。マイクロコンピュータは周知のよう
に、一般にＣＰＵと呼ばれる中央演算処理装置５０７Ａ
と、プログラム等を格納したＲＯＭ５０７Ｂと、読込ん
だデータ等を一時記憶するＲＡＭ５０７Ｃと、入力ポー
ト５０７Ｄ、出力ポート５０７Ｅ、割込用入力ポート５
０７Ｆ等によって構成される。割込信号ＩＮＴ−１及び
ＩＮＴ−２は入力ポート５０７Ｆを通じて中央演算処理
装置５０７Ａに取込まれ、中央演算処理装置５０７Ａを
割込動作させる。中央演算処理装置５０７Ａは割込動作
の開始毎に出力ポート５０７Ｅを通じて図５Ｄに示すク
リア信号ＣＬＲを出力する。このクリア信号ＣＬＲによ
ってＩＣ検出センサ５００Ａ〜５００Ｄの検出信号をラ
ッチするラッチ回路５０６Ａ〜５０６Ｄの状態をクリア
（リセット）する。各ラッチ回路５０６Ａ〜５０６Ｄは
クリアされることによりラッチ出力は図５Ｅに示すよう
に、Ｈ論理に反転する。このラッチ回路５０６Ａには図
５Ｂに示した検出信号Ｓ２−１，Ｓ２−２，…とスリッ
ト１６Ｂ等を検出した信号Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ
５が入力される。
【００２８】ラッチ回路５０６Ａ〜５０６ＤはＨ論理を
ラッチしている状態で各ＩＣ検出センサ５００Ａ〜５０
０Ｄの検出信号がＬ論理に立下るとき、ラッチ出力はＨ
論理からＬ論理に立下る。従ってタイミング検出センサ
５０４が反射マーク５０３Ａを検出し、割込開始時点で
各ラッチ回路５０６Ａ〜５０６Ｄをクリアした直後にＩ
Ｃ検出センサ５００Ａ〜５００Ｄの出力がＬ論理に立下
ると各ラッチ回路５０６Ａ〜５０６Ｄはラッチ出力をＬ
論理に反転する。図５Ｅに示す時点Ｔ１はこの様子を示
す。
ラッチしている状態で各ＩＣ検出センサ５００Ａ〜５０
０Ｄの検出信号がＬ論理に立下るとき、ラッチ出力はＨ
論理からＬ論理に立下る。従ってタイミング検出センサ
５０４が反射マーク５０３Ａを検出し、割込開始時点で
各ラッチ回路５０６Ａ〜５０６Ｄをクリアした直後にＩ
Ｃ検出センサ５００Ａ〜５００Ｄの出力がＬ論理に立下
ると各ラッチ回路５０６Ａ〜５０６Ｄはラッチ出力をＬ
論理に反転する。図５Ｅに示す時点Ｔ１はこの様子を示
す。
【００２９】反射マーク５０３Ａがタイミング検出セン
サ５０４の位置を通過すると割込動作が終了する。この
とき中央演算処理装置５０７Ａは図５Ｆに示す読込指令
信号ＲＥＤを発生し、入力ポート５０７Ｄを通じて各ラ
ッチ回路５０６Ａ〜５０６Ｄのラッチ出力を読込む。読
込んだ結果がＬ論理であればＩＣキャリア１６にＩＣが
存在しないことが解る。ＩＣキャリア１６にＩＣが存在
する場合は時点Ｔ２以後に示すように、ラッチ回路５０
０Ａのラッチ出力はＨ論理に保持された状態に維持され
るから制御器５０７は例えばこの例では時点Ｔ２以後に
おいてラッチ回路５０６Ａに関してＨ論理を読込む。従
ってこのＨ論理を読込むことにより中央演算処理装置５
０７ＡはＩＣの存在を検知し、例えば表示器５０８にＩ
Ｃの存在を表わす表示を行なう。表示器５０８は各ラッ
チ回路５０６Ａ〜５０６Ｄのそれぞれに関して別々に表
示することができる。また反射マーク５０３Ａの個数を
計数することにより、テストトレイＴＳＴ上のＩＣキャ
リア１６の位置を特定して表示することもできる。
サ５０４の位置を通過すると割込動作が終了する。この
とき中央演算処理装置５０７Ａは図５Ｆに示す読込指令
信号ＲＥＤを発生し、入力ポート５０７Ｄを通じて各ラ
ッチ回路５０６Ａ〜５０６Ｄのラッチ出力を読込む。読
込んだ結果がＬ論理であればＩＣキャリア１６にＩＣが
存在しないことが解る。ＩＣキャリア１６にＩＣが存在
する場合は時点Ｔ２以後に示すように、ラッチ回路５０
０Ａのラッチ出力はＨ論理に保持された状態に維持され
るから制御器５０７は例えばこの例では時点Ｔ２以後に
おいてラッチ回路５０６Ａに関してＨ論理を読込む。従
ってこのＨ論理を読込むことにより中央演算処理装置５
０７ＡはＩＣの存在を検知し、例えば表示器５０８にＩ
Ｃの存在を表わす表示を行なう。表示器５０８は各ラッ
チ回路５０６Ａ〜５０６Ｄのそれぞれに関して別々に表
示することができる。また反射マーク５０３Ａの個数を
計数することにより、テストトレイＴＳＴ上のＩＣキャ
リア１６の位置を特定して表示することもできる。
【００３０】ここでＩＣ検出センサ５００Ａ〜５００Ｄ
はＩＣキャリア１６に形成した孔１６Ａ以外でも透過光
を検出する。つまり、ＩＣキャリア１６には孔１６Ａ以
外にスリット１６Ｂと、各ＩＣキャリア１６の相互間に
間隙１６Ｃが存在する。従ってこれらスリット１６Ｂ及
び間隙１６Ｃで図５Ｂに示すように雑音信号Ｎ１，Ｎ
２，Ｎ３，Ｎ４，Ｎ５が発生したとすると、図５に示す
例では雑音信号Ｎ１とＮ５はラッチ回路５０６ＡがＨ論
理をラッチしている状態で発生した状態を示している。
従って、この状態では雑音信号Ｎ１とＮ５によってラッ
チ回路５０６Ａのラッチ内容をＬ論理に書き替えてしま
うが、この誤まったデータは次に反射マーク５０３Ａが
到来した時点で各ラッチ回路がクリアされることにより
除去される。従って雑音信号Ｎ１〜Ｎ５が存在しても誤
まったデータを読込むことはない。
はＩＣキャリア１６に形成した孔１６Ａ以外でも透過光
を検出する。つまり、ＩＣキャリア１６には孔１６Ａ以
外にスリット１６Ｂと、各ＩＣキャリア１６の相互間に
間隙１６Ｃが存在する。従ってこれらスリット１６Ｂ及
び間隙１６Ｃで図５Ｂに示すように雑音信号Ｎ１，Ｎ
２，Ｎ３，Ｎ４，Ｎ５が発生したとすると、図５に示す
例では雑音信号Ｎ１とＮ５はラッチ回路５０６ＡがＨ論
理をラッチしている状態で発生した状態を示している。
従って、この状態では雑音信号Ｎ１とＮ５によってラッ
チ回路５０６Ａのラッチ内容をＬ論理に書き替えてしま
うが、この誤まったデータは次に反射マーク５０３Ａが
到来した時点で各ラッチ回路がクリアされることにより
除去される。従って雑音信号Ｎ１〜Ｎ５が存在しても誤
まったデータを読込むことはない。
【００３１】上述の説明では制御器５０７はラッチ回路
５０６Ａ〜５０６ＤがＬ論理をラッチしている状態を正
常として説明した。この論理はアンローダ部４００から
ローダ部３００に送られる空になっているはずのテスト
トレイＴＳＴにＩＣが存在するか否かを検出する場合に
用いられる。これに対し、ラッチ回路５０６Ａ〜５０６
ＤにＨ論理をラッチしている状態を正常と制御器５０７
に判定させることもできる。この論理はローダ部３００
でＩＣを搭載した後、アンローダ部４００に排出される
までの間にＩＣがテストトレイＴＳＴから落下したか否
かを検出する場合に用いることができる。従って図４で
説明したＩＣ検出方法はＩＣが存在する場合、ＩＣが無
くなっている場合の何れの検出も可能である。尚、上述
ではＩＣキャリア１６の配列線の中央（孔１６Ａの位
置）を検出するタイミングマークとして反射マーク５０
３Ａと非反転マーク５０３Ｂを用いた場合を説明した
が、反射マーク５０３Ａ及び非反射マーク５０３Ｂの代
りに、方形フレーム１２にスリット（貫通孔）を形成
し、このスリットによってＩＣキャリア１６に形成した
孔１６Ａの位置を特定するように構成することもでき
る。
５０６Ａ〜５０６ＤがＬ論理をラッチしている状態を正
常として説明した。この論理はアンローダ部４００から
ローダ部３００に送られる空になっているはずのテスト
トレイＴＳＴにＩＣが存在するか否かを検出する場合に
用いられる。これに対し、ラッチ回路５０６Ａ〜５０６
ＤにＨ論理をラッチしている状態を正常と制御器５０７
に判定させることもできる。この論理はローダ部３００
でＩＣを搭載した後、アンローダ部４００に排出される
までの間にＩＣがテストトレイＴＳＴから落下したか否
かを検出する場合に用いることができる。従って図４で
説明したＩＣ検出方法はＩＣが存在する場合、ＩＣが無
くなっている場合の何れの検出も可能である。尚、上述
ではＩＣキャリア１６の配列線の中央（孔１６Ａの位
置）を検出するタイミングマークとして反射マーク５０
３Ａと非反転マーク５０３Ｂを用いた場合を説明した
が、反射マーク５０３Ａ及び非反射マーク５０３Ｂの代
りに、方形フレーム１２にスリット（貫通孔）を形成
し、このスリットによってＩＣキャリア１６に形成した
孔１６Ａの位置を特定するように構成することもでき
る。
【００３２】図６はタイミング検出方法の他の例を示
す。この例ではタイミングマークを反射マーク５０３Ａ
に代えて各ＩＣキャリア１６に設けられている位置決用
ピン挿入孔２２を用いた場合を示す。図６に示す実施例
ではテストトレイＴＳＴの進行方向と直交する方向で最
も離れた位置にある位置決用ピン挿入孔２２を２個選定
してタイミング検出用とした場合を示す。５０４Ａと５
０４Ｂはタイミング検出センサ、５００Ａ〜５００Ｄは
ＩＣ検出センサを示す。
す。この例ではタイミングマークを反射マーク５０３Ａ
に代えて各ＩＣキャリア１６に設けられている位置決用
ピン挿入孔２２を用いた場合を示す。図６に示す実施例
ではテストトレイＴＳＴの進行方向と直交する方向で最
も離れた位置にある位置決用ピン挿入孔２２を２個選定
してタイミング検出用とした場合を示す。５０４Ａと５
０４Ｂはタイミング検出センサ、５００Ａ〜５００Ｄは
ＩＣ検出センサを示す。
【００３３】図７にこの場合のＩＣ検出回路の構成を示
す。図の例では４列のＩＣキャリア列を検出する構成を
示すが、各列の構成は全て同じであるため１列目の構成
と動作についてだけ説明することにする。各検出列で必
要とする構成はタイミング検出センサ５０４Ａ，５０４
Ｂと、このタイミング検出センサ５０４Ａと５０４Ｂが
出力する信号を取り出すノアゲートＮＯＲと、ＩＣ検出
センサ５００Ａの検出信号を取り出すアンドゲートＡＮ
Ｄと、タイミング検出センサ５０４Ａと５０４Ｂが位置
決用ピン挿入孔２２を検出している状態でＩＣ検出セン
サ５００Ａが孔１６Ａの透過光を検出したことをＬ論理
信号として記憶し、ＩＣが存在した場合にＨ論理信号を
記憶して出力する第１フリップフロップＦＦ１と、この
第１フリップフロップＦＦ１が１度でもＩＣの存在を検
出し一度でもＨ論理を出力すると、そのＨ論理を取り込
んでテストトレイＴＳＴが通り過ぎるまでその状態を維
持する第２フリップフロップＦＦ２とによって構成され
る。
す。図の例では４列のＩＣキャリア列を検出する構成を
示すが、各列の構成は全て同じであるため１列目の構成
と動作についてだけ説明することにする。各検出列で必
要とする構成はタイミング検出センサ５０４Ａ，５０４
Ｂと、このタイミング検出センサ５０４Ａと５０４Ｂが
出力する信号を取り出すノアゲートＮＯＲと、ＩＣ検出
センサ５００Ａの検出信号を取り出すアンドゲートＡＮ
Ｄと、タイミング検出センサ５０４Ａと５０４Ｂが位置
決用ピン挿入孔２２を検出している状態でＩＣ検出セン
サ５００Ａが孔１６Ａの透過光を検出したことをＬ論理
信号として記憶し、ＩＣが存在した場合にＨ論理信号を
記憶して出力する第１フリップフロップＦＦ１と、この
第１フリップフロップＦＦ１が１度でもＩＣの存在を検
出し一度でもＨ論理を出力すると、そのＨ論理を取り込
んでテストトレイＴＳＴが通り過ぎるまでその状態を維
持する第２フリップフロップＦＦ２とによって構成され
る。
【００３４】ノアゲートＮＯＲは図８Ａに示すように、
タイミング検出センサ５０４Ａと５０４Ｂが共に位置決
用ピン挿入孔２２を検出する毎にＨ論理となるタイミン
グ信号ＱＡを出力する。このタイミング信号ＱＡの立上
りのタイミングで第１フリップフロップＦＦ１はＨ論理
を読込む。ＩＣ検出センサ５００ＡはＩＣキャリア１６
にＩＣが存在しなければ孔１６Ａの透過光を検出し、孔
１６Ａが通過するまでの間Ｌ論理に立下る図８Ｂに示す
信号ＱＢを出力する。第１フリップフロップＦＦ１は信
号ＱＢの立下りのタイミングでクリア（リセット）さ
れ、Ｌ論理を記憶し出力する。第１フリップフロップＦ
Ｆ１の出力信号Ｑ１を図８Ｃに示す。出力信号Ｑ１はタ
イミング信号ＱＡの立上りのタイミングＴ１でＨ論理に
立上り、信号ＱＢの立下りでＬ論理に戻る。
タイミング検出センサ５０４Ａと５０４Ｂが共に位置決
用ピン挿入孔２２を検出する毎にＨ論理となるタイミン
グ信号ＱＡを出力する。このタイミング信号ＱＡの立上
りのタイミングで第１フリップフロップＦＦ１はＨ論理
を読込む。ＩＣ検出センサ５００ＡはＩＣキャリア１６
にＩＣが存在しなければ孔１６Ａの透過光を検出し、孔
１６Ａが通過するまでの間Ｌ論理に立下る図８Ｂに示す
信号ＱＢを出力する。第１フリップフロップＦＦ１は信
号ＱＢの立下りのタイミングでクリア（リセット）さ
れ、Ｌ論理を記憶し出力する。第１フリップフロップＦ
Ｆ１の出力信号Ｑ１を図８Ｃに示す。出力信号Ｑ１はタ
イミング信号ＱＡの立上りのタイミングＴ１でＨ論理に
立上り、信号ＱＢの立下りでＬ論理に戻る。
【００３５】タイミング信号ＱＡの立下りのタイミング
で第２フリップフロップＦＦ２が第１フリップフロップ
ＦＦ１の出力の状態を読み込む。第１フリップフロップ
ＦＦ１の出力がＬ論理であれば第２フリップフロップＦ
Ｆ２はいつまでもＬ論理の状態を維持する。図７に示す
例では２個目のＩＣキャリア１６にＩＣが存在する場合
を示す。従って２個目のタイミング信号ＱＡがＨ論理に
立上がっている期間でアンドゲートＡＮＤはＨ論理を出
力し続ける。よってタイミング信号ＱＡの立下りのタイ
ミングＴ３で第２フリップフロップＦＦ２は第１フリッ
プフロップＦＦ１が出力するＨ論理を読み込む（図８
Ｅ）。
で第２フリップフロップＦＦ２が第１フリップフロップ
ＦＦ１の出力の状態を読み込む。第１フリップフロップ
ＦＦ１の出力がＬ論理であれば第２フリップフロップＦ
Ｆ２はいつまでもＬ論理の状態を維持する。図７に示す
例では２個目のＩＣキャリア１６にＩＣが存在する場合
を示す。従って２個目のタイミング信号ＱＡがＨ論理に
立上がっている期間でアンドゲートＡＮＤはＨ論理を出
力し続ける。よってタイミング信号ＱＡの立下りのタイ
ミングＴ３で第２フリップフロップＦＦ２は第１フリッ
プフロップＦＦ１が出力するＨ論理を読み込む（図８
Ｅ）。
【００３６】第２フリップフロップＦＦ２は自己の出力
信号をオアゲートＯＲ１を通じて入力端子Ｄに帰還して
いるから、一度Ｈ論理を読み込むと第１フリップフロッ
プＦＦ１の出力が変化しても図８Ｄに示すリセット信号
ＲＥＴがＬ論理に立下るタイミングＴ４までＨ論理を出
力し続ける。各ＩＣキャリア列に対応して設けたＩＣ検
出回路を構成する第２フリップフロップＦＦ２の出力を
オアゲートＯＲ２で論理和をとり、出力端子ＴＯに出力
することにより出力端子ＴＯには図８Ｅに示す出力信号
ＯＵＴを出力する。
信号をオアゲートＯＲ１を通じて入力端子Ｄに帰還して
いるから、一度Ｈ論理を読み込むと第１フリップフロッ
プＦＦ１の出力が変化しても図８Ｄに示すリセット信号
ＲＥＴがＬ論理に立下るタイミングＴ４までＨ論理を出
力し続ける。各ＩＣキャリア列に対応して設けたＩＣ検
出回路を構成する第２フリップフロップＦＦ２の出力を
オアゲートＯＲ２で論理和をとり、出力端子ＴＯに出力
することにより出力端子ＴＯには図８Ｅに示す出力信号
ＯＵＴを出力する。
【００３７】出力端子ＴＯにＨ論理が出力されたことに
より、テストトレイＴＳＴ上にＩＣが取り残されている
ことが解る。従って例えば制御器（特に図示していな
い）に入力することにより、警報を出し、またハンドラ
の動きを停止させる等の制御を実行させることができ
る。尚、図７の実施例では空のテストトレイＴＳＴ上に
ＩＣが取り残されていることを検出する場合に適用した
例を説明したが、ＩＣキャリア１６内にＩＣが存在しな
い場合に第１フリップフロップＦＦ１にＨ論理を記憶さ
せ、ＩＣが存在する場合にＬ論理を記憶させるように構
成し、Ｈ論理の記憶をタイミング信号ＱＡの立下りのタ
イミングで第２フリップフロップＦＦ２に記憶させるよ
うに構成すれば、ローダ部３００で積み込んだＩＣが、
アンローダ部４００に搬出されるまでの間にテストトレ
イＴＳＴから落下したことを検出する場合にも利用する
ことができる。
より、テストトレイＴＳＴ上にＩＣが取り残されている
ことが解る。従って例えば制御器（特に図示していな
い）に入力することにより、警報を出し、またハンドラ
の動きを停止させる等の制御を実行させることができ
る。尚、図７の実施例では空のテストトレイＴＳＴ上に
ＩＣが取り残されていることを検出する場合に適用した
例を説明したが、ＩＣキャリア１６内にＩＣが存在しな
い場合に第１フリップフロップＦＦ１にＨ論理を記憶さ
せ、ＩＣが存在する場合にＬ論理を記憶させるように構
成し、Ｈ論理の記憶をタイミング信号ＱＡの立下りのタ
イミングで第２フリップフロップＦＦ２に記憶させるよ
うに構成すれば、ローダ部３００で積み込んだＩＣが、
アンローダ部４００に搬出されるまでの間にテストトレ
イＴＳＴから落下したことを検出する場合にも利用する
ことができる。
【００３８】
【発明の効果】以上説明したように、この出願の請求項
１の発明によれば、空になったはずのテストトレイＴＳ
ＴにＩＣが取り残されていることを検出する構成を付加
したから、ローダ部３００において、取り残されたＩＣ
の上に、新たにＩＣを積み重ねて積み込んでしまう誤動
作が起きることを阻止することができる。よってＩＣが
例えば恒温槽１０１の内部でこぼれ落ちて搬送装置を破
損させてしまうような事故が起きることを阻止すること
ができる。また、重ねて搭載したＩＣがこぼれ落ちるこ
となくアンローダ部４００に搬出された場合、下側のＩ
Ｃの試験結果に従って、上側のＩＣが分類されてしま
い、誤った分類をしてしまう不都合も解消することがで
きる。
１の発明によれば、空になったはずのテストトレイＴＳ
ＴにＩＣが取り残されていることを検出する構成を付加
したから、ローダ部３００において、取り残されたＩＣ
の上に、新たにＩＣを積み重ねて積み込んでしまう誤動
作が起きることを阻止することができる。よってＩＣが
例えば恒温槽１０１の内部でこぼれ落ちて搬送装置を破
損させてしまうような事故が起きることを阻止すること
ができる。また、重ねて搭載したＩＣがこぼれ落ちるこ
となくアンローダ部４００に搬出された場合、下側のＩ
Ｃの試験結果に従って、上側のＩＣが分類されてしま
い、誤った分類をしてしまう不都合も解消することがで
きる。
【００３９】更に、この出願の請求項２の発明によれば
テスト部におけるテスト中及びテスト部からアンローダ
部４００にテストトレイが搬送される間にＩＣがテスト
トレイＴＳＴからこぼれ落ちたとしても、その状態を検
出することができる。よって、ＩＣが存在しないテスト
トレイＴＳＴ上のＩＣキャリアから、記憶部に記憶した
試験結果に従ってＩＣを仮想的に分類してしまう誤動作
を防止することができ、誤った分類をしてしまうおそれ
を除去することができる。
テスト部におけるテスト中及びテスト部からアンローダ
部４００にテストトレイが搬送される間にＩＣがテスト
トレイＴＳＴからこぼれ落ちたとしても、その状態を検
出することができる。よって、ＩＣが存在しないテスト
トレイＴＳＴ上のＩＣキャリアから、記憶部に記憶した
試験結果に従ってＩＣを仮想的に分類してしまう誤動作
を防止することができ、誤った分類をしてしまうおそれ
を除去することができる。
【００４０】また、この出願の請求項３の発明によれば
ローダ部３００からテスト部にテストトレイを搬送され
る間にＩＣが落下する事故或いはローダ部３００でＩＣ
の積込みを失敗した場合等が発生し、テスト部に運ばれ
たテストトレイＴＳＴに空のＩＣキャリアが存在して
も、その部分ではテストを中止させることができる。こ
の結果、無駄な時間を掛けることを防止できる利点が得
られ、信頼性の高いＩＣ試験装置を提供することができ
る。
ローダ部３００からテスト部にテストトレイを搬送され
る間にＩＣが落下する事故或いはローダ部３００でＩＣ
の積込みを失敗した場合等が発生し、テスト部に運ばれ
たテストトレイＴＳＴに空のＩＣキャリアが存在して
も、その部分ではテストを中止させることができる。こ
の結果、無駄な時間を掛けることを防止できる利点が得
られ、信頼性の高いＩＣ試験装置を提供することができ
る。
【００４１】更に、請求項４乃至６で提案するように、
ＩＣの存在を検出するＩＣ検出センサをハンドラの各所
に配置することにより、ローダ部に送られるテストトレ
イＴＳＴにＩＣが残されていること以外に、恒温槽の内
部でＩＣがテストトレイから落下したことを検出するこ
ともでき、ハンドラの信頼性を高めることができる。ま
た、請求項７乃至１０で提案したようにタイミングマー
クによってＩＣキャリアにＩＣが存在するか否かを検出
する構成としたことによって、テストトレイ上のＩＣの
存否を確実に検出することができる実益が得られる。
ＩＣの存在を検出するＩＣ検出センサをハンドラの各所
に配置することにより、ローダ部に送られるテストトレ
イＴＳＴにＩＣが残されていること以外に、恒温槽の内
部でＩＣがテストトレイから落下したことを検出するこ
ともでき、ハンドラの信頼性を高めることができる。ま
た、請求項７乃至１０で提案したようにタイミングマー
クによってＩＣキャリアにＩＣが存在するか否かを検出
する構成としたことによって、テストトレイ上のＩＣの
存否を確実に検出することができる実益が得られる。
【図１】この発明の一実施例を説明するための斜視図。
【図２】この発明の要部の構成を説明するための断面
図。
図。
【図３】この発明の要部の構成を説明するための斜視
図。
図。
【図４】この発明に用いるＩＣ検出回路の一例を説明す
るためのブロック図。
るためのブロック図。
【図５】図４に示したＩＣ検出回路の動作を説明するた
めの波形図。
めの波形図。
【図６】この発明に用いるＩＣ検出方法の他の例を説明
するための平面図。
するための平面図。
【図７】図６に示したＩＣ検出方法に用いるＩＣ検出回
路の一実施例を説明するための接続図。
路の一実施例を説明するための接続図。
【図８】図７の動作を説明するための波形図。
【図９】従来の技術を説明するための略線的平面図。
【図１０】従来の技術を説明するための斜視図。
【図１１】従来から用いられているテストトレイの構造
を説明するための分解斜視図。
を説明するための分解斜視図。
【図１２】テストトレイに装着されるＩＣキャリアの詳
細構造を説明するための斜視図。
細構造を説明するための斜視図。
【図１３】図１２と同様の断面図。
ＴＳＴ テストトレイ
１２ 方形フレーム
１６ ＩＣキャリア
１６Ａ 孔
２２ 位置決用ピン挿入孔
３００ ローダ部
４００ アンローダ部
５００ ＩＣ検出センサ
５０１ 光源
５０２ 受光器
５０３ タイミングマーク
５０４ タイミング検出センサ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 千葉 道郎
東京都練馬区旭町１丁目32番１号 株式
会社アドバンテスト内
(56)参考文献 特開 平６−27192（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/26
G01R 31/28 - 31/3193
H01L 21/66
Claims (10)
- 【請求項１】 ローダ部において被試験ＩＣを汎用トレ
イからテストトレイに積み換え、テスト部においてＩＣ
を試験し、試験終了後はアンローダ部でテストトレイか
ら汎用トレイに試験済ＩＣを積み換え、空のテストトレ
イをアンローダ部からローダ部に送り込んで被試験ＩＣ
をテストトレイに積み込むことを繰返すＩＣ試験装置に
おいて、 アンローダ部とローダ部との間にテストトレイ上にＩＣ
が存在するか否かを監視するＩＣ検出センサを設け、ロ
ーダ部に送り込むテストトレイ上にＩＣが取り残されて
いる状態を検出できるように構成したことを特徴とする
ＩＣ試験装置。 - 【請求項２】 ローダ部において被試験ＩＣを汎用トレ
イからテストトレイに積み換え、テスト部においてＩＣ
を試験し、試験終了後はアンローダ部でテストトレイか
ら汎用トレイに試験済ＩＣを積み換え、空のテストトレ
イをアンローダ部からローダ部に送り込んで被試験ＩＣ
をテストトレイに積み込むことを繰返すＩＣ試験装置に
おいて、 上記テスト部と上記アンローダ部との間のテストトレイ
搬送路上にテストトレイ上のＩＣの有無を検出するＩＣ
検出センサを設け、上記テスト部から上記アンローダ部
に向かって搬送されるテストトレイに、空のＩＣ収納部
が存在するか否かを検出することを特徴とするＩＣ試験
装置。 - 【請求項３】 ローダ部において被試験ＩＣを汎用トレ
イからテストトレイに積み換え、テスト部においてＩＣ
を試験し、試験終了後はアンローダ部でテストトレイか
ら汎用トレイに試験済ＩＣを積み換え、空のテストトレ
イをアンローダ部からローダ部に送り込んで被試験ＩＣ
をテストトレイに積み込むことを繰返すＩＣ試験装置に
おいて、 上記ローダ部とテスト部との間のテストトレイ搬送路上
にテストトレイ上のＩＣの有無を検出するＩＣ検出セン
サを設け、上記ローダ部から上記テスト部に向かって搬
送されるテストトレイに、空のＩＣ収納部が存在するか
否かを検出することを特徴とするＩＣ試験装置。 - 【請求項４】 請求項１記載のＩＣ試験装置に請求項２
記載のＩＣ検出センサを付加したことを特徴とするＩＣ
試験装置。 - 【請求項５】 請求項１記載のＩＣ試験装置に請求項３
記載のＩＣ検出センサを付加したことを特徴とするＩＣ
試験装置。 - 【請求項６】 請求項１記載のＩＣ試験装置に請求項２
及び３記載のＩＣ検出センサを付加したことを特徴とす
るＩＣ試験装置。 - 【請求項７】 請求項１乃至６記載のＩＣ試験装置の何
れかにおいてＩＣ検出センサはテストトレイの移動方向
と直交する向にテストトレイ上のＩＣ収納部の配列個数
分だけ設け、更にその配列線上にタイミング検出センサ
を設け、このタイミング検出センサにより、テストトレ
イに設けたタイミングマークにより上記ＩＣ収納部の配
列線上の位置を検出し、上記タイミングマークに同期し
て上記ＩＣ検出センサの状態を読み込んでＩＣの有無を
判定するように構成したことを特徴とするＩＣ試験装
置。 - 【請求項８】 請求項７記載のＩＣ試験装置において、
上記タイミングマークは上記テストトレイの進行方向と
平行するフレームに設けた光の反射マークとしたことを
特徴とするＩＣ試験装置。 - 【請求項９】 請求項７記載のＩＣ試験装置において、
上記タイミングマークは上記テストトレイの進行方向と
平行するフレームに設けた光を透過させるスリットによ
って構成したことを特徴とするＩＣ試験装置。 - 【請求項１０】 請求項７記載のＩＣ試験装置におい
て、上記タイミングマークは上記テストトレイに装着し
たＩＣキャリアに形成される位置決用ピン挿入孔を利用
したことを特徴としたＩＣ試験装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32415196A JP3417528B2 (ja) | 1996-04-05 | 1996-12-04 | Ｉｃ試験装置 |
| TW086104316A TW365596B (en) | 1996-04-05 | 1997-04-03 | Semiconductor test device |
| DE19713986A DE19713986B4 (de) | 1996-04-05 | 1997-04-04 | Halbleiterbauelement-Testgerät |
| KR1019970012460A KR100355422B1 (ko) | 1996-04-05 | 1997-04-04 | 반도체디바이스시험장치 |
| SG1997001051A SG60052A1 (en) | 1996-04-05 | 1997-04-04 | Semiconductor device testing apparatus |
| US08/832,774 US6111246A (en) | 1996-04-05 | 1997-04-04 | Semiconductor device testing apparatus having presence or absence detectors issuing an alarm when an error occurs |
| CN97111661A CN1115721C (zh) | 1996-04-05 | 1997-04-05 | 半导体器件测试装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8343096 | 1996-04-05 | ||
| JP8-83430 | 1996-04-05 | ||
| JP32415196A JP3417528B2 (ja) | 1996-04-05 | 1996-12-04 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09325173A JPH09325173A (ja) | 1997-12-16 |
| JP3417528B2 true JP3417528B2 (ja) | 2003-06-16 |
Family
ID=26424453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32415196A Expired - Fee Related JP3417528B2 (ja) | 1996-04-05 | 1996-12-04 | Ｉｃ試験装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6111246A (ja) |
| JP (1) | JP3417528B2 (ja) |
| KR (1) | KR100355422B1 (ja) |
| CN (1) | CN1115721C (ja) |
| DE (1) | DE19713986B4 (ja) |
| SG (1) | SG60052A1 (ja) |
| TW (1) | TW365596B (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066822A (en) | 1995-07-28 | 2000-05-23 | Advantest Corporation | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
| JP3805888B2 (ja) * | 1998-03-20 | 2006-08-09 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| US6483102B1 (en) * | 2000-07-18 | 2002-11-19 | Advanced Micro Devices, Inc. | Method and apparatus for inspection of misplaced integrated circuits in a tray stack |
| US6563301B2 (en) * | 2001-04-30 | 2003-05-13 | Nokia Mobile Phones Ltd. | Advanced production test method and apparatus for testing electronic devices |
| US6485991B1 (en) | 2001-05-24 | 2002-11-26 | Advanced Micro Devices, Inc. | System and method for output track unit detection and safe storage tube removal |
| SG101510A1 (en) * | 2001-11-08 | 2004-01-30 | Ultratera Corp | Reflecting sheet for use in integrated circuit test machine |
| JP3835271B2 (ja) * | 2001-12-04 | 2006-10-18 | セイコーエプソン株式会社 | 部品検出方法、部品検出装置、ｉｃハンドラ及びｉｃ検査装置 |
| AU2002251536A1 (en) * | 2002-04-25 | 2003-11-10 | Advantest Corporation | Electronic component test apparatus |
| CN100350259C (zh) | 2002-04-25 | 2007-11-21 | 株式会社爱德万测试 | 电子部件试验装置 |
| TWI287099B (en) * | 2004-07-23 | 2007-09-21 | Advantest Corp | Electronic component testing apparatus and method for configuring electronic component testing apparatus |
| CN100370260C (zh) * | 2004-08-19 | 2008-02-20 | 思达科技股份有限公司 | 多晶粒针测装置 |
| KR100610778B1 (ko) * | 2004-12-03 | 2006-08-09 | 미래산업 주식회사 | 반도체 소자 테스트 핸들러용 캐리어 모듈 |
| KR100560729B1 (ko) * | 2005-03-22 | 2006-03-14 | 미래산업 주식회사 | 반도체 소자 테스트용 핸들러 |
| US7362090B2 (en) * | 2005-03-30 | 2008-04-22 | Intel Corporation | Automated tray transfer device for prevention of mixing post and pre-test dies, and method of using same |
| CN1891591B (zh) * | 2005-07-06 | 2011-05-04 | 上海华虹Nec电子有限公司 | 一种机械手自动硅片取放系统及方法 |
| WO2009104267A1 (ja) * | 2008-02-21 | 2009-08-27 | 株式会社アドバンテスト | 電子部品の移載方法およびそれを実行するための制御プログラム |
| KR100946334B1 (ko) * | 2008-03-25 | 2010-03-09 | 세크론 주식회사 | 테스트 트레이, 트레이 식별 장치 및 이를 포함하는 테스트핸들러 |
| KR100955495B1 (ko) * | 2008-10-08 | 2010-04-30 | 미래산업 주식회사 | 테스트 핸들러 |
| CN101799483B (zh) * | 2010-04-13 | 2012-03-21 | 北京盈和工控技术有限公司 | 测试机收纳装置 |
| KR101515168B1 (ko) * | 2010-04-30 | 2015-04-27 | (주)테크윙 | 테스트핸들러용 개방장치 |
| KR101499574B1 (ko) * | 2010-06-15 | 2015-03-10 | (주)테크윙 | 모듈아이씨 핸들러 및 모듈아이씨 핸들러에서의 로딩방법 |
| KR102026357B1 (ko) * | 2013-04-17 | 2019-11-04 | (주)테크윙 | 반도체소자 테스트용 핸들러 |
| KR101999623B1 (ko) * | 2013-05-10 | 2019-07-16 | (주)테크윙 | 반도체소자 테스트용 핸들러의 트레이 적재장치 |
| KR102043633B1 (ko) * | 2014-01-21 | 2019-11-13 | (주)테크윙 | 반도체소자 테스트용 핸들러 |
| TWI567409B (zh) * | 2015-01-06 | 2017-01-21 | All Ring Tech Co Ltd | Blanking detection method and device |
| TW201632915A (zh) * | 2015-03-11 | 2016-09-16 | All Ring Tech Co Ltd | 電子元件檢測方法及裝置 |
| TWI551873B (zh) * | 2015-03-13 | 2016-10-01 | Hon Tech Inc | Electronic components operating equipment |
| TW201810483A (zh) * | 2016-08-26 | 2018-03-16 | 美商三角設計公司 | 用於積體電路裝置視覺對準之離線視覺輔助方法及裝置 |
| KR101880950B1 (ko) * | 2016-09-02 | 2018-07-23 | 허경삼 | 트레이 내 반도체 칩을 점검하기 위한 장치, 이를 위한 방법 및 이 방법을 수행하는 응용 프로그램이 기록된 컴퓨터 판독 가능한 기록매체 |
| US11481295B2 (en) * | 2017-02-10 | 2022-10-25 | Optofidelity Oy | Method, an all-in-one tester and computer program product |
| JP2020012748A (ja) | 2018-07-19 | 2020-01-23 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
| CN108828383A (zh) * | 2018-08-13 | 2018-11-16 | 深圳市亚派光电器件有限公司 | 光电元件测试系统及方法 |
| JP7245639B2 (ja) | 2018-12-14 | 2023-03-24 | 株式会社アドバンテスト | センサ試験装置 |
| DE102019004463A1 (de) * | 2019-06-25 | 2020-12-31 | Yamaichi Electronics Deutschland Gmbh | Testkontaktor |
| JP7453891B2 (ja) * | 2020-10-06 | 2024-03-21 | 日本航空電子工業株式会社 | 電気部品検査器具 |
| KR20230030767A (ko) * | 2021-08-26 | 2023-03-07 | (주)테크윙 | 전자부품 테스터용 핸들러 및 전자부품 테스트용 핸들러에서의 전자부품 촬영방법 |
| KR102632531B1 (ko) * | 2023-10-12 | 2024-01-31 | 김성준 | 핸들러 시스템에서 검사대상인 반도체 소자의 온도 변화를 감지하는 서비스 제공 장치, 방법 및 프로그램 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA660104A (en) * | 1963-03-26 | W. Clukey Rodney | Testing and sorting apparatus | |
| US3655041A (en) * | 1970-04-23 | 1972-04-11 | Integrated Mechanical Systems | Electronic component handler and tester |
| US3896935A (en) * | 1973-11-26 | 1975-07-29 | Ramsey Eng Co | Integrated circuit handler |
| US4170290A (en) * | 1977-02-28 | 1979-10-09 | Motorola, Inc. | Lift and feed mechanism for high speed integrated circuit handler |
| JPS6035279A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Ltd | 位置検出装置 |
| DE3340183A1 (de) * | 1983-11-07 | 1985-05-15 | Ekkehard Ing.(Grad.) 8011 Zorneding Ueberreiter | Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin |
| DE3340182A1 (de) * | 1983-11-07 | 1985-05-15 | Hans Heinrich 8000 München Willberg | Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin |
| US4691831A (en) * | 1984-06-25 | 1987-09-08 | Takeda Riken Co., Ltd. | IC test equipment |
| JPS61290373A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Hokkai Semiconductor Ltd | エ−ジング方法及び装置 |
| JPS6221533A (ja) * | 1985-07-22 | 1987-01-29 | 東罐興業株式会社 | 包装箱の製造方法および製造装置 |
| JPS6292645A (ja) * | 1985-10-18 | 1987-04-28 | Iwatsu Electric Co Ltd | 電話機回路 |
| US4776747A (en) * | 1986-01-03 | 1988-10-11 | Motorola Inc. | High speed integrated circuit handler |
| US4869636A (en) * | 1987-06-24 | 1989-09-26 | Reid-Ashman Manufacturing, Inc. | Handler for IC packages |
| US4926118A (en) * | 1988-02-22 | 1990-05-15 | Sym-Tek Systems, Inc. | Test station |
| DE3912589A1 (de) * | 1989-04-17 | 1990-10-25 | Ekkehard Ueberreiter | Einrichtung zum testen von elektronischen bauelementen mit einer ladestation, einer teststation und eine entladestation fuer die bauelemente |
| JPH0339665A (ja) * | 1989-07-05 | 1991-02-20 | Nec Corp | Ｉｃのハンドリング装置 |
| JPH03138956A (ja) * | 1989-10-23 | 1991-06-13 | Nec Corp | ハンドラ |
| JPH03141657A (ja) * | 1989-10-26 | 1991-06-17 | Tokyo Electron Ltd | 検査装置 |
| JP2710703B2 (ja) * | 1991-05-21 | 1998-02-10 | 三菱電機株式会社 | 半導体製品の成形・仕分け収納方法およびその収納装置 |
| US5307011A (en) * | 1991-12-04 | 1994-04-26 | Advantest Corporation | Loader and unloader for test handler |
| US5313156A (en) * | 1991-12-04 | 1994-05-17 | Advantest Corporation | Apparatus for automatic handling |
| JPH05256897A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | Ｉｃテストシステム |
| JPH0658986A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Miyagi Electron:Kk | 半導体試験装置 |
| JP3095542B2 (ja) * | 1992-09-11 | 2000-10-03 | 株式会社東芝 | ポリシラン配向膜の製造方法 |
| US5319353A (en) * | 1992-10-14 | 1994-06-07 | Advantest Corporation | Alarm display system for automatic test handler |
| DE4338445A1 (de) * | 1993-11-10 | 1995-05-11 | Heraeus Voetsch Gmbh | Verfahren und Vorrichtung zum Temperieren und Prüfen von elektronischen, elektromechanischen und mechanischen Baugruppen |
| JPH0815373A (ja) * | 1994-06-30 | 1996-01-19 | Advantest Corp | Ｉｃハンドラ用デバイス搬送装置 |
| TW287235B (ja) * | 1994-06-30 | 1996-10-01 | Zenshin Test Co | |
| KR100206644B1 (ko) * | 1994-09-22 | 1999-07-01 | 오우라 히로시 | 반도체 디바이스의 자동검사장치 및 방법 |
| JP3134738B2 (ja) * | 1995-09-28 | 2001-02-13 | 安藤電気株式会社 | ハンドリングシステム |
-
1996
- 1996-12-04 JP JP32415196A patent/JP3417528B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-03 TW TW086104316A patent/TW365596B/zh not_active IP Right Cessation
- 1997-04-04 SG SG1997001051A patent/SG60052A1/en unknown
- 1997-04-04 KR KR1019970012460A patent/KR100355422B1/ko not_active IP Right Cessation
- 1997-04-04 US US08/832,774 patent/US6111246A/en not_active Expired - Lifetime
- 1997-04-04 DE DE19713986A patent/DE19713986B4/de not_active Expired - Fee Related
- 1997-04-05 CN CN97111661A patent/CN1115721C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19713986B4 (de) | 2005-06-16 |
| CN1115721C (zh) | 2003-07-23 |
| TW365596B (en) | 1999-08-01 |
| US6111246A (en) | 2000-08-29 |
| CN1169028A (zh) | 1997-12-31 |
| JPH09325173A (ja) | 1997-12-16 |
| KR19980063277A (ko) | 1998-10-07 |
| KR100355422B1 (ko) | 2002-11-18 |
| DE19713986A1 (de) | 1997-11-13 |
| SG60052A1 (en) | 1999-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3417528B2 (ja) | Ｉｃ試験装置 | |
| US6066822A (en) | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus | |
| KR100258426B1 (ko) | 반도체 디바이스 시험장치 | |
| US7595631B2 (en) | Wafer level assemble chip multi-site testing solution | |
| KR100287980B1 (ko) | Ic시험장치 | |
| WO1997005495A1 (fr) | Testeur de dispositif a semi-conducteurs | |
| US6677773B2 (en) | Testing device for printed circuit boards | |
| KR100810380B1 (ko) | 집적회로 시험장치 | |
| JP2003066104A (ja) | インサートおよびこれを備えた電子部品ハンドリング装置 | |
| US20080252317A1 (en) | Apparatus for testing system-in-package devices | |
| JP2007024907A (ja) | Ｉｃ試験システム | |
| US20020079468A1 (en) | Autohandler and method for controlling the same | |
| JP2940858B2 (ja) | Ｉｃ試験装置 | |
| KR100295703B1 (ko) | 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템 | |
| KR101187306B1 (ko) | 반송장치 및 전자부품 핸들링 장치 | |
| JPH0566734B2 (ja) | ||
| KR19980071417A (ko) | 반도체 디바이스 시험장치 | |
| US7518356B2 (en) | Apparatus for testing system-in-package devices | |
| JPH1082828A (ja) | 半導体デバイス試験装置 | |
| WO2008032396A1 (fr) | Plateau d'essai et dispositif d'essai de composant électronique ainsi équipé | |
| KR20030057209A (ko) | 반도체 디바이스의 연속 테스트를 위한 테스트 핸들러 | |
| GB2132777A (en) | Testing electric components | |
| JPH02281159A (ja) | 半導体検査装置 | |
| JPH05121532A (ja) | Ｉｃ搭載用トレイおよびハンドラー装置 | |
| JPH02272371A (ja) | 半導体検査装置及び半導体素子のアライメント方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |