JPH02272371A - 半導体検査装置及び半導体素子のアライメント方法 - Google Patents

半導体検査装置及び半導体素子のアライメント方法

Info

Publication number
JPH02272371A
JPH02272371A JP1095561A JP9556189A JPH02272371A JP H02272371 A JPH02272371 A JP H02272371A JP 1095561 A JP1095561 A JP 1095561A JP 9556189 A JP9556189 A JP 9556189A JP H02272371 A JPH02272371 A JP H02272371A
Authority
JP
Japan
Prior art keywords
chip
tray
inspection
alignment
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1095561A
Other languages
English (en)
Other versions
JP2784793B2 (ja
Inventor
Mitsutoshi Hayashi
林 光俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1095561A priority Critical patent/JP2784793B2/ja
Publication of JPH02272371A publication Critical patent/JPH02272371A/ja
Application granted granted Critical
Publication of JP2784793B2 publication Critical patent/JP2784793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体検査装置に関する。
(従来の技術) 従来、パッケージング済みの半導体の電気的諸特性を検
査する工程では、半導体素子のパッケージが多種多用に
わたるため、夫々のパッケージの種類に合わせた専用検
査装置(ICハンドラ)が必要とされていたが、近年の
半導体素子の多品種少量生産化に対応し、測定部のユニ
ット等を交換することで1台で多くの形状の半導体素子
の測定が可能ないわゆるユニバーサルハンドラが開発さ
れている。
このヨウなユニバーサルハンドラへの半導体素子供給形
態として、トレ一方式が知られている。
このトレ一方式のICハンドラは、トレー上に多数例え
ば格子状に素子収容部を設け、この素子収容部内にパッ
ケージ済みの半導体素子例えばQFP、SOP等を収容
し、該トレーから半導体素子を1つずつ取出して、IC
ハンドラのテストヘッドに設けられたプローブ針等の検
査端子に上記トレー上の各半導体素子を順次当接して検
査するように構成されている。
ところで、半導体素子の高集積化に伴い、このパッケー
ジングされた半導体素子の端子も多端子化、端子の狭ピ
ッチ化が進んでおり、このような多端子化、狭ピッチ化
された半導体素子の811定を行う場合には、高精度の
位置合せが必要とされ、また、装置のスルーブツトを向
上させるために、この高精度の位置合せを高速にて行う
必要があるため、高精度の位置合せおよび位置合せの高
速化が可能な半導体検査装置の開発が要望されていた。
(発明が解決しようとする課題) 本発明し、上述した従来の事情を鑑みてなされたもので
、高精度の位置合せが高速で行え、検査精度および装置
スルーブツトの向上が図れる半導体検査装置を提供する
ことを目的とするものである。
[発明の構成] (課題を解決するための手段) 本発明の半導体検査装置は、取出した半導体素子の電極
端子とプローブ針とを当接させて検査を行う半導体検査
装置において、検査対象の半導体素子を収容したトレー
を複数収容したトレーセンター機構と、検査終了済みの
半導体素子を収容するためのトレーを複数収容したレシ
ーバ機構と、前記半導体素子を搭載し3次元および回転
方向に移動自在な検査台と、前記検査台との間で半導体
素子の移載を行う素子移載機構と、前記検査台を移動し
て半導体素子と前記プローブ針とのプリアライメントお
よびファインアライメントを行うアライメント機構とを
具備したことを特徴とするものである。
(作 用) 本発明は、上述した手段により、半導体素子の位置合せ
を高精度かつ高速で行うことが可能となり、検査精度の
向上とともに装置のスループット向上を図ることが可能
となる。
(実施例) 以下、本発明の一実施例について図を参照して説明する
装置本体1は、半導体素子(以下、チップと呼ぶ)2を
多数例えば格子状に配列収容したトレー3をロード・ア
ンロードするためのトレーローダ−系4と、このトレー
3から一つずつ取出されたチップ2を検査台上に搭載し
、該チップ2を検査部へ搬送する検査ステージ系5とか
ら構成されている。また、上記トレーローダ−系4の検
査ステージ県側境界部には、チップ2を一つずつ保持し
てトレーローダ−系4g検査ステージ系5間でのチップ
移載を行うためのチップ移載機構6が具備されている。
本実施例に用いるトレー3は、例えば第2図に示すよう
に、導電性樹脂からなる 260X 220am 。
厚さ 6.5nmの長方形状のトレー本体31の表面に
チップ2を収容する収容凹部32を5行6列の格子状に
形成し、該収容凹部32にチップ2を収容するように構
成されている。また、トレー本体31の4隅から 2行
2列の凹部は、後述するトレー搬送機構の保持部により
トレー2を保持するための保持板33を形成している。
また、トレー本体31の4隅の一角には、トレー2の方
向性を規定するだめの面取り部34が形成されている。
ところで、上記トレーローダ−系4には、トレ3を多数
棚積み積層した昇降自在のセンダー機構7、空トレーを
一時保管するためのトレーバッファ機構8、検査の終了
したチップ2を収容したトレー3を多数棚積み積層した
昇降自在のレシーバ機構9が夫々上記チップ移載機構6
に沿って並設されている。以下これらセンダー機構7、
トレーバッファ機構8、レシーバ機構9の並設方向をY
方向とし、これに直交する方向をX方向とする。
チップ移載機構6の構成は、トレーローダ−系4と検査
ステージ系5の境界に配置した基台10を中心にしてチ
ップ移載のだめの各種機構を展開した構成となっており
、基台10のトレーローダ系4の側面には、センダー機
構7、トレーバッファ機構8、レシーバ機構9の上方に
沿ってY−Z方向に移動自在なトレー移載機構11が配
設されている。このトレー移載機構11の保持部11a
により上述第2図に示したトレー3の保持板33が吸着
保持される。
また、基台10のセンダー機構7側端部に直交して、セ
ンダー機構7の最上段に棚積みされたトレー3から一つ
ずつチップ2を保持して検査ステージ系5へと搬送する
チップ搬入機構12が設けられており、−刃基台10の
レシーバ機構9側端部に直交して、検査ステージ系5で
検査の終了したチップ2を保持してレシーバ機構9の最
上段に側積みされたトレー3上へと搬送するチップ搬出
機構13が設けられている。
これらチップ搬入機構12およびチップ搬出機構13は
、夫々、Y方向へ突出した搬送腕14をX−Z方向に移
動させるための例えばLMガイドとボールスクリュー等
から組合されるX−Zステジ15と、搬送腕14の側面
にY方向に対して移動自在に設けられチップ2を保持例
えば吸着保持するための保持部16とから構成されてい
る。
基台10の検査ステージ系5側側面には、チップ2を保
持例えば吸着保持するための保持部17a、17bを所
定の間隔をおいて一対設け、一方の保持部17aで上記
チップ搬入機構12により検査ステージ系5へと搬送さ
れたチップ2を検査ステージ系5の検査台18上へと移
載すると同時に、他方の保持部17bで検査台18上の
検査終了済みのチップ2を上記チップ搬出機構13への
受渡し部へと移載するダブル移載機構17がY−Z方向
に移動自在に配設されている。
また、検査ステージ系5は、チップ2を載置する検査台
18と、この検査台18を搭載し該検査台18をX−Y
−Z−θ方向に移動させる検査台ステージ19と、検査
台18の移動軌道上に配設され検査台18上のチップ2
の画像を撮像し、最終の位置合せ(以下、ファインアラ
イメントと呼ぶ)時における位置合せ情報を検査台ステ
ージ19の駆動制御機構へと提供するファインアライメ
ント機構20とから構成されている。
このような構成の半導体検査装置の動作について以下に
説明する。
まず、チップ搬入機構12のX−Yステージを駆動して
、搬送腕14をトレー3上の所定のチップ列上へ搬送さ
せた後、搬送腕14のチップ保持部16をY方向に移動
させて検査を行うチップ上に移動し、搬送腕14を下降
させてチップ2を保持部16にて保持例えば吸着保持す
る。
この後、チップ搬入機構12を駆動して吸着保持したチ
ップ2を検査ステージ系5側の粗位置合せ(以下、プリ
アライメントと呼ぶ)用載置台21上へと搬送し、該プ
リアライメント用載置台21上に移載する。
このプリアライメント用載置台21上方には、この載置
台21上のチップ2の画像を撮像して正規の基準位置情
報とのずれ量を検出するプリアライメント用画像認識機
構22が設けられている。
プリアライメント用画像認識機構22における位置情報
の検出方式としては、例えばチップ2のモールド部にお
ける所定の部位の面積を撮像し、その撮像部における基
準位置例えば重心をall定し、該測定した重心情報と
予め定められている正規の重心の基準位置情報とを比較
してそのずれ量情報を求める方式等が好適である。
こうして、プリアライメント用の位置情報を811定し
た後、ダブル移載機構17の一方のチップ保持部17a
にてプリアライメント用載置台21上のチップ2を保持
し、検査ステージ系5の検査台18上へと搬送移載する
とともに、ダブル移載機構17の他方のチップ保持部1
7bにて検査台18上の検査終了済みチップ2を上記チ
ップ搬出機構13への受渡し部である受渡し載置台23
上へと搬送移載する。
このプリアライメント用載置台21から検査台18への
チップ移載動作の際には、検査台18は予め所定の受渡
し位置例えば基台10の検査ステージ系5側側面の略中
央部にて待機しているが、上記プリアライメント用画像
認識機構22によりチップ2の位置ずれが検出された場
合には、この位置ずれ情報に基づいて、チップ2が検査
台18の予め定められた基皇位置上に載置されるように
検査ステージ系5は位置ずれ分秒動補正した状態で待機
する。こうして、チップ2は、常に、チップ2のプリア
ライメントされた検査台18の定められた位置上に搭載
される。
チップ2を搭載した検査台18は、テストヘッド24等
を配設した検査部25へ移動する途中、ファインアライ
メント機構20下方で一旦停止し、ここでチップ2のフ
ァインアライメント動作が行われる。
本実施例のファインアライメント機構20は、画像認識
機構により行われるように構成されており、その位置合
せ方式としては、例えばチップ2の直交する2辺のリー
ド列の一部を撮像し、この撮像した情報から撮像部の重
心位置を算出し、該算出した重心位置情報と、予め定め
られている基準の重心位置情報とを比較して位置ずれ量
を求め、該位置ずれ量の情報に基づいてチップ2が正規
の位置となるように検査台18を移動させる方式等が好
適である。
こうしてチップ2のファインアライメントを終了した後
、検査台18をテストヘッド24下方の予め定められた
位置へ移動させ、次に検査台18を上昇させてチップ2
のリード列をテストヘッド24下面に設けられた図示を
省略したプローブ針列に当接させ検査を行う。
検査終了後は、検査台18を再び移載位置まで移動させ
て、ここで、ダブル移載機構17の一方のチップ保持部
17bにて検査台18上の検査終了済みチップ2を保持
しチップ受渡し載置台23上へと搬送移載するとともに
、ダブル移載機構17の他方のチップ保持部17aにて
プリアライメント用載置台21上の次検査用チ・ツブ2
を保持し、検査台18上へと搬送移載する。
検査終了済みチップ2をチップ受渡し載置台23上へ移
載した後、チップ搬出機構13の搬送腕14に設けられ
たチップ保持部16にてチ・ツブ2を保持例えば吸着保
持し、この搬送腕14をレシーバ機構9のトレー3上へ
と移動させ、トレー3上の所定の位置に該チップ2を搭
載する。このとき、検査により不良と判定されたチップ
2は、搬送腕14の移動軌道の下方に配置された不良品
収容箱26に落される。
上述した一連の動作を繰返すことにより、センダー機構
7のトレー3に収容されたチップ2が順次検査されてレ
シーバ機構9のトレー3上へと収容される。
そして、センダー機構7のトレー3上のチップ2が全て
検査終了し、レシーバ機構9のトレー2がチップ2を満
載した状態となると、トレー移載機構11がそのトレー
保持部11aによりセンダー機構7の空トレー3aを保
持例えば吸着保持してレシーバ機構9のチップ2を満載
したトレー3上へ搬送しこれを搭載する。この後、セン
ダー機構7は、次検査用のトレーが上記空トレー3aの
あった位置と同様の位置になるように該次検査用トレー
を上昇させ、一方、レシーバ機構9は、搭載された空ト
レー3aが上記チップ2を満載したトレー3と同様な位
置となるように該空トレー3aを下降させる。
また、不良チップが発生した場合には、レシーバ機構9
のトレー3がチップ満載状態となる前にセンダー機構7
のトレー3が空トレーとなり、次検査用トレーをセツテ
ィングすることが不可能となるが、このような場合には
、センダー機構7とレシーバ機構9間に配設されたトレ
ーバ・ソファ機構8上にて空トレ〜3aを一時待機させ
る。そして、レシーバ機構9のトレー2がチ・ノブ満載
状態となった際に、上記動作と同様にしてトレーバッフ
ァ機構8に待機した空トレー3aをレシーバ機構9へ搭
載することにより、センダー機構7の次検査トレーが空
トレー3aによりセツティング不可能となる状態が防止
でき、連続的な処理が可能となる。
このように、本実施例の半導体検査装置によれば、プリ
アライメントおよびファインアライメントを検査台18
上で直接行うことが可能であるため、従来行われている
ようなプリアライメントを独立したアライメント機構に
より行った後検査台に移載する間接的な方式と異なり、
プリアライメント後の検査台移載時における位置ずれの
発生がなく高精度の位置合せが可能となる。
また検査台18上で全ての位置合せを行う位置合せ機構
を用いたことにより位置合せ速度が向上し、また検査終
了済みチップと次検査チップとを同時搬送するチップ移
載機構により搬送効率が向上し、これらの作用により装
置スループットの向上を図ることが可能である。
さらに、従来のような独立したプリアライメント機構が
不要となることから、装置が簡素化し、低コスト化を図
ることもできる。
[発明の効果] 以上説明したように、本発明の半導体検査装置によれば
、半導体素子の位置合せを高精度かつ高速で行うことが
可能となり、検査精度の向上とともに装置のスルーブツ
ト向上を図ることが可能となる。また、位置合せ機構の
簡素化により装置の低コスト化を図ることもできる。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体検査装置の構成
を示す平面図、第2図は第1図の実施例に用いるトレー
の一例を示す平面図である。 1・・・・・・装置本体、2・・・・・・チップ、3・
・・・・・トレー4・・・・・・トレーローダ−系、5
・・・・・・検査ステージ系、6・・・・・・チップ移
載機構、7・・・・・・センダー機構、8・・・・・・
バッファ機構、9・・・・・・レシーバ機構、10・・
・・・・基台、11・・・・・・トレー搬送機構、12
・・・・・・チップ搬入機構、13・・・・・・チップ
搬送機構、14・・・・・・搬送腕、17・・・・・・
ダブル移裁機構、18・・・・・・検査台、19・・・
・・・x−y−z−θテーブル、20・・・・・・ファ
インアライメント機構、22・・・・・・プリアライメ
ント用画像認識機構、24・・・・・・テストヘッド、
25・・・・・・検査部。

Claims (1)

  1. 【特許請求の範囲】 取出した半導体素子の電極端子とプローブ針とを当接さ
    せて検査を行う半導体検査装置において、検査対象の半
    導体素子を収容したトレーを複数収容したトレーセンタ
    ー機構と、 検査終了済みの半導体素子を収容するためのトレーを複
    数収容したレシーバ機構と、 前記半導体素子を搭載し3次元および回転方向に移動自
    在な検査台と、 前記検査台との間で半導体素子の移載を行う素子移載機
    構と、 前記検査台を移動して半導体素子と前記プローブ針との
    プリアライメントおよびファインアライメントを行うア
    ライメント機構とを具備したことを特徴とする半導体検
    査装置。
JP1095561A 1989-04-13 1989-04-13 半導体検査装置及び半導体素子のアライメント方法 Expired - Fee Related JP2784793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1095561A JP2784793B2 (ja) 1989-04-13 1989-04-13 半導体検査装置及び半導体素子のアライメント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1095561A JP2784793B2 (ja) 1989-04-13 1989-04-13 半導体検査装置及び半導体素子のアライメント方法

Publications (2)

Publication Number Publication Date
JPH02272371A true JPH02272371A (ja) 1990-11-07
JP2784793B2 JP2784793B2 (ja) 1998-08-06

Family

ID=14141003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1095561A Expired - Fee Related JP2784793B2 (ja) 1989-04-13 1989-04-13 半導体検査装置及び半導体素子のアライメント方法

Country Status (1)

Country Link
JP (1) JP2784793B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235638A (ja) * 1985-08-09 1987-02-16 Nippon Kogaku Kk <Nikon> ウエハ自動位置合わせ装置
JPS63215974A (ja) * 1987-03-04 1988-09-08 Nec Corp ハンドリング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235638A (ja) * 1985-08-09 1987-02-16 Nippon Kogaku Kk <Nikon> ウエハ自動位置合わせ装置
JPS63215974A (ja) * 1987-03-04 1988-09-08 Nec Corp ハンドリング装置

Also Published As

Publication number Publication date
JP2784793B2 (ja) 1998-08-06

Similar Documents

Publication Publication Date Title
KR100815490B1 (ko) 전자부품 시험장치
US6900459B2 (en) Apparatus for automatically positioning electronic dice within component packages
JP3951436B2 (ja) Ic試験装置
WO2019080342A1 (zh) 一种电子器件检测装置
KR102479608B1 (ko) 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치
US5894217A (en) Test handler having turn table
US6404212B1 (en) Testing of BGA and other CSP packages using probing techniques
US5151651A (en) Apparatus for testing IC elements
US5619145A (en) Probe apparatus and method for inspecting object using the probe apparatus
JP4222442B2 (ja) 電子部品試験装置用インサート
JPH08248095A (ja) 検査装置
JPH04330753A (ja) 半導体検査装置及び半導体検査方法
JPH05136219A (ja) 検査装置
JPH04115544A (ja) 半導体試験装置とその試験方法
JP2784793B2 (ja) 半導体検査装置及び半導体素子のアライメント方法
JPH04312939A (ja) プローブ装置
JPH02281101A (ja) 半導体検査装置
JP2652711B2 (ja) 半導体検査装置及び検査方法
JPH0682743B2 (ja) ウエハ処理装置
JPH02278166A (ja) 半導体検査装置
JP2750448B2 (ja) 半導体検査装置
JP3080845B2 (ja) 検査装置及びその方法
JPH02278169A (ja) 半導体検査装置
JP2741043B2 (ja) 半導体素子の選別方法
JPH0329335A (ja) 半導体チッププローバ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees