JPH02278166A - 半導体検査装置 - Google Patents
半導体検査装置Info
- Publication number
- JPH02278166A JPH02278166A JP1099815A JP9981589A JPH02278166A JP H02278166 A JPH02278166 A JP H02278166A JP 1099815 A JP1099815 A JP 1099815A JP 9981589 A JP9981589 A JP 9981589A JP H02278166 A JPH02278166 A JP H02278166A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- tray
- chip
- semiconductor
- inspection stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000007689 inspection Methods 0.000 claims abstract description 93
- 230000007246 mechanism Effects 0.000 claims abstract description 78
- 238000012546 transfer Methods 0.000 claims abstract description 35
- 230000032258 transport Effects 0.000 description 14
- 238000012360 testing method Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 6
- 230000005484 gravity Effects 0.000 description 5
- 230000007723 transport mechanism Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001007 puffing effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
C発明の目的]
(産業上の利用分野)
本発明は半導体検査装置に係り、とくにパッケージング
された半導体素子の検査装置に関する。
された半導体素子の検査装置に関する。
(従来の技術)
従来、パッケージング済みの半導体の電気的諸特性を検
査する工程では、半導体素子のパッケージが多種多用に
わたるため、夫々のパッケージの種類に合わせた専用検
査装置(ICハンドラ)が必要とされていたが、近年の
半導体素子の多品種少量生産化に対応し、ΔIll定部
のユニット等を交換することで1台で多くの形状の半導
体素子の測定が可能ないわゆるユニバーサルハンドラが
開発されている。
査する工程では、半導体素子のパッケージが多種多用に
わたるため、夫々のパッケージの種類に合わせた専用検
査装置(ICハンドラ)が必要とされていたが、近年の
半導体素子の多品種少量生産化に対応し、ΔIll定部
のユニット等を交換することで1台で多くの形状の半導
体素子の測定が可能ないわゆるユニバーサルハンドラが
開発されている。
このようなユニバーサルハンドラへの半導体素子供給の
形態として、トレ一方式が知られている。
形態として、トレ一方式が知られている。
このトレ一方式のICハンドラは、トレー上に多数の例
えば格子状に素子収容部を設け、この素子収容部内にパ
ッケージ済みの半導体素子例えばQFP、SOP等を収
容し、該トレーから半導体素子を1つずつ取出して、I
cハンドラのテストヘッドに設けられたプローブ針等の
検査端子に上記のトレー上の各半導体素子を順次当接し
て検査するように構成されている。
えば格子状に素子収容部を設け、この素子収容部内にパ
ッケージ済みの半導体素子例えばQFP、SOP等を収
容し、該トレーから半導体素子を1つずつ取出して、I
cハンドラのテストヘッドに設けられたプローブ針等の
検査端子に上記のトレー上の各半導体素子を順次当接し
て検査するように構成されている。
ところで、半導体素子の高集積化に伴い、このパッケー
ジジグされた半導体素子の端子も多端子化、端子の狭ピ
ッチ化が進んでおり、このような多端子化、狭ピッチ化
された半導体素子の測定を行う場合には、高精度の位置
合せが必要とされ、また、装置のスループットを向上さ
せるために、この高精度の位置合せを高速にて行う必要
があるため、高精度の位置合せおよび位置合せの高速化
が可能な半導体検査装置の開発が要望されていた。
ジジグされた半導体素子の端子も多端子化、端子の狭ピ
ッチ化が進んでおり、このような多端子化、狭ピッチ化
された半導体素子の測定を行う場合には、高精度の位置
合せが必要とされ、また、装置のスループットを向上さ
せるために、この高精度の位置合せを高速にて行う必要
があるため、高精度の位置合せおよび位置合せの高速化
が可能な半導体検査装置の開発が要望されていた。
(発明が解決しようとする課題)
このように、上述した従来の半導体検査装置では、高精
度の位置合せおよび位置合せの高速化を図るとともに、
装置のスループットの向上が望まれている。
度の位置合せおよび位置合せの高速化を図るとともに、
装置のスループットの向上が望まれている。
本発明は、このような事情に対処して成されたもので、
装置のスルーブツトの向上を図ることができる半導体検
査装置を提供することを目的とする。
装置のスルーブツトの向上を図ることができる半導体検
査装置を提供することを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明の半導体検査装置は、上記目的を達成するために
、トレー内から半導体素子をロードしまたは空トレー内
へ半導体素子をアンロードするトレーローダ系と、この
トレーローダ系によってロードされた半導体素子を搭載
し位置決めするX方向、Y方向、Z方向、回転可能な検
査ステージと、トレーローダ系および検査ステージ間で
ロードまたはアンロードされた半導体素子を移載搬送す
る半導体索子移載機構とを具備した半導体検査装置にお
いて、半導体素子移載機構に沿って検査ステージを複数
並設したものである。
、トレー内から半導体素子をロードしまたは空トレー内
へ半導体素子をアンロードするトレーローダ系と、この
トレーローダ系によってロードされた半導体素子を搭載
し位置決めするX方向、Y方向、Z方向、回転可能な検
査ステージと、トレーローダ系および検査ステージ間で
ロードまたはアンロードされた半導体素子を移載搬送す
る半導体索子移載機構とを具備した半導体検査装置にお
いて、半導体素子移載機構に沿って検査ステージを複数
並設したものである。
(作 用)
本発明の半導体検査装置では、検査ステージが半導体素
子移載機構に沿って複数並設されているので、−の検査
ステージにて半導体素子の電気的諸特性の検査が行われ
ている最中に、他の検査ステージにて半導体素子の電気
的諸特性の検査を行うことができる。またトレーローダ
系が各検査ステージによって共有されるようになされて
いるので、構成の簡素化が可能である。
子移載機構に沿って複数並設されているので、−の検査
ステージにて半導体素子の電気的諸特性の検査が行われ
ている最中に、他の検査ステージにて半導体素子の電気
的諸特性の検査を行うことができる。またトレーローダ
系が各検査ステージによって共有されるようになされて
いるので、構成の簡素化が可能である。
(実施例)
以下、本発明の一実施例について図を参照して説明する
。
。
装置本体1は、半導体素子(以下、チップと呼ぶ)2を
多数例えば格子状に配列収容したトレー3をロードまた
はアンロードするためのトレーローダ−系4と、このト
レー3から一つずつ取出されたチップ2を検査台上に搭
載し、該チップ2を検査部へ搬送する検査ステージ系5
から構成されている。また、上記トレーローダ−系4の
検査ステージ県側境界部には、チップ2を一つずつ保持
してトレーローダ−系4#検査ステージ系5間のチップ
移載を行うためのチップ移載機溝6が具備されている。
多数例えば格子状に配列収容したトレー3をロードまた
はアンロードするためのトレーローダ−系4と、このト
レー3から一つずつ取出されたチップ2を検査台上に搭
載し、該チップ2を検査部へ搬送する検査ステージ系5
から構成されている。また、上記トレーローダ−系4の
検査ステージ県側境界部には、チップ2を一つずつ保持
してトレーローダ−系4#検査ステージ系5間のチップ
移載を行うためのチップ移載機溝6が具備されている。
本実施例に用いるトレー3は、例えば第2図に示すよう
に、寸法が260X 220+n+n 、厚さが8.5
1!ffiの導電性樹脂からなるトレー本体31の表面
にチップ2を収容する収容四部32を5行G列の格子状
に形成し、該収容凹部32にチップ2を収容するように
構成されている。また、トレー本体31の4隅から 2
行2列の四部は、後述するトレー搬送機構の保持部によ
りトレー2を保持するための保持板33を形成している
。また、トレー本体31の4隅の一角には、トレー2の
方向性を規定するための面取り部34が形成されている
。
に、寸法が260X 220+n+n 、厚さが8.5
1!ffiの導電性樹脂からなるトレー本体31の表面
にチップ2を収容する収容四部32を5行G列の格子状
に形成し、該収容凹部32にチップ2を収容するように
構成されている。また、トレー本体31の4隅から 2
行2列の四部は、後述するトレー搬送機構の保持部によ
りトレー2を保持するための保持板33を形成している
。また、トレー本体31の4隅の一角には、トレー2の
方向性を規定するための面取り部34が形成されている
。
ところで、上記トレーローダ−系4には、トレー3を多
数棚積み積層した昇降自在のセンダー機構7、空トレー
を一時保管するためのトレーバッファ機構8、検査の終
了したチップ2を収容したトレー3を多数棚積み積層し
た昇降自在のレシーバ機構9が夫々上記チップ移載機構
6に沿って並設されている。以下これらセンダー機構7
、トレーバッファ機構8、レシーバ機構9の並設方向を
Y方向とし、これに直交する方向をX方向とする。
数棚積み積層した昇降自在のセンダー機構7、空トレー
を一時保管するためのトレーバッファ機構8、検査の終
了したチップ2を収容したトレー3を多数棚積み積層し
た昇降自在のレシーバ機構9が夫々上記チップ移載機構
6に沿って並設されている。以下これらセンダー機構7
、トレーバッファ機構8、レシーバ機構9の並設方向を
Y方向とし、これに直交する方向をX方向とする。
チップ移載機構6の構成は、トレーローダ−系4と検査
ステージ系5の境界に配置した基台10を中心にしてチ
ップ移載のための各種機構を展開した構成となっており
、基台10のトレーローダ−系4側側面には、センダー
機構7、トレーバッファ機構8、レシーバ機構9の上方
に沿ってY−Z方向に移動自在なトレー移載機構11が
配設されている。このトレー移載機構11の保持部11
aにより第2図に示したトレー2の保持板33が吸着保
持される。
ステージ系5の境界に配置した基台10を中心にしてチ
ップ移載のための各種機構を展開した構成となっており
、基台10のトレーローダ−系4側側面には、センダー
機構7、トレーバッファ機構8、レシーバ機構9の上方
に沿ってY−Z方向に移動自在なトレー移載機構11が
配設されている。このトレー移載機構11の保持部11
aにより第2図に示したトレー2の保持板33が吸着保
持される。
また、基台10のセンダー機構7側端部に直交して、セ
ンダー機構7の最上段に棚積みされたトレー3から一つ
ずつチップ2を保持して検査ステージ系5へと搬送する
チップ搬入機構12が設けられており、−刃基台10の
レシーノ1機構9側端部に直交して、検査ステージ系5
で検査の終了したチップ2を保持してレシーバ機構9の
最上段に棚積みされたトレー3上へと搬送するチ・ツブ
搬出機構13が設けられている。
ンダー機構7の最上段に棚積みされたトレー3から一つ
ずつチップ2を保持して検査ステージ系5へと搬送する
チップ搬入機構12が設けられており、−刃基台10の
レシーノ1機構9側端部に直交して、検査ステージ系5
で検査の終了したチップ2を保持してレシーバ機構9の
最上段に棚積みされたトレー3上へと搬送するチ・ツブ
搬出機構13が設けられている。
これらチップ搬入機構12およびチ・ノブ搬出機構13
は、夫々、Y方向へ突出した搬送腕14をX−Z方向に
移動させるための例えばLMガイドとボールスクリュー
等から組合されるX−Zステージ15と、搬送腕14の
側面にY方向に対して移動自在に設けられチップ2を保
持例えば吸着保持するための保持部16とから構成され
ている。
は、夫々、Y方向へ突出した搬送腕14をX−Z方向に
移動させるための例えばLMガイドとボールスクリュー
等から組合されるX−Zステージ15と、搬送腕14の
側面にY方向に対して移動自在に設けられチップ2を保
持例えば吸着保持するための保持部16とから構成され
ている。
基台10の検査ステージ系5側側面には、チップ2を保
持例えば吸着保持するための保持部17a、17bを所
定の間隔をおいて一対設け、一方の保持部17aで上記
チップ搬入機構12により検査ステージ系5へと搬送さ
れたチップ2を検査ステージ系5の検査台18上へと移
載すると同時に、他方の保持部17bで検査台18上の
検査終了済みのチップ2を上記チップ搬出機構13への
受渡し部へと移載するダブル移載機構17がY−Z方向
に移動自在に配設されている。
持例えば吸着保持するための保持部17a、17bを所
定の間隔をおいて一対設け、一方の保持部17aで上記
チップ搬入機構12により検査ステージ系5へと搬送さ
れたチップ2を検査ステージ系5の検査台18上へと移
載すると同時に、他方の保持部17bで検査台18上の
検査終了済みのチップ2を上記チップ搬出機構13への
受渡し部へと移載するダブル移載機構17がY−Z方向
に移動自在に配設されている。
また、検査ステージ系5は、チップ移載機構6の基台1
0に沿って複数並設されている。そして各検査ステージ
系5は、チップ2を載置する検査台18と、この検査台
18を搭載し該検査台18をx−y−z−θ方向に移動
させる検査台ステージ19と、検査台18の移動軌道上
に配設され検査台18上のチップ2の画像を撮像し、最
終の位置合せ(以下、ファインアライメントと呼ぶ)時
における位置合せ情報を検査台ステージ19の駆動制御
機構へと提供するファインアライメント機構20とから
構成されている。
0に沿って複数並設されている。そして各検査ステージ
系5は、チップ2を載置する検査台18と、この検査台
18を搭載し該検査台18をx−y−z−θ方向に移動
させる検査台ステージ19と、検査台18の移動軌道上
に配設され検査台18上のチップ2の画像を撮像し、最
終の位置合せ(以下、ファインアライメントと呼ぶ)時
における位置合せ情報を検査台ステージ19の駆動制御
機構へと提供するファインアライメント機構20とから
構成されている。
このような構成の半導体検査装置の動作について以下に
説明する。
説明する。
まず、チップ搬入機構12のX−Yステージを駆動して
、搬送腕14をトレー3上の所定のチップ列上へ搬送さ
せた後、搬送腕14のチップ保持部16をY方向に移動
させて検査を行うチップ上に移動し、搬送腕14を下降
させてチップ2を保持部16にて保持例えば吸着保持す
る。
、搬送腕14をトレー3上の所定のチップ列上へ搬送さ
せた後、搬送腕14のチップ保持部16をY方向に移動
させて検査を行うチップ上に移動し、搬送腕14を下降
させてチップ2を保持部16にて保持例えば吸着保持す
る。
この後、チップ搬入機構12を駆動して吸着保持したチ
ップ2を検査ステージ系5側の粗位置合せ(以下、プリ
アライメントと呼ぶ)用載置台21上へと搬送し、該プ
リアライメント用載置台21上に移載する。
ップ2を検査ステージ系5側の粗位置合せ(以下、プリ
アライメントと呼ぶ)用載置台21上へと搬送し、該プ
リアライメント用載置台21上に移載する。
このプリアライメント用載置台21上には、裁置台21
上のチップ2の画像を撮像して正規の基■位置情報との
すれ量を検出するプリアライメント用画像認識機構22
が設けられている。
上のチップ2の画像を撮像して正規の基■位置情報との
すれ量を検出するプリアライメント用画像認識機構22
が設けられている。
プリアライメント用画像認識機構22における位置情報
の検出方式としては、例えばチップ2のモールド部にお
ける所定の部位の面積を撮像し、その撮像部における基
準位置例えば重心をaI11定し、該測定した基準位置
情報と予め定められている正規の重心の基準位置情報と
を比較してそのずれ量情報を求める方式等が好適である
。
の検出方式としては、例えばチップ2のモールド部にお
ける所定の部位の面積を撮像し、その撮像部における基
準位置例えば重心をaI11定し、該測定した基準位置
情報と予め定められている正規の重心の基準位置情報と
を比較してそのずれ量情報を求める方式等が好適である
。
こうして、プリアライメント用の位置情報を測定した後
、ダブル移載機構17の一方のチップ保持部17aにて
プリアライメント用載置台21上のチップ2を保持し、
検査ステージ系5の検査部25aの検査台18上へと搬
送移載するとともに、ダブル移載機構17の他方のチッ
プ保持部17bにて検査台18上の検査終了済みチップ
2を上記チップ搬出機構13への受渡し部である受渡し
載置台23上へと搬送移載する。
、ダブル移載機構17の一方のチップ保持部17aにて
プリアライメント用載置台21上のチップ2を保持し、
検査ステージ系5の検査部25aの検査台18上へと搬
送移載するとともに、ダブル移載機構17の他方のチッ
プ保持部17bにて検査台18上の検査終了済みチップ
2を上記チップ搬出機構13への受渡し部である受渡し
載置台23上へと搬送移載する。
続いて、チップ搬入機構12のチップ保持部16が次の
検査すべきチップ2を吸着保持してプリアライメント用
載置台21へ移載すると、上記同様にダブル移載機構1
7の一方のチップ保持部17aがそのチップ2を検査部
25bの検査台18上へ搬送移載するとともに、その他
方のチップ保持部17bが検査部25bの検査済みのチ
ップ2をチップ受渡し載置台23へ搬送移載する。
検査すべきチップ2を吸着保持してプリアライメント用
載置台21へ移載すると、上記同様にダブル移載機構1
7の一方のチップ保持部17aがそのチップ2を検査部
25bの検査台18上へ搬送移載するとともに、その他
方のチップ保持部17bが検査部25bの検査済みのチ
ップ2をチップ受渡し載置台23へ搬送移載する。
ここで、プリアライメント用裁置台21から検査台18
へのチップ移載動作の際には、各検査台18は予め所定
の受渡し位置例えば基台10の検査ステージ系5側側面
の略中央部にて待機しているが、上記プリアライメント
用画像認識機構22によりチップ2の位置ずれが検出さ
れた場合には、この位置ずれ情報に基づいて、チップ2
が各検査台18の予め定められた基準位置上に載置され
るように位置ずれ分秒動補正した状態で待機する。
へのチップ移載動作の際には、各検査台18は予め所定
の受渡し位置例えば基台10の検査ステージ系5側側面
の略中央部にて待機しているが、上記プリアライメント
用画像認識機構22によりチップ2の位置ずれが検出さ
れた場合には、この位置ずれ情報に基づいて、チップ2
が各検査台18の予め定められた基準位置上に載置され
るように位置ずれ分秒動補正した状態で待機する。
こうして、チップ2は、常に、各検査台18の定められ
た位置上に搭載される。
た位置上に搭載される。
チップ2を搭載した各検査台18は、テストヘッド24
等を配設した各検査部25a、25b。
等を配設した各検査部25a、25b。
・・・へ移動する途中、各ファインアライメント機構2
0下方で一旦停止し、ここでチップ2のファインアライ
メント動作が行われる。
0下方で一旦停止し、ここでチップ2のファインアライ
メント動作が行われる。
本実施例の各ファインアライメント機構20は、画像認
工機構により行われるように構成されており、その位置
合せ方式としては、例えばチップ2の直交する2辺のリ
ード列の一部を撮像し、この撮像した情報から撮像部の
重心位置を算出し、該算出した重心位置情報と、予め定
められている基準の重心位置情報とを比較して位置ずれ
量を求め、該位置ずれ量の情報に基づいてチップ2が正
規の位置となるように検査台18を移動させる方式等が
好適である。
工機構により行われるように構成されており、その位置
合せ方式としては、例えばチップ2の直交する2辺のリ
ード列の一部を撮像し、この撮像した情報から撮像部の
重心位置を算出し、該算出した重心位置情報と、予め定
められている基準の重心位置情報とを比較して位置ずれ
量を求め、該位置ずれ量の情報に基づいてチップ2が正
規の位置となるように検査台18を移動させる方式等が
好適である。
こうしてチップ2のファインアライメントを終了した後
、検査台18をテストヘッド24の下方へと移動させ、
検査台18を上昇させてチップ2のリード列をテストヘ
ッド24下面に設けられた図示を省略したプローブ針に
当接させ検査を行う。
、検査台18をテストヘッド24の下方へと移動させ、
検査台18を上昇させてチップ2のリード列をテストヘ
ッド24下面に設けられた図示を省略したプローブ針に
当接させ検査を行う。
検査終了後は、例えば検査部25aでは、検査台18を
再び移載位置まで移動させて、ここで、ダブル移載機構
17の一方のチップ保持部17bにて検査台18上の検
査終了済みチップ2を保持しチップ受渡し載置台23上
へと搬送移載するとともに、ダブル移載機構17の他方
のチップ保持部17aにてプリアライメント用!a置台
21上の次検査用のチップ2を保持し、検査部25bの
検査台18上へと搬送移載する。このとき、チップ保持
部17bが検査終了済みチップ2を保持すべく待機する
。
再び移載位置まで移動させて、ここで、ダブル移載機構
17の一方のチップ保持部17bにて検査台18上の検
査終了済みチップ2を保持しチップ受渡し載置台23上
へと搬送移載するとともに、ダブル移載機構17の他方
のチップ保持部17aにてプリアライメント用!a置台
21上の次検査用のチップ2を保持し、検査部25bの
検査台18上へと搬送移載する。このとき、チップ保持
部17bが検査終了済みチップ2を保持すべく待機する
。
検査終了済みチップ2をチップ受渡し載置台23上へ移
載した後、チップ搬出機fM 13の搬送腕14に設け
られたチップ保持部15にてチップ2を保持例えば吸着
保持し、この搬送腕14をレシーバ機構9のトレー3上
へと移動させ、トレー3上の所定の位置に該チップ2を
搭載する。このとき、検査により不良と判定されたチッ
プ2は、搬送腕14の移動軌道の下方に配置された不良
品収容箱26に落される。
載した後、チップ搬出機fM 13の搬送腕14に設け
られたチップ保持部15にてチップ2を保持例えば吸着
保持し、この搬送腕14をレシーバ機構9のトレー3上
へと移動させ、トレー3上の所定の位置に該チップ2を
搭載する。このとき、検査により不良と判定されたチッ
プ2は、搬送腕14の移動軌道の下方に配置された不良
品収容箱26に落される。
上述した一連の動作を各検査部25a、25b。
・・・にて繰返すことにより、センダー機構7のトレー
3に収容されたチップ2が順次検査されてレシーバ機構
9のトレー3上へと収容される。
3に収容されたチップ2が順次検査されてレシーバ機構
9のトレー3上へと収容される。
そして、センダー機構7のトレー3上のチップ2が全て
検査終了し、レシーバ機構9のトレー2がチップ2を満
載した状態となると、トレー移載機構11がそのトレー
保持部11aによりセンダー機構7の空トレー3aを保
持例えば吸着保持してレシーバ機構9のチップ2を満載
したトレー3上へ搬送しこれを搭載する。この後、セン
ダー機構7は、次検査用のトレーが上記空トレー3aの
あった位置と同様の位置になるように該次検査用トレー
を上昇させ、一方、レシーバ機構9は、搭載された空ト
レー3aか上記チップ2を満載したトレー3と同様な位
置となるように該空トレー3aを下降させる。
検査終了し、レシーバ機構9のトレー2がチップ2を満
載した状態となると、トレー移載機構11がそのトレー
保持部11aによりセンダー機構7の空トレー3aを保
持例えば吸着保持してレシーバ機構9のチップ2を満載
したトレー3上へ搬送しこれを搭載する。この後、セン
ダー機構7は、次検査用のトレーが上記空トレー3aの
あった位置と同様の位置になるように該次検査用トレー
を上昇させ、一方、レシーバ機構9は、搭載された空ト
レー3aか上記チップ2を満載したトレー3と同様な位
置となるように該空トレー3aを下降させる。
また、不良チップが発生した場合には、レンバ機横9の
トレー3がチップ満載状態となる前にセンダー機構7の
トレー3か空トレーとなり、次検査用トレーをセツティ
ングすることか不可能となるが、このような場合には、
センダー機構7とレシーバ機構9間に配設されたトレー
パフフッ機fM S上にて空トレー3aを一時待機させ
る。そして、レシーバ機構9のトレー2がチップ満載状
態となった際に、上記動作と同様にしてトレーノ飄ツフ
ァ機h’I 8に待機した空トレー3aをレシーバ機構
9へ搭載することにより、センダー機構7の次検査トレ
ーが空トレー3aによりセツティング不6■能となる状
態が防止でき、連続的な処理が可能となる。
トレー3がチップ満載状態となる前にセンダー機構7の
トレー3か空トレーとなり、次検査用トレーをセツティ
ングすることか不可能となるが、このような場合には、
センダー機構7とレシーバ機構9間に配設されたトレー
パフフッ機fM S上にて空トレー3aを一時待機させ
る。そして、レシーバ機構9のトレー2がチップ満載状
態となった際に、上記動作と同様にしてトレーノ飄ツフ
ァ機h’I 8に待機した空トレー3aをレシーバ機構
9へ搭載することにより、センダー機構7の次検査トレ
ーが空トレー3aによりセツティング不6■能となる状
態が防止でき、連続的な処理が可能となる。
このように、本実施例では、チップ移載機構6の基台1
0に沿って検査ステージ系5を腹数並設させたので、例
えば検査部25aにてチップ2の検査が行われている最
中に、検査部25bにて他のチップ2を検査することが
できるので、スループットの向上を図ることが可能とな
る。
0に沿って検査ステージ系5を腹数並設させたので、例
えば検査部25aにてチップ2の検査が行われている最
中に、検査部25bにて他のチップ2を検査することが
できるので、スループットの向上を図ることが可能とな
る。
また本実施例では、プリアライメントおよびファインア
ライメントを検査台18上で直接行うことが可能である
ため、従来行われているようなプリアライメントを独立
したアライメント機構により行った後検査台に移載する
間接的な方式と異なり、プリアライメント後の検査台移
載時における位置ずれの発生かなく高精度の位置合せも
可能となる。
ライメントを検査台18上で直接行うことが可能である
ため、従来行われているようなプリアライメントを独立
したアライメント機構により行った後検査台に移載する
間接的な方式と異なり、プリアライメント後の検査台移
載時における位置ずれの発生かなく高精度の位置合せも
可能となる。
さらに、検査台18上で全ての位置合せを行う位置合せ
機構を用いたことにより位置合せ速度が向上し、また検
査終了済みチップと次検査チップとを同時搬送するチッ
プ移載機構により搬送効率が向上し、これらの作用によ
り装置スループットの向上を図ることも可能である。
機構を用いたことにより位置合せ速度が向上し、また検
査終了済みチップと次検査チップとを同時搬送するチッ
プ移載機構により搬送効率が向上し、これらの作用によ
り装置スループットの向上を図ることも可能である。
さらにまた、従来のような独立したプリアライメント機
構が不要となることから、装置が簡素化し、低コスト化
を図ることもできる。
構が不要となることから、装置が簡素化し、低コスト化
を図ることもできる。
[発明の効果]
以上説明したように、本発明の半導体検査装置によれば
、検査精度の向上とともに装置のスルーブツト向上を図
ることが可能となる。
、検査精度の向上とともに装置のスルーブツト向上を図
ることが可能となる。
第1図は本発明の一実施例による半導体検査装置の構成
を示す平面図、第2図は第1図の実施例に用いるトレー
の一例を示す平面図である。 1・・・装置本体、2・・・チップ、3・・・トレー
4・・・トレーローダ−系、5・・・検査ステージ系、
6・・・チップ移載機構、7・・・センダー機構、8・
・・バッファ機構、9・・・レシーバ機構、10・・・
基台、11・・・トレー搬送機構、12・・・チップ搬
入機構、13・・・チップ搬送機構、14・・・搬送腕
、17・・・ダブル移載機構、18・・・検査台、19
・・・x−y−z−θテーブル、20・・・ファインア
ライメント機構、22・・・プリアライメント用画像認
識機構、24・・・テストヘッド、25a、25b・・
・検査部。
を示す平面図、第2図は第1図の実施例に用いるトレー
の一例を示す平面図である。 1・・・装置本体、2・・・チップ、3・・・トレー
4・・・トレーローダ−系、5・・・検査ステージ系、
6・・・チップ移載機構、7・・・センダー機構、8・
・・バッファ機構、9・・・レシーバ機構、10・・・
基台、11・・・トレー搬送機構、12・・・チップ搬
入機構、13・・・チップ搬送機構、14・・・搬送腕
、17・・・ダブル移載機構、18・・・検査台、19
・・・x−y−z−θテーブル、20・・・ファインア
ライメント機構、22・・・プリアライメント用画像認
識機構、24・・・テストヘッド、25a、25b・・
・検査部。
Claims (1)
- (1)トレー内から半導体素子をロードしまたは空トレ
ー内へ前記半導体素子をアンロードするトレーローダ系
と、このトレーローダ系によってロードされた半導体素
子を搭載し位置決めするX方向、Y方向、Z方向、回転
可能な検査ステージと、前記トレーローダ系および前記
検査ステージ間で前記ロードまたはアンロードされた半
導体素子を移載搬送する半導体素子移載機構とを具備し
た半導体検査装置において、 前記半導体素子移載機構に沿って前記検査ステージを複
数並設した ことを特徴とする半導体検査装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1099815A JPH02278166A (ja) | 1989-04-19 | 1989-04-19 | 半導体検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1099815A JPH02278166A (ja) | 1989-04-19 | 1989-04-19 | 半導体検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02278166A true JPH02278166A (ja) | 1990-11-14 |
Family
ID=14257342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1099815A Pending JPH02278166A (ja) | 1989-04-19 | 1989-04-19 | 半導体検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02278166A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020004879A (ja) * | 2018-06-29 | 2020-01-09 | ダイトロン株式会社 | 試料位置決め装置 |
-
1989
- 1989-04-19 JP JP1099815A patent/JPH02278166A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020004879A (ja) * | 2018-06-29 | 2020-01-09 | ダイトロン株式会社 | 試料位置決め装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100815490B1 (ko) | 전자부품 시험장치 | |
KR102479608B1 (ko) | 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치 | |
US5894217A (en) | Test handler having turn table | |
US20050162151A1 (en) | Device transfer mechanism for a test handler | |
KR100291110B1 (ko) | 프로우브장치 및 그것을 사용한 피검사체의 검사방법 | |
JPH08248095A (ja) | 検査装置 | |
JP4222442B2 (ja) | 電子部品試験装置用インサート | |
US4633584A (en) | Accurate positioning of solid components for a robotic pickup | |
JPH0798361A (ja) | 被検査体の収納具及びプローブ装置 | |
JPH05136219A (ja) | 検査装置 | |
JPH02278166A (ja) | 半導体検査装置 | |
JPH04312939A (ja) | プローブ装置 | |
JP2784793B2 (ja) | 半導体検査装置及び半導体素子のアライメント方法 | |
JPH02281101A (ja) | 半導体検査装置 | |
JP3080845B2 (ja) | 検査装置及びその方法 | |
JP2750448B2 (ja) | 半導体検査装置 | |
JPH02278169A (ja) | 半導体検査装置 | |
JP2741043B2 (ja) | 半導体素子の選別方法 | |
KR930002875B1 (ko) | QFP(Quadratic Flat Package) IC 칩의 테스트 핸들러 | |
JPH03141657A (ja) | 検査装置 | |
JPH0329335A (ja) | 半導体チッププローバ | |
JPH02281166A (ja) | 半導体検査装置 | |
JPH02281159A (ja) | 半導体検査装置 | |
KR20110024963A (ko) | 소자검사장치 및 검사방법 | |
JPS63237429A (ja) | ウエハプロ−バ |