KR100355422B1 - 반도체디바이스시험장치 - Google Patents

반도체디바이스시험장치 Download PDF

Info

Publication number
KR100355422B1
KR100355422B1 KR1019970012460A KR19970012460A KR100355422B1 KR 100355422 B1 KR100355422 B1 KR 100355422B1 KR 1019970012460 A KR1019970012460 A KR 1019970012460A KR 19970012460 A KR19970012460 A KR 19970012460A KR 100355422 B1 KR100355422 B1 KR 100355422B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
test
test tray
detection sensor
tray
Prior art date
Application number
KR1019970012460A
Other languages
English (en)
Other versions
KR19980063277A (ko
Inventor
유타카 와타나베
히로토 나카무라
도시오 야베
미치로 치바
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26424453&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100355422(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Publication of KR19980063277A publication Critical patent/KR19980063277A/ko
Application granted granted Critical
Publication of KR100355422B1 publication Critical patent/KR100355422B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Abstract

로우더부(300)에 있어서, 테스트 트레이(TST)에 피시험 IC를 쌓고, 테스터부에 반송하여 시험하고, 시험종료후, 언로우더부(400)에 있어서 시험필 IC를 테스트 트레이로부터 범용 트레이(KST)에 옮겨 쌓고, 빈 것으로 된 테스트 트레이를 로우더부로 반송하여 상기 동작을 반복하는 IC시험장치에 있어서, 테스트 트레이 상에 IC가 존재하는가 여부를 검출할 수 있는 IC시험장치를 제공한다. 언로우더와 로우더부와의 사이, 로우더부와 테스트부와의 사이 및 테스트부와 언로우더부와의 사이의 적어도 하나에 테스트 트레이상에 IC가 존재하는가 여부를 감시하는 IC검출센서(500)을 설치하고, 한편, 테스트 트레이에 장착되는 IC캐리어(16)의 바닥부에 관통구멍(16A)을 설치하여, 상기 IC검출센서에 의하여 관통구멍(16A)을 투과하는 빛을 검출하고, 테스트 트레이에 장착된 IC캐리어가 빈 것인가의 여부를 판단한다.

Description

반도체디바이스 시험장치{SEMICONDUCTOR DEVICE TESTING APPARATUS}
발명의 분야
본 발명은 반도체장치(device), 특히 그 대표예인 반도체집적회로소자(이하, IC라고 칭한다)를 시험하는데 적합한 반도체장치 시험장치에 관한 것이다. 더욱 자세히 말하면, 본 발명은 반도체장치를 시험하기 위해서 반송하고, 테스트부에서 반도체장치를 테스트헤드(시험용의 각종의 전기신호를 공급 및 수신하는 반도체장치 시험장치의 구성요소)에 전기적으로 접촉시켜 반도체장치의 전기적 시험을 행하고, 시험후에 반도체장치를 테스트부로부터 반출하고, 시험결과에 따라서 시험이 종료된 반도체장치를 양품, 불량품으로 구분을 하는 형식의 반도체장치 반송처리장치를 구비한 반도체장치 시험장치에 관한 것이다.
관련기술의 설명
시험해야 할 반도체장치(일반적으로 DUT라고 불리운다)에 소정 패턴의 시험신호를 인가(印加)하여 그 전기적 특성을 측정하는 반도체장치 시험장치의 전기적 부분(일반적으로 테스터부라고 불린다)에는 반도체장치를 테스트부로 반송하고, 이 테스트부에서 반도체장치를 시험장치 본체 부분의 테스트헤드에 전기적으로 접촉시켜, 시험후에 시험필 반도체장치를 테스트부로부터 반출하고, 시험결과에 따라서 시험필 반도체장치를 양품, 불량품으로 구분하는 반도체장치 반송처리장치(일반적으로 핸들러라고 불리운다)가 접속되어 있는 것이 많다. 또한, 이하에 있어서는 설명을 간단히 하기 위해서 반도체장치의 대표예인 IC를 예로 들어서 설명한다.
우선, 도 9 및 도 10을 참조하여 수평반송방식이라고 하는 핸들러를 접속한 종래의 IC 시험장치의 개략의 구성을 설명한다. 도시의 IC 시험장치는, 테스트트레이(TST)에 탑재되어 반송되어온, 예컨대 반도체 메모리같은 IC를 시험하는 챔버부(100)와, 이들로부터 시험을 행하는 IC(피시험 IC)이나, 시험필의 IC를 분류하여 격납하는 IC격납부(200)와, 사용자가 미리 범용트레이(카스토마트레이)(KST)에 재치한 피시험 IC를, 고/저온에 견디는 테스트트레이(TST)에 전송, 다시 재치하는 로우더부(300)와, 챔버부(100)에서의 시험이 종료하고, 테스트트레이(TST)에 재치되어 반송되는 시험필의 IC를 테스트트레이(TST)에서 범용트레이(KST)로 전송, 다시 재치하는 언로우더부(400)를 구비하고 있다. 이 언로우더부(400)는, 일반적으로는, 시험결과의 데이터에 기초해서 시험필 IC를 분류하여 대응하는 범용트레이에 탑재하도록 구성되어 있다.
챔버부(100)는, 테스트트레이(TST)에 적재된 피시험 IC에 목적으로 하는 고온 또는 저온의 온도스트레스를 부여하는 항온조(101)와, 이 항온조(101)로 온도스트레스가 부여된 상태에 있는 IC의 전기적 시험을 실행하는 테스트챔버(102)와, 테스트챔버(102)에서의 시험이 종료한 IC로부터, 항온조(101)에서 부여된 온도스트레스를 제거하는 제열조(103)에 의해 구성되어 있다. 테스트챔버(102)는 그 내부에 IC 시험장치의 테스트헤드(104)를 포함하고, 이 테스트헤드(104)에 전기적으로 접촉된 피시험 IC에 대하여 이 테스트헤드(104)를 통하여 시험용의 각종의 전기신호를 공급함과 동시에 피시험 IC로부터의 응답신호를 수신하여 시험장치로 보낸다.
테스트트레이(TST)는 로우더부(300)→챔버부(100)의 항온조(101)→챔버부(100)의 테스트챔버(102)→챔버부(100)의 제열조(103)→언로우더부(400)→로우더부(300)와 순환이동된다. 항온조(101) 및 제열조(103)는 테스트챔버(102)보다도 높이가 높고, 따라서, 윗쪽에 돌출한 부분을 가진다. 이들 항온조(101)와 제열조(103)의 윗쪽에 돌출한 상부 사이에, 도 10에 도시한 바와 같이 기판(105)이 넘겨지고, 이 기판(105)상에 테스트트레이반송수단(108)이 장착되고, 이 테스트트레이반송수단(108)에 의해서 테스트트레이(TST)가, 제열조(103)측으로부터 항온조(101)를 향하여 이송된다.
제열조(103)는, 항온조(101)로 피시험 IC에 고온을 인가한 경우에는, 송풍에 의해 냉각하여 실온에 되돌리고 나서 언로우더부(400)로 반출한다. 또한, 항온조(101)에서 피시험 IC에, 예컨대 -30℃ 정도의 저온을 인가한 경우에는, 온풍 혹은 히터 등으로 가열하여, 결로가 생기지 않은 정도의 온도로 되돌리고 나서 언로우더부(400)로 반출한다.
로우더부(300)에서 피시험 IC가 적재된 테스트트레이(TST)는, 로우더부(300)로부터 챔버부(100)의 항온조(101)로 반송된다. 항온조(101)에는 수직반송수단이 장착되어 있고, 이 수직반송수단은 복수매(예컨대 9매)의 테스트트레이(TST)를 적층상태로 지지할 수 있도록 구성되어 있다. 도시의 예로서는 로우더부(300)부터의 테스트트레이가 제일 위에 지지되고, 제일 아래의 테스트트레이가 테스트챔버(102)로 반출된다. 수직반송수단의 수직방향 아래쪽으로의 이동에 의해서 제일 위의 테스트트레이가 제일 아래까지 순차이동되는 사이에, 또한, 테스트챔버(102)가 빌 때까지 대기하는 사이에, 피시험 IC는 고온 또는 저온의 소정의 온도스트레스를 부여받는다. 테스트챔버(102)에는 그 중앙에 테스트헤드(104)가 배치되어 있고, 항온조(101)로부터 1매씩 반출된 테스트트레이(TST)가 테스트헤드(104)의 위로 운반되어 후술하는 것처럼, 그 테스트트레이에 탑재된 피시험 IC내의 소정수의 피시험 IC가 테스트헤드(104)에 부착된 IC 소켓(도시하지 않음)과 전기적으로 접속된다. 테스트헤드(104)를 통하여 한 장의 테스트트레이상의 모든 피시험 IC의 시험이 종료하면, 테스트트레이(TST)는 제열조(103)로 반송되어 시험필 IC의 온도스트레스가 제거되어, IC의 온도를 실온으로 되돌려서, 언로우더부(400)로 배출한다.
제열조(103)도 상기 항온조(101)와 동일하게 수직반송수단을 구비하고 있고, 이 수직반송수단에 의해 복수매(예컨대 9매)의 테스트트레이(TST)를 적층상태로 지지할 수 있도록 구성되어 있다. 도시의 예에서는 테스트챔버(102)부터의 테스트트레이가 제일 아래에 지지되고, 제일 위의 테스트트레이가 언로우더부(400)로 배출된다. 수직반송수단의 수직방향 윗쪽으로의 이동에 의해서 제일 아래의 테스트트레이가 제일 위까지 순차이동되는 사이에, 시험필 IC는 그 온도스트레스가 제거되어외부온도(실온)로 복귀된다.
언로우더부(400)로 배출된 테스트트레이(TST) 상의 시험필 IC는 테스트트레이로부터 시험결과의 카테고리마다 분류되어, 대응하는 범용트레이(KST)에 전송, 격납된다. 언로우더부(400)에서 비워진 테스트트레이(TST)는 로우더부(300)로 반송되고, 여기서 범용트레이(KST)에서 다시 피시험 IC이 전송, 재치된다. 이하, 같은 동작을 반복하는 것이 된다.
로우더부(300)에 있어서 범용트레이(KST)에서 테스트트레이(TST)에 IC를 전송하는 IC 반송수단으로서는, 도 10에 도시한 바와 같이, 기판(105)의 로우더부(300)의 상부에, 시험장치의 전후방향(이 방향을 Y 방향으로 한다)에 연재(延在)하도록 가설된 대향하는 평행한 2개의 레일(301)과, 이들 2개의 레일(301) 사이에 가설되어, Y방향으로 이동가능하게 그 양단부가 이 2개의 레일(301)에 지지된 가동아암(302)과, 이 가동아암(302)의 연재하는 방향에, 따라서, 시험장치의 좌우방향(이 방향을 X방향으로 한다)으로 이동가능하게 가동아암(302)에 지지된 가동헤드(303)에 의해 구성되는 X-Y 반송수단(304)을 사용할 수 있다. 상기 구성에 의하면, 가동헤드(303)는, 테스트트레이(TST)와 범용트레이(KST)와의 사이를 Y방향으로 왕복이동할 수 있고, 또한 가동아암(302)을 따라서 X방향으로 이동할 수 있다.
가동헤드(303)의 하면에는 IC 흡착패드가 상하방향으로 이동가능하게 장착되어 있고, 가동헤드(303)의 X-Y 방향 이동과 이 흡착패드의 아래쪽으로의 이동에 의해 범용트레이(KST)에 재치된 IC에 흡착패드가 접촉하고, 진공흡인작용에 의하여IC를 흡착, 유지하여 범용트레이(KST)로부터 테스트트레이(TST)로 IC를 반송한다. 흡착패드는 가동헤드(303)에 대하여, 예컨대 8개 정도 장착되고, 한번에 8개의 IC를 범용트레이(KST)로부터 테스트트레이(TST)로 반송할 수 있도록 구성되어 있다.
또, 범용트레이(KST)의 정지위치와 테스트트레이(TST)의 정지위치와의 사이에는 풀리사이사라고 불리우는 IC의 위치수정수단(305)(도 5)이 설치된다. 이 위치수정수단(305)은 비교적 깊은 오목부를 가지고, 이 오목부에 흡착패드에 흡착되어 테스트트레이(TST)로 반송되는 IC를 일단 떨어뜨려 넣는다. 오목부의 주연은 경사면으로 둘러싸여 있고, 이 경사면으로 IC의 낙하위치가 규정된다. 위치수정수단(305)에 의해서 8개의 IC의 상호의 위치를 정확히 규정한 후, 이들 위치가 규정된 IC를 다시 흡착패드로 흡착하여, 테스트트레이(TST)로 반송한다. 이러한 위치수정수단(305)을 설치하는 이유는, 범용트레이(KST)에서는 IC를 유지하는 오목부는 IC의 형상보다도 비교적 크게 형성되어 있고, 이 때문에, 범용트레이(KST)에 격납되어 있는 IC의 위치에는 큰 편차가 있어, 이 상태로 흡착패드로써 흡착한 IC를 직접 테스트트레이(TST)에 반송하면, 테스트트레이(TST)에 형성된 IC 수납오목부에 직접 떨어뜨려 넣을 수 없는 IC가 존재하게 된다. 이 때문에 위치수정수단(305)을 설치하고, 이 위치수정수단(305)으로 테스트트레이(TST)에 형성된 IC 수납오목부의 배열정밀도에 IC의 배열정밀도를 맞추도록 하고 있다.
언로우더부(400)에는 로우더부(300)에 설정된 X-Y 반송수단(304)과 동일 구조의 반송수단(404)이 2조 설치되고, 이들 X-Y 반송수단(404)에 의해서 언로우더부(400)로 반출된 테스트트레이(TST)에서 시험필의 IC를 범용트레이(KST)에 바꿔 쌓는다. 각 X-Y 반송수단(404)은, 시험장치의 전후방향(Y방향)에 연재하도록 가설된 대향하는 평행한 2개의 레일(401)과, 이 2개의 레일(401) 사이에 가설되어, Y방향으로 이동가능하게 그 양단부가 이 2개의 레일(401)에 지지된 가동아암(402)과, 이 가동아암(402)의 연재하는 방향에 따라서 시험장치의 좌우방향(X방향)으로 이동가능하게 가동아암(402)에 지지된 가동헤드(403)에 의해 구성되어 있다.
도 11에 테스트트레이(TST)의 일례의 구조를 도시한다. 테스트트레이(TST)는 사각형프레임(12)에 복수의 브리지(13)가 평행하고 또한 같은 간격에 형성되어 있고, 이들 브리지(13)의 양측, 및 브리지(13)와 대향하는 프레임(12)의 변(12a, 12b)에 각각 복수가 부착편(14)이 같은 간격으로 돌출형성되어 있다. 각 브리지(13)의 양측의 부착편(14)은, 한쪽의 부착편(14)이 반대쪽의 부착편(14)의 중간에 위치하도록 형성되어 있고, 마찬가지로, 프레임(12)의 변(12a, 12b)의 부착편(14)은 대향하는 브리지(13)의 부착편(14)의 중간에 위치하도록 형성되어 있다. 이들 대향하는 브리지(13) 사이의 공간, 및 브리지(13)와 대향하는 변(12a, 12b)과의 사이의 공간에, 각각 다수개의 IC캐리어(16)가 나란히 놓인 상태로 수납된다. 각 IC캐리어(16)는, 이들 공간에서 위치가 어긋나고 있는 비스듬히 대향하는 2개의 부착편(14)을 대각선방향의 각부에 포함하는 1개의 직사각형의 구획인 캐리어수납부(15)에 수납된다. 따라서, 도시의 예에서는 각 브리지(13)의 한쪽에 16개의 부착편(14)이 형성되어 있으므로 상기 각 공간에 16개의 캐리어수납부(15)가 형성되고, 16개의 IC캐리어(16)가 부착되어 있다. 도시의 예에서는 4개의 공간이 있으므로 IC캐리어(16)는 1개의 테스트트레이(TST)에 16×4개, 합계로 64개, 부착할 수 있다. 각 IC캐리어(16)는 2개의 부착편(14)에 파스너(17)에 의해 부착된다.
IC캐리어(16)의 외형은 동일형상, 동일치수로 하고, 그 중앙부에 IC 소자를 수납하는 IC 수용부(19)가 형성되어 있다. 이 IC수용부(19)의 형상(모양) 및 치수는 수용하는 IC 소자의 형상 및 치수에 따라서 결정된다. IC 수용부(19)는 이 예에서는 사각형의 오목부로 되어 있다. IC 수용부(19)의 외형은 캐리어수납부(15)의 대향하는 부착편 사이의 공간에 헐겁게 끼워지는 치수로 선택되며, IC 수용부(19)의 양단부에는 부착편(14)상에 배치되는 돌출부가 각각 설치된다. 이들 양 돌출부에는 파스너(17)가 삽통되는 부착용의 구멍(21)과, 위치결정용 핀이 삽입되는 구멍(22)이 각각 형성되어 있다.
IC캐리어(16)에 수납된 IC 소자의 위치 어긋남이나 비출(飛出)을 방지하기 위해서, 예컨대 도 12에 도시한 바와 같이 한쌍의 래치(23)가 IC캐리어(16)에 부착되어 있다. 이들 래치(23)는 IC 수용부(19)의 바닥면으로부터 윗쪽으로 돌출하도록 일체로 형성되어 있고, 또한 IC캐리어(16)를 구성하는 수지재의 탄성에 의해, 이들 래치(23)는 그것들의 선단부의 대향하는 클릭이 닫히는 방향으로 탄성바이어스되어 있다. 따라서, IC 소자를 IC수용부(19)에 수용할 때에, 또는 IC 수용부(19)로부터 취출할 때에, IC 소자를 흡착하는 IC 흡착패드(24)의 양측에 배치된 래치해방기구(25)에 의해 2개의 래치(23)의 선단부의 간격을 넓힌 후, IC의 수용 또는 취출이 행하여진다. 래치해방기구(25)를 래치(23)로부터 떼어 내면, 이 래치(23)는 그 탄성력으로 원래의 상태로 되돌아가고, 수용된 IC는 래치(23)의 선단부의 클릭으로 빠짐방지된 상태로 유지된다.
IC캐리어(16)는 도 13에 도시된 것처럼 IC 소자의 핀(18)을 하면측에 노출시킨 상태로 IC 소자를 유지한다. 테스트헤드(104)에는 IC 소켓이 부착되어 있고, 이 IC 소켓의 컨택트(104A)가 테스트헤드(104)의 상면으로부터 윗쪽으로 돌출하고 있다. 이 노출한 IC 소자의 핀(18)을 IC 소켓의 컨택트(104A)에 눌러 IC 소자를 테스트헤드의 IC 소켓에 전기적으로 접속한다. 이 때문에 테스트헤드(104)의 상부에는 IC 소자를 하향으로 눌러 붙이는 압접자(푸셔)(20)가 설치되어, 이 압접자(20)가 각 IC캐리어(16)에 수납되어 있는 IC 소자를 윗쪽으로부터 가압하여 눌러 붙여, 테스트헤드(104)에 접촉시키도록 구성되어 있다. 또, 테스트챔버(102)에 있어서 피시험 IC를 테스트트레이로부터 테스트헤드(104)의 소켓에 전송하여 시험을 행하고, 시험종료후, 다시 소켓으로부터 테스트트레이로 전송하여 반송하는 형식의 핸들러도 있다.
IC 격납부(200)에는 피시험 IC를 격납한 범용트레이(KST)를 수용하는 피시험 IC 스토커(201)와, 시험의 결과에 따라서 카테고리마다 분류된 시험필 IC를 격납한 범용트레이(KST)를 수용하는 시험필 IC 스토커(202)가 설치된다. 이들 피시험 IC 스토커(201) 및 시험필 IC 스토커(202)는 범용트레이를 적층상태로 수용할 수 있도록 구성되어 있다. 피시험 IC 스토커(201)에 적층상태로 수용된 피시험 IC를 격납한 범용트레이(KST)는 상부의 트레이로부터 순차 로우더부(300)로 운반되어, 로우더부(300)에 있어서 범용트레이(KST)로부터 로우더부(300)로 정지하고 있는 테스트트레이(TST)에 피시험 IC를 바꿔 쌓는다. 또한 피시험 IC 스토커(201) 및 시험필IC 스토커(202)는 같은 형상 및 구조를 가지는 것도 된다.
도 9 및 도 10에 도시된 예에서는, 시험필 IC 스토커(202)로서 8개의 스토커(STK-1, STK-2, …, STK-8)를 준비하고, 시험결과에 따라서 최대 8개의 카테고리에 분류하여 격납할 수 있도록 구성되어 있다. 이것은, 시험필 IC를 양품과 불량품으로 구별하는 것 외에도 양품의 안에서도 동작속도가 고속의 것, 중속의 것, 저속의 것, 혹은 불량품의 중에서도 재시험이 필요한 것 등으로 분류하여 하는 일이 있기 때문이다. 분류가능한 카테고리의 최대가 8종류 로서도, 도시의 예에서는 언로우더부(400)에는 4장의 범용트레이(KST)만이 배치할 수 있다. 이 때문에, 언로우더부(400)에 배치되어 있는 범용트레이(KST)에 할당된 카테고리 이외의 카테고리에 분류되는 시험필 IC 소자가 발생한 경우에는, 언로우더부(400)로부터 1장의 범용트레이(KST)를 IC 격납부(200)에 되돌려서, 이것에 대신해서 새롭게 발생한 카테고리의 IC 소자를 격납해야 할 범용트레이(KST)를 IC격납부(200)로부터 언로우더부(400)로 전송하고, 그 IC 소자를 격납하는 순서를 취하고 있다.
도 10에 도시한 바와 같이, 피시험 IC 스토커(201) 및 시험필 IC 스토커(202)의 상부에는 기판(105)과의 사이에 있어서 피시험 IC 스토커(201)와 시험필 IC 스토커(202)의 배열방향(시험장치의 좌우방향)의 전범위에 걸쳐 이동가능한 트레이반송수단(205)이 설치된다. 이 트레이반송수단(205)은 그 하면에 범용트레이(KST)를 파지하는 파지구를 구비하고 있다. 피시험 IC 스토커(201)의 상부에 트레이반송수단(205)을 이동시켜, 그 상태로 엘리베이터(204)를 구동시키고, 스토커(201)내에 겹쳐 쌓아진 범용트레이(KST)를 상승시킨다. 상승하여 오는 범용트레이(KST)의 최상단의 트레이를 트레이반송수단(205)의 파지구로 파지한다. 트레이반송수단(205)에 피시험 IC를 격납하고 있는 최상단의 범용트레이(KST)를 인도하면, 엘리베이터(204)는 하강하여, 원래의 위치로 되돌아간다. 트레이반송수단(205)은 수평방향으로 이동하여, 로우더부(300)의 위치로 정지한다. 이 위치에서 트레이반송수단(205)은 파지구로부터 범용트레이를 제거하고 약간 아래쪽으로 위치하는 트레이받침(도시하지 않음)에 범용트레이(KST)를 내린다. 트레이받침에 범용트레이(KST)를 내린 트레이반송수단(205)은 로우더부(300) 이외의 위치에 이동한다. 이 상태로 범용트레이(KST)가 재치되어 있는 트레이받침의 아래쪽으로부터 엘리베이터(204)가 상승하고, 이 트레이받침을 윗쪽으로 상승시킨다. 따라서, 피시험 IC를 탑재하고 있는 범용트레이(KST)도 윗쪽으로 상승되고, 기판(105)에 형성된 창(106)에 범용트레이(KST)가 노출한 상태로 유지된다.
언로우더부(400)의 상부의 기판(105)에도 같은 창(106)이 2개 형성되어 있고, 이들 창(106)으로부터 빈 범용트레이가 노출한 상태로 유지되어 있다. 각 창(106)은, 이 예에서는, 2개의 범용트레이가 노출하는 치수를 가지고 있고, 따라서, 언로우더부(400)의 2개의 창(106)으로부터는 4개의 빈 범용트레이가 노출하고 있다. 이들 창의 범용트레이(KST)에, 각 범용트레이에 할당한 카테고리에 따라서 시험필 IC를 분류하고 격납한다. 로우더부(300)의 경우와 동일하게 각 범용트레이는 트레이받침상에 재치되어 있고, 각 트레이받침은 엘리베이터(204)에 의해서 상하방향에 승강된다. 1개의 범용트레이가 가득차게 되면, 그 범용트레이(KST)는 엘리베이터(204)에 의해서 창(106)의 위치로부터 강하되어, 트레이반송수단(205)에의해서 자기에게 할당된 카테고리의 트레이격납위치에 수납된다. 또, 도 9 및 도 10에 도시한 206은 빈 범용트레이(KST)를 수용하는 빈 트레이스토커를 가리킨다. 이 빈 트레이스토커(206)로부터 빈 범용트레이가 트레이반송수단(205), 엘리베이터(204)에 의해서 언로우더부(400)의 각 창(106)의 위치에 반송, 유지되어, 시험필 IC의 격납에 이바지하게 된다.
상술한 것처럼, IC를 테스트트레이에 바꿔 쌓아 테스트부(챔버부)에 반송하고, 시험을 행하는 상기한 수평반송방식의 핸들러를 장착한 IC 시험장치를 있어서는, 언로우더부(400)에서 시험필의 IC를 테스트트레이(TST)에서 범용트레이(KST)에 전송할 때에, X-Y 반송수단(404)은 테스트트레이(TST) 상의 각 IC캐리어(16)에 할당한 어드레스에 의해 시험필 IC를 범용트레이에 전송한 것을 기억장치에 기억하고 있으며, 이 기억에 기초해서 테스트트레이(TST)상에 전송하는 것을 잊어버린 IC가 남지 않도록 전송동작을 행하고 있지만, 극히 드물게 전송하는 것을 잊어버린 IC가 테스트트레이상에 남는 적이 있다.
언로우더부(400)에 있어서 IC가 남겨지게 되었다면 테스트트레이(TST)는 그대로 로우더부(300)로 반송되므로, 로우더부(300)에서는 잔존하는 시험필 IC의 위에 새롭게 피시험 IC를 거듭 탑재하여 버리는 것이 된다. 이 경우에는 2단으로 겹쳐진 상단의 피시험 IC는 테스트트레이의 면으로부터 돌출하기 때문에, 항온조(101)의 내부에서 상측으로 다음 테스트트레이가 겹쳐 쌓아지는 때에, 윗쪽에 돌출한 상단의 피시험 IC는 다음 테스트트레이가 삽입되는 때에 밀려서 낙하하거나, 파손사고가 발생하는 불편함이 발생한다.
IC가 항온조(101)의 내부에서 테스트트레이(TST)의 위로부터 낙하하는 것과 같은 사고가 일어난 경우에는, 항온조(101)내의 하부에 설치되는 반송장치 등에 낙하한 IC가 간섭하여, 반송불능으로 되는 사고가 일어날 염려가 있다. 또한, 가령 겹쳐 쌓아진 피시험 IC가 넘쳐서 떨어지는 일없이 시험되어 언로우더부(400)로 반출된 경우에는, 아래쪽의 시험필 IC의 시험결과에 의해, 상측의 IC가 분류되어 버리기 때문에, 잘못된 분류가 행하여져 버린다고 하는 불편함도 생긴다.
상기 결점은 단면 거의 직사각형의 통체인 봉형상의 매거진이라고 부르는 IC수납용기에 수납되는 IC에서도, 범용 트레이에 수납되는 IC에서도, 테스트 트레이에 바꾸어 쌓아져서 테스트부에 반송하여 시험하고, 시험결과의 데이터에 근거하여 여러 종류의 처리를 행하도록 구성되어 있는 매거진 트레이 겸용형의 핸들러(예컨데, 일본 특원평 6-171911호 참조)를 사용한 경우에도 똑같이 발생한다.
도 1은 이 발명에 의한 반도체장치 시험장치의 일실시예의 주요부의 구성을 설명하기 위한 개략 사시도이다.
도 2는 도 1의 개략 단면도이다.
도 3은 도 1에 도시한 반도체장치 시험장치의 일부분을 취출해서 도시하는 확대사시도이다.
도 4는 이 발명에 의한 반도체장치 시험장치에 사용된 IC검출방법에 있어서 사용하는 IC검출회로의 일예를 도시하는 블록도이다.
도 5는 도 4에 도시한 IC검출회로의 동작을 설명하기 위한 파형도이다.
도 6은 이 발명에 의한 반도체장치 시험장치에 사용된 IC검출방법의 다른 예를 설명하기 위한 평면도이다.
도 7은 도 6에 도시한 IC검출방법에 있어서 사용하는 IC검출회로의 일예를 도시하는 블록도이다.
도 8는 도 7에 도시한 IC검출회로의 동작을 설명하기 위한 파형도이다.
도 9는 종래의 IC시험장치의 일예를 챔버부를 사시도적으로 도시하는 개략 평면도이다.
도 10은 도 9에 도시한 IC 시험장치의 개략 사시도이다.
도 11은 IC시험장치에 사용되는 테스트 트레이의 일예의 구조를 설명하기 위한 분해사시도이다.
도 12는 도 11에 도시한 테스트 트레이내의 IC의 격납상황을 설명하기 위한 개략 사시도이다.
도 13은 도 11에 도시한 테스트 트레이에 탑재된 피시험 IC와 테스트 헤드와의 전기적 접속상태를 설명하기 위한 확대 단면도이다.
발명의 개요
본 발명의 제1의 목적은, 테스트트레이상에 시험필 IC가 남겨져 버리는 사고를 방지할 수 있는 IC 시험장치를 제공하는 것이다.
본 발명의 제2의 목적은, IC를 탑재한 테스트트레이로부터 IC가 넘쳐서 떨어진 것을 검출할 수 있는 IC 시험장치를 제공하는 것이다.
본 발명의 제1의 면에 의하면, 로우더부에서 피시험 IC을 범용트레이로부터 테스트트레이에 바꿔 쌓고 테스트부로 반송하고, 테스트부에 있어 IC의 시험을 행하고, 테스트종료후에 언로우더부로 반출하여 테스트트레이로부터 범용트레이로 시험필 IC를 옮겨서 빈 테스트트레이를 언로우더부로부터 로우더부로 보내고, 로우더부에서 이 빈 테스트트레이에 새로운 피시험 IC을 적재해서 연속적으로 IC를 시험하는 IC 시험장치에 있어서, 언로우더부와 로우더부와의 사이에, 이동중의 테스트트레이상에 IC가 존재하는가 아닌가를 검출하는 IC 검출센서를 설치하여, 테스트트레이상에 IC가 남겨진 상태를 검출할 수 있도록 한 IC 시험장치가 제공된다.
또한, 본 발명의 제2의 면에 의하면, 로우더부에 있어서 피시험 IC를 범용트레이로부터 테스트트레이로 바꿔 쌓아 테스트부로 반송하여 테스트부에 있어서 IC의 시험을 행하고, 테스트종료후에 언로우더부로 반출하고 테스트트레이로부터 범용트레이로 시험필 IC를 옮겨서, 빈 테스트트레이를 언로우더부로부터 로우더부로 보내고, 로우더부에 있어서 이 빈 테스트트레이에 새로운 피시험 IC를 쌓아 연속적으로 IC를 시험하는 IC 시험장치에 있어서, 테스트부로부터 언로우더부를 향해서 반송되는 테스트트레이의 반송로의 도중에 테스트트레이에 빈 IC캐리어가 존재하는가 아닌가를 검출하는 IC 검출센서를 설치한 IC 시험장치가 제공된다.
더욱이, 본 발명의 제3의 면에 의하면 로우더부에 있어서 피시험 IC를 범용트레이로부터 테스트트레이에 바꿔 쌓아 테스트부로 반송하고, 테스트부에 있어서 IC의 시험을 행하고, 테스트종료후에 언로우더부로 반출하여 테스트트레이로부터 범용트레이로 시험필 IC를 옮겨서, 빈 테스트트레이를 언로우더부로부터 로우더부로 보내고, 로우더부에 있어서 이 빈 테스트트레이에 새로운 피시험 IC을 쌓아 연속적으로 IC를 시험하는 IC 시험장치에 있어서, 로우더부로부터 테스트부를 향해서반송되는 테스트트레이의 반송로의 도중에 테스트트레이의 IC 수납부가 비어 있는가 아닌가를 감시하는 기능을 구비한 IC 시험장치가 제공된다.
상기 제1의 면에 의한 IC 시험장치에 의하면, 언로우더부에서 로우더부를 향해서 이동중의 테스트트레이상에 IC가 남겨져 있었다고 해도, 그 IC의 존재를 IC 검출센서에 의해서 검출할 수 있으므로, 테스트트레이가 로우더부에 도달한 때에, 로우더부에 있어서 그 잔존하는 IC를 테스트트레이로부터 제거할 수 있다. 그 결과, IC가 2단으로 겹쳐 쌓아져서, 상단의 IC가 항온조내에서 하부로 낙하하는 등의 사고가 발생하는 일이 없어져, 안정성이 높은 IC 시험장치를 제공할 수 있다.
또한, 상기 제2의 면에 의한 IC 시험장치에 의하면, 테스트부에 있어서, 테스트트레이로부터 테스트필의 IC가 넘쳐서 떨어져 없어져 버리더라도, 테스트트레이를 테스트부로부터 언로우더부로 반송하고 있는 사이에 IC를 분실한 테스트트레이의 IC캐리어의 위치를 검출할 수 있다. 따라서, 언로우더부에서는 그 검출한 IC캐리어에 관한 분류작업을 중지시킬 수 있어, 잘못된 분류를 하는 결점을 방지할 수 있다.
더욱이, 상기 제3의 면에 의한 IC 시험장치에 의하면, 로우더부로부터 테스트부를 향해서 테스트트레이를 반송하고 있는 사이에, IC가 테스트트레이로부터 낙하하였다고 해도, 테스트트레이가 테스트부에 반송되기 까지의 사이에 빈 테스트트레이의 IC캐리어를 검출할 수 있다. 따라서, 테스트부에서는 테스트트레이의 빈 IC캐리어에 대한 테스트동작을 중지할 수 있으므로, 쓸모없는 시간을 쓰지 않아도 되고, 시험시간이 단축된다.
바람직한 실시예의 상세한 설명
이 발명에 의한 IC시험장치의 일실시예를 도 1에 도시한다. 이 IC시험장치는 도 9 내지 12를 참조하여 상술한 수평반송방식의 핸들러를 장착한 것이고, 피시험 IC에 소정의 패턴의 시험신호를 인가하여, 그 전기적 특성을 측정하는 IC시험장치의 전기적인 부분인 테스터부(도 10의 주로 하측의 기대부분)와 핸들러부(도 10의 주로 상측기구부분)에 의하여 구성되어 있다. 핸들러부는 상술한 종래의 IC시험장치와 꼭같이, 테스트 트레이에 탑재되어 반송되어온 IC를 시험하는 챔버부와 피시험 IC나 시험필의 IC를 분류하여 격납하는 IC격납부와 유저가 미리 범용 트레이에 재치한 피시험 IC를 고/저온에 견디는 테스트 트레이에 전송, 다시 재치하는 로우더부와 챔버에서의 시험이 종료하여, 테스트 트레이에 재치되어 반송되어온 시험필의 IC를 테스트 트레이로부터 범용 트레이에 전송, 다시 재치하는 언로우더부와를 구비하고 있다. 또 챔버부는 테스트 트레이에 쌓은 피시험 IC에 목적으로 하는 고온 또는 저온의 온도 스트레스를 부여하는 항온조와, 이 항온조로 온도 스트레스가 부여된 상태에 있는 IC를 테스터부의 테스트 헤드에 전기적으로 접촉시켜 시험을 실행하는 테스트 챔버와, 테스트 챔버에서의 시험이 종료한 IC로부터, 항온조에서 부여된 온도 스트레스를 제거하는 제열조에 의하여 구성되어 있다.
도 1은 이 실시예의 주요부의 구성을 설명하기 위한 것이며, 상기 핸들러부의 언로우더부(400)에 정지하고 있는 테스트트레이(TSTl)와, 로우더부(300)에 정지하고 있는 테스트트레이(TST2)와, 언로우더부(400)와 로우더부(300)와의 사이에 설치된 IC 검출센서(500)를 도시한다. 이 IC 검출센서(500)는 테스트트레이(TST)에 부착된 각 IC캐리어(16)(도 11참조)에 IC가 남겨져 있는가 아닌가를, 즉 IC가 남겨져 있는가의 여부를 검출하는 동작을 행한다.
이 실시예에서는 언로우더부(400)와 로우더부(300)와의 사이에 광원(501)과 수광기(502)에 의해 구성되는 광투과형의 IC 검출센서(500)를 테스트트레이(TST)의 이동방향의 평면과 직교하는 방향으로 복수배치하고, 테스트트레이(TST)상에 IC가 남겨져 있는가의 여부를 검출하도록 구성한 경우를 표시한다.
IC 검출센서(500)는 테스트트레이(TST)에 장착한 IC캐리어(16)의 행수(횡열의 수)에 대응하여 설치한다. 즉, 테스트트레이(TST)의 이동방향과 직각인 방향(종렬방향)에 장착된 IC캐리어(16)의 배열개수가 도시된 것처럼 4개(행수가 4)인 경우에는 4개의 IC 검출센서(500)를 IC캐리어(16)의 종렬방향의 배열피치로 설치하면 좋다. 도시의 예에서는 테스트트레이의 상측에 광원(501)이 배치되어, 테스트트레이의 아래쪽에 수광기(502)가 배치되어 있지만, 물론, 이것과는 반대로 배치하더라도 좋다.
각 IC캐리어(16)의 바닥판에 도 2 및 도 3에 도시한 바와 같이 관통공(16A)을 형성하고, 이 관통공(16A)을 통과하는 빛을 수광기(502)로 검출한다. 각 IC캐리어(16)의 바닥판에는 관통공(16A) 이외에도 광원(501)부터의 빛이 통과하는 개구(IC의 핀이 노출하는 개구 등)가 있으므로 관통공(16A)을 통과한 빛만을 검출해야만 한다. 이 때문에, 도 3에 확대하여 도시한 바와 같이, 이 실시예에서는 테스트트레이(TST)를 구성하는 사각형프레임(12)의 진행방향과 평행하는 변의 한편의상면에 테스트트레이의 진행방향으로 관하여 소정의 간격으로 타이밍 마크(503)를 배열하고, 이 타이밍 마크(503)에서 반사된 빛을 타이밍 검출센서(504)로 검출하도록 구성되어 있다.
타이밍 마크(503)는 이 예에서는 테스트 트레이의 진행방향으로 배열된 각 IC캐리어(16)의 바닥판의 관통공(16A)과 대응하는 위치에 있어서, 사각형 프레임(12)의 진행방향과 평행한 상기 한쪽의 변의 상면에 부착된 반사마크(503A)와 이들 반사마크(503A) 사이에 존재하는 비반사마크(503B)에 의해 구성되어 있다. 테스트 트레이의 사각형 프레임(12)은 이 실시예에서는 비광반사부재로 만들어지므로, 반사마크(503A)의 존재하지 않는 부분은 빛을 반사하지 않는다. 따라서, 이 실시예에서는 비반사마크(503B)를 별개로 부착할 필요는 없다. 테스트 트레이의 사각형 프레임(12)이 광반사부재로 만들어진 경우에는 비광반사 마크를 사각형 프레임(12)의 진행방향과 평행한 상기 한쪽의 변이 상면에 부착되면 된다. 이 반사마크(503A)는, 그 진행방향의 길이가 테스트트레이의 진행방향으로 배열된 각 IC캐리어(16)의 바닥판의 관통공(16A)의 지름과 같거나 혹은 약간 크게 선정되어 있다. 따라서, 타이밍 검출센서(504)를 테스트트레이의 평면의 상측에 배치하고, 이 광 센서(504)로부터 투사되어 반사마크(503A)에서 반사되어 오는 빛을 타이밍 검출센서(504)가 검출하고 있는 사이에, 즉, 타이밍 검출센서(504)가 반사마크(503A)에서 반사되어온 빛을 검출하는 타이밍으로 IC 검출센서(500)가 빛을 검출하는가 아닌가에 의해서 관통공(16A)만을 투과하는 빛을 검출하고, IC의 유무를 검출하도록 구성한 것이다.
상술한 실시예에서는 언로우더부(400)로부터 로우더부(300)로 반송되는 테스트 트레이상에 IC가 남겨져 있는가의 여부를 검출하는 사례를 설명하였지만, IC 검출센서(500)를, 예컨대 로우더부(300)로부터 테스트헤드(104)로 이르는 경로의 도중의 위치 또는 테스트헤드(104)로부터 언로우더부(400)에 이르는 테스트 트레이의 경로의 도중의 위치에도 설치하여, 테스트트레이(TST)가 로우더부(300)로부터 테스트헤드(104)로 반송되는 사이에 테스트트레이(TST)로부터 IC가 낙하하여, 빈 IC캐리어가 존재하는 것 또는 테스트헤드(104)에 있어서 테스트중에 IC가 테스트트레이(TST)에서 넘쳐서 떨어져서 빈 IC캐리어가 존재하는 것을 검출하도록 구성하는 것도 가능하다.
IC 검출센서(500)는 상기 위치중 어느 1개에 설치하여도 IC 시험장치의 신뢰성을 높일 수 있지만, IC 검출센서(500)를, 언로우더부(400)와 로우더부와의 사이및 테스트헤드(104)와 언로우더부(400)와의 사이의 양 위치나, 언로우더부(400)와 로우더부(300)와의 사이 및 로우더부(300)와 테스트헤드(104)와의 사이의 양 위치에 조합하여 설치하면, 보다 더 IC 시험장치의 신뢰성을 높일 수 있다. 물론, 상술한 모든 위치에 IC 검출센서(500)를 설치하면 IC 시험장치의 신뢰성은 가장 높아진다.
또, 반사마크(503A)와 비반사마크(503B)와의 배치관계를 도 3에 도시된 상태와 반대로 하고, 타이밍 검출센서(504)가 반사광을 검출하지 않은 타이밍에, IC 검출센서(500)가 빛을 검출하는가 아닌가에 의해서 관통공(16A)만을 투과하는 빛을 검출하여, IC의 유무를 검출하도록 구성하더라도 좋다.
또한, IC 검출센서(500)로서는 투과형태의 광센서뿐만 아니라, 금속(IC내의 금속)을 검출하는 근접스위치, 혹은 패턴인식기능을 가지는 카메라 등에 의하여 IC 검출센서(500)를 구성할 수도 있다.
더욱, 매가진·트레이 겸용형의 핸들러를 사용한 경우에는 봉형상의 매거진을 수평상태에서 경사시켜 내부의 IC를 자중에 의하여 자연 활주시켜, 그후 테스트 트레이에 IC를 옮겨 쌓는 장소를 로우더부라 정의하면, 언로우더부(400)로부터 이 로우더부에 이르는 테스트 트레이의 경로의 도중의 위치, 로우더부로부터 테스트헤드(104)에 이르는 테스트 트레이의 경로의 도중의 위치 및 테스트헤드(104)로부터 언로우더부(400)에 이르는 테스트 트레이의 경로의 도중의 위치의 어느 하나의 위치, 혹은 임의의 2개의 위치에 IC검출센서(500)를 설치하면, 상기 실시예의 경우와 마찬가지로, IC시험장치의 신뢰성을 높일 수가 있다. 모든 위치에 IC검출센서(500)를 설치하면 IC시험장치의 신뢰성은 가장 높아지는 것은 말할 것도 없다.
도 4에 IC의 유무를 검출하는 IC검출센서(500)와 이 IC검출센서(500)에 관련하는 회로구성의 일예를 도시한다. 도 1에 도시하는 바와 같이 이 실시예에서는 4개의 IC검출센서(500)가 설치되어 있으므로, 도 4에서는 이들 4개의 IC검출센서를 500A∼500D로서 도시하다. 이들 IC검출센서(500A∼500D)의 각각의 검출신호는 빛이 통과한 상태(광원(501)의 빛이 수광기(502)에 수광된 상태)에서 L논리(저논리 레벨)를 출력하고, 한편, 테스트 트레이상에서의 IC의 존재 위치를 검출하는 타이밍 검출센서(504)는 반사광을 수광하면 L논리를 출력하는 것으로, 이하, 설명한다.
도 5에 도시하는 바와 같이, 타이밍 검출센서(504)는 4각형 프레임(12)에 붙인 반사마크(503A)를 검출하지 않을 때에는 H논리(고논리 레벨)를 출력하고, 반사마크(503A)를 검출하면 L논리를 출력하므로, 반사마크(503A)를 검출할 때 마다 L논리신호(S1-1, S1-2,...)(도 5a)를 출력한다. S1-1는 제1의 반사마크를 검출한 신호, S1-2는 제2의 반사마크를 검출한 신호를 나타낸다. IC검출센서(500A∼500D)는 각각 반사마크(503A)의 거의 중앙위치 부근에서 IC캐리어(16)에 형성된 관통구멍(16A)의 투과광을 수광하고, 관통구멍(16A)이 통과하는 사이, L논리로 저하하는 신호(S2-2, S2-2,...), (도 5b)를 출력한다. 도 5b에 예시한 파형에서는 S2-1은 L논리신호이므로 IC가 존재하지 않는 경우의 IC검출센서의 검출신호이지만, S2-2는 H논리이므로 IC가 존재하는 경우의 검출신호이다. 더욱 검출신호(S2-1, S2-2)이외의 L논리신호(N1, N2, N3, N4, N5)는 각각 도 2 및 도 3으로부터 이해될 수 있는 바와 같이, IC캐리어(16)에 형성된 슬릿(16B)와 인접하는 IC캐리어(16) 상호간에 형성되는 틈새(16C)를 각각 통과하는 빛에 의하여 발생되는 검출신호이다.
타이밍 검출센서(504)의 검출신호(S1-1, S1-2,...)는 끼워둠 신호발생회로(505)에 공급된다. 끼워둠 신호발생회로(505)는 검출신호(S1-1, S1-2,...)의 하강과 상승의 타이밍으로 끼워둠 신호(1NT-1, 1NT-2)를 발생한다(도 5c). 이들 끼워둠 신호(1NT-1, 1NT-2)는 제어기(507)에 공급된다. 제어기(507)는 하강의 타이밍으로 발생된 끼워둠 신호(1NT-1)에 의하여 끼움동작을 개시하고, 상승의 타이밍으로 발생된 끼워둠 신호(1NT-2)에 의하여 끼움 동작을 종료한다. 제어기(507)는 예를들면 마이크로 컴퓨터로 구성된다. 마이크로 컴퓨터는 주지하는 바와 같이, 일반적으로 CPU로 불리우는 중앙연산처리장치(507A)와 프로그램 등을 격납한 ROM(read only memory)(507B)과 해독한 데이터 등을 일시 기억하는 RAM(random acces memory)(507C)와 입력포트(570D)와 출력포트(507E)와 끼워둠용의 입력포트(507F)등에 의하여 구성되어 있다. 끼워둠신호(1NT-1, 1NT-2)는 끼워둠용의 입력포트(507F)를 통하여 중앙연산처리장치(507A)에 들어가서, 중앙연산처리장치(507A)에 끼움 동작을 실행시킨다. 중앙연산처리장치(507A)는 끼움 동작의 개시마다 출력포트(507E)를 통하여 도 5d에 도시하는 클리어 신호(CLR)를 출력한다. 이 클리어신호(CLR)는 4개의 IC검출센서(500A∼500D)의 검출신호를 각각 래치하는 래치회로(506A∼506D)에 공급되어, 이들 래치회로(506A∼506D)의 상태를 클리어(리세트)한다. 각 래치회로(506A∼506D)의 래치출력은 클리어되므로서 도 5e에 도시하는 바와 같이, H논리로 반전한다. 래치회로(506A)에는 IC검출센서(500A)에 의하여 검출된 관통구멍(16A)에 의하여 발생된 신호(S2-1, S2-2,..)와 슬릿(16B)등에 의하여 발생된 신호(N1, N2, N3, N4, N5)가 입력된다. 다른 래치회로(506A∼506D)도 꼭같고, IC검출센서(500B∼500D)에 의하여 검출된 관통구멍(16A)에 의하여 발생된 신호와 슬릿(16B)등에 의하여 발생된 신호가 각각 입력된다.
래치회로(506A∼506D)는 H논리를 래치하고 있는 상태에서 대응하는 IC검출센서(500A∼500D)의 검출신호가 L논리로 하강하면, 그 래치출력은 H논리로부터 L논리로 하강한다. 따라서 타이밍 검출센서(504)가 반사마크(503A)를 검출하고, 끼움 개시 시점에서 모든 래치회로(506A∼506D)를 클리어한 직후에 IC검출센서(500A∼500D)의 출력이 L논리로 하강하면, 각 래치회로(506A∼506D)는 래치출력을 L논리로 반전한다. 도 5e에 도시하는 시점(T1)은 이 사상(事象)을 도시한다.
반사마크(503A)가 타이밍 검출센서(504)의 위치를 통과하면, 끼움 동작이 종료한다. 이때, 중앙연속처리장치(507A)는 도 5f에 도시하는 해독 지령신호(RED)를 발생하고, 입력포트(507D)를 통하여 각 래치회로(506A∼506D)의 래치출력을 RAM(507C)에 해독한다. 해독한 결과가 L논리이면 IC캐리어(16)에 IC가 존재하지 않는 것이 판명한다. IC캐리어(16)에 IC가 존재하는 경우에는 도 5e의 시점(T2) 이후에 도시하는 바와 같이, 래치회로(500A)의 래치출력은 H논리로 유지된 상태로 유지되기 때문에, 제어기(507)는 예를들면 이 예에서는 시점(T2) 이후에 있어서 래치회로(506A)에 관하여는 H논리를 RAM(507C)에 해독하는 것으로 된다. 이 H논리가 RAM(507C)에 해독됨으로서 중앙연산처리장치(507A)는 IC의 존재를 검지하고, 예를들면 표시기(508)에 IC의 존재를 나타내는 표시를 행한다. 표시기(508)는 각 래치회로(506A∼506D)의 각각에 관하여 따로 따로 표시할 수 있도록 구성되어 있다. 또, 반사마크(503A)의 개수를 계수함으로서, 테스트 트레이(TST)상의 IC캐리어(16)의 위치를 특정하여 표시할 수도 있다.
상술한 바와 같이 IC검출센서(500A∼500D)는 IC캐리어(16)에 형성된 관통구멍(16A) 이외의 장소에 있어서도 투과광을 검출한다. 즉, IC캐리어(16)에는 관통구멍(16A) 이외에 슬릿(16B)과 인접하는 IC캐리어(16) 상호간의 틈새(16C)가 존재한다. 따라서 이들 슬릿(16B) 및 틈새(16C)에 의하여 도 5b에 도시하는 바와 같이 잡음신호(N1, N2, N3, N4, N5)가 발생하였다고 하면, 도 5에 도시하는 파형의 예에서는 잡음신호(N1, N5)는 래치회로(506A)가 H논리를 래치하고 있는 상태일 때에 발생된 것을 알수 있다. 따라서, 이 경우에는 잡음신호(N1, N5)에 의하여 래치회로(506A)의 래치내용이 L논리로 고쳐 쓰여지지만, 이 잘못된 데이터는 다음에 반사마크(503A)가 도래한 시점에서 각 래치회로가 클리어되므로서 제거된다. 이리하여 잡음신호(N1∼N5)가 존재하더라도 제어기(507)는 잘못된 데이터를 읽어내는 일은 없다.
상기 실시예에서는 제어기(507)는 래치회로(506A∼506D)가 L논리를 래치하고 있는 상태를 정상으로서 그 동작을 설명하였다. 이 논리는 언로우더부(400)로부터 로우더부(300)로 이송되는 모든 IC캐리어(16)가 빈 것으로 되어 있어야 할 테스트 트레이(TST)에 IC가 존재하는가의 여부를 검출하는 경우에 사용된다. 이에 대하여, 래치회로(506A∼506D)가 H논리를 래치하고 있는 상태를 정상으로 제어기(507)에 판정시킬 수도 있다. 이 논리는 로우더부(300)에서 IC를 테스트 트레이에 탑재한 후, 언로우더부(410)에 테스트 트레이가 배출될때까지 사이에 IC가 테스트 트레이(TST)로부터 낙하하였는가의 여부를 검출하는 경우에 사용할 수가 있다. 따라서 도 4를 참조하여 설명한 IC검출방법은 IC가 존재하는 경우, IC가 없어졌을 경우의 어느 검출에도 이용할 수 있다.
더욱 상기 실시예에서는 IC캐리어(16)의 테스트 트레이상에서의 존재위치(IC캐리어(16)에 형성한 관통구멍(16A)의 위치)를 검출하는 타이밍 마크로서 반사마크(503A)와 비반전마크(503B)로 구성된 타이밍 마크(503)를 사용한 경우에 대하여 설명하였지만, 반사마트(503A) 및 비반사마크(503B) 대신에 테스트 트레이의 이동방향에 관하여 소정의 간격으로 4각형 프레임(12)에 슬릿(관통구멍)을 형성하고, 이 슬릿에 의하여 IC캐리어(16)에 형성한 관통구멍(16A)의 위치를 특정하도록 구성할 수도 있다. 이 경우, 타이밍 검출센서는 슬릿을 통과하는 빛을 검출함으로서, 혹은 슬릿 이외로 부터는 빛이 반사되도록 구성하여, 반사광이 수광되지 않는 것으로, 슬릿의 위치를 검출하도록 구성하면 된다.
도 6은 타이밍 마크 검출방법의 다른 예를 도시하다. 이 예에서는 타이밍 마크로서 반사마크(503A)에 대신하여 각 IC캐리어(16)에 설치되어 있는 위치결정용 핀 삽입구멍(22)을 사용한 경우를 도시한다. 각 위치결정용 핀 삽입구멍(22)은 도 3으로부터 이해할 수 있는 바와 같이, 테스트 트레이의 이동방향에 관하여 관통구멍(16A)과 거이 같은 위치에 형성되어 있으므로, 테스트 트레이의 이동방향에 관하여 소정의 간격으로 사각형 프레임(12)에 슬릿(관통구멍)을 형성하지 않더라도, 이 위치결정용 핀 삽입구멍(22)에 의하여 IC캐리어(16)에 형성한 관통구멍(16A)의 위치를 특정할 수가 있다.
도 6에 도시하는 실시예에서는 테스트 트레이(TST)의 이동방향과 직각인 방향으로 동시에 테스트 트레이의 길이방향(이동방향)의 중심선의 양측에 있어서 가장 외측에 위치하는 위치결정용 핀 삽입구멍(22)을 타이밍 마크로서 이용하는 경우를 도시한다. 즉, 이 실시예에서는 테스트 트레이에 장착된 IC캐리어(16)의 행수(테스트 트레이의 이동방향과 평행인 IC캐리어 배열의 수)가 4이므로, 1번째와 4번째의 배열인 양 외측배열의 IC캐리어(16)의 위치결정용 핀 삽입구멍(22)중 외측에 위치하는 편의 구멍(22)을 타이밍 마크로서 이용하고 있다. 따라서, 테스트 트레이의 상측 또는 하측의 소정위치에 이들 위치결정용 핀 삽입구멍(22)을 검출하는 타이밍 검출센서(504A, 504B)를 설치한다. 이들 타이밍 검출센서(504A, 504B)는 위치결정용 핀 삽입구멍(22)을 통과하는 빛을 검출함으로서 위치결정용 핀 삽입구멍(22)의 위치를 검출한다. 테스트 트레이의 이동방향과 평행한 각 IC캐리어 배열의 관통구멍(16A)을 검출하는 IC검출센서(500A∼500D)는 상기 실시예와 꼭같이 배치하면 된다.
이 경우의 IC검출회로의 구성을 도 7에 도시한다. 도 7에는 4열 전부의 IC캐리어 배열의 관통구멍(16A)을 검출하는 구성을 도시하지만, 각 배열에 관한 회로구성은 모두 같기 때문에 여기서는 1번째의 배열에 관한 회로구성과 동작에 대하여만 설명하는 것으로 한다.
1번째의 배열의 관통구멍(16A)을 검출하는 회로는 타이밍 검출센서(504A, 504B)와 이들 타이밍 검출센서(504A, 504B)가 출력하는 검출신호를 꺼내는 노어(NOR) 게이트 NOR과, IC검출센서(500A)의 검출신호를 꺼내는 앤드(AND) 게이트 AND와, 타이밍 검출센서(504A, 504B)가 위치결정용 핀 삽입구멍(22)을 검출하고 있는 상태에 있어서 IC검출센서(500A)가 관통구멍(16A)의 투과광을 검출한 것을 L논리신호로서 기억하고, 또, IC가 존재한 경우에는 CIC검출센서(500A)가 관통구멍(16A)의 투과광을 검출하지 않는 경우에는) H논리신호를 기억하고, 각각 출력하는 제1플립플롭(FF1)과, 이 제1플립플롭(FF1)이 한번이라도 IC의 존재를 검출하여 한번이라도 H논리를 출력하면, 그 H논리를 거두어들여 테스트 트레이(TST)가 통과할 때까지 그 상태를 유지하는 제2플립플롭(FF2)에 의하여 구성되어 있다.
노어 게이트(NOR)는 도 8a에 도시하는 바와 같이, 타이밍 검출센서(504A,504B)가 함께 위치결정용 핀 삽입구멍(22)을 검출할 때 마다 H논리로 되는 타이밍 신호(QA)를 출력한다.
이 타이밍신호(QA)는 제1플립플롭(FF1)의 클록단자(CK)에 공급되므로, 제1플립플롭(FF1)은 타이밍신호(QA)의 상승의 타이밍으로 그 데이터 단자(D)에 인가되고 있는 H논리를 읽어낸다.
IC검출센서(500A)는 IC캐리어(16)에 IC가 존재하지 않으면 관통구멍(16A)의 투과광을 검출하여 L논리로 상승하고, 관통구멍(16A)이 통과할 때까지의 사이 L논리에 머무는 도 8b에 도시하는 신호(QB)를 출력한다. 이 신호(QB)는 제1플립플롭(FF1)의 클리어 단자(CL)에 공급되므로, 제1플립플롭(FF1)은 신호(QB)의 하강의 타이밍에서 클리어(리세트)되어 L논리를 기억하고 이들 출력한다. 제1플립플롭(FF1)의 출력신호(Q1)를 도 8c에 도시한다. 출력신호(Q1)는 타이밍 신호(QA)의 상승의 타이밍(T1)에서 H논리로 상승하고, 신호(QB)의 하강의 타이밍(T2)에서 L논리로 되돌아간다.
타이밍 신호(QA)의 하강의 타이밍으로 제2플립플롭(FF2)이 제1플립플롭(FF1)의 출력의 논리상태를 읽어 넣는다. 이 경우, 제1플립플롭(FF1)의 출력이 L논리이면 제2플립플롭(FF2)는 언제 까지나 L논리의 상태를 유지한다.
도 8에 도시하는 파형예는 1번째의 배열의 2개째의 IC캐리어(16)에 IC가 존재하는 것을 도시하고 있다. 따라서, 2개 째의 타이밍신호(QA)가 H논리로 상승하고 있는 기간동안, 앤드게이트(AND)는 H논리를 계속출력한다. 따라서, 2개 째의 타이밍 신호(QA)의 하강의 타이밍(T3)으로 제2플립플롭(FF2)은 제1플립플롭(FF1)이 출력하는 H논리를 읽어 넣는 것으로 된다(도 8e).
제2플립플롭(FF2)은 자기의 출력신호를 오알(OR) 게이트(OR1)를 통하여 그 데이터 단자(D)에 귀환 하고 있으므로, 한번 H논리를 읽어 넣으면, 제1플립플롭(FF1)의 출력이 변화하더라도 도 8d에 도시하는 리세트 신호(RET)가 L논리로 하강하는 타이밍(T4)까지 H논리를 계속 출력한다.
각 IC캐리어 배열에 대응하여 설치된 IC검출회로의 일부를 구성하는 제2플립플롭(FF2)의 출력을 오알게이트(OR2)에 공급하여 그들의 논리합을 취하고, 출력단자(70)에 출력함으로서, 출력단자(70)에는 도 8e에 도시하는 출력신호(OUT)가 출력된다.
출력단자(70)에 H논리가 출력된 것으로 인하여, 테스트 트레이(TST)상에 IC가 남겨져 있음을 알수 있다. 따라서, 이 출력단자(70)의 출력신호(OUT)를 예를들면 제어기(도시하지 않음)에 입력함으로서, 제어기로부터 경보를 내거나, 핸들러의 동작을 정지시키는 등의 제어를 실행시킬 수가 있다.
더욱 도 7의 실시예는 빈 것이어야할 테스트 트레이(TST)상에 IC가 남겨져 있는 것을 검출하는 경우에 적용한 사례이지만, IC캐리어(16)내에 IC가 존재하지 않는 경우에 제1플립플롭(FF1)에 H논리를 기억시켜, IC가 존재하는 경우에 L논리를 기억시키도록 회로구성하고, 제1플립플롭(FF1)에 기억된 H논리를 타이밍 신호(QA)의 하강의 타이밍으로 제2플립플롭(FF2)에 기억시키도록 구성하면 로우더부(300)에서 테스트 트레이(TST)에 쌓은 IC가 언로우더부(400)에 테스트 트레이가 반출될때까지 사이에, 테스트 트레이로부터 낙하한 것을 검출하는 경우에도 이용할 수가 있다.
더욱이 본발명은 봉형상의 매거진이라고 부르는 IC수납용기에 수납되는 IC에서도, 범용 트레이에 수납되는 IC에서도, 테스트 트레이에 바꾸어 쌓아서 테스트부에 반송하여 시험하고, 시험결과의 데이터에 근거하여 여러 종류의 처리를 행하는 구성으로 되어 있는 매거진 트레이 겸용의 핸들러를 접속한 IC시험장치에도 적용될 수 있고 동일한 작용효과가 얻어지는 것은 물론이다. 이 방식의 핸들러를 사용하는 경우에는 봉형상의 매거진을 수평상태에서 경사져 내부의 IC를 자중에 의해 자연활주시켜, 그후 테스트 트레이에 IC를 바꾸어 쌓는 경우를 로우더부라고 정의한다.
이상 설명한 바와 같이, 본 발명에 의하면, 비워져야 할 테스트트레이(TST)에 IC가 남겨져 있는 것을 검출하는 구성을 부가하였기 때문에, 로우더부(봉형상의 매거진에서 취출된 IC를 테스트 트레이에 바꾸어 쌓는 경우를 포함)에 있어서, 남겨진 IC의 위에, 새롭게 IC를 겹쳐 쌓아 탑재되어 버린다고 하는 오동작이 일어나는 것을 방지할 수 있다. 따라서, IC가 예컨대 항온조(101)의 내부에서 넘쳐서 떨어져 아래쪽의 반송장치를 파손시켜 버린다고 하는 것 같은 사고가 일어나는 것을 방지할 수 있다. 또한, 겹쳐서 탑재된 IC가 넘쳐서 떨어지지 않고 언로우더부(400)로 반출되어, 아래쪽의 IC의 시험결과에 따라서 상측의 IC가 분류되어 버린다고 하는 것과 같은 잘못된 분류가 생기는 것을 방지할 수 있다.
더욱이, 본 발명에 의하면, 테스트부에서의 테스트중에 혹은 테스트부로부터 언로우더부(400)에 테스트트레이가 반송되는 사이에, IC가 테스트트레이로부터 넘쳐서 떨어졌다고 해도, 그 넘쳐서 떨어진 사상을 검출할 수 있다. 따라서, IC가 존재하지 않은 테스트트레이상의 IC캐리어로부터, 기억장치에 기억한 시험결과에 따라서, IC를 가상적으로 분류하여 버린다고 하는 오동작을 방지할 수 있어, 결국, IC가 존재하지 않은 테스트트레이상의 IC캐리어에 대한 분류동작을 중지시키는 수 있어, 분류작업에 요하는 시간을 단축할 수 있다.
또한, 본 발명에 의하면, 로우더부로부터 테스트부에 테스트트레이가 반송되는 사이에 IC가 낙하하는 사고나, 로우더부에서 테스트트레이에 피시험 IC를 적재하는 것이 가능하지 않고, 피시험 IC가 적재되지 않은 채로 테스트부로 반송된 경우와 같이, 테스트부에 운반된 테스트트레이(TST)에 빈 IC캐리어가 존재하더라도, 이 빈 IC캐리어를 검출할 수 있으므로, 빈 IC캐리어에 대해서는 시험을 중지시킬 수 있다. 그 결과, 쓸모없는 시험을 행하지 않게 되기 때문에, 시험시간이 단축가능하고, 신뢰성이 높은 IC 시험장치를 제공할 수 있다.
게다가 본 발명에 의하면, 타이밍 마크에 의해 IC캐리어에 IC가 존재하는지의 여부를 검출하도록 구성되므로, 테스트 트레이상의 IC의 존재/부존재를 확실히 검출할 수가 있다.
또, 이상의 설명으로서는 반도체장치로서 IC를 예로 들어 설명하였지만, IC 이외의 다른 반도체장치를 시험하는 시험장치에도 본 발명이 적용될 수 있고, 동일한 작용효과를 얻을 수 있는 것은 말할 필요도 없다.

Claims (28)

  1. 반도체 테스터의 테스트헤드를 배치한 항온테스트부; 와
    로우더부와, 언로우더부를 구비한 핸들러부; 와
    각각이 반도체 디바이스 탑재용의 복수의 디바이스 캐리어를 가진 복수의 테스트트레이;
    를 구비하고,
    핸들러부의 로우더부에 반송되어 정지상태에 있는 하나의 테스트트레이의 각 디바이스 캐리어에 피시험반도체 디바이스를 각각 탑재하고, 이 테스트트레이를 상기 로우더부에서 테스트부로 반송하여 그곳에서 테스트헤드를 통하여 테스터에서 반도체 디바이스를 시험하고, 시험종료후, 시험을 마친 반도체 디바이스를 탑재한 테스트트레이를 상기 테스트부에서 핸들러부의 언로우더부로 반출하고, 이 언로우더부에 있어서 상기 테스트트레이상의 시험을 마친 반도체 디바이스를 범용 트레이에 옮겨 쌓고,
    비게 된 테스트트레이를 상기 언로우더부에서 로우더부로 반송하여 상기 동작을 반복하도록 구성되어 있는 반도체 디바이스 시험장치에 있어서,
    반도체 디바이스의 제1검출센서와 타이밍 검출센서를 더 구비하고, 상기 반도체 디바이스의 제1검출센서는 상기 언로우더부에서 상기 로우더부로의 테스트트레이의 반송경로중에 설치되며,
    상기 테스트트레이는 그 위에 상기 복수의 디바이스 캐리어를 테스트트레이의 반송방향과 평행한 방향의 복수의 디바이스 캐리어 종렬과, 테스트트레이의 반송방향과 직각인 방향의 복수의 디바이스 캐리어 횡렬을 형성하도록 유지하며, 또, 테스트트레이의 반송방향에 평행한 사이드 프레임에 테스트트레이상의 상기 복수의 디바이스 캐리어 횡렬에 대응하는 위치에 일련의 타이밍 마크를 가지고,
    상기 타이밍 검출센서가 상기 일련의 타이밍 마크를 검출하는 타이밍과 동기하여 이 반도체 디바이스의 제1검출센서가 상기 언로우더부에서 상기 로우더부로 반송되는 테스트트레이상의 디바이스 캐리어중에 반도체 디바이스가 남겨져 있는가의 여부를 검출하는 것을 특징으로 하는 반도체 디바이스 시험장치.
  2. 반도체테스터의 테스트헤드를 배치한 항온테스트부; 와
    로우더부와, 언로우더부를 구비한 핸들러부;와
    각각이 반도체디바이스 탑재용의 복수의 디바이스 캐리어를 가진 복수의 테스트 트레이를 구비하고,
    핸들러부의 로우더부에 있어서 테스트 트레이의 디바이스캐리어에 피시험 반도체디바이스를 탑재하고, 이 테스트 트레이를 상기 로우더부로부터 테스트부로 반송하여 그곳에서 테스트헤드를 통하여 테스터에서 반도체디바이스를 시험하고, 시험종료후, 시험을 마친 반도체디바이스를 탑재한 테스트 트레이를 상기 테스트부로 부터 핸들러부의 언로우더부로 반출하고, 이 언로우더부에 있어서 상기 테스트 트레이상의 시험을 마친 반도체디바이스를 범용 트레이에 옮겨 쌓고, 비게 된 테스트 트레이를 상기 언로우더부로부터 상기 로우더부로 반송하여 상기 동작을 반복하도록 구성되어 있는 반도체디바이스 시험장치에 있어서,
    반도체디바이스의 제2검출센서와 타이밍검출센서를 더 구비하고, 상기 반도체디바이스의 제2검출센서는, 상기 테스트부에서 상기 언로우더부로의 테스트트레이의 반송경로중에 설치되며,
    상기 테스트트레이는 그 위에 상기 복수의 디바이스캐리어를, 테스트트레이의 반송방향과 평행한 방향의 복수의 디바이스캐리어 종렬과, 테스트트레이의 반송방향과 직각인 방향의 복수의 디바이스캐리어 횡렬을 형성하도록 유지하고, 또한, 테스트트레이의 반송방향에 평행한 사이드프레임에 테스트트레이상의 상기 복수의 디바이스캐리어 횡렬에 대응하는 위치에 일련의 타이밍마크를 가지며,
    상기 타이밍검출센서가 상기 일련의 타이밍마크를 검출하는 타이밍과 동기하여 이 반도체디바이스의 제2검출센서가, 상기 테스트부에서 상기 언로우더부를 향하여 반송되는 테스트트레이상에 빈 반도체디바이스 캐리어가 존재하는가 아닌가를 검출하는 것을 특징으로 하는 반도체디바이스 시험장치.
  3. 반도체테스터의 테스트헤드를 배치한 항온테스트부; 와
    로우더부와, 언로우더부를 구비한 핸들러부;와
    각각이 반도체디바이스 탑재용의 복수의 디바이스 캐리어를 가진 복수의 테스트 트레이를 구비하고,
    핸들러부의 로우더부에 있어서 테스트 트레이의 디바이스캐리어에 피시험 반도체디바이스를 탑재하고, 이 테스트 트레이를 상기 로우더부로부터 테스트부로 반송하여 그곳에서 테스트헤드를 통하여 테스터에서 반도체디바이스를 시험하고, 시험종료후, 시험을 마친 반도체디바이스를 탑재한 테스트 트레이를 상기 테스트부로부터 핸들러부의 언로우더부로 반출하고, 이 언로우더부에 있어서 상기 테스트 트레이상의 시험을 마친 반도체디바이스를 범용 트레이에 옮겨 쌓고, 빈 것으로 된 테스트 트레이를 상기 언로우더부로부터 로우더부로 반송하여 상기 동작을 반복하도록 구성되어 있는 반도체디바이스 시험장치에 있어서,
    반도체디바이스의 제3검출센서와 타이밍검출센서를 더 구비하고, 상기 반도체디바이스의 제3검출센서는, 상기 로우더부에서 상기 테스트부로의 테스트트레이의 반송경로중에 설치되며,
    상기 테스트트레이는 그 위에 상기 복수의 디바이스캐리어를, 테스트트레이의 반송방향과 평행한 방향의 복수의 디바이스캐리어 종렬과, 테스트트레이의 반송방향과 직각인 방향의 복수의 디바이스캐리어 횡렬을 형성하도록 유지하고, 또한, 테스트트레이의 반송방향에 평행한 사이드프레임에 테스트트레이상의 상기 복수의 디바이스캐리어 횡렬에 대응하는 위치에 일련의 타이밍마크를 가지며,
    상기 타이밍검출센서가 상기 일련의 타이밍마크를 검출하는 타이밍과 동기하여 이 반도체디바이스의 제3검출센서가, 상기 로우더부에서 상기 테스트부를 향하여 반송되는 테스트트레이상에 빈 반도체디바이스 캐리어가 존재하는가 아닌가를 검출하는 것을 특징으로 하는 반도체디바이스 시험장치.
  4. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 핸들러부는 봉형상의 매거진이라 칭해지는 반도체디바이스 수납용기에 수납되어 있는 반도체디바이스라도 , 범용 트레이에 수납되어 있는 반도체디바이스라도, 테스트 트레이에 옮겨쌓아 테스트부로 반송하여 시험하고, 언로우더부에 있어서 시험결과의 데이터에 의거하여 시험을 마친 반도체디바이스에 대하여 여러 가지 처리를 행하도록 구성되어 있는 매거진 ·트레이 겸용형의 핸들러이고, 상기 로우더부는 상기 매거진에서 배출된 반도체디바이스를 테스트 트레이에 옮겨쌓는 장소인 것을 특징으로 하는 반도체디바이스 시험장치.
  5. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 핸들러부는 상기 로우더부에 있어서 범용 트레이에 수납되어 있는 반도체디바이스를 테스트 트레이에 옮겨쌓아서 테스트부로 반송하여 시험하고, 언로우더부에 있어서 시험결과의 테이터에 의거하여 시험을 마친 반도체디바이스에 대하여 여러 가지 처리를 행하도록 구성되어 있는 수평반송방식이라 칭해지는 핸들러인 것을 특징으로 하는 반도체디바이스 시험장치.
  6. 제 1 항에 있어서, 상기 반도체디바이스 시험장치는 반도체디바이스의 제2검출센서와 타이밍검출센서를 더 구비하고, 상기 반도체디바이스의 제2검출센서는,
    상기 테스트부에서 상기 언로우더부로의 테스트트레이의 반송경로중에 설치되며,
    상기 테스트트레이는 그 위에 상기 복수의 디바이스캐리어를, 테스트트레이의 반송방향과 평행한 방향의 복수의 디바이스캐리어 종렬과, 테스트트레이의 반송방향과 직각인 방향의 복수의 디바이스캐리어 횡렬을 형성하도록 유지하고, 또한, 테스트트레이의 반송방향에 평행한 사이드프레임상에 테스트트레이상의 상기 복수의 디바이스캐리어 횡렬에 대응하는 위치에 일련의 타이밍마크를 가지며,
    상기 타이밍검출센서가 상기 일련의 타이밍마크를 검출하는 타이밍과 동기하여 상기 반도체디바이스의 제2검출센서가, 상기 언로우더부에서 상기 로우더부로 반송되는 테스트트레이상의 디바이스 캐리어중에 반도체디바이스가 남아있는가 여부를 검출하고, 반도체디바이스의 제2검출센서가 상기 테스트부에서 상기 언로우더부를 향하여 반송되는 테스트트레이상에 빈 반도체디바이스 캐리어가 존재하는가 여부를 검출하는 것을 특징으로 하는 반도체디바이스 시험장치.
  7. 제 1 항에 있어서, 상기 반도체 디바이스 시험장치는 반도체디바이스의 제3검출센서와 타이밍검출센서를 더 구비하고, 상기 반도체디바이스의 제3검출센서는,
    상기 로우더부에서 상기 테스트부로의 테스트트레이의 반송경로중에 설치되며,
    상기 테스트트레이는 그 위에 상기 복수의 디바이스캐리어를, 테스트트레이의 반송방향과 평행한 방향의 복수의 디바이스캐리어 종렬과, 테스트트레이의 반송방향과 직각인 방향의 복수의 디바이스캐리어 횡렬을 형성하도록 유지하고, 또한, 테스트트레이의 반송방향에 평행한 사이드프레임상에 테스트트레이상의 상기 복수의 디바이스캐리어 횡렬에 대응하는 위치에 일련의 타이밍마크를 가지며,
    상기 타이밍검출센서가 상기 일련의 타이밍마크를 검출하는 타이밍과 동기하여 상기 반도체디바이스의 제1검출센서가, 상기 언로우더부에서 상기 로우더부로 반송되는 테스트트레이상의 디바이스캐리어중에 반도체디바이스가 남아있는가 여부를 검출하고, 반도체디바이스의 제3검출센서가 상기 로우더부에서 상기 테스트부를 향하여 반송되는 테스트트레이상에 빈 반도체디바이스 캐리어가 존재하는가 여부를 검출하는 것을 특징으로 하는 반도체디바이스 시험장치.
  8. 제 1 항에 있어서, 상기 반도체디바이스 시험장치는 반도체디바이스의 제2검출센서와 반도체디바이스의 제3검출센서와 타이밍검출센서를 더 구비하고, 상기 반도체디바이스의 제2검출센서는,
    상기 테스트부에서 상기 언로우더부로의 테스트트레이의 반송경로중에, 상기 반도체디바이스의 제3검출센서는 상기 로우더부에서 상기 테스트부로의 테스트트레이의 반송경로중에 각각 설치되며,
    상기 테스트트레이는 그 위에 상기 복수의 디바이스캐리어를, 테스트트레이의 반송방향과 평행한 방향의 복수의 디바이스캐리어 종렬과, 테스트트레이의 반송방향과 직각인 방향의 복수의 디바이스캐리어 횡렬을 형성하도록 유지하고, 또한, 테스트트레이의 반송방향에 평행한 사이드프레임상에 테스트트레이상의 상기 복수의 디바이스캐리어 횡렬에 대응하는 위치에 일련의 타이밍마크를 가지며,
    상기 타이밍검출센서가 상기 일련의 타이밍마크를 검출하는 타이밍과 동기하여 상기 반도체디바이스의 제1검출센서가 상기 언로우더부에서 상기 로우더부로 반송되는 테스트트레이상의 디바이스 캐리어중에 반도체디바이스가 남아있는가 여부를 검출하고, 반도체디바이스의 제2검출센서가 상기 테스트부에서 상기 언로우더부를 향하여 반송되는 테스트트레이상에 빈 반도체디바이스 캐리어가 존재하는가 여부를 검출하고, 반도체디바이스의 제3검출센서가 상기 로우더부에서 상기 테스트부를 향하여 반송되는 테스트트레이상에 빈 반도체디바이스 캐리어가 존재하는가 여부를 검출하는 것을 특징으로 하는 반도체디바이스 시험장치.
  9. 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항중 어느 한항에 있어서, 각 상기 반도체디바이스 검출센서는 복수의 유닛센서를 구비하고, 이들 복수의 유닛센서는 테스트 트레이의 이동방향과 직각인 방향으로 일렬로 배열되며, 더욱 각 유닛센서는 테스트 트레이상의 각 반도체디바이스 캐리어 종렬에 대응하여 각각 설치되어있고, 또한 각 유닛센서는 광원과 이 광원으로부터의 광을 검지하는 수광부와의 쌍으로 이루어지며, 디바이스캐리어를 투과하는 투과광을 검출하는 광센서인 것을 특징으로 하는 반도체디바이스 시험장치.
  10. 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항중 어느 한항에 있어서, 각 상기 반도체디바이스 검출센서는 복수의 유닛센서를 구비하고, 이들 복수의 유닛센서는 테스트 트레이의 이동방향과 직각인 방향으로 일렬로 배열되며, 또한 각 유닛센서는 테스트 트레이상의 각 반도체디바이스 캐리어 종렬에 대응하여 각각 설치되어 있고, 상기 타이밍검출센서가 타이밍 마크를 검출하는 타이밍과 동기하여 상기복수의 유닛센서가 이 타이밍마크에 대응한 디바이스캐리어 횡렬의 복수의 디바이스 캐리어내에 반도체디바이스가 탑재되어 있는가 아닌가를 검출하는 것을 특징으로 하는 반도체디바이스 시험장치.
  11. 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항중 어느 한항에 있어서, 각 상기 반도체디바이스 검출센서는 복수의 유닛센서를 구비하고, 이들 복수의 유닛센서는 테스트 트레이의 이동방향과 직각인 방향으로 일렬로 배열되며, 또한 각 유닛센서는 테스트 트레이상의 각 반도체디바이스 캐리어 종렬에 대응하여 각각 설치되어 있고, 또한 각 유닛센서는 반도체디바이스의 금속부분을 검출하는 근접 스위치인 것을 특징으로 하는 반도체디바이스 시험장치.
  12. 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항중 어느 한항에 있어서, 각 상기 반도체디바이스 검출센서는 복수의 유닛센서를 구비하고, 이들 복수의 유닛센서는 테스트 트레이의 이동방향과 직각인 방향으로 일렬로 배열되며, 또한 각 유닛센서는 테스트 트레이상의 각 반도체디바이스 캐리어 종렬에 대응하여 각각 설치되어 있고, 또한, 각 유닛센서는 패턴 인식기능을 갖는 카메라인 것을 특징으로 하는 반도체디바이스 시험장치.
  13. 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항중 어느 한항에 있어서, 상기 타이밍 검출센서는 반사광을 검출하는 광센서이고, 상기 테스트 트레이의 프레임에설치된 타이밍 마크는 빛을 반사하는 마크이고, 상기 타이밍 검출센서는 상기 프레임에 설치된 광반사 마크로부터 반사되는 빛을 검출하고, 이 반사광의 검출과 동기하여 상기 반도체디바이스 검출센서로부터 출력되는 검출신호에 의하여, 반도체디바이스의 유무를 판정하는 것을 특징으로 하는 반도체디바이스 시험장치.
  14. 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항중 어느 한항에 있어서, 상기 타이밍 검출센서는 반사광을 검출하는 광센서이고, 상기 테스트 트레이의 프레임에 설치된 타이밍 마크는 빛을 반사하지 않는 비광반사 마크이고, 상기 테스트 트레이의 프레임은 빛을 반사하는 재료로 형성되어 있고, 상기 타이밍 검출센서는 상기 프레임에 설치된 비광반사 마크를 검출하고, 이 비광반사 마크의 검출과 동기하여 상기 반도체디바이스 검출센서로부터 출력되는 검출신호에 의하여, 반도체디바이스의 유무를 판정하는 것을 특징으로 하는 반도체디바이스 시험장치.
  15. 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항중 어느 한항에 있어서, 상기 타이밍 검출센서는 투과광을 검출하는 광센서이고, 상기 테스트 트레이의 프레임에 설치된 상기 타이밍 마크는 빛을 투과하는 슬릿이고, 상기 타이밍 검출센서는 상기 프레임에 설치된 상기 슬릿을 투과하는 빛을 검출하고, 이 투과광의 검출과 동기하여 상기 반도체디바이스 검출센서로부터 출력되는 검출신호에 의하여, 반도체디바이스의 유무를 판정하는 것을 특징으로 하는 반도체디바이스 시험장치.
  16. 제 1 항 내지 제 3 항 및 제 6 항 내지 제 8 항중 어느 한항에 있어서, 상기 타이밍 검출센서는 투과광을 검출하는 광센서이고, 상기 테스트 트레이의 프레임에 설치된 상기 타이밍 마크는 상기 테스트 트레이에 장착되는 반도체디바이스 캐리어의 각각에 형성된 빛을 투과하는 위치결정용 핀 삽입구멍이며, 상기 타이밍 검출센서는 상기 위치결정용 핀 삽입구멍을 투과하는 빛을 검출하고, 이 투과광의 검출과 동기하여 상기 반도체디바이스 검출센서로부터 출력되는 검출신호에 의하여, 반도체디바이스의 유무를 판정하는 것을 특징으로 하는 반도체디바이스 시험장치.
  17. 제 13 항에 있어서, 상기 반사 마크 또는 비반사 마크는 상기 테스트 트레이의 이동방향으로 배열된 테스트 트레이의 반도체디바이스 캐리어의 각각의 중심부분과 대응하는 상기 테스트 트레이의 프레임의 이동방향에 평행한 한쪽의 변에 설치된 것을 특징으로 하는 반도체디바이스 시험장치.
  18. 제 9 항에 있어서, 상기 각 반도체디바이스 검출센서의 유닛센서는 광원과 수광기로 구성되어 있고, 상기 광원이 테스트 트레이의 이동하는 평면의 한쪽측에 배치되며, 상기 수광기가 상기 테스트 트레이의 이동하는 평면의 반대측에 배치되고, 테스트 트레이에 장착되는 각 반도체디바이스 캐리어의 바닥부의 중앙부 근방에 관통구멍을 형성하고, 상기 광원으로부터의 빛이 이 관통구멍을 통과하는가의 여부를 상기 수광기로 검출하고, 반도체디바이스의 유무를 판정하는 것을 특징으로 하는 반도체디바이스 시험장치.
  19. 제 10 항에 있어서, 상기 반도체디바이스 검출센서는,
    상기 타이밍 검출센서로부터 타이밍 마크를 검출할 때 마다 출력되는 한쪽의 레벨의 논리신호에 의하여 끼워둠 신호를 발생하는 끼워둠 신호발생회로와,
    상기 복수개의 유닛센서의 검출신호를 각각 래치하는 대응하는 수의 래치회로와,
    중앙연산 처리장치, 프로그램 등을 격납한 ROM, 판독한 데이터등을 일시 기억하는 RAM, 상기 래치회로의 출력신호가 공급되는 입력포트, 상기 끼워둠 신호 발생회로의 끼워둠 신호가 공급되는 끼워둠용 입력포트, 및 출력포트를 포함하는 제어기를 구비하고 있는 것을 특징으로 하는 반도체디바이스 시험장치.
  20. 제 10 항에 있어서, 상기 반도체디바이스 검출센서는,
    상기 복수개의 유닛센서의 검출신호를 꺼내는 앤드(AND) 게이트와,
    상기 타이밍 검출센서가 타이밍 마크를 검출하고 있는 상태에 있어서 상기 유닛센서가 반도체디바이스 캐리어의 관통구멍을 통과하는 투과광을 검출하였을 때에 한쪽 레벨의 논리신호를 기억, 그리고 출력하고, 상기 유닛센서가 반도체디바이스 캐리어의 관통구멍을 통과하는 투과광을 검출하지 않는 경우에는 다른 편의 레벨의 논리신호를 기억, 그리고 출력하는 제1플립플롭과,
    이 제1플립플롭이 한번이라도 반도체디바이스의 존재를 검출하여 상기 다른편의 레벨의 논리신호를 출력하면, 그 논리신호를 받아들여 테스트 트레이가 통과할때까지 그 상태를 유지하는 제2플립플롭을 구비하고 있는 것을 특징으로 하는 반도체디바이스 시험장치.
  21. 테스터부와 핸들러부를 구비하고, 핸들러부의 로우더부로 반송되어 정지상태에 있는 테스트트레이에 피시험 반도체디바이스를 전송, 탑재하고, 이 테스트 트레이를 상기 로우더부로부터 핸들러부의 테스트부로 반송하여 반도체디바이스를 시험하고, 시험 종료후, 시험을 마친 반도체디바이스를 탑재한 테스트 트레이를 상기 테스트부로부터 핸들러부의 언로우더부로 반출하고, 이 언로우더부에 있어서 상기 테스트 트레이상의 시험을 마친 반도체디바이스를 범용트레이에 옮겨 쌓고, 빈 것으로 된 테스트 트레이를 상기 언로우더부로부터 상기 로우더부로 반송하여 상기 동작을 반복하도록 구성되어 있는 반도체디바이스 시험장치로 테스트 트레이 상의 반도체 디바이스를 검출하는 방법에 있어서,
    테스트 트레이가 반송되어 있는 사이에, 이 테스트 트레이에 그 한쪽측에서 빛을 조사하여 장착된 복수개의 반도체디바이스 캐리어의 각각의 바닥부에 형성된 관통구멍을 통과하는 빛을 검출하는 단계와,
    상기 테스트 트레이의 프레임에, 이 테스트 트레이의 이동방향에 관하여 소정의 간격으로 설치된 타이밍 마크를 검출하는 단계와,
    상기 타이밍 마크가 검출되고 있는 사이에, 상기 테스트 트레이의 반도체디바이스 캐리어에 형성된 관통구멍을 통과하는 빛이 검출되면, 그 반도체디바이스 수납부에는 반도체디바이스가 존재하지 않는다고 판단하고, 상기 테스트 트레이의반도체디바이스 캐리어에 형성된 관통구멍을 통과하는 빛이 검출되지 않을 때에는 그 반도체디바이스 캐리어에는 반도체디바이스가 존재한다고 판단하는 단계로 이루어지는 것을 특징으로 하는 반도체디바이스 검출방법.
  22. 제 1 항에 있어서, 알람회로를 더 구비하고, 상기 반도체 디바이스의 제1검출센서는 상기 언로우더부에서 상기 로우더부로 반송되는 테스트트레이상의 디바이스 캐리어중에 반도체 디바이스가 남겨져 있는가의 여부를 감시하여 남겨져 있는 반도체 디바이스의 존재를 검출할 때에 검출신호를 발생하고, 상기 알람회로는 상기 반도체 디바이스의 제1검출센서로부터의 검출신호에 응하여 경보를 발하는 것을 특징으로 하는 반도체 디바이스 시험장치.
  23. 제 2 항에 있어서, 알람회로를 더 구비하고, 상기 반도체 디바이스의 제2검출센서는 상기 테스트부에서 상기 언로우더부로 반송되는 테스트트레이상에 빈 반도체 디바이스 캐리어가 존재하는가의 여부를 감시하여 존재를 검출할 때에 검출신호를 발생하고, 상기 알람회로는 상기 반도체 디바이스의 제2검출센서로부터의 검출신호에 응하여 경보를 발하는 것을 특징으로 하는 반도체 디바이스 시험장치.
  24. 제 3 항에 있어서, 알람회로를 더 구비하고, 상기 반도체 디바이스의 제3검출센서는 상기 로우더부에서 상기 테스트부를 향하여 반송되는 테스트트레이상에 빈 반도체 디바이스 캐리어가 존재하는가의 여부를 감시하여 존재를 검출할 때에검출신호를 발생하고, 상기 알람회로는 상기 반도체 디바이스의 제3검출센서로부터의 검출신호에 응하여 경보를 발하는 것을 특징으로 하는 반도체 디바이스 시험장치.
  25. 제 6 항에 있어서, 알람회로를 더 구비하고, 상기 반도체 디바이스의 제1검출센서는 상기 언로우더부에서 상기 로우더부로 반송되는 테스트트레이상의 디바이스 캐리어중에 반도체 디바이스가 남겨져 있는가의 여부를 감시하여 존재를 검출할 때에 검출신호를 발생하고, 상기 반도체 디바이스의 제2검출센서는 상기 테스트부에서 상기 언로우더부로 반송되는 테스트 트레이상에 빈 반도체 디바이스 캐리어가 존재하는가 여부를 감시하여 존재를 검출할 때에 검출신호를 발생하고, 상기 알람회로는 상기 반도체 디바이스의 제1 및 제2검출센서로부터의 검출신호에 응하여 경보를 발하는 것을 특징으로 하는 반도체 디바이스시험장치.
  26. 제 7 항에 있어서, 알람회로를 더 구비하고, 상기 반도체 디바이스의 제1검출센서는 상기 언로우더부에서 상기 로우더부로 반송되는 테스트트레이상의 디바이스 캐리어중에 반도체 디바이스가 남겨져 있는가의 여부를 감시하여 존재를 검출할 때에 검출신호를 발생하고, 상기 반도체 디바이스의 제3검출센서는 상기 로우더부에서 상기 테스트부로 반송되는 테스트 트레이상에 빈 반도체 디바이스 캐리어가 존재하는가 여부를 감시하여 존재를 검출할 때에 검출신호를 발생하고, 상기 알람회로는 상기 반도체 디바이스의 제1 및 제3검출센서로부터의 검출신호에 응하여 경보를 발하는 것을 특징으로 하는 반도체 디바이스시험장치.
  27. 제 8 항에 있어서, 알람회로를 더 구비하고, 상기 반도체 디바이스의 제1검출센서는 상기 언로우더부에서 상기 로우더부로 반송되는 테스트트레이상의 디바이스 캐리어중에 반도체 디바이스가 남겨져 있는가의 여부를 감시하여 존재를 검출할 때에 검출신호를 발생하고, 상기 반도체 디바이스의 제2검출센서는 상기 테스트부에서 상기 언로우더부로 반송되는 테스트 트레이상에 빈 반도체 디바이스 캐리어가 존재하는가 여부를 감시하여 존재를 검출할 때에 검출신호를 발생하고, 상기 반도체 디바이스의 제3검출센서는 상기 로우더부에서 상기 테스트부로 반송되는 테스트 트레이상에 빈 반도체 디바이스 캐리어가 존재하는가 여부를 감시하여 존재를 검출할 때에 검출신호를 발생하고, 상기 알람회로는 상기 반도체 디바이스의 제1, 제2, 및 제3검출센서로부터의 검출신호에 응하여 경보를 발하는 것을 특징으로 하는 반도체 디바이스시험장치.
  28. 제 14 항에 있어서, 상기 반사 마크 또는 비반사 마크는 상기 테스트 트레이의 이동방향으로 배열된 테스트 트레이의 반도체디바이스 캐리어의 각각의 중심부분과 대응하는 상기 테스트 트레이의 프레임의 이동방향에 평행한 한쪽의 변에 설치된 것을 특징으로 하는 반도체디바이스 시험장치.
KR1019970012460A 1996-04-05 1997-04-04 반도체디바이스시험장치 KR100355422B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8343096 1996-04-05
JP96-83430 1996-04-05
JP32415196A JP3417528B2 (ja) 1996-04-05 1996-12-04 Ｉｃ試験装置
JP96-324151 1996-12-04

Publications (2)

Publication Number Publication Date
KR19980063277A KR19980063277A (ko) 1998-10-07
KR100355422B1 true KR100355422B1 (ko) 2002-11-18

Family

ID=26424453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012460A KR100355422B1 (ko) 1996-04-05 1997-04-04 반도체디바이스시험장치

Country Status (7)

Country Link
US (1) US6111246A (ko)
JP (1) JP3417528B2 (ko)
KR (1) KR100355422B1 (ko)
CN (1) CN1115721C (ko)
DE (1) DE19713986B4 (ko)
SG (1) SG60052A1 (ko)
TW (1) TW365596B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG90713A1 (en) 1995-07-28 2002-08-20 Advantest Corp Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus
JP3805888B2 (ja) * 1998-03-20 2006-08-09 株式会社アドバンテスト Ｉｃ試験装置
US6483102B1 (en) * 2000-07-18 2002-11-19 Advanced Micro Devices, Inc. Method and apparatus for inspection of misplaced integrated circuits in a tray stack
US6563301B2 (en) * 2001-04-30 2003-05-13 Nokia Mobile Phones Ltd. Advanced production test method and apparatus for testing electronic devices
US6485991B1 (en) 2001-05-24 2002-11-26 Advanced Micro Devices, Inc. System and method for output track unit detection and safe storage tube removal
SG101510A1 (en) * 2001-11-08 2004-01-30 Ultratera Corp Reflecting sheet for use in integrated circuit test machine
JP3835271B2 (ja) * 2001-12-04 2006-10-18 セイコーエプソン株式会社 部品検出方法、部品検出装置、ｉｃハンドラ及びｉｃ検査装置
CN100350259C (zh) 2002-04-25 2007-11-21 株式会社爱德万测试 电子部件试验装置
JPWO2003091741A1 (ja) * 2002-04-25 2005-09-02 株式会社アドバンテスト 電子部品試験装置
DE112005001751T5 (de) * 2004-07-23 2007-05-10 Advantest Corp. Prüfgerät für elektronische Bauelemente und Verfahren zur Konfiguration des Prüfgerätes
CN100370260C (zh) * 2004-08-19 2008-02-20 思达科技股份有限公司 多晶粒针测装置
KR100610778B1 (ko) * 2004-12-03 2006-08-09 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100560729B1 (ko) * 2005-03-22 2006-03-14 미래산업 주식회사 반도체 소자 테스트용 핸들러
US7362090B2 (en) * 2005-03-30 2008-04-22 Intel Corporation Automated tray transfer device for prevention of mixing post and pre-test dies, and method of using same
CN1891591B (zh) * 2005-07-06 2011-05-04 上海华虹Nec电子有限公司 一种机械手自动硅片取放系统及方法
WO2009104267A1 (ja) * 2008-02-21 2009-08-27 株式会社アドバンテスト 電子部品の移載方法およびそれを実行するための制御プログラム
KR100946334B1 (ko) * 2008-03-25 2010-03-09 세크론 주식회사 테스트 트레이, 트레이 식별 장치 및 이를 포함하는 테스트핸들러
KR100955495B1 (ko) * 2008-10-08 2010-04-30 미래산업 주식회사 테스트 핸들러
CN101799483B (zh) * 2010-04-13 2012-03-21 北京盈和工控技术有限公司 测试机收纳装置
KR101515168B1 (ko) * 2010-04-30 2015-04-27 (주)테크윙 테스트핸들러용 개방장치
KR101499574B1 (ko) * 2010-06-15 2015-03-10 (주)테크윙 모듈아이씨 핸들러 및 모듈아이씨 핸들러에서의 로딩방법
KR102026357B1 (ko) * 2013-04-17 2019-11-04 (주)테크윙 반도체소자 테스트용 핸들러
KR101999623B1 (ko) * 2013-05-10 2019-07-16 (주)테크윙 반도체소자 테스트용 핸들러의 트레이 적재장치
KR102043633B1 (ko) * 2014-01-21 2019-11-13 (주)테크윙 반도체소자 테스트용 핸들러
TWI567409B (zh) * 2015-01-06 2017-01-21 All Ring Tech Co Ltd Blanking detection method and device
TW201632915A (zh) * 2015-03-11 2016-09-16 All Ring Tech Co Ltd 電子元件檢測方法及裝置
TWI551873B (zh) * 2015-03-13 2016-10-01 Hon Tech Inc Electronic components operating equipment
US20180059176A1 (en) * 2016-08-26 2018-03-01 Delta Design, Inc. Offline vision assist method and apparatus for integrated circuit device vision alignment
KR101880950B1 (ko) * 2016-09-02 2018-07-23 허경삼 트레이 내 반도체 칩을 점검하기 위한 장치, 이를 위한 방법 및 이 방법을 수행하는 응용 프로그램이 기록된 컴퓨터 판독 가능한 기록매체
MX2019009399A (es) * 2017-02-10 2019-11-05 Optofidelity Oy Procedimiento, un probador todo en uno y producto de programa informatico.
JP2020012748A (ja) * 2018-07-19 2020-01-23 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置
CN108828383A (zh) * 2018-08-13 2018-11-16 深圳市亚派光电器件有限公司 光电元件测试系统及方法
JP7245639B2 (ja) 2018-12-14 2023-03-24 株式会社アドバンテスト センサ試験装置
DE102019004463A1 (de) * 2019-06-25 2020-12-31 Yamaichi Electronics Deutschland Gmbh Testkontaktor
JP7453891B2 (ja) * 2020-10-06 2024-03-21 日本航空電子工業株式会社 電気部品検査器具
KR20230030767A (ko) * 2021-08-26 2023-03-07 (주)테크윙 전자부품 테스터용 핸들러 및 전자부품 테스트용 핸들러에서의 전자부품 촬영방법
KR102632531B1 (ko) * 2023-10-12 2024-01-31 김성준 핸들러 시스템에서 검사대상인 반도체 소자의 온도 변화를 감지하는 서비스 제공 장치, 방법 및 프로그램

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA660104A (en) * 1963-03-26 W. Clukey Rodney Testing and sorting apparatus
US3655041A (en) * 1970-04-23 1972-04-11 Integrated Mechanical Systems Electronic component handler and tester
US3896935A (en) * 1973-11-26 1975-07-29 Ramsey Eng Co Integrated circuit handler
US4170290A (en) * 1977-02-28 1979-10-09 Motorola, Inc. Lift and feed mechanism for high speed integrated circuit handler
JPS6035279A (ja) * 1983-08-08 1985-02-23 Hitachi Ltd 位置検出装置
DE3340182A1 (de) * 1983-11-07 1985-05-15 Hans Heinrich 8000 München Willberg Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin
DE3340183A1 (de) * 1983-11-07 1985-05-15 Ekkehard Ing.(Grad.) 8011 Zorneding Ueberreiter Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin
US4691831A (en) * 1984-06-25 1987-09-08 Takeda Riken Co., Ltd. IC test equipment
JPS61290373A (ja) * 1985-06-19 1986-12-20 Hitachi Hokkai Semiconductor Ltd エ−ジング方法及び装置
JPS6221533A (ja) * 1985-07-22 1987-01-29 東罐興業株式会社 包装箱の製造方法および製造装置
JPS6292645A (ja) * 1985-10-18 1987-04-28 Iwatsu Electric Co Ltd 電話機回路
US4776747A (en) * 1986-01-03 1988-10-11 Motorola Inc. High speed integrated circuit handler
US4869636A (en) * 1987-06-24 1989-09-26 Reid-Ashman Manufacturing, Inc. Handler for IC packages
US4926118A (en) * 1988-02-22 1990-05-15 Sym-Tek Systems, Inc. Test station
DE3912589A1 (de) * 1989-04-17 1990-10-25 Ekkehard Ueberreiter Einrichtung zum testen von elektronischen bauelementen mit einer ladestation, einer teststation und eine entladestation fuer die bauelemente
JPH0339665A (ja) * 1989-07-05 1991-02-20 Nec Corp Ｉｃのハンドリング装置
JPH03138956A (ja) * 1989-10-23 1991-06-13 Nec Corp ハンドラ
JPH03141657A (ja) * 1989-10-26 1991-06-17 Tokyo Electron Ltd 検査装置
JP2710703B2 (ja) * 1991-05-21 1998-02-10 三菱電機株式会社 半導体製品の成形・仕分け収納方法およびその収納装置
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
JPH05256897A (ja) * 1992-03-11 1993-10-08 Nec Corp Ｉｃテストシステム
JPH0658986A (ja) * 1992-08-07 1994-03-04 Fujitsu Miyagi Electron:Kk 半導体試験装置
JP3095542B2 (ja) * 1992-09-11 2000-10-03 株式会社東芝 ポリシラン配向膜の製造方法
US5319353A (en) * 1992-10-14 1994-06-07 Advantest Corporation Alarm display system for automatic test handler
DE4338445A1 (de) * 1993-11-10 1995-05-11 Heraeus Voetsch Gmbh Verfahren und Vorrichtung zum Temperieren und Prüfen von elektronischen, elektromechanischen und mechanischen Baugruppen
JPH0815373A (ja) * 1994-06-30 1996-01-19 Advantest Corp Ｉｃハンドラ用デバイス搬送装置
TW287235B (ko) * 1994-06-30 1996-10-01 Zenshin Test Co
KR100206644B1 (ko) * 1994-09-22 1999-07-01 오우라 히로시 반도체 디바이스의 자동검사장치 및 방법
JP3134738B2 (ja) * 1995-09-28 2001-02-13 安藤電気株式会社 ハンドリングシステム

Also Published As

Publication number Publication date
SG60052A1 (en) 1999-02-22
JP3417528B2 (ja) 2003-06-16
TW365596B (en) 1999-08-01
DE19713986A1 (de) 1997-11-13
CN1115721C (zh) 2003-07-23
US6111246A (en) 2000-08-29
KR19980063277A (ko) 1998-10-07
CN1169028A (zh) 1997-12-31
DE19713986B4 (de) 2005-06-16
JPH09325173A (ja) 1997-12-16

Similar Documents

Publication Publication Date Title
KR100355422B1 (ko) 반도체디바이스시험장치
WO1997005496A1 (fr) Testeur de dispositif a semiconducteur et systeme de test de dispositif a semiconducteur comportant plusieurs testeurs
KR100258426B1 (ko) 반도체 디바이스 시험장치
US5865319A (en) Automatic test handler system for IC tester
KR100292831B1 (ko) 반도체디바이스시험장치
US7642799B2 (en) Test chip socket and method for testing a chip
KR100287980B1 (ko) Ic시험장치
KR100747078B1 (ko) 반송장치 및 전자부품 핸들링 장치
KR20080009186A (ko) 집적회로 시험장치
KR100381854B1 (ko) 부품 핸들링 장치
KR101158064B1 (ko) 전자부품 시험장치 및 전자부품의 시험방법
US4754555A (en) Apparatus for inspecting the coplanarity of leaded surface mounted electronic components
KR102352458B1 (ko) 전자 부품 시험 장치용 캐리어
JP2003066104A (ja) インサートおよびこれを備えた電子部品ハンドリング装置
US20080252317A1 (en) Apparatus for testing system-in-package devices
KR100295703B1 (ko) 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템
JPH08233899A (ja) Ｉｃのコンタクト機構
US20020079468A1 (en) Autohandler and method for controlling the same
JP2003167020A (ja) 浮き検出方法、浮き検出装置、ｉｃハンドラ及びｉｃ検査装置
KR100305683B1 (ko) 번인테스터용번인보드
KR19980071417A (ko) 반도체 디바이스 시험장치
KR20100074247A (ko) 반송장치 및 전자부품 핸들링 장치
JP2005172492A (ja) 半導体パッケージのテストシステム及びテスト方法
JPH1082828A (ja) 半導体デバイス試験装置
CN109884455B (zh) 承载盘组件和辨识系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J206 Request for trial to confirm the scope of a patent right
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20050322

Effective date: 20060228

J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE REQUESTED 20050322

Effective date: 20060228

J2X1 Appeal (before the patent court)

Free format text: CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE

Free format text: INVALIDATION

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR INVALIDATION

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20060330

Effective date: 20070118

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR INVALIDATION REQUESTED 20070212

Effective date: 20100128

J122 Written withdrawal of action (patent court)
FPAY Annual fee payment

Payment date: 20100910

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee