DE19723434A1 - Halbleiterbauelement-Testgerät - Google Patents
Halbleiterbauelement-TestgerätInfo
- Publication number
- DE19723434A1 DE19723434A1 DE19723434A DE19723434A DE19723434A1 DE 19723434 A1 DE19723434 A1 DE 19723434A1 DE 19723434 A DE19723434 A DE 19723434A DE 19723434 A DE19723434 A DE 19723434A DE 19723434 A1 DE19723434 A1 DE 19723434A1
- Authority
- DE
- Germany
- Prior art keywords
- test
- semiconductor
- semiconductor component
- carrier
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement-Testgerät zum Testen von
einem oder mehreren Halbleiterbauelementen, insbesondere von einem oder mehreren, typische
Beispiele für Halbleiterbauelemente darstellenden, integrierten Halbleiterschaltungselementen (im
folgenden auch als IC oder ICs bezeichnet) daraufhin, ob der IC oder die ICs normal arbeiten
oder nicht. Insbesondere bezieht sich die vorliegende Erfindung auf ein Halbleiterbauelement-Testgerät
des Typs, bei dem ein oder mehrere zu testende ICs (IC im Test) zum Zwecke des
Testens auf ein Test-Tablett geladen werden und zusammen mit dem Test-Tablett zu einem
Testabschnitt transportiert werden, in dem die ICs mit Sockeln eines Testkopfs (eine zum Anle
gen und Aufnehmen von verschiedenen elektrischen, für den Test erzeugten Signalen dienende
Komponente des Testgeräts) in elektrischen Kontakt gebracht werden, während sie sich auf
dem Test-Tablett befinden, um hierdurch den elektrischen Test der ICs durchzuführen, wonach
die getesteten ICs aus dem Testabschnitt heraustransportiert und dann in Abhängigkeit von den
Daten der Testergebnisse in auslegungskonforme oder akzeptable bzw. fehlerfreie Bauteile und
nicht-auslegungskonforme oder fehlerhafte Bauteile sortiert werden.
Viele der (üblicherweise als Testabschnitt bezeichneten) elektrischen Abschnitte eines Halblei
terbauelement-Testgeräts, die zum Anlegen eines Testsignals mit einem vorbestimmten Muster
an ein zu testendes Halbleiterbauelement, das heißt eine im Test befindliche Einrichtung (übli
cherweise auch als DUT bezeichnet), und zum Messen der elektrischen Eigenschaften der
Bauelemente dienen, weisen eine mit ihnen verbundene Halbleiterbauelement-Transport- und
Handhabungs- oder Bearbeitungseinrichtung (üblicherweise auch als Handhabungseinrichtung
bezeichnet) auf, die die Halbleiterbauelemente zu einem Testabschnitt transportiert, die Bauele
mente mit Sockeln eines Testkopfs in dem Testabschnitt in elektrischen Kontakt bringt, die
getesteten Halbleiterbauelemente nach dem Abschluß des Testvorgangs aus dem Testabschnitt
herausfördert, und die Bauelemente in Abhängigkeit von den Daten der Testergebnisse in akzep
table Bauteile und fehlerhafte Bauteile sortiert. In dem vorliegenden Text wird das Testgerät,
umfassend den Testabschnitt und die mit ihm verbundene oder einstückig ausgebildete Handha
bungseinrichtung der oben beschriebenen Art, als "Halbleiter-Testgerät" bezeichnet. In der
nachfolgenden Offenbarung wird die vorliegende Erfindung unter Bezugnahme auf ICs, die typi
sche Beispiele für Halbleiterbauelemente darstellen, zum Zwecke der Erläuterung beschrieben.
Im folgenden wird zunächst unter Bezugnahme auf die Fig. 4 und 5 der allgemeine Aufbau eines
herkömmlichen IC-Testgeräts beschrieben, das mit einer an ihm angebrachten Handhabungsein
richtung versehen ist, die als "horizontales Transportsystem" bzw. "Horizontal-Transportsystem"
bezeichnet wird. Das dargestellte IC-Testgerät weist einen Kammerabschnitt 100 zum
Testen von ICs wie etwa von Halbleiterspeichern, die auf einem Test-Tablett TST aufgebracht
sind und auf dem Test-Tablett TST transportiert werden, einen IC-Speicherabschnitt oder
IC-Lagerabschnitt 200, in dem ICs, die einem Test zu unterziehen sind (das heißt zu testende ICs)
aussortiert werden und die getesteten ICs aussortiert und an bestimmter Stelle gelagert werden,
einen Belade- bzw. Beschickungsabschnitt 300, bei dem die zu testenden ICs, die ein Benutzer
zuvor auf ein für allgemeinen Einsatz dienendes Tablett (Kunden-Tablett) KST aufgebracht hat,
zu einem Test-Tablett TST, das hohen und/oder niedrigen Temperaturen widerstehen kann,
übertragen und auf dieses umgesetzt werden, und einen Entladeabschnitt 400 auf, bei dem die
getesteten ICs, die auf dem Test-Tablett TST aus dem Kammerabschnitt 100 heraustranspor
tiert wurden, nachdem sie einem Test in der Testkammer bzw. dem Kammerabschnitt 100
unterzogen wurden, von dem Test-Tablett TST auf ein oder mehrere für allgemeinen Einsatz
ausgelegte Tabletts KST für eine Umsetzung auf diese Tabletts KST transportiert werden. Der
Entladeabschnitt 400 ist allgemein derart aufgebaut, daß die getesteten ICs auf der Grundlage
der Daten der Testergebnisse in entsprechende Kategorien sortiert bzw. klassifiziert werden und
sie dann auf die entsprechenden, für allgemeinen Einsatz ausgelegten Tabletts aufgebracht
werden.
Der Kammerabschnitt 100 weist eine Konstanttemperaturkammer oder thermostatische Kammer
(Thermostatkammer) 101, die zum Aufnehmen der zu testenden und auf dem Test-Tablett TST
aufgebrachten ICs und zum Ausüben einer gezielten Temperaturbelastung auf die ICs bei hoher
oder niedriger Temperatur dient, eine Testkammer 102 zum Bewirken eines elektrischen Tests
bezüglich der ICs, die der Temperaturbelastung in der Konstanttemperaturkammer 101 unterzo
gen wurden, und eine Kammer 103 zum Beseitigen der Temperaturbelastung auf, die zum
Entfernen der auf die ICs in der Testkammer 102 ausgeübten Temperaturbeanspruchung dient.
Die Testkammer 102 enthält einen in ihr befindlichen Testkopf 104 des Testgeräts, führt unter
schiedliche elektrische, zum Testen dienende Signale über den Testkopf 104 zu den zu testen
den und in elektrischem Kontakt mit an dem Testkopf 104 montierten Sockeln befindlichen ICs
zu, nimmt als Antwort bzw. Reaktion erhaltene Signale von den ICs ab und leitet diese zu dem
Testabschnitt des Testgeräts.
Jedes der Test-Tabletts TST wird in einer umlaufenden Weise von dem Beschickungsabschnitt
über die Konstanttemperaturkammer 101 des Kammerabschnitts 100, die Testkammer 102 des
Kammerabschnitts 100, die im Kammerabschnitt 100 enthaltene Kammer 103 zur Beseitigung
der Temperaturbelastung und den Entladeabschnitt 400 in dieser Reihenfolge zu dem
Beschickungsabschnitt 300 bewegt. Die Konstanttemperaturkammer 100 und die Kammer 103
zu Beseitigung der Temperaturbelastung sind größer als die Testkammer 102 und weisen nach
oben gerichtete Abschnitte auf, die jeweils über die Oberseite der Testkammer 102 hinausra
gen. Wie in Fig. 5 gezeigt ist, erstreckt sich zwischen den nach oben vorstehenden Abschnitten
der Konstanttemperaturkammer 101 und der Kammer 103 zur Beseitigung der Temperatur
belastung eine Basis-Platte 105, auf der eine Test-Tablett-Transporteinrichtung 108 angebracht
ist, die zum Transportieren des Test-Tabletts TST aus der Kammer 103 zur Beseitigung der
Temperaturbelastung zu der Konstanttemperaturkammer 101 dient.
Wenn auf die zu testenden ICs in der Konstanttemperaturkammer 101 eine durch eine hohe
Temperatur verursachte Temperaturbelastung (eine thermische Streßbeanspruchung) ausgeübt
wurde, kühlt die Kammer 103 zur Beseitigung der Temperaturbelastung die getesteten ICs auf
Raumtemperatur mittels eines Blasvorgangs ab, wonach die ICs zu dem Entladeabschnitt 400
transportiert werden. Wenn auf der anderen Seite eine durch eine niedrige Temperatur von
beispielsweise -30°C ausgeübte Temperaturbelastung (eine Tieftemperaturbeanspruchung) auf
die zu testenden ICs in der Konstanttemperaturkammer 101 ausgeübt wurde, erwärmt die
Kammer 103 zur Beseitigung der Temperaturbelastung die getesteten ICs mittels warmer Luft
oder einer Heizeinrichtung bis zu einer Temperatur, bei der sich kein Tauniederschlag auf den
ICs bildet, wonach die ICs dann aus der Kammer 103 zur Beseitigung der Temperaturbelastung
heraus und zu dem Entladeabschnitt 400 transportiert werden.
Das Test-Tablett TST mit den darauf in dem Beschickungsabschnitt aufgebrachten ICs wird von
dem Beschickungsabschnitt zu der Konstanttemperaturkammer 101 in dem Kammerabschnitt
100 gefördert. Die Konstanttemperaturkammer 101 weist eine vertikale Transporteinrichtung
bzw. Vertikaltransporteinrichtung auf, die in ihr montiert ist und die dazu ausgelegt ist, eine
Mehrzahl von Test-Tabletts TST (zum Beispiel neun Test-Tabletts) in der Form eines Stapels zu
halten. Bei dem dargestellten Beispiel stapelt die vertikale Transporteinrichtung die transportier
ten Test-Tabletts derart, daß ein Test-Tablett, das neu von dem Beschickungsabschnitt 300
aufgenommen wird, an der obersten Position des Stapels gehalten wird, wohingegen das an der
Bodenseite befindliche Test-Tablett zu der Testkammer 102 gefördert wird. Die auf dem ober
sten Test-Tablett TST befindlichen, zu testenden ICs werden einer vorbestimmten Temperatur
belastung bei hoher oder niedriger Temperatur ausgesetzt, während das zugehörige Test-Tablett
TST aufeinanderfolgend von der Oberseite zu der Bodenseite des Stapels durch eine vertikal
nach unten gerichtete Bewegung der vertikalen Transporteinrichtung bewegt wird und/oder
solange wartet, bis das unmittelbar vorhergehende Test-Tablett aus der Testkammer 102
herausgebracht worden ist. Der Testkopf 104 ist in der Testkammer 102 in deren mittleren
Bereich angeordnet, und es wird jedes der Test-Tabletts TST, die jeweils einzeln aus der
Konstanttemperaturkammer 101 heraustransportiert werden, auf den Testkopf 104 gefördert,
wobei sie bei der konstanten Temperatur gehalten werden. Eine vorbestimmte Anzahl der ICs
aus den auf dem zugeordneten Test-Tablett TST befindlichen ICs wird elektrisch mit IC-Buchsen
bzw. IC-Sockeln (nicht gezeigt) verbunden, die an dem Testkopf 104 angebracht sind. Dies wird
im weiteren Text noch näher beschrieben. Nach Abschluß des mit Hilfe des Testkopfs bewirkten
Tests bezüglich aller ICs, die auf einem Test-Tablett TST angeordnet sind, wird das Test-Tablett
TST in die Kammer 103 zur Beseitigung der Temperaturbelastung transportiert, bei der die auf
die getesteten ICs auf dem zugehörigen Test-Tablett einwirkende Temperaturbelastung beseitigt
wird und die getesteten ICs auf die Umgebungstemperatur oder Raumtemperatur zurückge
bracht werden. Anschließend wird das Test-Tablett TST zu dem Entladeabschnitt 400 ausgege
ben.
Ähnlich wie die vorstehend näher beschriebene Konstanttemperaturkammer 101 ist auch die
Kammer 103 zur Beseitigung der Temperaturbelastung mit einer vertikalen Transporteinrichtung
(Vertikaltransporteinrichtung) ausgestattet, die dazu ausgelegt ist, eine Mehrzahl von Test-Tabletts
TST (zum Beispiel neun Test-Tabletts) in aufeinandergestapelter Form zu halten. Bei
dem dargestellten Beispiel wird das Test-Tablett TST, das neu von der Testkammer 102 aufge
nommen wird, an der Bodenseite des Stapels gehalten, wohingegen das an der obersten Stelle
befindliche Test-Tablett zu dem Entladeabschnitt 400 ausgegeben wird. Die auf die getesteten
ICs auf dem zugehörigen Test-Tablett einwirkende Temperaturbeanspruchung wird für eine
Rückführung der ICs zu der außerhalb herrschenden Temperatur (Raumtemperatur) abgebaut,
während das zugehörige Test-Tablett TST von der Bodenseite zu der Oberseite des Stapels
aufgrund der vertikal nach oben gerichteten, von der vertikalen Transporteinrichtung hervorge
rufenen Bewegung gefördert wird.
Die getesteten, auf dem Test-Tablett TST getragenen ICs werden zu dem Entladeabschnitt 400
geleitet, bei dem sie in Abhängigkeit von den Testergebnissen in entsprechende Kategorien
aussortiert und von dem Test-Tablett TST auf die entsprechenden, für allgemeinen Einsatz
ausgelegten und den jeweiligen Kategorien zugeordneten Tabletts aufgebracht und in diesen
gelagert werden. Das Test-Tablett TST, das in dieser Weise in dem Entladeabschnitt 400 geleert
wird, wird zu dem Beschickungsabschnitt 300 transportiert, bei dem es erneut mit zu testenden
ICs bestückt wird, die von einem für allgemeinen Einsatz ausgelegten Tablett KST auf das Test-Tablett
TST aufgebracht werden. Im Anschluß hieran werden die gleichen Schritte gemäß dem
vorstehenden erläuterten Ablauf wiederholt.
Wie in Fig. 5 gezeigt ist, kann eine IC-Transporteinrichtung zum Transportieren von ICs von
einem für allgemeinen Einsatz ausgelegten Tablett KST zu einem Test-Tablett TST in dem
Beschickungsabschnitt 300 die Form einer für einen Transport in den Richtungen X und Y
ausgelegten Transporteinrichtung 304 aufweisen, die ein Paar von beabstandeten, parallelen
Schienen 301, die an der Basis-Platte 105 angebracht sind und sich über den Beschickungsab
schnitt 300 in der von vorne nach hinten weisenden Richtung bzw. der Vorwärts- und Rück
wärtsrichtung des Testgeräts (diese Richtung wird hier als die Richtung Y bezeichnet) er
strecken, einen beweglichen Arm 302, der sich zwischen den beiden Schienen 301 erstreckt
und dessen entgegengesetzten Enden an diesen in einer solchen Weise befestigt sind, daß er in
der Richtung Y beweglich ist, und einen beweglichen Kopf 303 aufweisen, der durch den
beweglichen Arm 302 in einer solchen Weise gehalten wird, daß er in derjenigen Richtung
beweglich ist, in der sich der bewegliche Arm 302 erstreckt, das heißt in der von links nach
rechts weisenden Richtung des Testgeräts (diese Richtung wird hier als die Richtung X bezeich
net). Bei dieser Ausgestaltung kann sich der bewegliche Kopf 303 zwischen dem Test-Tablett
TST und dem für allgemeinen Einsatz ausgelegten Tablett KST in der Richtung Y hin- und
herbewegen und kann sich weiterhin entlang des beweglichen Arms 302 in der Richtung X
bewegen.
An der Unterseite des beweglichen Kopfs 303 sind IC-Saugflächen bzw. IC-Saugnäpfe in verti
kaler Richtung beweglich angebracht, die nachfolgend unter Bezugnahme auf Fig. 7 beschrieben
werden. Mit Hilfe einer Kombination aus der Bewegung des beweglichen Kopfes 303 in den
Richtungen X und Y und der nach unten gerichteten Bewegung der Saugnäpfe lassen sich die
Saugnäpfe in Anlage mit den ICs, die auf dem für allgemeinen Einsatz ausgelegten Tablett KST
angeordnet sind, bringen und diese ICs herausheben und an den Saugnäpfen durch Unter
druckansaugung halten, so daß die ICs zu dem Test-Tablett TST übertragbar sind. Die Anzahl
von Saugnäpfen, die an dem beweglichen Kopf 303 abgebracht sind, kann zum Beispiel acht
betragen, so daß insgesamt acht ICs zu einem jeweiligen Zeitpunkt gemeinsam von dem für
allgemeinen Einsatz ausgelegten Tablett KST zu dem Test-Tablett TST transportiert werden
können.
Es ist hierbei anzumerken, daß zwischen den Anhaltepositionen für das für allgemeinen Einsatz
ausgelegte Tablett KST und das Test-Tablett TST eine Einrichtung 305 zum Korrigieren der
Position eines ICs angeordnet ist, die als "Präzisionsausrichteinrichtung" bezeichnet wird. Die
Positionskorrektureinrichtung 305 enthält relativ tiefe Ausnehmungen, in die man die ICs, die an
die Saugnäpfe angezogen sind, nach einmaligem Freigeben hineinfallen läßt, bevor sie zu dem
Test-Tablett TST gefördert werden. Die Ausnehmungen sind jeweils durch vertikal schräg
verlaufende Seitenwände definiert, die aufgrund ihres schrägen Verlaufs die Positionen vorge
ben, an denen die ICs in die Ausnehmungen hineinfallen. Nachdem acht ICs relativ zueinander
mit Hilfe der Positionskorrektureinrichtung 305 präzise positioniert worden sind, werden diese
acht exakt positionierten ICs erneut an die Saugnäpfe angezogen und zu dem Test-Tablett TST
transportiert. Der Grund für die Bereitstellung der Positionskorrektureinrichtung 305 wird im
folgenden erläutert. Die Ausnehmungen des für allgemeinen Einsatz ausgelegten Tabletts TST
zum Halten der ICs sind größenmäßig derart bemessen, daß sie größer sind als die Größe der
ICs, was zu großräumigen Änderungen der Positionen der ICs führen kann, die auf dem für
allgemeinen Einsatz ausgelegten Tablett KST angeordnet sind. Falls demgemäß die ICs als
solche mittels Unterdruck durch die Saugnäpfe herausgegriffen und direkt zu dem Test-Tablett
TST transportiert würden, könnte es manche ICs geben, die nicht erfolgreich in die IC-Lager
ausnehmungen bzw. IC-Halteausnehmungen eingebracht werden, die in dem Test-Tablett TST
ausgebildet sind. Aus diesem Grunde ist die Positionskorrektureinrichtung 305 erforderlich, die
vorstehend beschrieben ist und die bewirkt, daß die ICs matrixförmig exakt so angeordnet
werden, wie es der matrixförmigen Anordnung der IC-Halteausnehmungen entspricht, die in
dem Test-Tablett TST ausgebildet sind.
Der Entladeabschnitt 400 ist mit zwei Sätzen von Transporteinrichtungen 404 für den Transport
in den Richtungen X und Y ausgestattet, die hinsichtlich ihres Aufbaus mit der Transporteinrich
tung 304 für den Transport in den Richtungen X und Y identisch sind, die an dem Be
schickungsabschnitt 300 vorgesehen ist. Die Transporteinrichtungen 404 für den Transport in
den Richtungen X und Y führen die Umsetzung der getesteten ICs von dem Test-Tablett TST,
das zu dem Entladeabschnitt 400 ausgegeben worden ist, auf das für allgemeinen Einsatz
ausgelegte Tablett KST durch. Jeder Satz der Transporteinrichtungen 404 für den Transport in
den Richtungen X und Y weist ein Paar von beabstandeten, parallelen Schienen 401, die derart
angebracht sind, daß sie in der Vorwärts- und Rückwärtsrichtung des Testgeräts (Richtung Y)
verlaufen, einen beweglichen Arm 402, der sich zwischen dem Schienenpaar 401 erstreckt und
der an den entgegengesetzten bzw. äußeren Enden an dem Schienenpaar 401 derart angebracht
ist, daß er in der Richtung Y beweglich ist, und einen beweglichen Kopf 403 auf, der an dem
beweglichen Arm 402 für eine Bewegung entlang des Arms in dessen Längsrichtung, das heißt
in der von rechts nach links weisenden Richtung des Testgeräts (Richtung X), angebracht ist.
Fig. 6 zeigt den Aufbau eines Ausführungsbeispiels des Test-Tabletts TST. Das dargestellte
Test-Tablett TST weist einen rechtwinkligen Rahmen 12 aus, der eine Mehrzahl von in gleichen
gegenseitigen Abständen angeordneten, parallelen Leisten 13 enthält, die zwischen den einan
der gegenüberliegenden, seitlichen Rahmenelementen 12a und 12b des Rahmens angeordnet
sind. Jede der Leisten 13 enthält eine Mehrzahl von mit gleichen gegenseitigen Abständen
angeordneten Montagenasen bzw. Haltevorsprüngen 14, die von den Leisten an deren beiden
Seiten vorstehen. Hierbei sind an jedem seitlichen Rahmenelement 12a, 12b, die den benach
barten Leisten gegenüberliegen, gleichartige, von ihnen vorstehende Haltevorsprünge 14 ange
bracht. Die Haltevorsprünge 14, die von entgegengesetzt liegenden Seiten jeder der Leisten 13
vorstehen, sind derart angeordnet, daß jeder der Haltevorsprünge 14, der von einer Seite der
Leiste 13 vorsteht, zwischen zwei benachbarten Haltevorsprüngen 14 positioniert ist, die von
der entgegengesetzten Seite der Leiste vorstehen. In gleichartiger Weise ist jeder der Haltevor
sprünge 14, die von jedem der seitlichen Rahmenelemente 12a und 12b vorstehen, zwischen
zwei benachbarten Haltevorsprüngen 14 positioniert, die von der gegenüberliegenden Leiste
vorstehen. Zwischen jedem Paar von einander gegenüberliegenden Leisten 13 und zwischen
jedem der seitlichen Rahmenelemente 12a und 12b und den gegenüberliegenden Leisten sind
Räume für die Aufnahme einer Mehrzahl von IC-Trägern 16 derart, daß sich diese gegenüberlie
gen, ausgebildet. Genauer gesagt wird jeder IC-Träger 16 in einer aus einer Anordnung von
rechteckigen Trägerabteilen 15 aufgenommen, die in jedem der Räume definiert bzw. vorgese
hen sind, wobei jedes Abteil 15 zwei versetzte, sich schräg gegenüberliegende Haltevorsprünge
14 enthält, die an den diagonal gegenüberliegenden Ecken des Abteils abgeordnet sind. Bei dem
dargestellten Beispiel, bei dem jede Leiste 13 sechzehn Haltevorsprünge 14 an ihren beiden
Seiten aufweist, sind in jedem der Räume sechzehn Trägerabteile 15 gebildet, in denen sech
zehn IC-Träger 16 angebracht sind. Da vier solcher Räume vorhanden sind, können insgesamt
16 × 4, das heißt 64, IC-Träger in einem Test-Tablett TST montiert werden. Jeder IC-Träger 16
ist auf zwei entsprechenden Haltevorsprüngen 14 angeordnet und an diesen mit Hilfe von Befe
stigungsmitteln 17 befestigt.
Jeder der IC-Träger 16 besitzt identische Form und Größe hinsichtlich seiner äußeren Kontur
und trägt in der Mitte eine IC-Tasche 19, die zum Aufnehmen eines IC-Elements in dem Träger
dient. Bei dem dargestellten Beispiel weist die IC-Tasche 19 die Form einer im wesentlichen
quadratischen Ausnehmung auf. Die Form und die Größe der IC-Tasche 19 sind in Abhängigkeit
von denjenigen des in der Tasche aufzunehmenden IC-Elements 18 festgelegt. Aus diesem
Grund werden jedesmal, wenn die Form und Größe zu testender ICs von denen bereits geteste
ter ICs abweichen, IC-Träger 16 mit IC-Taschen 19 entsprechender Form und Größe zugeführt
und gegen die momentan verwendeten ausgetauscht. Die äußeren Abmessungen der IC-Tasche
19 sind derart bemessen, daß die IC-Tasche lose in dem Raum, der zwischen den einander
gegenüberliegenden Haltevorsprüngen 14 in dem Trägerabteil 15 ausgebildet ist, eingepaßt ist.
Der IC-Träger 16 weist an seinen gegenüberliegenden Enden Flansche auf, die dazu ausgelegt
sind, auf den entsprechenden Haltevorsprüngen 14 aufzuliegen, wobei diese Flansche Monta
gelöcher 21 und durch diese hindurchgehende Löcher 22 aufweisen. Die Montagelöcher 21 sind
dazu ausgelegt, durch sie hindurchgeführte Befestigungsmittel 17 aufzunehmen, während die
Löcher 22 für den Durchtritt von durch sie hindurchgehenden Positionierstiften ausgelegt sind.
Damit die IC-Elemente daran gehindert werden, aus ihrer Position in dem IC-Träger 16 heraus
zugleiten oder sich vollständig aus dem IC-Träger 16 ruckartig herauszubewegen, ist ein Paar
von Sperren bzw. Riegeln 23 an dem IC-Träger 16 angebracht, wie es in Fig. 7 gezeigt ist.
Diese Sperren 23 sind einstückig bzw. integral mit dem Körper des IC-Trägers derart ausgebil
det, daß sie sich von der Basis der IC-Tasche 19 nach oben erstrecken und sind normalerweise
federnd derart vorgespannt, daß die am oberen Ende befindlichen Klauen aufgrund der Nachgie
bigkeit des Harzmaterials, aus dem der IC-Träger hergestellt ist, jeweils in eine auf die gegen
überliegende Klaue gerichtete Richtung vorgespannt sind. Wenn das IC-Element in die IC-Tasche
19 einzubringen ist oder aus der IC-Tasche 19 herauszunehmen ist, werden die oberseitigen
Enden der beiden Riegel 23 mit Hilfe eines Riegelfreigabemechanismus 25 expandiert bzw.
auseinanderbewegt, der an den entgegengesetzten Seiten eines IC-Saugnapfes 24 für das
Herausgreifen eines IC-Elements angeordnet ist. Diese Auseinanderbewegung bzw. Abstands
vergrößerung der beiden Laschen wird durchgeführt, bevor das Einbringen des IC-Elements in
die IC-Tasche 19 oder das Herausnehmen des IC-Elements aus der Tasche bewirkt wird. Wenn
der Riegelfreigabemechanismus 25 außer Eingriff mit den Riegeln bzw. Laschen 23 gebracht
wird, schnappen die Riegel 23 aufgrund ihrer Federkräfte wieder in ihre normale Position
zurück, in der sie den eingebrachten IC mit Hilfe der am oberen Ende angebrachten Klauen der
Riegel 23 in seiner Position halten und eine Verlagerung verhindern.
Der IC-Träger 16 hält ein IC-Element in einer solchen Position, daß dessen Leitungen oder Stifte
18 nach unten freiliegen, wie es in Fig. 8 gezeigt ist. Der Testkopf 104 weist einen an ihm
angebrachten IC-Sockel (IC-Buchse) auf, wobei sich Kontakte 104A des IC-Sockels von der
oberseitigen Fläche des Testkopfes 104 nach oben erstrecken. Die freiliegenden Leitungen oder
Stifte 18 des IC-Elements werden gegen die Kontakte 104A des IC-Sockels gedrückt, um hier
durch eine elektrische Verbindung zwischen dem IC-Element und dem Sockel herzustellen. Zu
diesem Zweck ist oberhalb des Testkopfes 104 eine Drückeinrichtung (Drücker) 20 angebracht,
die zum Drücken und Halten eines IC-Elements in der unteren Position dient und derart ausge
legt ist, daß er das IC-Element, das in einem IC-Träger 16 aufgenommen ist, von der Oberseite
her in Kontakt mit dem Testkopf 104 drückt.
Wieder auf Fig. 4 und 5 bezugnehmend, weist der IC-Speicherabschnitt bzw. IC-Lagerabschnitt
200 ein IC-Speichergestell bzw. IC-Lagergestell (oder Lager) 201, zum Aufnehmen von für
allgemeinen Einsatz ausgelegten Tabletts KST, die mit zu testenden ICs bestückt sind, dient,
und ein Lagergestell für getestete ICs (oder Lager) 202 auf, das zum Aufnehmen von für allge
meinen Einsatz ausgelegten Tabletts KST dient, die mit getesteten und auf der Basis der Tester
gebnisse in Kategorien gruppierten ICs bestückt sind. Das IC-Lagergestell 201 und das Lagerge
stell 202 für die getesteten ICs sind derart ausgestaltet, daß sie für allgemeinen Einsatz ausge
legte Tabletts in der Form eines Stapels aufnehmen können. Die für allgemeinen Einsatz ausge
legten Tabletts KST, auf denen sich die zu testenden ICs befinden und die in der Form eines
Stapels in dem IC-Lagergestell 201 gehalten sind, werden aufeinanderfolgend von der Oberseite
des Stapels zu dem Beschickungsabschnitt 300 transportiert, bei dem die zu testenden ICs von
dem für allgemeinen Einsatz ausgelegten Tablett KST auf ein Test-Tablett TST umgesetzt
werden, das sich in dem Beschickungsabschnitt 300 in Bereitschaftsstellung befindet. Das
IC-Lagergestell 201 und das Lagergestell für die getesteten ICs können jeweils identische Form,
identische Gestaltung und identischen Aufbau besitzen.
Bei dem in den Fig. 4 und 5 dargestellten Beispiel sind acht Gestelle STK-1, STK-2, . . ., STK-8
als Lagergestelle 202 für die getesteten ICs vorgesehen, so daß getestete ICs aufgenommen
werden können, die in bis zu maximal acht Kategorien in Abhängigkeit von den jeweiligen
Testergebnissen aussortiert bzw. gruppiert werden können. Dies hat seinen Grund darin, daß
bei manchen Anwendungen getestete ICs nicht nur in Kategorien wie "auslegungskonforme
oder akzeptable Bauteile" und "nicht-auslegungskonforme oder fehlerhafte Bauteile" klassifiziert
werden sollen, sondern auch noch weiter fein klassifiziert werden sollen, nämlich bezüglich der
"fehlerfreien" Bauteile in Klassen, die hohe, mittlere und geringe Arbeitsgeschwindigkeit ange
ben, und bezüglich der "fehlerhaften" Bauteile in solche feingruppiert werden sollen, bei denen
entweder ein weiterer Testvorgang durchgeführt werden soll oder bezüglich anderer Parameter
klassifiziert werden soll. Selbst wenn die Anzahl von klassifizierbaren Kategorien bis zu acht
beträgt, ist der Entladeabschnitt 400 bei dem dargestellten Beispiel dazu imstande, lediglich vier
für allgemeinen Einsatz ausgelegte Tabletts KST aufzunehmen. Falls unter den getesteten ICs
einige ICs vorhanden sein sollten, die in eine Kategorie einsortiert werden sollten, die nicht zu
denjenigen Kategorien gehört, die den in dem Entladeabschnitt 400 angeordneten, für allgemei
nen Einsatz ausgelegten Tabletts KST zugeordnet sind, werden daher die Arbeitsschritte vorge
nommen, eines der für allgemeinen Einsatz ausgelegten Tabletts KST von dem Entladeabschnitt
400 zu dem IC-Lagerabschnitt 200 zurückzuführen und als Ersatz hierfür ein für allgemeinen
Einsatz ausgelegtes Tablett KST, das zum Speichern der zu der neuen, zusätzlichen Kategorie
gehörenden ICs gedacht ist, von dem IC-Lagerabschnitt 200 zu dem Entladeabschnitt 400 zu
transportieren, bei dem diese ICs in dem neuen Tablett gespeichert werden.
Wie in Fig. 5 gezeigt, ist eine Tablett-Transporteinrichtung 205 oberhalb des IC-Lagergestells
201 und der IC-Lagergestelle 202 für getestete ICs angeordnet und derart ausgelegt, daß sie
eine Bewegung über den gesamten Ausdehnungsbereich der Lagergestelle 201 und 202 in der
Richtung der Aufeinanderfolgung der Gestelle (in der von rechts nach links weisenden Richtung
des Testgeräts) relativ zu der Basis-Platte 105 ausführen kann. Die Tablett-Transporteinrichtung
205 ist an ihrem Boden mit einer Greifeinrichtung zum Ergreifen eines für allgemeinen Einsatz
ausgelegten Tabletts KST versehen. Die Tablett-Transporteinrichtung 205 wird zu einer Position
oberhalb des IC-Lagergestells 201 bewegt, woraufhin der Lift 204 betätigt wird, um hierdurch
die für allgemeinen Einsatz ausgelegten Tabletts KST, die in dem IC-Lagergestell 201 gestapelt
sind, in einer solchen Weise anzuheben, daß das oberste der für allgemeinen Einsatz ausgeleg
ten Tabletts KST durch die Greifeinrichtung der Tablett-Transporteinrichtung 205 ergriffen und
aufgenommen werden kann. Sobald das an oberster Stelle befindliche, für allgemeinen Einsatz
ausgelegte Tablett KST, das mit zu testenden ICs bestückt ist, zu der Tablett-Transporteinrich
tung 205 transportiert worden ist, wird der Lift 204 in seine ursprüngliche Position abgesenkt.
Die Tablett-Transporteinrichtung 205 wird dann in Horizontalrichtung zu einer vorbestimmten
Position in dem Beschickungsabschnitt 300 bewegt und dort angehalten, wobei an dieser
vorbestimmten Position die Greifeinrichtung der Tablett-Transporteinrichtung 205 freigegeben
wird, und hierdurch das Einfallen des für allgemeinen Einsatz ausgelegten Tabletts KST in einen
unmittelbar darunter liegenden Tablettaufnehmer (nicht gezeigt) ermöglicht. Die Tablett-Trans
porteinrichtung 205, von der das für allgemeinen Einsatz ausgelegte Tablett KST abgenommen
worden ist, wird aus dem Beschickungsabschnitt 300 herausbewegt. Danach wird der Lift 204
von einem Bereich unterhalb des Tablettaufnehmers, auf dem das für allgemeinen Einsatz
ausgelegte Tablett KST aufgebracht ist, nach oben bewegt um hierdurch den Tablettaufnehmer
und folglich das für allgemeinen Einsatz ausgelegte, mit den zu testenden ICs bestückte Tablett
KST derart anzuheben, daß das für allgemeinen Einsatz ausgelegte Tablett KST durch ein
Fenster 106 hindurch, das in der Basis-Platte 105 ausgebildet ist, freigelegt ist.
Die Basis-Platte 105 ist in einem Bereich ausgebildet, der oberhalb des Entladeabschnitt 400
liegt, wobei sich dazwischen zwei weitere, gleichartige Fenster 106 befinden, durch die
hindurch die leeren, für allgemeinen Einsatz ausgelegten Tabletts freigelegt sind. Bei diesem
Beispiel ist jedes der Fenster 106 größenmäßig derart bemessen, daß zwei für allgemeinen
Einsatz ausgelegte Tabletts durch diese hindurch freigelegt sind. Folglich sind vier für allgemei
nen Einsatz ausgelegte, leere Tabletts durch die beiden Fenster 106 hindurch in freigelegtem
Zustand gehalten. Getestete ICs werden aussortiert bzw. klassifiziert und in diesen leeren, für
allgemeinen Einsatz ausgelegten Tabletts KST in Abhängigkeit von den Kategorien, die den
jeweiligen Tabletts zugeordnet sind, abgelegt. Wie auch bei dem Beschickungsabschnitt 300
sind die vier leeren, für allgemeinen Einsatz ausgelegten Tabletts KST auf den jeweiligen
Tablettaufnehmern angeordnet, die durch die zugeordneten Lifte 204 nach oben und unter
bewegt werden. Sobald ein für allgemeinen Einsatz ausgelegtes Tablett KST vollständig gefüllt
worden ist, wird das Tablett durch den Lift 204 aus der Ebene des Fensters 106 gesenkt und
durch die Tablett-Transporteinrichtung 205 zu der Tablett-Lagerposition gebracht, die diesem
Tablett zugeordnet ist. Mit dem Bezugszeichen 206 ist in den Fig. 4 und 5 ein Tablett-Lagerge
stell für leere Tabletts bezeichnet, das zum Aufnehmen von leeren, für allgemeinen Einsatz
ausgelegten Tabletts KST dient. Aus diesem Tablett-Lagergestell 206 für leere Tabletts werden
die leeren, für allgemeinen Einsatz ausgelegten Tabletts durch die Tablett-Transporteinrichtung
205 und die Lifte 204 zu den jeweiligen Fenster 106 transportiert und an diesen durch die
zugeordneten Lifte 204 gehalten, so daß sie zum Aufnehmen von getesteten ICs bereit sind.
Die Anzahl von IC-Elementen, die mit dem Testkopf 104 zu einem jeweiligen Zeitpunkt, das
heißt gleichzeitig, verbunden werden können, hängt von der Anzahl von IC-Sockeln ab, die an
dem Testkopf 104 angebracht sind. Wenn ein Test-Tablett TST mit dem in Fig. 6 gezeigten
Aufbau eingesetzt wird, sind die zur Aufnahme von IC-Elementen dienenden IC-Träger 16
matrixförmig in vier Reihen bzw. Zeilen und 16 Spalten auf dem Test-Tablett TST angeordnet,
wie es vorstehend angegeben ist, so daß insgesamt 64 (vierundsechzig) IC-Elemente auf das
Test-Tablett aufgebracht werden können.
Im Gegensatz hierzu ist jedoch die Anzahl von IC-Elementen, die gleichzeitig in dem IC-Testgerät
getestet werden können, beschränkt, wobei es schwierig ist, eine große Anzahl von IC-Elemen
ten wie etwa 64 IC-Elemente gleichzeitig zu testen. Wenn das IC-Testgerät zum Beispiel derart
ausgelegt ist, daß es 16 (sechzehn) IC-Elemente zu einem jeweiligen Zeitpunkt testen kann, sind
insgesamt 4 × 4, das heißt 16 IC-Sockel an dem Testkopf 104 angeordnet und derart ange
bracht, daß alle IC-Elemente in jeder vierten Spalte in jeder der Zeilen zu einem jeweiligen Zeit
punkt getestet werden können. Genauer gesagt wird die Untersuchung bei dem ersten Testlauf
hinsichtlich der sechzehn IC-Elemente (derjenigen IC-Elemente, die in dem IC-Träger 16 aufge
nommen und durch Schraffierung hervorgehoben sind) durchgeführt, die in der ersten, fünften,
neunten und dreizehnten Spalte in jeder Zeile angeordnet sind, während der zweite Testlauf
hinsichtlich weiterer 16 IC-Elemente durchgeführt wird, die in der zweiten, sechsten, zehnten
und vierzehnten Spalte in jeder Zeile angeordnet sind, wozu das Test-Tablett TST um eine
Strecke verschoben wird, die einer Spalte der IC-Elemente entspricht. Der dritte und der vierte
Testlauf werden in gleichartiger Weise ausgeführt, so daß alle IC-Elemente getestet werden.
Wenn jedoch zweiunddreißig IC-Sockel an dem Testkopf 104 in Form einer 4 × 8-Matrix ange
bracht werden können, so daß alle IC-Elemente in jeder zweiten Spalte in jeder der Zeilen
gleichzeitig getestet werden können, sind lediglich zwei Testläufe erforderlich, um alle 64
IC-Elemente zu untersuchen, die in einer Matrixanordnung aus 4 Reihen × 16 Spalten angeordnet
sind.
Die Testergebnisse werden in einem Speicher unter Adressen gespeichert, die zum Beispiel
durch die dem jeweiligen Test-Tablett TST zugeordnete bzw. an diesem angebrachte Identifika
tionsnummer und die den IC-Trägern 16 in dem Test-Tablett TST zugeordneten Nummern
bestimmt sind. Die Testergebnisse werden als Daten für das Sortieren der getesteten ICs in
akzeptable Bauelemente und fehlerhafte Bauelemente während des Transports der getesteten
ICs von dem Test-Tablett TST zu einem oder mehreren für allgemeinen Einsatz ausgelegten
Tabletts KST, auf die sie in dem Entladeabschnitt 400 aufgebracht werden, verwendet. Die
Daten werden in dem Speicher gelöscht, wenn der Sortiervorgang abgeschlossen ist.
Bislang werden Speicher mit einer Anzahl bereitgestellt, die derjenigen der IC-Sockel des Test
kopfs 104 entspricht, so daß ein Speicher für einen IC-Sockel bereitgestellt ist. Hierbei wird ein
Verfahren eingesetzt, das die Schritte enthält: Zählen der Anzahl des Auftretens von Fehlern bei
durch den gleichen IC-Sockel getesteten ICs, und Speichern des Zählwerts in dem entsprechen
den Speicher; Festlegen, daß der zugehörige Sockel einen Defekt aufweist, wenn die gespei
cherte Anzahl des Auftretens von Fehlern einen vorbestimmten Wert überschreitet; und Durch
führung einer Steuerung derart, daß ein zu testender IC nicht auf denjenigen oder diejenigen
IC-Träger 16 aufgebracht wird, die mit diesem IC-Sockel in elektrischen Kontakt gebracht werden.
Wenn ein Defekt oder Fehler eines IC-Sockels unter Einsatz eines solchen Verfahrens ermittelt
wird, tritt oftmals selbst dann, wenn derjenige IC-Sockel, der als fehlerhaft festgelegt wurde,
untersucht wird, der Fall auf, daß kein Defekt in dem fehlerhaften IC-Sockel ermittelt wird. Es
ergibt sich somit der Nachteil, daß eine lange Zeitdauer und viele Hände bzw. erheblicher
Arbeitsaufwand erforderlich sind, um die Ursache zu untersuchen.
Bei der Untersuchung der Ursache hat sich ergeben, daß dann, wenn ein spezieller IC-Träger
16, der an dem Test-Tablett TST angebracht ist, einen Defekt oder Fehler aufweist, der zuge
ordnete IC-Sockel, der mit dem speziellen IC-Träger 16 in elektrischen Kontakt gebracht wurde,
als fehlerhaft eingestuft wurde, obwohl er fehlerfrei ist. Der häufigste Grund, daß ein IC-Träger
16 als fehlerhaft eingestuft wird, liegt in dem Auftreten eines Bruchs bzw. einer Leitungsunter
brechung in einem Abschnitt der IC-Tasche 19 des IC-Trägers 16, die zur Aufnahme eines
IC-Elements dient, oder in einem kleinen Rest eines Grats oder einer Rippe in dem gegossenen
Kunststoff des IC-Trägers, durch den bzw. die die Anschlüsse des in der IC-Tasche 19 aufge
nommenen ICs deformiert und nur unvollständig in Kontakt mit dem entsprechenden IC-Sockel
gebracht werden.
Die vorstehend erwähnten Probleme treten auch bei einem IC-Testgerät auf, bei dem eine
Handhabungseinrichtung in einer Ausführungsform eingesetzt wird, die gemeinsam für den
Transport von ICs, die in einem quadratförmigen, röhrenartigen IC-Behälter aufgenommen sind,
der im Querschnitt im wesentlichen rechteckförmige Gestalt besitzt und als "stabförmiges
Magazin" bezeichnet wird, sowie zum Transport von auf einem für allgemeinen Einsatz ausge
legten Tablett aufgebrachten ICs zu einem Test-Tablett, und für den Transport des die auf ihm
aufgebrachten ICs tragenden Test-Tabletts zu dem Testabschnitt für einen Test eingesetzt
werden kann, wobei sich nach dem Test unterschiedliche Bearbeitungen der getesteten ICs auf
der Grundlage der Daten der Testergebnisse anschließen (siehe z. B. die japanische Patentanmel
dung JP-A-171.911/1994).
Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines IC-Testgeräts, das im
Stande ist, sowohl einen Fehler eines an einem Testkopf angebrachten IC-Sockels zu erfassen
als auch, unabhängig von der Erfassung eines fehlerhaften IC-Sockels, einen Defekt eines an
einem Test-Tablett angebrachten IC-Trägers zu ermitteln.
Diese Aufgabe wird mit den jeweils in den unabhängigen Ansprüchen angegebenen Merkmalen
gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Gemäß einem ersten Gesichtspunkt der vorliegenden Erfindung wird ein IC-Testgerät geschaf
fen, das einen Testabschnitt und eine Handhabungseinrichtung aufweist und bei dem zu
testende ICs in einem Beschickungsabschnitt der Handhabungseinrichtung jeweils auf eine
Mehrzahl von IC-Trägern aufgebracht werden, die Mehrzahl von IC-Trägern von dem
Beschickungsabschnitt in eine Testeinrichtung der Handhabungseinrichtung für den Test der ICs
transportiert wird, die Vielzahl der IC-Träger mit den auf ihnen aufgebrachten, getesteten ICs
nach dem Abschluß des Tests von der Testeinrichtung zu einem Entladeabschnitt der Handha
bungseinrichtung gefördert werden, bei dem die auf den IC-Trägern befindlichen, getesteten ICs
von den IC-Trägern auf einen separaten IC-Aufnahmebehälter umgesetzt werden, und die von
getesteten ICs geleerten IC-Träger von dem Entladeabschnitt zu dem Beschickungsabschnitt
transportiert werden, wonach der vorstehend angegebene Ablauf wiederholt wird. Das IC-Test
gerät umfaßt weiterhin einen IC-Träger-Fehleranalysespeicher zum Speichern und zum Aufsum
mieren der Testergebnisse der ICs jeweils IC-Träger für IC-Träger, eine Entscheidungseinrich
tung zur Ermittlung, ob die Anzahl von aufgetretenen Fehlern oder die Rate der aufgetretenen
Fehler, die in dem IC-Träger-Fehleranalysespeicher gespeichert sind, einen vorbestimmten Wert
überschreitet oder nicht, und eine Steuereinrichtung zur Steuerung des IC-Testgeräts derart,
daß dieses in Abhängigkeit von dem von der Entscheidungseinrichtung getroffenen Ermittlungs
ergebnis in einen bestimmten bzw. jeweils zugeordneten Zustand versetzt wird.
Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung wird ein IC-Testgerät geschaf
fen, das einen Testabschnitt und eine Handhabungseinrichtung aufweist und bei dem ein oder
mehrere, zu testende ICs auf ein Test-Tablett, das durch einen Rahmen und einen oder mehrere
an dem Rahmen montierte IC-Träger gebildet ist, in einem Beschickungsabschnitt der Handha
bungseinrichtung aufgebracht werden, das Test-Tablett dann von dem Beschickungsabschnitt in
eine Testeinrichtung der Handhabungseinrichtung transportiert werden, in der der oder die auf
dem Test-Tablett befindlichen ICs in elektrischen Kontakt mit einem oder mehreren, an einem
Testkopf der Testeinrichtung angebrachten Sockeln für den Test der ICs in elektrischen Kontakt
gebracht werden, das Test-Tablett mit dem oder den auf ihm aufgebrachten, getesteten ICs
nach dem Abschluß des Tests von der Testeinrichtung zu einem Entladeabschnitt der Handha
bungseinrichtung transportiert wird, bei dem der oder die auf dem Test-Tablett befindlichen,
getesteten ICs von dem Test-Tablett zu einem separaten IC-Aufnahmebehälter gebracht werden,
und das von dem oder den getesteten ICs entleerte Test-Tablett von dem Entladeabschnitt zu
dem Beschickungsabschnitt transportiert wird, wobei der vorstehend angegebene Ablauf
wiederholt wird. Das IC-Testgerät umfaßt hierbei weiterhin einen IC-Träger-Fehleranalysespei
cher zum Speichern und Aufsummieren der Testergebnisse der ICs jeweils IC-Träger für
IC-Träger, eine Entscheidungseinrichtung zur Ermittlung, ob die Anzahl von aufgetretenen Fehlern
oder die Rate der aufgetretenen Fehler, die in dem IC-Träger-Fehleranalysespeicher gespeichert
ist, einen vorbestimmten Wert überschreitet oder nicht, und eine Steuereinrichtung zum Steuern
des IC-Testgeräts derart, daß dieses in Abhängigkeit von dem von der Entscheidungseinrichtung
getroffenen Ermittlungsergebnis in einen vorbestimmten Zustand versetzt wird.
In Übereinstimmung mit einem dritten Gesichtspunkt der vorliegenden Erfindung wird ein
IC-Testgerät bereitgestellt, das einen Testabschnitt und eine Handhabungseinrichtung aufweist und
bei dem zu testende ICs in einem Beschickungsabschnitt der Handhabungseinrichtung auf ein
Test-Tablett aufgebracht werden, das aus einem Rahmen und einer Mehrzahl von an dem
Rahmen angebrachten IC-Trägern besteht, wonach das Test-Tablett von dem Beschickungsab
schnitt in eine Testeinrichtung der Handhabungseinrichtung transportiert wird, in der die auf
dem Test-Tablett aufgebrachten Halbleiterbauelemente bzw. ICs mit einem oder mehreren, an
einem Testkopf der Testeinrichtung angebrachten Sockeln zum Testen der ICs in elektrischen
Kontakt gebracht werden. Das Test-Tablett mit den auf ihm befindlichen, getesteten ICs wird
nach dem Abschluß des Tests von dem Testabschnitt zu einem Entladeabschnitt der Handha
bungseinrichtung transportiert, in dem die getesteten, auf dem Test-Tablett befindlichen ICs von
diesem auf einen separaten IC-Aufnahmebehälter aufgebracht werden, und das von den gete
steten ICs entleerte Test-Tablett von dem Entladeabschnitt zu dem Beschickungsabschnitt
transportiert wird, wobei der vorstehend angegebene Ablauf wiederholt wird. Das IC-Testgerät
umfaßt hierbei weiterhin einen IC-Träger-Fehleranalysespeicher zum Speichern und Aufsummie
ren der Fehlerresultate der Testergebnisse der zu testenden bzw. getesteten ICs, die auf der
Mehrzahl von an jedem Test-Tablett angebrachten IC-Trägern vorhanden sind, jeweils selektiv
für jeden IC-Träger, eine Entscheidungseinrichtung zur Ermittlung, ob die Anzahl von aufgetre
tenen Fehlern oder die Rate des Auftretens von Fehlern, die in dem IC-Träger-Fehleranalysespei
cher gespeichert ist, einen vorbestimmten Wert überschreitet oder nicht, eine Steuereinrichtung
zur Steuerung des IC-Testgeräts derart, daß dieses in Abhängigkeit von dem durch die
Entscheidungseinrichtung getroffenen Ermittlungsergebnis in einen vorbestimmten Zustand
gebracht wird, und eine Anzeige für die bereits vorab auf ihr erfolgende Einstellung mindestens
eines Einstellwerts für die Anzahl von aufgetretenen Fehlern, eines Einstellwerts für die Rate des
Auftretens von Fehlern, und/oder eines Steuer-Zustands für das IC-Testgeräts.
Bei einem bevorzugten Ausführungsbeispiel wird die Entscheidungseinrichtung in einen konti
nuierlichen Betrieb versetzt, bei dem eine Entscheidung getroffen wird, daß ein IC-Träger fehler
haft ist, wenn mindestens eine vorbestimmte Anzahl von zu testenden ICs, die auf diesem
IC-Träger jeweils des gleichen Test-Tabletts aufgebracht und von diesem IC-Träger transportiert
werden, kontinuierlich als fehlerhaft eingestuft wird.
Bei einem zweiten Ausführungsbeispiel wird die Entscheidungseinrichtung auf einen Ausbeute-Modus
eingestellt, bei dem eine Entscheidung, daß ein IC-Träger fehlerhaft ist, dann getroffen
wird, wenn ermittelt wird, daß die Anzahl von Fehlern bei jeweils einer vorbestimmten Anzahl
von zu testenden ICs, die auf diesem IC-Träger des jeweils gleichen Test-Tabletts aufgebracht
sind und von diesem getragen werden, gleich oder größer als ein vorbestimmter Prozentsatz ist.
Bei einem dritten Ausführungsbeispiel ist ferner eine Entscheidungsmodus-Einstelleinrichtung
zur Auswahl entweder des kontinuierlichen Betriebs bzw. Modus oder des Ausbeute-Modus
sowie zur Einstellung des ausgewählten Modus in der Entscheidungseinrichtung vorgesehen.
Bei einem vierten Ausführungsbeispiel weist die Anzeige weiterhin einen
Fehlerbeendigungs-Steuerzustand auf, bei dem das IC-Testgerät dann, wenn erfaßt wird, daß ein IC-Träger als
fehlerhaft einzustufen ist, derart gesteuert wird, daß verhindert wird, daß ein zu testender IC in
dem Beschickungsabschnitt auf den als fehlerhaft eingestuften IC-Träger aufgebracht wird. Die
Anzeige enthält hierbei weiterhin einen Alarm-Steuerzustand, bei dem das IC-Testgerät dann,
wenn erfaßt wird, daß ein IC-Träger als fehlerhaft einzustufen ist, derart gesteuert wird, daß
das IC-Testgerät einen Alarm erzeugt, und einen Fehlerbeendigungs-Alarm-Steuerzustand, bei
dem das IC-Testgerät dann, wenn erfaßt wird, daß ein IC-Träger als fehlerhaft einzustufen ist,
derart gesteuert wird, daß einerseits verhindert wird, daß ein zu testender IC auf den als fehler
haft eingestuften IC-Träger in dem Beschickungsabschnitt aufgebracht wird, und andererseits
ein Alarm durch das IC-Testgerät erzeugt wird.
Bei einem fünften Ausführungsbeispiel umfaßt die Anzeige eine Fehlerbeendigungs-Kategorie,
die die Auswahl einer Art eines Fehlers eines IC-Trägers aus einer Mehrzahl von Kategorien
sowie die Einstellung der ausgewählten Kategorie auf der Anzeige bewirkt, wobei das Auftreten
eines Fehlers lediglich dann, wenn der Fehler zu der auf der Anzeige eingestellten Kategorie
gehört, in dem IC-Träger-Fehleranalysespeicher gespeichert wird.
Bei dem IC-Testgerät gemäß dem ersten Gesichtspunkt der vorliegenden Erfindung wird die
Anzahl der aufgetretenen Fehler oder die Rate des Auftretens von Fehlern für jeden IC-Träger in
einem IC-Träger-Fehleranalysespeicher selektiv für die jeweiligen IC-Träger gespeichert und
aufsummiert. Wenn der Fehlerentscheidungsmodus auf den kontinuierlichen Modus eingestellt
ist, wird die Entscheidung, daß ein IC-Träger fehlerhaft ist, dann getroffen, wenn eine vorbe
stimmte Anzahl von kontinuierlichen bzw. aufeinanderfolgenden Testergebnissen hinsichtlich zu
testender ICs, die auf diesem IC-Träger aufgebracht sind und von diesem transportiert werden,
durchgehend als fehlerhaft eingestuft sind. Wenn andererseits der Fehlerentscheidungsmodus
auf den Ausbeute-Modus eingestellt ist, wird die Entscheidung, daß ein zugehöriger IC-Träger
fehlerhaft ist, dann getroffen, wenn eine vorbestimmte Anzahl von Tests von ICs durchgeführt
worden ist und sich ergeben hat, daß die Rate des Auftretens von Fehlern bei dem jeweiligen
IC-Träger gleich groß wie oder größer als ein vorbestimmter Prozentsatz ist. Demgemäß kann
die Frequenz bzw. Häufigkeit des Auftretens von Fehlern für jeden IC-Träger sowohl in dem
kontinuierlichen Modus als auch in dem Ausbeute-Modus überwacht werden. Es ist somit
möglich, das Auftreten eines Fehlers aufgrund eines Defektes eines IC-Trägers unabhängig von
der Erfassung des Auftretens eines Fehlers aufgrund eines Fehlers eines IC-Sockels zu ermitteln.
Bei dem IC-Testgerät gemäß dem zweiten Gesichtspunkt und dem dritten Gesichtspunkt der
vorliegenden Erfindung wird die Anzahl des Auftretens von Fehlern für jeden IC-Träger eines
Test-Tabletts jeweils selektiv pro IC-Träger gespeichert und aufsummiert, wobei die Beurteilung,
daß ein IC-Träger, auf dem als fehlerhaft eingestufte ICs aufgebracht sind, fehlerhaft ist, dann
getroffen wird, wenn der zugehörige, aufsummierte Wert gleich groß wie ein eingestellter Wert
ist oder diesen überschreitet. Es kann daher mit hoher Wahrscheinlichkeit gefolgert werden, daß
der Grund für das Auftreten der Fehler in dem IC-Träger zu suchen ist, es sei denn, daß der Fall
vorliegt daß alle oder viele derjenigen IC-Träger, die an derselben Position an allen Test-Tabletts
TST angeordnet sind (mit auf den Test-Tabletts TST angeordneten IC-Trägern, die mit ICs
bestückt sind, die mit dem jeweils identischen Sockel des Testkopfes 104 zum Testen der ICs
in Kontakt gebracht werden), als fehlerhaft eingestuft werden. Wenn somit alle oder viele
IC-Träger, die mit ICs bestückt sind, die in elektrischen Kontakt mit dem identischen Sockel zum
Test gebracht werden, als fehlerhaft eingestuft werden, wird dann die Entscheidung getroffen,
daß der Grund für das Auftreten der Fehler in einem Defekt oder einem Fehler des zugehörigen
IC-Sockels liegt. Wenn auf der anderen Seite die Frequenz des Auftretens von Fehlern bei den
ICs, die auf beliebigen, an einem bestimmten Test-Tablett angebrachten IC-Trägern aufgebracht
sind, hoch ist, kann geschlossen werden, daß der Grund für das Auftreten der Fehler nicht
einem Defekt oder einem Fehler des IC-Sockels zuzuschreiben ist, und es kann somit die
Entscheidung getroffen werden, daß der Grund für das Auftreten der Fehler nicht einem Defekt
oder einem Fehler des IC-Sockels zuzuschreiben ist, und es kann somit die Entscheidung getrof
fen werden, daß der Grund für das Auftreten der Fehler einem Defekt oder Fehler des zugehöri
gen IC-Trägers zuzuschreiben ist. Demzufolge läßt sich gemäß der vorliegenden Erfindung
erkennen, ob das Auftreten von Fehlern bei den ICs durch einen Defekt des IC-Sockels oder
durch einen Defekt des IC-Trägers hervorgerufen wird, ohne daß hierfür eine lange Zeitdauer
oder viel Personal bzw. viel Arbeitsaufwand erforderlich ist.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die
Zeichnungen näher beschrieben.
Fig. 1 zeigt eine schematische Darstellung zur Erläuterung des Aufbaus eines hauptsächli
chen Abschnitts eines Ausführungsbeispiels des erfindungsgemäßen Halbleiterbau
element-Testgeräts,
Fig. 2 zeigt eine schematische Darstellung zur Erläuterung eines Beispiels für die interne
Struktur des Träger-Fehleranalysespeichers, der bei dem in Fig. 1 gezeigten Halblei
terbauelement-Testgerät eingesetzt wird,
Fig. 3 zeigt eine schematische Darstellung zur Erläuterung eines Beispiels einer Entschei
dungsmodus-Einstelleinrichtung, die bei dem in Fig. 1 gezeigten Halbleiterbauelement-Testgerät
eingesetzt wird,
Fig. 4 zeigt eine Draufsicht, in der schematisch ein herkömmliches IC-Testgerät dargestellt
ist, wobei der Kammerabschnitt in perspektivischer Ansicht gezeigt ist,
Fig. 5 zeigt eine perspektivische Ansicht des herkömmlichen, in Fig. 4 dargestellten IC-Test
geräts,
Fig. 6 zeigt eine auseinandergezogene, perspektivische Ansicht, die zur Erläuterung des
Aufbaus eines Ausführungsbeispiels eines Test-Tabletts für die Verwendung in dem
IC-Testgerät dient,
Fig. 7 zeigt eine perspektivische Ansicht, die zur Erläuterung der Aufbringung von ICs auf
dem Test-Tablett, das in Fig. 6 dargestellt ist, dient,
Fig. 8 zeigt eine vergrößerte Schnittansicht, in der die elektrische Verbindung zwischen
einem IC, der auf dem in Fig. 6 gezeigten Test-Tablett aufgebracht ist, und einem
Testkopf veranschaulicht ist, und
Fig. 9 zeigt eine Draufsicht zur Erläuterung einer Abfolge von Schritten bei dem Testen der
zu testenden, auf dem Test-Tablett aufgebrachten ICs.
Fig. 1 zeigt ein Ausführungsbeispiel des IC-Testgeräts gemäß der vorliegenden Erfindung.
Dieses IC-Testgerät ist mit einer an ihm angebrachten Handhabungseinrichtung in Form des
vorstehend unter Bezugnahme auf die Fig. 4 bis 9 erläuterten horizontalen Transportsystems
versehen und weist einen Testabschnitt (im wesentlichen der untere Basisabschnitt in Fig. 5),
der einen elektrischen Abschnitt des IC-Testgeräts bildet und zum Messen der elektrischen
Eigenschaften von im Test befindlichen ICs durch Anlegen von ein vorbestimmtes Muster
aufweisenden Testsignalen an die ICs dient, und einen Handhabungsabschnitt HM (im wesentli
chen der obere mechanische Abschnitt in Fig. 5) auf. Auch wenn der Handhabungsabschnitt
HM in Fig. 1 in vereinfachter Gestaltung dargestellt ist, weist er in Übereinstimmung mit dem
herkömmlichen IC-Testgerät, das vorstehend beschrieben ist, einen Kammerabschnitt, der zum
Testen von ICs dient, die auf einem Test-Tablett gefördert werden, einen IC-Speicherabschnitt
bzw. IC-Lagerabschnitt zum Speichern von zu testenden ICs und von bereits getesteten und
sortierten ICs, einen Beschickungsabschnitt, in dem zu testende ICs, die ein Benutzer bereits
zuvor auf für allgemeinen Einsatz ausgelegte Tabletts aufgebracht hat, zu einem Test-Tablett,
das hohen und/oder niedrigen Temperaturen widerstehen kann, gebracht und auf dieses umge
setzt werden, und einen Entladeabschnitt auf, in dem die getesteten ICs, die auf dem Test-
Tablett aus dem Kammerabschnitt heraustransportiert wurden, nachdem sie in dem Kammerab
schnitt einem Test unterzogen wurden, von dem Test-Tablett zu den für allgemeinen Einsatz
ausgelegten Tabletts gebracht werden, um auf die letztgenannten Tabletts umgesetzt zu
werden. Der Kammerabschnitt weist eine Konstanttemperaturkammer zum Ausüben einer
Temperaturbelastung, die entweder durch eine auslegungsgemäß hohe oder auslegungsgemäß
niedrige Temperatur hervorgerufen wird, bezüglich der zu testenden und auf einem Test-Tablett
aufgebrachten ICs, eine Testkammer zur Durchführung von elektrischen Tests bezüglich der ICs,
die unter der Temperaturbelastung stehen, die in der Konstanttemperaturkammer hervorgerufen
wurde, wobei die ICs zum Testen in elektrischen Kontakt mit Sockeln eines Testkopfs des
Testabschnitts gebracht werden, und eine Kammer zur Beseitigung der Temperaturbelastung
auf, die zum Beseitigen der in der Konstanttemperaturkammer hervorgerufenen
Temperaturbeanspruchung in den ICs, die den Tests in der Testkammer unterzogen worden
sind, dient.
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel ist der Fall gezeigt, daß 11 (elf) Test-Tabletts
TST in der Handhabungseinrichtung HM eingesetzt werden. Mit TST₀ ist ein Test-Tablett
bezeichnet, das an der Position des Testkopfs 104 in der Testkammer anhält. Hierbei
wird davon ausgegangen, daß den verbleibenden Test-Tabletts die Bezugszeichen TST₁ bis
TST₁₀ in der Reihenfolge der Bewegungsrichtung der Test-Tabletts zugeordnet sind, wobei bei
dem Test-Tablett TST₀ begonnen wird. Der Testkopf 104 weist einen mit ihm verbundenen
Testapparat TES auf, der in Form eines Kastens ausgebildet ist und als Hauptrahmen bezeichnet
wird. In dem Testapparat TES ist ein Testabschnitt zur Erzeugung eines Testsignals mit einem
vorbestimmten Muster untergebracht, das an die zu testenden und auf dem Test-Tablett befind
lichen ICs über den Testkopf 104 anzulegen ist, wobei der Testabschnitt weiterhin ein Adreß
signal usw. erzeugt und zum Aufnehmen und Verarbeiten der von den zu testenden ICs erhalte
nen Antwortsignale ausgelegt ist, um hierdurch die elektrischen Eigenschaften der zu testenden
ICs zu messen.
Bei der vorliegenden Erfindung ist ein IC-Träger-Fehleranalysespeicher 21 vorgesehen, der zum
Speichern der in dem Testapparat TES erhaltenen Testergebnisse in Übereinstimmung bzw.
Zuordnung zu jedem der Test-Tabletts TST₀ bis TST₁₀ ausgelegt ist. Wie in Fig. 2 gezeigt ist,
weist der IC-Träger-Fehleranalysespeicher 21 Speicherbereiche M₀ bis M₁₀ auf, die jeweils
einem entsprechenden der Test-Tabletts TST₀ bis TST₁₀ zugeordnet sind, wobei der
IC-Träger-Fehleranalysespeicher 21 in jedem der Speicherbereiche M₀ bis M₁₀ jeweils Adressen einstellt
bzw. enthält, die den IC-Trägern 16 entsprechen, die an jeden der Test-Tabletts TST₀ bis
TST₁₀ angeordnet sind. Da bei diesem Ausführungsbeispiel 64 IC-Träger 16 an jedem Test-Tablett
TST montiert sind, sind in jedem der Speicherbereich M₀ bis M₁₀ jeweils Speicher
adressen AR₁ bis AR₆₄ vorgesehen, deren Anzahl derjenigen der IC-Träger (64 IC-Träger)
entspricht. Die Anzahl der Benutzung jedes bzw. eines der jeweiligen IC-Trägers 16 und die
Anzahl der bei jedem bzw. einem jeweiligen IC-Träger 16 aufgetretenen Fehler werden an der
entsprechenden Adresse von den Speicheradressen AR₁ bis AR₆₄ gespeichert.
Bei der vorliegenden Erfindung sind weiterhin zusätzlich zu dem IC-Träger-Fehleranalysespeicher
21 eine Entscheidungsmodus- bzw. Beurteilungsmodus-Einstelleinrichtung 22 zur Einstellung
einer Betriebsart, die zur Ermittlung, ob ein IC-Träger 16 fehlerhaft ist, dient, eine Entschei
dungseinrichtung bzw. Beurteilungseinrichtung 23A für kontinuierlichen bzw. fortlaufenden
Modus, die in Betrieb gesetzt ist, wenn der kontinuierliche bzw. fortlaufende Modus durch die
Beurteilungsmodus-Einstelleinrichtung 22 eingestellt ist, eine Ausbeute-Modus-Beurteilungsein
richtung 23B, die sich in Betrieb befindet, wenn durch die Beurteilungsmodus-Einstelleinrichtung
22 der Ausbeute-Modus eingestellt ist, und Steuereinrichtungen 24, 25 und 26 zur Steuerung
des IC-Testgeräts dahingehend, daß dieses einen vorgegebenen Zustand in Abhängigkeit von
den Beurteilungsergebnissen einnimmt, die von der Beurteilungseinrichtung 23A und/oder der
Beurteilungseinrichtung 23B bereitgestellt werden, vorgesehen. Bei diesem Beispiel sind somit
als Beurteilungsmodus der kontinuierliche bzw. fortlaufende Modus und der Ausbeute-Modus
bereitgestellt, wobei jedoch anzumerken ist, daß der Beurteilungsmodus nicht auf diese Modi
beschränkt ist.
Fig. 3 zeigt ein Beispiel eines Anzeigeschirms bzw. Bildschirms für die Moduseinstellung auf
einer Anzeigeeinrichtung der Beurteilungsmodus-Einstelleinrichtung 22. Die Angabe "Fehler-
Stop-Kategorie" bzw. "Fehlerbeendigungskategorie", die in der ersten Zeile angezeigt wird,
repräsentiert die Art eines Fehlers eines ICs. Wenn der Testapparat TES einen IC als fehlerhaft
oder nicht auslegungskonformen IC einstuft, wird die Art dieses Fehlers (Fehler, bei denen
davon ausgegangen wird, daß sie hauptsächlich aufgrund von schlechten Kontakten auftreten)
in 10 (zehn) Kategorien von 0 bis 9 (0-9) klassifiziert und es wird die jeweilige, der Fehlerart
entsprechende Zahl 0-9 in einem Einstellfenster 22A eingestellt, das an der rechten Seite
dieser ersten Reihe angeordnet ist. Die Arten von Fehlern werden aufgrund dieser eingestellten
Art in eine der Kategorien spezifiziert bzw. eingeordnet, wobei dann, wenn ein Fehler dieser
spezifizierten Art auftritt, ein Zählvorgang zur Erfassung eines fehlerhaften IC-Trägers ausge
führt wird.
Die Angabe "Fehlerbeurteilungsmodus" in der zweiten Zeile wird zur Einstellung des kontinuier
lichen bzw. fortlaufenden Modus oder des Ausbeute-Modus eingesetzt. Wenn der fortlaufende
Modus eingestellt ist, wird ein nicht gezeigter Cursor in dem Einstellfenster 22b für "fortlau
fend" angeordnet bzw. dargestellt, während der Cursor in dem Einstellfenster 22C für
"Ausbeute" dargestellt wird, wenn der Ausbeute-Modus eingestellt ist, wonach eine Rückkehr
taste gedrückt wird. Aufgrund dieses Vorgangs kann der fortlaufende Modus oder der
Ausbeute-Modus eingestellt werden. Wenn der fortlaufende Modus ausgewählt ist, wird der
Cursor zu dem Einstellfenster 22E mit der Angabe "Fehlerbeendigungszählstand" in der dritten
Reihe weiterbewegt.
Die Angabe "Fehlerbeendigungszählstand" in der dritten Reihe wird zur Einstellung der Anzahl,
mit der die spezifizierte Art des Fehlers, der bei der Angabe "Fehlerbeendigungskategorie" in der
ersten Zeile spezifiziert ist, fortlaufend auftritt, das heißt zur Einstellung der Anzahl des fortlau
fenden Auftretens der spezifizierten Fehlerart, anhand derer ein IC-Träger 16 als fehlerhaft
eingestuft wird, verwendet, wobei die Anzahl des Auftretens von Fehlern (0-9) in dem Einstell
fenster 22E eingegeben bzw. eingestellt wird, das auf der rechten Seite der dritten Reihe ange
ordnet ist. Wenn hierbei eine Null in dem Einstellfenster 22E eingegeben wird, wird selbst dann,
wenn bei der Angabe "Fehlerbeurteilungsmodus" "fortlaufend" eingestellt sein sollte, entschie
den, daß der fortlaufende Modus nicht eingestellt wird.
Wenn bei der Angabe "Fehlerbeurteilungsmodus" in der zweiten Zeile "Ausbeute" eingestellt ist,
wird der Cursor zu dem Einstellfenster 22F mit der Angabe "Einstellen der Anzahl von ICs" in
der fünften Zeile bzw. Reihe bewegt. Ein numerischer Wert in dem Bereich von beispielsweise
10 bis 90, der dem Nenner der Ausbeute bzw. Ausbeuterate entspricht, wird in diesem Einstell
fenster 22F eingestellt. Wenn zum Beispiel 10 in dem Einstellfenster 22F eingestellt ist, wird
eine Ausbeute jedesmal dann berechnet, wenn jeweils zehnmal ICs auf den gleichen IC-Träger
aufgebracht und von diesem transportiert worden sind und die Tests hinsichtlich der durch den
gleichen IC-Träger getragenen ICs zehnmal in der Testkammer durchgeführt worden sind, wobei
eine Beurteilung, ob der IC-Träger fehlerhaft ist oder nicht, auf der Basis der berechneten
Ausbeute getroffen wird. Der akkumulierte Wert für das kontinuierliche Auftreten von Fehlern
bzw. der aufgetretenen Fehler wird jedesmal dann zurückgesetzt, wenn alle Tests für die zehn,
durch den gleichen IC-Träger transportierten ICs abgeschlossen sind.
Wenn der Eingabevorgang für die Eingabe des numerischen Werts in dem Einstellfenster 22F
abgeschlossen ist, wird der Cursor zu dem Einstellfenster 22G für das Merkmal bzw. die
Angabe "Fehlerrate" in der sechsten Zeile bewegt bzw. fortgeschaltet. Ein Prozentsatz (%) der
Fehlerrate wird in diesem Einstellfenster 22G unter Benutzung eines numerischen Werts im
Bereich von beispielsweise 0-90 eingestellt.
Bei diesem Beispiel ist ein Raum zur Einstellung des Steuer-Modus (Steuer-Betriebsart) in dem
unteren Bereich des Anzeigebildschirms der Beurteilungsmodus-Einstelleinrichtung 22 vorgese
hen. Der Raum zur Einstellung des Steuer-Modus weist drei Angaben auf, nämlich (1) Fehler
beendigung, (2) Alarm und (3) Fehlerbeendigungsalarm, und ist zur Einstellung des Zustands
oder des Steuer-Modus vorgesehen, in dem das IC-Testgerät zu steuern ist, wenn ein IC-Träger
als fehlerhafter IC-Träger eingestuft wird.
Die Fehlerbeendigung gemäß der Angabe (1) repräsentiert einen Einstellzustand, in dem das IC-Testgerät
dann, wenn ein als fehlerhaft eingestufter IC-Träger erfaßt wird, derart gesteuert
wird, daß verhindert wird, daß ein zu testender IC auf den als fehlerhaft eingestuften IC-Träger
in dem Beschickungsabschnitt aufgebracht wird.
Der Zustand Alarm gemäß der Angabe (2) repräsentiert einen Einstellzustand bzw. eingestellten
Zustand, bei dem das IC-Testgerät derart gesteuert wird, daß ein Alarm erzeugt wird, wenn ein
als fehlerhaft eingestufter IC-Träger erfaßt wird.
Die Angabe "Fehlerbeendigungsalarm" gemäß der Angabe (3) repräsentiert einen Einstellzustand
bzw. eingestellten Zustand, bei dem das IC-Testgerät dann, wenn ein als fehlerhaft eingestufter
IC-Träger erfaßt wird, derart gesteuert wird, daß verhindert wird, daß ein zu testender IC auf
den als fehlerhaft eingestuften IC-Träger aufgebracht wird, und daß weiterhin ein Alarm erzeugt
wird.
Der Vorgang der Festlegung des Steuer-Modus wird dadurch bewirkt, daß zum Beispiel eine
Angaben-Nummer aus den Angaben (1) bis (3) in einem Einstellfenster 22H eingestellt wird, das
an der rechten Seite des Raums zur Einstellung des Steuermodus angeordnet ist.
Wenn der Fehlerbeurteilungsmodus gemäß der Angabe in der zweiten Reihe und der numerische
Wert für diesen eingestellt sind, werden durch die Beurteilungsmodus-Einstelleinrichtung 22 die
Beurteilungseinrichtung 23A für den fortlaufenden Modus oder die Ausbeute-Modus-Beurtei
lungseinrichtung 23B in Übereinstimmung mit dem eingestellten Beurteilungsmodus aktiviert.
Wenn zum Beispiel der fortlaufende Modus eingestellt ist, wird die Beurteilungseinrichtung 23A
für den fortlaufenden Modus aktiviert.
Bei dem fortlaufenden Modus wird lediglich dann, wenn ein auf einem jeweiligen IC-Träger 16
aufgebrachter IC als fehlerhaft eingestuft wird und die Art dieses Fehlers mit der Fehlerart, die
in dem Einstellfenster 22A eingestellt ist, übereinstimmt, die Anzahl "1" für den aufgetretenen
Fehler in der jeweiligen Adresse aus den Adressen AR₁-AR₆₄ eingespeichert. Die Anzahl der
aufgetretenen Fehler wird in jeder Adresse aufsummiert. Wenn Fehler kontinuierlich auftreten
und die Anzahl der aufgetretenen Fehler den numerischen Wert überschreitet, der in dem
Einstellfenster 22E eingestellt ist, wird der zugehörige IC-Träger als fehlerhaft bestimmt bzw.
eingestuft. Wenn ein IC-Träger als fehlerhaft eingestuft ist, wird eine der Steuereinrichtungen
24, 25 oder 26 in Abhängigkeit von dem Steuermodus, der in dem Steuermodus-Einstellfenster
22H eingestellt ist, aktiviert und es wird das IC-Testgerät gemäß dem eingestellten Steuermo
dus gesteuert.
Wenn andererseits der Ausbeute-Modus eingestellt ist, wird die Ausbeute-Modus-Beurteilungs
einrichtung 23B aktiviert und es werden die Testergebnisse für jeden bzw. den jeweiligen IC-Träger
für jeweils die vorgegebene Anzahl, die in dem Einstellfenster 22F eingestellt ist, zum
Beispiel für jeweils zehn Durchgänge, aufsummiert. Wenn somit die Fehlerrate einen vorbe
stimmten Prozentsatz, zum Beispiel 50%, der in dem Einstellfenster 22G eingestellt ist, über
schreitet, wird der zugehörige IC-Träger als Ergebnis als fehlerhaft eingestuft, und es wird dann
diejenige der Steuereinrichtungen 24, 25 und 26, die dem in dem Steuermodus-Einstellfenster
22H eingestellten Steuermodus entspricht, aktiviert.
Wie vorstehend erläutert, wird in dem Ausbeute-Modus in einem Fall, bei dem zum Beispiel der
numerische Wert "10" in dem Einstellfenster 22F eingestellt ist, der in dem IC-Träger-Fehler
analysespeicher 21 gespeicherte, akkumulierte Wert der Anzahl der aufgetretenen Fehler jedes
mal dann zurückgesetzt, wenn jeweils zehn ICs auf jeden IC-Träger aufgebracht und durch
diesen transportiert wurden und die Tests für alle diese jeweils zehn ICs abgeschlossen sind. Bei
diesem Beispiel wird daher die Ausbeute bei jeweils zehn Tests bestimmt und dann, wenn der
Ausbeute-Wert (bzw. die Fehlerrate) gleich groß ist wie der in dem Einstellfenster 22G einge
stellte Ausbeute-Wert oder diesen überschreitet, eine der Steuereinrichtungen 24, 25 oder 26
aktiviert.
Da gemäß der vorstehenden Erläuterung in Übereinstimmung mit der vorliegenden Erfindung die
Anzahl der aufgetretenen IC-Fehler für jeden IC-Träger, der an jedem Test-Tablett TST ange
bracht ist, gespeichert und aufsummiert wird und der zugehörige, mit solchen fehlerhaften ICs
bestückte IC-Träger als fehlerhaft eingestuft wird, wenn der aufsummierte Wert gleich groß ist
wie der vorbestimmte Wert oder diesen überschreitet, kann mit hoher Wahrscheinlichkeit fest
gestellt werden, daß der Grund für das Auftreten der Fehler in dem IC-Träger liegt, es sei denn,
daß alle oder viele der IC-Träger, die an der gleichen Position in allen Test-Tabletts TST ange
ordnet sind (das heißt diejenigen IC-Träger, die mit ICs bestückt sind, die mit dem jeweils iden
tischen Sockel des Testkopfs 104 zum Testen der ICs in Kontakt gebracht werden) als fehler
haft eingestuft werden. Wenn nämlich bei allen jeweiligen Test-Tabletts TST alle oder viele der
IC-Träger, die mit ICs bestückt sind, die mit dem jeweils gleichen Sockel für den Test in Kontakt
gebracht werden, als fehlerhaft ermittelt bzw. eingestuft werden, wird in diesem Fall die Beur
teilung getroffen, daß der Grund für das Auftreten der Fehler in einem Defekt oder Fehler des
zugehörigen IC-Sockels liegen kann.
Wenn andererseits die Frequenz des Auftretens von Fehlern bei ICs hoch ist, die auf einem
beliebigen der IC-Träger 16 angebracht sind, die an einem bestimmten Test-Tablett, zum
Beispiel dem Test-Tablett TST₀ angebracht sind, kann erkannt bzw. festgestellt werden, daß
der Grund für das Auftreten der Fehler nicht in einem Defekt oder Fehler des IC-Sockels liegt. Es
wird daher die Entscheidung getroffen, daß die Ursache für die aufgetretenen Fehler in einem
Defekt oder Fehler des zugehörigen IC-Trägers 16 liegen kann.
Es läßt sich somit gemäß der vorliegenden Erfindung beurteilen, ob die aufgetretenen Fehler der
ICs durch einen Fehler des IC-Sockels oder durch einen Fehler des IC-Trägers hervorgerufen
werden, ohne daß ein großer Zeitaufwand benötigt wird und hoher Arbeitseinsatz erforderlich
ist. Es läßt sich daher der Vorteil erzielen, daß die Ursache für die aufgetretenen Fehler inner
halb einer kurzen Zeitspanne spezifiziert und ermittelt werden kann und daß ein IC-Testgerät
bereitgestellt werden kann, das verbesserte Genauigkeit aufweist und einfach zu benutzen ist.
Bei dem vorstehend erläuterten Ausführungsbeispiel wird die vorliegende Erfindung bei einem
IC-Testgerät eingesetzt, bei dem eine Handhabungseinrichtung eines horizontalen Transportsy
stems mit einem IC-Tester verbunden ist. Die vorliegende Erfindung kann aber auch bei einem
IC-Testgerät eingesetzt werden, mit dem eine Handhabungseinrichtung des Magazin/Tablett-Typs
mit einer Ausführungsform verbunden ist, die gemeinsam sowohl zum Transportieren von
ICs, die in einem als "stabförmiges Magazin" bezeichneten IC-Behälter untergebracht sind, und
von ICs eingesetzt werden kann, die auf einem für allgemeinen Einsatz ausgelegten Tablett
aufgebracht sind, wobei die ICs jeweils auf einem Test-Tablett aufgebracht werden, und das mit
den ICs bestückte Test-Tablett dann zu der Testeinrichtung zum Testen transportiert wird,
wonach sich unterschiedliche Behandlungen der getesteten ICs auf der Grundlage der Daten der
Testergebnisse anschließen. Auch hierbei lassen sich dieselben Funktionen und Effekte erzielen.
Wenn eine Handhabungseinrichtung gemäß dieser Ausführungsform eingesetzt wird, rutschen
ICs, die in einem stabförmigen Magazin enthalten sind, aufeinanderfolgend aufgrund ihres
Eigengewichts nach unten, so daß die ICs aus dem Magazin aufgrund der natürlichen Heraus
falltendenz jedes ICs aufgrund seines Eigengewichts ausgegeben werden, wobei das stabför
mige Magazin in einem gegenüber der horizontalen Ausrichtung geneigten Status gehalten wird.
Hierbei wird die Station, bei der die aus dem Magazin ausgegebenen ICs auf ein Test-Tablett
umgesetzt werden, als ein Beschickungsabschnitt definiert.
Auch wenn die vorliegende Erfindung anhand ihres Einsatzes bei einem IC-Testgerät zum Testen
von ICs als Halbleiterbauelementen erläutert ist, kann die vorliegende Erfindung auch bei einem
Halbleiterbauelement-Testgerät zum Testen von anderen Halbleiterbauelementen als ICs einge
setzt werden, wobei sich die gleichen Funktionen und Wirkungen, wie sie vorstehend erläutert
sind, erzielen lassen.
Claims (17)
1. Halbleiterbauelement-Testgerät mit einem Testabschnitt und einer Handhabungsein
richtung, bei dem zu testende Halbleiterbauelemente jeweils auf eine Mehrzahl von Halbleiter
bauelement-Trägern (16) in einem Beschickungsabschnitt (300) der Handhabungseinrichtung
aufgebracht werden, die Mehrzahl von Halbleiterbauelement-Trägern (16) von dem
Beschickungsabschnitt (300) in eine Testeinrichtung (TES) der Handhabungseinrichtung für den
Test der Halbleiterbauelemente transportiert wird, die Mehrzahl von Halbleiterbauelement-Trägern
(16) mit den auf ihnen aufgebrachten, getesteten Halbleiterbauelementen nach dem
Abschluß des Tests von der Testeinrichtung (TES) zu einem Entladeabschnitt (400) der Hand
habungseinrichtung gefördert werden, bei dem die auf den Halbleiterbauelement-Trägern (16)
befindlichen, getesteten Halbleiterbauelemente von den Halbleiterbauelement-Trägern (16) zu
einem separaten Halbleiterbauelement-Aufnahmebehälter (200) umgesetzt werden, und die von
den getesteten Halbleiterbauelementen geleerten Halbleiterbauelement-Träger (16) von dem
Entladeabschnitt (400) zu dem Beschickungsabschnitt (300) transportiert werden, wobei der
vorstehend angegebene Ablauf wiederholt durchgeführt wird,
gekennzeichnet durch
einen Halbleiterbauelement-Träger-Fehleranalysespeicher (21) zum Speichern und Aufsummieren der Testergebnisse der Halbleiterbauelemente jeweils gesondert für die einzelnen Halbleiterbauelement-Träger (16),
eine Beurteilungseinrichtung (22, 23A, 23B) zur Ermittlung, ob die Anzahl der aufge tretenen Fehler oder die Rate des Auftretens von Fehlern, die in dem Halbleiterbauelement-Träger-Fehleranalysespeicher (21) gespeichert ist, einen vorbestimmten Wert überschreitet oder nicht, und
eine Steuereinrichtung (24, 25, 26) zum Steuern des Halbleiterbauelement-Testgeräts derart, daß dieses in Abhängigkeit von dem Beurteilungsergebnis der Beurteilungseinrichtung (22, 23A, 23B) in einen voreingestellten Zustand versetzbar ist.
einen Halbleiterbauelement-Träger-Fehleranalysespeicher (21) zum Speichern und Aufsummieren der Testergebnisse der Halbleiterbauelemente jeweils gesondert für die einzelnen Halbleiterbauelement-Träger (16),
eine Beurteilungseinrichtung (22, 23A, 23B) zur Ermittlung, ob die Anzahl der aufge tretenen Fehler oder die Rate des Auftretens von Fehlern, die in dem Halbleiterbauelement-Träger-Fehleranalysespeicher (21) gespeichert ist, einen vorbestimmten Wert überschreitet oder nicht, und
eine Steuereinrichtung (24, 25, 26) zum Steuern des Halbleiterbauelement-Testgeräts derart, daß dieses in Abhängigkeit von dem Beurteilungsergebnis der Beurteilungseinrichtung (22, 23A, 23B) in einen voreingestellten Zustand versetzbar ist.
2. Halbleiterbauelement-Testgerät mit einem Testabschnitt und einer Handhabungsein
richtung, bei dem ein oder mehrere zu testende Halbleiterbauelemente auf ein Test-Tablett
(TST), das durch einen Rahmen (12) und einen oder mehrere, an dem Rahmen angebrachte
Halbleiterbauelement-Träger (16) gebildet ist, in einem Beschickungsabschnitt (300) der Hand
habungseinrichtung aufgebracht werden, das Test-Tablett (TST) von dem Beschickungsab
schnitt (300) in eine Testeinrichtung (TES) der Handhabungseinrichtung transportiert wird, bei
der das oder die auf dem Test-Tablett (TST) aufgebrachten Halbleiterbauelemente in elektrischen
Kontakt mit einem oder mehreren, an einem Testkopf (104) des Testabschnitts angebrachten
Sockeln für den Test der Halbleiterbauelemente gebracht werden, das Test-Tablett mit dem oder
den auf ihm befindlichen, getesteten Halbleiterbauelementen nach dem Abschluß des Tests von
der Testeinrichtung zu einem Entladeabschnitt (400) der Handhabungseinrichtung transportiert
wird, bei dem das oder die getesteten Halbleiterbauelemente auf dem Test-Tablett (TST) von
dem Test-Tablett zu einem separaten Halbleiterbauelement-Aufnahmebehälter (200) übertragen
werden, und das von dem oder den getesteten Halbleiterbauelementen geleerte Test-Tablett von
dem Entladeabschnitt (400) zu dem Beschickungsabschnitt (300) transportiert wird, wobei der
vorstehend angegebene Ablauf wiederholt durchgeführt wird,
gekennzeichnet durch
einen Halbleiterbauelement-Träger-Fehleranalysespeicher (21) zum Speichern und Aufsummieren der Testergebnisse der Halbleiterbauelemente jeweils getrennt Halbleiterbauele ment-Träger (16) für Halbleiterbauelement-Träger (16),
eine Beurteilungseinrichtung (22, 23A, 23B) zum Ermitteln, ob die Anzahl von aufge tretenen Fehlern oder die Rate des Auftretens von Fehlern, die in dem Halbleiterbauelement-Träger-Fehleranalysespeicher (21) gespeichert ist, einen vorbestimmten Wert überschreitet oder nicht, und
eine Steuereinrichtung (24, 25, 26) zum Steuern des Halbleiterbauelement-Testgeräts derart, daß dieses in einen jeweils bestimmten Zustand in Abhängigkeit von dem Beurteilungs ergebnis der Beurteilungseinrichtung versetzbar ist.
einen Halbleiterbauelement-Träger-Fehleranalysespeicher (21) zum Speichern und Aufsummieren der Testergebnisse der Halbleiterbauelemente jeweils getrennt Halbleiterbauele ment-Träger (16) für Halbleiterbauelement-Träger (16),
eine Beurteilungseinrichtung (22, 23A, 23B) zum Ermitteln, ob die Anzahl von aufge tretenen Fehlern oder die Rate des Auftretens von Fehlern, die in dem Halbleiterbauelement-Träger-Fehleranalysespeicher (21) gespeichert ist, einen vorbestimmten Wert überschreitet oder nicht, und
eine Steuereinrichtung (24, 25, 26) zum Steuern des Halbleiterbauelement-Testgeräts derart, daß dieses in einen jeweils bestimmten Zustand in Abhängigkeit von dem Beurteilungs ergebnis der Beurteilungseinrichtung versetzbar ist.
3. Halbleiterbauelement-Testgerät nach Anspruch 2, dadurch gekennzeichnet, daß die
Beurteilungseinrichtung (22, 23A, 23B) in einen kontinuierlichen Modus einstellbar ist, bei dem
die Beurteilung, daß ein Halbleiterbauelement-Träger (16) fehlerhaft ist, dann getroffen wird,
wenn mindestens eine vorbestimmte Anzahl von zu testenden Halbleiterbauelementen, die auf
diesem Halbleiterbauelement-Träger desselben Test-Tabletts aufgebracht sind und von diesem
transportiert werden, fortlaufend als fehlerhaft eingestuft wird.
4. Halbleiterbauelement-Testgerät nach Anspruch 2 oder 3, dadurch gekennzeichnet,
daß die Beurteilungseinrichtung (22, 23A, 23B) in einen Ausbeute-Modus einstellbar ist, bei
dem die Beurteilung, daß ein Halbleiterbauelement-Träger (16) fehlerhaft ist, dann getroffen
wird, wenn die Anzahl von Fehlern bei jeweils einer vorbestimmten Anzahl von zu testenden
Halbleiterbauelementen, die auf diesem Halbleiterbauelement-Träger desselben Test-Tabletts
aufgebracht sind und von diesem transportiert werden, gleich groß wie oder größer als ein
vorbestimmter Prozentsatz ist.
5. Halbleiterbauelement-Testgerät nach einem der vorhergehenden Ansprüche, gekenn
zeichnet durch eine Beurteilungsmodus-Einstelleinrichtung (22) zum Auswählen entweder eines
kontinuierlichen Modus oder eines Ausbeute-Modus und zum Einstellen des ausgewählten
Modus in der Beurteilungseinrichtung (22, 23A, 23B).
6. Halbleiterbauelement-Testgerät nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Steuereinrichtung (24, 25, 26) das Halbleiterbauelement-Testgerät
derart steuert, daß dieses in einen Fehlerbeendigungs-Steuerzustand einstellbar ist, bei dem das
Halbleiterbauelement-Testgerät bei Ermittlung, daß ein Halbleiterbauelement-Träger (16) als
fehlerhaft einzustufen ist, so gesteuert wird, daß verhindert wird, daß ein zu testendes Halblei
terbauelement auf diesen als fehlerhaft eingestuften Halbleiterbauelement-Träger (16) in dem
Beschickungsabschnitt (300) aufgebracht wird.
7. Halbleiterbauelement-Testgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Steuereinrichtung (24, 25, 26) das Halbleiterbauelement-Testgerät derart steuert, daß
dieses in einen Alarmsteuerzustand versetzbar ist, bei dem das Halbleiterbauelement-Testgerät
dann, wenn ein als fehlerhaft einzustufender Halbleiterbauelement-Träger (16) ermittelt wird,
derart gesteuert wird, daß das Halbleiterbauelement-Testgerät einen Alarm erzeugt.
8. Halbleiterbauelement-Testgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Steuereinrichtung (24, 25, 26) das Halbleiterbauelement-Testgerät derart steuert, daß
dieses in einen Fehlerbeendigungs-Alarm-Steuerzustand versetzt wird, wenn ein als fehlerhaft
einzustufender Halbleiterbauelement-Träger (16) ermittelt wird, wobei das Halbleiterbauelement-Testgerät
in diesem Fehlerbeendigungs-Alarm-Steuerzustand derart gesteuert wird, daß verhin
dert wird, daß ein zu testendes Halbleiterbauelement auf den als fehlerhaft eingestuften Halblei
terbauelement-Träger (16) in dem Beschickungsabschnitt aufgebracht wird, und weiterhin ein
Alarm durch das Halbleiterbauelement-Testgerät erzeugt wird.
9. Halbleiterbauelement-Testgerät mit einem Testabschnitt und einer Handhabungsein
richtung, bei dem zu testende Halbleiterbauelemente auf ein Test-Tablett (TST), das durch einen
Rahmen und eine Mehrzahl von an dem Rahmen angebrachten Halbleiterbauelement-Trägern
(16) gebildet ist, in einem Beschickungsabschnitt (300) der Handhabungseinrichtung aufge
bracht werden, das Test-Tablett (TST) dann von dem Beschickungsabschnitt in eine Testeinrich
tung (TES) der Handhabungseinrichtung transportiert wird, in der die auf das Test-Tablett
aufgebrachten Halbleiterbauelemente in elektrischen Kontakt mit einem oder mehreren, an einem
Testkopf (104) des Testabschnitts angebrachten Sockeln zum Testen der Halbleiterbauelemente
gebracht werden, das Test-Tablett mit den darauf befindlichen, getesteten Halbleiterbauelemen
ten nach dem Abschluß des Tests von der Testeinrichtung zu einem Entladeabschnitt (400) der
Handhabungseinrichtung transportiert wird, bei dem die getesteten Halbleiterbauelemente auf
dem Test-Tablett von diesem zu einem separaten Halbleiterbauelement-Aufnahmebehälter über
tragen werden, und das von den getesteten Halbleiterbauelementen entleerte Test-Tablett dann
von dem Entladeabschnitt zu dem Beschickungsabschnitt transportiert wird, wobei der vorste
hend angegebene Ablauf wiederholt durchgeführt wird,
gekennzeichnet durch
einen Halbleiterbauelement-Träger-Fehleranalysespeicher (21) zum Speichern und Aufsummieren der Ergebnisse der Testresultate der zu testenden Halbleiterbauelemente, die auf der Mehrzahl von an jedem Test-Tablett angebrachten Halbleiterbauelement-Trägern (16) aufge bracht sind, wobei die Speicherung und Aufsummierung jeweils gesondert für die einzelnen Halbleiterbauelement-Träger erfolgt
eine Beurteilungseinrichtung (22, 23A, 23B) zum Ermitteln, ob die Anzahl von aufge tretenen Fehlern oder die Rate des Auftretens von Fehlern, die in dem Halbleiterbauelement-Träger-Fehleranalysespeicher (21) gespeichert ist, einen vorbestimmten Wert überschreitet oder nicht,
eine Steuereinrichtung (24, 25, 26) zur Steuerung des Halbleiterbauelement-Testgerät derart, daß dieses in Abhängigkeit von dem Beurteilungsergebnis der Beurteilungseinrichtung (22, 23A, 23B) in einen bestimmten Zustand versetzt wird, und
eine Anzeige (22A bis 22H) zum vorhergehenden Einstellen mindestens eines Einstell werts für die Anzahl des Auftretens von Fehlern, eines Einstellwerts für die Rate des Auftretens von Fehlern und/oder eines Steuerzustands für das Halbleiterbauelement-Testgerät auf der Anzeige.
einen Halbleiterbauelement-Träger-Fehleranalysespeicher (21) zum Speichern und Aufsummieren der Ergebnisse der Testresultate der zu testenden Halbleiterbauelemente, die auf der Mehrzahl von an jedem Test-Tablett angebrachten Halbleiterbauelement-Trägern (16) aufge bracht sind, wobei die Speicherung und Aufsummierung jeweils gesondert für die einzelnen Halbleiterbauelement-Träger erfolgt
eine Beurteilungseinrichtung (22, 23A, 23B) zum Ermitteln, ob die Anzahl von aufge tretenen Fehlern oder die Rate des Auftretens von Fehlern, die in dem Halbleiterbauelement-Träger-Fehleranalysespeicher (21) gespeichert ist, einen vorbestimmten Wert überschreitet oder nicht,
eine Steuereinrichtung (24, 25, 26) zur Steuerung des Halbleiterbauelement-Testgerät derart, daß dieses in Abhängigkeit von dem Beurteilungsergebnis der Beurteilungseinrichtung (22, 23A, 23B) in einen bestimmten Zustand versetzt wird, und
eine Anzeige (22A bis 22H) zum vorhergehenden Einstellen mindestens eines Einstell werts für die Anzahl des Auftretens von Fehlern, eines Einstellwerts für die Rate des Auftretens von Fehlern und/oder eines Steuerzustands für das Halbleiterbauelement-Testgerät auf der Anzeige.
10. Halbleiterbauelement-Testgerät nach Anspruch 9, dadurch gekennzeichnet, daß die
Anzeige (22A bis 22H) weiterhin einen Fehlerbeurteilungsmodus (22B, 22C) enthält, bei dem
entweder ein kontinuierlicher Modus oder ein Ausbeute-Modus wählbar ist.
11. Halbleiterbauelement-Testgerät nach Anspruch 10, bei dem der kontinuierliche
Modus ein Fehlerbeurteilungsmodus ist, bei dem eine Entscheidung, daß ein Halbleiterbauele
ment-Träger (16) fehlerhaft ist, dann getroffen wird, wenn auf diesem Halbleiterbauelement-Träger
(16) des gleichen Test-Tabletts (TST) aufgebrachte und durch diesen transportierte, zu
testende Halbleiterbauelemente fortlaufend als fehlerhaft eingestuft werden und die Anzahl von
fortlaufend als fehlerhaft eingestuften Halbleiterbauelementen gleich groß wie oder größer als
die auf der Anzeige eingestellte Anzahl des Auftretens von Fehlern ist.
12. Halbleiterbauelement-Testgerät nach Anspruch 10 oder 11, dadurch gekennzeich
net, daß der Ausbeute-Modus ein Fehlerbeurteilungsmodus ist, bei dem die Entscheidung, daß
der Halbleiterbauelement-Träger fehlerhaft ist, dann getroffen wird, wenn festgestellt wird, daß
die Anzahl von Fehlern, die jeweils bei einer vorbestimmten Anzahl von zu testenden Halbleiter
bauelementen, die auf diesem Halbleiterbauelement-Träger (16) des gleichen Test-Tabletts
aufgebracht sind und durch diesen transportiert werden, gleich groß wie oder größer als die auf
der Anzeige eingestellte Rate des Auftretens von Fehlern ist.
13. Halbleiterbauelement-Testgerät nach einem der Ansprüche 9 bis 12, dadurch
gekennzeichnet, daß die Anzeige aufweist:
einen Fehlerbeendigungs-Steuerzustand, bei dem das Halbleiterbauelement-Testgerät
dann, wenn ein als fehlerhaft einzustufender Halbleiterbauelement-Träger (16) ermittelt wird,
derart gesteuert wird, daß verhindert wird, daß ein zu testendes Halbleiterbauelement auf diesen
als fehlerhaft erkannten Halbleiterbauelement-Träger in dem Beschickungsabschnitt aufgebracht
wird,
einen Alarm-Steuerzustand, bei dem das Halbleiterbauelement-Testgerät dann, wenn ein als fehlerhaft einzustufender Halbleiterbauelement-Träger (16) ermittelt wird, derart gesteuert wird, daß das Halbleiterbauelement-Testgerät einen Alarm erzeugt, und
einen Fehlerbeendigungs-Alarm-Steuerzustand, bei dem das Halbleiterbauelement-Test gerät dann, wenn ein als fehlerhaft einzustufender Halbleiterbauelement-Träger (16) ermittelt wird, derart gesteuert wird, daß einerseits verhindert wird, daß ein zu testendes Halbleiterbau element in dem Beschickungsabschnitt (300) auf den als fehlerhaft eingestuften Halbleiterbau element-Träger (16) aufgebracht wird, und andererseits ein Alarm durch das Halbleiterbauele ment-Testgerät erzeugt wird.
einen Alarm-Steuerzustand, bei dem das Halbleiterbauelement-Testgerät dann, wenn ein als fehlerhaft einzustufender Halbleiterbauelement-Träger (16) ermittelt wird, derart gesteuert wird, daß das Halbleiterbauelement-Testgerät einen Alarm erzeugt, und
einen Fehlerbeendigungs-Alarm-Steuerzustand, bei dem das Halbleiterbauelement-Test gerät dann, wenn ein als fehlerhaft einzustufender Halbleiterbauelement-Träger (16) ermittelt wird, derart gesteuert wird, daß einerseits verhindert wird, daß ein zu testendes Halbleiterbau element in dem Beschickungsabschnitt (300) auf den als fehlerhaft eingestuften Halbleiterbau element-Träger (16) aufgebracht wird, und andererseits ein Alarm durch das Halbleiterbauele ment-Testgerät erzeugt wird.
14. Halbleiterbauelement-Testgerät nach einem der Ansprüche 9 bis 13, dadurch
gekennzeichnet, daß die Anzeige eine Fehlerbeendigungs-Kategorie (22A) aufweist, die die
Funktion der Auswahl der Art eines Fehlers eines Halbleiterbauelement-Trägers (16) aus einer
Mehrzahl von Kategorien, und der Einstellung bzw. Anzeige der ausgewählten Kategorie auf der
Anzeige ausübt, wobei das Auftreten eines Fehlers lediglich dann, wenn ein Fehler der auf der
Anzeige eingestellten Kategorie auftritt, in dem Halbleiterbauelement-Träger-Fehleranalysespei
cher (21) gespeichert wird.
15. Halbleiterbauelement-Testgerät nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Handhabungseinrichtung eine Handhabungseinrichtung vom
Magazin/Tablett-Typ mit einer Ausführungsform ist, die gemeinsam sowohl zum Transportieren
von Halbleiterbauelementen, die in einem als stabförmiges Magazin bezeichneten Halbleiterbau
element-Behälter aufgenommen sind, als auch von Halbleiterbauelementen, die auf einem für
allgemeinen Einsatz ausgelegten Tablett (KST) aufgebracht sind, zu einem Test-Tablett (TST)
sowie zum Transportieren des Test-Tabletts mit den auf ihm aufgebrachten Halbleiterbauele
menten zu der Testeinrichtung (TES) für den Test eingesetzt werden kann, wobei die getesteten
Halbleiterbauelemente auf der Grundlage der Daten der Testergebnisse in dem Entladeabschnitt
(400) nachfolgend unterschiedlichen Bearbeitungen unterzogen werden, und daß der
Beschickungsabschnitt (300) eine Station ist, bei der aus dem Magazin ausgegebene Halbleiter
bauelemente auf ein Test-Tablett (TST) übertragen werden.
16. Halbleiterbauelement-Testgerät nach einem der Ansprüche 1 bis 14, dadurch
gekennzeichnet, daß die Handhabungseinrichtung eine als horizontales Transportsystem
bezeichnete Handhabungseinrichtung ist, bei der auf einem für allgemeinen Einsatz ausgelegten
Tablett (KST) vorhandene Halbleiterbauelemente in dem Beschickungsabschnitt (300) auf ein
Test-Tablett übertragen werden und das mit den auf ihm befindlichen Halbleiterbauelementen
bestückte Test-Tablett zu der Testeinrichtung (TES) für den Test transportiert wird, wonach die
getesteten Halbleiterbauelemente auf der Grundlage der Daten der Testergebnisse unterschiedli
chen Bearbeitungen in dem Entladeabschnitt (400) unterzogen werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14182096 | 1996-06-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19723434A1 true DE19723434A1 (de) | 1997-12-11 |
DE19723434C2 DE19723434C2 (de) | 2002-10-31 |
Family
ID=15300893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19723434A Expired - Fee Related DE19723434C2 (de) | 1996-06-04 | 1997-06-04 | Halbleiterbauelement-Testgerät |
Country Status (6)
Country | Link |
---|---|
US (1) | US5909657A (de) |
KR (1) | KR100258426B1 (de) |
CN (1) | CN1146731C (de) |
DE (1) | DE19723434C2 (de) |
MY (1) | MY115671A (de) |
TW (1) | TW358162B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2329028A (en) * | 1997-07-07 | 1999-03-10 | Nec Corp | Semiconductor device test system |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10142293A (ja) * | 1996-11-12 | 1998-05-29 | Advantest Corp | Ic試験装置 |
JP4037962B2 (ja) * | 1998-06-24 | 2008-01-23 | 株式会社アドバンテスト | 部品試験装置 |
KR100524906B1 (ko) * | 1998-08-08 | 2005-12-21 | 삼성전자주식회사 | 반도체 조립공정에서 트레이 셀의 위치데이터 처리방법 |
US6459822B1 (en) | 1998-08-26 | 2002-10-01 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Video image stabilization and registration |
SG98373A1 (en) * | 1998-11-25 | 2003-09-19 | Advantest Corp | Device testing apparatus |
US6485991B1 (en) | 2001-05-24 | 2002-11-26 | Advanced Micro Devices, Inc. | System and method for output track unit detection and safe storage tube removal |
US6861861B2 (en) * | 2002-07-24 | 2005-03-01 | Lg Electronics Inc. | Device for compensating for a test temperature deviation in a semiconductor device handler |
KR100517074B1 (ko) * | 2003-06-05 | 2005-09-26 | 삼성전자주식회사 | 트레이 트랜스퍼 유닛 및 그를 포함하는 자동 테스트 핸들러 |
KR100541546B1 (ko) * | 2003-07-14 | 2006-01-10 | 삼성전자주식회사 | 반도체 디바이스 테스트장치 |
US7135879B1 (en) * | 2004-03-01 | 2006-11-14 | Advanced Micro Devices, Inc. | Test structure and method for failure analysis of small contacts in integrated circuit technology development |
US7151388B2 (en) * | 2004-09-30 | 2006-12-19 | Kes Systems, Inc. | Method for testing semiconductor devices and an apparatus therefor |
US7279888B2 (en) * | 2005-06-29 | 2007-10-09 | Infineon Technologies Ag | Handling unit for electronic devices |
KR100699866B1 (ko) | 2005-09-30 | 2007-03-28 | 삼성전자주식회사 | 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법 |
KR100792728B1 (ko) * | 2006-05-12 | 2008-01-11 | 미래산업 주식회사 | 번인 테스트용 소팅 핸들러의 트레이 반송장치 |
KR100897068B1 (ko) * | 2007-05-03 | 2009-05-14 | (주)테크윙 | 테스트핸들러 |
KR100865910B1 (ko) * | 2007-07-30 | 2008-11-10 | 미래산업 주식회사 | 핸들러 및 그를 이용한 반도체 소자 제조방법 |
KR20090056599A (ko) * | 2007-11-30 | 2009-06-03 | 삼성전자주식회사 | 반도체 장치의 테스트 방법 |
CN101984508B (zh) * | 2010-08-23 | 2012-05-09 | 深圳市海达威工业自动化设备有限公司 | Led老化方法 |
KR101658078B1 (ko) * | 2012-01-03 | 2016-09-21 | (주)테크윙 | 테스트핸들러 |
JP5500282B1 (ja) * | 2013-02-28 | 2014-05-21 | 日本電気株式会社 | 障害修復装置、障害修復方法、及び、障害修復プログラム |
TWI472778B (zh) * | 2013-08-30 | 2015-02-11 | Chroma Ate Inc | System - level IC test machine automatic retest method and the test machine |
US9543171B2 (en) * | 2014-06-17 | 2017-01-10 | Lam Research Corporation | Auto-correction of malfunctioning thermal control element in a temperature control plate of a semiconductor substrate support assembly that includes deactivating the malfunctioning thermal control element and modifying a power level of at least one functioning thermal control element |
JP2016024511A (ja) * | 2014-07-16 | 2016-02-08 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
JP2019074484A (ja) * | 2017-10-19 | 2019-05-16 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
TWI633315B (zh) * | 2018-03-09 | 2018-08-21 | 宇瞻科技股份有限公司 | 自動化測試裝置 |
US11808812B2 (en) | 2020-11-02 | 2023-11-07 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
US11587640B2 (en) | 2021-03-08 | 2023-02-21 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3340183A1 (de) * | 1983-11-07 | 1985-05-15 | Ekkehard Ing.(Grad.) 8011 Zorneding Ueberreiter | Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin |
JPH0693475B2 (ja) * | 1990-02-23 | 1994-11-16 | 株式会社東芝 | 自己検診機能を備えた半導体ハンドリング装置及び半導体ハンドリング装置の自己検診方法 |
US5227717A (en) * | 1991-12-03 | 1993-07-13 | Sym-Tek Systems, Inc. | Contact assembly for automatic test handler |
DE4227072A1 (de) * | 1992-08-17 | 1994-02-24 | Bayer Ag | Verfahren zur Herstellung eines Siliziumnitridpulvers |
TW287235B (de) * | 1994-06-30 | 1996-10-01 | Zenshin Test Co | |
JPH08150583A (ja) * | 1994-11-29 | 1996-06-11 | Ando Electric Co Ltd | Ic移載装置つきオートハンドラ |
JP3412114B2 (ja) * | 1995-07-26 | 2003-06-03 | 株式会社アドバンテスト | Ic試験装置 |
-
1997
- 1997-06-03 US US08/867,750 patent/US5909657A/en not_active Expired - Fee Related
- 1997-06-03 TW TW086107635A patent/TW358162B/zh not_active IP Right Cessation
- 1997-06-04 DE DE19723434A patent/DE19723434C2/de not_active Expired - Fee Related
- 1997-06-04 CN CNB971178801A patent/CN1146731C/zh not_active Expired - Fee Related
- 1997-06-04 MY MYPI97002500A patent/MY115671A/en unknown
- 1997-06-04 KR KR1019970023011A patent/KR100258426B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2329028A (en) * | 1997-07-07 | 1999-03-10 | Nec Corp | Semiconductor device test system |
GB2329028B (en) * | 1997-07-07 | 2001-06-20 | Nec Corp | Semiconductor device test system with operation loss reduced |
US6314332B1 (en) | 1997-07-07 | 2001-11-06 | Nec Corporation | Multiple semiconductor test system for testing a plurality of different semiconductor types |
Also Published As
Publication number | Publication date |
---|---|
CN1188238A (zh) | 1998-07-22 |
KR980005983A (ko) | 1998-03-30 |
US5909657A (en) | 1999-06-01 |
TW358162B (en) | 1999-05-11 |
KR100258426B1 (ko) | 2000-06-01 |
DE19723434C2 (de) | 2002-10-31 |
CN1146731C (zh) | 2004-04-21 |
MY115671A (en) | 2003-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19723434C2 (de) | Halbleiterbauelement-Testgerät | |
DE19680785B4 (de) | Halbleiterbauelement-Testgerät und Halbleiterbauelement-Testsystem, das eine Mehrzahl von Halbleiterbauelement-Testgeräten enthält | |
DE19680786B4 (de) | Halbleiterbauelement-Testgerät | |
DE19881127B4 (de) | Halbleiterbauelement-Testgerät und Testtablett zur Verwendung in dem Testgerät | |
DE19817123C2 (de) | Vorrichtung zum Herausnehmen und zum Lagern von Halbleiterbauelement-Tabletts | |
DE19713986A1 (de) | Halbleiterbauelement-Testgerät | |
DE19581661C2 (de) | Ic-Aufnahmeschalen-Lagervorrichtung und Montagevorrichtung für diese | |
DE19680913C2 (de) | Halbleiterbauelement-Transport- und -Handhabungseinrichtung | |
DE10297654B4 (de) | Halteeinsatz und Handhabungsvorrichtung mit einem solchen Halteeinsatz für elektronische Bauelemente | |
DE19523969C2 (de) | Bausteintransportvorrichtung und Verfahren zum wiederholten Testen von Bausteinen für IC-Handhabungseinrichtung | |
DE19928524B4 (de) | IC-Prüfgerät | |
US5131535A (en) | Electrical device transport medium | |
DE19750173C2 (de) | IC-Testvorrichtung | |
DE19750949B4 (de) | Testhandhabungsvorrichtung für horizontalen Transport | |
DE19914775A1 (de) | IC-Prüfgerät | |
DE112005001751T5 (de) | Prüfgerät für elektronische Bauelemente und Verfahren zur Konfiguration des Prüfgerätes | |
DE19916568A1 (de) | IC-Prüfgerät | |
DE10129706A1 (de) | Kontaktarm und Prüfgerät mit Kontaktarm für Elektronische Bauelemente | |
DE19805718A1 (de) | Halbleiterbauelement-Testgerät | |
DE19580814B4 (de) | IC-Handler mit IC-Träger | |
DE102018112781A1 (de) | Verfahren zum Herstellen eines Halbleiter-Package | |
DE19826314A1 (de) | Halbleiterbauelement-Testgerät | |
DE19957614A1 (de) | Verfahren zum Handhaben eines IC-Bausteins | |
DE69924152T2 (de) | Verfahren zum Montieren eines elektronischen Beuteils | |
DE19626611C2 (de) | Transportvorrichtung für Halbleitervorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |