CN114026690A - 存储器单元及形成包含具有不同总电阻的电流泄漏路径的电容器的方法 - Google Patents

存储器单元及形成包含具有不同总电阻的电流泄漏路径的电容器的方法 Download PDF

Info

Publication number
CN114026690A
CN114026690A CN202080046660.7A CN202080046660A CN114026690A CN 114026690 A CN114026690 A CN 114026690A CN 202080046660 A CN202080046660 A CN 202080046660A CN 114026690 A CN114026690 A CN 114026690A
Authority
CN
China
Prior art keywords
capacitor
capacitor electrode
laterally
current leakage
leakage path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080046660.7A
Other languages
English (en)
Inventor
M·米奇
A·A·恰范
S·查杰德
B·R·曲克
K·K·穆图克里希南
D·V·N·拉马斯瓦米
L·威廉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114026690A publication Critical patent/CN114026690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种存储器单元包括电容器，其包括：第一电容器电极，其具有横向间隔壁；第二电容器电极，其包括在所述第一电容器电极上方的一部分；及电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括在所述第一电容器电极的所述横向间隔壁的横向最内表面的横向外部的任何处的泄漏件材料。公开包含方法的其它实施例。

Description

存储器单元及形成包含具有不同总电阻的电流泄漏路径的电 容器的方法
技术领域
本文中公开的实施例涉及存储器单元及形成包含具有不同总电阻的电流泄漏路径的电容器的方法。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。存储器单元可使用数字线(其还可称为位线、数据线或感测线)及存取线(其还可称为字线)而写入或读取。数字线可使沿阵列的列的存储器单元导电地互连，且字线可使沿阵列的行的存储器单元导电地互连。可通过数字线及字线的组合来唯一地寻址每一存储器单元。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不存在电力的情况下存储数据达延迟时段。非易失性存储器常规地被指定为具有至少约10年的保留时间的存储器。易失性存储器消散且因此经刷新及/或重写以维持数据存储。易失性存储器可具有毫秒或更少的保留时间。无论如何，存储器单元经配置而以至少两种不同可选择状态留存或存储存储器。在二进制系统中，状态被视为“0”或“1。在其它系统中，至少一些个别存储器单元可经配置以存储信息的多于两个电平或状态。
电容器是可用于存储器单元中的一种类型的电子组件。电容器具有由电绝缘材料分离的两个电导体。作为电场的能量可静电存储于此材料内。取决于绝缘体材料的组合物，所述经存储电场将为易失性或非易失性的。例如，仅包含SiO2的电容器绝缘体材料将为易失性的。一种类型的非易失性电容器是具有铁电材料作为绝缘材料的至少部分的铁电电容器。铁电材料的特征在于具有两个稳定极化状态且借此可包括电容器及/或存储器单元的可编程材料。铁电材料的极化状态可通过施加适合编程电压而改变且在移除编程电压的后保持(至少一段时间)。每一极化状态具有彼此不同的电荷存储电容且理想地可用于写入(即，存储)及读取存储器状态而不使极化状态反转，直到期望使极化状态反转。在具有铁电电容器的一些存储器中，较不期望的是，读取存储器状态的动作可使极化反转。因此，在确定极化状态之后，进行存储器单元的重写以紧接在其确定之后将存储器单元置于预读取状态中。无论如何，并入铁电电容器的存储器单元归因于形成电容器的部分的铁电材料的双稳态特性而理想地为非易失性的。其它可编程材料可用作电容器绝缘体以使电容器呈非易失性。
一种类型的存储器单元具有与铁电电容器串联电耦合的选择装置。即使在选择装置空闲时(即，在非作用或“关断”时)，电流通常仍通过选择装置泄漏到邻近衬底材料。此导致铁电电容器的邻近电极处的电压降，因此在两个电容器电极的间产生电压差。此导致在存储器单元空闲时跨铁电材料施加电场。即使小，此电场仍可开始翻转铁电材料中的个别偶极且继续直到全部被翻转，因此擦除存储器单元的经编程状态。此可在一小量时间内发生，借此损坏或防止存储器单元中的非易失性。
附图说明
图1是根据本发明的实施例的存储器单元的示意性图解视图。
图2是根据本发明的实施例的存储器单元的图解横截面视图。
图3是通过图2中的线3-3获取的放大横截面视图。
图4是通过图2中的线4-4获取的放大横截面视图。
图5是图2的部分的放大横截面视图。
图6是包括铁电电容器的实例存储器阵列的示意图。
图7是包括铁电电容器的实例存储器单元的示意图。
图8是根据本发明的一些实施例的在过程中的构造的部分的图解横截面视图。
图9到14是根据本发明的一些实施例的图8的构造的图解循序横截面视图。
具体实施方式
展示且最初参考示意性图1描述根据本发明的实施例的存储器单元9。具有存储器单元9的集成电路系统(未展示)将可能具有相对于存储器阵列或子阵列制造的数千或数百万个此类存储器单元。此类阵列或子阵列将可能具有多个字线及数字线(在其之间其相交之处具有个别存储器单元9)。个别存储器单元可被视为包括个别字线及交叉个别数字线的部分。
在一个实施例中，存储器单元9包括选择装置12及(例如)通过如展示的导电(即，电)路径16与选择装置12串联电耦合(即，电路)的电容器14。在所描绘图式中的电容器14可被视为包括在其之间具有电容器绝缘体材料19的两个导电电容器电极18及20。在一个实施例中，电容器绝缘体材料19是铁电的。实际上，路径16可仅为由电容器14及选择装置12共享的单个电极。电容器14包括从电容器电极18或20中的一者通过电容器绝缘体材料19到另一者的固有电流(即，电)泄漏路径。为了明确起见，此固有路径在图1中被图解地展示为围绕电容器绝缘体材料19的路径22中的虚线。然而，事实上，路径22将固有地/固有地通过电容器绝缘体材料19到且介于电容器电极18及20中的每一者之间。固有电流泄漏路径22将具有某一相当高的(即，电)整体/总电阻，其被图解地指示为电阻器24，这是因为装置14在操作中用作电容器。电阻器24的总电阻将取决于电容器绝缘体材料19的组合物、电容器绝缘体材料19的厚度及材料19(如果铁电)内的偶极定向。电阻器24可固有地是非线性/可变电阻器，借此其电阻是电压相依的。
存储器单元9包括从一个电容器电极18或20到另一个电容器电极18或20的平行(即，电路平行)电流泄漏路径26。在一个实施例中，平行路径26具有0.4eV到5.0eV的主导带隙，且在一个实施例中，所述主导带隙小于电容器绝缘体材料19的主导带隙。如果平行路径26的长度充分短于路径22，那么此可大于电容器绝缘体材料19的主导带隙。无论如何，在一个实施例中，平行路径26具有低于固有电流泄漏路径22的总电阻的某一总电阻(例如，展示为电阻器28)。仅通过实例，通过固有电流泄漏路径22的总电阻可为1x1011到1x1018欧姆且通过平行路径26的总电阻可为1x107到1x1017欧姆。在一个实施例中，平行电流泄漏路径经配置使得在存储器单元空闲时通过其的电流不大于一毫微安培。
选择装置12(在存在时)可为任何现存或尚待开发选择装置，包含多个装置。实例包含二极管、场效晶体管及双极晶体管。在操作中，当存储器单元空闲时(即，当与存储器单元9相关联的集成电路系统在操作上“接通”，但未发生存储器单元9的“读取”或“写入”操作时)，选择装置12可展现电流泄漏。选择装置电流泄漏路径30可存在且被图解地展示为在选择装置12周围的虚线，但此可为固有地/固有地通过选择装置12或到下伏衬底(例如，保持于接地或其它电位处)。泄漏路径30被展示为具有某一总电阻32。在一个实施例中，平行路径26经配置使得在存储器单元9空闲时通过其的电流大于或等于在存储器单元9空闲时通过路径30的电流泄漏。此将取决于选择装置12、电容器14、平行路径26的构造及材料以及在正常操作中存储器单元9内的各个点处的电压。理想地且无论如何，此使得电极18及20处的电压能够在空闲时彼此相等或至少非常接近(例如，在50毫伏内)，借此当存储器单元9空闲时，在电容器绝缘体材料19内不产生电场或产生可忽略电场。例如且此外，理想地，在空闲时跨电容器的任何电压差使得电容器绝缘体材料19中的任何电场比电容器绝缘体材料19的固有矫顽场低至少19/20。此可排除铁电材料19内的非预期偶极方向改变。替代地作为实例，此可至少降低铁电材料19内的非预期偶极方向改变的风险或增加直到铁电材料19内的非预期偶极方向改变的时间。
在一个实施例中，平行路径26中的电阻器28在电容器电极18与20之间的在较高电压(例如，介于1伏特到5伏特之间)下比在较低电压(例如，小于250毫伏)下展现整体更高电阻的非线性电阻器。理想地，此非线性电阻器经形成为相较于在较低电压下空闲时，在较高电压“读取”及“写入”操作期间提供平行路径26中的电流泄漏的减少的更大量值。
字线及数字线(两者在图1中都未展示)可与存储器单元9相关联。例如，选择装置12(在存在时)可为简单双端二极管或其它双端装置。可接着使用交叉点阵列构造，借此作为第一电容器电极18的部分的导电路系统径11与字线或数字线(在图1中未展示)连接或是字线或数字线的部分且作为选择装置12的部分的导电路系统径13与字线或数字线(在图1中未展示)的另一者连接或是字线或数字线的另一者的部分。作为替代实例，选择装置12可为场效晶体管。接着，作为实例，导电路系统径11可以为存储器阵列或子阵列内的多个电容器14(图1中未展示)所共有的电容器电极18的部分，组件16可为晶体管的一个源极/漏极区域，且组件/导电路系统径13可为另一者。晶体管的栅极(图1中未展示)可为字线(图1中未展示)的部分，且源极/漏极组件13可与数字线(图1中未展示)连接或为数字线的部分。当然可替代地使用其它架构及构造。
图2到5图解地展示根据本发明的实例实施例的包括电容器14及平行电流泄漏路径26的存储器单元9的部分的实例物理构造。已视需要使用来自上述实施例的相同数字，其中使用不同数字指示一些差异或添加。图2到5描绘包括可包含导电/导体/传导、半导电(semiconductive)/半导体/半导电(semiconducting)或绝缘(insulative)/绝缘体/绝缘(insulating)(即，本文中电绝缘)材料的任一或多者的基底衬底50(图2)的片段或构造10的部分。各种材料已在高度上形成在基底衬底50上方。材料可在图2到5描绘的材料的旁边、立面内部或立面外部。例如，集成电路系统的其它部分或完全制造组件可设置于基底衬底50上方、周围或内的某处。用于操作阵列(例如，存储器阵列)内的组件的控制及/或其它外围电路系统还可经制造，且可完全或部分或可不完全或部分在阵列或子阵列内。此外，多个子阵列还可独立地、协同或以其它方式相对于彼此制造及操作。在此档案中，“子阵列”还可被视为阵列。选择装置12可电耦合到电容器电极18或20中的任一者，其中此被示意性地展示为通过导体56连接到电极18。
包括绝缘材料的材料52被展示为在基底衬底50上方且在其中具有电容器开口15。仅通过实例，此被展示为包括在基底衬底50上方的材料53、在材料53上方的材料54及在材料54上方的材料55。实例材料53是二氧化硅上覆氮化硅。实例材料54是经掺杂二氧化硅且实例材料55是氮化硅。实例构造10包括下导体56，其可为(例如)伸展到图2所处的页面的平面中且从所述平面伸展出的导电线(例如，字线或数字线)或电耦合(在一个实施例中，直接电耦合)到选择装置12或是选择装置12的部分。导体56的实例导电材料是TiN。
电容器14包括第一导电电容器电极18，在一个实施例中，所述第一导电电容器电极18具有个别地具有最上表面60、横向最内表面31及横向最外表面33的横向间隔壁58、59。在一个实施例中，第一电容器电极18具有横向延伸到横向间隔壁58、59且介于横向间隔壁58、59之间的底部62。替代地且仅通过实例，第一电容器电极18可包括向上及向下敞开(未展示)导电材料圆柱体(例如，极少或无在壁58、59之间延伸的底部62)。电容器14包含具有实例横向侧壁表面29的第二导电电容器电极20。第二电容器电极20被展示为包括导电材料64(例如，W)及导电材料66(例如，TiN)。第二电容器电极20可被视为包括在第一电容器电极18上方的部分70。
电容器绝缘体材料19横向介于第二电容器电极20与第一电容器电极18之间，包含横向介于第一电容器电极18的壁58、59之间。实例材料包含二氧化硅、氮化硅、高介电系数电介质及/或铁电材料。实例铁电材料包含具有过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸铅锆及钛酸钡锶中的一或多者的铁电体且可在其中具有包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者的掺杂剂。如上文关于图1断言，图2到5中的电容器14包括从第一及第二电容器电极中的一者通过电容器绝缘体材料到另一者的固有电流泄漏路径22。实例电容器绝缘体材料19包括最上表面25及横向间隔壁23、27。
平行电流泄漏路径26被展示为由在一个实施例中包括横向间隔壁37、39的泄漏件材料34涵盖或在所述泄漏件材料34内。实例路径26被展示为在a)在第一电容器电极18上方的第二电容器电极20的部分70的立面内表面71与b)第一电容器电极18的横向间隔壁58、59的个别最上表面60(在一个实施例中且如展示，两个最上表面60)的至少一者之间延伸。如展示，平行电流泄漏路径26电路平行于固有电流泄漏路径22，且还具有低于固有电流泄漏路径的总电阻。实例泄漏件材料34包含以下一或多者：非晶硅、多晶硅、锗、硫属化物(例如，金属硫属化合物)、富硅氮化硅、富硅氧化硅及适当地掺杂有导电性增加的掺杂剂的固有介电材料(例如，掺杂有Ti、Ta、Nb、Mo、Sr、Y、Cr、Hf、Zr、W及镧系离子中的一或多者的SiO2及/或及Si3N4)。泄漏件材料34及借此平行路径26可主要(即，多于50原子％)包括此(类)材料。这些材料中的任何者可经掺杂或未掺杂以(例如)在存储器单元9空闲时提供流动通过其的电流泄漏的所要总电阻。
在一个实施例中，泄漏件材料34在第一电容器电极18的横向间隔壁58、59的横向最内表面31的横向外部的任何处。在一个实施例中，至少一些(在一个此实施例中，仅一些)泄漏件材料34在第一电容器电极18的横向间隔壁58、59的横向最外表面33的横向外部。在一个实施例中，泄漏件材料34具有横向间隔壁58、59中的个别者上方的最大横向厚度T1，其小于个别横向间隔壁58、59上方的电容器绝缘体材料19的最大横向厚度T2。在一个实施例中，泄漏件材料34在横向间隔壁58、59的少于全部最上表面60的正上方。在一个实施例中，泄漏件材料34不在电容器绝缘体材料19的最上表面25的正上方。在一个实施例中，泄漏件材料34不直接抵靠第二电容器电极20的任何横向侧壁表面29。在一个实施例中，泄漏件材料34包括环状物90。在一个实施例中，电容器绝缘体材料19包括在电容器开口15中的横向间隔壁23、27，其在电容器开口15中横向间隔壁58、59上方比在电容器开口15中横向间隔壁58、59横向旁边横向更厚。在一个实施例中，泄漏件材料34包括在电容器开口15中的横向间隔壁37、39，在电容器开口15中的横向间隔壁37、39横向薄于电容器开口15中的第一电容器电极18的横向间隔壁58、59中的个别者。
在一个实施例中，泄漏件材料34是均质的，借此电容器电极18与20之间的平行路径26是均质的。在一个实施例中，泄漏件材料34是非均质的，借此电容器电极18与20之间的平行路径26是非均质的。在其中材料34及借此平行路径26非均质的实施例中，平行路径26可归因于其中具有不同带隙的不同组合物材料而具有不同带隙。然而，平行路径26可具有0.4eV到5.0eV的主导(意味着控制)带隙，在一个实施例中，所述主导带隙可能取决于平行路径26内的个别不同材料的相应体积。因此且无论如何，“主导”在本文中使用且适用而无关于特定路径/材料的均质性。在一个实施例中，电容器绝缘体材料19的主导带隙可低于平行路径26的主导带隙。在一个实施例中，平行路径26的最小长度被制成长于电容器绝缘体材料19的最小厚度。作为一个实例，此长度关系可在电容器绝缘体材料及平行路径的主导带隙大约相同时平行路径中的状态密度等于或大于电容器绝缘体材料中的状态密度时使用。作为另一实例，此长度关系可在电容器绝缘体材料的主导带隙小于平行路径的主导带隙时平行路径中的状态密度等于或大于电容器绝缘体材料中的状态密度时使用。
在一个实施例中，存储器单元9包括选择装置，例如在图2中示意性地展示为通过导体56与第一电容器电极18电耦合(在一个实施例中，直接电耦合)的选择装置12。在一个此实施例中，在操作中，当存储器单元空闲时，选择装置展现电流泄漏，其中平行路径经配置使得在存储器单元空闲时通过其的电流大于或等于在存储器单元空闲时选择装置的电流泄漏。
存储器阵列可如上文描述那样并入电容器，其可为铁电存储器阵列且可具有任何适合配置。参考图6描述实例铁电存储器阵列152。存储器阵列152包含(例如)可具有上文描述的电容器14的配置的多个铁电电容器144。字线170沿着存储器阵列152的行延伸，且数字线172沿着存储器阵列152的列延伸。电容器144中的每一者在使用字线及数字线的组合独有地寻址的存储器单元150内。字线170延伸到驱动器电路系统176且数字线172延伸到检测电路系统178。在一些应用中，存储器阵列152可经配置为铁电随机存取存储器(FeRAM)。
存储器单元150可包含与铁电电容器144组合的晶体管149(例如，选择装置)。例如，在一些应用中，存储器单元150中的每一者可包含与铁电电容器144组合的晶体管149中的一者，如图7中展示。存储器单元150经展示与字线170及数字线172耦合。而且，电容器144的电极中的一者经展示与包括板极材料146(例如，如上文的实施例中提及且可为电容器阵列中的多个电容器所共有的第二电容器电极20)的板极线耦合。板极线可与字线170组合使用以控制一或多个铁电电容器144的操作状态。可使用如本文中描述及/或展示的任何其它属性或方面。
本发明的实施例涵盖形成电容器的方法以及如上文识别的独立于制造方法的存储器单元。然而，此类方法可具有结构实施例中的如上文描述的任何属性。同样地，上述结构实施例可并入且形成下文关于方法实施例描述的任何属性。参考图8到14描述实例方法实施例。来自上述实施例的相同数字已用于导致如(例如)图2到5展示的完成构造的前导材料/构造。
参考图8，已在衬底构造10的第一区域35中及第二区域38中在包括绝缘材料的材料52中的个别电容器开口15中形成导电衬层18。仅通过实例，实例第一区域35可包括电容器及/或存储器单元阵列且第二区域38可包括(例如)包含用于写入到第一区域35内的存储器单元或从第一区域35内的存储器单元读取的逻辑及/或控制电路系统的外围电路系统区域。第二区域38还可包括独立于逻辑、控制或其它电路系统或是逻辑、控制或其它电路系统的部分的电容器阵列。用于形成电容器开口15的实例技术包含使用或不使用间距倍增的光刻图案化及蚀刻。电容器开口15在水平横截面中可具有任一或多个形状，例如，圆形、椭圆形、四边形(例如，正方形或矩形)、六边形、直边及弯曲边的组合等。电容器开口15被展示为具有笔直垂直侧壁，但此可为非垂直及/或非笔直的。同样地，将在区域35及38中形成若干电容器开口15以同时形成若干电容器。导电衬层18最终将包括形成于电容器开口15中的电容器的第一电容器电极。
已在导电衬层18横向内部形成牺牲材料80。实例包含旋涂碳、旋涂电介质及光致抗蚀剂。形成图8的构造的实例技术是最初在包括绝缘材料的材料52中形成电容器开口15。此接着可为将导电衬层18沉积在电容器开口15内及横向紧邻电容器开口15的包括绝缘材料的材料52的相应顶面17的顶部上。接着可沉积牺牲材料80以过填充电容器开口15的剩余体积且在导电衬层18的材料(其在包括绝缘材料的材料52的表面17的顶部上)的顶部上。接着，可将牺牲材料80及导电衬层18的材料平坦化/抛光回至少到顶面17以形成如图8中展示的构造。
参考图9，已使导电衬层18及牺牲材料80分别在第一及第二区域35及38中的电容器开口15中相对于包括绝缘材料的材料52的顶面17垂直凹入，因此(例如)完成实例第一电容器电极18的制造。在一个实施例中且如展示，导电衬层18及牺牲材料80在电容器开口15中的此垂直凹入加宽导电衬层18上方的电容器开口15。在一个实施例中，导电衬层18及牺牲材料80在电容器开口15中的垂直凹入同时发生。用于完成此的实例技术包括化学蚀刻。例如，在牺牲材料80包括旋涂碳且导电衬层18包括TiN的情况下，将以基本上相同速率蚀刻旋涂碳及TiN的实例蚀刻化学物包含氨及过氧化氢的组合，且当此包括二氧化硅及氮化硅中的一或多者时，其还可稍微加宽包括绝缘材料的材料52中的电容器开口15。在另一实施例中，导电衬层18及牺牲材料80在电容器开口15中的垂直凹入在不同时间间隔时间周期发生。而且，通过实例，此可使用选择性地相对于导电衬层18及牺牲材料80中的一者选择性地蚀刻另一者的化学物，接着使用将相对于所述另一者蚀刻所述一者的另一蚀刻化学物进行。在此垂直凹入在不同时间间隔时间周期发生的情况下，首先可选择性地相对于导电衬层18或牺牲材料80的任一材料而蚀刻另一者。
参考图10，已分别在第一及第二区域35及38中的电容器开口15中导电衬层18的顶部上形成泄漏件材料衬层34。在一个实施例中且如展示，泄漏件材料衬层34还形成于牺牲材料80的顶部上(例如，直接抵靠牺牲材料80)。
参考图11，各向异性地蚀刻泄漏件材料衬层34以从水平表面上方(包含在一个实施例中，从牺牲材料80的顶部)大量移除此。
从第二区域中的电容器开口移除泄漏件材料衬层以留下第一区域中的电容器开口中的泄漏件材料衬层。用于完成此的实例技术参考图12及13展示及描述。参考图12，已形成遮蔽材料81(例如，光致抗蚀剂)以遮蔽第一区域35中的电容器开口15中的材料且使第二区域38中的电容器开口15中的材料保持未遮蔽，其中泄漏件材料衬层34被展示为此后从第二区域38中的电容器开口15移除。图13展示后续处理，其中已移除遮蔽材料81(未展示)，接着分别从第一及第二区域35及38中的电容器开口15中的导电衬层18的横向内部移除剩余牺牲材料80(未展示)。
参考图14，已分别在第一及第二区域35及38中的电容器开口15中导电衬层18及泄漏件材料衬层34(存在的情况下)旁边形成电容器绝缘体材料19。此可导致电容器绝缘体材料19在导电衬层18的顶部上比横向上在其之间更宽，如展示。此后，已分别在第一及第二区域35及38中形成导电材料64及66以包括电容器14及214的第二电容器电极20。归因于在电容器214中不存在泄漏件材料34，因此相较于第一区域35中的电容器14，此形成第二区域38中的稍微不同构造的电容器214。
上文的处理或构造可被视为相对于组件阵列，其形成为在下伏基底衬底上方或作为下伏基底衬底的部分的此类组件的单个堆叠或单个层面或形成在所述单个堆叠或单个层面内(然而，单个堆叠/层面可具有多个层级)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路系统还可作为完成构造的部分而形成在任何处且在一些实施例中可在阵列下方(例如，阵列下方的CMOS)。无论如何，一或多个额外此(类)堆叠/层面可经设置或制造于图中展示或上文描述的堆叠/层面上方及/或下方。此外，组件的阵列可在不同堆叠/层面中相对于彼此相同或不同且不同堆叠/层面可具有相对于彼此相同或不同的厚度。中介结构可设置于垂直紧邻堆叠/层面(例如，额外电路系统及/或电介质层)之间。而且，不同堆叠/层面可相对于彼此电耦合。多个堆叠/层面可单独且循序(例如，在彼此的顶部上)制造，或可基本上同时制造两个或更多个堆叠/层面。
上文论述的组合件及结构可用于集成电路/电路系统中且可并入电子系统中。此类电子系统可用于(例如)存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层多芯片模块。电子系统可为广泛范围的系统中的任何者，例如(例如)相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、车辆、时钟、电视、移动电话、个人计算机、汽车、工业控制系统、飞机等。
在本档案中，除非另有指示，否则“高度上”、“较高”、“上”、“较低”、“顶部”、“顶部上”、“底部”、“上方”、“下方”、“之下”、“下面”、“向上”及“向下”通常参考垂直方向。“水平”是指沿着主要衬底表面的大致方向(即，在10度内)且可相对于在制造期间处理衬底的方向，且垂直是大致正交于其的方向。对“完全水平”的引用是沿着主衬底表面的方向(即，未与其成角度)，且可相对于在制造期间处理衬底的方向。此外，如本文中所使用的“垂直”及“水平”是相对于彼此的大致垂直方向且与衬底在三维空间中的定向无关。另外，“高度延伸”及“在高度上延伸”是指从完全水平偏离达至少45°的方向。此外，相对于场效晶体管“在高度上延伸”、“高度延伸”、“水平地延伸”及“水平延伸”是参考晶体管的沟道长度的定向，在操作中，电流沿所述定向在源极/漏极区域之间流动。对于双极结晶体管，“在高度上延伸”、“高度延伸”、“水平地延伸”及“水平延伸”是参考基底长度的定向，在操作中，电流沿所述定向在射极与集极之间流动。在一些实施例中，在高度上延伸的任何组件、特征及/或区域垂直地或在垂直的10°内延伸。
此外，“在…正上方”及“在…正下方”要求两个所述区域/材料/组件相对于彼此至少有一些横向重叠(即，水平)。而且，使用前面未加“正”的“在…上方”仅要求所述区域/材料/组件在另一区域/材料/组件上方的某一部分在所述另一区域/材料/组件的立面外部(即，与两个所述区域/材料/组件是否存在任何横向重叠无关)。类似地，使用前面未加“正”的“在…下方”仅要求所述区域/材料/组件在另一区域/材料/组件下方的某一部分在所述另一区域/材料/组件的立面内部(即，与两个所述区域/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区域及结构中的任何者可为均质或非均质，且无论如何可连续地或不连续地上覆于任何材料上方。在针对任何材料提供一或多个实例组合物的情况下，所述材料可包括此一或多个组合物，基本上由或由此一或多个组合物组成。此外，除非另有陈述，否则可使用任何适合现有或尚待开发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。
另外，“厚度”本身(的前无方向形容词)被定义为从不同组合物的紧邻材料或紧邻区域的最靠近表面垂直通过给定材料或区域的平均直线距离。另外，本文中描述的各种材料或区域可具有基本上恒定厚度或可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另有指示，且此材料或区域将归因于厚度可变而具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组合物”仅要求可彼此直接抵靠的两个所述材料或区域的所述部分在化学及/或物理上不同(例如，如果此类材料或区域并非均质)。如果两个所述材料或区域未彼此直接抵靠，那么“不同组合物”仅要求两个所述材料或区域彼此最靠近的所述部分在化学及/或物理上不同(若此类材料或区域并非均质)。在本档案中，在一材料、区域或结构相对于另一材料、区域或结构存在至少某一物理触碰接触时，所述材料、区域或结构彼此“直接抵靠”。相比之下，前面未加“直接”的“在…上方”、“在…上”、“邻近”、“沿”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区域或结构导致所述材料、区域或结构相对于彼此未物理触碰接触的构造。
在本文中，如果在正常操作中，电流能够从区域-材料-组件中的一者连续流动到另一者且主要因次原子正电荷及/或负电荷(在充分产生此类电荷时)的移动而流动，那么区域-材料-组件彼此“电耦合”。另一电子组件可在区域-材料-组件之间且可电耦合到区域-材料-组件。相比之下，当区域-材料-组件被称为“直接电耦合”时，直接电耦合的区域-材料-组件之间无中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
“行”及“列”在此档案中的任何使用是为了方便区分特征的一个系列或定向与特征的另一系列或定向且沿着其已或可形成组件。相对于区域、组件及/或特征的任何系列独立于功能同义地使用“行”及“列”。无论如何，行可为笔直及/或弯曲的及/或相对于彼此平行及/或不平行，行还可如此。此外，行及列可按90°或按一或多个其它角度相对于彼此相交。
导电/导体/传导材料中的任何者的组合物可为金属材料及/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属的任何一者或组合、两种或更多种元素金属的任何混合物或合金及任一或多个导电金属化合物。
在本文中，“选择性”关于蚀刻、移除、沉积及/或形成的任何使用是一个所述材料相对于另一(些)所述材料的以至少2:1的体积率如此作用的此动作。此外，选择性沉积、选择性生长或选择性形成的任何使用是针对沉积、生长或形成的至少前75埃以至少2:1的体积率相对于另一(些)所述材料沉积、生长或形成一个材料。
除非另外指示，否则本文中“或”的使用涵盖一者及两者。
结论
在一些实施例中，一种存储器单元包括电容器，其包括：第一电容器电极，其具有横向间隔壁；第二电容器电极，其包括在所述第一电容器电极上方的一部分；及电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括在所述第一电容器电极的所述横向间隔壁的横向最内表面的横向外部的任何处的泄漏件材料。
在一些实施例中，一种存储器单元包括电容器，其包括：第一电容器电极，其具有横向间隔壁；第二电容器电极，其包括在所述第一电容器电极上方的一部分；及电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括泄漏件材料，所述泄漏件材料的至少一些在所述第一电容器电极的所述横向间隔壁的横向最外表面的横向外部的泄漏件材料。
在一些实施例中，一种存储器单元包括电容器，其包括：第一电容器电极，其具有横向间隔壁；第二电容器电极，其包括在所述第一电容器电极上方的一部分；及电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括泄漏件材料，所述泄漏件材料具有所述第一电容器电极的所述横向间隔壁中的个别者上方的最大横向厚度，其小于所述第一电容器电极的所述个别横向间隔壁上方的所述电容器绝缘体材料的最大横向厚度。
在一些实施例中，一种存储器单元包括电容器，其包括：第一电容器电极，其具有个别地具有最上表面的横向间隔壁；第二电容器电极，其包括在所述第一电容器电极上方的一部分；及电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括在所述第一电容器电极的所述横向间隔壁的少于全部最上表面的正上方的泄漏件材料。
在一些实施例中，一种存储器单元包括电容器，其包括：第一电容器电极(无关于是否具有横向间隔壁)；第二电容器电极，其包括在所述第一电容器电极上方的一部分；及电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括不在所述电容器绝缘体材料的最上表面正上方的泄漏件材料。
在一些实施例中，一种存储器单元包括电容器，其包括：第一电容器电极(无关于是否具有横向间隔壁)；第二电容器电极，其包括在所述第一电容器电极上方的一部分；及电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间。所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。平行电流泄漏路径介于所述第二电容器电极与所述第一电容器电极之间。所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括不直接抵靠所述第二电容器电极的任何横向侧壁表面的泄漏件材料。
在一些实施例中，一种形成电容器的方法包括在包括绝缘材料的材料中的电容器开口中形成导电衬层以包括形成于所述电容器开口中的电容器的第一电容器电极且在所述导电衬层的横向内部形成牺牲材料(无关于形成多于一个电容器且无关于如上文描述的第一及第二区域)。使所述导电衬层及所述牺牲材料在所述电容器开口中相对于横向紧邻所述电容器开口的所述包括绝缘材料的材料的顶面垂直凹入。在所述电容器开口中所述导电衬层顶部上形成泄漏件材料衬层。在形成所述泄漏件材料衬层之后，从所述电容器开口中的所述导电衬层的横向内部移除所述牺牲材料的剩余部分。在移除所述牺牲材料之后，在所述电容器开口中所述导电衬层及所述泄漏件材料衬层旁边形成电容器绝缘体材料。在所述电容器开口中形成导电材料以包括所述电容器的第二电容器电极。所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。所述泄漏件材料衬层形成电路平行于所述固有电流泄漏路径且具有低于所述固有电流泄漏路径的总电阻的平行电流泄漏路径。
在一些实施例中，一种形成电容器阵列的方法包括在衬底的第一及第二区域中的包括绝缘材料的材料中的个别电容器开口中形成导电衬层以包括形成于所述电容器开口中的电容器的第一电容器电极且在所述导电衬层的横向内部形成牺牲材料。使所述导电衬层及所述牺牲材料在所述第一及第二区域中的所述电容器开口中相对于横向紧邻所述电容器开口的所述包括绝缘材料的材料的相应顶面垂直凹入。在所述第一及第二区域中的所述电容器开口中所述导电衬层的顶部上形成泄漏件材料衬层。从所述第二区域中的所述电容器开口移除所述泄漏件材料衬层以留下所述第一区域中的所述电容器开口中的所述泄漏件材料衬层。在从所述第二区域移除所述泄漏件材料衬层之后，从所述第一及第二区域中的所述电容器开口中的所述导电衬层的横向内部移除所述牺牲材料的剩余部分。在移除所述牺牲材料之后，在所述第一及第二区域中的所述电容器开口中所述导电衬层及所述泄漏件材料衬层旁边形成电容器绝缘体材料。在所述第一及第二区域中的所述电容器开口中形成导电材料以包括所述电容器的第二电容器电极。所述电容器个别地包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径。所述泄漏件材料衬层中的个别者形成电路平行于固有电流泄漏路径且具有低于所述固有电流泄漏路径的总电阻的平行电流泄漏路径。

Claims (29)

1.一种存储器单元，其包括：
电容器，其包括：
第一电容器电极，其具有横向间隔壁；
第二电容器电极，其包括在所述第一电容器电极上方的一部分；及
电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间，所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径；及
平行电流泄漏路径，其介于所述第二电容器电极与所述第一电容器电极之间；所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括在所述第一电容器电极的所述横向间隔壁的横向最内表面的横向外部的任何处的泄漏件材料。
2.根据权利要求1所述的存储器单元，其中所述泄漏件材料包括环状物。
3.根据权利要求1所述的存储器单元，其中所述电容器绝缘体材料是铁电的。
4.根据权利要求1所述的存储器单元，其中所述电容器绝缘体材料包括在电容器开口中的横向间隔壁，所述横向间隔壁在所述电容器开口中所述第一电容器电极的所述横向间隔壁上方比在所述电容器开口中所述第一电容器电极的所述横向间隔壁的横向旁边横向更厚。
5.根据权利要求1所述的存储器单元，其中所述泄漏件材料包括在电容器开口中的横向间隔壁，所述电容器开口中的所述横向间隔壁横向薄于所述电容器开口中的所述第一电容器电极的所述横向间隔壁中的个别者。
6.根据权利要求1所述的存储器单元，其中至少一些所述泄漏件材料在所述第一电容器电极的所述横向间隔壁的横向最外表面的横向外部。
7.根据权利要求1所述的存储器单元，其中所述泄漏件材料具有所述第一电容器电极的所述横向间隔壁中的个别者上方的最大横向厚度，其小于所述第一电容器电极的所述个别横向间隔壁上方的所述电容器绝缘体材料的最大横向厚度。
8.根据权利要求1所述的存储器单元，其中所述泄漏件材料在所述第一电容器电极的所述横向间隔壁的少于全部最上表面的正上方。
9.根据权利要求1所述的存储器单元，其中所述泄漏件材料不在所述电容器绝缘体材料的最上表面正上方。
10.根据权利要求1所述的存储器单元，其中所述泄漏件材料不直接抵靠所述第二电容器电极的任何横向侧壁表面。
11.一种存储器单元，其包括：
电容器，其包括：
第一电容器电极，其具有横向间隔壁；
第二电容器电极，其包括在所述第一电容器电极上方的一部分；及
电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间，所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径；及
平行电流泄漏路径，其介于所述第二电容器电极与所述第一电容器电极之间；所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括泄漏件材料，所述泄漏件材料的至少一些在所述第一电容器电极的所述横向间隔壁的横向最外表面的横向外部。
12.根据权利要求11所述的存储器单元，其中仅一些所述泄漏件材料在所述第一电容器电极的所述横向间隔壁的所述横向最外表面的横向外部。
13.一种存储器单元，其包括：
电容器，其包括：
第一电容器电极，其具有横向间隔壁；
第二电容器电极，其包括在所述第一电容器电极上方的一部分；及
电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间，所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径；及
平行电流泄漏路径，其介于所述第二电容器电极与所述第一电容器电极之间；所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括泄漏件材料，所述泄漏件材料具有所述第一电容器电极的所述横向间隔壁中的个别者上方的最大横向厚度，其小于所述第一电容器电极的所述个别横向间隔壁上方的所述电容器绝缘体材料的最大横向厚度。
14.一种存储器单元，其包括：
电容器，其包括：
第一电容器电极，其具有个别地具有最上表面的横向间隔壁；
第二电容器电极，其包括在所述第一电容器电极上方的一部分；及
电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间，所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径；及
平行电流泄漏路径，其介于所述第二电容器电极与所述第一电容器电极之间；所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括在所述第一电容器电极的所述横向间隔壁的少于全部所述最上表面的正上方的泄漏件材料。
15.一种存储器单元，其包括：
电容器，其包括：
第一电容器电极；
第二电容器电极，其包括在所述第一电容器电极上方的一部分；及
电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间，所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径；及
平行电流泄漏路径，其介于所述第二电容器电极与所述第一电容器电极之间；所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括不在所述电容器绝缘体材料的最上表面正上方的泄漏件材料。
16.一种存储器单元，其包括：
电容器，其包括：
第一电容器电极；
第二电容器电极，其包括在所述第一电容器电极上方的一部分；及
电容器绝缘体材料，其介于所述第二电容器电极与所述第一电容器电极之间，所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径；及
平行电流泄漏路径，其介于所述第二电容器电极与所述第一电容器电极之间；所述平行电流泄漏路径电路平行于所述固有电流泄漏路径，具有低于所述固有电流泄漏路径的总电阻，且包括不直接抵靠所述第二电容器电极的任何横向侧壁表面的泄漏件材料。
17.一种形成电容器的方法，其包括：
在包括绝缘材料的材料中的电容器开口中形成导电衬层以包括形成于所述电容器开口中的电容器的第一电容器电极且在所述导电衬层横向内部形成牺牲材料；
使所述电容器开口中的所述导电衬层及所述牺牲材料相对于横向紧邻所述电容器开口的所述包括绝缘材料的材料的顶面垂直凹入；
在所述电容器开口中所述导电衬层顶部上形成泄漏件材料衬层；
在形成所述泄漏件材料衬层之后，从所述电容器开口中的所述导电衬层横向内部移除所述牺牲材料的剩余部分；
在移除所述牺牲材料之后，在所述电容器开口中所述导电衬层及所述泄漏件材料衬层旁边形成电容器绝缘体材料；
在所述电容器开口中形成导电材料以包括所述电容器的第二电容器电极；且
所述电容器包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径，所述泄漏件材料衬层形成电路平行于所述固有电流泄漏路径且具有低于所述固有电流泄漏路径的总电阻的平行电流泄漏路径。
18.根据权利要求17所述的方法，其中所述电容器开口中的所述导电衬层及所述牺牲材料的所述垂直凹入同时发生。
19.根据权利要求17所述的方法，其中所述电容器开口中的所述导电衬层及所述牺牲材料的所述垂直凹入在不同时间间隔时间周期发生。
20.根据权利要求17所述的方法，其中所述电容器开口中的所述导电衬层及所述牺牲材料的所述垂直凹入加宽所述导电衬层上方的所述包括绝缘材料的材料中的所述电容器开口。
21.根据权利要求17所述的方法，其中所述泄漏件材料衬层形成于所述电容器开口中所述牺牲材料的顶部上。
22.根据权利要求21所述的方法，其中所述泄漏件材料衬层直接抵靠所述牺牲材料形成于所述电容器开口中。
23.根据权利要求17所述的方法，其包括形成所述泄漏件材料衬层使其处于所述第一电容器电极的横向最内表面的横向外部的任何处。
24.根据权利要求17所述的方法，其包括形成至少一些所述泄漏件材料衬层使其处于所述第一电容器电极的横向最外表面的横向外部。
25.根据权利要求17所述的方法，其包括形成所述泄漏件材料衬层以具有所述第一电容器电极的所述横向间隔壁中的个别者上方的最大横向厚度，其小于所述第一电容器电极的所述个别横向间隔壁上方的所述电容器绝缘体材料的最大横向厚度。
26.根据权利要求17所述的方法，其包括形成所述泄漏件材料衬层使其处于所述第一电容器电极的所述横向间隔壁的少于全部最上表面的正上方。
27.根据权利要求17所述的方法，其包括形成所述泄漏件材料衬层使其不在所述电容器绝缘体材料的最上表面正上方。
28.根据权利要求17所述的方法，其包括形成所述泄漏件材料衬层使其不直接抵靠所述第二电容器电极的任何横向侧壁表面。
29.一种形成电容器阵列的方法，其包括：
在衬底的第一及第二区域中的包括绝缘材料的材料中的个别电容器开口中形成导电衬层以包括形成于所述电容器开口中的电容器的第一电容器电极且在所述导电衬层的横向内部形成牺牲材料；
使所述第一及第二区域中的所述电容器开口中的所述导电衬层及所述牺牲材料相对于横向紧邻所述电容器开口的所述包括绝缘材料的材料的相应顶面垂直凹入；
在所述第一及第二区域中的所述电容器开口中所述导电衬层顶部上形成泄漏件材料衬层；
从所述第二区域中的所述电容器开口移除所述泄漏件材料衬层以留下所述第一区域中的所述电容器开口中的所述泄漏件材料衬层；
在从所述第二区域移除所述泄漏件材料衬层之后，从所述第一及第二区域中的所述电容器开口中的所述导电衬层的横向内部移除所述牺牲材料的剩余部分；
在移除所述牺牲材料之后，在所述第一及第二区域中的所述电容器开口中所述导电衬层及所述泄漏件材料衬层旁边形成电容器绝缘体材料；
在所述第一及第二区域中的所述电容器开口中形成导电材料以包括所述电容器的第二电容器电极；且
所述电容器个别地包括从所述第一及第二电容器电极中的一者通过所述电容器绝缘体材料到另一者的固有电流泄漏路径，所述泄漏件材料衬层中的个别者形成电路平行于所述固有电流泄漏路径且具有低于所述固有电流泄漏路径的总电阻的平行电流泄漏路径。
CN202080046660.7A 2019-07-10 2020-06-11 存储器单元及形成包含具有不同总电阻的电流泄漏路径的电容器的方法 Pending CN114026690A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/507,826 2019-07-10
US16/507,826 US11170834B2 (en) 2019-07-10 2019-07-10 Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
PCT/US2020/037261 WO2021006989A1 (en) 2019-07-10 2020-06-11 Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Publications (1)

Publication Number Publication Date
CN114026690A true CN114026690A (zh) 2022-02-08

Family

ID=74102357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080046660.7A Pending CN114026690A (zh) 2019-07-10 2020-06-11 存储器单元及形成包含具有不同总电阻的电流泄漏路径的电容器的方法

Country Status (4)

Country Link
US (2) US11170834B2 (zh)
CN (1) CN114026690A (zh)
TW (1) TWI779309B (zh)
WO (1) WO2021006989A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10134982B2 (en) * 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
TWI792658B (zh) * 2021-11-03 2023-02-11 力晶積成電子製造股份有限公司 鐵電記憶體結構

Family Cites Families (229)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070653A (en) 1976-06-29 1978-01-24 Texas Instruments Incorporated Random access memory cell with ion implanted resistor element
ATE223108T1 (de) 1995-04-24 2002-09-15 Infineon Technologies Ag Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung
JPH09213899A (ja) 1996-02-06 1997-08-15 Toshiba Corp 強誘電体膜を有する不揮発性メモリ装置
JP2921468B2 (ja) 1996-02-19 1999-07-19 日本電気株式会社 半導体メモリ装置
KR970076816A (ko) 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
JPH1093083A (ja) 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
DE19640215C1 (de) 1996-09-30 1998-02-19 Siemens Ag Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode"
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JP3668790B2 (ja) 1997-03-31 2005-07-06 岩崎電気株式会社 始動器内蔵形高圧蒸気放電灯
US6288431B1 (en) 1997-04-04 2001-09-11 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
JP3257587B2 (ja) 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
JPH1140683A (ja) 1997-07-22 1999-02-12 Hitachi Ltd 半導体記憶装置及びその製造方法
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
US5959878A (en) 1997-09-15 1999-09-28 Celis Semiconductor Corporation Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same
US6256220B1 (en) 1997-09-15 2001-07-03 Celis Semiconductor Corporation Ferroelectric memory with shunted isolated nodes
JPH11274429A (ja) 1998-03-19 1999-10-08 Toshiba Corp 半導体記憶装置
KR100292819B1 (ko) 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6048740A (en) 1998-11-05 2000-04-11 Sharp Laboratories Of America, Inc. Ferroelectric nonvolatile transistor and method of making same
JP3743189B2 (ja) 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
JP2000252372A (ja) 1999-02-26 2000-09-14 Sharp Corp 半導体メモリ装置及びその製造方法
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6236076B1 (en) 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US6370056B1 (en) 2000-03-10 2002-04-09 Symetrix Corporation Ferroelectric memory and method of operating same
US6674109B1 (en) 1999-09-30 2004-01-06 Rohm Co., Ltd. Nonvolatile memory
US6635528B2 (en) 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4938921B2 (ja) 2000-03-16 2012-05-23 康夫 垂井 トランジスタ型強誘電体不揮発性記憶素子
US20020036313A1 (en) 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation
GB2366666B (en) 2000-09-11 2002-12-04 Toshiba Res Europ Ltd An optical device and method for its manufacture
JP2002110932A (ja) 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US20020102808A1 (en) 2001-01-31 2002-08-01 Skyland Pu Method for raising capacitance of a trench capacitor and reducing leakage current
US6448601B1 (en) 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6566192B2 (en) 2001-02-27 2003-05-20 Nanya Technology Corporation Method of fabricating a trench capacitor of a memory cell
KR100407575B1 (ko) * 2001-04-18 2003-12-01 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
US6717215B2 (en) 2001-06-21 2004-04-06 Hewlett-Packard Development Company, L.P. Memory structures
US6717195B2 (en) 2001-06-29 2004-04-06 Rohm Co., Ltd. Ferroelectric memory
JP2003045174A (ja) 2001-08-01 2003-02-14 Sharp Corp 半導体記憶装置
TW508808B (en) 2001-09-14 2002-11-01 Winbond Electronics Corp Stacked type capacitor structure and its manufacturing method
US6673664B2 (en) 2001-10-16 2004-01-06 Sharp Laboratories Of America, Inc. Method of making a self-aligned ferroelectric memory transistor
US6665207B2 (en) 2001-11-14 2003-12-16 Micron Technology, Inc. ROM embedded DRAM with dielectric removal/short
US7075134B2 (en) 2001-11-29 2006-07-11 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
KR100799129B1 (ko) 2001-12-24 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
AU2003221212A1 (en) 2002-03-26 2003-10-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2003289134A (ja) 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6940085B2 (en) 2002-04-02 2005-09-06 Hewlett-Packard Development Company, I.P. Memory structures
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004040059A (ja) 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置の製造方法および半導体記憶装置
US7186569B2 (en) 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US7009235B2 (en) 2003-11-10 2006-03-07 Unity Semiconductor Corporation Conductive memory stack with non-uniform width
US7884349B2 (en) 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US6897106B2 (en) 2002-08-16 2005-05-24 Samsung Electronics Co., Ltd. Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
KR100475116B1 (ko) 2002-11-12 2005-03-11 삼성전자주식회사 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법
US6744087B2 (en) 2002-09-27 2004-06-01 International Business Machines Corporation Non-volatile memory using ferroelectric gate field-effect transistors
JP4509467B2 (ja) 2002-11-08 2010-07-21 シャープ株式会社 不揮発可変抵抗素子、及び記憶装置
US6876021B2 (en) 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
JP4355136B2 (ja) 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100480644B1 (ko) 2003-02-28 2005-03-31 삼성전자주식회사 셀 구동 전류가 증가된 상 변화 메모리
JP4141861B2 (ja) 2003-03-03 2008-08-27 富士通株式会社 半導体装置及びその製造方法
US7755934B2 (en) 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US6830964B1 (en) 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7408212B1 (en) 2003-07-18 2008-08-05 Winbond Electronics Corporation Stackable resistive cross-point memory with schottky diode isolation
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7297602B2 (en) 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US7001821B2 (en) 2003-11-10 2006-02-21 Texas Instruments Incorporated Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
US7816722B2 (en) 2004-02-04 2010-10-19 Hewlett-Packard Development Company, L.P. Memory array
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
JP4506951B2 (ja) 2004-04-23 2010-07-21 セイコーエプソン株式会社 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置
KR100626912B1 (ko) 2004-04-23 2006-09-20 주식회사 하이닉스반도체 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법
US6995025B2 (en) 2004-06-21 2006-02-07 Sharp Laboratories Of America, Inc. Asymmetrical programming ferroelectric memory transistor
JP2006032734A (ja) 2004-07-16 2006-02-02 Nec Electronics Corp 強誘電体メモリおよびその製造方法
JP2006049566A (ja) 2004-08-04 2006-02-16 Toshiba Corp 半導体記憶装置及びその製造方法
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
US7161213B2 (en) 2004-08-05 2007-01-09 Broadcom Corporation Low threshold voltage PMOS apparatus and method of fabricating the same
KR100587396B1 (ko) 2004-08-13 2006-06-08 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그의 제조방법
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7180141B2 (en) 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
US8154002B2 (en) 2004-12-06 2012-04-10 President And Fellows Of Harvard College Nanoscale wire-based data storage
JP4345676B2 (ja) 2005-01-12 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
KR100707181B1 (ko) 2005-02-14 2007-04-13 삼성전자주식회사 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
US8003511B2 (en) 2008-12-19 2011-08-23 Unity Semiconductor Corporation Memory cell formation using ion implant isolated conductive metal oxide
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
KR100695513B1 (ko) 2005-06-15 2007-03-15 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2007049016A (ja) 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置およびその製造方法
US7304339B2 (en) 2005-09-22 2007-12-04 Agile Rf, Inc. Passivation structure for ferroelectric thin-film devices
JP2007157982A (ja) 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US7982252B2 (en) 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7842990B2 (en) 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP4745108B2 (ja) 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US7558097B2 (en) 2006-12-28 2009-07-07 Intel Corporation Memory having bit line with resistor(s) between memory cells
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
FR2913523B1 (fr) 2007-03-09 2009-06-05 Commissariat Energie Atomique Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
WO2008126961A1 (en) 2007-04-12 2008-10-23 University Of Seoul Foundation Of Industry-Academic Cooperation Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
KR100876136B1 (ko) 2007-04-12 2008-12-29 서울시립대학교 산학협력단 엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법
US7452776B1 (en) 2007-04-24 2008-11-18 Promos Technoloies Pte. Ltd. Integrated circuits with substrate protrusions, including (but not limited to) floating gate memories
JP2008277543A (ja) 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US8487450B2 (en) 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
WO2009015298A2 (en) 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
US8679903B2 (en) 2007-07-27 2014-03-25 Stmicroelectronics, Inc. Vertical quadruple conduction channel insulated gate transistor
JP2009076653A (ja) 2007-09-20 2009-04-09 Toshiba Corp 半導体装置及びその製造方法
US7892956B2 (en) 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
TWI360708B (en) 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
JP2009170511A (ja) 2008-01-11 2009-07-30 Toshiba Corp 半導体素子及び半導体装置
US8394683B2 (en) 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
TW200933878A (en) * 2008-01-21 2009-08-01 Ind Tech Res Inst Memory capacitor and manufacturing method thereof
JP5162276B2 (ja) 2008-02-28 2013-03-13 ローム株式会社 強誘電体メモリ装置
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8304823B2 (en) 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP5288877B2 (ja) 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP5546740B2 (ja) 2008-05-23 2014-07-09 ローム株式会社 半導体装置
US8004871B2 (en) 2008-05-26 2011-08-23 Panasonic Corporation Semiconductor memory device including FET memory elements
JP2010044844A (ja) 2008-08-18 2010-02-25 Toshiba Corp 半導体記憶装置
US7791925B2 (en) 2008-10-31 2010-09-07 Seagate Technology, Llc Structures for resistive random access memory cells
US20100110753A1 (en) 2008-10-31 2010-05-06 Qimonda Ag Ferroelectric Memory Cell Arrays and Method of Operating the Same
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
CN101465157B (zh) 2008-12-10 2012-02-08 清华大学 用于1t1c铁电存储器的动态自适应参考产生电路
US8159858B2 (en) 2008-12-19 2012-04-17 Unity Semiconductor Corporation Signal margin improvement for read operations in a cross-point memory array
US20100195393A1 (en) 2009-01-30 2010-08-05 Unity Semiconductor Corporation Data storage system with refresh in place
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
WO2010104918A1 (en) 2009-03-10 2010-09-16 Contour Semiconductor, Inc. Three-dimensional memory array comprising vertical switches having three terminals
US8193522B2 (en) 2009-04-09 2012-06-05 Qualcomm Incorporated Diamond type quad-resistor cells of PRAM
US7940554B2 (en) 2009-04-24 2011-05-10 Sandisk 3D Llc Reduced complexity array line drivers for 3D matrix arrays
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP5025696B2 (ja) 2009-08-11 2012-09-12 株式会社東芝 抵抗変化メモリ
KR20120104992A (ko) 2009-11-06 2012-09-24 램버스 인코포레이티드 3-차원 메모리 어레이 적층 구조물
CN102074562B (zh) 2009-11-25 2012-08-29 中国科学院微电子研究所 Nand结构及其形成方法
US8144516B2 (en) 2009-12-03 2012-03-27 Micron Technology, Inc. Dynamic pass voltage for sense operation in a memory device
US8441097B2 (en) 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
US8363443B2 (en) 2010-02-01 2013-01-29 Unity Semiconductor Corporation Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays
WO2011105198A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8198160B2 (en) 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8570785B2 (en) 2010-05-26 2013-10-29 Hewlett-Packard Development Company Reading a memory element within a crossbar array
CN102263122B (zh) 2010-05-28 2012-12-12 旺宏电子股份有限公司 非易失性存储装置
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US20120012897A1 (en) 2010-07-16 2012-01-19 Unity Semiconductor Corporation Vertically Fabricated BEOL Non-Volatile Two-Terminal Cross-Trench Memory Array with Two-Terminal Memory Elements and Method of Fabricating the Same
US8207032B2 (en) 2010-08-31 2012-06-26 Micron Technology, Inc. Methods of forming pluralities of vertical transistors, and methods of forming memory arrays
US8659944B2 (en) 2010-09-01 2014-02-25 Macronix International Co., Ltd. Memory architecture of 3D array with diode in memory string
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8399874B2 (en) 2011-01-17 2013-03-19 Snu R&Db Foundation Vertical nonvolatile memory device including a selective diode
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8462537B2 (en) 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
KR20120124788A (ko) 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
JP5662237B2 (ja) 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US20120327714A1 (en) 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
KR20130005878A (ko) 2011-07-07 2013-01-16 삼성전자주식회사 저저항 반도체 소자
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8575584B2 (en) 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US8760909B2 (en) 2011-10-20 2014-06-24 Macronix International Co., Ltd. Memory and manufacturing method thereof
JP2013105979A (ja) 2011-11-16 2013-05-30 Toshiba Corp 半導体装置及びその製造方法
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US20130193400A1 (en) 2012-01-27 2013-08-01 Micron Technology, Inc. Memory Cell Structures and Memory Arrays
KR20130092925A (ko) 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9041129B2 (en) 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
JP5951374B2 (ja) 2012-07-09 2016-07-13 ルネサスエレクトロニクス株式会社 半導体装置
US9152428B2 (en) 2012-09-28 2015-10-06 Intel Corporation Alternative boot path support for utilizing non-volatile memory devices
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US8796085B2 (en) 2012-10-12 2014-08-05 Viktor Koldiaev Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
US9230685B2 (en) 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
US8796751B2 (en) 2012-11-20 2014-08-05 Micron Technology, Inc. Transistors, memory cells and semiconductor constructions
US9053801B2 (en) 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
US8878271B2 (en) 2013-03-01 2014-11-04 Micron Technology, Inc. Vertical access device and apparatuses having a body connection line, and related method of operating the same
JP5793525B2 (ja) 2013-03-08 2015-10-14 株式会社東芝 不揮発性半導体記憶装置
US20140252298A1 (en) 2013-03-10 2014-09-11 Sandisk 3D Llc Methods and apparatus for metal oxide reversible resistance-switching memory devices
US9196831B2 (en) 2013-03-14 2015-11-24 Crossbar, Inc. Two-terminal memory with intrinsic rectifying characteristic
US8969170B2 (en) 2013-03-14 2015-03-03 Globalfoundries Inc. Method of forming a semiconductor structure including a metal-insulator-metal capacitor
US20140269046A1 (en) 2013-03-15 2014-09-18 Micron Technology, Inc. Apparatuses and methods for use in selecting or isolating memory cells
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9153777B2 (en) 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
US9246100B2 (en) 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
US20150028280A1 (en) 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9111944B2 (en) 2013-09-09 2015-08-18 Cypress Semiconductor Corporation Method of fabricating a ferroelectric capacitor
JP6067524B2 (ja) 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
KR20150041705A (ko) 2013-10-08 2015-04-17 삼성전자주식회사 선택 소자와 저항 변화 소자를 갖는 반도체 소자 및 그 형성 방법
US9543515B2 (en) 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
KR102131075B1 (ko) 2013-11-12 2020-07-07 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US20150249113A1 (en) 2014-02-28 2015-09-03 Kabushiki Kaisha Toshiba Nonvolatile memory device
US9601194B2 (en) 2014-02-28 2017-03-21 Crossbar, Inc. NAND array comprising parallel transistor and two-terminal switching device
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9455301B2 (en) 2014-05-20 2016-09-27 Sandisk Technologies Llc Setting channel voltages of adjustable resistance bit line structures using dummy word lines
KR20150135804A (ko) 2014-05-26 2015-12-04 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9437658B2 (en) 2014-08-05 2016-09-06 Sandisk Technologies Llc Fully isolated selector for memory device
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
KR102452290B1 (ko) 2015-09-04 2022-12-01 에스케이하이닉스 주식회사 반도체구조물 및 그 제조 방법
EP4071787B1 (en) 2015-12-18 2023-09-27 Floadia Corporation Memory cell, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device
KR102450814B1 (ko) 2015-12-29 2022-10-05 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 그 제조 방법과, 이를 포함하는 전자 장치
US9741764B1 (en) 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
US10282108B2 (en) 2016-08-31 2019-05-07 Micron Technology, Inc. Hybrid memory device using different types of capacitors
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
KR20180105530A (ko) 2017-03-15 2018-09-28 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
TWI633648B (zh) 2017-07-04 2018-08-21 華邦電子股份有限公司 記憶體裝置及其製造方法
US10438645B2 (en) 2017-10-27 2019-10-08 Ferroelectric Memory Gmbh Memory cell and methods thereof
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
CA3109940A1 (en) 2018-08-17 2020-02-20 Massachusetts Institute Of Technology Articles and methods for generation of tunable coloration and interference
JP2020047314A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体記憶装置
US11812600B2 (en) * 2019-06-25 2023-11-07 Intel Corporation Vertical memory cell with self-aligned thin film transistor
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11024736B2 (en) * 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US11605723B2 (en) * 2020-07-28 2023-03-14 Micron Technology, Inc. Transistors and memory arrays
US11616073B1 (en) * 2021-10-29 2023-03-28 Micron Technology, Inc. Memory device having 2-transistor vertical memory cell and wrapped data line structure

Also Published As

Publication number Publication date
TW202118015A (zh) 2021-05-01
US11170834B2 (en) 2021-11-09
TW202249246A (zh) 2022-12-16
US11935574B2 (en) 2024-03-19
WO2021006989A1 (en) 2021-01-14
US20220028442A1 (en) 2022-01-27
WO2021006989A8 (en) 2021-08-19
US20210012824A1 (en) 2021-01-14
TWI779309B (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
CN110192279B (zh) 存储器单元及形成电容器的方法
US11706929B2 (en) Memory cells
CN114026690A (zh) 存储器单元及形成包含具有不同总电阻的电流泄漏路径的电容器的方法
US10676722B2 (en) Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
CN113169168A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法及形成存储器单元阵列的方法
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
CN112447716A (zh) 垂直晶体管阵列以及形成垂直晶体管阵列的方法
TWI834276B (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
CN112053951A (zh) 用于集成电路制造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination