CN113614896A - Rf半导体装置及其制造方法 - Google Patents

Rf半导体装置及其制造方法 Download PDF

Info

Publication number
CN113614896A
CN113614896A CN202080023383.8A CN202080023383A CN113614896A CN 113614896 A CN113614896 A CN 113614896A CN 202080023383 A CN202080023383 A CN 202080023383A CN 113614896 A CN113614896 A CN 113614896A
Authority
CN
China
Prior art keywords
layer
top surface
transfer substrate
device region
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080023383.8A
Other languages
English (en)
Inventor
朱利奥·C·科斯塔
迈克尔·卡罗尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN113614896A publication Critical patent/CN113614896A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及一种射频装置，所述射频装置包含传递装置管芯和位于所述传递装置管芯之下的多层重新分布结构。所述传递装置管芯包含装置区域和传递衬底，所述装置区域具有后段制程(BEOL)部分和位于所述BEOL部分之上的前段制程(FEOL)部分。所述FEOL部分包含隔离区段和有源层，所述有源层被所述隔离区段围绕。所述装置区域的顶表面是平坦化的。所述传递衬底位于所述装置区域的所述顶表面之上。在本文中，在所述传递衬底内或在所述传递衬底与所述有源层之间不存在硅晶体。所述多层重新分布结构包含多个凸起结构，所述多个凸起结构位于所述多层重新分布结构的底部处并且电耦接到所述传递装置管芯的所述FEOL部分。

Description

RF半导体装置及其制造方法
技术领域
本公开涉及一种射频(RF)装置和其制造过程，并且更具体地涉及具有增强的热性能和增强的电性能的RF装置，以及提供具有增强性能的RF装置的晶圆级制造和封装工艺。
背景技术
蜂窝装置和无线装置的广泛利用驱动了射频(RF)技术的快速发展。在其上制造RF装置的衬底在实现RF技术的高水平性能方面发挥着重要作用。在常规的硅衬底上制造RF装置可以受益于低成本的硅材料、大规模的晶圆生产能力、完善的半导体设计工具和完善的半导体制造技术。尽管使用常规的硅衬底对RF装置制造有益处，但在本行业中众所周知，常规的硅衬底可能对于RF装置具有两个不期望的性质：谐波失真和低电阻率值。谐波失真是在硅衬底之上构建的RF装置中实现高水平线性化的关键障碍。
另外，高速且高性能的晶体管更密集地集成在RF装置中。因此，由于大量晶体管集成在RF装置上，大量功率穿过晶体管，和/或晶体管操作速度高，由RF装置产生的热量将显著增加。因此，期望将RF装置封装在用于实现更好的散热的配置中。
晶圆级扇出型(WLFO)技术和嵌入式晶圆级球栅阵列型(eWLB)技术目前在便携式RF应用中引起了广泛关注。WLFO和eWLB技术被设计成在不增加封装体大小的情况下提供高密度输入/输出(I/O)端口。这种能力允许在单个晶圆内密集地封装RF装置。
为了提高RF装置的操作速度和性能，适应RF装置发热量的增加，减少RF装置的有害谐波失真，并且利用WLFO/eWLB技术的优势，因此本公开的目的是提供一种改进的用于具有增强性能的RF装置的晶圆级制造和封装工艺。进一步地，还需要在不增加装置大小的情况下增强RF装置的性能。
发明内容
本公开涉及一种具有增强性能的射频(RF)装置和其制造过程。所公开的RF装置包含传递装置管芯(transfer device die)和多层重新分布结构。所述传递装置管芯包含装置区域和传递衬底，所述装置区域具有前段制程(front-end-of-line，FEOL)部分和后段制程(back-end-of-line，BEOL)部分。在本文中，所述FEOL部分位于所述BEOL部分之上，并且包含隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过隔离区段。所述装置区域具有平坦化的顶表面。所述传递衬底位于所述装置区域的所述顶表面之上。在所述传递衬底内或在所述传递衬底与所述装置区域内的所述有源层之间不存在不具有锗、氮或氧含量的硅晶体。包含多个凸起结构的所述多层重新分布结构形成于所述传递装置管芯的所述BEOL部分之下。所述凸起结构位于所述多层重新分布结构的底表面上并且电耦接到所述传递装置管芯的所述FEOL部分。
在所述RF装置的一个实施例中，所述传递衬底的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm。
在所述RF装置的一个实施例中，所述传递衬底由以下中的一种形成：蓝宝石、导热石英、氮化铝、氮化硼和氧化铍。
在所述RF装置的一个实施例中，所述传递衬底的厚度介于10μm与1000μm之间。
在所述RF装置的一个实施例中，所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
在所述RF装置的一个实施例中，所述BEOL部分包含连接层，所述FEOL部分进一步包含接触层，并且所述多层重新分布结构进一步包含重新分布互连部。在本文中，所述有源层和所述隔离区段位于所述接触层之上，并且所述BEOL部分位于所述接触层之下。所述凸起结构通过所述多层重新分布结构内的所述重新分布互连部和所述BEOL部分内的所述连接层电耦接到所述传递装置管芯的所述FEOL部分。
在所述RF装置的一个实施例中，所述装置区域进一步包含钝化层，所述钝化层位于所述有源层之上并被所述隔离区段围绕。在本文中，所述钝化层由二氧化硅形成。每个隔离区段的顶表面和所述钝化层的顶表面共面并形成所述装置区域的所述顶表面。
在所述RF装置的一个实施例中，每个隔离区段的顶表面和所述有源层的顶表面共面并形成所述装置区域的所述顶表面。
在所述RF装置的一个实施例中，所述传递装置管芯进一步包含由氮化硅形成的阻挡层，所述阻挡层耦接在所述装置区域的所述顶表面与所述传递衬底之间。
在所述RF装置的一个实施例中，所述FEOL部分被配置成提供开关场效应晶体管(FET)、二极管、电容器、电阻器或电感器中的至少一个。
根据另一个实施例，替代性RF装置包含传递装置管芯和多层重新分布结构。所述传递装置管芯包含装置区域和传递衬底，所述装置区域具有FEOL部分和BEOL部分。在本文中，所述FEOL部分位于所述BEOL部分之上，并且包含隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过隔离区段。所述装置区域具有平坦化的顶表面。所述传递衬底位于所述装置区域的所述顶表面之上。在所述传递衬底内或在所述传递衬底与所述装置区域内的所述有源层之间不存在不具有锗、氮或氧含量的硅晶体。形成于所述传递装置管芯的所述BEOL部分之下的所述多层重新分布结构水平延伸超过所述传递装置管芯。所述多层重新分布结构包含多个凸起结构，所述多个凸起结构位于所述多层重新分布结构的底表面上并且电耦接到所述传递装置管芯的所述FEOL部分。所述替代性RF装置进一步包含模制化合物，所述模制化合物位于所述多层重新分布结构之上以包封所述传递装置管芯。
在所述替代性RF装置的一个实施例中，所述传递衬底的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm。
在所述替代性RF装置的一个实施例中，所述传递衬底由以下中的一种形成：蓝宝石、导热石英、氮化铝、氮化硼和氧化铍。
在所述替代性RF装置的一个实施例中，所述传递衬底的厚度介于10μm与1000μm之间。
在所述替代性RF装置的一个实施例中，所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
在所述替代性RF装置的一个实施例中，所述BEOL部分包含连接层，所述FEOL部分进一步包含接触层，并且所述多层重新分布结构进一步包含重新分布互连部。在本文中，所述有源层和所述隔离区段位于所述接触层之上，并且所述BEOL部分位于所述接触层之下。所述凸起结构通过所述多层重新分布结构内的所述重新分布互连部和所述BEOL部分内的所述连接层电耦接到所述传递装置管芯的所述FEOL部分。
在所述替代性RF装置的一个实施例中，所述装置区域进一步包含钝化层，所述钝化层位于所述有源层之上并被所述隔离区段围绕。在本文中，所述钝化层由二氧化硅形成。每个隔离区段的顶表面和所述钝化层的顶表面共面并形成所述装置区域的所述顶表面。
在所述替代性RF装置的一个实施例中，每个隔离区段的顶表面和所述有源层的顶表面共面并形成所述装置区域的所述顶表面。
在所述替代性RF装置的一个实施例中，所述传递装置管芯进一步包含由氮化硅形成的阻挡层，所述阻挡层耦接在所述装置区域的所述顶表面与所述传递衬底之间。
在所述替代性RF装置的一个实施例中，所述FEOL部分被配置成提供开关FET、二极管、电容器、电阻器或电感器中的至少一个。
根据示例性过程，首先提供前体晶圆，所述前体晶圆包含多个完整的装置区域、多个单独的界面层和硅处理衬底。每个完整的装置区域包含BEOL部分和位于所述BEOL部分之上的完整的FEOL部分。所述完整的FEOL部分具有有源层和完整的隔离区段，所述隔离区段竖直延伸超过所述有源层并围绕所述有源层。在本文中，每个单独的界面层位于一个有源层之上，并且被对应的完整的装置区域的所述完整的隔离区段围绕。每个单独的界面层由SiGe形成。所述硅处理衬底位于每个完整的隔离区段和每个单独的界面层之上。接下来，完全去除所述硅处理衬底。然后将所述完整的隔离区段减薄，以提供具有平坦化顶表面的经减薄晶圆。所述经减薄晶圆包含多个装置区域，并且每个装置区域的顶表面的组合形成所述经减薄晶圆的所述平坦化顶表面。每个装置区域包含所述BEOL部分和位于所述BEOL部分之上的FEOL部分。所述FEOL部分具有所述有源层和所述经减薄隔离区段，所述隔离区段围绕所述有源层。传递衬底附接到所述经减薄晶圆的所述顶表面，以提供包含多个传递装置管芯的传递装置晶圆。在本文中，在所述传递衬底内或每个装置区域的所述有源层与所述传递衬底之间不存在不具有锗、氮或氧含量的硅晶体。每个传递装置管芯包含对应的装置区域和所述传递衬底的位于所述对应的装置区域之上的一部分。
在所述示例性过程的一个实施例中，所述传递衬底的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm。
在所述示例性过程的一个实施例中，所述传递衬底由以下中的一种形成：蓝宝石、导热石英、氮化铝、氮化硼和氧化铍。
在所述示例性过程的一个实施例中，所述传递衬底的厚度介于10μm与1000μm之间。
根据另一个实施例，所述示例性过程进一步包含，在去除所述硅处理衬底之前，通过接合层将所述前体晶圆与临时载体接合；以及在附接所述传递衬底之后，将所述临时载体与所述传递装置晶圆解除接合并且将所述接合层从所述传递装置晶圆清除。
根据另一个实施例，所述示例性过程进一步包含在所述传递装置晶圆之下形成多层重新分布结构。在本文中，所述多层重新分布结构包含所述多层重新分布结构的底表面上的多个凸起结构和所述多层重新分布结构内的重新分布互连部。每个凸起结构通过所述多层重新分布结构内的所述重新分布互连部和对应的传递装置管芯的所述BEOL部分内的连接层电耦接到所述对应的传递装置管芯的一个有源层。
根据另一个实施例，所述示例性过程进一步包含将所述传递装置晶圆单切成多个单独的传递装置管芯。然后在每个单独的传递装置管芯周围和之上施涂模制化合物，以提供模制装置晶圆。在本文中，所述模制化合物包封每个单独的传递装置管芯的顶表面和侧表面，而每个单独的传递装置管芯的底表面暴露。所述模制装置晶圆的底表面是每个单独的传递装置管芯的所述底表面和所述模制化合物的底表面的组合。接下来，在所述模制装置晶圆之下形成多层重新分布结构。所述多层重新分布结构包含所述多层重新分布结构的底表面上的多个凸起结构和所述多层重新分布结构内的重新分布互连部。每个凸起结构通过所述多层重新分布结构内的所述重新分布互连部和对应的单独的传递装置管芯的所述BEOL部分内的连接层电耦接到所述对应的单独的传递装置管芯的一个有源层。
根据另一个实施例，所述示例性过程进一步包含在去除所述硅处理衬底之后并且在减薄所述完整的隔离区段之前去除每个单独的界面层。如此，在所述减薄步骤之后，每个装置区域的所述平坦化顶表面由对应的有源层的顶表面和对应的经减薄隔离区段的顶表面形成。
根据另一个实施例，所述示例性过程进一步包含在去除所述硅处理衬底之后并且在减薄所述完整的隔离区段之前去除每个单独的界面层并且在对应的有源层之上施涂钝化层。如此，在所述减薄步骤之后，每个装置区域的所述平坦化顶表面由对应的钝化层的顶表面和对应的经减薄隔离区段的顶表面形成。
在所述示例性过程的一个实施例中，通过等离子体增强沉积工艺、阳极氧化工艺和基于臭氧的氧化工艺中的一种工艺来施涂所述钝化层。
根据另一个实施例，所述示例性过程进一步包含在将所述传递衬底附接到所述经减薄晶圆之前，在所述经减薄晶圆的所述顶表面之上施涂阻挡层。在本文中，所述阻挡层由氮化硅形成。
在所述示例性过程的一个实施例中，提供所述前体晶圆始于提供起始晶圆，所述起始晶圆包含公共硅外延层、位于所述公共硅外延层之上的公共界面层和位于所述公共界面层之上的硅处理衬底。然后执行互补金属氧化物半导体(CMOS)工艺以提供所述前体晶圆。在本文中，所述完整的隔离区段延伸穿过所述公共硅外延层和所述公共界面层并且延伸到所述硅处理衬底中，使得所述公共界面层分离成所述单独的界面层，并且所述公共硅外延层分离成多个单独的硅外延层。每个有源层由对应的单独的硅外延层形成。
在所述示例性过程的一个实施例中，通过机械研磨工艺，随后通过蚀刻工艺去除所述硅处理衬底。
在所述示例性过程的一个实施例中，通过使用蚀刻剂化学物质的蚀刻工艺来去除所述硅处理衬底，所述蚀刻剂化学物质是氢氧化四甲铵(TMAH)、氢氧化钾(KOH)、氢氧化钠(NaOH)、乙酰胆碱(ACH)和二氟化氙(XeF2)中的至少一种。
在所述示例性过程的一个实施例中，通过具有氯基气体化学物质的反应离子蚀刻系统去除所述硅处理衬底。
在所述示例性过程的一个实施例中，所述传递衬底通过由以下组成的组中的一种附接到所述经减薄晶圆的所述顶表面：阳极接合、等离子体接合和聚合物粘合剂接合。
本领域的技术人员将在结合附图阅读优选实施例的以下详细描述之后了解本公开的范围并且认识到本公开的另外的方面。
附图说明
并入本说明书中并且形成本说明书的一部分的附图展示了本公开的若干方面，并且与说明书一起用于解释本公开的原理。
图1示出了根据本公开的一个实施例的具有增强性能的示例性射频(RF)装置。
图2示出了根据本公开的一个实施例的具有增强的热性能和增强的电性能的替代性RF装置。
图3A-15示出了展示了提供图1所示的示例性RF装置的步骤的示例性晶圆级制造和封装工艺。
图16-21示出了展示了提供图2所示的替代性RF装置的步骤的替代性晶圆级制造和封装工艺。
应当理解，为了清楚说明，图1-21可以不按比例绘制。
具体实施方式
下文阐述的实施例表示使本领域的技术人员能够实践实施例的必要信息，并且展示了实践实施例的最佳方式。在根据附图阅读以下说明时，本领域的技术人员将理解本公开的概念并且将认识到本文中未特别提出的这些概念的应用。应当理解，这些概念和应用落入本公开和所附权利要求的范围内。
应当理解，尽管本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件相区分。例如，在不偏离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包含相关联列举项中的一个或多个的任何组合和全部组合。
应当理解，当如层、区域或衬底等元件被称为“在另一个元件上”或延伸“到另一个元件上”时，其可以直接在其它元件上或直接延伸到其它元件上或者还可以存在中间元件。相比之下，当元件被称为“直接地在另一个元件上”或“直接地延伸到另一个元件上”时，不存在中间元件。同样，应当理解，当如层、区域或衬底等元件被称为“在另一个元件之上”或“在另一个元件之上”延伸时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者还可以存在中间元件。相比之下，当元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在中间元件。还应当理解，当元件被称为“连接”或“耦接”到另一个元件时，其可以直接地连接或耦接到其它元件，或者可以存在中间元件。相比之下，当元件被称为“直接地连接”或“直接地耦接”到另一个元件时，不存在中间元件。
在本文中可以使用如“下方(below)”或“上方(above)”或“上部(upper)”或“下部(lower)”或“水平”或“竖直”或“之上(over)”或“之下(under)”等相对术语来描述如图所示的一个元件、层或区域与另一个元件、层或区域的关系。应当理解，除了附图中描绘的朝向之外，这些术语和上文所讨论的那些术语旨在涵盖装置的不同朝向。
本文所使用的术语仅出于描述特定实施例的目的并且不旨在限制本公开。如本文所使用的，单数形式“一个(a)”、“一种(an)”和“所述(the)”旨在同样包含复数形式，除非上下文另有明确指示。应进一步理解，当在本文中使用时，术语“包括(comprises)”、“包括(comprising)”、“包含(includes)”和/或“包含(including)”指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
除非另外限定，否则本文所使用的所有术语(包含技术术语和科技术语)具有本公开所属领域的普通技术人员通常所理解的相同含义。应进一步理解的是，本文所使用的术语应被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文中明确地如此定义，否则将不会在理想化的或过度正式的意义上进行解释。
随着预期未来几年常规的射频绝缘体上硅(RFSOI)晶圆将出现短缺，替代性技术正在被设计成使用硅晶圆、富陷阱层形成和智能切割SOI晶圆工艺以满足高电阻率需求。一种替代性技术基于在硅衬底与硅外延层之间使用硅锗(SiGe)界面层而不是埋入式氧化物层(BOX)。然而，这种技术将仍然遭受由硅衬底造成的有害失真效应，与在RFSOI技术中所观察到的类似。本公开涉及一种具有增强性能的射频(RF)装置，以及用于制造所述装置的晶圆级制造和封装工艺，其利用了SiGe界面层，而没有来自硅衬底的有害变形效应。
图1示出了根据本公开的一个实施例的具有增强性能的示例性RF装置10。出于这种说明的目的，示例性RF装置10包含具有装置区域14和传递衬底16的传递装置管芯12，以及形成于传递装置管芯12的装置区域14之下的多层重新分布结构18。
具体地，装置区域14包含前段制程(FEOL)部分20和位于FEOL部分20之下的后段制程(BEOL)部分22。在一个实施例中，FEOL部分20可以被配置成提供开关场效应晶体管(FET)，并且包含有源层24和接触层26。有源层24可以由弛豫硅外延层或应变硅外延层形成，并且包含源极28、漏极30以及介于源极28与漏极30之间的沟道32。在本文中，弛豫硅外延层是指硅外延层，其中在300K的温度下，硅的晶格常数为5.431。应变硅外延层是指硅外延层，其中在300K的温度下，硅的晶格常数大于弛豫硅外延层中的晶格常数，如大于5.461、或大于5.482、或大于5.493或大于5.515。如此，与弛豫硅外延层相比，应变硅外延层中的电子的迁移率可以增强。因此，与由弛豫硅外延层形成的FET相比，由应变硅外延层形成的FET的开关速度可以更快。
接触层26形成于有源层24之下，并且包含栅极结构34、源极触点36、漏极触点38和栅极触点40。栅极结构34可以由氧化硅形成，并且在沟道32之下水平延伸(例如，从源极28之下延伸到漏极30之下)。源极触点36连接到源极28并位于所述源极之下，漏极触点38连接到漏极30并位于所述漏极之下，并且栅极触点40连接到栅极结构34并位于所述栅极结构之下。绝缘材料42可以在源极触点36、漏极触点38、栅极结构34和栅极触点40周围形成，以将源极28、漏极30和栅极结构34电分离。在不同的应用中，FEOL部分20可以具有不同的FET配置或提供不同的装置组件，如二极管、电容器、电阻器和/或电感器。
另外，FEOL部分20还包含隔离区段44，所述隔离区段位于接触层26的绝缘材料42之上并且围绕有源层24。隔离区段44被配置成将RF装置10尤其是有源层24与形成于公共晶圆中的其它装置电分离(未示出)。隔离区段44可以由二氧化硅形成，所述二氧化硅可以抗蚀刻化学物质，如氢氧化四甲铵(TMAH)、二氟化氙(XeF2)、氢氧化钾(KOH)、氢氧化钠(NaOH)或乙酰胆碱(ACH)，并且可以抗干法蚀刻系统，如具有氯基气体化学物质的反应离子蚀刻(RIE)系统。
在一些应用中，装置区域14进一步包含可以由二氧化硅形成的钝化层48，以使有源层24钝化。钝化层48沉积在有源层24的顶表面之上，并且被隔离区段44围绕。在一个实施例中，钝化层48的顶表面和隔离区段44的顶表面共面。钝化层48被配置成终止有源层24的表面接合，这可能是不想要的泄漏的原因。
在一些应用中，装置区域14进一步包含由SiGe形成的位于有源层24的顶表面之上并且被隔离区段44围绕的界面层和/或缓冲结构(未示出)(在以下段落中描述，本文中未示出)。如果钝化层48、缓冲结构和界面层存在，则界面层和缓冲结构竖直位于有源层24与钝化层48之间。在本文中，钝化层48的顶表面和隔离区段44的顶表面共面。如果省略了钝化层48，并且界面层和/或缓冲结构存在，则界面层的顶表面(或缓冲结构的顶表面)和隔离区段44的顶表面共面(未示出)。如果省略了钝化层48、缓冲结构和界面层，则有源层24的顶表面和隔离区段44的顶表面共面(未示出)。应当注意，不管钝化层48、缓冲结构和/或界面层的存在，装置区域14的顶表面(隔离区段44的顶表面和钝化层48的顶表面的组合、隔离区段44的顶表面和界面层的顶表面的组合、隔离区段44的顶表面和缓冲结构的顶表面的组合或者隔离区段44的顶表面和有源层24的顶表面的组合)总是平坦化的。
传递衬底16位于装置区域14的顶表面之上。在装置区域14中产生的热量可以向上行进到传递衬底16的位于所述有源层24之上的底部部分，并且然后将向下穿过装置区域14并朝向多层重新分布结构18，这将消散热量。因此，非常期望传递衬底16具有高热导率，尤其是对于有源层24附近的部分。在本文中，传递衬底16的高热导率介于2W/m·K与500W/m·K之间(期望高于10W/m·K)，并且高电阻率介于1E5 Ohm-cm与1E14 Ohm-cm之间。用于形成传递衬底16的合适的衬底材料可以包含蓝宝石、导热石英和陶瓷材料，如氮化铝、氮化硼等。传递衬底16也可以由氧化铍形成。传递衬底16的厚度基于RF装置10所需的热性能、装置布局、距多层重新分布结构18的距离以及封装体和组合件的细节。传递衬底16的厚度可以介于10μm与1000μm之间。
在一些应用中，传递装置管芯12可以进一步包含阻挡层，所述阻挡层耦接在装置区域14的顶表面与传递衬底16之间(未示出)。此阻挡层可以由厚度介于
Figure BDA0003273575070000091
与
Figure BDA0003273575070000092
Figure BDA0003273575070000093
之间的氮化硅形成。阻挡层被配置成对可能扩散到有源层24的沟道32中并且引起装置的可靠性问题的湿气和杂质提供极好的阻挡。另外，阻挡层可以被配置成增强装置区域14与传递衬底16之间的粘附性。应当注意，不管阻挡层、钝化层48或界面层的存在，在传递衬底16内或传递衬底16与有源层24的顶表面之间不存在不具有锗、氮或氧含量的硅晶体。阻挡层、钝化层48和界面层中的每一个都由硅复合物形成。
BEOL部分22位于FEOL部分20之下，并且包含形成于介电层52内的多个连接层50。连接层50中的一些连接层(用于内部连接)由介电层52包封(未示出)，而连接层50中的一些连接层具有未被介电层52覆盖的底部部分。某些连接层50电连接到FEOL部分20。出于这种说明的目的，连接层50之一连接到源极触点36，并且另一个连接层50连接到漏极触点38。
形成于传递装置管芯12的BEOL部分22之下的多层重新分布结构18包含多个重新分布互连部54、介电图案56和多个凸起结构58。在本文中，每个重新分布互连部54连接到BEOL部分22内的对应的连接层50，并且在BEOL部分22的底表面之上延伸。重新分布互连部54与连接层50之间的连接是无焊料的。介电图案56形成于每个重新分布互连部54的周围和之下。重新分布互连部54中的一些重新分布互连部(将传递装置管芯12连接到由同一晶圆形成的其它装置组件)可以被介电图案56包封(未示出)，而重新分布互连部54中的一些重新分布互连部具有通过介电图案56暴露的底部部分。每个凸起结构58形成于多层重新分布结构18的底表面处，并且通过介电图案56电耦接到对应的重新分布互连部54。如此，重新分布互连部54被配置成将凸起结构58连接到BEOL部分22中的连接层50中的电连接到FEOL部分20的某些连接层。因此，凸起结构58通过对应的重新分布互连部54和对应的连接层50电连接到FEOL部分20。另外，凸起结构58彼此分离，并且从介电图案56凸出。
在一些应用中，可以存在通过介电图案56电耦接到重新分布互连部54的额外的重新分布互连部(未示出)，以及形成于介电图案56之下的额外的介电图案(未示出)，使得一些额外的重新分布互连部的底部部分可以暴露。因此，每个凸起结构58通过额外的介电图案(未示出)耦接到对应的额外的重新分布互连部。不管重新分布互连部和/或介电图案的层数如何，多层重新分布结构18可以不含玻璃纤维或不含玻璃。在本文中，玻璃纤维是指扭曲成更大分组的单独的玻璃原丝。然后，这些玻璃原丝可以编织成织物。重新分布互连部54可以由铜或其它合适的金属形成。介电图案56可以由苯并环丁烯(BCB)、聚酰亚胺或其它介电材料形成。凸起结构58可以是焊料球或铜柱。多层重新分布结构18的厚度介于2μm与300μm之间。
图2示出了与如图1所示的RF装置10相比，进一步包含模制化合物60的替代性RF装置10A。在本文中，多层重新分布结构18可以水平延伸超过传递装置管芯12，并且模制化合物60位于多层重新分布结构18之上以包封传递装置管芯12。在此实施例中，多层重新分布结构18的重新分布互连部54可以水平延伸超过传递装置管芯12，并且多层重新分布结构18的凸起结构58可以不被限制在传递装置管芯12的外围内。模制化合物60可以是有机环氧树脂体系等。
图3A-15提供了展示了制造图1所示的示例性RF装置10的步骤的示例性晶圆级制造和封装工艺。尽管示例性步骤以系列展示，但是示例性步骤不一定取决于顺序。一些步骤可能会以不同于所呈现的顺序进行。进一步地，本公开范围内的过程可以包含比图3A-15所展示的步骤更少或更多的步骤。
首先，如图3A和3B所展示的，提供起始晶圆62。起始晶圆62包含公共硅外延层64、位于公共硅外延层64之上的公共界面层66和位于公共界面层66之上的硅处理衬底68。在本文中，公共硅外延层64由具有形成电子装置所期望的硅外延特性的装置级硅材料形成。硅处理衬底68可以由常规的低成本、低电阻率和高介电常数的硅组成，在300K的温度下，所述硅的晶格常数为约5.431。公共界面层66由SiGe形成，所述公共界面层将公共硅外延层64与硅处理衬底68分离。
在固定温度例如300K下，弛豫硅的晶格常数为
Figure BDA0003273575070000111
而弛豫Si1-xGex的晶格常数取决于锗浓度，如
Figure BDA0003273575070000112
弛豫SiGe的晶格常数大于弛豫硅的晶格常数。如果公共界面层66直接生长在硅处理衬底68之下，则公共界面层66中的晶格常数将因硅处理衬底68而产生应变(降低)。如果公共硅外延层64直接生长在公共界面层66之下，则公共硅外延层64中的晶格常数可以保持为原始弛豫形式(与硅衬底中的晶格常数大约相同)。因此，公共硅外延层64可能不会增强电子迁移率。
在一个实施例中，公共缓冲结构70可以形成于硅处理衬底68与公共界面层66之间，如图3A所展示的。公共缓冲结构70允许从硅处理衬底68到公共界面层66的晶格常数转变。公共缓冲结构70可以包含多层，并且可以由具有竖直分级的锗浓度的SiGe形成。公共缓冲结构70内的锗浓度可以从顶侧(硅处理衬底68附近)处的0％增加到底侧(公共界面层66附近)处的X％。X％可以取决于公共界面层66内的锗浓度，如15％、或25％、或30％或40％等。在本文中，生长在公共缓冲结构70之下的公共界面层66可以以弛豫形式保持其晶格常数，并且可以未产生应变(减小)以匹配硅处理衬底68的晶格常数。锗浓度在整个公共界面层66中可以是均匀的，并且大于15％、25％、30％或40％，使得在300K的温度下，公共界面层66中的弛豫SiGe的晶格常数大于5.461、或大于5.482、或大于5.493或大于5.515。
在本文中，公共硅外延层64直接生长在弛豫公共界面层66之下，使得公共硅外延层64的晶格常数匹配(拉伸为)弛豫公共界面层66中的晶格常数。因此，在300K的温度下，应变公共硅外延层64中的晶格常数可以大于5.461、或大于5.482、或大于5.493或大于5.515，并且因此大于弛豫硅外延层中的晶格常数(例如，在300K的温度下为5.431)。应变公共硅外延层64的电子迁移率可以比弛豫硅外延层的电子迁移率高。公共硅外延层64的厚度可以介于700nm与2000nm之间，公共界面层66的厚度可以介于
Figure BDA0003273575070000113
与
Figure BDA0003273575070000114
之间，公共缓冲结构70的厚度可以介于100nm与1000nm之间，并且硅处理衬底68的厚度可以介于200μm与700μm之间。
在另一个实施例中，公共界面层66可以直接形成于硅处理衬底68之下，并且公共缓冲结构70可以形成于公共界面层66与公共硅外延层64之间，如图3B所展示的。在本文中，公共界面层66的晶格常数可以因硅处理衬底68而产生应变(减小)。公共缓冲结构70仍然可以由具有竖直分级的锗浓度的SiGe形成。公共缓冲结构70内的锗浓度可以从顶侧(公共界面层66附近)处的0％增加到底侧(公共硅外延层64附近)处的X％。X％可以为15％、或25％、或30％或40％。公共缓冲结构70的底侧处的晶格常数大于公共缓冲结构70的顶侧处的晶格常数。在本文中，生长在公共缓冲结构70之下的公共硅外延层64的晶格常数匹配(拉伸为)公共缓冲结构70的底侧处的晶格常数。因此，应变公共硅外延层64中的晶格常数大于弛豫硅外延层中的晶格常数(例如，在300K的温度下为5.431)。
在一些应用中，省略了公共缓冲结构70(未示出)。公共界面层66直接生长在硅处理衬底68之下，并且公共硅外延层64直接生长在公共界面层66之下。如此，公共界面层66中的晶格常数产生应变(降低)以匹配硅处理衬底68中的晶格常数，并且公共硅外延层64中的晶格常数保持为原始弛豫形式(与硅衬底中的晶格常数大约相同)。
接下来，对起始晶圆62(在图3A中)执行互补金属氧化物半导体(CMOS)工艺，以提供具有多个完整的装置区域14'的前体晶圆72，如图4所展示的。每个完整的装置区域14'包含完整的FEOL部分20'和位于完整的FEOL部分20'之下的BEOL部分22，所述完整的FEOL部分具有有源层24、接触层26和完整的隔离区段44'。出于这种说明的目的，完整的FEOL部分20'被配置成提供开关FET。在不同的应用中，完整的FEOL部分20'可以具有不同的FET配置或提供不同的装置组件，如二极管、电容器、电阻器和/或电感器。
在一个实施例中，每个完整的装置区域14'的完整的隔离区段44'延伸穿过公共硅外延层64、公共界面层66和公共缓冲结构70并且延伸到硅处理衬底68中。如此，公共缓冲结构70分离成多个单独的缓冲结构70I，公共界面层66分离成多个单独的界面层66I，并且公共硅外延层64分离成多个单独的硅外延层64I。每个单独的硅外延层64I用于在一个完整的装置区域14'中形成对应的有源层24。完整的隔离区段44'可以通过浅沟槽隔离(STI)形成。如果有源层24由一个具有应变(增加的)晶格常数的单独的硅外延层64I形成，则基于有源层24的FET可以比由具有弛豫晶格常数的弛豫硅外延层形成的FET具有更快的开关速度(更低的导通电阻)。
有源层24的顶表面与位于对应的缓冲结构70I之下的对应的界面层66I接触。硅处理衬底68位于每个单独的缓冲结构70I之上，并且硅处理衬底68的一部分可以位于完整的隔离区段44'之上。完整的装置区域14'的至少包含所述多个连接层50和介电层52的BEOL部分22形成于完整的FEOL部分20'的接触层26之下。某些连接层50的底部部分通过位于BEOL部分22的底表面处的介电层52暴露。
在完成前体晶圆72后，前体晶圆72然后与临时载体74接合，如图5所展示的。前体晶圆72可以通过为临时载体74提供平坦化表面的接合层76与临时载体74接合。从成本和热膨胀的角度来看，临时载体74可以是厚的硅晶圆，但是也可以构造成玻璃、蓝宝石或任何其它合适的载体材料。接合层76可以是跨接式聚合粘合膜(span-on polymeric adhesivefilm)，如布鲁尔科技公司(Brewer Science)WaferBOND临时粘合材料系列。
然后选择性地去除硅处理衬底68以提供蚀刻的晶圆78，如图6所展示的。在每个单独的缓冲结构70I或每个界面层66I处停止选择性去除。去除硅处理衬底68可以在每个有源层24之上和完整的隔离区段44'内提供开口79。去除硅处理衬底68可以通过机械研磨工艺和蚀刻工艺来提供，或者通过蚀刻工艺本身来提供。作为实例，硅处理衬底68可以被研磨到更薄的厚度，以减少随后的蚀刻时间。然后执行蚀刻工艺以至少完全去除剩余的硅处理衬底68。由于硅处理衬底68、单独的缓冲结构70I和单独的界面层66I具有不同的锗浓度，其可能对相同的蚀刻技术具有不同的反应(例如：在相同的蚀刻剂下有不同蚀刻速度)。因此，蚀刻系统可以能够标识单独的缓冲结构70I或单独的界面层66I的存在(锗的存在)，并且能够指示何时停止蚀刻工艺。通常，锗浓度越高，硅处理衬底68与单独的缓冲结构70I之间(或硅处理衬底68与单独的界面层66I之间)的蚀刻选择性越好。蚀刻工艺可以由具有蚀刻化学物质的湿法蚀刻系统提供，所述蚀刻化学物质是TMAH、KOH、NaOH、ACH和XeF2中的至少一种，或者由如具有氯基气体化学物质的反应离子蚀刻系统等干法蚀刻系统提供。
在去除工艺期间，不去除完整的隔离区段44'并且保护每个有源层24的侧面。接合层76和临时载体74保护每个BEOL部分22的底表面。在本文中，在去除步骤之后，每个完整的隔离区段44'的顶表面和每个单独的缓冲结构70I(或每个单独的界面层66I)的顶表面暴露。由于SiGe材料的窄间隙性质，单独的缓冲结构70I和/或单独的界面层66I可能是传导的(对于某些类型的装置)。单独的缓冲结构70I和/或单独的界面层66I可能在有源层24的源极28与漏极30之间导致明显的泄漏。因此，在如FET开关应用等一些应用中，也期望去除单独的缓冲结构70I和单独的界面层66I，如图7所展示的。每个有源层24在对应的开口79的底部处暴露。单独的缓冲结构70I和单独的界面层66I可以通过用于去除硅处理衬底68的相同蚀刻工艺来去除，或者可以通过如氯基干法蚀刻系统等另一种蚀刻工艺来去除。在本文中，如果每个单独的界面层66I足够薄，其可能不会在FEOL部分20的源极28与漏极30之间导致任何明显的泄漏。在所述情况下，可以留下单独的界面层66I(未示出)。类似地，如果单独的界面层66I和单独的缓冲结构70I两者都足够薄，其可能不会在FEOL部分20的源极28与漏极30之间导致任何明显的泄漏。使得可以留下单独的界面层66I和单独的缓冲结构70I(未示出)。
在一些应用中，在去除硅处理衬底68、单独的缓冲结构70I和单独的界面层66I之后，每个有源层24可以被钝化以在装置中实现适当的低水平电流泄漏。钝化层48可以形成于每个有源层24之上并且位于每个完整的FEOL部分20'的开口79内，如图8所展示的。钝化层48可以通过等离子体增强沉积工艺、阳极氧化工艺、基于臭氧的氧化工艺和多种其它的合适的技术由二氧化硅形成。钝化层48被配置成终止有源层24的顶表面处的表面接合，这可能是不想要的泄漏的原因。
接下来，完整的隔离区段44'经减薄作为隔离区段44，以提供具有平坦化顶表面的经减薄晶圆80，如图9所展示的。经减薄晶圆80包含多个装置区域14，并且每个装置区域14的顶表面的组合形成了经减薄晶圆80的平坦化顶表面。在本文中，如果施涂钝化层48，则每个钝化层48的顶表面和每个隔离区段44的顶表面共面。如果省略了钝化层48，并且单独的界面层66I(和/或单独的缓冲结构70I存在)，则每个隔离区段44的顶表面和每个单独的界面层66I的顶表面(或每个单独的缓冲结构70I的顶表面)共面(未示出)。如果省略了钝化层48、单独的缓冲结构70I和单独的界面层66I，则每个有源层24的顶表面和每个隔离区段44的顶表面共面(未示出)。不管钝化层48、单独的缓冲结构70I和/或单独的界面层66I的存在，每个装置区域14的顶表面总是平坦化的。平坦化步骤可以通过使用合适的浆液和抛光轮等的化学机械抛光(CMP)工艺来完成。
然后，传递衬底16接合到经减薄晶圆80的顶表面以提供传递装置晶圆82，如图10所展示的。由于经减薄晶圆80的顶表面是平坦化的，因此传递装置晶圆82在接合区域处没有任何空隙或缺陷。传递装置晶圆82包含多个传递装置管芯12，每个传递装置管芯至少包含装置区域14和传递衬底16的一部分。传递衬底16的高热导率介于2W/m·K与500W/m·K之间，并且高电阻率介于1E5 Ohm-cm与1E14 Ohm-cm之间。传递衬底16可以由蓝宝石、导热石英、陶瓷材料(如氮化铝、氮化硼等)或氧化铍形成。传递衬底16的厚度可以介于10μm与1000μm之间。在此步骤中可以采用多种合适的低温接合工艺，如阳极接合、等离子体接合、聚合物粘合剂接合等。在传递衬底16的接合工艺期间，临时载体74为经减薄晶圆80提供机械强度和刚性。
在一些应用中，在接合传递衬底16之前，可以在经减薄晶圆80的顶表面之上形成阻挡层(未示出)。此阻挡层可以由厚度介于
Figure BDA0003273575070000141
与
Figure BDA0003273575070000142
之间的氮化硅形成。阻挡层被配置成对可能扩散到每个有源层24的沟道32中的湿气和杂质提供极好的阻挡。另外，阻挡层可以被配置成增强经减薄晶圆80与传递衬底16之间的粘附性。应当注意，不管阻挡层、钝化层48或单独的界面层66I的存在，在传递衬底16内或传递衬底16与每个有源层24的顶表面之间不存在不具有锗、氮或氧含量的硅晶体。阻挡层、钝化层48和单独的界面层66I中的每一个都由硅复合物形成。
然后将临时载体74与传递装置晶圆82解除接合，并将接合层76从传递装置晶圆82清除，如图11所展示的。根据先前步骤中选择的临时载体74和接合层76的性质，可以应用多种解除接合工艺和清除工艺。例如，可以在堆叠件被加热到合适的温度的情况下使用侧刃工艺(lateral blade process)对临时载体74进行机械解除接合。如果临时载体74由透明材料形成，其它合适的工艺涉及穿过所述临时载体的UV光照射，或者使用合适的溶剂的化学解除接合。接合层76可以通过如专有溶剂和等离子体清洗等湿法蚀刻或干法蚀刻工艺去除。在解除接合和清除工艺之后，连接层50中的某些连接层的可以用作每个传递装置管芯12的输入/输出(I/O)端口的底部部分通过每个BEOL部分22的底表面处的介电层52暴露。如此，此时可以对每个传递装置晶圆82中的每个传递装置管芯12进行电气验证以确定所述传递装置管芯工作正常。
参考图12到14，根据本公开的一个实施例，多层重新分布结构18形成于传递装置晶圆82之下。尽管重新分布步骤以系列展示，但是重新分布步骤不一定取决于顺序。一些步骤可能会以不同于所呈现的顺序进行。进一步地，本公开范围内的重新分布步骤可以包含比图12-14所展示的步骤更少或更多的步骤。
首先在每个BEOL部分22之下形成多个重新分布互连部54，如图12所展示的。每个重新分布互连部54电耦接到BEOL部分22内的对应的连接层50的暴露的底部部分，并且可以在BEOL部分22的底表面之上延伸。重新分布互连部54与连接层50之间的连接是无焊料的。然后在每个BEOL部分22之下形成介电图案56以部分包封每个重新分布互连部54，如图13所展示的。如此，每个重新分布互连部54的底部部分通过介电图案56暴露。在不同的应用中，可以存在通过介电图案56电耦接到重新分布互连部54的额外的重新分布互连部(未示出)，以及形成于介电图案56之下的额外的介电图案(未示出)，使得每个额外的重新分布互连部的底部部分暴露。
接下来，形成多个凸起结构58以完成多层重新分布结构18，并且提供晶圆级扇出(WLFO)型封装体84，如图14所展示的。每个凸起结构58形成于多层重新分布结构18的底部处，并且通过介电图案56电耦接到对应的重新分布互连部54的暴露的底部部分。因此，重新分布互连部54被配置成将凸起结构58连接到BEOL部分22中的连接层50中的电连接到FEOL部分20的某些连接层。如此，凸起结构58通过对应的重新分布互连部54和对应的连接层50电连接到FEOL部分20。另外，凸起结构58彼此分离，并且从介电图案56竖直凸出。
多层重新分布结构18可以不含玻璃纤维或不含玻璃。在本文中，玻璃纤维是指扭曲成更大分组的单独的玻璃原丝。然后，这些玻璃原丝可以编织成织物。重新分布互连部54可以由铜或其它合适的金属形成，介电图案56可以由BCB、聚酰亚胺或其它介电材料形成，并且凸起结构58可以是焊料球或铜柱。多层重新分布结构18的厚度介于2μm与300μm之间。图15示出了将WLFO封装体84单切成单独的RF装置10的最后步骤。可以通过在某些隔离区段44处进行探测和分割工艺来提供单切步骤。
在另一个实施例中，图16-21提供了展示了制造图2所示的替代性RF装置10A的步骤的替代性工艺。尽管示例性步骤以系列展示，但是示例性步骤不一定取决于顺序。一些步骤可能会以不同于所呈现的顺序进行。进一步地，本公开范围内的过程可以包含比图16-21所展示的步骤更少或更多的步骤。
如图11所示，在解除接合工艺和清除工艺之后以提供干净的传递装置晶圆82，进行单切步骤以将传递装置晶圆82单切成单独的传递装置管芯12，如图16所展示的。可以通过在某些隔离区段44处进行探测和分割工艺来提供此单切步骤。在本文中，每个传递装置管芯12可以具有相同的高度，并且至少包含具有FEOL部分20和BEOL部分22的装置区域14以及传递衬底16。
接下来，在传递装置管芯12周围和之上施涂模制化合物60，以提供模制装置晶圆86，如图17所展示的。模制化合物60包封每个传递装置管芯12的顶表面和侧表面，而每个传递装置管芯12的底表面即BEOL部分22的底表面是暴露的。模制装置晶圆86的底表面是每个传递装置管芯12的底表面和模制化合物60的底表面的组合。在本文中，连接层50中的某些连接层的底部部分保持在每个传递装置管芯12的底表面处暴露。模制化合物60可以通过各种程序施涂，如片材模制、包覆模制、压缩模制、传递模制、围堰填充包封或丝网印刷包封。与传递衬底16不同，模制化合物60没有热导率或电阻率要求。模制化合物60可以是有机环氧树脂体系等。然后使用固化工艺(未示出)来使模制化合物60硬化。固化温度介于100℃与320℃之间，这取决于哪种材料作为模制化合物60。可以进行研磨工艺(未示出)以提供模制化合物60的平坦化顶表面。
参考图18到20，根据本公开的一个实施例形成多层重新分布结构18。尽管重新分布步骤以系列展示，但是重新分布步骤不一定取决于顺序。一些步骤可能会以不同于所呈现的顺序进行。进一步地，本公开范围内的重新分布步骤可以包含比图18-20所展示的步骤更少或更多的步骤。
首先在模制装置晶圆86之下形成多个重新分布互连部54，如图18所展示的。每个重新分布互连部54电耦接到BEOL部分22内的对应的连接层50，并且可以水平延伸超过对应的传递装置管芯12并且在模制化合物60之下水平延伸。重新分布互连部54与连接层50之间的连接是无焊料的。然后在模制装置晶圆86之下形成介电图案56，以部分包封每个重新分布互连部54，如图19所展示的。如此，每个重新分布互连部54的底部部分通过介电图案56暴露。在不同的应用中，可以存在通过介电图案56电耦接到重新分布互连部54的额外的重新分布互连部(未示出)，以及形成于介电图案56之下的额外的介电图案(未示出)，使得每个额外的重新分布互连部的底部部分暴露。
接下来，形成多个凸起结构58以完成多层重新分布结构18，并且提供替代性WLFO封装体84A，如图20所展示的。每个凸起结构58形成于多层重新分布结构18的底部处，并且通过介电图案56电耦接到对应的重新分布互连部54的暴露的底部部分。因此，重新分布互连部54被配置成将凸起结构58连接到BEOL部分22中的连接层50中的电连接到FEOL部分20的某些连接层。如此，凸起结构58通过对应的重新分布互连部54和对应的连接层50电连接到FEOL部分20。在本文中，凸起结构58可以不被限制在对应的传递装置管芯12的外围内。另外，凸起结构58彼此分离，并且从介电图案56竖直凸出。
图21示出了将替代性WLFO封装体84A单切成单独的替代性RF装置10A的最后步骤。可以通过在模制化合物60的部分处进行探测和切割工艺来提供单切步骤，所述部分水平地位于相邻的传递装置管芯12之间。
本领域的技术人员将认识到对本公开的优选实施例的改进和修改。所有此类改进和修改都认为是在本文公开的概念和以下权利要求的范围内。
权利要求书(按照条约第19条的修改)
1.一种设备，包括：
●传递装置管芯，所述传递装置管芯包括装置区域和传递衬底，其中：
●所述装置区域包含前段制程(FEOL)部分和位于所述FEOL部分之下的后段制程(BEOL)部分，其中所述FEOL部分包括隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过所述隔离区段；
●包含所述隔离区段的顶表面的所述装置区域的顶表面是平坦化的；并且
●所述传递衬底位于所述装置区域的所述顶表面之上，其中；
●在所述传递衬底内或在所述传递衬底与所述装置区域内的所述有源层之间不存在不具有锗、氮或氧含量的硅晶体；并且
●在所述传递衬底与所述隔离区段的所述顶表面之间不存在二氧化硅；以及●多层重新分布结构，所述多层重新分布结构形成于所述传递装置管芯的所述BEOL部分之下，其中所述多层重新分布结构包括多个凸起结构，所述多个凸起结构位于所述多层重新分布结构的底表面上并且电耦接到所述传递装置管芯的所述FEOL部分。
2.根据权利要求1所述的设备，其中所述传递衬底的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm。
3.根据权利要求2所述的设备，其中所述传递衬底由以下组成的组中的一种形成：蓝宝石、导热石英、氮化铝、氮化硼和氧化铍。
4.根据权利要求2所述的设备，其中所述传递衬底的厚度为10μm至1000μm。
5.根据权利要求1所述的设备，其中所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
6.根据权利要求1所述的设备，其中：
●所述BEOL部分包括连接层；
●所述FEOL部分进一步包括接触层，其中所述有源层和所述隔离区段位于所述接触层之上，并且所述BEOL部分位于所述接触层之下；并且
●所述多层重新分布结构进一步包括重新分布互连部，其中所述多个凸起结构通过所述多层重新分布结构内的所述重新分布互连部和所述BEOL部分内的所述连接层电耦接到所述传递装置管芯的所述FEOL部分。
7.根据权利要求1所述的设备，其中所述装置区域进一步包含钝化层，所述钝化层位于所述有源层之上并被所述隔离区段围绕，其中：
●所述钝化层由二氧化硅形成；并且
●每个隔离区段的所述顶表面和所述钝化层的顶表面共面并形成所述装置区域的所述顶表面。
8.根据权利要求1所述的设备，其中每个隔离区段的所述顶表面和所述有源层的顶表面共面并形成所述装置区域的所述顶表面。
9.根据权利要求1所述的设备，其中所述传递装置管芯进一步包括由氮化硅形成的阻挡层，所述阻挡层耦接在所述装置区域的所述顶表面与所述传递衬底之间。
10.根据权利要求1所述的设备，其中所述FEOL部分被配置成提供开关场效应晶体管(FET)、二极管、电容器、电阻器或电感器中的至少一个。
11.一种设备，包括：
●传递装置管芯，所述传递装置管芯包括装置区域和传递衬底，其中：
●所述装置区域包含前段制程(FEOL)部分和位于所述FEOL部分之下的后段制程(BEOL)部分，其中所述FEOL部分包括隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过所述隔离区段；
●包含所述隔离区段的顶表面的所述装置区域的顶表面是平坦化的；并且
●所述传递衬底位于所述装置区域的所述顶表面之上，其中；
●在所述传递衬底内或在所述传递衬底与所述装置区域内的所述有源层之间不存在不具有锗、氮或氧含量的硅晶体；并且
●在所述传递衬底与所述隔离区段的所述顶表面之间不存在二氧化硅；以及●多层重新分布结构，所述多层重新分布结构形成于所述传递装置管芯的所述BEOL部分之下，其中：
●所述多层重新分布结构水平延伸超过所述传递装置管芯；并且
●所述多层重新分布结构包括多个凸起结构，所述多个凸起结构位于所述多层重新分布结构的底表面上并且电耦接到所述传递装置管芯的所述FEOL部分；以及
●模制化合物，所述模制化合物位于所述多层重新分布结构之上以包封所述传递装置管芯。
12.根据权利要求11所述的设备，其中所述传递衬底的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm。
13.根据权利要求12所述的设备，其中所述传递衬底由以下组成的组中的一种形成：蓝宝石、导热石英、氮化铝、氮化硼和氧化铍。
14.根据权利要求12所述的设备，其中所述传递衬底的厚度为10μm至1000μm。
15.根据权利要求11所述的设备，其中所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
16.根据权利要求11所述的设备，其中：
●所述BEOL部分包括连接层；
●所述FEOL部分进一步包括接触层，其中所述有源层和所述隔离区段位于所述接触层之上，并且所述BEOL部分位于所述接触层之下；并且
●所述多层重新分布结构进一步包括重新分布互连部，其中所述多个凸起结构通过所述多层重新分布结构内的所述重新分布互连部和所述BEOL部分内的所述连接层电耦接到所述传递装置管芯的所述FEOL部分。
17.根据权利要求11所述的设备，其中所述装置区域进一步包含钝化层，所述钝化层位于所述有源层之上并被所述隔离区段围绕，其中：
●所述钝化层由二氧化硅形成；并且
●每个隔离区段的所述顶表面和所述钝化层的顶表面共面并形成所述装置区域的所述顶表面。
18.根据权利要求11所述的设备，其中每个隔离区段的所述顶表面和所述有源层的顶表面共面并形成所述装置区域的所述顶表面。
19.根据权利要求11所述的设备，其中所述传递装置管芯进一步包括由氮化硅形成的阻挡层，所述阻挡层耦接在所述装置区域的所述顶表面与所述传递衬底之间。
20.根据权利要求11所述的设备，其中所述FEOL部分被配置成提供开关场效应晶体管(FET)、二极管、电容器、电阻器或电感器中的至少一个。

Claims (20)

1.一种设备，包括：
●传递装置管芯，所述传递装置管芯包括装置区域和传递衬底，其中：
●所述装置区域包含前段制程(FEOL)部分和位于所述FEOL部分之下的后段制程(BEOL)部分，其中所述FEOL部分包括隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过所述隔离区段；
●所述装置区域的顶表面是平坦化的；并且
●所述传递衬底位于所述装置区域的所述顶表面之上，其中在所述传递衬底内或在所述传递衬底与所述装置区域内的所述有源层之间不存在不具有锗、氮或氧含量的硅晶体；以及
●多层重新分布结构，所述多层重新分布结构形成于所述传递装置管芯的所述BEOL部分之下，其中所述多层重新分布结构包括多个凸起结构，所述多个凸起结构位于所述多层重新分布结构的底表面上并且电耦接到所述传递装置管芯的所述FEOL部分。
2.根据权利要求1所述的设备，其中所述传递衬底的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm。
3.根据权利要求2所述的设备，其中所述传递衬底由以下组成的组中的一种形成：蓝宝石、导热石英、氮化铝、氮化硼和氧化铍。
4.根据权利要求2所述的设备，其中所述传递衬底的厚度为10μm至1000μm。
5.根据权利要求1所述的设备，其中所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
6.根据权利要求1所述的设备，其中：
●所述BEOL部分包括连接层；
●所述FEOL部分进一步包括接触层，其中所述有源层和所述隔离区段位于所述接触层之上，并且所述BEOL部分位于所述接触层之下；并且
●所述多层重新分布结构进一步包括重新分布互连部，其中所述多个凸起结构通过所述多层重新分布结构内的所述重新分布互连部和所述BEOL部分内的所述连接层电耦接到所述传递装置管芯的所述FEOL部分。
7.根据权利要求1所述的设备，其中所述装置区域进一步包含钝化层，所述钝化层位于所述有源层之上并被所述隔离区段围绕，其中：
●所述钝化层由二氧化硅形成；并且
●每个隔离区段的顶表面和所述钝化层的顶表面共面并形成所述装置区域的所述顶表面。
8.根据权利要求1所述的设备，其中每个隔离区段的顶表面和所述有源层的顶表面共面并形成所述装置区域的所述顶表面。
9.根据权利要求1所述的设备，其中所述传递装置管芯进一步包括由氮化硅形成的阻挡层，所述阻挡层耦接在所述装置区域的所述顶表面与所述传递衬底之间。
10.根据权利要求1所述的设备，其中所述FEOL部分被配置成提供开关场效应晶体管(FET)、二极管、电容器、电阻器或电感器中的至少一个。
11.一种设备，包括：
●传递装置管芯，所述传递装置管芯包括装置区域和传递衬底，其中：
●所述装置区域包含前段制程(FEOL)部分和位于所述FEOL部分之下的后段制程(BEOL)部分，其中所述FEOL部分包括隔离区段和有源层，所述有源层被所述隔离区段围绕并且未竖直延伸超过所述隔离区段；
●所述装置区域的顶表面是平坦化的；并且
●所述传递衬底位于所述装置区域的所述顶表面之上，其中在所述传递衬底内或在所述传递衬底与所述装置区域内的所述有源层之间不存在不具有锗、氮或氧含量的硅晶体；
●多层重新分布结构，所述多层重新分布结构形成于所述传递装置管芯的所述BEOL部分之下，其中：
●所述多层重新分布结构水平延伸超过所述传递装置管芯；并且
●所述多层重新分布结构包括多个凸起结构，所述多个凸起结构位于所述多层重新分布结构的底表面上并且电耦接到所述传递装置管芯的所述FEOL部分；以及
●模制化合物，所述模制化合物位于所述多层重新分布结构之上以包封所述传递装置管芯。
12.根据权利要求11所述的设备，其中所述传递衬底的热导率大于10W/m·K并且电阻率大于1E5 Ohm-cm。
13.根据权利要求12所述的设备，其中所述传递衬底由以下组成的组中的一种形成：蓝宝石、导热石英、氮化铝、氮化硼和氧化铍。
14.根据权利要求12所述的设备，其中所述传递衬底的厚度为10μm至1000μm。
15.根据权利要求11所述的设备，其中所述有源层由应变硅外延层形成，在300K的温度下，所述应变硅外延层中的硅的晶格常数大于5.461。
16.根据权利要求11所述的设备，其中：
●所述BEOL部分包括连接层；
●所述FEOL部分进一步包括接触层，其中所述有源层和所述隔离区段位于所述接触层之上，并且所述BEOL部分位于所述接触层之下；并且
●所述多层重新分布结构进一步包括重新分布互连部，其中所述多个凸起结构通过所述多层重新分布结构内的所述重新分布互连部和所述BEOL部分内的所述连接层电耦接到所述传递装置管芯的所述FEOL部分。
17.根据权利要求11所述的设备，其中所述装置区域进一步包含钝化层，所述钝化层位于所述有源层之上并被所述隔离区段围绕，其中：
●所述钝化层由二氧化硅形成；并且
●每个隔离区段的顶表面和所述钝化层的顶表面共面并形成所述装置区域的所述顶表面。
18.根据权利要求11所述的设备，其中每个隔离区段的顶表面和所述有源层的顶表面共面并形成所述装置区域的所述顶表面。
19.根据权利要求11所述的设备，其中所述传递装置管芯进一步包括由氮化硅形成的阻挡层，所述阻挡层耦接在所述装置区域的所述顶表面与所述传递衬底之间。
20.根据权利要求11所述的设备，其中所述FEOL部分被配置成提供开关场效应晶体管(FET)、二极管、电容器、电阻器或电感器中的至少一个。
CN202080023383.8A 2019-01-23 2020-01-22 Rf半导体装置及其制造方法 Pending CN113614896A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962795804P 2019-01-23 2019-01-23
US62/795,804 2019-01-23
US201962866926P 2019-06-26 2019-06-26
US62/866,926 2019-06-26
US16/678,602 2019-11-08
US16/678,602 US20200235040A1 (en) 2019-01-23 2019-11-08 Rf devices with enhanced performance and methods of forming the same
PCT/US2020/014667 WO2020154444A1 (en) 2019-01-23 2020-01-22 Rf semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN113614896A true CN113614896A (zh) 2021-11-05

Family

ID=71609087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080023383.8A Pending CN113614896A (zh) 2019-01-23 2020-01-22 Rf半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US20200235040A1 (zh)
EP (1) EP3915136A1 (zh)
KR (1) KR20210129657A (zh)
CN (1) CN113614896A (zh)
TW (1) TW202042329A (zh)
WO (1) WO2020154444A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US20220285205A1 (en) * 2021-03-05 2022-09-08 Qorvo Us, Inc. SELECTIVE ETCHING PROCESS FOR SiGe AND DOPED EPITAXIAL SILICON
US12016131B2 (en) * 2021-12-30 2024-06-18 X Display Company Technology Limited Transfer printing high-precision devices

Family Cites Families (335)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505733Y1 (zh) 1970-02-23 1975-02-18
JPS6013257B2 (ja) 1976-02-20 1985-04-05 松下電器産業株式会社 二次電子増倍体およびその製造方法
JPS5338954A (en) 1976-09-21 1978-04-10 Mitsubishi Electric Corp Strip line circulator
US4366202A (en) 1981-06-19 1982-12-28 Kimberly-Clark Corporation Ceramic/organic web
US5061663A (en) 1986-09-04 1991-10-29 E. I. Du Pont De Nemours And Company AlN and AlN-containing composites
US5069626A (en) 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5362972A (en) 1990-04-20 1994-11-08 Hitachi, Ltd. Semiconductor device using whiskers
US5164687A (en) 1991-06-17 1992-11-17 Renaissance Electronics Corp. Compact lumped constant non-reciprocal circuit element
US5294295A (en) 1991-10-31 1994-03-15 Vlsi Technology, Inc. Method for moisture sealing integrated circuits using silicon nitride spacer protection of oxide passivation edges
JP2821830B2 (ja) 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
DE69333545T2 (de) 1992-12-24 2005-08-25 Canon K.K. Kunststoffzusatzmittel, Kunststoffzusammensetzung und Kunststoffformmasse, die dieses enthalten
US5459368A (en) 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
DE4329696C2 (de) 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
US5391257A (en) 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
EP0759231B1 (de) 1994-05-02 1998-12-23 SIEMENS MATSUSHITA COMPONENTS GmbH & CO. KG Verkapselung für elektronische bauelemente
US6124179A (en) 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
JP3301262B2 (ja) 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
US5729075A (en) 1995-06-12 1998-03-17 National Semiconductor Corporation Tuneable microelectromechanical system resonator
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US6137125A (en) 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
EP0794616B1 (en) 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
US5709960A (en) 1996-06-21 1998-01-20 Motorola, Inc. Mold compound
US6250192B1 (en) 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JPH11220077A (ja) 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
KR100253363B1 (ko) 1997-12-02 2000-04-15 김영환 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
JP3565547B2 (ja) 1998-07-31 2004-09-15 シャープ株式会社 カラー液晶表示装置およびその製造方法
FR2784261B1 (fr) 1998-10-05 2001-07-27 Ge Medical Syst Sa Materiau d'isolation electrique et de refroidissement de conductivite thermique accrue et application a l'isolation d'un dispositif d'alimentation haute tension
US6236061B1 (en) 1999-01-08 2001-05-22 Lakshaman Mahinda Walpita Semiconductor crystallization on composite polymer substrates
WO2000059065A1 (fr) 1999-03-26 2000-10-05 Hitachi Metals, Ltd. Dispositif non reciproque constant et concentre
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP4528397B2 (ja) 1999-12-17 2010-08-18 ポリマテック株式会社 接着方法および電子部品
US6426559B1 (en) 2000-06-29 2002-07-30 National Semiconductor Corporation Miniature 3D multi-chip module
JP2002093957A (ja) 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP3875477B2 (ja) 2000-09-25 2007-01-31 株式会社東芝 半導体素子
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6377112B1 (en) 2000-12-05 2002-04-23 Semiconductor Components Industries Llc Circuit and method for PMOS device N-well bias control
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP4673986B2 (ja) 2001-02-23 2011-04-20 星和電機株式会社 表面実装方発光ダイオードの製造方法
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6943429B1 (en) 2001-03-08 2005-09-13 Amkor Technology, Inc. Wafer having alignment marks extending from a first to a second surface of the wafer
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6596570B2 (en) 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
DE10206919A1 (de) 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
KR100476901B1 (ko) 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
FR2842832B1 (fr) 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
US7042072B1 (en) 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US7710771B2 (en) 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
US7067909B2 (en) 2002-12-31 2006-06-27 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
US6855606B2 (en) 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
KR100486627B1 (ko) 2003-02-21 2005-05-03 엘지전자 주식회사 반도체 패키지
JP2004273604A (ja) 2003-03-06 2004-09-30 Fujitsu Ltd 半導体装置と半導体電子部品との製造方法と半導体電子部品
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
US6864156B1 (en) 2003-04-04 2005-03-08 Xilinx, Inc. Semiconductor wafer with well contacts on back side
US6753239B1 (en) 2003-04-04 2004-06-22 Xilinx, Inc. Bond and back side etchback transistor fabrication process
JP3826898B2 (ja) 2003-04-22 2006-09-27 松下電工株式会社 電子部品の製造方法及び半導体装置
US7596849B1 (en) 2003-06-11 2009-10-06 Triquint Semiconductor, Inc. Method of assembling a wafer-level package filter
US7109635B1 (en) 2003-06-11 2006-09-19 Sawtek, Inc. Wafer level packaging of materials with different coefficients of thermal expansion
US6951775B2 (en) 2003-06-28 2005-10-04 International Business Machines Corporation Method for forming interconnects on thin wafers
JPWO2005010987A1 (ja) 2003-07-24 2006-09-14 松下電器産業株式会社 球状半導体素子埋設配線板
JP2005064188A (ja) 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
US7489032B2 (en) 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
KR20060120224A (ko) 2003-12-25 2006-11-24 제이에스알 가부시끼가이샤 열가소성 엘라스토머 조성물 및 그의 제조 방법 및 성형품
JP4271590B2 (ja) 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP3945483B2 (ja) 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
US6992400B2 (en) 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
US20050212419A1 (en) 2004-03-23 2005-09-29 Eastman Kodak Company Encapsulating oled devices
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
US7312261B2 (en) 2004-05-11 2007-12-25 International Business Machines Corporation Thermal interface adhesive and rework
JP2005327984A (ja) 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
US7307346B2 (en) 2004-05-18 2007-12-11 Infineon Technologies Ag Final passivation scheme for integrated circuits
JP4398305B2 (ja) 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP3801601B2 (ja) 2004-06-15 2006-07-26 シャープ株式会社 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7591958B2 (en) 2004-09-14 2009-09-22 Stmicroelectronics Sa Thin glass chip for an electronic component and manufacturing method
US20060099733A1 (en) 2004-11-09 2006-05-11 Geefay Frank S Semiconductor package and fabrication method
US7098070B2 (en) 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
TWI259538B (en) 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
US7519257B2 (en) 2004-11-24 2009-04-14 Cornell Research Foundation, Inc. Waveguide structure for guiding light in low-index material
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7619347B1 (en) 2005-05-24 2009-11-17 Rf Micro Devices, Inc. Layer acoustic wave device and method of making the same
WO2006134928A1 (ja) 2005-06-16 2006-12-21 Murata Manufacturing Co., Ltd. 圧電デバイス及びその製造方法
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
WO2007024433A2 (en) * 2005-08-26 2007-03-01 Memc Electronic Materials, Inc. Method for the manufacture of a strained silicon-on-insulator structure
JP4644577B2 (ja) 2005-09-30 2011-03-02 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US8465175B2 (en) 2005-11-29 2013-06-18 GE Lighting Solutions, LLC LED lighting assemblies with thermal overmolding
KR100996842B1 (ko) 2005-12-26 2010-11-26 샤프 가부시키가이샤 고체 촬상 소자 모듈의 제조 방법
US20070194342A1 (en) 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
JP4476939B2 (ja) 2006-01-12 2010-06-09 株式会社東芝 半導体装置
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7863727B2 (en) 2006-02-06 2011-01-04 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
JP4591378B2 (ja) 2006-02-21 2010-12-01 株式会社デンソー 半導体装置の製造方法
US20070243662A1 (en) 2006-03-17 2007-10-18 Johnson Donald W Packaging of MEMS devices
US7714535B2 (en) 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
KR20080017965A (ko) 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7816231B2 (en) 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
US7960218B2 (en) 2006-09-08 2011-06-14 Wisconsin Alumni Research Foundation Method for fabricating high-speed thin-film transistors
JP5018066B2 (ja) 2006-12-19 2012-09-05 信越半導体株式会社 歪Ｓｉ基板の製造方法
US7888742B2 (en) 2007-01-10 2011-02-15 International Business Machines Corporation Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts
JP2008235490A (ja) 2007-03-19 2008-10-02 Sumitomo Bakelite Co Ltd 中空構造体の製造方法および中空構造体
US20080251927A1 (en) 2007-04-13 2008-10-16 Texas Instruments Incorporated Electromigration-Resistant Flip-Chip Solder Joints
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US8183151B2 (en) 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
KR100923562B1 (ko) 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US7955955B2 (en) 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
JP2008279567A (ja) 2007-05-11 2008-11-20 Denso Corp 半導体装置の製造方法
US7553752B2 (en) 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
KR20090004147A (ko) 2007-07-06 2009-01-12 삼성전자주식회사 반도체 소자 및 그 형성 방법
US20090014856A1 (en) 2007-07-10 2009-01-15 International Business Machine Corporation Microbump seal
JP5013467B2 (ja) 2007-07-18 2012-08-29 株式会社デンソー 半導体装置の製造方法
US9391588B2 (en) 2007-08-31 2016-07-12 Rf Micro Devices, Inc. MEMS vibrating structure using an orientation dependent single-crystal piezoelectric thin film layer
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7704844B2 (en) 2007-10-04 2010-04-27 International Business Machines Corporation High performance MOSFET
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US7790543B2 (en) 2008-01-11 2010-09-07 International Business Machines Corporation Device structures for a metal-oxide-semiconductor field effect transistor and methods of fabricating such device structures
JP4840373B2 (ja) 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
JP4568337B2 (ja) 2008-02-22 2010-10-27 株式会社東芝 集積半導体装置
US7749814B2 (en) 2008-03-13 2010-07-06 Stats Chippac, Ltd. Semiconductor device with integrated passive circuit and method of making the same using sacrificial substrate
JP4666028B2 (ja) 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US20110102002A1 (en) 2008-04-09 2011-05-05 Riehl Bill L Electrode and sensor having carbon nanostructures
JP5415823B2 (ja) 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US20100012354A1 (en) 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
US8236609B2 (en) 2008-08-01 2012-08-07 Freescale Semiconductor, Inc. Packaging an integrated circuit die with backside metallization
US7843072B1 (en) 2008-08-12 2010-11-30 Amkor Technology, Inc. Semiconductor package having through holes
JP4638530B2 (ja) 2008-08-19 2011-02-23 日本電波工業株式会社 圧電部品及びその製造方法
US20100081237A1 (en) 2008-09-30 2010-04-01 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Integrated Circuit Assemblies and Methods for Encapsulating a Semiconductor Device
US8173547B2 (en) 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
US9059174B2 (en) 2008-11-05 2015-06-16 Stmicroelectronics, Inc. Method to reduce metal fuse thickness without extra mask
JP5161732B2 (ja) 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
JP5468242B2 (ja) 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
US7927904B2 (en) 2009-01-05 2011-04-19 Dalsa Semiconductor Inc. Method of making BIOMEMS devices
JP5556072B2 (ja) 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
SG163445A1 (en) 2009-01-12 2010-08-30 Kolan Ravi Kanth Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies
JP4984179B2 (ja) 2009-02-06 2012-07-25 ソニー株式会社 半導体装置
KR101282995B1 (ko) 2009-05-27 2013-07-04 (주)파트론 비가역 회로소자
US8508056B2 (en) 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
JP5175803B2 (ja) 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
KR101169531B1 (ko) 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
US8921168B2 (en) 2009-07-15 2014-12-30 Silanna Semiconductor U.S.A., Inc. Thin integrated circuit chip-on-board assembly and method of making
US8067833B2 (en) * 2009-07-23 2011-11-29 Raytheon Company Low noise high thermal conductivity mixed signal package
US8432016B1 (en) 2009-07-29 2013-04-30 Rf Micro Devices, Inc. Stacked body-contacted field effect transistor
ES2785075T3 (es) 2009-07-30 2020-10-05 Qualcomm Inc Sistemas en paquetes
DE112010003296T5 (de) 2009-08-17 2012-12-27 First Solar, Inc. Barriereschicht
US8164158B2 (en) 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8362599B2 (en) 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
EP2502066B1 (en) 2009-11-18 2017-09-27 Sensirion AG Sensor mounted in flip-chip technology on a substrate and its manufacture
US9202769B2 (en) 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
CN102088014A (zh) 2009-12-04 2011-06-08 中国科学院微电子研究所 3d集成电路结构、半导体器件及其形成方法
US8299633B2 (en) 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US8030145B2 (en) 2010-01-08 2011-10-04 International Business Machines Corporation Back-gated fully depleted SOI transistor
US9576919B2 (en) 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
JP5544986B2 (ja) 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
US9431316B2 (en) 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
JP5584011B2 (ja) 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
JP2011243596A (ja) 2010-05-14 2011-12-01 Panasonic Corp パッケージ部品の製造方法およびパッケージ部品
JP2011248072A (ja) 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
KR101698932B1 (ko) 2010-08-17 2017-01-23 삼성전자 주식회사 반도체 패키지 및 그 제조방법
US8551798B2 (en) 2010-09-21 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Microstructure with an enhanced anchor
JP2012089566A (ja) * 2010-10-15 2012-05-10 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム
US20120094418A1 (en) 2010-10-18 2012-04-19 Triquint Semiconductor, Inc. Wafer Level Package and Manufacturing Method Using Photodefinable Polymer for Enclosing Acoustic Devices
US8716051B2 (en) 2010-10-21 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with release aperture
CN102456737B (zh) 2010-10-27 2016-03-30 中国科学院微电子研究所 半导体结构及其制造方法
KR20120053332A (ko) 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP5703010B2 (ja) 2010-12-16 2015-04-15 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8492210B2 (en) 2010-12-17 2013-07-23 Institute of Microelectronics, Chinese Academy of Sciences Transistor, semiconductor device comprising the transistor and method for manufacturing the same
US8716800B2 (en) 2010-12-31 2014-05-06 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing the same
US8917510B2 (en) 2011-01-14 2014-12-23 International Business Machines Corporation Reversibly adhesive thermal interface material
JP5715835B2 (ja) 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8420447B2 (en) 2011-03-23 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with flipchip leadframe and method of manufacture thereof
US8399957B2 (en) 2011-04-08 2013-03-19 International Business Machines Corporation Dual-depth self-aligned isolation structure for a back gate electrode
US8507989B2 (en) 2011-05-16 2013-08-13 International Business Machine Corporation Extremely thin semiconductor-on-insulator (ETSOI) FET with a back gate and reduced parasitic capacitance
US8415743B2 (en) 2011-05-24 2013-04-09 International Business Machines Corporation ETSOI CMOS with back gates
TWI575684B (zh) 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
US9633854B2 (en) 2011-06-23 2017-04-25 Institute of Microelectronics, Chinese Academy of Sciences MOSFET and method for manufacturing the same
US8772853B2 (en) 2011-07-12 2014-07-08 The Regents Of The University Of California All graphene flash memory device
US9390364B2 (en) 2011-08-08 2016-07-12 Féinics Amatech Teoranta Transponder chip module with coupling frame on a common substrate for secure and non-secure smartcards and tags
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US9064883B2 (en) 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
CN102983116B (zh) 2011-09-07 2015-09-30 中国科学院微电子研究所 半导体衬底、具有该半导体衬底的集成电路及其制造方法
US8963321B2 (en) 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
CN103000537B (zh) 2011-09-15 2015-12-09 万国半导体股份有限公司 一种晶圆级的封装结构及其制备方法
CN103000671B (zh) 2011-09-16 2015-07-15 中国科学院微电子研究所 Mosfet及其制造方法
US8803242B2 (en) 2011-09-19 2014-08-12 Eta Semiconductor Inc. High mobility enhancement mode FET
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9368429B2 (en) 2011-10-25 2016-06-14 Intel Corporation Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips
US9190391B2 (en) 2011-10-26 2015-11-17 Maxim Integrated Products, Inc. Three-dimensional chip-to-wafer integration
US8664044B2 (en) 2011-11-02 2014-03-04 Stmicroelectronics Pte Ltd. Method of fabricating land grid array semiconductor package
US8643148B2 (en) 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
KR20130064289A (ko) 2011-12-08 2013-06-18 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
JP2013162096A (ja) 2012-02-08 2013-08-19 Fujitsu Semiconductor Ltd 半導体チップの製造方法及びラミネート装置
KR101918608B1 (ko) 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
JP6214132B2 (ja) 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP5558595B2 (ja) 2012-03-14 2014-07-23 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2013222745A (ja) 2012-04-13 2013-10-28 Ibiden Co Ltd 電子部品及びその製造方法
US8835978B2 (en) 2012-05-14 2014-09-16 Infineon Technologies Ag Lateral transistor on polymer
JP5903337B2 (ja) 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8698323B2 (en) 2012-06-18 2014-04-15 Invensas Corporation Microelectronic assembly tolerant to misplacement of microelectronic elements therein
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US8878360B2 (en) 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US8653626B2 (en) 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8963336B2 (en) 2012-08-03 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same
KR101970291B1 (ko) 2012-08-03 2019-04-18 삼성전자주식회사 반도체 패키지의 제조 방법
JP6024400B2 (ja) 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US8796072B2 (en) 2012-11-15 2014-08-05 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US8927405B2 (en) 2012-12-18 2015-01-06 International Business Machines Corporation Accurate control of distance between suspended semiconductor nanowires and substrate surface
KR102031731B1 (ko) 2012-12-18 2019-10-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US8786105B1 (en) 2013-01-11 2014-07-22 Intel Mobile Communications GmbH Semiconductor device with chip having low-k-layers
US9733428B2 (en) 2013-02-04 2017-08-15 American Semiconductor, Inc. Flexible 3-D photonic device
US9812350B2 (en) * 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US20140252566A1 (en) 2013-03-06 2014-09-11 Rf Micro Devices, Inc. Silicon-on-dual plastic (sodp) technology and methods of manufacturing the same
US9214337B2 (en) * 2013-03-06 2015-12-15 Rf Micro Devices, Inc. Patterned silicon-on-plastic (SOP) technology and methods of manufacturing the same
US20140306324A1 (en) 2013-03-06 2014-10-16 Rf Micro Devices, Inc. Semiconductor device with a polymer substrate and methods of manufacturing the same
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US8941248B2 (en) 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US9070660B2 (en) 2013-03-15 2015-06-30 Intel Corporation Polymer thermal interface material having enhanced thermal conductivity
JP6596412B2 (ja) 2013-03-22 2019-10-23 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング ジエン／ジエノフィル対および補修性を有する熱硬化性樹脂組成物
US9349700B2 (en) 2013-04-24 2016-05-24 Stats Chippac, Ltd. Semiconductor device and method of forming stress-reduced conductive joint structures
WO2014174994A1 (ja) 2013-04-26 2014-10-30 オリンパス株式会社 撮像装置
US9467192B2 (en) 2013-04-29 2016-10-11 Broadcom Corporation MCM integration and power amplifier matching of non-reciprocal devices
US9275916B2 (en) 2013-05-03 2016-03-01 Infineon Technologies Ag Removable indicator structure in electronic chips of a common substrate for process adjustment
EP3000062A4 (en) 2013-05-20 2017-01-11 Synopsys, Inc. Semi-local ballistic mobility model
US9281198B2 (en) 2013-05-23 2016-03-08 GlobalFoundries, Inc. Method of fabricating a semiconductor device including embedded crystalline back-gate bias planes
KR102130700B1 (ko) 2013-05-30 2020-07-07 삼성디스플레이 주식회사 표시장치용 윈도우 및 이를 포함하는 표시 장치
US9059123B2 (en) 2013-07-24 2015-06-16 International Business Machines Corporation Active matrix using hybrid integrated circuit and bipolar transistor
JP6292049B2 (ja) * 2013-09-02 2018-03-14 ソニー株式会社 半導体装置およびその製造方法
US20150060956A1 (en) 2013-09-03 2015-03-05 Windtop Technology Corp. Integrated mems pressure sensor with mechanical electrical isolation
US9806422B2 (en) 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
CN105556659A (zh) 2013-10-15 2016-05-04 英特尔公司 磁屏蔽的集成电路封装
US9627287B2 (en) 2013-10-18 2017-04-18 Infineon Technologies Ag Thinning in package using separation structure as stop
US9576930B2 (en) 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
CN103730429B (zh) 2013-12-05 2017-06-20 通富微电子股份有限公司 封装结构
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US9184128B2 (en) 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US10658358B2 (en) 2015-03-09 2020-05-19 Monolithic 3D Inc. 3D semiconductor wafer, devices, and structure
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9368455B2 (en) 2014-03-28 2016-06-14 Intel Corporation Electromagnetic interference shield for semiconductor chip packages
US20150311132A1 (en) 2014-04-28 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line structure and method of forming same
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9449837B2 (en) 2014-05-09 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
US10141201B2 (en) 2014-06-13 2018-11-27 Taiwan Semiconductor Manufacturing Company Integrated circuit packages and methods of forming same
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US9397118B2 (en) 2014-06-30 2016-07-19 International Business Machines Corporation Thin-film ambipolar logic
WO2016007088A1 (en) 2014-07-08 2016-01-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
TWI582847B (zh) 2014-09-12 2017-05-11 Ｒｆ微型儀器公司 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
KR101647559B1 (ko) 2014-11-07 2016-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
US9536853B2 (en) 2014-11-18 2017-01-03 International Business Machines Corporation Semiconductor device including built-in crack-arresting film structure
JP6233285B2 (ja) 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置
DE102014117594A1 (de) 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
US9548273B2 (en) 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9875971B2 (en) 2015-03-26 2018-01-23 Globalfoundries Singapore Pte. Ltd. Magnetic shielding of MRAM package
US9653428B1 (en) 2015-04-14 2017-05-16 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US9969614B2 (en) 2015-05-29 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS packages and methods of manufacture thereof
US9815685B2 (en) 2015-06-15 2017-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor sensing structure and manufacturing method thereof
US9461001B1 (en) 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US9899285B2 (en) 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
US9806094B2 (en) 2015-08-21 2017-10-31 Skyworks Solutions, Inc. Non-uniform spacing in transistor stacks
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US9850126B2 (en) 2015-12-31 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US20170256496A1 (en) 2016-03-01 2017-09-07 Xintec Inc. Chip package and method for forming the same
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) * 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10103080B2 (en) * 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
CN106098609B (zh) 2016-06-20 2019-03-26 西安电子科技大学 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法
US9859254B1 (en) 2016-06-30 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and a manufacturing method thereof
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
SG11201901196RA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
WO2018031994A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US9786586B1 (en) 2016-08-21 2017-10-10 Micron Technology, Inc. Semiconductor package and fabrication method thereof
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
DE112016007565T5 (de) 2016-12-30 2019-10-02 Intel Corporation Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen
US10529698B2 (en) 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
US10784348B2 (en) 2017-03-23 2020-09-22 Qualcomm Incorporated Porous semiconductor handle substrate
US10460987B2 (en) 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
US10134837B1 (en) 2017-06-30 2018-11-20 Qualcomm Incorporated Porous silicon post processing
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10128199B1 (en) 2017-07-17 2018-11-13 International Business Machines Corporation Interchip backside connection
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US11011502B2 (en) 2018-01-19 2021-05-18 Nepes Co., Ltd. Semiconductor package
US10727212B2 (en) 2018-03-15 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor package
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10497648B2 (en) 2018-04-03 2019-12-03 General Electric Company Embedded electronics package with multi-thickness interconnect structure and method of making same
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US20190326159A1 (en) 2018-04-20 2019-10-24 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same utilizing localized soi formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
CN118213279A (zh) 2018-07-02 2024-06-18 Qorvo美国公司 Rf半导体装置及其制造方法
CN114854472B (zh) 2018-07-17 2023-06-02 国立大学法人山梨大学 导电性润滑剂
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11251139B2 (en) 2019-01-22 2022-02-15 X-Celeprint Limited Secure integrated-circuit systems
US20200235066A1 (en) * 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200234978A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235074A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US20210134699A1 (en) 2019-11-01 2021-05-06 Qorvo Us, Inc. Rf devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US20210188624A1 (en) 2019-12-23 2021-06-24 Qorvo Us, Inc. Microelectronics package with vertically stacked mems device and controller device

Also Published As

Publication number Publication date
TW202042329A (zh) 2020-11-16
EP3915136A1 (en) 2021-12-01
KR20210129657A (ko) 2021-10-28
US20220108938A1 (en) 2022-04-07
US20200235040A1 (en) 2020-07-23
WO2020154444A1 (en) 2020-07-30
US11710680B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
US11710680B2 (en) RF devices with enhanced performance and methods of forming the same
US20230260921A1 (en) Rf device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US11961813B2 (en) RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) RF devices with enhanced performance and methods of forming the same
US20210134699A1 (en) Rf devices with nanotube particles for enhanced performance and methods of forming the same
US20230089645A1 (en) Rf devices with enhanced performance and methods of forming the same
CN113661566A (zh) Rf半导体装置及其制造方法
US11646289B2 (en) RF devices with enhanced performance and methods of forming the same
US20210183693A1 (en) Rf devices with enhanced performance and methods of forming the same
TWI839453B (zh) 具有增強性能之射頻元件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina

Applicant after: QORVO US, Inc.

Address before: North Carolina

Applicant before: QORVO US, Inc.