BRPI1009636B1 - Embalagens com chips empilhados em aparelhos de pacote sobre pacote, métodos de sua montagem e sistemas que as contém - Google Patents

Embalagens com chips empilhados em aparelhos de pacote sobre pacote, métodos de sua montagem e sistemas que as contém Download PDF

Info

Publication number
BRPI1009636B1
BRPI1009636B1 BRPI1009636-1A BRPI1009636A BRPI1009636B1 BR PI1009636 B1 BRPI1009636 B1 BR PI1009636B1 BR PI1009636 A BRPI1009636 A BR PI1009636A BR PI1009636 B1 BRPI1009636 B1 BR PI1009636B1
Authority
BR
Brazil
Prior art keywords
chip
stack
tsv
package
substrate
Prior art date
Application number
BRPI1009636-1A
Other languages
English (en)
Inventor
Sriram Muthukumar
Chatles A. Gealer
Original Assignee
Intel Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43379773&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=BRPI1009636(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Intel Corporation filed Critical Intel Corporation
Publication of BRPI1009636A2 publication Critical patent/BRPI1009636A2/pt
Publication of BRPI1009636B1 publication Critical patent/BRPI1009636B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

embalagens com chips empilhados em aparelhos de pacote sobre pacote, métodos de sua montagem e sistemas que as contêm um aparelho com chips empilhados inclui um substrato de pacote e um dispositivo de interposição com uma pilha de chips disposta em uma bancada que coincide com o dispositivo de interposição. um aparelho de chips empilhados de pacote sobre pacote inclui um pacote superior disposto sobre o dispositivo de interposição.

Description

EMBALAGENS COM CHIPS EMPILHADOS EM APARELHOS DE PACOTE SOBRE PACOTE, MÉTODOS DE SUA MONTAGEM E SISTEMAS QUE AS CONTÊM
HISTÓRICO
As reàlizações descritas referem-se a dispositivos microeletrônicos semicondutores e processos de sua embalagem.
BREVE DESCRIÇÃO DOS DESENHOS
A fim de compreender a forma em que são obtidas as realizações, será fornecida uma descrição mais específica de diversas realizações descritas resumidamente acima por meio de referência às figuras anexas. Essas figuras ilustram realizações que não são necessariamente desenhadas em escala e não devem ser consideradas limitadoras do escopo. Serão descritas e explicadas algumas realizações com detalhes e especificidade adicionais utilizando os desenhos anexos, nos quais:
a Figura la é uma elevação em seção cruzada de um substrato de montagem e aparelho de interposição para um pacote de moldes empilhados de acordo com um exemplo de realização;
a Figura 1b é uma elevação em seção cruzada do aparelho ilustrado na Figura la após processamento adicional de acordo com uma realização;
a Figura 1c é uma elevação em seção cruzada do aparelho ilustrado na Figura 1b após processamento adicional de acordo com uma realização;
a Figura Id é uma elevação em seção cruzada do aparelho ilustrado na Figura 1c após processamento adicional de acordo com uma realização;
a Figura le é uma elevação em seção cruzada de um aparelho de chips empilhados pacote sobre pacote que foi montado com o aparelho ilustrado na Figura Id após processamento adicional de acordo com um exemplo de realização;
a Figura 2a é uma elevação em seção cruzada de um substrato de montagem e aparelho de interposição para um pacote de molde empilhado de acordo com um exemplo de realização;
a Figura 2b é uma elevação em seção cruzada de um aparelho de chips empilhados pacote sobre pacote que foi montado a
3/20 um chip processador e um chip de memória na mesma sentença, não se deverá deduzir que eles são estruturas equivalentes.
Referência ao longo do presente relatório descritivo a uma realização indica que uma função, estrutura ou característica específica descrita com relação à qual a realização é incluída em pelo menos uma realização da presente invenção. A inclusão da expressão em uma realização em diversos locais ao longo de todo o presente relatório descritivo não se refere necessariamente, em todos os pontos, à mesma realização. Além disso, as funções, estruturas ou características podem ser combinadas de qualquer forma apropriada em uma ou mais realizações.
Termos tais como superior e inferior podem ser compreendidos por meio de referência às coordenadas X-Z ou Y-Z e termos tais como adjacente podem ser compreendidos por meio de referência às coordenadas X-Y ilustradas.
A Figura la é uma elevação em seção cruzada de um substrato de montagem e aparelho de interposição 100 para um pacote de chips empilhados de acordo com um exemplo de realização. O aparelho 100 é ilustrado verticalmente (direção Z) em vista de todos os componentes que inclui um substrato de pacote 110 e um dispositivo de interposição 130. 0 substrato de pacote 110 inclui um lado de molde 112 para aceitar um processador e um lado terrestre 114 para acoplamento à comunicação externa tal como um quadro. 0 quadro pode ser uma estrutura externa ou quase externa para um dispositivo manual tal como um comunicador sem fio. 0 substrato de pacote 110 inclui uma pegada de chip inferior 116 sobre o lado de molde 112. A pegada de chip inferior 116 pode ser determinada em desenhos subsequentes descritos no presente, por meio da projeção de processadores ilustrados sobre lados de molde correspondentes de substratos de montagem ilustrados.
substrato de pacote 110 inclui um conjunto de grade de bolas do lado terrestre, do qual uma almofada de bola é indicada com o algarismo de referência 118. Em uma realização, a almofada de bola 118 inclui um acabamento de superfície 120. 0 acabamento de superfície 120 é configurado para ser um metal menos eletronegativo que a almofada de bola 118. 0 acabamento de
4/20 superfície 120 é formado por meio de eletrorrevestimento de acordo com uma realização. Alternativamente, o acabamento de superfície 120 é formado por meio de revestimento sem eletricidade.
Em um exemplo de realização, a almofada de bola 118 é cobre e o acabamento de superfície 120 é uma liga de níquel, paládio e ouro revestida sobre o cobre. Em uma realização, o acabamento de superfície 120 é uma liga de níquel e ouro revestida sobre o cobre. Em uma realização, o acabamento de superfície 120 é cobre e ouro revestido sobre o cobre.
Em um exemplo de realização, a almofada de bola 118 é cobre e o acabamento de superfície 120 é uma composição conservante da capacidade de soldagem orgânica (OSP) tal como arilfenilimidazol. Em um exemplo de realização, o acabamento de
superfície 120 possui espessura de 1000 Â a 2000 Â e é
arilfenilimidazol.
De forma similar, o substrato de pacote 110
inclui um conjunto de grade de bola do lado do molde, do qual uma
almofada de bola é indicada com o algarismo de referência 122 e a almofada de bola 122 inclui um acabamento de superfície 124. A almofada de bola 122 e o acabamento de superfície 124 podem ser uma realização similar às encontradas no lado da placa 114. Em uma realização, o conjunto de grade de bola do lado de molde 122 é definido por uma resistência de solda 126. De forma similar, a resistência de solda 126 pode definir almofadas de amortecimento de molde encontradas na pegada de chip inferior 116, uma das quais é indicada com o algarismo de referência 128. 0 substrato de pacote 110 é ilustrado entre o lado do molde 112 e o lado terrestre 114 com estruturas dielétricas de interconexão e intercamadas que são ilustrativas, mas não limitadoras.
aparelho 100 é montado com o dispositivo de interposição 130 que coincide com o conjunto de grade de bolas do lado do molde 122. 0 dispositivo de interposição 130 inclui um lado de molde 132 e um lado superior 134 e possui uma altura compensada 136 configurada para coincidir com uma altura compensada 138 acima do substrato de pacote 110 para uma pilha de múltiplos moldes (MDS) que ocuparão a pegada de chip inferior 116. 0 dispositivo de interposição 130 pode incluir um núcleo 140 e
5/20 interconexões 142. Em uma realização, amortecedores elétricos do lado do molde 144 e amortecedores elétricos do lado superior 146 são acoplados às interconexões 142.
A Figura 1b é uma elevação em seção cruzada do aparelho ilustrado na Figura la após processamento adicional de acordo com uma realização. 0 aparelho 101 ilustra que a altura compensada do dispositivo de interposição 136 coincide com a altura compensada do substrato de pacote 138 (Figura la). A pegada de chip inferior 116 é rodeada pelo dispositivo de interposição 130 e rodeará a pilha de múltiplos moldes que deve ser montada como parte do aparelho 101.
A Figura 1c é uma elevação em seção cruzada do aparelho ilustrado na Figura 1b após processamento adicional de acordo com uma realização. 0 aparelho 102 foi fortificado com um material de enchimento de interposição 148 que estabiliza a união entre o substrato de pacote 110 e o dispositivo de interposição 130.
Um chip inferior 150 é colocado na pegada de chip inferior 116 (Figura 1b). Em uma realização, o chip inferior 150 é um flip chip 150 que foi unido por meio de um conjunto de bolas de chips, do qual um amortecedor elétrico é indicado com o algarismo 152. Em uma realização, um enchimento inferior 154 sofreu fluxo para fortalecer a união entre o chip inferior 150 e o substrato de pacote 110. Em uma realização de processamento, é conduzido refluxo dos amortecedores elétricos 152 durante a cura simultânea do enchimento inferior 154. Em uma realização de processamento, é conduzido refluxo dos amortecedores elétricos 152 durante a cura simultânea do material de enchimento 148.
Em uma realização, o chip inferior 150 é processado para refluxo dos amortecedores elétricos 152, seguido pela colocação do enchimento superior 154 após refluxo do amortecedor.
A Figura Id é uma elevação em seção cruzada do aparelho ilustrado na Figura lc após processamento adicional de acordo com uma realização. 0 aparelho 102 ilustrado na Figura lc foi adicionalmente processado para atingir um aparelho de molde misturado 103 que se tornará uma parte de um aparelho de chips
6/20 empilhados de pacote sobre pacote (PoP). 0 aparelho de moldes misturados 103 inclui um adesivo entre moldes 156 que foi formado sobre o chip inferior 150 e um chip superior 158 foi montado sobre o adesivo 156. O chip superior 158 é sustentado pelo chip inferior 150. A seguir, uma pilha de chip que se origina com um chip inferior (tal como o chip 150) disposto sobre o substrato de pacote 110 e que termina com um chip subsequente (tal como o chip 158) pode também ser denominada pilha de chips tridimensional (3D) .
Em uma realização, o chip superior 158 é acoplado ao substrato de pacote 110 por uniões de fios, um dos quais é indicado pelo algarismo de referência 160. Consequentemente, o aparelho de pilha misturada 103 inclui um flip chip 150 montado sobre o substrato de pacote 110 e um chip unido por fio 158 disposto acima do flip chip 150. A altura compensada 136 do dispositivo de interposição 130 acomoda, portanto, a altura da pilha misturada que inclui as ligações de fios 160 bem como o chip superior 158, o adesivo 156, o chip inferior 150 e a compensação criada pelos amortecedores elétricos 152 (observados na Figura lc) .
Em uma realização de processo, uma encapsulação de pilha 162 foi preenchida para isolar a pilha de moldes misturados e evitar adicionalmente a movimentação dos fios unidos 160. A encapsulação da pilha 162 pode também ser utilizada para proteger a pilha de moldes misturados contra riscos de manipulação e ambientais. A encapsulação da pilha 162 pode também ser utilizada para facilitar a transferência de calor da pilha de moldes misturados. Em uma realização, nenhuma encapsulação de pilha é utilizada.
Em uma realização, o chip inferior 150 é um processador e o chip superior 158 é um dispositivo de rádio frequência (RF) . A pilha de moldes misturados pode ser utilizada em um comunicador sem fio (tal como um telefone celular) , como um telefone inteligente.
A Figura le é uma elevação em seção cruzada de um aparelho de chips empilhados de pacote sobre pacote (PoP) 104 que foi montado com o aparelho ilustrado na Figura Id após
7/20 processamento adicional de acordo com um exemplo de realização. O chip inferior 150 e o chip superior 158 são definidos na compensação do dispositivo de interposição 136 e um pacote superior 164 coincidiu com o lado superior 134 do dispositivo de interposição 130. 0 pacote superior 164 pode possuir um substrato de montagem 170 para comunicação para o chip inferior 150 e/ou para o chip superior 158. 0 pacote superior 164 é ilustrado como solução capacitadora de união de fios tal como para um fabricante de equipamento original. Dois dados unidos por fios são ilustrados no pacote superior 164. Um molde localizado na pacote superior 164 pode ser indicado como um dispositivo microeletrônico. Em uma realização, o aparelho de embalagens misturadas 103 ilustrado na Figura Id é fornecido para acomodar um pacote superior 164 tal como para um telefone inteligente, em que os dispositivos microeletrônicos específicos de telefone inteligente encontram-se no pacote superior 164 e os dispositivos microeletrônicos de sustentação encontram-se na pilha de chip.
Em uma realização, um material de enchimento de pacote superior 172 estabiliza a união entre o dispositivo de interposição 130 e a pacote superior 164.
Pode-se observar que a pilha misturada do chip inferior 150 e do chip superior 158 foram acomodadas pela compensação do dispositivo de interposição 136, de tal forma que o pacote superior 164 não interfira com a pilha misturada. Consequentemente, o aparelho de chip empilhado PoP é montado com compensação do dispositivo de interposição suficiente 136 para acomodar altura de compensação da pilha de chips que pode variar, dependendo de uma aplicação específica.
A Figura 2A é uma elevação em seção cruzada de um substrato de montagem e aparelho de interposição 200 para um pacote de molde empilhado de acordo com um exemplo de realização. 0 aparelho 200 é similar ao aparelho 103 ilustrado na Figura Id e foi processado de forma similar por meio do assento de um dispositivo de interposição 230 sobre um substrato de pacote 210.
É ilustrado um aparelho de chips empilhados 200. 0 aparelho de chips empilhados 200 inclui um chip inferior 250 e um chip superior 258. Em uma realização, o chip inferior 250 é um
8/20 processador e o chip superior 258 é um molde de memória que é acoplado por meio de tecnologia de conexão através de silício (TSV) . Um único TSV 274 é detalhado no círculo tracejado. Em uma realização, o chip superior 258 é um cache de memória de nível 2 (L2) (em que L0 e LI encontram-se dentro do processador 250), tal como memória de acesso aleatório estática (SRAM) para o processador 250. O chip inferior 250 e o chip superior 258 são 3D.
Consequentemente, o aparelho de chips empilhados 200 inclui o flip chip 250 montado sobre o substrato de pacote 210 e o chip acoplado a TSV 258 disposto acima do flip chip 250. A altura de compensação 236 do dispositivo de interposição 230 acomoda, portanto, a altura da configuração de chips empilhados. 0 processamento do chip inferior 250 pode ser realizado por meio de qualquer realização descrita com relação ao chip inferior 150 ilustrado na Figura 1c e em outros pontos.
Em uma realização, o chip superior 258 é um molde de memória tal como um molde de memória de acesso aleatório (RAM) 258. Em uma realização, o chip superior 258 é um molde de memória tal como um molde de memória de acesso aleatório dinâmica (DRAM) 258. Em uma realização, o chip superior 258 é um molde de memória tal como um molde de memória de acesso aleatório estática (SRAM) 258. Em uma realização, o chip superior 258 é um molde de memória tal como um molde de memória programável apagável (EPROM) 258. Podem ser utilizadas outras configurações de molde de memória de acordo com uma aplicação específica.
Em uma realização, o chip superior 258 inclui uma marca de dispositivo de rádio frequência (RF) . Em uma realização, o chip superior 258 inclui um dispositivo de rádio frequência para comunicação sem fio.
Em uma realização de processo, foi preenchida uma encapsulação de pilha 262 para isolar a pilha de chips. A encapsulação de pilha 262 pode também ser utilizada para proteger a pilha de chips contra riscos ambientais e de manipulação. A encapsulação de pilha 262 pode também ser utilizada para facilitar a transferência de calor para longe da pilha de chips. Em uma realização, não é utilizada encapsulação de pilha.
9/20
A Figura 2b é uma elevação em seção cruzada de um aparelho de chips empilhados PoP 201 que foi montado a partir do aparelho ilustrado na Figura 2a após processamento adicional de acordo com um exemplo de realização. 0 chip inferior 250 e o chip superior 258 são definidos dentro da compensação do dispositivo de interposição 236 e um pacote superior 264 coincidiu com o lado superior 234 do dispositivo de interposição 230. 0 pacote superior 264 pode possuir um substrato de montagem 270 para comunicação para o chip inferior 250 e/ou para o chip superior 258. 0 pacote superior é ilustrada como solução capacitadora de TSV, tal como para um fabricante de equipamento original. Em uma realização, o aparelho de pilha de chips 200 ilustrado na Figura 2A é fornecido para acomodar um pacote superior 264, tal como para um telefone inteligente.
Pode-se observar que a pilha de chips do chip inferior 250 e do chip superior 258 foi acomodada pela compensação de dispositivo de interposição 236, de tal forma que o pacote superior 264 não interfira com a pilha de chips.
Detalhes ilustrados e descritos com relação à Figura le podem também ser inferidos por meio da observação de estruturas e espaços similares ilustrados na Figura 2b quando apropriado.
Pode-se agora compreender que o processamento para atingir o aparelho de chips empilhados PoP 201 pode ser similar ao processamento para atingir o aparelho de chips empilhados PoP 104 ilustrado na Figura le.
Em um exemplo de realização, a densidade I/O entre o chip inferior 150 e o chip superior 158 encontra-se na faixa de 128 bits por molde (tal como quando o chip superior 258 for um molde DRAM) e 2 52 bits por molde. Em um exemplo de realização, a velocidade I/O entre o processador 250 e o chip subsequente 258 é de 10 Gb/s a 1 Tb/s (terabits por segundo) . Ao longo de uma seção de extremidade de 10 mm do chip subsequente 250 na forma de dispositivo DRAM, a amplitude de banda total é de 160 Gb/s a 320 Gb/s. Como pacote, o aparelho PoP 201 possui amplitude de banda de pacote total de 640 Gb/s a 6400 Gb/s de acordo com uma realização, em que o processador 250 e o chip subsequente 258
10/20 podem operar a 256 bits ou mais. A velocidade de I/O pode correr mais lentamente, abaixo de 10 Gb/s (tal como abaixo de 7 Gb/s), em que uma dada aplicação pode ser útil nessa faixa.
A Figura 3a é uma elevação em seção cruzada de um aparelho de molde misturado 300 durante o processamento de acordo com um exemplo de realização. Um chip inferior 350 é colocado sobre um substrato de pacote 310 que pode ser similar ao substrato de pacote 110 ilustrado na Figura 1c. Em uma realização, o chip inferior 350 é um flip chip 350 que foi unido por meio de um conjunto de bolas de chip, do qual um amortecedor elétrico é indicado com o algarismo 352. Em uma realização, um enchimento inferior 354 sofreu fluxo para fortalecer a união entre o chip inferior 350 e o substrato de pacote 310. Em uma realização de processamento, o refluxo dos amortecedores elétricos 352 é conduzido durante a cura simultânea do enchimento inferior 354.
processamento do chip inferior 350 pode ser realizado por meio de qualquer realização descrita com relação aos chips inferiores 150, 250 e em outros pontos ilustrados no presente relatório descritivo.
A Figura 3b é uma elevação em seção cruzada do aparelho ilustrado na Figura 3a após processamento adicional de acordo com uma realização. 0 aparelho 301 ilustrado na Figura 3b foi adicionalmente processado para atingir um aparelho de pilha misturada 301 que será parte de um aparelho de chips empilhados PoP. 0 aparelho de pilha misturada 301 inclui um adesivo entre moldes 356 que foi formado sobre o chip inferior 350 e um chip superior 358 foi montado sobre o adesivo 356. 0 chip superior 358 é sustentado pelo chip inferior 350.
Em uma realização, o chip superior 358 é acoplado ao substrato de pacote 310 por uniões de fios, uma das quais é indicada pelo algarismo de referência 360. Consequentemente, o aparelho de pilha misturada 301 inclui um flip chip 350 montado sobre o substrato de pacote 310 e um chip unido por fios 358 disposto acima do flip chip 350. A altura da compensação 336 coincidirá com a altura compensada de um dispositivo de interposição em processamento adicional. Ficará agora claro que a
11/20 montagem da pilha misturada antecede a montagem de um dispositivo de interposição junto ao substrato de pacote 310.
De forma similar à realização de aparelho de pilha de moldes misturados ilustrada na Figura Id, o dispositivo de interposição a ser montado acomodará a altura da pilha de moldes misturados que inclui as uniões de fios 360, bem como o chip superior 358, o adesivo 356, o chip inferior 350 e a compensação criada pelos amortecedores elétricos 352. Em uma realização, não é utilizada nenhuma encapsulação de pilha.
Em uma realização, o chip inferior 350 é um processador e o chip superior 358 é um dispositivo de RF. A pilha de moldes misturados pode ser utilizada em um comunicador sem fio, tal como um telefone inteligente. Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser deduzidos por meio da observação de espaços e estruturas similares ilustradas na Figura 3b, quando apropriado. Além disso, capacidades de amplitude de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na Figura 3b.
A Figura 4 é uma elevação em seção cruzada de um aparelho de interposição 400 para um pacote de moldes empilhados de acordo com um exemplo de realização. 0 aparelho 400 é similar ao aparelho 200 ilustrado na Figura 2a, exceto pela condução da montagem de um dispositivo de interposição após a montagem dos dados empilhados 450 e 458.
É ilustrado um aparelho de chip empilhado 400. 0 aparelho de chip empilhado 400 inclui um chip inferior 450 e um chip superior 458. Em uma realização, o chip inferior 450 é um processador e o chip superior 458 é um molde de memória que é acoplado por meio de tecnologia de conexão através de silício (TSV). Um TSV isolado 474 é detalhado no círculo tracejado. Em uma realização, o chip superior 558 é um cache de memória de nível 2 (L2) (em que L0 e L1 encontram-se dentro do processador 450) , tal como uma memória de acesso aleatório estática (SRAM) para o processador 450. 0 processamento do chip inferior 450 pode ser realizado por meio de qualquer realização descrita com relação aos
12/20 chips inferiores 150, 250 e 350 e ilustrados de outra forma no presente relatório descritivo.
Consequentemente, o aparelho de chips empilhados 400 inclui o flip chip 450 montado sobre o substrato de pacote 410 e o chip acoplado a TSV 458 disposto acima do flip chip 450. A altura de compensação 436 dos chips empilhados 450 e 458 coincidirá com um dispositivo de interposição que será montado. 0 dispositivo de interposição acomodará, portanto, a altura da configuração de chips empilhados.
Em uma realização, o chip superior 458 é um molde de memória tal como um molde de memória de acesso aleatório (RAM) 458. Em uma realização, o chip superior 458 é um molde de memória tal como um molde de memória de acesso aleatório dinâmica (DRAM) 458. Em uma realização, o chip superior 458 é um molde de memória tal como um molde de memória de acesso aleatório estática (SRAM) 458. Em uma realização, o chip superior 458 é um molde de memória tal como um molde de memória programável apagável (EPROM) 458. Outras configurações de molde de memória podem ser utilizadas de acordo com uma aplicação específica.
Em uma realização, o chip superior 458 inclui uma marca de dispositivo de rádio frequência (RF) . Em uma realização, o chip superior 458 inclui um dispositivo de rádio frequência para comunicação sem fio. Em uma realização de processo, uma encapsulação de pilha será preenchida no recesso a ser formado pelo dispositivo de interposição em volta da pilha de chips.
Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser inferidos por meio da observação de espaços e estruturas similares ilustradas em 4, quando apropriado. Além disso, capacidades de amplitude de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na Figura 4.
A Figura 5 é uma elevação em seção cruzada de um aparelho de moldes misturados 500 que sustentará um aparelho de pacote sobre pacote de acordo com uma realização. 0 aparelho com moldes misturados 500 inclui um chip inferior 550, um chip superior 558 e um chip intermediário 551. 0 chip superior 558 e o
13/20 chip intermediário 551 são sustentados pelo chip inferior 550. O chip inferior 550 é um flip chip que pode ser denominado primeiro chip, o chip intermediário 551 é um chip acoplado a TSV que pode ser denominado segundo chip 551 e o chip superior 558 é um chip unido por fios que pode ser denominado chip subsequente 558. Em uma realização, o número de chips acoplados a TSV dispostos imediatamente acima do chip inferior 550 encontra-se na faixa de 2 a 8, seguido pelo chip superior 556. O processamento do chip inferior 550 pode ser realizado por meio de qualquer realização descrita com relação aos chips inferiores ilustrados no presente relatório descritivo.
Em uma realização, o chip superior 558 é acoplado ao substrato de pacote 510 por uniões de fios, um dos quais é indicado pelo algarismo de referência 560. A altura de compensação 536 do dispositivo de interposição 530 acomoda, portanto, a altura da pilha de moldes misturados que inclui as uniões de fios 560 bem como o chip superior 558, o chip intermediário 551, o chip inferior 550 e a compensação criada pelos amortecedores elétricos e espaçadores e adesivos entre chips conforme ilustrado.
Em uma realização de processo, uma encapsulação de pilha 562 foi preenchida para isolar a pilha de moldes misturados e evitar adicionalmente a movimentação dos fios de união 560. A encapsulação. de pilha 562 pode também ser utilizada para proteger a pilha de moldes misturados contra riscos ambientais e de manipulação. A encapsulação de pilha 562 pode também ser utilizada para facilitar a transferência de calor para longe da pilha com moldes misturados. Em uma realização, não se utiliza encapsulação de pilha.
Em uma realização, o primeiro chip 550 é um processador, o chip intermediário 551 é um chip RAM TSV e o chip superior 558 é um dispositivo de RF. A pilha de moldes misturados pode ser utilizada em um comunicador sem fio tal como um telefone inteligente.
Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser deduzidos por meio de observação de estruturas e espaços similares ilustrados na Figura 5, quando apropriado. Além disso, capacidades de amplitude
14/20 de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradase descritas na Figura 5.
A Figura 6 é uma elevação em seção cruzada deum aparelho de molde misturado 600 que sustentará um aparelhode moldes misturados PoP de acordo com uma realização. 0 aparelho de moldes misturados 600 inclui um chip inferior 650, um chip superior 659 e diversos chips intermediários 651, 653 e 658. 0 chip superior 659 e os chips intermediários 651, 653 e 658 são sustentados pelo chip inferior 650. 0 processamento do chip inferior 650 pode ser realizado por meio de qualquer realização descrita com relação aos chips inferiores ilustrados no presente relatório descritivo.
aparelho de molde misturado 600 é uma realização com diversos chips TSV e diversos chips unidos por fios. 0 chip inferior 650 é um flip chip que pode ser denominado primeiro chip. 0 chip intermediário 651 é um chip acoplado a TSV que pode ser denominado segundo chip 651. 0 chip intermediário 653 é um chip acoplado a TSV que pode ser denominado terceiro chip 653. 0 chip intermediário 658 é um chip unido por fio que pode ser denominado quarto chip 658. 0 chip superior 659 é um chip unido Ρθτ fio que pode ser denominado chip subsequente 659. Em uma realização, o número de chips acoplados a TSV dispostos imediatamente acima do chip inferior 550 e abaixo do chip unido por fios 658 encontra-se em uma faixa de 2 a 8.
Em uma realização, o chip unido por fio 658 e o chip unido por fio 559 são acoplados ao substrato de pacote 610 pelas uniões de fios 660 e 661, respectivamente. A altura de compensação 636 do dispositivo de interposição 630 acomoda, portanto, a altura da pilha com moldes misturados que inclui as uniões de fios 660 e 661, bem como toda a pilha de chips e os amortecedores elétricos, espaçadores e adesivos entre chips, conforme ilustrado.
Em uma realização de processo, uma encapsulação de pilha 662 foi preenchida para isolar a pilha de moldes misturados e evitar ainda a movimentação dos fios de união 660 e 661. A encapsulação de pilha 662 pode também ser utilizada para
15/20 proteger a pilha de moldes misturados contra riscos ambientais e de manipulação. A encapsulação de pilha 662 pode também ser empregada para facilitar a transferência de calor para longe da pilha de moldes misturados. Em uma realização, não se utiliza encapsulação de pilha.
Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser indicados por meio da observação de estruturas e espaços similares ilustrados na Figura 6 quando apropriado. Al em disso, capacidades de amplitude de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na Figura 6.
A Figura 7 é uma elevação em seção cruzada de um aparelho de moldes misturados 700 que sustentará um aparelho de pacote sobre pacote de acordo com uma realização. O aparelho de moldes misturados 700 inclui um chip inferior 750, um chip superior 759 e diversos chips intermediários 751, 753 e 758. 0 chip superior 759 e os chips intermediários 751, 753 e 758 são sustentados pelo chip inferior 750. 0 aparelho de molde misturado 700 é uma realização com diversos chips TSV e diversos chips unidos por fios em que um chip unido por fio encontra-se abaixo de um chip TSV.
chip inferior 750 é um flip chip que pode ser denominado primeiro chip. 0 chip intermediário 751 é um chip acoplado a TSV que pode ser denominado segundo chip 751. 0 chip intermediário 758 é um chip unido por fio que pode ser denominado terceiro chip 758. 0 chip intermediário 753 é um chip acoplado a TSV que pode ser denominado quarto chip 753. 0 chip superior 759 é um chip unido por fio que pode ser denominado chip subsequente 759. Em uma realização, o segundo chip 751 é um chip de cache de memória que sustenta o chip inferior 750. 0 processamento do chip inferior 750 pode ser realizado por meio de qualquer realização descrita com relação aos chips inferiores ilustrados no presente relatório descritivo.
Em uma realização, o quarto chip 753 é um chip de cache de memória TSV que sustenta o chip subsequente 759. Em um exemplo de realização, o aparelho de molde misturado 700 é parte
16/20 de um aparelho de chips empilhados PoP tal como um telefone superinteligente. 0 chip inferior 750 na presente realização é um processador e o segundo chip 751 é um cache de memória. 0 chip intermediário 758 é um dispositivo unido por fios para processar comunicações online. 0 chip superior 759 é um chip do sistema de posicionamento global (GPS) que é sustentado pelo quarto chip 753, que age como cache para o chip do GPS 759. Além disso, em um exemplo de realização, um pacote superior.
Em uma realização, o quarto chip 753 é utilizado como suporte e interface entre o chip intermediário 758 e o chip superior 759. 0 quarto chip 753, por exemplo, possui um TSV que permite comunicação direta entre o chip superior 759 e o chip intermediário 758.
Em uma realização, o chip unido por fio 758 e o chip unido por fio 759 são acoplados ao substrato de pacote 710 por uniões de fios 760 e 761, respectivamente. A altura de compensação 736 do dispositivo de interposição 730 acomoda, portanto, a altura da pilha de moldes misturados que inclui as uniões de fios 760 e 761, bem como toda a pilha de chips, amortecedores elétricos, espaçadores e adesivos entre chips conforme ilustrado.
Em uma realização de processo, uma encapsulação de pilha 762 foi preenchida para isolar a pilha de moldes misturados e evitar adicionalmente a movimentação dos fios de união 760 e 761. A encapsulação de pilha 662 pode também ser utilizada para proteger a pilha de moldes misturados contra riscos ambientais e de manipulação. A encapsulação de pilha 762 pode também ser utilizada para facilitar a transferência de calor para longe da pilha de moldes misturados. Em uma realização, não se utiliza encapsulação de pilha.
Detalhes ilustrados e descritos com relação a realizações descritas anteriormente podem também ser deduzidos por meio da observação de estruturas e espaços similares ilustrados na Figura 6, quando apropriado. Além disso, as capacidades de amplitude de banda e I/O descritas anteriormente podem ser deduzidas com relação às realizações de chips empilhados PoP ilustradas e descritas na Figura 6.
17/20
A Figura 8 é um fluxograma de método e processo 800 de acordo com um exemplo de realização.
Em 810, um processo inclui a formação de um dispositivo de interposição sobre um substrato de pacote. 0 dispositivo de interposição é configurado para ter compensação que coincidirá com uma pilha de chips a ser colocada sobre o substrato de pacote.
Em 820, o processo inclui a formação de uma pilha de chips sobre o substrato de pacote. Quando o processo 820 preceder o processo 810, o dispositivo de interposição é colocado sobre o substrato de pacote após a formação da pilha de chips. Quando o processo 820 seguir-se ao processo 810, a pilha de chips é formada no interior de um recesso mantido pelo dispositivo de interposição. Em uma realização, o processo inicia-se em 810 e termina em 820.
Em 830, o processo inclui o enchimento de uma encapsulação de pilha para isolar a pilha de chips. Em uma realização, o processo inicia-se em 810 e termina em 830.
Em 840, o processo inclui a formação de um pacote superior sobre o dispositivo de interposição. Em uma realização, o processo inicia-se e termina em 840.
A Figura 9 é um esquema de um sistema de computador 900 de acordo com uma realização. 0 sistema de computador 900 (também denominado sistema eletrônico 900) conforme ilustrado pode incorporar um aparelho de chip empilhado PoP de acordo com qualquer das diversas realizações descritas e seus equivalentes, conforme detalhado no presente relatório descritivo. Em uma realização, o sistema eletrônico 900 é um sistema de computador que inclui um terminal de sistema 920 para acoplar eletricamente os diversos componentes do sistema eletrônico 900. 0 terminal do sistema 920 é um terminal isolado ou qualquer combinação de terminais de acordo com diversas realizações. 0 sistema eletrônico 900 inclui uma fonte de voltagem 930 que fornece energia para o circuito integrado 910. Em algumas realizações, a fonte de voltagem 930 fornece corrente para o circuito integrado 910 por meio do terminal de sistema 920.
18/20
O circuito integrado 910 é acoplado eletricamente ao terminal do sistema 920 e inclui qualquer circuito ou combinação de circuitos de acordo com uma realização. Em uma realização, o circuito integrado 910 inclui um processador 912 que pode ser de qualquer tipo. Da forma utilizada no presente, o processador 912 pode indicar qualquer tipo de circuito, tal como, mas sem limitações, um microprocessador, microcontrolador, processador gráfico, processador de sinais digitais ou outro processador. Em uma realização, realizações de SRAM são encontradas em caches de memória do processador. Outros tipos de circuitos que podem ser incluídos no circuito integrado 910 são um circuito específico ou um circuito integrado específico de aplicação (ASIC) , tal como um circuito de comunicações 914 para uso em dispositivos sem fio tais como telefones celulares, pagers, computadores pessoais, rádios transceptores e sistemas eletrônicos similares. Em uma realização, o processador 910 inclui memória em molde 916 tal como memória de acesso aleatório estática (SRAM) e a SRAM pode incluir uma célula STRAM 6T com seções S/D independentes das regiões de acesso e retirada. Em uma realização, o processador 910 inclui memória em molde embutida 916, tal como memória de acesso aleatório dinâmica embutida (eDRAM).
Em uma realização, o sistema eletrônico 900 também inclui uma memória externa 940 que, por sua vez, pode incluir um ou mais elementos de memória apropriados para a aplicação específica, tal como uma memória principal 942 na forma de RAM, um ou mais discos rígidos 944 e/ou um ou mais drives que manuseiam meios removíveis 946, tais como disquetes, discos compacto (CDs), discos variáveis digitais (DVDs), drives de memória flash e outros meios removíveis conhecidos na técnica. A memória externa 940 pode também ser memória embutida 948 tal como o molde microeletrônico embutido em um substrato de montagem de processador de acordo com uma realização.
Em uma realização, o sistema eletrônico 900 também inclui um dispositivo de visor 950 e uma saída de áudio 960. Em uma realização, o sistema eletrônico 900 inclui um dispositivo de entrada tal como um controlador 970 que pode ser um teclado, mouse, bola de rastreamento, controlador de jogo,
19/20 microfone, dispositivo de reconhecimento de voz ou qualquer outro dispositivo de entrada que introduza informações no sistema eletrônico 900.
Conforme exibido no presente, o circuito integrado 910 pode ser implementado em uma série de realizações diferentes, que incluem um aparelho de chips empilhados PoP de acordo com qualquer uma das diversas realizações descritas e seus equivalentes, um sistema eletrônico, sistema de computador, um ou mais métodos de fabricação de circuitos integrados e um ou mais métodos de fabricação de conjunto eletrônico que inclui um aparelho de chips empilhados PoP de acordo com qualquer uma das várias realizações descritas no presente nas diversas realizações e seus equivalentes reconhecidos na técnica. Os elementos, materiais, geometrias, dimensões e sequência de operações podem todos variar para adequar-se a necessidades de acoplamento de I/O específicas, incluindo contagem de contato de conjuntos, configuração de contato de conjuntos para um molde microeletrônico embutido em um substrato de montagem de processador de acordo com qualquer uma das diversas realizações de aparelhos de chips empilhados PoP descritas e seus equivalentes.
resumo é fornecido para atender a 37 C. F. R. §1.72 (b) , que exige um resumo que permita ao leitor determinar rapidamente a natureza e o alcance do relatório descritivo técnico. Ele é apresentado com a compreensão de que não será utilizado para interpretar nem limitar o escopo ou o significado das reivindicações.
Na Descrição Detalhada acima, diversas características são agrupadas em uma única realização para fins de facilitar a descrição. Este método de descrição não deve ser interpretado como refletindo uma intenção de que as realizações reivindicadas da presente invenção necessitam de mais características que as expressamente indicadas em cada reivindicação. Ao contrário, como refletem as reivindicações a seguir, o objeto da presente invenção permanece em menos que todas as características de uma realização descrita isolada. Desta forma, as reivindicações a seguir são incorporadas pelo presente à
20/20
Descrição Detalhada, em que cada reivindicação subsiste por si própria como uma realização preferida separada.
Os técnicos no assunto compreenderão facilmente que podem ser realizadas diversas outras alterações de detalhes, 5 materiais e disposições das partes e etapas de método que foram descritas e ilustradas a fim de explicar a natureza da presente invenção, sem abandonar os princípios e o escopo da presente invenção, conforme expresso nas reivindicações anexas.

Claims (25)

1. Aparelho de pacote sobre pacote, compreendendo:
um substrato de pacote que inclui um lado de molde e um lado terrestre;
caracterizado por uma pilha de chips ser disposta sobre o lado do molde, em que a pilha de chips inclui um chip inferior disposto sobre o lado do molde e um chip superior disposto acima do chip inferior, em que o chip superior é sustentado pelo chip inferior e a pilha de chips possui uma altura de compensação; e um dispositivo de interposição disposto sobre o lado do molde e em volta da pilha de chips, em que o dispositivo de interposição coincide com a altura de compensação.
2. Aparelho, de acordo com a reivindicação 1, caracteri zado pelo fato de que o dispositivo de interposição possui um conjunto de grade de bolas e o aparelho inclui adicionalmente um pacote superior, em que o pacote superior inclui pelo menos um dispositivo microeletrônico e em que o pacote superior coincide com o conjunto de grade de bolas do dispositivo de interposição.
3. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, que é um flip chip montado sobre o lado de molde do substrato; e o chip superior, que é um chip unido por fio disposto sobre o flip chip.
4. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, o lado de molde do substrato;
um segundo chip flip chip; e o chip superior, por fio disposto acima do segundo
5. Aparelho, de que é um flip chip montado sobre unido por fio, disposto acima do que é um chip subsequente unido chip unido por fio.
acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
Petição 870190114707, de 08/11/2019, pág. 10/21
2/6 o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;
um segundo chip de tecologia de conexão através de silício (TSV) disposto sobre o flip chip; e o chip superior, que é um chip subsequente unido por fio disposto sobre o segundo chip TSV.
6. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;
um segundo chip de tecologia de conexão através de silício (TSV), disposto sobre o flip chip;
um terceiro chip TSV, disposto sobre o segundo chip TSV; e o chip superior, que é um quarto chip unido por fio disposto sobre o terceiro chip TSV.
7. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;
um segundo chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip;
um terceiro chip TSV disposto sobre o segundo chip TSV, em que o terceiro chip TSV é uma série de chips TSV em uma faixa de 2 a 8 chips TSV; e o chip superior é um chip subsequente unido por fio disposto acima do terceiro chip TSV.
8. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;
um segundo chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip;
um terceiro chip TSV disposto acima do segundo chip TSV;
um quarto chip unido por fio disposto acima do segundo chip TSV; e
Petição 870190114707, de 08/11/2019, pág. 11/21
3/6 o chip superior é um chip subsequente unido por fio disposto acima do quarto chip unido por fio.
9. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior é um flip chip montado sobre o lado de molde do substrato;
um segundo chip unido por fio disposto acima do primeiro chip TSV;
um terceiro chip de tecnologia de conexão através de silício (TSV) disposto acima do segundo chip unido por fio; e o chip superior é um chip subsequente unido por fio disposto acima do terceiro chip TSV.
11. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, que é um flip chip montado sobre o lado de molde do substrato; e o chip superior é um chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip.
12. Aparelho, de acordo com a reivindicação 1, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;
o chip superior é um chip de tecnologia de conexão através de silício (TSV) subsequente disposto acima do flip chip; e pelo menos um chip TSV disposto entre o chip inferior e o chip superior em uma faixa de 2 a 7.
13. Aparelho de chips empilhados de pacote sobre pacote, compreendendo:
um substrato de pacote que inclui um lado de molde e um lado terrestre;
uma pilha de chips disposta sobre o lado de molde, em que a pilha de chips inclui um chip inferior disposto sobre o lado de molde e um chip superior disposto acima do chip inferior, em que o chip inferior é sustentado pelo chip inferior e a pilha de chips possui uma altura de compensação;
caracterizado por compreender adicionalmente:
Petição 870190114707, de 08/11/2019, pág. 12/21
4/6 um dispositivo de interposição disposto sobre o lado de molde e em volta da pilha de chips, em que o dispositivo de interposição coincide com a altura de compensação; e um pacote superior disposta sobre o dispositivo de interposição, em que o pacote superior inclui pelo menos um dispositivo microeletrônico.
14. Aparelho, de acordo com a reivindicação 13, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior é um flip chip montado sobre o lado de molde do substrato; e o chip superior é um chip de tecnologia de conexão através de silício (TSV) disposto sobre o flip chip.
15. Aparelho, de acordo com a reivindicação 13, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior é um flip chip montado sobre o lado de molde do substrato;
o chip superior é um chip subsequente de tecnologia de conexão através de silício (TSV) disposto acima do flip chip; e pelo menos um chip TSV disposto entre o chip inferior e o chip superior em uma faixa de 2 a 7.
16. Aparelho, de acordo com a reivindicação 13, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, que é um flip chip montado sobre o lado de molde do substrato; e o chip superior, que é um chip unido por fio disposto sobre o flip chip.
17. Aparelho, de acordo com a reivindicação 13, caracterizado pelo fato de que a pilha de chips inclui:
o chip inferior, que é um flip chip montado sobre o lado de molde do substrato;
um segundo chip unido por fio disposto sobre o flip chip; e o chip superior é um chip subsequente unido por fio disposto acima do segundo chip unido por fio.
18. Método de montagem de um aparelho de chips empilhados de pacote sobre pacote, compreendendo:
Petição 870190114707, de 08/11/2019, pág. 13/21
5/6 montagem de um pacote superior com um conjunto de grade de bolas junto a um conjunto de grade de bolas coincidente de um aparelho de chips empilhados tridimensional (3D), caracterizado por o aparelho de chips empilhados 3D inclui:
um substrato de pacote que inclui um lado terrestre e um lado de molde;
uma pilha de chips disposta sobre o lado de molde, em que a pilha de chips possui uma altura de pilha; e um dispositivo de interposição que inclui um lado de molde e um lado superior, em que o dispositivo de interposição produz uma altura de compensação que coincide com a altura da pilha e a montagem inclui o emparelhamento do pacote superior com o dispositivo de interposição.
19. Método, de acordo com a reivindicação 18, caracterizado pelo fato de que a pilha de chips é montada sobre o substrato de pacote antes da montagem do dispositivo de interposição ao substrato de pacote.
20. Método, de acordo com a reivindicação 18, caracterizado pelo fato de que o dispositivo de interposição é montado sobre o substrato de pacote antes da montagem do conjunto de chips ao substrato de pacote.
21. Método, de acordo com a reivindicação 18, caracteri zado pelo fato de que inclui a formação de uma encapsulação de pilha sobre a pilha de chips.
22. Método, de acordo com a reivindicação 18, caracteri zado pelo fato de que é formada a pilha de chips que inclui:
flip chip que monta um chip inferior sobre o lado de molde do substrato; e união por fio que monta um chip superior acima do flip chip.
23. Método, de acordo com a reivindicação 18, caracteri zado pelo fato de que é formada a pilha de chips que inclui:
flip chip que monta um chip inferior sobre o lado de molde do substrato;
Petição 870190114707, de 08/11/2019, pág. 14/21
6/6 união por fio que monta um segundo chip acima do chip inferior; e união por fio que monta um chip superior acima do segundo chip.
24. Método, de acordo com a reivindicação 18, caracterizado pelo fato de que é formada a pilha de chips que inclui:
flip chip que monta um chip inferior sobre o lado de molde do substrato;
conexão através de silício (TSV) que monta um segundo chip acima do flip chip; e união por fio que monta um chip subsequente na forma de chip superior acima do segundo chip.
25. Sistema de computação, caracterizado por compreender:
um substrato de pacote que inclui um lado de molde e um lado terrestre;
uma pilha de chips disposta sobre o lado de molde, em que a pilha de chips inclui um chip inferior disposto sobre o lado de molde e um chip superior disposto acima do chip inferior, em que o chip superior é sustentado pelo chip inferior e em que a pilha de chips possui uma altura de compensação;
um dispositivo de interposição disposto sobre o lado de molde e em volta da pilha de chips, em que o dispositivo de interposição coincide com a altura de compensação;
um pacote superior disposto sobre o dispositivo de interposição, em que o pacote superior inclui pelo menos um dispositivo microeletrônico; e um abrigo de dispositivo que contém o pacote superior.
26. Sistema de computação, de acordo com a reivindicação 25, caracterizado pelo fato de que o sistema de computação é parte de um dentre um telefone celular, pager, computador portátil, computador de mesa e rádio transceptor.
BRPI1009636-1A 2009-06-26 2010-05-04 Embalagens com chips empilhados em aparelhos de pacote sobre pacote, métodos de sua montagem e sistemas que as contém BRPI1009636B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/459,226 2009-06-26
US12/459,226 US20100327419A1 (en) 2009-06-26 2009-06-26 Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
PCT/US2010/033536 WO2010151375A1 (en) 2009-06-26 2010-05-04 Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same

Publications (2)

Publication Number Publication Date
BRPI1009636A2 BRPI1009636A2 (pt) 2019-04-30
BRPI1009636B1 true BRPI1009636B1 (pt) 2020-05-26

Family

ID=43379773

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI1009636-1A BRPI1009636B1 (pt) 2009-06-26 2010-05-04 Embalagens com chips empilhados em aparelhos de pacote sobre pacote, métodos de sua montagem e sistemas que as contém

Country Status (11)

Country Link
US (3) US20100327419A1 (pt)
JP (1) JP2012531061A (pt)
KR (1) KR101372055B1 (pt)
CN (1) CN102804364B (pt)
BR (1) BRPI1009636B1 (pt)
DE (1) DE112010002692B4 (pt)
GB (1) GB2483181B (pt)
RU (1) RU2504863C2 (pt)
SG (1) SG175954A1 (pt)
TW (2) TWI483380B (pt)
WO (1) WO2010151375A1 (pt)

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
WO2010114687A1 (en) 2009-03-30 2010-10-07 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US20120020040A1 (en) * 2010-07-26 2012-01-26 Lin Paul T Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI462200B (zh) * 2011-03-03 2014-11-21 Advanced Semiconductor Eng 半導體封裝結構及其製作方法
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101808478B1 (ko) * 2011-08-16 2017-12-12 인텔 코포레이션 Ｐｏｐ 구조체
KR101589843B1 (ko) 2011-09-30 2016-01-28 인텔 코포레이션 3d 집적 회로 적층을 위한 층간 통신들
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9412689B2 (en) * 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US9691636B2 (en) * 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9086452B2 (en) * 2012-08-10 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit and method for wireless information access thereof
US9431064B2 (en) * 2012-11-02 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and cache circuit configuration
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9136159B2 (en) * 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
US9704780B2 (en) * 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
CN104051411B (zh) * 2013-03-15 2018-08-28 台湾积体电路制造股份有限公司 叠层封装结构
US9768048B2 (en) 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
US9484327B2 (en) 2013-03-15 2016-11-01 Qualcomm Incorporated Package-on-package structure with reduced height
KR20140119522A (ko) 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US8941225B2 (en) * 2013-04-18 2015-01-27 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
KR101550496B1 (ko) * 2013-07-24 2015-09-04 에스티에스반도체통신 주식회사 적층형 반도체패키지 및 그 제조방법
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9018040B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Power distribution for 3D semiconductor package
US10153180B2 (en) 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
KR101938949B1 (ko) 2013-12-23 2019-01-15 인텔 코포레이션 패키지 온 패키지 아키텍처 및 그 제조 방법
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9230936B2 (en) 2014-03-04 2016-01-05 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers
CN106462788B (zh) * 2014-03-18 2020-07-07 惠普发展公司，有限责任合伙企业 安全元件
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9881859B2 (en) * 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
KR102240704B1 (ko) * 2014-07-15 2021-04-15 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US10453785B2 (en) 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
US10354974B2 (en) * 2014-12-11 2019-07-16 Mediatek Inc. Structure and formation method of chip package structure
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
JP2017503360A (ja) * 2014-12-15 2017-01-26 インテル コーポレイション オポッサム・ダイ型パッケージ・オン・パッケージ装置
KR20160090241A (ko) * 2014-12-16 2016-07-29 인텔 코포레이션 스택형 전자 디바이스를 포함하는 전자 어셈블리
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US9418926B1 (en) * 2015-05-18 2016-08-16 Micron Technology, Inc. Package-on-package semiconductor assemblies and methods of manufacturing the same
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US20170092618A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Package topside ball grid array for ultra low z-height
US10163871B2 (en) * 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
US9576942B1 (en) 2015-12-18 2017-02-21 Intel Corporation Integrated circuit assembly that includes stacked dice
WO2017111903A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrating system in package (sip) with input/output (io) board for platform miniaturization
KR102556052B1 (ko) 2015-12-23 2023-07-14 삼성전자주식회사 시스템 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9576933B1 (en) * 2016-01-06 2017-02-21 Inotera Memories, Inc. Fan-out wafer level packaging and manufacturing method thereof
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
US10177131B2 (en) * 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN106098676A (zh) * 2016-08-15 2016-11-09 黄卫东 多通道堆叠封装结构及封装方法
CN109564757A (zh) * 2016-08-17 2019-04-02 索尼公司 对话控制装置和方法
RU168167U1 (ru) * 2016-08-18 2017-01-23 Общество с ограниченной ответственностью "ТЭК электроникс" Печатная плата с массивным компонентом
US10729000B2 (en) * 2016-09-28 2020-07-28 Intel Corporation Thermal conductivity for integrated circuit packaging
US20200066701A1 (en) * 2016-09-28 2020-02-27 Intel Corporation Stacked chip package having substrate interposer and wirebonds
KR101973431B1 (ko) 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
CN110088884A (zh) * 2016-11-30 2019-08-02 深圳修远电子科技有限公司 集成电路多芯片层叠封装结构以及方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR20190092399A (ko) 2016-12-29 2019-08-07 인텔 코포레이션 웨이퍼-레벨 액티브 다이 및 외부 다이 마운트를 갖는 반도체 패키지
TWI637536B (zh) * 2017-02-24 2018-10-01 矽品精密工業股份有限公司 電子封裝結構及其製法
US20180315725A1 (en) * 2017-04-26 2018-11-01 Nanya Technology Corporation Package structure having bump with protective anti-oxidation coating
US10685922B2 (en) * 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10950535B2 (en) * 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10714448B2 (en) 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US10757800B1 (en) 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
KR102468765B1 (ko) * 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
KR102586794B1 (ko) 2018-06-08 2023-10-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10903155B2 (en) * 2018-06-20 2021-01-26 Intel Corporation Vertical modular stiffeners for stacked multi-device packages
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
KR102568705B1 (ko) 2018-10-05 2023-08-22 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
KR102540829B1 (ko) * 2018-10-05 2023-06-08 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
CN111092062B (zh) * 2018-10-24 2021-06-08 欣兴电子股份有限公司 晶片封装结构及其制造方法
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
CN111312665B (zh) * 2018-12-12 2022-02-22 欣兴电子股份有限公司 封装结构及其制造方法
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
KR102431331B1 (ko) * 2019-04-04 2022-08-11 주식회사 네패스 반도체 패키지 및 그 제조 방법
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
JP6930793B2 (ja) * 2019-10-28 2021-09-01 Ｎｅｃスペーステクノロジー株式会社 モジュール構造およびモジュールの製造方法
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
KR20210104364A (ko) * 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지
US11735538B2 (en) * 2020-02-17 2023-08-22 Wolfspeed, Inc. Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same
US11715699B2 (en) 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
TW202201673A (zh) * 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
US11764179B2 (en) * 2020-08-14 2023-09-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11942386B2 (en) * 2020-08-24 2024-03-26 Texas Instruments Incorporated Electronic devices in semiconductor package cavities
TWI740733B (zh) * 2020-09-30 2021-09-21 創意電子股份有限公司 半導體器件的介面及用於排列結合半導體器件的介面的方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
WO2001018864A1 (fr) * 1999-09-03 2001-03-15 Seiko Epson Corporation Dispositif a semi-conducteurs, son procede de fabrication, carte de circuit et dispositif electronique
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
US20020074637A1 (en) 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US6848177B2 (en) 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
JP2004273706A (ja) * 2003-03-07 2004-09-30 Sony Corp 電子回路装置
KR20050112122A (ko) * 2003-04-07 2005-11-29 이비덴 가부시키가이샤 다층프린트배선판
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
JP3939707B2 (ja) 2004-03-29 2007-07-04 シャープ株式会社 樹脂封止型半導体パッケージおよびその製造方法
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR100639701B1 (ko) 2004-11-17 2006-10-30 삼성전자주식회사 멀티칩 패키지
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
US8089143B2 (en) * 2005-02-10 2012-01-03 Stats Chippac Ltd. Integrated circuit package system using interposer
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
KR100661297B1 (ko) * 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
JP2007123705A (ja) 2005-10-31 2007-05-17 Elpida Memory Inc 積層型半導体装置及びその製造方法
KR100697553B1 (ko) * 2005-12-19 2007-03-21 삼성전자주식회사 멀티 스택 패키지 및 이의 제조 방법
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
JP2007234881A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 半導体チップを積層した半導体装置及びその製造方法
DE102006033702B3 (de) * 2006-07-20 2007-12-20 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
KR100809696B1 (ko) * 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
KR100817075B1 (ko) * 2006-11-09 2008-03-26 삼성전자주식회사 멀티스택 패키지 및 그 제조 방법
KR100843214B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
JP2008166527A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
KR101332861B1 (ko) * 2007-01-03 2013-11-22 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US7829990B1 (en) * 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
RU2335822C1 (ru) * 2007-01-25 2008-10-10 Закрытое акционерное общество "Научно-производственное объединение "НИИТАЛ" Многокристальный модуль
US20080258286A1 (en) * 2007-04-23 2008-10-23 Texas Instruments Incorporated High Input/Output, Low Profile Package-On-Package Semiconductor System
KR100923562B1 (ko) 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
US8852986B2 (en) 2007-05-16 2014-10-07 Stats Chippac Ltd. Integrated circuit package system employing resilient member mold system technology
US7888798B2 (en) 2007-05-16 2011-02-15 Samsung Electronics Co., Ltd. Semiconductor devices including interlayer conductive contacts and methods of forming the same
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
US7635914B2 (en) * 2007-05-17 2009-12-22 Texas Instruments Incorporated Multi layer low cost cavity substrate fabrication for pop packages
US7824960B2 (en) * 2007-05-22 2010-11-02 United Test And Assembly Center Ltd. Method of assembling a silicon stack semiconductor package
US7841080B2 (en) * 2007-05-30 2010-11-30 Intel Corporation Multi-chip packaging using an interposer with through-vias
US8586465B2 (en) * 2007-06-07 2013-11-19 United Test And Assembly Center Ltd Through silicon via dies and packages
KR100871381B1 (ko) 2007-06-20 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 칩 스택 패키지
US7687899B1 (en) * 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same

Also Published As

Publication number Publication date
US11217516B2 (en) 2022-01-04
BRPI1009636A2 (pt) 2019-04-30
JP2012531061A (ja) 2012-12-06
CN102804364A (zh) 2012-11-28
RU2504863C2 (ru) 2014-01-20
DE112010002692T5 (de) 2013-03-07
US10186480B2 (en) 2019-01-22
TWI483380B (zh) 2015-05-01
US20100327419A1 (en) 2010-12-30
GB2483181B (en) 2014-06-18
GB201119498D0 (en) 2011-12-21
WO2010151375A1 (en) 2010-12-29
GB2483181A (en) 2012-02-29
KR20120018807A (ko) 2012-03-05
DE112010002692B4 (de) 2021-08-19
TW201523835A (zh) 2015-06-16
DE112010002692T8 (de) 2013-05-16
TW201130105A (en) 2011-09-01
US20130127054A1 (en) 2013-05-23
KR101372055B1 (ko) 2014-03-07
RU2011153251A (ru) 2013-07-10
CN102804364B (zh) 2016-08-10
TWI593081B (zh) 2017-07-21
SG175954A1 (en) 2011-12-29
US20190148275A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
BRPI1009636B1 (pt) Embalagens com chips empilhados em aparelhos de pacote sobre pacote, métodos de sua montagem e sistemas que as contém
CN104350593B (zh) 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装
CN106663661B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
CN105826307B (zh) 包含内插器的半导体封装
TWI548056B (zh) 具有高效率散熱路徑之堆疊式半導體晶粒總成及相關系統
JP2002222914A (ja) 半導体装置及びその製造方法
TW201606886A (zh) 製造具有高效率散熱路徑之堆疊式半導體晶粒總成之方法
CN107749411B (zh) 双面SiP的三维封装结构
TW200913083A (en) Integrated circuit package system with flexible substrate and recessed package
TW200536130A (en) Multiple chip package module having inverted package stacked over die
TW200307354A (en) Light thin stacked package semiconductor device and process for fabrication thereof
CN103890942A (zh) 堆叠式封装体结构
TW396473B (en) Ball grid array package
TW200532756A (en) Multi-chip package
US11495545B2 (en) Semiconductor package including a bridge die
CN110416175A (zh) 包括与半导体晶片间隔开的桥式晶片的半导体封装
CN107579009A (zh) 一种多芯片叠层封装结构及其制作方法
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
CN107482002A (zh) 具有层叠封装结构的半导体组件及包括该组件的电子设备
US9230915B2 (en) Semiconductor packages including through electrodes and methods of manufacturing the same
TWI242852B (en) Semiconductor package
CN206022359U (zh) 存储器芯片堆叠封装结构
CN213692002U (zh) 一种设置有裸露锡球的ssd存储芯片封装结构
CN211555882U (zh) 一种多芯片堆叠结构
TWI303470B (en) Multi-die package

Legal Events

Date Code Title Description
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 26/05/2020, OBSERVADAS AS CONDICOES LEGAIS.

B21F Lapse acc. art. 78, item iv - on non-payment of the annual fees in time

Free format text: REFERENTE A 12A ANUIDADE.

B24J Lapse because of non-payment of annual fees (definitively: art 78 iv lpi, resolution 113/2013 art. 12)

Free format text: EM VIRTUDE DA EXTINCAO PUBLICADA NA RPI 2669 DE 03-03-2022 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDA A EXTINCAO DA PATENTE E SEUS CERTIFICADOS, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.