JP2012531061A - パッケージ・オン・パッケージ装置の積層チップパッケージ、その組立方法、及びそれを含むシステム - Google Patents

パッケージ・オン・パッケージ装置の積層チップパッケージ、その組立方法、及びそれを含むシステム Download PDF

Info

Publication number
JP2012531061A
JP2012531061A JP2012517527A JP2012517527A JP2012531061A JP 2012531061 A JP2012531061 A JP 2012531061A JP 2012517527 A JP2012517527 A JP 2012517527A JP 2012517527 A JP2012517527 A JP 2012517527A JP 2012531061 A JP2012531061 A JP 2012531061A
Authority
JP
Japan
Prior art keywords
chip
disposed
stack
tsv
die surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012517527A
Other languages
English (en)
Inventor
ムトゥクマール，スリラム
エー． ギーラー，チャールズ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43379773&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2012531061(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2012531061A publication Critical patent/JP2012531061A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

積層チップ装置は、パッケージ基板とインターポーザとを含み、該インターポーザと合致するスタンドオフでチップスタックが配置される。パッケージ・オン・パッケージ積層チップ装置は、上記インターポーザ上に配置されたトップパッケージを含む。

Description

開示の実施形態は、半導体マイクロエレクトロニクス装置、及びそれをパッケージングするプロセスに関する。
一態様において、パッケージ・オン・パッケージ装置が提供される。
一態様において、パッケージ・オン・パッケージ装置は、ダイ面とランド面とを含むパッケージ基板と、前記ダイ面上に配置されたチップスタックであり、当該チップスタックは、前記ダイ面上に配置された底部チップと、前記底部チップ上に配置された頂部チップとを含み、前記頂部チップは前記底部チップによって支持され、当該チップスタックはオフセット高さを有する、チップスタックと、前記ダイ面上に配置され且つ前記チップスタックを取り囲むインターポーザであり、前記オフセット高さに合致したインターポーザと、を含む。
実施形態がどのように得られる理解するため、簡潔に上述した様々な実施形態を、添付図面を参照することによって一層具体的に説明する。図面が示す実施形態は、必ずしも縮尺通りに描かれておらず、また、範囲的に限定的なものと見なされるべきでない。以下の図を含む添付図面を使用して、幾つかの実施形態を更に具体的且つ詳細に説明する。
一実施形態例に従った、積層ダイパッケージのマウント基板及びインターポーザ装置を示す断面図である。 一実施形態に従った、更なる処理後の図１ａの装置を示す断面図である。 一実施形態に従った、更なる処理後の図１ｂの装置を示す断面図である。 一実施形態に従った、更なる処理後の図１ｃの装置を示す断面図である。 一実施形態例に従った、更なる処理後の図１ｄの装置を用いて組み立てられたパッケージ・オン・パッケージ積層チップ装置を示す断面図である。 一実施形態例に従った、積層ダイパッケージのマウント基板及びインターポーザ装置を示す断面図である。 一実施形態例に従った、更なる処理後の図２ａの装置から組み立てられたパッケージ・オン・パッケージ積層チップ装置を示す断面図である。 一実施形態例に従った、処理中の混合ダイ装置を示す断面図である。 一実施形態に従った、更なる処理後の図３ａの装置を示す断面図である。 一実施形態例に従った、積層ダイパッケージのインターポーザ装置を示す断面図である。 一実施形態に従った、パッケージ・オン・パッケージ装置を支援することになる混合ダイ装置を示す断面図である。 一実施形態に従った、パッケージ・オン・パッケージ混合ダイ装置を支援することになる混合ダイ装置を示す断面図である。 一実施形態に従った、パッケージ・オン・パッケージ装置を支援することになる混合ダイ装置を示す断面図である。 一実施形態例に従ったプロセス及び方法のフロー図である。 一実施形態に従ったコンピュータシステムを示す模式図である。
以下、図面を参照するが、同様の構造には同様の参照符号を付することがある。様々な実施形態の構造を明瞭に示すため、ここに含まれる図は集積回路構造の図形表現となっている。故に、例えば顕微鏡写真においてのような製造される構造の実際の外観は、図示する実施形態が主張する構造を組み込みつつも異なって見え得る。また、図面は、図示する実施形態を理解するのに必要な構造のみを示すものであり得る。技術的に知られた更なる構造は、図の明瞭性を保つために含められていないことがある。プロセッサチップとメモリチップとが同じ文章で言及されるが、それらが等価な構造であるとは解釈されるべきでない。
この開示全体を通しての“一実施形態”又は“或る実施形態”への言及は、その実施形態に関連して説明される特定の機能、構造又は特徴が、本発明の少なくとも１つの実施形態に含まれることを意味する。この開示中の様々な箇所で“一実施形態において”又は“或る実施形態において”という言い回しが現れることは、必ずしも、全てが同一の実施形態に言及しているということではない。また、複数の特定の機能、構造又は特徴が、１つ以上の実施形態にて好適に組み合わされてもよい。
例えば“上”及び“下”などの用語は、図中のＸ−Ｚ又はＹ−Ｚの座標を参照することによって理解され得る。例えば“隣接する”などの用語は、図中のＸ−Ｙ座標を参照することによって理解され得る。
図１ａは、一実施形態例に従った、積層チップパッケージのマウント基板及びインターポーザ装置１００の断面図である。装置１００は、パッケージ基板１１０とインターポーザ１３０とを含み、縦方向（Ｚ方向）に分解して描かれている。パッケージ基板１１０は、プロセッサを受け取るダイ面１１２と、例えばボードなどの外部伝達への結合のためのランド面１１４とを含んでいる。“ボード”は、例えば無線通信機器などの手持ち式装置の表面構造又は表面付近の構造であってもよい。パッケージ基板１１０は、ダイ面１１２に、底部チップフットプリント（設置部）１１６を含んでいる。底部チップフットプリント１１６は、ここで開示される後続の図において図中のプロセッサを図中のそれぞれのマウント基板のダイ面上に投影することによって確認され得る。
パッケージ基板１１０は、ランド面のボールグリッドアレイを含んでおり、そのうちの１つのボールパッドが参照符号１１８で指し示されている。一実施形態において、ボールパッド１１８は表面フィニッシュ（仕上げ材）１２０を含む。表面フィニッシュ１２０は、ボールパッド１１８より電気陰性の低い金属であるように構成される。一実施形態によれば、表面フィニッシュ１２０は電気めっきによって形成される。他の例では、表面フィニッシュ１２０は無電解めっきによって形成される。
一実施形態例において、ボールパッド１１８は銅であり、表面フィニッシュ１２０は、上記銅の上にめっきされたニッケル−パラジウム−金合金である。一実施形態において、表面フィニッシュ１２０は、上記銅の上にめっきされたニッケル−金合金である。一実施形態において、表面フィニッシュ１２０は、上記銅の上にめっきされた銅−金である。
一実施形態例において、ボールパッド１１８は銅であり、表面フィニッシュ１２０は、例えばアリール−フェニルイミダゾールなどのプリフラックス（organic solderability preservative；ＯＳＰ）組成物である。一実施形態例において、表面フィニッシュ１２０は１０００Åから２０００Åまでの厚さを有し、アリール−フェニルイミダゾールである。
同様に、パッケージ基板１１０は、ダイ面のボールグリッドアレイを含んでおり、そのうちの１つのボールパッドが参照符号１２２で指し示され、ボールパッド１２２は表面フィニッシュ１２４を含んでいる。ボールパッド１２２及び表面フィニッシュ１２４は、ボード側１１４にあるものと同様の形態とし得る。一実施形態において、ダイ面のボールグリッドアレイ１２２はソルダーレジスト１２６によって画成される。同様に、ソルダーレジスト１２６は、底部チップフットプリント１１６内にあるダイバンプパッド（そのうちの１つが参照符号１２８で指し示されている）を画成し得る。パッケージ基板１１０は、ダイ面１１２とランド面１１４との間に、例示であって限定でないインターコネクト（相互接続）及び層間誘電体構造を有している。
装置１００は、ダイ面のボールグリッドアレイ１２２に結合するインターポーザ１３０を用いて組み立てられる。インターポーザ１３０は、ダイ面１３２と頂面１３４とを含み、且つオフセット高さ１３６を有する。オフセット高さ１３６は、底部チップフットプリント１１６を占有することになる複数ダイのスタック（multiple die stack；ＭＤＳ）に関するパッケージ基板１１０上のオフセット高さ１３８に合致するように設定される。インターポーザ１３０は、コア１４０とインターコネクト１４２とを含み得る。一実施形態において、インターコネクト１４２に、ダイ面の電気バンプ１４４及び頂面の電気バンプ１４６が結合される。
図１ｂは、一実施形態に従った、更なる処理後の図１ａの装置の断面図である。装置１０１は、インターポーザのオフセット高さ１３６がパッケージ基板のオフセット高さ１３８（図１ａ）と合致することを示している。インターポーザ１３０は、底部チップフットプリント１１６を取り囲んでおり、装置１０１の一部として取り付けられる複数ダイスタックを取り囲むことになる。
図１ｃは、一実施形態に従った、更なる処理後の図１ｂの装置の断面図である。装置１０２は、パッケージ基板１１０とインターポーザ１３０との間の接合を安定させるインターポーザ充填材１４８を用いて補強されている。
底部（ボトム）チップ１５０が底部チップフットプリント１１６（図１ｂ）内に配置されている。一実施形態において、底部チップ１５０は、チップのボールアレイ（そのうちの１つの電気バンプに参照符号１５２が付されている）を介してフリップチップ接合されているフリップチップ１５０である。一実施形態において、底部チップ１５０とパッケージ基板１１０との間の接合を補強するため、アンダーフィル１５４が流し込まれている。処理の一実施形態において、電気バンプ１５２のリフローはアンダーフィル１５４のキュアと同時に実行される。処理の一実施形態において、電気バンプ１５２のリフローは充填材１４８のキュアと同時に実行される。
一実施形態において、底部チップ１５０が電気バンプ１５２のリフローのために処理され、それに続いて、バンプリフローの後に、アンダーフィル１５４の配設が行われる。
図１ｄは、一実施形態に従った、更なる処理後の図１ｃの装置の断面図である。図１ｃに示した装置１０２が更に処理され、パッケージ・オン・パッケージ（ＰｏＰ）積層チップ装置の一翼を担うことになる混合（ミックスト）ダイ装置１０３が得られている。混合ダイ装置１０３は、底部チップ１５０上に形成されたダイ間接着剤１５６と、接着剤１５６上に搭載された頂部（トップ）チップ１５８とを含んでいる。頂部チップ１５８は底部チップ１５０によって支持されている。以下では、パッケージ基板１１０上に配置された底部チップ（例えば、チップ１５０）に始まり且つ後続のチップ（例えば、チップ１５８）で終了するチップスタックのことを、３次元（３Ｄ）チップスタックとも称する。
一実施形態において、頂部チップ１５８はパッケージ基板１１０にワイヤボンド（そのうちの１つが参照符号１６０によって指し示されている）によって結合される。従って、混合スタック装置１０３は、パッケージ基板１１０上にマウントされたフリップチップ１５０と、フリップチップ１５０上に配置されたワイヤボンドチップ１５８とを含んでいる。故に、インターポーザ１３０のオフセット高さ１３６は、頂部チップ１５８、接着剤１５６、底部チップ１５０、及び電気バンプ１５２（図１ｃ）によって生じるオフセットとともに、ワイヤボンド１６０を含む混合スタックの高さを収容する。
処理の一実施形態において、混合ダイスタックを絶縁し且つ更にはボンドワイヤ１６０が動くことを防止するため、スタック封止１６２が充填される。スタック封止１６２は、環境及びハンドリング上の危険から混合ダイスタックを保護するためにも使用され得る。スタック封止１６２はまた、混合ダイスタックからの熱伝達を促進させるために使用されてもよい。一実施形態において、スタック封止は用いられなくてもよい。
一実施形態において、底部チップ１５０はプロセッサであり、頂部チップ１５８は無線周波数（ＲＦ）デバイスである。混合ダイスタックは、例えばスマートフォンなどの無線通信機器（例えば、携帯電話）に使用され得る。
図１ｅは、一実施形態例に従った、更なる処理後の図１ｄの装置を用いて組み立てられたパッケージ・オン・パッケージ（ＰｏＰ）積層チップ装置１０４の断面図である。底部チップ１５０及び頂部チップ１５８がインターポーザオフセット１３６内に配置され、トップ（頂部）パッケージ１６４がインターポーザ１３０の頂面１３４に結合されている。トップパッケージ１６４は、底部チップ１５０及び／又は頂部チップ１５８への通信用のマウント基板１７０を有し得る。トップパッケージ１６４は、元の機器の製造者のためなどのワイヤボンド実現ソリューションとして描かれている。２つのワイヤボンドされたダイがトップパッケージ１６４内に描かれている。トップパッケージ１６４内に位置するダイのことを、マイクロエレクトロニクスデバイスと称することができる。一実施形態において、図１ｄに示した混合スタック装置１０３は、例えばスマートフォン用などのトップパッケージ１６４を載せるために提供され、スパートフォン固有のマイクロエレクトロニクスデバイスがトップパッケージ１６４内にあり、サポートのマイクトエレクトロニクスデバイスがチップスタック内にあるようにされる。
一実施形態において、トップパッケージ充填材１７２が、インターポーザ１３０とトップパッケージ１６４との間の接合を安定にする。
見て取れるように、底部チップ１５０と頂部チップ１５８との混合スタックは、インターポーザオフセット１３６によって収容されており、その結果、トップパッケージ１６４は混合スタックと干渉しない。従って、ＰｏＰ積層チップ装置は、具体的な用途に応じて変わり得るチップスタックのオフセット高さを収容するのに十分なインターポーザオフセット１３６を用いて組み立てられる。
図２ａは、一実施形態例に従った、積層ダイパッケージのマウント基板及びインターポーザ装置２００の断面図である。装置２００は、図１ｄに示した装置１０３と同様であり、インターポーザ２３０をパッケージ基板２１０上に配置することによって同様に処理されている。
積層チップ装置２００が描かれている。積層チップ装置２００は底部チップ２５０及び頂部チップ２５８を含んでいる。一実施形態において、底部チップ２５０はプロセッサであり、頂部チップ２５８は、シリコン貫通ビア（through-silicon via；ＴＳＶ）技術によって結合されるメモリダイである。破線の円内に１つのＴＳＶ２７４が示されている。一実施形態において、頂部チップ２５８は、プロセッサ２５０用の例えばスタティック・ランダムアクセスメモリ（ＳＲＡＭ）などの２次（level-2；Ｌ２）メモリキャッシュである（Ｌ０及びＬ１はプロセッサ２５０内にある）。底部チップ２５０及び頂部チップ２５８は３Ｄチップスタックである。
従って、積層チップ装置２００は、パッケージ基板２１０上にマウントされたフリップチップ２５０と、フリップチップ２５０上に配置された、ＴＳＶ結合されたチップ２５８とを含んでいる。故に、インターポーザ２３０のオフセット高さ２３６は、積層チップ構造の高さを収容する。底部チップ２５０の処理は、図１ｃなどに示した底部チップ１５０に関して開示した何れかの形態によって行われ得る。
一実施形態において、頂部チップ２５８は、例えばランダムアクセスメモリ（ＲＡＭ）ダイ２５８などのメモリダイである。一実施形態において、頂部チップ２５８は、例えばスタティック・ランダムアクセスメモリ（ＳＲＡＭ）ダイ２５８などのメモリダイである。一実施形態において、頂部チップ２５８は、例えば消去・プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）ダイ２５８などのメモリダイである。具体的な用途に従って、その他のメモリダイ構成が用いられてもよい。
一実施形態において、頂部チップ２５８は、無線周波数（ＲＦ）タグを含む。一実施形態において、頂部チップ２５８は無線通信用の無線周波数デバイスを含む。
処理の一実施形態において、チップスタックを絶縁するためにスタック封止２６２が充填される。スタック封止２６２は、環境及びハンドリング上の危険からチップスタックを保護するためにも使用され得る。スタック封止２６２はまた、チップスタックからの熱伝達を促進させるために使用されてもよい。一実施形態において、スタック封止は用いられなくてもよい。
図２ｂは、一実施形態例に従った、更なる処理後の図２ａの装置から組み立てられたＰｏＰ積層チップ装置２０１の断面図である。底部チップ２５０及び頂部チップ２５８がインターポーザオフセット２３６内に配置され、トップパッケージ２６４がインターポーザ２３０の頂面２３４に結合されている。トップパッケージ２６４は、底部チップ２５０及び／又は頂部チップ２５８への通信用のマウント基板２７０を有し得る。トップパッケージは、元の機器の製造者のためなどのＴＳＶ実現ソリューションとして描かれている。一実施形態において、図２ａに示したチップスタック装置２００は、例えばスマートフォン用などのトップパッケージ２６４を載せるために提供される。
見て取れるように、底部チップ２５０と頂部チップ２５８とのチップスタックは、インターポーザオフセット２３６によって収容されており、その結果、トップパッケージ２６４はチップスタックと干渉しない。
図１ｅに関して図示・説明した詳細事項も、図２ｂに示した同様の構造及び空間を見ることによって適宜に類推される。
もはや理解されるように、ＰｏＰ積層チップ装置２０１を得るための処理は、図１ｅに示したＰｏＰ積層チップ装置１０４を得るための処理と同様とし得る。
一実施形態例において、底部チップ１５０と頂部チップ１５８との間のＩ／Ｏ密度は、ダイ当たり１２８ビット（１２８ビット／ダイ）（例えば頂部チップ２５８がＤＲＡＭダイである場合など）と２５２ビット／ダイとの間の範囲内である。一実施形態例において、プロセッサ２５０と後続チップ２５８との間のＩ／Ｏ速度は、１０Ｇｂ／ｓと１Ｔｂ／ｓ（毎秒テラビット）との間である。ＤＲＡＭデバイスとしての後続チップ２５８の１０ｍｍのエッジ部に沿って、総帯域幅は１６０ＧＢ／ｓから３２０ＧＢ／ｓまでである。パッケージとして、一実施形態によれば、ＰｏＰ装置２０１は６４０ＧＢ／ｓから６４００ＧＢ／ｓの間の総パッケージ帯域幅を有し、プロセッサ２５０及び後続チップ２５８の各々が２５６ビット以上で動作し得る。Ｉ／Ｏ速度は、所与の用途がそのような範囲で有用である場合には、１０ＧＢ／ｓ未満（例えば７Ｇ／ｓ未満など）の低速であってもよい。
図３ａは、一実施形態例に従った、処理中の混合ダイ装置３００の断面図である。図１ｃに示したパッケージ基板１１０と同様とし得るパッケージ基板３１０上に、底部チップ３５０が配置されている。一実施形態において、底部チップ３５０は、チップのボールアレイ（そのうちの１つの電気バンプに参照符号３５２が付されている）を介してフリップチップ接合されているフリップチップ３５０である。一実施形態において、底部チップ３５０とパッケージ基板３１０との間の接合を補強するため、アンダーフィル３５４が流し込まれている。処理の一実施形態において、電気バンプ３５２のリフローはアンダーフィル３５４のキュアと同時に実行される。
底部チップ３５０の処理は、底部チップ１５０、２５０などに関して本開示の何処かで開示された何れかの形態によって行われ得る。
図３ｂは、一実施形態に従った、更なる処理後の図３ａの装置の断面図である。図３ｂに示す装置３０１は、更に処理されており、ＰｏＰ積層チップ装置の一翼を担うことになる混合スタック装置３０１が得られている。混合スタック装置３０１は、底部チップ３５０上に形成されたダイ間接着剤３５６を含んでおり、頂部チップ３５８が接着剤３５６上に搭載されている。頂部チップ３５８は底部チップ３５０によって支持されている。
一実施形態において、頂部チップ３５８はパッケージ基板３１０にワイヤボンド（そのうちの１つが参照符号３６０によって指し示されている）によって結合される。従って、混合スタック装置３０１は、パッケージ基板３１０上にマウントされたフリップチップ３５０と、フリップチップ３５０上に配置されたワイヤボンドチップ３５８とを含んでいる。オフセット高さ３３６は、更なる処理において、インターポーザのオフセット高さに合致させられる。もはや明らであろうように、混合スタックの組立が、パッケージ基板３１０へのインターポーザの組立に先立って行われている。
図１ｄに示した混合ダイスタック装置の実施形態と同様に、取り付けられるインターポーザは、頂部チップ３５８、接着剤３５６、底部チップ３５０、及び電気バンプ３５２によって生じるオフセットとともに、ワイヤボンド３６０を含む混合ダイスタックの高さを収容することになる。一実施形態において、スタック封止は用いられない。
一実施形態において、底部チップ３５０はプロセッサであり、頂部チップ３５８はＲＦデバイスである。混合ダイスタックは、例えばスマートフォンなどの無線通信機器に使用され得る。先述の実施形態に関して図示・説明した詳細事項も、図３ｂに示した同様の構造及び空間を見ることによって適宜に類推される。さらに、先述のＩ／Ｏ容量及び帯域幅容量も、図３ｂにて図示・説明したＰｏＰ積層チップの実施形態に対して類推され得る。
図４は、一実施形態例に従った、積層ダイパッケージのインターポーザ装置４００の断面図である。装置４００は、インターポーザの取付けが積層ダイ４５０及び４５８の取付け後に実行されることを除いて、図２ａに示した装置２００と同様である。
積層チップ装置４００が描かれている。積層チップ装置４００は底部チップ４５０及び頂部チップ４５８を含んでいる。一実施形態において、底部チップ４５０はプロセッサであり、頂部チップ４５８は、シリコン貫通ビア（ＴＳＶ）技術によって結合されるメモリダイである。破線の円内に１つのＴＳＶ４７４が示されている。一実施形態において、頂部チップ４５８は、プロセッサ４５０用の例えばスタティック・ランダムアクセスメモリ（ＳＲＡＭ）などのＬ２メモリキャッシュである（Ｌ０及びＬ１はプロセッサ４５０内にある）。底部チップ４５０の処理は、底部チップ１５０、２５０、３５０などに関して本開示の何処かで開示された何れかの形態によって行われ得る。
従って、積層チップ装置４００は、パッケージ基板４１０上にマウントされたフリップチップ４５０と、フリップチップ４５０上に配置された、ＴＳＶ結合されたチップ４５８とを含んでいる。積層されたチップ４５０及び４５８のオフセット高さ４３６は、取り付けられるインターポーザに合致させられる。故に、インターポーザは、積層チップ構造の高さを収容することになる。
一実施形態において、頂部チップ４５８は、例えばランダムアクセスメモリ（ＲＡＭ）ダイ４５８などのメモリダイである。一実施形態において、頂部チップ４５８は、例えばスタティック・ランダムアクセスメモリ（ＳＲＡＭ）ダイ４５８などのメモリダイである。一実施形態において、頂部チップ４５８は、例えば消去・プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）ダイ４５８などのメモリダイである。具体的な用途に従って、その他のメモリダイ構成が用いられてもよい。
一実施形態において、頂部チップ４５８は、無線周波数（ＲＦ）タグを含む。一実施形態において、頂部チップ４５８は無線通信用の無線周波数デバイスを含む。処理の一実施形態において、インターポーザがチップスタックの周囲に形成する凹部内にスタック封止が充填される。
先述の実施形態に関して図示・説明した詳細事項も、図４に示した同様の構造及び空間を見ることによって適宜に類推される。さらに、先述のＩ／Ｏ容量及び帯域幅容量も、図４にて図示・説明したＰｏＰ積層チップの実施形態に対して類推され得る。
図５は、一実施形態に従った、パッケージ・オン・パッケージ装置を支援することになる混合ダイ装置５００の断面図である。混合ダイ装置５００は、底部チップ５５０、頂部チップ５５８及び中間チップ５５１を含んでいる。頂部チップ５５８及び中間チップ５５１は底部チップ５５０によって支持されている。底部チップ５５０は、第１のチップとして参照し得るフリップチップであり、中間チップ５５１は、第２のチップ５５１として参照し得るＴＳＶ結合されたチップであり、頂部チップ５５８は、後続チップ５５８として参照し得るワイヤボンドされたチップである。一実施形態において、底部チップ５５０の直上に配置されるＴＳＶ結合されるチップの数は２から８の範囲内であり、その後に頂部チップ５５８が続く。底部チップ５５０の処理は、この開示に示される底部チップに関して開示された何れかの形態によって行われ得る。
一実施形態において、頂部チップ５５８はパッケージ基板５１０にワイヤボンド（そのうちの１つが参照符号５６０によって指し示されている）によって結合される。故に、インターポーザ５３０のオフセット高さ５３６は、図示のように、頂部チップ５５８、中間チップ５５１、底部チップ５５０、電気バンプによって生じるオフセット、チップ間接着剤及びスペーサとともに、ワイヤボンド５６０を含む混合スタックの高さを収容する。
処理の一実施形態において、混合ダイスタックを絶縁し且つ更にはボンドワイヤ５６０が動くことを防止するため、スタック封止５６２が充填される。スタック封止５６２は、環境及びハンドリング上の危険から混合ダイスタックを保護するためにも使用され得る。スタック封止５６２はまた、混合ダイスタックからの熱伝達を促進させるために使用されてもよい。一実施形態において、スタック封止は用いられなくてもよい。
一実施形態において、第１のチップ５５０はプロセッサであり、中間チップ５５１はＴＳＶ ＲＡＭチップであり、頂部チップ５５８はＲＦデバイスである。混合ダイスタックは、例えばスマートフォンなどの無線通信機器に使用され得る。
先述の実施形態に関して図示・説明した詳細事項も、図５に示した同様の構造及び空間を見ることによって適宜に類推される。さらに、先述のＩ／Ｏ容量及び帯域幅容量も、図５にて図示・説明したＰｏＰ積層チップの実施形態に対して類推され得る。
図６は、一実施形態に従った、ＰｏＰ混合ダイ装置を支援することになる混合ダイ装置６００の断面図である。混合ダイ装置６００は、底部チップ６５０、頂部チップ６５９、並びに複数の中間チップ６５１、６５３及び６５８を含んでいる。頂部チップ６５９並びに中間チップ６５１、６５３及び６５８は底部チップ６５０によって支持されている。底部チップ６５０の処理は、この開示に示される底部チップに関して開示された何れかの形態によって行われ得る。
混合ダイ装置６００は、複数のＴＳＶチップと複数のワイヤボンドチップとを有する一実施形態である。底部チップ６５０は、第１のチップとして参照し得るフリップチップである。中間チップ６５１は、第２のチップ６５１として参照し得るＴＳＶ結合されたチップである。中間チップ６５３は、第３のチップ６５３として参照し得るＴＳＶ結合されたチップである。中間チップ６５８は、第４のチップ６５８として参照し得るワイヤボンドされたチップである。頂部チップ６５９は、後続チップ６５９として参照し得るワイヤボンドされたチップである。一実施形態において、底部チップ６５０の直上且つワイヤボンドチップ６５８の下に配置されるＴＳＶ結合されるチップの数は２から８の範囲内である。
一実施形態において、ワイヤボンドチップ６５８及びワイヤボンドチップ６５９の双方は、それぞれ、ワイヤボンド６６０及び６６１によってパッケージ基板６１０に結合される。故に、インターポーザ６３０のオフセット高さ６３６は、図示のように、チップスタック全体、電気バンプ、チップ間接着剤及びスペーサとともに、ワイヤボンド６６０及び６６１を含む混合ダイスタックの高さを収容する。
処理の一実施形態において、混合ダイスタックを絶縁し且つ更にはボンドワイヤ６６０及び６６１が動くことを防止するため、スタック封止６６２が充填される。スタック封止６６２は、環境及びハンドリング上の危険から混合ダイスタックを保護するためにも使用され得る。スタック封止６６２はまた、混合ダイスタックからの熱伝達を促進させるために使用されてもよい。一実施形態において、スタック封止は用いられなくてもよい。
先述の実施形態に関して図示・説明した詳細事項も、図６に示した同様の構造及び空間を見ることによって適宜に類推される。さらに、先述のＩ／Ｏ容量及び帯域幅容量も、図６にて図示・説明したＰｏＰ積層チップの実施形態に対して類推され得る。
図７は、一実施形態に従った、パッケージ・オン・パッケージ装置を支援することになる混合ダイ装置７００の断面図である。混合ダイ装置７００は、底部チップ７５０、頂部チップ７５９、並びに複数の中間チップ７５１、７５３及び７５８を含んでいる。頂部チップ７５９並びに中間チップ７５１、７５３及び７５８は底部チップ７５０によって支持されている。混合ダイ装置７００は、複数のＴＳＶチップと複数のワイヤボンドチップとを有し且つ或るワイヤボンドチップが或るＴＳＶチップの下にある一実施形態である。
底部チップ７５０は、第１のチップとして参照し得るフリップチップである。中間チップ７５１は、第２のチップ７５１として参照し得るＴＳＶ結合されたチップである。中間チップ７５８は、第３のチップ７５８として参照し得るワイヤボンドされたチップである。中間チップ７５３は、第４のチップ７５３として参照し得るＴＳＶ結合されたチップである。頂部チップ７５９は、後続チップ７５９として参照し得るワイヤボンドされたチップである。一実施形態において、第２のチップ７５１は、底部チップ７５０を支援するメモリキャッシュチップである。底部チップ７５０の処理は、この開示に示される底部チップに関して開示された何れかの形態によって行われ得る。
一実施形態において、第４のチップ７５３は、後続チップ７５９を支援するＴＳＶメモリキャッシュチップである。一実施形態例において、混合ダイ装置７００は、例えばスーパースマートフォンなどのＰｏＰ積層チップ装置の一翼を担う。この実施形態において、底部チップ７５０はプロセッサであり、第２のチップ７５１はメモリキャッシュである。中間チップ７５８は、オンライン通信を処理するワイヤボンドデバイスである。頂部チップ７５９は、第４のチップ７５３によって支援されるグローバル・ポジショニング・システム（ＧＰＳ）チップであり、第４のチップ７５３はＧＰＳチップ７５９用のキャッシュとして機能する。
一実施形態において、第４のチップ７５３は、中間チップ７５８と頂部チップ７５９との間の支援及びインタフェースとして使用される。例えば、第４のチップ７５３は、頂部チップ７５９と中間チップ７５８との間での直接的な通信を可能にするＴＳＶを有する。
一実施形態において、ワイヤボンドチップ７５８及びワイヤボンドチップ７５９の双方は、それぞれ、ワイヤボンド７６０及び７６１によってパッケージ基板７１０に結合される。故に、インターポーザ７３０のオフセット高さ７３６は、図示のように、チップスタック全体、電気バンプ、チップ間接着剤及びスペーサとともに、ワイヤボンド７６０及び７６１を含む混合ダイスタックの高さを収容する。
処理の一実施形態において、混合ダイスタックを絶縁し且つ更にはボンドワイヤ７６０及び７６１が動くことを防止するため、スタック封止７６２が充填される。スタック封止７６２は、環境及びハンドリング上の危険から混合ダイスタックを保護するためにも使用され得る。スタック封止７６２はまた、混合ダイスタックからの熱伝達を促進させるために使用されてもよい。一実施形態において、スタック封止は用いられなくてもよい。
先述の実施形態に関して図示・説明した詳細事項も、図７に示した同様の構造及び空間を見ることによって適宜に類推される。さらに、先述のＩ／Ｏ容量及び帯域幅容量も、図７にて図示・説明したＰｏＰ積層チップの実施形態に対して類推され得る。
図８は、一実施形態例に従ったプロセス及び方法のフロー図８００である。
８１０にて、プロセスは、パッケージ基板上にインターポーザを形成することを含む。インターポーザは、パッケージ基板上に配置されるチップスタックに合致するオフセットを有するように構成される。
８２０にて、プロセスは、パッケージ基板上にチップスタックを形成することを含む。処理８２０が処理８１０に先行する場合、インターポーザは、チップスタックを形成した後のパッケージ基板上に配置される。処理８２０が処理８１０に続く場合、チップスタックは、インターポーザによって残される凹部内に形成される。一実施形態において、プロセスは８１０で開始し８２０で終了する。
８３０にて、プロセスは、チップスタックを絶縁するためにスタック封止を充填することを含む。一実施形態において、プロセスは８１０で開始し８３０で終了する。
８４０にて、プロセスは、インターポーザ上にトップパッケージを形成することを含む。一実施形態において、プロセスは８４０で開始して終了する。
図９は、一実施形態に従ったコンピュータシステム９００の模式図である。図示したコンピュータシステム９００（電子システム９００とも称する）は、この開示にて説明した実施形態及びそれに均等なものに係るＰｏＰ積層チップ装置を採用することができる。一実施形態において、電子システム９００は、電子システム９００の様々な構成要素を電気的に結合するシステムバス９２０を含んだコンピュータシステムである。システムバス９２０は、様々な実施形態によれば、単一のバス、又は複数のバスの組み合わせである。電子システム９００は、集積回路９１０に電力を供給する電圧源９３０を含んでいる。一部の実施形態において、電圧源９３０は、システムバス９２０を介して集積回路９１０に電流を供給する。
集積回路９１０は、システムバス９２０に電気的に結合され、一実施形態によれば回路又は複数回路の組み合わせを含む。一実施形態において、集積回路９１０は、如何なる種類のものともし得るプロセッサ９１２を含む。ここでは、プロセッサ９１２は、例えば、以下に限られないが、マイクロプロセッサ、マイクロコントローラ、グラフィックスプロセッサ、デジタル信号プロセッサ、又はその他のプロセッサなど、任意の種類の回路を意味し得る。一実施形態において、ＳＲＡＭの実施形態がプロセッサのメモリキャッシュに見受けられる。集積回路９１０に含めることが可能なその他の種類の回路には、例えば、携帯電話、ポケットベル、ポータブル（可搬式）コンピュータ、送受信兼用（２ウェイ）無線機、及び類似の電子システムなどの無線装置で使用される通信回路９１４などの、カスタム回路又は特定用途向け集積回路（ＡＳＩＣ）がある。一実施形態において、プロセッサ９１０は、例えばスタティック・ランダムアクセスメモリ（ＳＲＡＭ）などのオンダイ（ダイ上の）メモリ９１６を含み、ＳＲＡＭは、独立したアクセス領域及びプルダウン領域のＳ／Ｄ区画を備えた６Ｔ ＳＲＡＭセルを含み得る。一実施形態において、プロセッサ９１０は、例えば内蔵ダイナミック・ランダムアクセスメモリ（ｅＤＲＡＭ）などの内蔵オンダイメモリ９１６を含む。
一実施形態において、電子システム９００はまた、外部メモリ９４０を含む。外部メモリ９４０は、具体的な用途に適した１つ以上の記憶素子、例えば、ＲＡＭの形態のメインメモリ９４２、１つ以上のハードドライブ９４４、及び／又はリムーバブルメディア（取り外し可能媒体）を取り扱う１つ以上のドライブを含み得る。リムーバブルメディアとは、例えば、ディスケット、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）、フラッシュメモリドライブ、及び技術的に知られたその他のリムーバブルメディアなどである。外部メモリ９４０はまた、一実施形態に従ったプロセッサ搭載基板に内蔵されたマイクロエレクトロニクスダイなどの、内蔵メモリ９４８であってもよい。
一実施形態において、電子システム９００はまた、表示装置９５０、オーディオ出力９６０を含む。一実施形態において、電子システム９００は、例えば、キーボード、マウス、トラックボール、ゲームコントローラなどとし得るコントローラ、マイク、音声認識装置、又は、情報を電子システム９００に入力するその他の入力装置などの、入力装置９７０を含む。
ここに示したように、集積回路９１０は、多数の様々な実施形態にて実施されることが可能である。該様々な実施形態には、開示した複数の実施形態及びそれに均等なもののうちの何れかに従ったＰｏＰ積層チップ装置、電子システム、コンピュータシステム、集積回路を製造する１つ以上の方法、様々な実施形態にてここで説明した複数の開示の実施形態及び技術的に認識される均等なもののうちの何れかに従ったＰｏＰ積層チップ装置を含む電子アセンブリを製造する１つ以上の方法が含まれる。要素、材料、幾何学形状、寸法、及び処理の順序は、何れも、開示した複数のＰｏＰ積層チップ装置の実施形態及びそれらに均等なものの何れかに従ったプロセッサ搭載基板に内蔵されるマイクロエレクトロニクスダイの、アレイコンタクトカウントやアレイコンタクト構成を含む具体的なＩ／Ｏ結合要求に適するように変更されることが可能である。
以上の詳細な説明においては、開示の効率化のために、様々な特徴が単一の実施形態にまとめられている。この開示方法は、請求項記載の本発明の実施形態が各請求項に明示的に記載されたものより多くの特徴を要するという意図を示していると解釈されるべきでない。むしろ、以下の請求項が示すように、独創的な主題は、開示に係る単一の実施形態の全ての特徴より少ない部分にある。故に、以下の請求項はこの詳細な説明に組み込まれるものであり、各請求項が別個の好適実施形態として自立したものとなる。
当業者に容易に理解されるように、本発明の性質を説明するために説明・図示したパーツの細部、材料及び配置や方法段階には、添付の請求項に表現される本発明の原理及び範囲を逸脱することなく、様々なその他の変更が為され得る。

Claims (25)

  1. ダイ面とランド面とを含むパッケージ基板；
    前記ダイ面上に配置されたチップスタックであり、当該チップスタックは、前記ダイ面上に配置された底部チップと、前記底部チップ上に配置された頂部チップとを含み、前記頂部チップは前記底部チップによって支持され、当該チップスタックはオフセット高さを有する、チップスタック；及び
    前記ダイ面上に配置され且つ前記チップスタックを取り囲むインターポーザであり、前記オフセット高さに合致したインターポーザ；
    を有するパッケージ・オン・パッケージ装置。
  2. 前記インターポーザはボールグリッドアレイを有し、当該装置は更に：
    少なくとも１つのマイクロエレクトロニクスデバイスを含むトップパッケージであり、前記インターポーザの前記ボールグリッドアレイに結合されたトップパッケージ；
    を含む、請求項１に記載の装置。
  3. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；及び
    前記フリップチップ上に配置されたワイヤボンドチップである前記頂部チップ；
    を含む、請求項１に記載の装置。
  4. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたワイヤボンドの第２のチップ；及び
    前記ワイヤボンドの第２のチップ上に配置されたワイヤボンドの後続チップである前記頂部チップ；
    を含む、請求項１に記載の装置。
  5. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）の第２のチップ；及び
    前記ＴＳＶの第２のチップ上に配置されたワイヤボンドの後続チップである前記頂部チップ；
    を含む、請求項１に記載の装置。
  6. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）の第２のチップ；
    前記ＴＳＶの第２のチップ上に配置されたＴＳＶの第３のチップ；及び
    前記ＴＳＶの第３のチップ上に配置されたワイヤボンドの第４のチップである前記頂部チップ；
    を含む、請求項１に記載の装置。
  7. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）の第２のチップ；
    前記ＴＳＶの第２のチップ上に配置されたＴＳＶの第３のチップであり、２個から８個の範囲内の複数のＴＳＶチップであるＴＳＶの第３のチップ；及び
    前記ＴＳＶの第３のチップ上に配置されたワイヤボンドの後続チップである前記頂部チップ；
    を含む、請求項１に記載の装置。
  8. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）の第２のチップ；
    前記ＴＳＶの第２のチップ上に配置されたＴＳＶの第３のチップ；
    前記ＴＳＶの第３のチップ上に配置されたワイヤボンドの第４のチップ；及び
    前記ワイヤボンドの第４のチップ上に配置されたワイヤボンドの後続チップである前記頂部チップ；
    を含む、請求項１に記載の装置。
  9. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）の第１のチップ；
    前記ＴＳＶの第１のチップ上に配置されたワイヤボンドの第２のチップ；
    前記ワイヤボンドの第２のチップ上に配置されたシリコン貫通ビア（ＴＳＶ）の第３のチップ；及び
    前記ＴＳＶの第３のチップ上に配置されたワイヤボンドの後続チップである前記頂部チップ；
    を含む、請求項１に記載の装置。
  10. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；及び
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）チップである前記頂部チップ；
    を含む、請求項１に記載の装置。
  11. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）の後続チップである前記頂部チップ；及び
    前記底部チップと前記頂部チップとの間に配置された、２個から７個の範囲内の、少なくとも１つのＴＳＶチップ；
    を含む、請求項１に記載の装置。
  12. ダイ面とランド面とを含むパッケージ基板；
    前記ダイ面上に配置されたチップスタックであり、当該チップスタックは、前記ダイ面上に配置された底部チップと、前記底部チップ上に配置された頂部チップとを含み、前記頂部チップは前記底部チップによって支持され、当該チップスタックはオフセット高さを有する、チップスタック；
    前記ダイ面上に配置され且つ前記チップスタックを取り囲むインターポーザであり、前記オフセット高さに合致したインターポーザ；及び
    前記インターポーザ上に配置された、少なくとも１つのマイクロエレクトロニクスデバイスを含むトップパッケージ；
    を有するパッケージ・オン・パッケージ積層チップ装置。
  13. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；及び
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）チップである前記頂部チップ；
    を含む、請求項１２に記載の装置。
  14. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたシリコン貫通ビア（ＴＳＶ）の後続チップである前記頂部チップ；及び
    前記底部チップと前記頂部チップとの間に配置された、２個から７個の範囲内の、少なくとも１つのＴＳＶチップ；
    を含む、請求項１２に記載の装置。
  15. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；及び
    前記フリップチップ上に配置されたワイヤボンドチップである前記頂部チップ；
    を含む、請求項１２に記載の装置。
  16. 前記チップスタックは：
    前記ダイ面上にマウントされたフリップチップである前記底部チップ；
    前記フリップチップ上に配置されたワイヤボンドの第２のチップ；及び
    前記ワイヤボンドの第２のチップ上に配置されたワイヤボンドの後続チップである前記頂部チップ；
    を含む、請求項１２に記載の装置。
  17. パッケージ・オン・パッケージ積層チップ装置を組み立てる方法であって：
    ボールグリッドアレイを有するトップパッケージを、３次元（３Ｄ）積層チップ装置の合致するボールグリッドアレイに取り付けることを有し、
    前記３Ｄ積層チップ装置は：
    ランド面とダイ面とを含むパッケージ基板；
    前記ダイ面上に配置されたチップスタックであり、スタック高さを有するチップスタック；及び
    ダイ面と頂面とを含むインターポーザであり、前記スタック高さに合致するオフセット高さを作り出すインターポーザ；
    を含み、
    前記取り付けることは、前記トップパッケージを前記インターポーザに結合することを含む、
    方法。
  18. 前記チップスタックは、前記インターポーザを前記パッケージ基板に取り付ける前に、前記パッケージ基板に取り付けられる、請求項１７に記載の方法。
  19. 前記インターポーザは、前記チップスタックを前記パッケージ基板に取り付ける前に、前記パッケージ基板に取り付けられる、請求項１７に記載の方法。
  20. 前記チップスタックを覆うスタック封止を形成すること、を更に含む請求項１７に記載の方法。
  21. 前記チップスタックは：
    前記パッケージ基板の前記ダイ面上に底部チップをフリップチップ実装すること；及び
    前記フリップチップ上に頂部チップをワイヤボンド実装すること；
    によって形成される、請求項１７に記載の方法。
  22. 前記チップスタックは：
    前記パッケージ基板の前記ダイ面上に底部チップをフリップチップ実装すること；
    前記底部チップ上に第２のチップをワイヤボンド実装すること；及び
    前記第２のチップ上に頂部チップをワイヤボンド実装すること；
    によって形成される、請求項１７に記載の方法。
  23. 前記チップスタックは：
    前記パッケージ基板の前記ダイ面上に底部チップをフリップチップ実装すること；
    前記フリップチップ上に第２のチップをシリコン貫通ビア（ＴＳＶ）実装すること；及び
    前記第２のチップ上に、頂部チップとしての後続チップをワイヤボンド実装すること；
    によって形成される、請求項１７に記載の方法。
  24. ダイ面とランド面とを含むパッケージ基板；
    前記ダイ面上に配置されたチップスタックであり、当該チップスタックは、前記ダイ面上に配置された底部チップと、前記底部チップ上に配置された頂部チップとを含み、前記頂部チップは前記底部チップによって支持され、当該チップスタックはオフセット高さを有する、チップスタック；
    前記ダイ面上に配置され且つ前記チップスタックを取り囲むインターポーザであり、前記オフセット高さに合致したインターポーザ；
    前記インターポーザ上に配置された、少なくとも１つのマイクロエレクトロニクスデバイスを含むトップパッケージ；及び
    前記トップパッケージを収容する装置筐体；
    を有する計算システム。
  25. 当該計算システムは、携帯電話、ポケットベル、ポータブルコンピュータ、デスクトップコンピュータ、又は送受信兼用無線機の一部である、請求項２４に記載の計算システム。
JP2012517527A 2009-06-26 2010-05-04 パッケージ・オン・パッケージ装置の積層チップパッケージ、その組立方法、及びそれを含むシステム Pending JP2012531061A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/459,226 US20100327419A1 (en) 2009-06-26 2009-06-26 Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US12/459,226 2009-06-26
PCT/US2010/033536 WO2010151375A1 (en) 2009-06-26 2010-05-04 Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same

Publications (1)

Publication Number Publication Date
JP2012531061A true JP2012531061A (ja) 2012-12-06

Family

ID=43379773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012517527A Pending JP2012531061A (ja) 2009-06-26 2010-05-04 パッケージ・オン・パッケージ装置の積層チップパッケージ、その組立方法、及びそれを含むシステム

Country Status (11)

Country Link
US (3) US20100327419A1 (ja)
JP (1) JP2012531061A (ja)
KR (1) KR101372055B1 (ja)
CN (1) CN102804364B (ja)
BR (1) BRPI1009636B1 (ja)
DE (1) DE112010002692B4 (ja)
GB (1) GB2483181B (ja)
RU (1) RU2504863C2 (ja)
SG (1) SG175954A1 (ja)
TW (2) TWI483380B (ja)
WO (1) WO2010151375A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117838A (ko) * 2019-04-04 2020-10-14 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP2021068876A (ja) * 2019-10-28 2021-04-30 Ｎｅｃスペーステクノロジー株式会社 モジュール構造

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
WO2010114687A1 (en) 2009-03-30 2010-10-07 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US20120020040A1 (en) * 2010-07-26 2012-01-26 Lin Paul T Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI462200B (zh) * 2011-03-03 2014-11-21 Advanced Semiconductor Eng 半導體封裝結構及其製作方法
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) * 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
EP4113597A1 (en) * 2011-08-16 2023-01-04 INTEL Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
KR101589843B1 (ko) 2011-09-30 2016-01-28 인텔 코포레이션 3d 집적 회로 적층을 위한 층간 통신들
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9412689B2 (en) 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
US9691636B2 (en) * 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8981559B2 (en) 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
JP5959097B2 (ja) * 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9086452B2 (en) * 2012-08-10 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit and method for wireless information access thereof
US9431064B2 (en) * 2012-11-02 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and cache circuit configuration
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9472284B2 (en) * 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
US9704780B2 (en) * 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9768048B2 (en) 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
US9484327B2 (en) 2013-03-15 2016-11-01 Qualcomm Incorporated Package-on-package structure with reduced height
CN104051411B (zh) * 2013-03-15 2018-08-28 台湾积体电路制造股份有限公司 叠层封装结构
KR20140119522A (ko) 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
US8941225B2 (en) * 2013-04-18 2015-01-27 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
KR101550496B1 (ko) * 2013-07-24 2015-09-04 에스티에스반도체통신 주식회사 적층형 반도체패키지 및 그 제조방법
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9018040B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Power distribution for 3D semiconductor package
US10153180B2 (en) 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
CN105765711A (zh) * 2013-12-23 2016-07-13 英特尔公司 封装体叠层架构以及制造方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9230936B2 (en) 2014-03-04 2016-01-05 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers
US9904814B2 (en) * 2014-03-18 2018-02-27 Hewlett-Packard Development Company, L.P. Secure element
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9881859B2 (en) * 2014-05-09 2018-01-30 Qualcomm Incorporated Substrate block for PoP package
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
KR102240704B1 (ko) * 2014-07-15 2021-04-15 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10354974B2 (en) 2014-12-11 2019-07-16 Mediatek Inc. Structure and formation method of chip package structure
BR112015028568A2 (pt) * 2014-12-15 2017-07-25 Intel Corp aparelho de pacote em pacote de molde de suspensão invertida.
KR20160090241A (ko) * 2014-12-16 2016-07-29 인텔 코포레이션 스택형 전자 디바이스를 포함하는 전자 어셈블리
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US9418926B1 (en) * 2015-05-18 2016-08-16 Micron Technology, Inc. Package-on-package semiconductor assemblies and methods of manufacturing the same
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US20170092618A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Package topside ball grid array for ultra low z-height
US10163871B2 (en) 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
US9576942B1 (en) * 2015-12-18 2017-02-21 Intel Corporation Integrated circuit assembly that includes stacked dice
WO2017111903A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrating system in package (sip) with input/output (io) board for platform miniaturization
KR102556052B1 (ko) 2015-12-23 2023-07-14 삼성전자주식회사 시스템 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9576933B1 (en) * 2016-01-06 2017-02-21 Inotera Memories, Inc. Fan-out wafer level packaging and manufacturing method thereof
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
KR102595276B1 (ko) 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
US10177131B2 (en) * 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN106098676A (zh) * 2016-08-15 2016-11-09 黄卫东 多通道堆叠封装结构及封装方法
EP3503091A4 (en) * 2016-08-17 2019-08-07 Sony Corporation DIALOGUE CONTROL DEVICE AND METHOD
RU168167U1 (ru) * 2016-08-18 2017-01-23 Общество с ограниченной ответственностью "ТЭК электроникс" Печатная плата с массивным компонентом
WO2018063171A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Thermal conductivity for integrated circuit packaging
US20200066701A1 (en) * 2016-09-28 2020-02-27 Intel Corporation Stacked chip package having substrate interposer and wirebonds
KR101973431B1 (ko) 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10615151B2 (en) * 2016-11-30 2020-04-07 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit multichip stacked packaging structure and method
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10910317B2 (en) * 2016-12-29 2021-02-02 Intel Corporation Semiconductor package having wafer-level active die and external die mount
TWI637536B (zh) * 2017-02-24 2018-10-01 矽品精密工業股份有限公司 電子封裝結構及其製法
US20180315725A1 (en) * 2017-04-26 2018-11-01 Nanya Technology Corporation Package structure having bump with protective anti-oxidation coating
US10950535B2 (en) * 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10685922B2 (en) * 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10714448B2 (en) 2017-05-09 2020-07-14 Unimicron Technology Corp. Chip module with porous bonding layer and stacked structure with porous bonding layer
US10178755B2 (en) 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10757800B1 (en) 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
KR102468765B1 (ko) * 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
KR102586794B1 (ko) 2018-06-08 2023-10-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10903155B2 (en) * 2018-06-20 2021-01-26 Intel Corporation Vertical modular stiffeners for stacked multi-device packages
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
KR102540829B1 (ko) * 2018-10-05 2023-06-08 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
KR102568705B1 (ko) 2018-10-05 2023-08-22 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
CN111092062B (zh) * 2018-10-24 2021-06-08 欣兴电子股份有限公司 晶片封装结构及其制造方法
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
CN111312665B (zh) * 2018-12-12 2022-02-22 欣兴电子股份有限公司 封装结构及其制造方法
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
KR20210104364A (ko) * 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지
US11735538B2 (en) * 2020-02-17 2023-08-22 Wolfspeed, Inc. Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same
TW202201673A (zh) * 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
US11715699B2 (en) 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11764179B2 (en) * 2020-08-14 2023-09-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11942386B2 (en) * 2020-08-24 2024-03-26 Texas Instruments Incorporated Electronic devices in semiconductor package cavities
CN114328367A (zh) * 2020-09-30 2022-04-12 创意电子股份有限公司 半导体器件的接口及用于排列结合半导体器件的接口方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273706A (ja) * 2003-03-07 2004-09-30 Sony Corp 電子回路装置
JP2005286010A (ja) * 2004-03-29 2005-10-13 Sharp Corp 積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法
US20060175695A1 (en) * 2005-02-10 2006-08-10 Stats Chippac Ltd. Integrated circuit package system using interposer
JP2007123705A (ja) * 2005-10-31 2007-05-17 Elpida Memory Inc 積層型半導体装置及びその製造方法
JP2007194444A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 積層型半導体装置
JP2007234881A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 半導体チップを積層した半導体装置及びその製造方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
US20020074637A1 (en) 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US6848177B2 (en) 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
CN1768559B (zh) * 2003-04-07 2011-12-07 揖斐电株式会社 多层印刷电路板
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
KR100639701B1 (ko) 2004-11-17 2006-10-30 삼성전자주식회사 멀티칩 패키지
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
KR100661297B1 (ko) * 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
KR100697553B1 (ko) * 2005-12-19 2007-03-21 삼성전자주식회사 멀티 스택 패키지 및 이의 제조 방법
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
DE102006033702B3 (de) * 2006-07-20 2007-12-20 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
KR100809696B1 (ko) * 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
KR100817075B1 (ko) * 2006-11-09 2008-03-26 삼성전자주식회사 멀티스택 패키지 및 그 제조 방법
KR100843214B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
JP2008166527A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
KR101332861B1 (ko) * 2007-01-03 2013-11-22 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US7829990B1 (en) * 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
RU2335822C1 (ru) * 2007-01-25 2008-10-10 Закрытое акционерное общество "Научно-производственное объединение "НИИТАЛ" Многокристальный модуль
US20080258286A1 (en) * 2007-04-23 2008-10-23 Texas Instruments Incorporated High Input/Output, Low Profile Package-On-Package Semiconductor System
KR100923562B1 (ko) * 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
US7888798B2 (en) 2007-05-16 2011-02-15 Samsung Electronics Co., Ltd. Semiconductor devices including interlayer conductive contacts and methods of forming the same
US8852986B2 (en) 2007-05-16 2014-10-07 Stats Chippac Ltd. Integrated circuit package system employing resilient member mold system technology
US7635914B2 (en) * 2007-05-17 2009-12-22 Texas Instruments Incorporated Multi layer low cost cavity substrate fabrication for pop packages
US7824960B2 (en) * 2007-05-22 2010-11-02 United Test And Assembly Center Ltd. Method of assembling a silicon stack semiconductor package
US7841080B2 (en) * 2007-05-30 2010-11-30 Intel Corporation Multi-chip packaging using an interposer with through-vias
US8586465B2 (en) * 2007-06-07 2013-11-19 United Test And Assembly Center Ltd Through silicon via dies and packages
KR100871381B1 (ko) * 2007-06-20 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 칩 스택 패키지
US7687899B1 (en) * 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7800212B2 (en) * 2007-12-27 2010-09-21 Stats Chippac Ltd. Mountable integrated circuit package system with stacking interposer
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
US9818680B2 (en) * 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273706A (ja) * 2003-03-07 2004-09-30 Sony Corp 電子回路装置
JP2005286010A (ja) * 2004-03-29 2005-10-13 Sharp Corp 積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法
US20060175695A1 (en) * 2005-02-10 2006-08-10 Stats Chippac Ltd. Integrated circuit package system using interposer
JP2007123705A (ja) * 2005-10-31 2007-05-17 Elpida Memory Inc 積層型半導体装置及びその製造方法
JP2007194444A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 積層型半導体装置
JP2007234881A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 半導体チップを積層した半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117838A (ko) * 2019-04-04 2020-10-14 주식회사 네패스 반도체 패키지 및 그 제조 방법
KR102431331B1 (ko) 2019-04-04 2022-08-11 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP2021068876A (ja) * 2019-10-28 2021-04-30 Ｎｅｃスペーステクノロジー株式会社 モジュール構造

Also Published As

Publication number Publication date
US11217516B2 (en) 2022-01-04
US20190148275A1 (en) 2019-05-16
GB2483181A (en) 2012-02-29
KR20120018807A (ko) 2012-03-05
CN102804364B (zh) 2016-08-10
KR101372055B1 (ko) 2014-03-07
DE112010002692B4 (de) 2021-08-19
DE112010002692T8 (de) 2013-05-16
US10186480B2 (en) 2019-01-22
RU2011153251A (ru) 2013-07-10
TW201130105A (en) 2011-09-01
SG175954A1 (en) 2011-12-29
BRPI1009636A2 (pt) 2019-04-30
US20130127054A1 (en) 2013-05-23
RU2504863C2 (ru) 2014-01-20
GB201119498D0 (en) 2011-12-21
GB2483181B (en) 2014-06-18
BRPI1009636B1 (pt) 2020-05-26
DE112010002692T5 (de) 2013-03-07
TWI593081B (zh) 2017-07-21
WO2010151375A1 (en) 2010-12-29
TW201523835A (zh) 2015-06-16
CN102804364A (zh) 2012-11-28
TWI483380B (zh) 2015-05-01
US20100327419A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
US11217516B2 (en) Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US9812425B2 (en) Multi-die semiconductor structure with intermediate vertical side chip and semiconductor package for same
KR101639989B1 (ko) 윈도우 인터포저를 갖는 3d 집적 회로 패키지
US9607947B2 (en) Reliable microstrip routing for electronics components
US8987896B2 (en) High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US11133263B2 (en) High-density interconnects for integrated circuit packages
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US10998272B2 (en) Organic interposers for integrated circuit packages
US20130277831A1 (en) Semiconductor package and method of fabricating the same
KR100925665B1 (ko) 시스템 인 패키지 및 그 제조 방법
KR20120127500A (ko) 내장-다이 코어리스 기판들을 이용한 패키지형 시스템 및 그것을 형성하는 프로세스
US20100309704A1 (en) In-pakage microelectronic apparatus, and methods of using same
US7235870B2 (en) Microelectronic multi-chip module
US20230207525A1 (en) Ic die stacking with mixed hybrid and solder bonding
US8466563B2 (en) Apparatus and methods for 3-D stacking of thinned die
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器
CN116169120A (zh) 扇出型叠层封装体、其制备方法及设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140422