TWI556576B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI556576B
TWI556576B TW100101094A TW100101094A TWI556576B TW I556576 B TWI556576 B TW I556576B TW 100101094 A TW100101094 A TW 100101094A TW 100101094 A TW100101094 A TW 100101094A TW I556576 B TWI556576 B TW I556576B
Authority
TW
Taiwan
Prior art keywords
terminal
gate
transistor
oxide semiconductor
semiconductor layer
Prior art date
Application number
TW100101094A
Other languages
English (en)
Other versions
TW201220687A (en
Inventor
山崎舜平
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201220687A publication Critical patent/TW201220687A/zh
Application granted granted Critical
Publication of TWI556576B publication Critical patent/TWI556576B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches

Description

半導體裝置
本發明有關半導體裝置及其驅動方法。進一步地，本發明有關設置有該半導體裝置之電子裝置。
在此說明書及其類似物中，〝半導體裝置〞之用語意指可藉由使用半導體特徵而操作的所有裝置。例如，功率裝置、包含該功率裝置之顯示裝置、包含該功率裝置之積體電路、及其類似物係包含於該半導體裝置的範圍之內。
做為使用於功率裝置的半導體裝置，透過矽材料之使用所製造的功率裝置係廣為普及。包含矽的功率裝置具有窄的能隙；因此，操作範圍會在高溫受到限制。因而，近年來，包含SiC或GaN之具有寬的能隙之功率裝置已被發展(例如，請參閱專利文獻1)。
[參考] [專利文獻]
[專利文獻1]　日本公開專利申請案第2009-010142號
做為包含GaN之功率裝置的實例，可給定異質接面場效應電晶體(HFET)。在HFET中，做為緩衝層之AlN層、GaN層、及AlGaN層係堆疊於SiC基板上，且源極電極、閘極電極、及汲極電極係形成於AlGaN層之上。進一步地，因為GaN層之能隙與AlGaN層之能隙間的差異，所以高濃度二維電子氣體層係形成於GaN層與AlGaN層之間的介面處。因為在該二維電子氣體層之傳導帶中的能階係低於費米(Fermi)能階，所以該二維電子氣體層用作HFET中之通道且該HFET係常態導通的狀態，其中即使當並未施加電壓至閘極時，電流亦會流動，而導致其中使驅動器電路或保護電路的電路組態複雜之問題。當為了要獲得常態截止之功率裝置而單純地降低電子濃度時，元件的電阻會增加。因此，極難以同時達成功率裝置之常態截止狀態與功率裝置之低電阻二者。進一步地，已嘗試要以創新的結構來實現常態截止的裝置；然而，裝置結構會變複雜且製造成本會增加，此亦係問題。
因此，本發明一實施例之目的在於提供可實現截止狀態裝置而不增加功率消耗的半導體。
本發明之一實施例係半導體裝置，其包含：功率元件，當電壓並未被施加至閘極時，其係在導通狀態中；開關場效應電晶體，用以施加第一電壓至功率元件的閘極；以及開關場效應電晶體，用以施加低於該第一電壓之電壓至功率元件的閘極。該等開關場效應電晶體具有小的截止狀態電流。進一步地，該等開關場效應電晶體的每一者係其中通道區使用i型或實質i型氧化物半導體層而被形成之半導體裝置。透過該等開關場效應電晶體，功率元件係藉由對功率元件之閘極的高電位或低電位之施加而導通或截止。
本發明之一實施例係半導體裝置，其包含：功率MOSFET，其中包含第一閘極及第二閘極，且使用n型氧化物半導體層而形成通道區；開關場效應電晶體，用以施加正電壓至功率MOSFET的第一閘極及第二閘極；以及開關場效應電晶體，用以施加負電壓至功率MOSFET的第一閘極及第二閘極。功率MOSFET之第一閘極與第二閘極的節點係連接至開關場效應電晶體，且該等開關場效應電晶體之每一者的通道區係使用i型或實質i型氧化物半導體層而形成。透過該等開關場效應電晶體，可施加高電位或低電位至功率MOSFET的第一閘極及第二閘極，以致使功率MOSFET導通或截止。
本發明之一實施例係半導體裝置，其包含：第一場效應電晶體，係連接至高壓產生源；第二場效應電晶體，係連接至第一場效應電晶體；第三場效應電晶體，係連接至第二場效應電晶體及低壓產生源；電容器，係連接至第二場效應電晶體及第三場效應電晶體；以及功率MOSFET，係連接至第一場效應電晶體及第二場效應電晶體。該功率MOSFET包含：第一閘極；第二閘極；第一絕緣層，係與第一閘極接觸；第二絕緣層，係與第二閘極接觸；氧化物半導體層，係形成於第一絕緣層與第二絕緣層之間；以及第一端子及第二端子，係與氧化物半導體層接觸且用作源極區及汲極區。第一閘極與第二閘極的節點係連接至第一場效應電晶體及第二場效應電晶體。第一至第三場效應電晶體之每一者的通道形成區係使用i型氧化物半導體層而形成。功率MOSFET的氧化物半導體層係n型。
在功率MOSFET中之氧化物半導體層的載子濃度係高於或等於1×1016cm-3且低於或等於1×1020cm-3，較佳地係高於或等於1×1017cm-3且低於或等於1×1020cm-3。
在開關場效應電晶體之每一者及第一至第三場效應電晶體之每一者中的氧化物半導體層之載子濃度係低於5×1014/cm3。
功率MOSFET的第一閘極或第二閘極係與第一端子及第二端子的其中一者重疊，但未必與第一端子及第二端子的另一者重疊。
依據本發明之一實施例，可提供可實現截止狀態之功率裝置及包含該功率裝置的半導體裝置，而不會增加功率消耗。
在下文中，將參照附圖來敘述本發明之實施例。注意的是，本發明可以以許多不同的模式來加以實行，且由熟習於本項技藝之該等人士所易於瞭解的是，本發明之模式及細節可以以各式各樣的方式來加以修正，而不會背離本發明之精神和範疇。因此，本發明不應被解讀為受限於該等實施例的說明。注意的是，在下文所述之本發明的結構中，表示相同部分之參考符號係共同地使用於不同的圖式中。
注意的是，在某些情況中，為簡明之緣故，在實施例中之圖式及其類似者中的各個結構之尺寸、層厚度、及區域係誇大的。因此，本發明之實施例並未受限於該等比例。
注意的是，在此說明書中所使用之諸如第一、第二、第三、及第N(N係自然數)的用語係為了要避免組件之間的混淆而使用，且並不在數目上設限。
注意的是，在許多情況中，電壓意指所給定電位與參考電位(例如，接地電位)間之電位差。因而，電壓、電位、及電位差亦可分別稱為電位、電壓、及電壓差。
注意的是，當所明白敘述的是，〝A及B係連接〞，則其中A及B係功能性地連接之情況及其中A及B係直接連接之情況包含於其中。在此，A及B各對應至物件(例如，裝置、元件、電路、佈線、電極、端子、導電層、或層)。因而，除了圖式及文字中所示之連接關係外的連接關係亦被包含著，而不受限於例如該等圖式及文字中所示之連接關係。
(實施例1)
在此實施例中，將敘述功率裝置之半導體裝置的電路結構及其操作。
第1圖中所描繪之半導體裝置包含功率元件110及控制電路100。控制電路100包含場效應電晶體102(亦稱為第一電晶體)、場效應電晶體103(亦稱為第二電晶體)、場效應電晶體104(亦稱為第三電晶體)、電容器105、過電壓偵測電路106、更新控制電路107、高壓產生源108、及低壓產生源109。
控制電路100切換所施加至功率元件110的電壓於高壓產生源108所產生的高壓與低壓產生源109所產生的低壓之間。此外，當過電壓係施加於輸入端子IN與輸出端子OUT之間時，控制電路100控制流過功率元件110的電流量。
關於場效應電晶體102，閘極係連接至過電壓偵測電路106，第一端子係連接至高壓產生源108，以及第二端子係連接至功率元件110。場效應電晶體102控制高壓對連接至第二端子之功率元件110的施加。
關於場效應電晶體103，閘極係連接至過電壓偵測電路106，第一端子係連接至電容器105及場效應電晶體104的第二端子，以及第二端子係連接至功率元件110。
場效應電晶體103控制來自低壓產生源109之儲存於電容器105中的低壓對連接至第二端子之功率元件110的施加。
注意的是，在此說明書中之截止狀態電流意指當場效應電晶體係不導通時之流動於該場效應電晶體之源極及汲極間，亦即，第一端子與第二端子間的電流。
關於場效應電晶體104，閘極係連接至更新控制電路107，第一端子係連接至低壓產生源109，以及第二端子係連接至電容器105及場效應電晶體103的第一端子。場效應電晶體104控制連接至第二端子之電容器105透過低電位的充電。
場效應電晶體102至104之每一者的通道區係使用i型或實質i型氧化物半導體層而形成。i型或實質i型氧化物半導體層的載子密度係低於5×1014/cm3，較佳地低於1×1012/cm3，更佳地低於或等於1×1011/cm3。此外，較佳的是，用作施體之氫或氧缺乏係很少的，且氫濃度係低於或等於1×1016/cm3。注意的是，載子密度可藉由霍爾(Hall)效應測量而獲得。較低的載子密度可透過電容-電壓(CV)測量之使用而獲得。氧化物半導體層的氫濃度可藉由二次離子質譜測量術(SIMS)而測量出。
包含i型或實質i型氧化物半導體於通道區中的場效應電晶體102可具有1×10-16A/μm或更小的截止狀態電流，且進一步可具有1×10-19A/μm或更小的截止狀態電流。i型或實質i型氧化物半導體具有寬的能隙，且需大量的熱能以供電子的激勵之用；因此，直接復合和間接復合係較少可能發生。在其中負電位係施加至閘極電極的狀態(截止狀態)中，少數載子之電子係實質地零；從而，直接復合和間接復合係較少可能發生，且電流量會盡可能地小。因而，在其中場效應電晶體係在非導通狀態中(亦稱為OFF)的狀態中，電路可透過可被視為絕緣物之氧化物半導體層而予以設計。另一方面，當場效應電晶體係在導通狀態之中時，則i型或實質i型氧化物半導體層的電流供應能力係預期為比藉由非晶矽所形成之半導體層的電流供應能力更高。場效應電晶體102至104係具有在截止狀態中之極小漏電流的增強型電晶體及常態截止電晶體，且因此，具有優異的開關特徵。
電容器105係用以保持當場效應電晶體104斷續地導通(亦稱為ON)時之將被施加至功率元件110的低電位之元件。電容器105可具有其中絕緣層係介於導體之間的結構。
過電壓偵測電路106係用以依據輸入端子IN與輸出端子OUT之間的電壓來控制場效應電晶體102及場效應電晶體103的導通及非導通之電路。具體而言，當過電壓被施加在輸入端子IN與輸出端子OUT之間時，使場效應電晶體102成為導通，使場效應電晶體103成為未導通，且控制來自高壓產生源108之高壓對功率元件110的施加。當過電壓並未被施加在輸入端子IN與輸出端子OUT之間時，使場效應電晶體102成為未導通，使場效應電晶體103成為導通，且控制來自低壓產生源109之低壓對功率元件110的施加。
更新控制電路107係用以控制場效應電晶體104之導通及非導通，以便控制電容器105透過來自低壓產生源109之低電位的充電。具體而言，該更新控制電路107係用以斷續地使場效應電晶體104導通，以使在電容器105釋放低電位至功率元件110之前，以低電位來充電電容器105的電路，而所釋放之低電位係因為電容器105由於低壓產生源109之充電而保持的。
做為功率元件110，係使用無需施加電壓至閘極而導通之功率元件。做為功率元件110，可適當地使用包含Si、SiC、GaN、或氧化物半導體之雙極性電晶體、場效應電晶體(FET)、閘控開關閘流體、絕緣閘極雙極性電晶體(IGBT)、或其類似物。進一步地，做為場效應電晶體，可適當地使用功率金氧半FET(功率MOSFET)、HFET、接面場效應電晶體(JFET)、或其類似物。包含具有三端子之功率元件121的等效電路係描繪於第2A圖之中。功率元件121的閘極係連接至場效應電晶體102及場效應電晶體103。進一步地，功率元件121之源極端子及汲極端子的其中一者係稱為第一端子，以及功率元件121之源極端子及汲極端子的另一者係稱為第二端子。第一端子係連接至輸入端子IN，以及第二端子係連接至輸出端子OUT。
在此實施例中，將在下文中敘述使用如第2B圖中所描繪之具有四端子的功率MOSFET 101做為功率元件110的典型實例。
功率MOSFET 101包含四個端子；大致地，該四個端子係第一閘極端子(亦稱為第一閘極)、第二閘極端子(亦稱為第二閘極)、汲極端子(亦稱為汲極)、以及源極端子(亦稱為源極)。在功率MOSFET 101中，第一閘極及第二閘極係設置於通道區的上面及下面，且用以控制功率MOSFET 101之開關的信號係供應至第一閘極及第二閘極。
第2C圖係功率MOSFET 101之電路符號，其中第一閘極201及第二閘極206係設置於通道區的上面及下面。如第2C圖中所描繪地，功率MOSFET 101包含第一閘極201、第二閘極206、第一端子204A、及第二端子204B。在功率MOSFET 101中，來自高壓產生源108或低壓產生源109所輸出之信號(在第2C圖中之信號G)係輸入至第一閘極201及第二閘極206。藉由來自高壓產生源108或低壓產生源109所輸出之信號，可控制功率MOSFET 101的第一端子204A與第二端子204B間之導通及未導通的切換。
功率MOSFET 101的通道區可使用n型氧化物半導體層而形成。該n型氧化物半導體層具有高於或等於1×1016cm-3且低於或等於1×1020cm-3，較佳地，高於或等於1×1017cm-3且低於或等於1×1020cm-3的載子密度。因為氫及氧缺乏用作氧化物半導體中的施體，所以較佳的是，氫濃度係高於或等於1×1016cm-3且低於或等於1×1020cm-3。
因為功率MOSFET 101包含n型氧化物半導體層於通道區中，所以當與包含i型氧化物半導體層於通道區中之功率MOSFET相較時，可降低導通電阻且可流過大量電流。然而，因為包含n型氧化物半導體層於通道區中之功率MOSFET係空乏型電晶體，所以該電晶體係常態導通電晶體，其中即使在其中並未施加電壓至其閘極的狀態中，電流亦會流動。除了第一閘極201之外，在此實施例中所敘述之功率MOSFET包含第二閘極206。當施加負電壓至第一閘極201及第二閘極206時，可使功率MOSFET關閉。因此，可使其中導通電阻低且大量電流可流過的功率MOSFET關閉。另一方面，當施加正電壓至第一閘極201及第二閘極206時，可使功率MOSFET開啟。進一步地，因為功率MOSFET 101包含第一閘極201及第二閘極206，所以相較於具有單一閘極之功率MOSFET，可藉由使通道區變厚而使臨限電壓變得更負且可使導通電流增加。
其次，將參照第3A至3C圖以及第4A及4B圖來敘述第2B圖中所描繪之半導體裝置的操作。在第3A至3C圖以及第4A及4B圖中，點線之箭頭係依據功率MOSFET 101及場效應電晶體之導通及未導通而顯示，以促進信號之流動的瞭解。包含於半導體裝置中之功率MOSFET 101的通道區係使用n型氧化物半導體層而形成，且功率MOSFET 101係藉由來自高壓產生源108的高電位而使成為導通以及藉由來自低壓產生源109的低電位而使成為未導通。注意的是，關於在第2A圖中所描繪之半導體裝置的操作，在第3A至3C圖以及第4A及4B圖中所描繪之等效電路中的功率MOSFET 101可以以功率元件121來予以置換。
將參照第3A圖來敘述其中功率MOSFET 101係導通之情況中的操作。場效應電晶體102係藉由過電壓偵測電路106的控制而使成為導通，場效應電晶體103係藉由過電壓偵測電路106的控制而使成為未導通，以及場效應電晶體104係藉由更新控制電路107的控制而使成為未導通。使場效應電晶體102成為導通，以致高電位可自高壓產生源108施加至功率MOSFET 101的第一閘極及第二閘極，且因此，功率MOSFET 101導通。
將參照第3B圖來敘述其中功率MOSFET 101係未導通之情況中的操作。場效應電晶體102係藉由過電壓偵測電路106的控制而使成為未導通，場效應電晶體103係藉由過電壓偵測電路106的控制而使成為導通，以及場效應電晶體104係藉由更新控制電路107的控制而使成為未導通。如第3B圖中所描繪地，場效應電晶體103係導通，以致使來自低壓產生源109所儲存於電容器105中的低電位施加至功率MOSFET 101之第一閘極及第二閘極，且因此，功率MOSFET 101未導通。
將參照第3C圖來敘述其中參照第3B圖所敘述之電容器105係以低電位來充電的情況中之操作。場效應電晶體102係藉由過電壓偵測電路106的控制而使成為未導通，場效應電晶體103係藉由過電壓偵測電路106的控制而使成為導通，以及場效應電晶體104係藉由更新控制電路107的控制而使成為導通。低電位係由低壓產生源109儲存於電容器105中。
注意的是，參照第3C圖所敘述之透過低電位的電容器105之充電係以由更新控制電路107所控制之規律間距而執行。具體而言，半導體裝置保持第3B圖中所描繪的狀態，而使功率MOSFET 101未導通之由低壓產生源109所充電電容器105的低電位係保持於電容器105中。然後，使半導體裝置以斷續方式成為在第3C圖中所描繪的狀態中；因而，使場效應電晶體104成為導通且使低電位儲存於電容器105之中。例如，第3C圖中所描繪之操作可一分鐘執行一次，而取足夠時間以供充電之用。
在如上述之此實施例的結構中，第3A圖或第3B圖中之狀態及第3C圖中之狀態係重複，但其中保持第3B圖中之狀態的週期會較長。
在此，將參照第4A圖來詳細敘述此實施例之功效。在第4A圖中，描繪於第3B圖中的狀態中之連接至功率MOSFET 101之第一閘極及第二閘極的節點、場效應電晶體103、以及電容器105之端子的其中一者係以實體線來描繪，以及其他的連接係藉由點線而描繪。
場效應電晶體102及場效應電晶體104變成未導通，因而，連接至功率MOSFET 101之第一閘極及第二閘極的節點係電性地在浮動狀態中。如上述，場效應電晶體102及場效應電晶體104包含i型或實質i型氧化物半導體層於通道區之中，以致使截止狀態電流為極小。因此，連接至功率MOSFET 101之第一閘極及第二閘極的節點可長時間地保持來自低壓產生源109所儲存於電容器105中的低電位。低電位並非恆常地，而是被斷續地施加至電容器。進一步地，當施加低電位至功率MOSFET 101之之第一閘極及第二閘極時，功率MOSFET 101係在截止狀態中。因此，此實施例之半導體裝置可實現功率功率MOSFET 101的截止狀態而不會增加功率消耗。
進一步地，在第2C圖中所描繪的半導體裝置中，為了要增加連接至功率MOSFET 101之第一閘極及第二閘極的節點之電位的保持性質，可將電容器401額外地設置至連接到第一閘極及第二閘極的節點，如第4B圖中所描繪地。注意的是，在第2A及2B圖中所描繪的半導體裝置中，可將電容器401設置至功率MOSFET 101的閘極或功率元件121的閘極。
注意的是，在此實施例中，於圖式中所描繪者可適當地與另一實施例中所描述者自由地結合，或可適當地以另一實施例所敘述者來予以置換。
(實施例2)
在此實施例中，將參照第5A及5B圖、第6A及6B圖、以及第7A至7D圖來敘述實施例1中所敘述之功率MOSFET 101的結構及其製造方法。
第5A圖描繪實施例1中所述之功率MOSFET 101的橫剖面結構之一實施例，以及第5B圖描繪功率MOSFET 101的頂視圖。沿著第5B圖中之線A-B所取得的橫剖面視圖對應於5A圖。
在第5A圖中所描繪的功率MOSFET 101中，由導電層所形成的第一閘極201係設置於基板200之上，閘極絕緣層202係設置於第一閘極201之上，n型氧化物半導體層203係設置於閘極絕緣層202之上，由導電層所形成的第一端子204A及第二端子204B係設置以便覆蓋氧化物半導體層203的一部分，絕緣層205係設置以便覆蓋氧化物半導體層203、第一端子204A、及第二端子204B，以及由導電層所形成的第二閘極206係設置於絕緣層205上以便與第一端子204A的一部分及第二端子204B的一部分重疊。
必要的是，基板200至少具有要耐受稍後所執行的熱處理之足夠高的熱阻。當使用玻璃基板做為基板200時，較佳地，可使用具有高於或等於730℃之應變點的玻璃基板。做為玻璃基板，例如，可使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。注意的是，較佳地使用包含BaO及B2O3而使得BaO之數量大於B2O3之數量的玻璃基板。
取代玻璃基板，可使用諸如陶質基板、石英基板、或藍寶石基板之由絕緣物所形成的基板。選擇性地，可使用結晶化之玻璃或其類似物。進一步地，可使用藉由形成絕緣層於諸如矽晶圓之半導體基板的表面上，或由金屬材料所形成之導電基板的表面上所獲得的基板。
雖然未描繪於第5A圖之中，但是當具有高的熱傳導性之絕緣層係形成於基板200與第一閘極201之間時，可製造出具有高熱阻之功率MOSFET 101。具有高的熱傳導性之絕緣層的實例包含氮化鋁層、氧化氮化鋁層、氮化矽層、及其類似物。
第一閘極201係使用選擇自鋁、鉻、銅、鉭、鈦、鉬、及鎢之金屬元素；包含該等金屬元素的任一者做為成分之合金；包含該等金屬元素所組合之合金；或其類似物而形成。進一步地，可使用選擇自錳、鎂、鋯、及鈹之一或更多個金屬元素。此外，第一閘極201可具有單層結構或具備二或更多層的堆疊結構。例如，可給定包含矽之鋁層的單層結構；其中鈦層係堆疊於鋁層之上的雙層結構，其中鈦層係堆疊於氮化鈦層之上的雙層結構，其中鎢層係堆疊於氮化鈦層之上的雙層結構，或其中鎢層係堆疊於氮化鉭層之上的雙層結構；其中鈦層、鋁層、及鈦層係以此順序而堆疊的三層結構；及其類似結構。選擇性地，可使用包含鋁及選擇自鈦、鉭、鎢、鉬、鉻、釹、及鈧之一或更多元素之層、合金層、或其氮化物。
第一閘極201可使用諸如銦錫氧化物，包含氧化鎢之氧化銦，包含氧化鎢之銦鋅氧化物，包含氧化鈦之氧化銦，包含氧化鈦之銦錫氧化物，氧化銦鋅，或添加氧化矽之銦錫氧化物之透光導電材料而形成。而且，可具有使用上述透光導電材料及上述金屬元素所形成的堆疊層結構。
閘極絕緣層202可使用氧化矽層、氮化矽層、氮氧化矽層、氧化氮化矽層、或氧化鋁層，而以單層或堆疊層來加以形成。與氧化物半導體層203接觸之閘極絕緣層202的一部分較佳地包含氧，且特別地，該部分之閘極絕緣層202係較佳地使用氧化矽層而形成。藉由使用氧化矽層，可供應氧至氧化物半導體層203，且可獲得有利的特徵。
閘極絕緣層202係使用諸如鉿矽酸鹽(HfSiOx)，添加氮之鉿矽酸鹽(HfSixOyNz)，添加氮之鉿鋁酸鹽(HfAlxOyNz)，氧化鉿，或氧化釔之高k材料而形成，以致可降低閘極漏電流。進一步地，可使用其中堆疊高k材料以及氧化矽層、氮化矽層、氮氧化矽層、氧化氮化矽層、及氧化鋁層的其中一者或更多者之堆疊結構。閘極絕緣層202的厚度可大於或等於100奈米且小於或等於300奈米。
做為n型氧化物半導體層203，可使用諸如In-Sn-Ga-Zn-O基金屬氧化物之四成分金屬氧化物，諸如In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、或Sn-Al-Zn-O基金屬氧化物之三成分金屬氧化物，或諸如In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、或In-Mg-O基金屬氧化物之二成分金屬氧化物。在此，n成分金屬氧化物包含n種金屬氧化物。注意的是，做為雜質，氧化物半導體層可包含1%，較佳為0.1%之除了主成分之金屬氧化物之外的元素。
n型氧化物半導體層203係由三成分金屬氧化物所形成，且可由InMXZnYOZ(Y=0.5至5)所表示之金屬氧化物所形成。在此，M代表諸如鎵(Ga)、鋁(Al)、或硼(B)之選擇自族13之元素的其中一者或複數者。注意的是，可自由設定In、M、Zn、及O的含量，且可包含其中M含量係零(亦即，X=0)的情況。另一方面，In及Zn的含量並不為零。換言之，上式可代表In-Ga-Zn-O基金屬氧化物、In-Zn-O基金屬氧化物半導體、及其類似物。
進一步地，較佳的是，形成n型氧化物半導體層203之金屬氧化物的能隙係2 eV或更高，較佳地係2.5 eV或更高，更佳地係3 eV或更高。
做為n型氧化物半導體層203，可適當地使用具有非晶結構、微晶結構、多晶結構、或單晶結構之氧化物半導體。進一步地，可使用具有其中c軸係與垂直於表面的方向約略平行之晶體的氧化物半導體。
n型氧化物半導體層203具有高於或等於1×1016cm-3且低於或等於1×1020cm-3，較佳地，高於或等於1×1017cm-3且低於或等於1×1020cm-3的載子密度。因為氫及氧缺乏用作氧化物半導體中之施體，所以較佳地，氫濃度係高於或等於10×1016cm-3且低於或等於1×1020cm-3。
n型氧化物半導體層203的厚度係設定使得空乏層散佈於通道區之中，且功率MOSFET 101係截止於當施加負電壓至第一閘極及第二閘極時。在其中載子密度係高於或等於1×1016cm-3且低於或等於1×1020cm-3，介電質常數係15，能隙係3.15，傳導帶中之狀態的有效密度係Nc=2.8×1019cm-3，價電子帶中之狀態的有效密度係Nv=1.04×1019cm-3，以及閘極係設置於氧化物半導體層的一表面側之情況中，空乏層的最大寬度係大於或等於7奈米且小於或等於677奈米。因為第5A圖中所描繪之功率MOSFET包含第一閘極201及第二閘極206，所以可將n型氧化物半導體層203的厚度設定為大於或等於14奈米且小於或等於1354奈米。進一步地，在其中載子密度係高於或等於1×1017cm-3且低於或等於1×1020cm-3的情況中，該空乏層的最大寬度係大於或等於7奈米且小於或等於218奈米。在此情況中，可將n型氧化物半導體層203的厚度設定為大於或等於14奈米且小於或等於436奈米。
第一端子204A及第二端子204B係使用選擇自鋁、鉻、銅、鉭、鈦、鉬、及鎢之金屬元素；包含該等金屬元素的任一者做為成分之合金；包含該等金屬元素所組合之合金；或其類似物而形成。進一步地，可使用選擇自錳、鎂、鋯、及鈹之一或更多個金屬元素。此外，第一端子204A及第二端子204B可具有單層結構或具備二或更多層的堆疊結構。例如，可給定包含矽之鋁層的單層結構；其中鈦層係堆疊於鋁層之上的雙層結構，其中鈦層係堆疊於氮化鈦層之上的雙層結構，其中鎢層係堆疊於氮化鈦層之上的雙層結構，或其中鎢層係堆疊於氮化鉭層之上的雙層結構；其中鈦層，鋁層，及鈦層係以此順序而堆疊的三層結構；及其類似結構。選擇性地，可使用包含鋁及選擇自鈦、鉭、鎢、鉬、鉻、釹、及鈧之一或更多元素之層、合金層、或其氮化物。
第一端子204A及第二端子204B可使用諸如銦錫氧化物，包含氧化鎢之氧化銦，包含氧化鎢之銦鋅氧化物，包含氧化鈦之氧化銦，包含氧化鈦之銦錫氧化物，氧化銦鋅，或添加氧化矽之銦錫氧化物之透光導電材料而形成。而且，可具有使用上述透光導電材料及上述金屬元素所形成的堆疊層結構。
絕緣層205可使用閘極絕緣層202之材料而適當地形成。
第二閘極206可使用第一閘極201之材料而適當地形成。
因為第5A及5B圖中所描繪之功率MOSFET 101包含n型氧化物半導體層於通道區中，所以可降低導通電阻且可流過大量電流。然而，因為包含n型氧化物半導體層於通道區中之功率MOSFET係空乏型電晶體，所以該電晶體係常態導通電晶體，其中即使在其中並未施加電壓至其閘極的狀態中，電流亦會流動。除了第一閘極201之外，在此實施例中所敘述之功率MOSFET包含第二閘極206。當施加負電壓至第一閘極201及第二閘極206時，可使功率MOSFET關閉。因此，可使其中導通電阻低且大量電流可流過的功率MOSFET關閉。另一方面，當施加正電壓至第一閘極201及第二閘極206時，可使功率MOSFET開啟。進一步地，因為功率MOSFET 101包含第一閘極201及第二閘極206，所以相較於具有單一閘極之功率MOSFET，可使通道區作成更厚且可使導通電流增加。
如第5B圖中所描繪地，功率MOSFET 101係並聯連接，以致可使通道寬度W變寬。因而，可製造出可流過大量電流的功率裝置。
其次，將敘述與第5A及5B圖中之結構不同的功率MOSFET的橫剖面結構於第6A及6B圖之中。在第6A圖中所描繪的功率MOSFET 101A中，第二閘極206A與第一端子204A及第二端子204B的其中一者重疊，且並不與另一者重疊。
在第6A圖中所描繪的功率MOSFET 101A中，由導電層所形成的第一閘極201係設置於基板200之上，閘極絕緣層202係設置於第一閘極201之上，n型氧化物半導體層203係設置於閘極絕緣層202之上，由導電層所形成的第一端子204A及第二端子204B係設置以便覆蓋氧化物半導體層203的一部分，以及絕緣層205係設置以便覆蓋氧化物半導體層203、第一端子204A、及第二端子204B。進一步地，由導電層所形成的第二閘極206A係設置於絕緣層205之上，以便與第一端子204A及第二端子204B的其中一者重疊，且不與另一者重疊。也就是說，區域208係設置使得氧化物半導體層203並不與第二閘極206A、第一端子204A、及第二端子204B的任一者重疊於區域208之中。
第二閘極206A可使用與第5A及5B圖所描繪之第二閘極206的該等材料及方法相似的材料及方法而形成。
在第6B圖中所描繪的功率MOSFET 101B中，由導電層所形成的第一閘極201A係設置於基板200之上，閘極絕緣層202係設置於第一閘極201A之上，n型氧化物半導體層203係設置於閘極絕緣層202之上，由導電層所形成的第一端子204A及第二端子204B係設置以便覆蓋氧化物半導體層203的一部分，以及絕緣層205係設置以便覆蓋氧化物半導體層203、第一端子204A、及第二端子204B。進一步地，由導電層所形成的第二閘極206A係設置於絕緣層205之上，以便與第一端子204A及第二端子204B的其中一者重疊，且不與另一者重疊。也就是說，偏置區209係設置使得氧化物半導體層203並不與第一閘極201A、第二閘極206A、第一端子204A、及第二端子204B的任一者重疊於偏置區209之中。
第一閘極201A可使用與第5A及5B圖中所描繪之第一閘極201該等材料及方法相似的材料及方法而形成。
因為第6A及6B圖中所描繪之功率MOSFET 101A及功率MOSFET 101B各包含n型氧化物半導體層203於通道區中，所以可降低導通電阻且可流過大量電流。然而，因為包含n型氧化物半導體層於通道區中之功率MOSFET係空乏電晶體，所以該電晶體係常態導通電晶體，其中即使在其中並未施加電壓至其閘極的狀態中，電流亦會流動。除了第一閘極201或第一閘極201A之外，在此實施例中所敘述之功率MOSFET包含第二閘極206A。當施加負電壓至第一閘極201或第一閘極201A及第二閘極206A時，可使功率MOSFET關閉。因此，可使其中導通電阻低且大量電流可流過的功率MOSFET關閉。另一方面，當施加正電壓至第一閘極201或第一閘極201A以及第二閘極206A時，可使功率MOSFET開啟。進一步地，因為功率MOSFET包含第一閘極201或第一閘極201A以及第二閘極206A，所以相較於具有單一閘極之功率MOSFET，可使通道區作成更厚且可使導通電流增加。再者，在第6B圖中所描繪的功率MOSFET 101B中，n型氧化物半導體具有偏置區209，該偏置區209並未以第一閘極201A、第二閘極206A、第一端子204A、及第二端子204B來覆蓋，以致當與第5A圖中所描繪之功率MOSFET 101相較時，可增大汲極崩潰電壓，且可將高壓施加至第一端子204A或第二端子204B。
在此，將參照第7A至7D圖來敘述第5A及5B圖中所描繪之功率MOSFET 101的製造方法。
如第7A圖中所描繪地，第一閘極201係形成於基板200上。其次，閘極絕緣層202係形成於第一閘極201上。
當第一閘極201係藉由印刷法、噴墨法、或其類似方法而形成時，可降低步驟的數目。選擇性地，第一閘極201可以以此方式而形成，亦即，導電層係藉由濺鍍法、CVD法、蒸鍍法、或其類似方法而形成，且然後，導電層係透過以光微影術步驟而形成為罩幕之阻體的使用來加以蝕刻。較佳的是，第一閘極201的末端部分成錐形，因為可改善與將於稍後被形成之絕緣層、半導體層、及導電層的作用範圍。進一步較佳地，具有高的熱傳導性之絕緣層係藉由濺鍍法、CVD法、塗佈法、印刷法、或其類似方法而形成於基板200與第一閘極201之間。
閘極絕緣層202可藉由濺鍍法、CVD法、印刷法、塗佈法，或其類似方法而形成。選擇性地，具有高的耐壓之密質且高品質的閘極絕緣層202可藉由例如使用微波(例如，2.45 GHz之頻率)之高密度電漿CVD而形成。當氧化物半導體層與高品質之閘極絕緣層彼此互相緊密接觸時，可降低介面狀態密度且可獲得有利的介面特徵。此外，因為藉由高密度電漿CVD所形成的閘極絕緣層202可具有均勻的厚度，所以閘極絕緣層202具有優異的步階作用範圍。進一步地，藉由高密度電漿CVD所形成的閘極絕緣層202之厚度可被精確地控制。
接著，如第7B圖中所描繪地，n型氧化物半導體層203係形成於閘極絕緣層202之上。當n型氧化物半導體層203係藉由印刷法、噴墨法、或其類似方法而形成時，可降低步驟的數目。選擇性地，具有島狀之n型氧化物半導體層203可以以此方式而形成，亦即，n型氧化物半導體層係藉由濺鍍法、CVD法、塗佈法、脈波雷射沈積法、或其類似方法而形成於閘極絕緣層202之上，且然後，該氧化物半導體層係透過以光微影步驟而形成為罩幕之阻體的使用來加以蝕刻。
氧化物半導體層的載子密度根據諸如源氣體及靶極之氫濃度及氧濃度，用於沈積之材料，或材料之組成的沈積情形。當氧化物半導體層的氫濃度增加，或氧化物半導體層的氧濃度降低且氧缺乏被包含時，則用作施體之氫或氧缺乏可包含於氧化物半導體層之中，且因此，可形成n型氧化物半導體層。
注意的是，在氧化物半導體層203的形成之後，可執行熱處理使得氧化物半導體層具有微晶結構、多晶結構、或單晶結構。進一步地，可使用具有具備其中c軸與垂直於表面之方向約略平行的晶體之晶體結構的氧化物半導體。
接著，如第7C圖中所描繪地，形成用作源極電極及汲極電極的第一端子204A及第二端子204B。當第一端子204A及第二端子204B係藉由印刷法、噴墨法、或其類似方法而形成時，可降低步驟的數目。選擇性地，第一端子204A及第二端子204B可以以此方式而形成，亦即，導電層係藉由濺鍍法、CVD法、蒸鍍法、或其類似方法而形成於閘極絕緣層202及氧化物半導體層203之上，且然後，導電層係透過以光微影術方法而形成為罩幕之阻體的使用來加以蝕刻。
接著，如第7D圖中所描繪地，絕緣層205係形成於閘極絕緣層202、氧化物半導體層203、第一端子204A、及第二端子204B之上。該絕緣層205可以以與閘極絕緣層202之方式相似的方式而形成。接著，第二閘極206係形成於絕緣層205之上。該第二閘極206可以以與第一閘極之方式相似的方式而形成。
透過上述步驟，可製造出包含n型氧化物半導體層於通道區中之空乏型功率MOSFET 101。注意的是，在上述之製造步驟中，係改變第二閘極的佈局，以致可製造出第6A圖中所描繪之功率MOSFET 101A或第6B圖中所描繪之功率MOSFET 101B。
(實施例3)
在此實施例中，將參照第8圖以及第9A及9B圖來敘述可取代實施例1及實施例2中所述之功率MOSFET 101的功率MOSFET之結構。
第8圖以及第9A及9B圖中所描繪的功率MOSFET係與第6A及6B圖中所描繪的功率MOSFET不同，其中閘極並非設置於基板200與氧化物半導體層213之間。
在第8圖中所描繪的功率MOSFET 111A中，n型氧化物半導體層213係設置於基板200之上，由導電層所形成的第一端子204A及第二端子204B係設置以便覆蓋氧化物半導體層213的一部分，閘極絕緣層212係設置以便覆蓋氧化物半導體層213、第一端子204A、及第二端子204B，以及由導電層所形成之閘極211係設置於閘極絕緣層212上以便與第一端子204A及第二端子204B的其中一者之一部分重疊。也就是說，區域208係設置使得氧化物半導體層213並不與閘極211、第一端子204A、及第二端子204B重疊於區域208之中。
注意的是，例如在實施例2中所述之功率MOSFET 101中，當具有高的熱傳導性之絕緣層形成於基板200與氧化物半導體層213之間時，可製造出具有高熱阻之功率MOSFET 111A。進一步地，第一端子204A及第二端子204B可設置於基板200與氧化物半導體層213之間。再者，可不設置區域208，且可將閘極211設置以便如第5A圖中似地與第一端子204A的一部分及第二端子204B的一部分重疊。
在第9A圖中所描繪的功率MOSFET 111B中，由導電層所形成的第一端子204A係設置於基板200上，n型氧化物半導體層213係設置以便覆蓋由導電層所形成的第一端子204A，由導電層所形成的第二端子204B係設置以便覆蓋氧化物半導體層213的一部分，閘極絕緣層212係設置以便覆蓋氧化物半導體層213及第二端子204B，以及由導電層所形成的閘極211、連接至第一端子204A的佈線214、及連接至第二端子204B的佈線215係設置於閘極絕緣層212之上。
第9B圖係第9A圖中所描繪之功率MOSFET 111B的頂視圖。沿著第9B圖中之線A-B所取得的橫剖面視圖對應於第9A圖。如第9B圖中所描繪地，閘極211係設置於第二端子204B圖及連接至該第二端子204B之佈線215的週邊。進一步地，第一端子204A及連接至該第一端子204A之佈線214係設置於閘極211的週邊。
也就是說，第一端子204A及第二端子204B彼此並不互相重疊。閘極211係設置於包含其中不與第一端子204A重疊且不與第二端子204B重疊之區域上。進一步地，閘極211的一部分(末端部分)可與第一端子204A及第二端子204B的其中一者或二者重疊。
注意的是，例如在實施例2中所述的功率MOSFET 101之中，當具有高的熱傳導性之絕緣層係形成於基板200與第一端子204A及氧化物半導體層213之間時，可製造出具有高的熱阻之功率MOSFET 111B。
在第8圖以及第9A及9B圖中所描繪的氧化物半導體層213可使用與實施例2中所述之氧化物半導體層203相似的材料而形成。注意的是，在第8圖中所描繪的功率MOSFET 111A以及在第9A及9B圖中所描繪的功率MOSFET 111B中，閘極211僅形成於氧化物半導體層213的一表面側。因此，氧化物半導體層213的厚度係設定使得空乏層散佈於通道區之中，且當負電壓被施加至閘極211時，可使功率MOSFET 111B關閉。因為在此實施例中之閘極的數目係實施例2中所述之功率MOSFET 101的閘極數目之一半，所以在其中載子密度係高於或等於1×1016cm-3且低於或等於1×1020cm-3的情況中，空乏層的最大寬度係大於或等於7奈米且小於或等於677奈米。因此，可將n型氧化物半導體層213的厚度設定為大於或等於7奈米且小於或等於677奈米。進一步地，在其中載子密度係高於或等於1×1017cm-3且低於或等於1×1020cm-3的情況中，空乏層的最大寬度係大於或等於7奈米且小於或等於218奈米。在情況中，可將n型氧化物半導體層213的厚度設定為大於或等於7奈米且小於或等於218奈米。
注意的是，做為第8圖以及第9A及9B圖中所描繪之功率MOSFET的製造方法，可依據第8圖以及第9A及9B圖中所描繪的結構而適當地使用實施例2中所述之功率MOSFET的製造方法。
因為第8圖以及第9A及9B圖中所描繪之功率MOSFET的每一者均包含n型氧化物半導體層於通道區中，所以可降低導通電阻且可流過大量電流。然而，因為包含n型氧化物半導體層於通道區中之功率MOSFET係空乏型電晶體，所以電晶體係常態導通電晶體，其中即使在其中未施加電壓至其閘極的情況中，電流亦會流動。在此實施例中所述的功率MOSFET可在當施加負電壓至閘極211時關閉，以及可在當施加正電壓至閘極211時導通。因此，可使其中導通電阻低且大量電流可流過之功率MOSFET關閉。
(實施例4)
在此實施例中，將參照第10圖以及第11A至11D圖來敘述實施例1中所述之場效應電晶體102至104的製造方法。因為所有該等場效應電晶體102至104可具有相同的結構，所以在此，將說明場效應電晶體102做為實例。
在第10圖中所描繪的場效應電晶體102中，由導電層所形成的閘極251係設置於基板250上，閘極絕緣層252係設置於閘極251上，i型或實質i型氧化物半導體層253係設置於閘極絕緣層252上，由導電層所形成的第一端子254A及第二端子254B係設置以便覆蓋氧化物半導體層253的一部分，以及絕緣層255係設置以便覆蓋氧化物半導體層253、第一端子254A、及第二端子254B。
做為基板250，可適當地使用實施例2中所述之基板200。
閘極251可使用用於實施例2中所述之第一閘極201的任何材料而適當地形成。
閘極絕緣層252可使用用於實施例2中所述之閘極絕緣層202的任何材料而適當地形成。閘極絕緣層252的厚度可大於或等於50奈米且小於或等於500奈米。當閘極絕緣層252的厚度大時，可降低閘極漏電流。
氧化物半導體層253可使用如用於實施例2中之氧化物半導體層203的材料所述之金屬氧化物而形成。進一步地，可適當地使用具有非晶結構、多晶結構、或單晶結構之氧化物半導體。再者，可使用具有具備其中c軸與垂直於表面的方向約略平行之晶體的晶體結構。注意的是，因為氧化物半導體層253係i型或實質i型，所以載子密度係低於5×1014/cm3，較佳地低於1×1012/cm3，更佳地低於或等於1×1011/cm3。此外，較佳的是，用作施體之氫及氧缺乏小，且氫濃度係低於或等於1×1016/cm3。
場效應電晶體102包含之i型或實質i型氧化物半導體層於通道區中，該氧化物半導體層係藉由徹底去除氫而純化且其中氧缺乏被降低，以滿足化學計量的組成比；因而，截止狀態電流可小於或等於1×10-16A。換言之，電路可以以當場效應電晶體係在非導通狀態之中時被視為絕緣物的氧化物半導體層來予以設計。另一方面，當場效應電晶體係在導通狀態之中時，氧化物半導體層253的電流供應能力係預期會比藉由非晶矽所形成之半導體層的電流供應能力更高。因此，場效應電晶體102係增強型電晶體，其係以截止狀態中之極小漏電流而常態地關閉；因此，場效應電晶體102具有優異的開關特徵。
第一端子254A及第二端子254B可使用用於實施例2中之第一端子204A及第二端子204B的材料而適當地形成。
較佳地，絕緣層255係使用氧化物絕緣層而形成。做為氧化物絕緣層的典型實例，可給定氧化矽層、氮氧化矽層、或氧化鋁層。注意的是，絕緣層205可具有氧化物絕緣層及氮化物絕緣層之堆疊結構。做為氮化物絕緣層的典型實例，可給定氮化矽層、氧化氮化矽層、或氮化鋁層。在絕緣層255中，與氧化物半導體層253接觸的區域係使用氧化物絕緣層而形成；因而，可降低氧化物半導體層的氧缺乏且可滿足化學計量的組成比。
注意的是，場效應電晶體102可滿足各式各樣的模式，而無需受限於特定的結構。例如，可使用具有二或更多閘極之多重閘極結構。進一步地，可使用其中閘極電極係設置於通道區的上面以及下面的結構。注意的是，當閘極電極係設置於通道區的上面以及下面時，可使用其中二場效應電晶體係並聯連接於該處的結構。
在此，將參照第11A至11D圖來敘述第10圖中所描繪之場效應電晶體102的製造方法。
如第11A圖中所描繪地，閘極251係形成於基板250之上。其次，閘極絕緣層252係形成於閘極251之上。
閘極251可藉由實施例2中所述之第一閘極201的製造方法而適當地形成。閘極絕緣層252可藉由實施例2中所述之閘極絕緣層202的製造方法而適當地形成。因為i型或實質i型氧化物半導體係高度靈敏於介面狀態及介面電荷，所以閘極絕緣層252係透過微波的使用而藉由高密度電漿CVD所形成，以致可降低介面狀態密度且可獲得有利的介面特徵。
注意的是，基板200係加熱於當形成閘極絕緣層252時，包含於閘極絕緣層252中之氫、水、氫氧基、氫化物、或其類似物可藉以降低。
在其中閘極絕緣層252係藉由濺鍍法而形成的情況中，閘極絕緣層252係較佳地形成於當為了要降低包含在閘極絕緣層252中之氫、水、氫氧基、氫化物、或其類似物而去除留在處理室中之氫、水、氫氧基、氫化物或其類似物時。誘捕真空泵係較佳地使用以去除留在處理室中之氫、水、氫氧基、氫化物、或其類似物。做為誘捕真空泵的實例，可給定低溫泵、離子泵、或鈦昇華泵。進一步地，可使用設置有冷凝管之渦輪泵以供排氣單元之用。
當使用以形成閘極絕緣層252之濺鍍氣體的純度係高於或等於6N(99.9999%)，較佳地高於或等於7N(99.99999%)(亦即，離質濃度係低於或等於1 ppm，較佳地低於或等於0.1 ppm)時，可降低包含於閘極絕緣層252中的氫、水、氫氧基、氫化物、或其類似物。
接著，如第11B圖中所描繪地，氧化物半導體層253A係形成於閘極絕緣層202之上。氧化物半導體層253A可藉由印刷法、噴墨法、或其類似方法而形成。選擇性地，島狀氧化物半導體層253A可以以此方式而形成，亦即，氧化物半導體層係藉由濺鍍法、CVD法、塗佈法、脈波雷射沈積法、或其類似方法而形成於閘極絕緣層252之上，且該氧化物半導體層係透過以光微影術步驟而形成為罩幕之阻體的使用來加以蝕刻。
氧化物半導體層的載子密度根據諸如源氣體及靶極之氫濃度及氧濃度，用於沈積之材料，或材料之組成的沈積情形。當使氧化物半導體層的氫濃度減低，或氧化物半導體層的氧濃度增加且氧缺乏降低時，該氧化物半導體層變成i型或實質i型。在此實施例中，因為其中將氧化物半導體層處理成為i型或實質i型氧化物半導體層的處理係執行於稍後的步驟中，所以氧化物半導體層253A可為i型或n型。
基板係加熱於其中氧化物半導體層係藉由濺鍍法而形成的情況中，包含於氧化物半導體層之中之諸如氫、水、氫氧基、或氫化物的雜質可藉以降低。進一步地，晶體成長可在第一熱處理中增進。
在其中氧化物半導體層係藉由濺鍍法而形成的情況中，在金屬氧化物靶極中之金屬氧化物的相對密度係高於或等於80%，較佳地高於或等於95%，更佳地高於或等於99.9%，因而可降低氧化物半導體層中的雜質濃度；因此，可獲得具有優異電性特徵及高可靠度的電晶體。
進一步地，當預加熱處理係執行於氧化物半導體層的形成之前時，可去除留在濺鍍設備的內壁上、靶極的表面上、或靶極材料中之氫、水、氫氧基、氫化物、或其類似物，以致可降低包含於氧化物半導體層中之諸如氫、水、氫氧基、或氫化物之雜質。
例如，在閘極絕緣層252中，於氧化物半導體層的形成之前、形成期間、或形成之後，較佳地使用誘捕真空泵以供去除留在濺鍍設備中之氫、水、氫氧基、氫化物、或其類似物。因而，可抽空氫、水、氫氧基、氫化物、或其類似物，且可降低包含於氧化物半導體層中之氫、水、氫氧基、氫化物、或其類似物的濃度。
接著，執行第一熱處理，使得包含於氧化物半導體層253A中之諸如氫、水、氫氧基、或氫化物的雜質被去除。也就是說，至少可執行脫水或脫氫。注意的是，在氧化物半導體層253A中之氧缺乏亦係執行於第一熱處理中。在第11C圖中，諸如氫、水、氫氧基、或氫化物之雜質係藉由第一熱處理而予以去除的氧化物半導體層係稱為氧化物半導體層253B。
第一熱處理之溫度係高於或等於400℃且低於或等於750℃，較佳地高於或等於400℃且低於基板的應變點。使用於第一熱處理之熱處理設備並未受限於特殊的設備，且該設備可設置有用以藉由來自諸如電阻加熱元件之加熱元件的熱輻射或熱傳導而加熱將被處理之物件的裝置。例如，可使用電爐，或諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備之快速熱退火(RTA)設備。LRTA設備係用以藉由來自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈之燈所發射出的光(電磁波)輻射而加熱將被處理之物件的設備。GRTA係用以使用高溫氣體而熱處理的設備。
較佳地，在第一熱處理中，氫、水、氫氧基、氫化物或其類似物不應包含於氮氣或諸如氦、氖、或氬之稀有氣體中。選擇性地，所引入至熱處理設備內之氮氣或諸如氦、氖、或氬之稀有氣體的純度係較佳地高於或等於6N(99.9999%)，更佳地高於或等於7N(99.99999%)(也就是說，雜質濃度係低於或等於1 ppm，較佳地低於或等於0.1 ppm)。
進一步地，在第一熱處理中，在爐內之氛圍可在增加溫度時為氮氛圍，且該氛圍可在執行冷卻時被切換至氧氛圍。當在氮氛圍中的脫水或脫氫之後將氛圍切換至氧氛圍時，可供應氧至氧化物半導體層之內、可降低氫濃度、且可供應氧至氧化物半導體層中之氧缺乏；因而，可形成i型或實質i型氧化物半導體層。
進一步地，根據第一熱處理的情形或氧化物半導體層的材料，可使氧化物半導體層253A晶體化為包含晶體之氧化物半導體層。例如，在某些情況中，可形成包含具備90%或更高，或80%或更高的晶體度之晶體的氧化物半導體層。
根據第一熱處理的情形或氧化物半導體層的材料，在某些情況中，具有具備其中c軸係與垂直於表面之方向約略平行的晶體之晶體結構的氧化物半導體層係形成於非晶氧化物半導體層的表面部分上。
注意的是，第一熱處理可在形成第一端子及第二端子於氧化物半導體層上之後予以執行。
在此，基板係引入至電爐之內，且熱處理係執行於450℃之諸如氮或稀有氣體的惰性氣體氛圍中，一小時。
接著，如第11C圖中所描繪地，形成用作源極電極及汲極電極的第一端子254A及第二端子254B。
第一端子254A及第二端子254B可以以與實施例2中所述之第一端子204A及第二端子204B的方式相似之方式而形成。
接著，如第11D圖中所描繪地，絕緣層255係形成於閘極絕緣層252、氧化物半導體層253B、第一端子254A、及第二端子254B之上。絕緣層255可藉由濺鍍法、CVD法、印刷法、塗佈法、或其類似方法而形成。注意的是，當氧化矽層係藉由濺鍍法而形成為絕緣層255時，可自氧化矽層供應氧至氧缺乏，該氧缺乏係產生於第一熱處理中且包含於氧化物半導體層253A之中；因此，可降低用作施體之氧缺乏，且可獲得滿足化學計量組成比的結構。因而，可形成i型或實質i型氧化物半導體層253。
其次，執行第二熱處理(較佳地，高於或等於200℃且低於或等於400℃，例如高於或等於250℃且低於或等於350℃)於氮氣氛圍中或氧氣氛圍中。第二熱處理可在形成保護絕緣層或平坦化絕緣層於絕緣層255上之後予以執行。藉由此熱處理，可自使用氧化物絕緣層所形成之絕緣層255供應氧至氧缺乏，該氧缺乏係產生於第一熱處理中且包含於氧化物半導體層之中；因此，可降低用作施體之氧缺乏，且可獲得滿足化學計量組成比的結構。因此，可形成更i型或實質i型的氧化物半導體層253。
在此實施例中，該第二熱處理係執行於250℃的氮氛圍中，一小時。
進一步地，可執行熱處理於高於或等於100℃且低於或等於200℃的空氣中，大於或等於1小時且短於或等於30小時。場效應電晶體的可靠度可藉由該熱處理而增加。
透過上述步驟，可製造出包含i型或實質i型氧化物半導體層於通道區之中且具有極小的截止狀態電流之增強型場效應電晶體102。
(實施例5)
第12圖係半導體裝置之一實施例，其中將實施例1至3之任一者中所述之功率元件使用於保護元件。該保護元件作用使得當輸入過電壓至電源端子時，電流流過保護元件之功率元件且過電流並不流過將被保護的電路。將被保護之電路包含具有低的耐壓且會由於過電壓之施加而被破壞的任何電路。在此實施例中，將使用實施例1及2中所述之具有四端子的功率MOSFET做為功率元件之實例來加以說明。
第12圖係半導體裝置，包含功率MOSFET 501、控制電路502、將被保護的電路503、輸入端子504、及輸出端子505。控制電路502藉由偵測被施加至輸入端子504或輸出端子505之過電壓，而控制用作保護元件之功率MOSFET 501的操作。
第13圖係控制電路502的詳細圖式。控制電路502包含過電壓偵測電路511、反相器512、正電源513、開關電晶體514、515及516、電容器517、負電壓產生電路518、振盪器電路519、分壓器電路520、延遲電路521、及AND電路522。正電源513對應於實施例1中之高壓產生源108。開關電晶體514、515、及516分別對應於實施例1中之場效應電晶體102、103、及104。電容器517對應於實施例1中之電容器105。負電壓產生電路518對應於電施例1中之低壓產生源109。振盪器電路519、分壓器電路520、延遲電路521、及AND電路522對應於實施例1中之更新控制電路107。注意的是，控制電路502的結構並未受限於此結構。
其次，將敘述第13圖中之控制電路502及功率MOSFET 501的操作。過電壓偵測電路511係操作於其中超過正常電源供應電壓之過電壓被輸入至輸入端子504的情況中之電路。在此實施例中，過電壓偵測電路511具有在其中過電壓被輸入的情況中輸出具有高電位之脈波的功能。
過電壓偵測電路511的輸出端子係連接至開關電晶體514之閘極端子及反相器512之輸入端子。反相器512的輸出端子係連接至開關電晶體515的閘極端子。因此，當輸入過電壓時，開關電晶體514導通，功率MOSFET 501的閘極端子被連接至正電源513，且功率MOSFET 501導通。因而，電流自輸入端子504流至輸出端子505，且過電壓被阻止流過第12圖中之將被保護的電路503。
當未施加過電壓時，來自過電壓偵測電路511的輸出低；因此，開關電晶體514係在截止狀態，且開關電晶體515係在導通狀態。負電壓產生電路518包含第17圖中之電荷泵電路及其類似物，以產生負電壓。
因為保護電路並非頻繁地操作，所以就功率消耗而言，恆常地供給大量的電流並不適當。因而，就降低功率消耗而言，透過小的電量之使用而充電電容器517係有效的。因此，功率消耗可以以此方式而降低，亦即，電容器517係透過開關電晶體516而藉由負電壓產生電路518來予以間歇地充電。
其中在振盪器電路519中所產生之振盪信號的信號係藉由分壓器電路520來予以畫分，且畫分之信號係供應至開關電晶體516的閘極端子。也就是說，分壓器電路520之輸出端子的其中一者係連接至AND電路522的第一輸入端子。該分壓器電路520之輸出端子的另一者係透過延遲電路521而連接至AND電路522的第二輸入端子。因此，可獲得具有脈波寬度相等於延遲電路521之延遲時間且週期相似於分壓器電路520之輸出的脈波。透過該脈波的使用，可控制開關電晶體516的閘極端子。
做為振盪器電路519，可使用諸如環形振盪器之通用的振盪器電路，但並未受限於此。進一步地，可使用正反器以供分壓器電路520之用。做為延遲電路521，可使用利用反相器之電路、利用CR延遲電路之電路、或其類似電路，但並未特別地受限於此。再者，脈波可藉由其他方法而產生。
因此，負電壓係保持於電容器517中，且當過電壓並未被施加時，該負電壓係透過開關電晶體515而施加至功率MOSFET 501。在施加負電壓至功率MOSFET 501的閘極端子之期間，功率MOSFET 501係在截止狀態中；因而，電流並不流動。
第14圖係半導體裝置，其中功率MOSFET及將被保護之電路係串聯連接。與第12圖不同地，當過電壓被施加至輸入端子時，功率MOSFET 601係關閉且對於將被保護的電路603之過電壓的施加會被阻止。
第14圖中所示之半導體裝置包含功率MOSFET 601、控制電路602，將被保護的電路603、輸入端子604、及輸出端子605。控制電路602藉由偵測被施加至輸入端子604或輸出端子605的過電壓而控制用作保護元件的功率MOSFET 601。
第15圖係控制電路602的詳細圖式。控制電路602包含過電壓偵測電路611、反相器612、正電源613、開關電晶體614、615、及616、電容器617、負電壓產生電路618、振盪器電路619、分壓器電路620、延遲電路621、及AND電路622。正電源613對應於實施例1中之高壓產生源108。開關電晶體614、615、及616分別對應於實施例1中之場效應電晶體103、102、及104。電容器617對應於實施例1中之電容器105。負電壓產生電路618對應於實施例1中之低壓產生源109。振盪器電路619、分壓器電路620、延遲電路621、及AND電路622對應於實施例1中之更新控制電路107。注意的是，控制電路602的結構並未受限於此結構。
接著，將敘述第15圖中之控制電路602及功率MOSFET 601的操作。過電壓偵測電路611係操作於其中超過正常電源供應電壓之過電壓被輸入至輸入端子604的情況中之電路。在此實施例中，過電壓偵測電路611具有在其中過電壓被輸入於此實施例中之情況中輸出具有高電位之脈波的功能。
過電壓偵測電路611的輸出端子係連接至開關電晶體615的閘極端子及反相器612。反相器612的輸出端子係連接至開關電晶體614的閘極端子。因此，當輸入過電壓至輸入端子604，開關電晶體615導通、功率MOSFET 601的閘極端子被連接至負電壓產生源618，且功率MOSFET 601關閉。因而，輸入端子604及將被保護的電路603係斷接的，且過電壓被阻止流過將被保護的電路603。負電壓產生電路618包含第17圖中之電荷泵電路及其類似物，以產生負電壓。
當未施加過電壓時，過電壓偵測電路611的輸出低；因此，開關電晶體615係關閉，開關電晶體614係開啟，且功率MOSFET 601的閘極端子連接至電容器617。因為來自正電源的正電壓係保持電容器617(將於稍後說明)中，所以功率MOSFET 601係在導通狀態中。
因為保護電路並非頻繁地操作，所以就功率消耗而言，恆常地供給大量的電流並不適當。因而，就降低功率消耗而言，電容器617以小的電量而充電係有用的。因此，功率消耗可以以此方式而降低，亦即，電容器617係透過開關電晶體616而藉由正電源613來予以間歇地充電。
其中在振盪器電路619中所產生之振盪信號的信號係藉由分壓器電路620來予以畫分，且畫分之信號係供應至開關電晶體616的閘極端子。也就是說，分壓器電路620之輸出端子的其中一者係連接至AND電路622的第一輸入端子。該分壓器電路620之輸出端子的另一者係透過延遲電路621而連接至AND電路622的第二輸出端子。因此，可獲得具有脈波寬度相等於延遲電路621之延遲時間且週期相似於分壓器電路620之輸出的脈波。透過該脈波的使用，可控制開關電晶體616的閘極端子。
做為振盪器電路619，可使用諸如環形振盪器之通用的振盪器電路，但並未受限於此。進一步地，可使用正反器供分壓器電路620之用。做為延遲電路621，可使用利用反相器之電路、利用CR延遲電路之電路、或其類似電路，但並未特別地受限於此。再者，脈波可藉由其他方法而產生。
因此，正電壓係保持於電容器617中，且當過電壓並未被施加時，該正電壓係透過開關電晶體614而施加至功率MOSFET 601。在施加正電壓至功率MOSFET 601的閘極端子之期間，功率MOSFET 601係在導通狀態中；因此，輸入端子604與第14圖中之將被保護的電路603係彼此互相連接。
第16圖係過電壓偵測電路511及611之結構的實例。在第16圖中，包含其中電晶體701至705係二極體連接之二極體鏈、電晶體707、電阻器706、及反相器708。當二極體鏈包含串聯連接之n個電晶體且電晶體的臨限電壓係Vth時，則n係設定使得滿足正常操作電壓＜nVth。電晶體701至705係導通於當過電壓被施加時，且因此，電流流過二極體鏈。當電晶體705導通時，電晶體707亦會導通，且高電位係自反相器708的輸出而予以輸出。
在此實施例中，使用常態導通之功率MOSFET做為保護元件，其包含具備寬的能隙之氧化物半導體層於通道區之中；因此，可防止由於過電壓的施加之半導體裝置的破壞。
(實施例6)
在此實施例中，將敘述上述實施例中所描述之功率裝置的應用。例如，可使用上述實施例中所描述之功率裝置的半導體裝置於諸如可顯示影像之電腦顯示器的電子裝置中的電池保護電路，以及設置用於以來自固定電源之功率所驅動之電磁爐或車輛(例如，腳踏車)的電磁保護電路。
將參照第18A至18C圖來敘述其係作用為保護電路的功率裝置之半導體裝置的實例。
第18A圖描繪電磁爐1000做為用作保護電路之半導體裝置的應用實例。電磁爐1000藉由使用由流過線圈單元1001之電流所產生的電磁感應來加熱烤盤及其類似物。電磁爐1000包含：電池1002，用以供應要流過線圈單元1001的電流；半導體裝置1003，用作保護電路；以及太陽能電池1004，用以充電該電池1002。雖然太陽能電池1004係描繪為要充電第18A圖中之電池1002的裝置，但電池1002可藉由另一裝置來予以充電。用作保護電路之半導體裝置1003可減少過電壓對電池1002的施加，且因此，當保護電路未操作時，可降低功率消耗。
第18B圖描繪電動腳踏車1010做為用作保護電路之半導體裝置的應用實例。當電流流過馬達單元1011時，電動腳踏車1010獲得動力。電動腳踏車1010包含：電池1012，用以供應電流過馬達單元1011的電流；以及半導體裝置1013，用作保護電路。雖然要充電電池1012的裝置並未被特別地描繪於第18B圖之中，但電池1012可藉由額外所配置之發電機或其類似物來予以充電。用作保護電路之半導體裝置1013可減少充電中之過電壓對電池1012的施加，且因此，當保護電路未操作時，可降低功率消耗。注意的是，雖然腳踏板係描繪於第18B圖之中，但腳踏板無需一定要被設置。
第18C圖描繪電動車1020做為用作保護電路之半導體裝置的應用實例。當電流流過馬達單元1021時，電動車1020獲得動力。此外，電動車1020包含：電池1022，用以供應要流過馬達單元1021的電流；以及半導體裝置1023，用作保護電路。雖然要充電電池1022的裝置並未被特別地描繪於第18C圖之中，但電池1022可藉由額外所配置之發電機或其類似物來予以充電。用作保護電路之半導體裝置1023可減少充電中之過電壓對電池1022的施加，且因此，當保護電路未操作時，可降低功率消耗。
注意的是，在此實施例中，參照圖式而描述於此實施例之中者可適當地與其他實施例中所描述者自由地結合，或可適當地以其他實施例中所描述者來予以置換。
此申請案係根據2010年1月22日在日本專利局所申請之日本專利申請案序號2010-012627，該申請案之全部內容係結合於本文以供參考。
100，502，602．．．控制電路
101，101A，101B，111A，111B，501，601．．．功率MOSFET
102，103，104．．．場效應電晶體
105，401，517，617．．．電容器
106，511，611．．．過電壓偵測電路
107．．．更新控制電路
108．．．高壓產生源
109．．．低壓產生源
110，121．．．功率元件
200，250．．．基板
201，201A，206，206A，211，251．．．閘極
202，212，252．．．閘極絕緣層
203，213，253，253A，253B．．．氧化物半導體層
204A，204B，254A，254B．．．端子
205，255．．．絕緣層
208．．．區域
209．．．偏置區
214，215．．．佈線
503，603．．．電路
504，604．．．輸入端子
505，605．．．輸出端子
512，612，708．．．反相器
513，613．．．正電源
514，515，516，614，615，616．．．開關電晶體
518，618．．．負電壓產生電路
519，619．．．振盪器電路
520，620．．．分壓器電路
521，621．．．延遲電路
522，622．．．AND電路
701～707．．．電晶體
1000．．．電磁爐
1001．．．線圈單元
1002，1012，，1022．．．電池
1003，1013，1023．．．半導體裝置
1004．．．太陽能電池
1010．．．電動腳踏車
1011，1021．．．馬達單元
1020．．．電動車
在附圖中：
第1圖係等效電路圖，描繪本發明之一電施例之半導體裝置；
第2A至2C圖各係等效電路圖，描繪本發明一實施例之半導體裝置；
第3A至3C圖各係等效電路圖，描繪本發明一實施例之半導體裝置；
第4A及4B圖各係等效電路圖，描繪本發明一實施例之半導體裝置；
第5A及5B圖係橫剖面視圖及頂視圖，描繪本發明一實施例之半導體裝置；
第6A及6B圖各係橫剖面視圖，描繪本發明一實施例之半導體裝置；
第7A至7D圖係橫剖面視圖，描繪本發明一實施例之半導體裝置的製造步驟；
第8圖係橫剖面視圖，描繪本發明一實施例之半導體裝置；
第9A及9B圖係橫剖面視圖及頂視圖，描繪本發明一實施例之半導體裝置；
第10圖係橫剖面視圖，描繪本發明一實施例之半導體裝置；
第11A至11D圖係橫剖面圖，描繪本發明一實施例之半導體裝置的製造步驟；
第12圖係等效電路圖，描繪本發明一實施例之半導體裝置；
第13圖係等效電路圖，描繪本發明一實施例之半導體裝置；
第14圖係等效電路圖，描繪本發明一實施例之半導體裝置；
第15圖係等效電路圖，描繪本發明一實施例之半導體裝置；
第16圖係等效電路圖，描繪本發明一實施例之半導體裝置；
第17圖係等效電路圖，描繪本發明一實施例之半導體裝置；以及
第18A至18C圖描繪電子裝置。
100．．．控制電路
102．．．場效應電晶體
103．．．場效應電晶體
104．．．場效應電晶體
105．．．電容器
106．．．過電壓偵測電路
107．．．更新控制電路
108．．．高壓產生源
109．．．低壓產生源
110．．．功率元件

Claims (18)

  1. 一種半導體裝置，包含：第一電壓產生源；第一電晶體，包含第一閘極、第一端子、及第二端子，該第一端子係連接至該第一電壓產生源；第二電晶體，包含第二閘極、第三端子、及第四端子，該第三端子係連接至該第二端子；功率元件，包含第三電晶體，該第三電晶體包含第三閘極、第五端子、及第六端子，該第三閘極係連接至該第二端子及該第三端子；第四電晶體，包含第四閘極、第七端子、及第八端子，該第七端子係連接至該第四端子；第二電壓產生源，係連接至該第八端子；過電壓偵測電路，係連接至該第一閘極及該第二閘極；以及電容器，係連接至該第四端子及該第七端子，其中該功率元件係設置使得當電壓不被施加至該第三閘極時，電流流動於該第五端子與該第六端子之間，其中該第三電晶體包含：該第三閘極；氧化物半導體層，與該第三閘極重疊，而第一絕緣層介於其間；以及該第五端子及該第六端子電連接至該氧化物半導體層；以及 其中該氧化物半導體層包含銦、鋅、及氧。
  2. 一種半導體裝置，包含：第一電壓產生源；第一電晶體，包含第一閘極、第一端子、及第二端子，該第一端子係連接至該第一電壓產生源；第二電晶體，包含第二閘極、第三端子、及第四端子，該第三端子係連接至該第二端子；功率元件，包含第三電晶體，該第三電晶體包含第三閘極、第五端子、及第六端子，該第三閘極係連接至該第二端子及該第三端子；第二電壓產生源，係連接至該第四端子；以及過電壓偵測電路，係連接至該第一閘極及該第二閘極，其中該功率元件係設置使得當電壓不被施加至該第三閘極時，電流流動於該第五端子與該第六端子之間，其中該第三電晶體包含：該第三閘極；氧化物半導體層，與該第三閘極重疊，而第一絕緣層介於其間；以及該第五端子及該第六端子電連接至該氧化物半導體層；以及其中該氧化物半導體層包含銦、鋅、及氧。
  3. 如申請專利範圍第2項之半導體裝置，其中該第三電晶體進一步包含第四閘極，該第四閘極係連接至該第二端子、該第三端子、及該第三閘極。
  4. 如申請專利範圍第2項之半導體裝置，進一步包含：第四電晶體，包含第四閘極、第七端子、及第八端子；以及電容器，其中該第七端子係連接至該第四端子及該電容器，其中該第八端子係連接至該第二電壓產生源，且其中該第四端子係透過該第四電晶體而連接至該第二電壓產生源。
  5. 如申請專利範圍第2項之半導體裝置，其中當電壓不被分別施加至該第一閘極及該第二閘極的每一者時，電流不流動於該第一電晶體及該第二電晶體的每一者之中。
  6. 一種半導體裝置，包含：第一電壓產生源；第一電晶體，包含第一閘極、第一端子、及第二端子，該第一端子係連接至該第一電壓產生源；第二電晶體，包含第二閘極、第三端子、及第四端子，該第三端子係連接至該第二端子；功率元件，包含第三電晶體，該第三電晶體包含第三閘極、第五端子、及第六端子，該第三閘極係連接至該第二端子及該第三端子；第四電晶體，包含第四閘極、第七端子、及第八端子，該第七端子係連接至該第四端子；電容器，係連接至該第四端子及該第七端子；第二電壓產生源，係連接至該第八端子； 過電壓偵測電路，係連接至該第一閘極及該第二閘極；以及更新控制電路，係連接至該第四閘極，其中該功率元件係設置使得當電壓不被施加至該第三閘極時，電流流動於該第五端子與該第六端子之間，其中該第三電晶體包含：該第三閘極；氧化物半導體層，與該第三閘極重疊，而第一絕緣層介於其間；以及該第五端子及該第六端子電連接至該氧化物半導體層；以及其中該氧化物半導體層包含銦、鋅、及氧。
  7. 如申請專利範圍第1或6項之半導體裝置，其中該第三電晶體進一步包含第五閘極，該第五閘極係連接至該第二端子、該第三端子、及該第三閘極。
  8. 如申請專利範圍第1、2、和6項中任一項之半導體裝置，其中該第一電壓產生源係正電壓產生源，且其中該第二電壓產生源係負電壓產生源。
  9. 如申請專利範圍第1、2、和6項中任一項之半導體裝置，其中該第一電壓產生源係負電壓產生電路，且其中該第二電壓產生源係正電壓產生電路。
  10. 如申請專利範圍第2或6項之半導體裝置，進一 步包含反相器，其中該第二閘極係透過該反相器而連接至該過電壓偵測電路。
  11. 如申請專利範圍第1或6項之半導體裝置，其中當電壓不被分別施加至該第一閘極、該第二閘極、及該第四閘極的每一者時，電流不流動於該第一電晶體、該第二電晶體、及該第四電晶體的每一者之中。
  12. 如申請專利範圍第6項之半導體裝置，其中該更新控制電路包含：振盪器電路；分頻器電路，係連接至該振盪器電路；延遲電路，係連接至該分頻器電路；以及AND電路，包含第一輸入端子、第二輸入端子、及輸出端子，其中該第一輸入端子係連接至該分頻器電路，其中該第二輸入端子係連接至該延遲電路，且其中該輸出端子係連接至該第四閘極。
  13. 如申請專利範圍第1、2、和6項中任一項之半導體裝置，其中該第一絕緣層在該第三閘極之上，其中該氧化物半導體層在該第一絕緣層之上，以及其中該第五端子及該第六端子在該氧化物半導體層之上。
  14. 如申請專利範圍第13項之半導體裝置，其中該第 三電晶體進一步包含：第二絕緣層，在該第五端子及該第六端子之上；以及第五閘極，在該第三閘極之上，而該第二絕緣層介於其間。
  15. 如申請專利範圍第14項之半導體裝置，其中該第五閘極部分重疊該第五端子且不重疊該第六端子。
  16. 如申請專利範圍第14項之半導體裝置，其中該第五閘極不重疊該第五端子及該第六端子。
  17. 如申請專利範圍第1、2、和6項中任一項之半導體裝置，其中該第三電晶體包含：該第五端子；該氧化物半導體層，在該第五端子之上；該第六端子，在該氧化物半導體層之上；該第一絕緣層，在該第六端子之上；以及該第三閘極，在該第一絕緣層之上，其中該第三閘極係設置於該第五端子與該第六端子之間的區域中。
  18. 如申請專利範圍第1到6項中任一項之半導體裝置，其中該氧化物半導體層包含鎵。
TW100101094A 2010-01-22 2011-01-12 半導體裝置 TWI556576B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010012627 2010-01-22

Publications (2)

Publication Number Publication Date
TW201220687A TW201220687A (en) 2012-05-16
TWI556576B true TWI556576B (zh) 2016-11-01

Family

ID=44306651

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100101094A TWI556576B (zh) 2010-01-22 2011-01-12 半導體裝置
TW105124149A TWI605567B (zh) 2010-01-22 2011-01-12 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105124149A TWI605567B (zh) 2010-01-22 2011-01-12 半導體裝置

Country Status (5)

Country Link
US (4) US8344788B2 (zh)
JP (12) JP5570441B2 (zh)
KR (2) KR101829309B1 (zh)
TW (2) TWI556576B (zh)
WO (1) WO2011089841A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101829309B1 (ko) * 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012014952A1 (en) 2010-07-27 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR101856722B1 (ko) 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
US8643007B2 (en) 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5886128B2 (ja) * 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
JP5947099B2 (ja) 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
CN102842885B (zh) * 2011-06-22 2017-07-21 富泰华工业（深圳）有限公司 保护电路及具有保护电路的电子装置
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9331689B2 (en) 2012-04-27 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit and semiconductor device including the same
US9312390B2 (en) 2012-07-05 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Remote control system
WO2014065343A1 (en) * 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
KR20210079411A (ko) * 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6541398B2 (ja) 2014-04-11 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US10355475B2 (en) 2014-08-15 2019-07-16 Navitas Semiconductor, Inc. GaN overvoltage protection circuit
WO2016079639A1 (ja) * 2014-11-20 2016-05-26 株式会社半導体エネルギー研究所 半導体装置、回路基板および電子機器
KR102315333B1 (ko) 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2017055338A (ja) * 2015-09-11 2017-03-16 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN110730984B (zh) * 2017-06-08 2021-12-03 夏普株式会社 有源矩阵基板和显示装置
JP6878173B2 (ja) * 2017-06-26 2021-05-26 株式会社ジャパンディスプレイ 半導体装置
TWI653799B (zh) 2017-09-27 2019-03-11 瑞昱半導體股份有限公司 能夠避免過電壓之損害的電路
CN112041776B (zh) 2018-01-24 2022-06-07 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
US11063465B2 (en) * 2018-01-30 2021-07-13 Novatel Inc. Switching mode front end surge protection circuit
TWI660564B (zh) 2018-06-01 2019-05-21 杰力科技股份有限公司 電壓轉換電路及其控制電路
JP7122872B2 (ja) * 2018-06-06 2022-08-22 株式会社ジャパンディスプレイ 半導体装置
KR102098492B1 (ko) * 2018-09-10 2020-04-08 동국대학교 산학협력단 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 다이오드
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
WO2020240331A1 (ja) 2019-05-31 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および当該半導体装置を備えた無線通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367180A (en) * 1990-08-10 1994-11-22 Fuji Xerox Co., Ltd. Thin-film semiconductor device with field plate
USRE38319E1 (en) * 1998-01-24 2003-11-18 Winbond Electronics Corporation Dual-node capacitor coupled MOSFET for improving ESD performance
US6795286B2 (en) * 2000-06-30 2004-09-21 Intel Corporation RC-timer circuit to reduce current leakage in future semiconductor processes

Family Cites Families (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0346277A (ja) * 1989-07-14 1991-02-27 Hitachi Ltd 半導体装置およびその製造方法
JP3286843B2 (ja) * 1990-04-11 2002-05-27 セイコーエプソン株式会社 液晶パネル
JP3024620B2 (ja) * 1990-04-11 2000-03-21 セイコーエプソン株式会社 液晶パネルの製造方法
JP2502787B2 (ja) * 1990-04-27 1996-05-29 シャープ株式会社 Ｍｏｓ型薄膜トランジスタの製造方法
JPH04106938A (ja) * 1990-08-27 1992-04-08 Nec Corp 薄膜電界効果型トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JP3019650B2 (ja) * 1993-02-08 2000-03-13 カシオ計算機株式会社 フォトセンサ
US5402081A (en) * 1993-10-12 1995-03-28 Advanced Micro Devices, Inc. Input buffer circuit with improved speed performance
US5510747A (en) * 1993-11-30 1996-04-23 Siliconix Incorporated Gate drive technique for a bidirectional blocking lateral MOSFET
JP4293434B2 (ja) 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
WO1996022616A1 (en) 1995-01-19 1996-07-25 Litton Systems (Canada) Limited Flat panel imaging device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3441238B2 (ja) * 1995-06-02 2003-08-25 株式会社東芝 出力回路
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3368124B2 (ja) * 1995-10-26 2003-01-20 キヤノン株式会社 過充電防止回路
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2785801B2 (ja) * 1996-04-05 1998-08-13 日本電気株式会社 多結晶シリコン薄膜トランジスタおよびその製造方法
JP3298483B2 (ja) * 1997-12-24 2002-07-02 日本電気株式会社 高耐圧ｍｏｓｆｅｔの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4850326B2 (ja) 1999-03-26 2012-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6399988B1 (en) 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001251772A (ja) * 2000-03-03 2001-09-14 Tokin Corp 半導体双方向スイッチ素子を用いた充放電保護装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002151700A (ja) 2000-11-15 2002-05-24 Fujitsu Ltd 薄膜トランジスタ
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3987303B2 (ja) * 2001-06-06 2007-10-10 株式会社半導体エネルギー研究所 表示装置
JP2003008024A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び半導体装置及び表示装置
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004087682A (ja) 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
JP4085762B2 (ja) * 2002-09-20 2008-05-14 セイコーエプソン株式会社 半導体薄膜の製造方法、半導体装置の製造方法及び薄膜トランジスタの製造方法
US6867957B1 (en) * 2002-10-09 2005-03-15 Pericom Semiconductor Corp. Stacked-NMOS-triggered SCR device for ESD-protection
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004226890A (ja) 2003-01-27 2004-08-12 Fujitsu Display Technologies Corp 液晶表示装置とその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4543315B2 (ja) 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887646B2 (ja) 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5427340B2 (ja) 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5111758B2 (ja) * 2005-12-19 2013-01-09 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
US7314801B2 (en) * 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP2007200817A (ja) 2006-01-30 2007-08-09 Furukawa Electric Co Ltd:The 電源用スイッチング装置
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4761454B2 (ja) 2006-02-23 2011-08-31 セイコーインスツル株式会社 充放電保護回路および電源装置
JP5167560B2 (ja) 2006-03-31 2013-03-21 日本化薬株式会社 電界効果トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007287732A (ja) * 2006-04-12 2007-11-01 Mitsubishi Electric Corp 薄膜トランジスタ、その製造方法、及び表示装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI336945B (en) 2006-06-15 2011-02-01 Au Optronics Corp Dual-gate transistor and pixel structure using the same
KR101217555B1 (ko) * 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2008149873A1 (en) * 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP2009010142A (ja) * 2007-06-27 2009-01-15 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体で構成されたｈｆｅｔおよびその製造方法
JP4682173B2 (ja) 2007-07-12 2011-05-11 株式会社日立製作所 電圧駆動型半導体素子のドライブ回路及びインバータ装置
US7626790B2 (en) * 2007-10-05 2009-12-01 Smartech Worldwide Limited Electrostatic discharge protection for a circuit capable of handling high input voltage
JP5561899B2 (ja) 2007-10-19 2014-07-30 キヤノン株式会社 表示装置の製造方法
JP2009117619A (ja) 2007-11-06 2009-05-28 Idemitsu Kosan Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009200891A (ja) * 2008-02-22 2009-09-03 Fuji Electric Holdings Co Ltd ゲート駆動回路
JP5388632B2 (ja) * 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP2010003766A (ja) * 2008-06-18 2010-01-07 Fujifilm Corp 電磁波検出素子
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20110050580A (ko) * 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8384439B2 (en) * 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101800852B1 (ko) * 2009-11-20 2017-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8422180B2 (en) * 2009-12-17 2013-04-16 Faraday Technology Corp. High-voltage-tolerant ESD clamp circuit with low leakage current fabricated by low-voltage CMOS process
KR101829309B1 (ko) 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US9466618B2 (en) * 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367180A (en) * 1990-08-10 1994-11-22 Fuji Xerox Co., Ltd. Thin-film semiconductor device with field plate
USRE38319E1 (en) * 1998-01-24 2003-11-18 Winbond Electronics Corporation Dual-node capacitor coupled MOSFET for improving ESD performance
US6795286B2 (en) * 2000-06-30 2004-09-21 Intel Corporation RC-timer circuit to reduce current leakage in future semiconductor processes

Also Published As

Publication number Publication date
WO2011089841A1 (en) 2011-07-28
JP2022167961A (ja) 2022-11-04
JP5893681B2 (ja) 2016-03-23
JP2011172217A (ja) 2011-09-01
JP2014209650A (ja) 2014-11-06
JP6419890B2 (ja) 2018-11-07
JP6596556B2 (ja) 2019-10-23
JP5570441B2 (ja) 2014-08-13
JP2014042070A (ja) 2014-03-06
JP6148368B2 (ja) 2017-06-14
JP2014209648A (ja) 2014-11-06
JP2023014114A (ja) 2023-01-26
JP5128000B1 (ja) 2013-01-23
JP7130810B2 (ja) 2022-09-05
JP6002176B2 (ja) 2016-10-05
JP5493049B2 (ja) 2014-05-14
JP7460313B2 (ja) 2024-04-02
US9136391B2 (en) 2015-09-15
JP2016136638A (ja) 2016-07-28
JP6871986B2 (ja) 2021-05-19
KR20160003318A (ko) 2016-01-08
TW201640648A (zh) 2016-11-16
US20130119378A1 (en) 2013-05-16
KR20120127713A (ko) 2012-11-23
JP2017139502A (ja) 2017-08-10
US8344788B2 (en) 2013-01-01
US20140367679A1 (en) 2014-12-18
US20110181349A1 (en) 2011-07-28
TWI605567B (zh) 2017-11-11
JP2013033973A (ja) 2013-02-14
US20160005874A1 (en) 2016-01-07
JP2019004190A (ja) 2019-01-10
KR101773641B1 (ko) 2017-09-12
JP2019216285A (ja) 2019-12-19
KR101829309B1 (ko) 2018-02-19
US9865744B2 (en) 2018-01-09
JP2021121023A (ja) 2021-08-19
US8823439B2 (en) 2014-09-02
JP7174882B2 (ja) 2022-11-17
TW201220687A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
TWI556576B (zh) 半導體裝置
JP5955538B2 (ja) 半導体装置
JP5653193B2 (ja) 半導体装置及びその作製方法
US9401407B2 (en) Transistor
US9224757B2 (en) DC-DC converter and manufacturing method thereof
US20130320335A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees