JP2502787B2 - Mos型薄膜トランジスタの製造方法 - Google Patents

Mos型薄膜トランジスタの製造方法

Info

Publication number
JP2502787B2
JP2502787B2 JP11383390A JP11383390A JP2502787B2 JP 2502787 B2 JP2502787 B2 JP 2502787B2 JP 11383390 A JP11383390 A JP 11383390A JP 11383390 A JP11383390 A JP 11383390A JP 2502787 B2 JP2502787 B2 JP 2502787B2
Authority
JP
Japan
Prior art keywords
drain
electrode
region
source
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11383390A
Other languages
English (en)
Other versions
JPH0410660A (en
Inventor
アルベルト.オー.アダン
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP11383390A priority Critical patent/JP2502787B2/ja
Publication of JPH0410660A publication Critical patent/JPH0410660A/ja
Priority claimed from US07/899,932 external-priority patent/US5198379A/en
Application granted granted Critical
Publication of JP2502787B2 publication Critical patent/JP2502787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、MOS型薄膜トランジスタの製造方法に関
し、さらに詳しくは、ポリシリコンとSOI構造を用いたM
OS型薄膜トランジスタの製造方法に関するものである。
この発明により製造された薄膜トランジスタは、ことに
スタティックRAMでの負荷用素子として有用である。

(ロ)従来の技術及び発明が解決しようとする課題 MOS型薄膜トランジスタ(MOS−TFT)は大面積LSIの液
晶表示素子(LCD)や大容量LSIのスタティックRAMの負
荷素子に広く用いられている。これらの素子は、ポリシ
リコンの薄膜が蒸着(deposition)によって作製されて
いるため通常、非常に高い密度の欠陥を有している。そ
の結果、これらの膜において形成されるp−n接合での
リーク電流は、単結晶による場合に比して非常に大き
い。

第5図(a)〜(c)に、通常のポリシリコンMOS−T
FTの基本構造及びドレイン電流−ゲート電圧特性(Id−
Vgs)を示した。図中、Sはソース、Gはゲート、Dは
ドレインを示す。ここで、ゲート電圧がゼロ(Vgs=
0)でドレイン−ソース電圧が通常の設定(Vds=Vdd)
の場合のドレイン電流(Id)をオフ電流(I OFF)と
し、ゲート電圧及びドレイン電圧が共に通常の設定(Vg
d=Vds=Vdd)の場合のドレイン電流(Id)をオン電流
(ION)とした。

オフ電流すなわちリーク電流はドレインのデプリーシ
ョン領域での再結合−生成機構(recombination−gener
ation mechanism)に複雑にからんでいる。さらに加え
ポリシリコンの様な結晶欠陥が高い半導体膜において
は、この機構はデプリーション層内でドレイン−ゲート
間の電界によって増強される。オフ電流の依存性は下式
によって示すことができる。

IOFF=qkTπσVthn1(NTS/Sg)Wtp(ε1SEo/qNd)exp(Em
/Eo) ……[I] (式中、qは電荷、 kはボルツマン定数、 Tは絶対温度、 NTSはトラップ密度(eV/cm2) Wはトランジスタのチャンネル幅、 εはシリコンでの誘電率、 Ndはドナー濃度、 σは有効捕獲断面、 Vthは熱速度、 niは固有半導体担体濃度、 Sgはポリシリコンの粒径、 Eoは定数(1×105V/cm)、 Emはデプリーション層の最大電界) 上記最大電界(Em)は下式で表わすことができる。

Em=E1+E2 E2=α[(Cox/ε1S)(Vgs−Vds−VFB)] ここでαは外縁電界因子(〜0.5)、Coxはトランジス
タの単位面積当りのゲート酸化膜容量である。また、電
界Emの効果は、指数関数的エンハンスメント因子Fe=ex
p(Em/Eo)によって与えられ、この指数関数的依存性は
ゲート及びドレイン電圧と共に素子のオフ電流を著しく
増加させる。

ところで、バッテリーで作動するスタティックRAMを
必要とする用途において、待機(standby)電力の消費
を非常に低くすることが重要である。このような用途の
ために、スタティックRAMのセル中の負荷素子として、
第6図(a)〜(d)に示すようなポリシリコンPMOS T
FTが提案されている。図中、(a)は平面図、(b)は
Y−Y′断面図、(c)はX−X′断面図を各々示すも
のであり、(d)は等価回路図である。そして、図中、
21は第1層間酸化膜、22は第2層間酸化膜、23は第3ポ
リシリコン層、24は第2ポリシリコン層、25は第1ポリ
シリコン層、26はWSi4層、27はP−MOS FETを各々示す
ものであり、Q1〜Q6は素子構成部位を各々示すものであ
る。

しかしながら、1Mビットを越える容量の高集積度のメ
モリにおいては、待機電流は合計1μA以下が要求され
る。従って、ポリシリコンPMOS TFTのオフ電流は0.1pA
未満であることが要求される。この要求を満足するため
に、上記式[I]に基づいて、粒径が大きく(Sg〜1μ
m)なるような気相成長技術を用いて材料の品質の改善
がなされている。そして最近、非常に薄い膜(tp〜10n
m)が用いられている。

しかしながらかかる薄い膜は、大量生産上、製造及び
制御が非常に困難である。

一方、オフ電流を減少させる技術として、第7図
(a)及び(b)に示すごときドレインオフセット構造
が提案されている。この場合ゲート電極がTFTチャンネ
ル又は素子本体の下に位置するため、TFTチャンネルは
フォトレジストマスクによって設定される。かかる技術
における問題点は、高集積スタティックRAMに要求され
るようなサブミクロンサイズの素子においてゲート電極
を下方に配した状態でチャンネルをこの(下方)のゲー
ト電極に重ね合わせながら形成する難しさである。第7
図(c)に示されるように、バルクNMOSトランジスタの
チャンネル長は最小寸法であり、位置合わせの許容誤差
はほぼDM=Ln/2である。従って、ポリシリコンPMOSトラ
ンジスタにおいてゲート制御されうるチャネル長は、0
〜Lnの間で変動することとなる(第7図(d)、(e)
参照)。

また、オフ電流を減少してON/OFF比を改善すべく、第
8図(a)、(b)のごときソース及びドレインオフセ
ット(Rs,Rd)を有するLDD(Low Doped Drain)構造も
提案されている。この構造は、ソース、ドレイン共に低
いドープ領域であって、対称構造である。従って、ソー
ス電極の直列抵抗が生じ、それによりトランジスタのオ
ン電流の減少をもたらす。

この発明は、かかる状況下なされたものであり、製造
困難な非常に薄い膜を要することなく、オフ電流の小さ
な新しい自己整合非対称オフセット構造のMOS型薄膜ト
ランジスタの製造方法を提供しようとするものである。

(ハ)課題を解決するための手段及び作用 かくしてこの発明によれば、表面に絶縁層が設けられ
た基板上又は絶縁性基板上に、所定の形状のポリシリコ
ン層を形成し、全面に絶縁膜を形成した後、該絶縁膜に
ソース電極及びドレイン電極とコンタクトをとる領域を
開口する第1の工程と、該開口部から不純物を導入し、
上記ポリシリコン層に第1のソース領域及びドレイン領
域を形成する第2の工程と、上記絶縁膜上に上記ソース
電極と上記ドレイン電極と上記ソース電極及び上記ドレ
イン領域に対してオフセットを有するゲート電極とを形
成した後、該ゲート電極と上記ドレイン電極との間の領
域上にレジストパターンを形成する第3の工程と、上記
ゲート電極、上記ソース電極、上記ドレイン電極及び上
記レジストパターンをマスクとして、上記第1のソース
領域を形成する不純物と同じ導電型の不純物を注入し、
上記第1のソース領域と電気的に接続するように第2の
ソース領域を形成する第4の工程を有することを特徴と
する、MOS型薄膜トランジスタの製造方法及び、上記第
4の工程の後、第4の工程で注入された不純物と同じ導
電型で且つ、より低濃度の不純物を上記ゲート電極、上
記ソース電極、上記ドレイン電極をマスクとしてイオン
注入する第5の工程を有することを特徴とする、請求項
1記載のMOS型薄膜トランジスタの製造方法が提供され
る。

この発明によって製造されるTFT構造によれば、イ)
ゲートとドレインとの間のドレインオフセットによって
ドレインにおける反転バイアス接合デプリーション領域
での最大電界を減少でき、ロ)電界エンハンスメント因
子及びオフ電流を減少させることができる。また、自己
整合的ソース形成によってソースの寄生抵抗によるオン
電流の低下を伴うことなくゲート電圧の直接印加がで
き、さらにハ)ドレインオフセットが自己整合され、上
部ゲートとドレイン電極との分離が正確に設定されるた
め、製造も簡略化される。

この発明の自己整合非対称ドレインオフセット構造の
MOS薄膜トランジスタのうち、シングルゲート構造のも
のを第1図及び第2図に示した。もちろんこの発明のMO
SSTFTは、第3図に示されるようにダブルゲート構造の
ものであってもよい。

またこの発明のトランジスタは、NMOS型であってもPM
OS型であってもよいが、以下、第2図に示すPMOS型を代
表して説明する。

図に示されるごとく、この発明の一実施例のPMOSTFT
において、石英のごとき絶縁体又は半導体からなる基板
1上に、絶縁層2が成長又は堆積される。そして、この
絶縁層2上に半導体薄膜トランジスタ主要部3が蒸着形
成され、次いでMOSゲート酸化膜4がCVD法又は熱酸化に
よって形成される。酸化膜4にはコンタクトホール5,
5′が開口され、薄膜トランジスタ主要部3は、これら
コンタクトホールの位置においては高濃度のp型(P+
にドープされている。

ポリシリコン又は金属からなる上部電極層は蒸着及び
パターン形成されて、ゲート、ソース及びドレイン電極
6,7,8を構成している。ゲート及びドレイン電極に重な
るようなフォトレジストマスクを用いることにより、ボ
ロンのイオン注入が行われ、第2図に示されるように自
己整合されたソースS及びドレインオフセット領域9が
形成される。そして、フォトレジストを除去し、さらに
低濃度のボロンのイオン注入を行うことにより、第1図
に示すように非対称LDDオフセット構造(LDD領域10)が
形成される。

かかるTFT構造の特徴は、イ)上部電極形状、ロ)ゲ
ートとドレイン間の低濃度p型又はn型ドーピングのオ
フセット領域、ハ)コンタクトホールを介してのドレイ
ンの高濃度ドーピング及びニ)高濃度ドープのソースを
伴うソース−ゲートの自己整合構造による、ソースの直
列抵抗の減少、である。

(ニ)実施例 以下、この発明の自己整合非対称ドレインオフセット
MOSTFTについてダブルゲートTFTの製造実施例(第4図
(a)〜(g))を参照して詳しく説明する。

まず、第4図(a)に示されるように、シリコン基板
1A上に絶縁酸化膜層2Aが成長又は堆積され、次いでTFT
下部ゲート電極6A(ポリシリコン)が堆積されフォトエ
ッチングによりパターン形成される。

次いで、第4図(b)に示されるように、酸化膜4Aが
熱酸化又はCVD堆積により形成されてTFT下部ゲート電極
6Aの誘電体が構成され、フォトエッチングによりコンタ
クトホール5′が開口される。そして、第4図(c)に
示されるように、第2のポリシリコン層3Aが堆積されフ
ォトエッチングによりパターン形成されてポリシリコン
薄膜トランジスタ本体が構成される。

次いで、酸化膜4Bが熱酸化成長又はCVD堆積されて上
部電極の絶縁膜が構成され、他方のコンタクトホール5
がフォトエッチングにより開口される。このエッチング
後、第4図(d)に示されるように、このフォトレジス
ト11をマスクとして、イオン注入が行われ、典型的には
ボロンの注入量5×1015cm-2程度のドーピングがドレイ
ン領域Dとソース領域の一部になされる。このイオン注
入の後、フォトレジスト11は除去される。

ただし、ドレインの高濃度ドーピングのためのイオン
注入は、酸化膜4Bのエッチングの前に行うことができ、
この場合酸化層を介してのイオン注入はチャンネリング
の防止に役立つ。

次いで、第4図(e)に示すように、金属又は第3の
ポリシリコン層が堆積されフォトエッチングによってパ
ターン化されて上部ゲート電極6B、ソース電極7、ドレ
イン電極8が形成される。そして、第9図(f)に示さ
れるようにドレイン−オフセット領域9上にフォトレジ
ストマスク12が形成され、高濃度のイオン注入(〜5×
1015cm-2)が行われて自己整合ソース領域Sが形成され
る(第4図(h′))。その後、フォトレジストマスク
12が除去され、これにより、この発明の自己整合非対称
ドレインオフセットTFTの形成が完了する。

なお、この実施例においては、自己整合非対称LDDTFT
構造を構成するため、上記フォトレジストの除去工程に
続いて、第9図(g)に示されるごとく、低濃度のイオ
ン注入がさらに行われている。この注入量は素子特性に
適合すべく調整され、通常、ボロンの場合、〜1013cm-2
程度である。

(ホ)発明の効果 ポリシリコンTFTは安価で生産出来る素子であり、LC
D、SRAM及び3−D集積回路等で広く用いられている。
しかし、材料の欠陥密度の高さによって、単結晶半導体
によるトランジスタに比して非常にリークしやすい。ポ
リシリコンMOS−TFTにおけるこの電流リークの一つの原
因は、ゲート電極から容量的に結合された高電界に依る
ドレインP−N接合での電界増強生成−再結合リークで
ある。この発明により製造された自己整合非対称LDD構
造及び自己整合非対称ドレイン構造により、この接合電
界及びオフ電流が低減されることとなる。

上部ゲート電極は、自己整合ソース領域を形成させ、
トランジスタのオン(駆動)電流を減少させるソースの
寄生直列抵抗を排除する。

さらにゲート及びドレイン電極に重なるフォトレジス
ト用マスクにより、ドレインオフセット領域は容易にか
つ正確に設定される。

要約するに、この発明により製造されるTFT構造によ
り、オフ電流が小さくON/OFF比が大きく素子特性の制御
性のよいポリシリコンMOSTFTの実現により歩留りの改善
と低コスト化を可能とする。

【図面の簡単な説明】

第1図〜第3図は、各々この発明により製造される薄膜
トランジスタの実施例を示す構成説明図、第4図は同じ
く製造工程を示す構成説明図、第5図は従来のMOS型薄
膜トランジスタの基本構造を示す説明図、第6図〜第8
図は同じく従来のMOS型薄膜トランジスタの具体的構造
を各々示す説明図である。 1……基板、1A……シリコン基板、2……絶縁膜層、2A
……絶縁酸化膜層、3……半導体薄膜トランジスタボデ
ィー、3A……第2ポリシリコン層、4……酸化膜、4A,4
B……酸化膜、5,5′……コンタクトホール、6……ゲー
ト電極、6A……TFT下部ゲート電極、6B……TFT上部ゲー
ト電極、7……ソース電極、8……ドレイン電極、9…
…ドレイン−オフセット領域、10……LDD領域、11……
フォトレジスト、12……フォトレジストマスク。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】表面に絶縁層が設けられた基板上又は絶縁
    性基板上に、所定の形状のポリシリコン層を形成し、全
    面に絶縁膜を形成した後、該絶縁膜にソース電極及びド
    レイン電極とコンタクトをとる領域を開口する第1の工
    程と、 該開口部から不純物を導入し、上記ポリシリコン層に第
    1のソース領域及びドレイン領域を形成する第2の工程
    と、 上記絶縁膜上に上記ソース電極と上記ドレイン電極と上
    記ソース電極及び上記ドレイン領域に対してオフセット
    を有するゲート電極とを形成した後、該ゲート電極と上
    記ドレイン電極との間の領域上にレジストパターンを形
    成する第3の工程と、 上記ゲート電極、上記ソース電極、上記ドレイン電極及
    び上記レジストパターンをマスクとして、上記第1のソ
    ース領域を形成する不純物と同じ導電型の不純物を注入
    し、上記第1のソース領域と電気的に接続するように第
    2のソース領域を形成する第4の工程を有することを特
    徴とする、MOS型薄膜トランジスタの製造方法。
  2. 【請求項2】上記第4の工程の後、第4の工程で注入さ
    れた不純物と同じ導電型で且つ、より低濃度の不純物を
    上記ゲート電極、上記ソース電極、上記ドレイン電極を
    マスクとしてイオン注入する第5の工程を有することを
    特徴とする、請求項1記載のMOS型薄膜トランジスタの
    製造方法。
JP11383390A 1990-04-27 1990-04-27 Mos型薄膜トランジスタの製造方法 Expired - Fee Related JP2502787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11383390A JP2502787B2 (ja) 1990-04-27 1990-04-27 Mos型薄膜トランジスタの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11383390A JP2502787B2 (ja) 1990-04-27 1990-04-27 Mos型薄膜トランジスタの製造方法
DE1991614906 DE69114906T2 (de) 1990-04-27 1991-04-11 Dünnfilmtransistor mit einer Drainversatzzone.
EP19910303246 EP0457434B1 (en) 1990-04-27 1991-04-11 MOS thin film transistor having a drain offset region
US07/899,932 US5198379A (en) 1990-04-27 1992-06-17 Method of making a MOS thin film transistor with self-aligned asymmetrical structure

Publications (2)

Publication Number Publication Date
JPH0410660A JPH0410660A (en) 1992-01-14
JP2502787B2 true JP2502787B2 (ja) 1996-05-29

Family

ID=14622189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11383390A Expired - Fee Related JP2502787B2 (ja) 1990-04-27 1990-04-27 Mos型薄膜トランジスタの製造方法

Country Status (3)

Country Link
EP (1) EP0457434B1 (ja)
JP (1) JP2502787B2 (ja)
DE (1) DE69114906T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04334054A (en) * 1991-05-09 1992-11-20 Mitsubishi Electric Corp Semiconductor device, and field-effect transistor and manufacture thereof
EP0565231A3 (en) * 1992-03-31 1996-11-20 Sgs Thomson Microelectronics Method of fabricating a polysilicon thin film transistor
US5412493A (en) * 1992-09-25 1995-05-02 Sony Corporation Liquid crystal display device having LDD structure type thin film transistors connected in series
US5348897A (en) * 1992-12-01 1994-09-20 Paradigm Technology, Inc. Transistor fabrication methods using overlapping masks
US5374572A (en) * 1993-07-22 1994-12-20 Motorola, Inc. Method of forming a transistor having an offset channel section
US5344790A (en) * 1993-08-31 1994-09-06 Sgs-Thomson Microelectronics, Inc. Making integrated circuit transistor having drain junction offset
JPH10275914A (ja) 1997-03-31 1998-10-13 Nec Corp 半導体装置
JP4618948B2 (ja) * 2001-08-24 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の評価方法
FR2911004B1 (fr) * 2006-12-28 2009-05-15 Commissariat Energie Atomique Procede de realisation de transistors a double-grille asymetriques permettant la realisation de transistors a double-grille asymetriques et symetriques sur un meme substrat
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
WO2019182086A1 (ja) * 2018-03-22 2019-09-26 国立研究開発法人産業技術総合研究所 トンネル電界効果トランジスタ及びその設計方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4232327A (en) * 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4312680A (en) * 1980-03-31 1982-01-26 Rca Corporation Method of manufacturing submicron channel transistors
JPS6081869A (en) * 1983-10-12 1985-05-09 Seiko Epson Corp Driving method of thin film transistor
US4751196A (en) * 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof
JPS63204769A (en) * 1987-02-20 1988-08-24 Nippon Telegr & Teleph Corp <Ntt> Thin film transistor

Also Published As

Publication number Publication date
JPH0410660A (en) 1992-01-14
EP0457434A1 (en) 1991-11-21
EP0457434B1 (en) 1995-11-29
DE69114906T2 (de) 1996-05-23
DE69114906D1 (de) 1996-01-11

Similar Documents

Publication Publication Date Title
US9577079B2 (en) Tunnel field effect transistors
US8486788B2 (en) Semiconductor device and method for fabricating the same
US4946799A (en) Process for making high performance silicon-on-insulator transistor with body node to source node connection
US6841834B2 (en) Doubly asymmetric double gate transistor structure
US7489008B1 (en) High Ion/Ioff SOI MOSFET using body voltage control
US7645650B2 (en) Double gated transistor and method of fabrication
US6680224B2 (en) Methods of forming and operating field effect transistors having gate and sub-gate electrodes
EP1738410B1 (en) Method for fabricating strained silicon-on-insulator structures and strained silicon-on -insulator structures formed thereby
DE60128025T2 (de) Halbleiterbauelement mit SOI-Struktur
EP0480635B1 (en) Thin film transistor and a method of manufacturing thereof
US5320974A (en) Method for making semiconductor transistor device by implanting punch through stoppers
US5420048A (en) Manufacturing method for SOI-type thin film transistor
JP3608456B2 (ja) Soi構造のmis電界効果トランジスタの製造方法
US6727552B2 (en) Semiconductor device and method of manufacturing the same
US5780912A (en) Asymmetric low power MOS devices
US6048756A (en) Method for making a silicon-on-insulator MOS transistor using a selective SiGe epitaxy
US5841170A (en) Field effect transistor and CMOS element having dopant exponentially graded in channel
EP0488801B1 (en) Thin-film semiconductor device
US8030145B2 (en) Back-gated fully depleted SOI transistor
JP5030966B2 (ja) 共存論理デバイスを有するバック・ゲート制御sram
JP2994670B2 (ja) 半導体装置及びその製造方法
EP0323896B1 (en) Complementary semiconductor device
US7052945B2 (en) Short-channel Schottky-barrier MOSFET device and manufacturing method
KR100712461B1 (ko) 반도체장치및그제조방법
US4935379A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20080313

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20090313

LAPS Cancellation because of no payment of annual fees