TWI453826B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI453826B
TWI453826B TW101105925A TW101105925A TWI453826B TW I453826 B TWI453826 B TW I453826B TW 101105925 A TW101105925 A TW 101105925A TW 101105925 A TW101105925 A TW 101105925A TW I453826 B TWI453826 B TW I453826B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
heat treatment
semiconductor layer
electrode
Prior art date
Application number
TW101105925A
Other languages
English (en)
Other versions
TW201234488A (en
Inventor
山崎舜平
坂田淳一郎
大原宏樹
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201234488A publication Critical patent/TW201234488A/zh
Application granted granted Critical
Publication of TWI453826B publication Critical patent/TWI453826B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

半導體裝置和其製造方法
本發明係關於一種使用氧化物半導體製造的半導體裝置及其製造方法。
對於半導體裝置來說，使用形成在絕緣表面上的半導體膜形成的電晶體是不可缺少的半導體元件。因為在電晶體的製造中對基板的耐熱溫度有限制，所以其啟動層具有可以以較低溫度形成的非晶矽、藉由使用雷射或催化劑元素的晶化而得到的多晶矽等的電晶體成為用於半導體顯示裝置的電晶體的主流。
近年來，被稱為氧化物半導體的顯示半導體特性的金屬氧化物作為兼有多晶矽所具有的高遷移率和非晶矽所具有的均勻的元件特性的新的半導體材料引人注目。金屬氧化物用於多種用途，例如作為眾所周知的金屬氧化物的氧化銦用於液晶顯示裝置等中的透明電極材料。作為顯示半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知將上述顯示半導體特性的金屬氧化物用於通道形成區的電晶體(專利文獻1以及專利文獻2)。
[專利文獻1]　日本專利申請公開第2007-123861號公報
[專利文獻2]　日本專利申請公開第2007-96055號公報
作為用於半導體裝置的電晶體，最好其隨時間的劣化所導致的臨界值電壓的不均勻小且截止電流低等。藉由使用隨時間的劣化所導致的臨界值電壓的偏差小的電晶體，可以提高半導體裝置的可靠性。另外，藉由使用截止電流低的電晶體，可以抑制半導體裝置的耗電量。
本發明的目的之一是提供高可靠性的半導體裝置的製造方法。或者，本發明的目的之一是提供低耗電量的半導體裝置的製造方法。或者，本發明的目的之一是提供高可靠性的半導體裝置。或者，本發明的目的之一是提供低耗電量的半導體裝置。
另外，目前，在高耐壓的被稱為用來控制大電流的功率裝置(power device)的半導體裝置中，作為半導體材料主要使用矽。但是，一般認為使用矽形成的半導體元件的物理特性已達到了理論值的極限，因此為了實現更高耐壓且能夠進一步抑制大電流的功率裝置，需要能夠提高特性的新的半導體材料。作為可能提高高耐壓性、高轉換效率、高速開關等各種特性的半導體材料，例如可以舉出碳化矽、氮化鎵等化合物半導體。碳化矽的帶隙是3.26eV，氮化鎵的帶隙是3.39eV，兩者都具有矽的帶隙的大約3倍左右的大帶隙。因此，已知化合物半導體有利於半導體裝置的耐壓的提高、電力損失的降低等。
但是，碳化矽、氮化鎵等化合物半導體具有處理溫度高的問題。碳化矽的處理溫度大約為1500℃，氮化鎵的處理溫度大約是1100℃左右，因此不可以將其形成在耐熱溫度低的玻璃基板上。據此，因為不能利用廉價的玻璃基板且化合物半導體不能夠對應基板的大型化，所以使用碳化矽、氮化鎵等的化合物半導體形成的半導體裝置的批量生產性低，而成為難以實現實用化的原因。
鑒於上述問題，本發明的目的之一是提供具有高批量生產性的使用新的半導體材料形成的用於大電力的半導體裝置。
本發明人注意到存在於氧化物半導體膜中的氫、水等雜質是造成電晶體的臨界值電壓漂移等隨時間的劣化的原因。已知在藉由濺射等形成的氧化物半導體膜中包含多量的氫或水等雜質。因此，在本發明的一個實施例中，為了減少氧化物半導體膜中的水分或氫等雜質，在形成氧化物半導體膜之後，在氧化物半導體膜露出的狀態下，在減壓氣圍、氮或稀有氣體等惰性氣體氣圍、氧氣體氣圍或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：空腔振盪雷射光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氣圍下進行第一加熱處理。接著，為了進一步降低氧化物半導體膜中的水分或氫等雜質，在使用離子植入法或離子摻雜法等對氧化物半導體膜添加氧之後，再次在氧化物半導體膜露出的狀態下，在減壓氣圍、氮或稀有氣體等惰性氣體氣圍、氧氣體氣圍或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：空腔振盪雷射光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)氣圍下進行第二加熱處理。
雖然藉由第一加熱處理氧化物半導體膜中的水分或氫等雜質被降低，但是並沒有被完全去除，而還有改善的餘地。可以認為這是因為還存在與構成氧化物半導體的金屬結合的氫或羥基。在本發明中，藉由使用離子植入法或離子摻雜法等對氧化物半導體膜添加氧，來切斷構成氧化物半導體的金屬與氫之間的鍵或該金屬與羥基之間的鍵並使該氫或羥基與氧起反應，來生成水。並且，藉由在氧的添加之後進行第二加熱處理，可以容易使殘留的氫或羥基等雜質作為水而脫離。
如果藉由水分、氫等雜質的脫離而可以得到i型(本徵半導體)或無限趨近於i型的氧化物半導體，則可以防止進行因上述雜質而引起的如臨界值電壓漂移等的電晶體特性的劣化，從而降低截止電流。明確而言，去除包含在氧化物半導體中的氫或水等雜質，並使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectroscopy)測定出的氧化物半導體所包含的氫濃度的測定值為5×1019 /cm3 以下，最好為5×1018 /cm3 以下，更佳地為5×1017 /cm3 以下，進一步佳地低於1×1016 /cm3 。另外，使可以利用霍爾效應測量來測定出的氧化物半導體膜的載子密度為低於1×1014 /cm-3 ，較佳地為低於1×1012 /cm-3 ，更佳地為測定界限以下，即低於1×1011 /cm-3 。換言之，氧化物半導體膜的載子密度無限趨近於0。另外，帶隙是2eV以上，較佳地是2.5eV以上，更佳地是3eV以上。藉由使用氫濃度被充分地降低而被高純度化的氧化物半導體膜，可以降低電晶體的截止電流。
上述兩次的加熱處理最好在500℃以上且850℃以下(或玻璃基板的應變點以下)，更佳地為550℃以上且750℃以下的溫度範圍內進行。注意，該加熱處理不超過所使用的基板的耐熱溫度。已使用TDS(Thermal Desorption Spectroscopy：熱脫附譜分析)確認了藉由加熱處理得到的水或氫的脫離效果。
作為加熱處理，利用在爐中進行的熱處理或快速熱退火法(RTA法)。RTA法有使用燈光源的方法以及將基板移動到被加熱的氣體中而進行短時間的熱處理的方法。當使用RTA法時，可以使熱處理所需的時間短於0.1小時。
明確而言，例如即使使用藉由上述方法被高純度化的氧化物半導體膜的電晶體是通道寬度W是1×104 μm且通道長度L是3μm的元件，也可以得到10-13 A以下的截止電流、0.1V/dec.左右(閘極絕緣膜的厚度是100nm)的亞臨界值(S值)的特性。因此，該電晶體的在閘極電極和源極電極之間的電壓是0以下的狀態下的截止電流，即洩漏電流與使用具有結晶性的矽的電晶體相比非常低。
另外，在使用被高純度化的氧化物半導體(purified OS)形成的電晶體中，幾乎不呈現截止電流的溫度依賴性。可以認為這是因為藉由去除在氧化物半導體中成為電子施主(施體)的雜質氧化物半導體被高純度化，而導電型無限趨近於本徵型，費米能級位於禁止帶中央的緣故。另外，氧化物半導體的能隙是3eV以上且熱激發載子極少也是原因之一。另外，源極電極及汲極電極處於退化狀態也是不呈現溫度依賴性的原因之一。電晶體主要根據從退化狀態的源極電極植入到氧化物半導體的載子而工作，且沒有載子密度的溫度依賴性，因此可以解釋上述特性(截止電流不受溫度影響)。
另外，在第一加熱處理中，藉由利用RTA(Rapid Thermal Anneal：快速熱退火)法等在高溫下對氧化物半導體膜進行短時間的脫水化或脫氫化處理，氧化物半導體膜的表層部具有包含粒子尺寸是1nm以上且20nm以下的所謂奈米晶體(也寫為奈米結晶)的晶體區域，而其他部分為非晶或者非晶區域中分散有微晶的非晶和微晶的混合物。注意，奈米結晶的尺寸只是一個例子而已，本發明不應該被解釋為限定在上述數值範圍內。
另外，形成在氧化物半導體膜的表層部中的晶體區域由於使用離子植入法或離子摻雜法等進行的氧添加而受到損傷。但是，在氧化物半導體膜中，在藉由第一加熱處理水或氫被去除的同時產生氧缺陷，因此藉由使用離子植入法或離子摻雜法等的氧添加可以向該產生氧缺陷的氧化物半導體膜充分供應氧。並且因為藉由第一加熱處理去除的氫或水不是構成氧化物半導體的元素而是所謂的雜質，而後面添加的氧是構成氧化物半導體的元素之一，所以可以形成滿足化學計量組成比的結構。因此，藉由在進行第一加熱處理和氧添加之後進行第二加熱處理，可以修復受到損傷的晶體區域並促進結晶生長來使結晶生長從氧化物半導體膜的表層部進展到半導體膜的更內部，而擴大晶體區域。並且，因為與第一加熱處理相比，藉由該第二加熱處理進一步促進結晶生長，所以在晶體區域內，晶粒彼此鄰接且構成氧化物半導體的金屬元素在彼此鄰接的晶粒之間連綿，即連接。由此，因為在其通道形成區具有上述晶體區域的電晶體中晶粒介面的勢壘低，所以可以獲得高遷移率、高耐壓等的良好特性。
作為氧化物半導體，可以採用：四元金屬氧化物的In-Sn-Ga-Zn-O基氧化物半導體；三元金屬氧化物的In-Ga-Zn-O基氧化物半導體、In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、Sn-Al-Zn-O基氧化物半導體；二元金屬氧化物的In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、Zn-Mg-O基氧化物半導體、Sn-Mg-O基氧化物半導體、In-Mg-O基氧化物半導體、In-Ga-O基氧化物半導體；以及In-O基氧化物半導體、Sn-O基氧化物半導體、Zn-O基氧化物半導體等。注意，在本說明書中，例如In-Sn-Ga-Zn-O基氧化物半導體是指具有銦(In)、錫(Sn)、鎵(Ga)、鋅(Zn)的金屬氧化物，而對其化學計量組成比沒有特別的限制。另外，上述氧化物半導體也可以包含矽。
或者，可以利用化學式InMO3 (ZnO)m (m>0)表示氧化物半導體。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。
在此，說明氧化物半導體膜中及導電膜中的氫濃度的分析。使用二次離子質譜(SIMS：Secondary Ion Mass Spectroscopy)測量氧化物半導體膜中及導電膜中的氫濃度。在SIMS分析中，由於其原理而難以獲得樣品表面附近或材質不同的膜的疊層介面附近的準確資料。因此，當使用SIMS來分析膜中的厚度方向上的氫濃度分佈時，採用在物件的膜所存在的範圍中沒有值的極端變動且可以獲得大致一定的值的區域中的平均值作為氫濃度。另外，當測定對象的膜的厚度薄時，有時因受到鄰接的膜內的氫濃度的影響而找不到可以獲得大致一定的值的區域。此時，採用該膜所存在的區域中的氫濃度的最大值或最小值作為該膜中的氫濃度。另外，當在該膜所存在的區域中不存在具有最大值的山形峰值、具有最小值的谷形峰值時，採用拐點的值作為氫濃度。
電晶體可以採用底閘型、頂閘型或底接觸型。底閘型電晶體具有：絕緣表面上的閘極電極；閘極電極上的閘極絕緣膜；閘極絕緣膜上的與閘極電極重疊的氧化物半導體膜；氧化物半導體膜上的源極電極、汲極電極；以及源極電極、汲極電極及氧化物半導體膜上的絕緣膜。頂閘型電晶體具有：絕緣表面上的氧化物半導體膜；氧化物半導體膜上的閘極絕緣膜；在閘極絕緣膜上與氧化物半導體膜重疊且用作導電膜的閘極電極；源極電極；汲極電極；以及源極電極、汲極電極及氧化物半導體膜上的絕緣膜。底接觸型電晶體具有：絕緣表面上的閘極電極；閘極電極上的閘極絕緣膜；閘極絕緣膜上的源極電極、汲極電極；位於源極電極、汲極電極上且在閘極絕緣膜上與閘極電極重疊的氧化物半導體膜；以及源極電極、汲極電極及氧化物半導體膜上的絕緣膜。
另外，無論是在利用濺射等形成氧化物半導體膜時，還是在形成之後，存在於氧化物半導體膜周圍的氫或水都容易被引入到氧化物半導體膜中。由於水或氫容易形成施主能級，因此對於氧化物半導體來說水或氫是雜質。因此，在本發明的一個實施例中，在形成源極電極和汲極電極之後，也可以以覆蓋源極電極、汲極電極及氧化物半導體膜的方式形成由高阻擋性的絕緣材料形成的絕緣膜。上述絕緣膜最好使用高阻擋性的絕緣材料。例如，作為高阻擋性的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。當使用多個層疊的絕緣膜時，將所包含的氮的比率比上述高阻擋性的絕緣膜低的氧化矽膜、氧氮化矽膜等絕緣膜形成在離氧化物半導體膜近的一側。並且，以夾著氮比率低的絕緣膜重疊於源極電極、汲極電極及氧化物半導體膜的方式形成具有阻擋性的絕緣膜。藉由使用具有阻擋性的絕緣膜，可以防止水分或氫等雜質侵入到氧化物半導體膜內、閘極絕緣膜內或者氧化物半導體膜和其他絕緣膜的介面及其近旁。
另外，也可以在閘極電極和氧化物半導體膜之間形成如下閘極絕緣膜，該閘極絕緣膜層疊有使用高阻擋性的材料形成的絕緣膜及如氧化矽膜、氧氮化矽膜等的氮比率低的絕緣膜。氧化矽膜、氧氮化矽膜等絕緣膜形成在具有阻擋性的絕緣膜和氧化物半導體膜之間。藉由使用具有阻擋性的絕緣膜，可以防止如水分或氫等的氣圍中的雜質或包含在基板內的如鹼金屬、重金屬等的雜質侵入到氧化物半導體膜內、閘極絕緣膜內或者氧化物半導體膜和其他絕緣膜的介面及其近旁。
本發明可以提供高可靠性的半導體裝置的製造方法。另外，本發明可以提供耗電量低的半導體裝置的製造方法。另外，本發明可以提供可靠性高的半導體裝置。另外，本發明可以提供耗電量低的半導體裝置。
另外，因為可以以低成膜溫度製造高耐壓的半導體元件，所以可提供高批量生產性且用於大電力的半導體裝置。
下面，關於本發明的實施例模式參照附圖進行詳細說明。但是，本發明並不侷限於以下說明。所屬技術領域的普通技術人員可以很容易地理解一個事實就是本發明的方式和詳細內容在不脫離其宗旨及其範圍的條件下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限於以下所示的實施例模式的記載內容。
本發明可以用來製造微處理器、如圖像處理電路等的積體電路、RF標籤、半導體顯示裝置等任何種類的半導體裝置。半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置，因此半導體顯示裝置、半導體電路以及電子設備都是半導體裝置。半導體顯示裝置包括液晶顯示裝置、在各像素中具有以有機發光元件(OLED)為代表的發光元件的發光裝置、電子紙、DMD(數位微鏡裝置)、PDP(電漿顯示面板)及FED(場致發射顯示器)等，在驅動電路中具有利用半導體膜形成的電路元件的其他半導體顯示裝置也包括在其範疇內。
實施例模式1
以通道蝕刻結構的底閘型電晶體為例對根據本發明的一個實施例的半導體裝置所具有的電晶體的結構和該電晶體的製造方法進行說明。
如圖1A所示那樣，在基板100上形成閘極電極101。
對可以用作具有絕緣表面的基板100的基板沒有大的限制，但是需要至少具有能夠承受後面的加熱處理的程度的耐熱性。例如，可以使用利用熔融法或浮法製造的玻璃基板。當後面的加熱處理的溫度較高時，作為玻璃基板最好使用應變點為730℃以上的玻璃基板。另外，作為玻璃基板，例如使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等的玻璃材料。另外，一般藉由使玻璃基板相比酸化硼而含有更多的氧化鋇(BaO)，可以獲得更實用的耐熱玻璃。因此，最好使用相比B2 O3 包含更多的BaO的玻璃基板。
另外，還可以使用如陶瓷基板、石英基板、藍寶石基板等的由絕緣體構成的基板代替上述玻璃基板。此外，也可以使用晶化玻璃等。另外，還可以使用在不鏽鋼合金等金屬基板表面上設置有絕緣膜的基板。
另外，一般而言，由塑膠等具有撓性的合成樹脂構成的基板具有耐熱溫度較低的趨勢，但是若能夠耐受後面的製造製程中的處理溫度，則可以將其用作基板100。作為塑膠基板，可以舉出以聚對苯二甲酸乙二醇酯(PET)為代表的聚酯、聚醚碸(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二醇酯(PBT)、聚醯亞胺、丙烯腈一丁二烯一苯乙烯樹脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸樹脂等。
在基板100和閘極電極101之間，也可以形成成為基底膜的絕緣膜。作為基底膜，例如可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氮化鋁膜和氮氧化鋁膜中的一種的單層或層疊它們中的多種的結構。尤其是藉由作為基底膜使用高阻擋性的絕緣膜例如氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等，可以防止水分或氫等的氣圍中的雜質或者包含在基板100內的鹼金屬、重金屬等的雜質進入到氧化物半導體膜內、閘極絕緣膜內或氧化物半導體膜和其他絕緣膜之間的介面和其近旁。
另外，在本說明書中，氧氮化物是指在其組成中氧的含量多於氮的含量的物質。此外，氮氧化物是指在其組成中氮的含量多於氧的含量的物質。
作為閘極電極101的材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料、以這些金屬材料為主要成分的合金材料的導電膜或這些金屬的氮化物的單層或疊層。另外，若能夠耐受後面的製程中進行的加熱處理的溫度，則作為上述金屬材料可以使用鋁、銅。為了避免耐熱性或腐蝕性的問題，最好將鋁或銅與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為具有兩層結構的閘極電極101，最好採用：在鋁膜上層疊有鉬膜的兩層結構；在銅膜上層疊有鉬膜的兩層結構；在銅膜上層疊有氮化鈦膜或氮化鉭膜的兩層結構；層疊有氮化鈦膜和鉬膜的兩層結構。作為具有三層結構的閘極電極101，最好採用將鋁膜、鋁和矽的合金膜、鋁和鈦的合金膜或鋁和釹的合金膜用作中間層，將鎢膜、氮化鎢膜、氮化鈦膜或鈦膜用作上方和下方的層而層疊的結構。
另外，藉由作為閘極電極101使用氧化銦、氧化銦氧化錫合金、氧化銦氧化鋅合金、氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等的具有透光性的氧化物導電膜，可以提高像素部的孔徑比。
閘極電極101的厚度為10nm至400nm，較佳地為100nm至200nm。在本實施例模式中，在藉由使用鎢靶材的濺射法形成150nm的用於閘極電極的導電膜之後，藉由蝕刻將該導電膜處理(構圖)為所希望的形狀，形成閘極電極101。另外，若所形成的閘極電極的端部的形狀為錐形形狀，則層疊在其上的閘極絕緣膜的覆蓋性提高，因此是較佳的。另外，也可以使用噴墨法形成抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，因此可以縮減製造成本。
接著，在閘極電極101上形成閘極絕緣膜102。閘極絕緣膜102使用電漿CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜、氧化鉭膜的單層或疊層形成。閘極絕緣膜102最好儘量不包含水分、氫等的雜質。在藉由濺射法形成氧化矽膜時，作為靶材使用矽靶材或石英靶材，並且作為濺射氣體使用氧或氧及氬的混合氣體來進行。
由於藉由去除雜質實現i型化或實質上實現i型化的氧化物半導體(被高純度化的氧化物半導體)對介面能級或介面電荷非常敏感，所以該氧化物半導體與閘極絕緣膜102的介面很重要。由此，要求與被高純度化的氧化物半導體接觸的閘極絕緣膜(GI)實現高品質化。
例如，使用μ波(2.45GHz)的高密度電漿CVD可以形成緻密的絕緣耐壓高的高品質的絕緣膜，因此是較佳的。藉由使被高純度化的氧化物半導體與高品質的閘極絕緣膜密接，可以降低介面能級並使介面特性良好。
當然，若作為閘極絕緣膜可以形成良好的絕緣膜，則可以應用其他成膜方法諸如濺射法或電漿CVD法等。另外，也可以使用藉由形成膜後的熱處理改進膜質及與氧化物半導體之間的介面特性的絕緣膜。不管是上述哪一種情況，使用如下閘極絕緣膜即可：不僅作為閘極絕緣膜的膜質良好，而且降低與氧化物半導體的介面態密度，並可以形成良好的介面。
也可以形成具有如下結構的閘極絕緣膜102，即層疊有使用高阻擋性的材料形成的絕緣膜、所包含的氮的比率低的氧化矽膜以及氧氮化矽膜等的絕緣膜。在此情況下，將氧化矽膜、氧氮化矽膜等的絕緣膜形成在具有阻擋性的絕緣膜和氧化物半導體膜之間。作為高阻擋性的絕緣膜，例如可以舉出氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。藉由使用具有阻擋性的絕緣膜，可以防止水分或氫等的氣圍中的雜質或包含在基板內的鹼金屬、重金屬等的雜質侵入到氧化物半導體膜內、閘極絕緣膜102內或者氧化物半導體膜和其他絕緣膜的介面及其近旁。另外，藉由以與氧化物半導體膜接觸的方式形成所包含的氮的比率低的氧化矽膜、氧氮化矽膜等的絕緣膜，可以防止使用高阻擋性的材料的絕緣膜直接接觸於氧化物半導體膜。
例如，也可以作為第一閘極絕緣膜藉由濺射法形成厚度為50nm以上且200nm以下的氮化矽膜(SiNy (y>0))，在第一閘極絕緣膜上作為第二閘極絕緣膜層疊厚度為5nm以上且300nm以下的氧化矽膜(SiOx (x>0))，來形成厚度為100nm的閘極絕緣膜102。閘極絕緣膜102的厚度根據電晶體被要求的特性適當地設定即可，也可以為350nm至400nm左右。
在本實施例模式中，形成具有如下結構的閘極絕緣膜102，其中在藉由濺射法形成的厚度為50nm的氮化矽膜上層疊有藉由濺射法形成的厚度為100nm的氧化矽膜。
另外，為了使閘極絕緣膜102中儘量不包含氫、羥基及水分，作為形成膜的預處理，最好在濺射裝置的預熱室中對形成有閘極電極101的基板100進行預熱，使吸附到基板100的氫、水分等雜質脫離且將其排出。另外，將預熱的溫度設定為100℃以上且400℃以下，最好設定為150℃以上且300℃以下。另外，設置在預熱室中的排氣單元最好是低溫泵。另外，可以省略該預熱處理。
接著，在閘極絕緣膜102上形成厚度為2nm以上且200nm以下，較佳地為3nm以上且50nm以下，更佳地為3nm以上且20nm以下的氧化物半導體膜103。氧化物半導體膜103使用氧化物半導體作為靶材，並使用濺射法形成。另外，氧化物半導體膜103可以在稀有氣體(例如，氬)氣圍下、在氧氣圍下或者在稀有氣體(例如，氬)及氧氣圍下藉由濺射法來形成。
另外，最好在使用濺射法形成氧化物半導體膜103之前，進行引入氬氣體並產生電漿的反濺射，而去除附著在閘極絕緣膜102的表面上的灰塵。反濺射是指在不對靶材一側施加電壓的情況下使用RF電源在氬氣圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦等代替氬氣圍。另外，也可以在對氬氣圍添加氧、一氧化二氮等的氣圍下進行反濺射。另外，也可以在對氬氣圍添加氯、四氟化碳等的氣圍下進行反濺射。
氧化物半導體膜103可以使用上述那樣的氧化物半導體。
在本實施例模式中，將藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材的濺射法而得到的厚度為30nm的In-Ga-Zn-O基非單晶膜用於氧化物半導體膜103。作為上述靶材，例如可以使用各金屬的原子比為In：Ga：Zn=1：1：0.5、In：Ga：Zn=1：1：1或In：Ga：Zn=1：1：2的氧化物半導體靶材。另外，可以在稀有氣體(典型的是氬)氣圍下、在氧氣圍下或者在稀有氣體(典型的是氬)及氧氣圍下藉由濺射法來形成氧化物半導體膜103。此外，在利用濺射法的情況下，也可以使用包括2wt%以上且10wt%以下的SiO2 的靶材形成膜。另外，包含In、Ga及Zn的氧化物半導體靶材的填充率為90%以上且100%以下，較佳地為95%以上且99.9%以下。藉由使用高填充率的氧化物半導體靶材，所形成的氧化物半導體膜成為緻密的膜。
在保持為減壓狀態的處理室內保持基板，一邊去除處理室內的殘留水分一邊引入去除了氫及水分的濺射氣體，使用金屬氧化物作為靶材在基板100上形成氧化物半導體膜103。在形成膜時，也可以將基板溫度設定為100℃以上且600℃以下，最好設定為200℃以上且400℃以下。藉由一邊加熱基板一邊形成膜，可以降低形成了的氧化物半導體膜所包含的雜質濃度。另外，可以減少因濺射產生的缺陷。為了去除處理室內的殘留水分，最好使用吸附型真空泵。例如，最好使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪泵。由於使用低溫泵進行排氣的沉積室排出例如氫原子、水(H2 O)等包含氫原子的化合物(最好也排出包含碳原子的化合物)等，所以可以降低在該沉積室中形成的氧化物半導體膜所包含的雜質濃度。
作為成膜條件的一個例子，應用如下條件，即基板和靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，在氧(氧流量比率為100%)氣圍下。另外，脈衝直流(DC)電源是較佳的，因為可以減少形成膜時發生的被稱為微粒的灰塵並可以實現均勻的膜厚分佈。氧化物半導體膜的厚度較佳地為5nm以上且30nm以下。另外，由於根據所應用的氧化物半導體材料適當的厚度不同，所以根據材料適當地選擇厚度即可。
另外，為了使氧化物半導體膜103中儘量不包含氫、羥基及水分，作為形成膜的預處理，最好在濺射裝置的預熱室中對形成到閘極絕緣膜102的基板100進行預熱，使吸附到基板100的氫、水分等雜質脫離且將其排出。另外，將預熱的溫度設定為100℃以上且400℃以下，較佳地為150℃以上且300℃以下。另外，設置在預熱室中的排氣單元較佳地是低溫泵。另外，可以省略該預熱處理。另外，也可以在形成絕緣膜113之前，對形成到源極電極111及汲極電極112的基板100同樣地進行該預熱。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同的材料膜，又可以在同一處理室中使多種材料同時放電而形成膜。
另外，有利用磁控管濺射法或ECR濺射法的濺射裝置，磁控管濺射法在處理室內具備磁體機構，ECR濺射法不使用輝光放電而利用使用微波來產生的電漿。
另外，作為使用濺射法的形成膜的方法，還有：在形成膜時使靶材物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法；以及在形成膜時對基板也施加電壓的偏壓濺射法。
也可以以不接觸於大氣的方式連續形成閘極絕緣膜102及氧化物半導體膜103。藉由不接觸於大氣地連續形成，可以不被如水或烴等的大氣成分或懸浮在大氣中的雜質元素污染地形成各疊層介面，因此可以降低電晶體特性的偏差。
接著，如圖1B所示，藉由蝕刻等將氧化物半導體膜103處理(構圖)為所希望的形狀，在與閘極電極101重疊的位置在閘極絕緣膜102上形成島狀氧化物半導體膜104。
也可以藉由噴墨法形成用來形成島狀氧化物半導體膜104的抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光掩模，由此可以降低製造成本。
另外，當在閘極絕緣膜102中形成接觸孔時，其製程可以與島狀氧化物半導體膜104的形成同時進行。
另外，用來形成島狀氧化物半導體膜104的蝕刻可以採用乾蝕刻及濕蝕刻中的一方或兩者。作為用於乾蝕刻的蝕刻氣體，最好使用含氯的氣體(氯基氣體，例如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )或四氯化碳(CCl4 )等)。另外，還可以使用含氟的氣體(氟基氣體，例如四氟化碳(CF4 )、六氟化硫(SF6 )、三氟化氮(NF3 )、三氟甲烷(CHF3 )等)、溴化氫(HBr)、氧(O2 )或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便可以蝕刻為所希望的處理形狀。
作為用於濕蝕刻的蝕刻液，可以使用將磷酸、醋酸及硝酸混合而成的溶液、檸檬酸或草酸等的有機酸等。此外，也可以使用ITO-07N(關東化學株式會社製造)。另外，藉由清洗去除濕蝕刻後的蝕刻液以及被蝕刻掉的材料。可以精製含有被去除掉的材料的蝕刻劑的廢液，並重複使用包含在廢液中的材料。從該蝕刻之後的廢液收集氧化物半導體膜所含有的如銦等的材料並重複使用，來可以有效利用資源並降低成本。
另外，最好在後續製程的形成導電膜之前進行反濺射，去除附著在島狀氧化物半導體膜104及閘極絕緣膜102的表面的抗蝕劑殘渣等。
接著，在減壓氣圍下、在氮或稀有氣體等的惰性氣體氣圍下、在氧氣體氣圍下或在超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：空腔振盪雷射光譜法)方式的露點儀來測定時的水分量為20ppm(露點換算為-55℃)以下，較佳地為1ppm以下，更佳地為10ppb以下的空氣)氣圍下，對氧化物半導體膜104進行第一加熱處理。藉由對氧化物半導體膜104進行加熱處理，如圖1C所示，形成水分、氫脫離了的氧化物半導體膜105。明確而言，以500℃以上且850℃以下(或玻璃基板的應變點以下的溫度)，最好以550℃以上且750℃以下進行加熱處理即可。例如，以600℃進行3分鐘以上且6分鐘以下的加熱處理即可。藉由使用RTA法，可以以短時間內進行脫水化或脫氫化，由此也可以以超過玻璃基板的應變點的溫度進行第一加熱處理。在本實施例模式中，使用加熱處理裝置中之一的電爐，在氮氣圍下在基板溫度達到600℃的狀態下對氧化物半導體膜104進行6分鐘的加熱處理之後，不使氧化物半導體膜接觸於大氣且防止水或氫再次混入到氧化物半導體膜，而得到氧化物半導體膜105。
注意，加熱處理裝置不侷限於電爐而可以具備利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用氬等稀有氣體或氮等的即使進行加熱處理也不與被處理物起反應的惰性氣體。
例如，作為第一加熱處理，也可以進行GRTA，在該GRTA中，將基板移動到加熱到650℃至700℃的高溫的惰性氣體中，進行幾分鐘的加熱後，移動基板而從加熱到高溫的惰性氣體中取出該基板。藉由使用GRTA可以在短時間內進行高溫加熱處理。
另外，在加熱處理中，最好在氮或氦、氖、氬等的稀有氣體中不包含水、氫等。或者，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地為0.1ppm以下)。
並且，如圖1C所示，藉由第一加熱處理在島狀氧化物半導體膜105的表層部中形成晶體區域106。晶體區域106包含粒子尺寸是1nm上且20nm以下的所謂奈米晶體(也寫為奈米結晶)。並且，島狀氧化物半導體膜105的除了晶體區域106以外的區域包括非晶或非晶區域中分散有微晶的非晶和微晶的混合物。注意，奈米結晶的尺寸只是個例子而已，因此本發明不應該被解釋為限定於上述數值範圍內。在使用各金屬的原子比是In:Ga:Zn=1:1:1的靶並藉由濺射法形成的In-Ga-Zn-O基氧化物半導體膜中，與使用具有其他原子比的靶形成的氧化物半導體膜相比表層部中的晶化更容易進展，因此更易於將晶體區域106形成到更深的區域中。
接著，如圖1D所示，使用離子植入法或離子摻雜法對其表層部具有晶體區域的氧化物半導體膜添加氧。藉由使用離子植入法或離子摻雜法等對氧化物半導體膜105添加氧，形成添加有過多的氧的氧化物半導體膜107。藉由添加氧，切斷構成氧化物半導體的金屬與氫的鍵或該金屬與羥基的鍵，並使氫或羥基與氧起反應，而產生水。由此，可以藉由後面進行的第二加熱處理來容易使雜質的氫或羥基作為水脫離。
在離子植入法中，使源氣體電漿化，提取該電漿所包括的離子種並且進行質量分離，將具有所定的質量的離子種加速，並且將被加速了的離子種作為離子束植入到被處理物。在離子摻雜法中，使源氣體電漿化，藉由所定的電場的作用從電漿提取離子種，不對所提取了的離子種進行質量分離而將它加速，並且將被加速了的離子種作為離子束植入到被處理物。藉由使用進行質量分離的離子植入法添加氧，可以防止金屬元素等的雜質與氧一起被添加在氧化物半導體膜中。另外，由於與離子植入法相比離子摻雜法可以增大離子束的照射面積，所以藉由使用離子摻雜法添加氧，可以縮短處理時間。
在使用氧氣體利用離子植入法來添加氧的情況下，將加速電壓設定為5kV以上且100kV以下，將劑量設定為1×1013 離子/cm2 以上且1×1016 離子/cm2 以下即可。
另外，也可以在使用離子植入法對氧化物半導體膜105添加氧的同時，在500℃以上且850℃以下(或者玻璃基板的應變點以下的溫度)，較佳地為550℃以上且750℃以下的範圍內對形成有氧化物半導體膜105的基板進行加熱處理。
另外，形成在氧化物半導體膜105的表層部中的晶體區域106所包含的結晶因使用離子植入法或離子摻雜法等進行的氧添加而受到損傷。因此，氧化物半導體膜107的表層部的結晶性低於氧添加之前的氧化物半導體膜105所具有的晶體區域106。根據氧的劑量，可以使氧化物半導體膜107的表層部與上述氧化物半導體膜105所具有的非晶區域處於相同的狀態。
接著，進行第二加熱處理。第二加熱處理可以在與第一加熱處理同樣的條件下進行。明確而言，在減壓氣圍下、在氮或稀有氣體等的惰性氣體氣圍下、在氧氣體氣圍下或在超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：空腔振盪雷射光譜法)方式的露點儀來測定時的水分量為20ppm(露點換算為-55℃)以下，較佳地為1ppm以下，更佳地為10ppb以下的空氣)氣圍下，以500℃以上且850℃以下(或玻璃基板的應變點以下的溫度)，較佳地以550℃以上且750℃以下進行加熱處理。當利用RTA(Rapid Thermal Anneal：快速熱退火)處理進行加熱處理時，例如以600℃進行3分鐘以上且6分鐘以下的加熱處理即可。藉由使用RTA法，可以在短時間內進行脫水化或脫氫化，由此也可以以超過玻璃基板的應變點的溫度進行第二加熱處理。在本實施例模式中，使用加熱處理裝置中之一的電爐，在氮氣圍下在基板溫度達到600℃的狀態下進行6分鐘的加熱處理之後，不使氧化物半導體膜接觸於大氣且防止水或氫再次混入到氧化物半導體膜，而如圖1E所示那樣得到氧化物半導體膜108。另外，上述加熱處理也可以在形成島狀氧化物半導體膜108之後進行多次。
在本發明的一個實施例中，藉由對氧化物半導體膜105添加氧，切斷構成氧化物半導體的金屬與氫的鍵或該金屬與羥基的鍵並使該氫或羥基與氧起反應，而產生水。由此，藉由在氧的添加之後進行第二加熱處理，可以容易使殘留的氫或羥基等的雜質作為水脫離。由此，在藉由上述加熱處理形成的島狀氧化物半導體膜108中進行第一加熱處理也不被去除的水分或氫等雜質被去除，而與第一加熱處理後的氧化物半導體膜105相比，可以進一步實現i型(本徵半導體)或無限趨近於i型。由於藉由水分、氫等雜質的脫離而可以得到i型(本徵半導體)或無限趨近於i型的氧化物半導體，所以可以防止因上述雜質而導致的臨界值電壓漂移等的電晶體特性的劣化，而降低截止電流。
另外，在85℃的溫度下，對閘極施加的電壓為2×106 V/cm，12小時的閘極偏壓-熱壓力測試(BT測試)中，當氧化物半導體添加有雜質時，雜質與氧化物半導體的主要成分的接合因強電場(B：偏壓)和高溫(T：溫度)被切斷，而所產生的懸空鍵引起臨界值電壓(Vth)的漂移。但是，如上所述那樣藉由使閘極絕緣膜和氧化物半導體膜的介面特性良好，並且儘量去除氧化物半導體膜中的雜質，尤其是氫或水等，可以得到對於BT測試也具有穩定性的電晶體。
注意，加熱處理裝置不侷限於電爐而可以具備利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用氬等稀有氣體或氮等的即使進行加熱處理也不與被處理物起反應的惰性氣體。
例如，作為第二加熱處理，也可以進行GRTA，在該GRTA中，將基板移動到加熱到650℃至700℃的高溫的惰性氣體中，進行幾分鐘的加熱後，移動基板而從加熱到高溫的惰性氣體中取出該基板。藉由使用GRTA可以在短時間內進行高溫加熱處理。
另外，在加熱處理中，最好在氮或氦、氖、氬等的稀有氣體中不包含水、氫等。或者，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳地為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下)。
在氧化物半導體膜105中，雖然在藉由第一加熱處理水或氫被去除的同時產生氧缺陷，但是藉由使用離子植入法或離子摻雜法等的氧添加可以向該產生氧缺陷的氧化物半導體膜充分供應氧。並且因為藉由第一加熱處理去除的氫或水不是構成氧化物半導體的元素而是所謂的雜質，而後面添加的氧是構成氧化物半導體的元素之一，所以可以形成滿足化學計量組成比的結構。因此，藉由在進行第一加熱處理和氧添加之後進行上述第二加熱處理，可以修復受到損傷的晶體區域106並促進結晶生長來使結晶生長從氧化物半導體膜108的表層部進展到半導體膜的更內部，而形成如圖1E所示的結晶生長擴大到氧化物半導體膜108的更深部的晶體區域109。並且，因為與第一加熱處理相比，藉由該第二加熱處理進一步促進結晶生長，所以在晶體區域109內呈現晶粒彼此鄰接且構成氧化物半導體的金屬元素在鄰接的晶粒之間連接的狀態。
以下，對晶體區域109進行更詳細的說明。表層部的晶體區域109的結晶是其c軸(c-axis)取向為大致垂直於氧化物半導體膜108表面的方向的結晶，並且該結晶彼此鄰接。例如，當使用In-Ga-Zn-O基氧化物半導體材料時，晶體區域109的結晶是InGaZnO4 結晶的c軸取向為大致垂直於氧化物半導體膜108表面的方向的結晶。
上述InGaZnO4 的結晶含有In、Ga、Zn中的任一種，並且，可以認為上述InGaZnO4 的結晶具有由平行於a軸(a-axis)及b軸(b-axis)的層構成的疊層結構。也就是說，InGaZnO4 的結晶具有在c軸方向上層疊有含有In的第一層、含有In的第二層、含有In的第三層的結構。
InGaZnO4 結晶的導電性主要由In控制，所以包含In的第一層至第三層在平行於a軸及b軸的方向上的電特性良好。這是因為如下緣故：在包含In的第一層至第三層中的任一個以上中，一個In的5s軌道與鄰接的In的5s軌道重疊，從而形成載子路徑(carrier path)。
藉由對這種結晶進行取向，也給氧化物半導體膜108的電特性帶來影響。明確地說，例如，平行於氧化物半導體膜108表面的方向上的電特性得到提高。這是因為如下緣故：InGaZnO4 結晶的c軸被取向為大致垂直於氧化物半導體膜108表面的方向，在InGaZnO4 結晶中，電流在平行於a軸及b軸的方向上流過。
另外，在本發明的一個實施例中，在晶體區域內呈現晶粒彼此鄰接且構成氧化物半導體的金屬元素在彼此鄰接的晶粒之間連接的狀態。因此，如圖4所示那樣，在箭頭所示的平行於a軸及b軸的方向上容易流過電流，而平行於氧化物半導體膜108表面的方向上的電特性進一步得到提高。另外，圖1E所示的氧化物半導體膜108具有主要由非晶構成的非晶區域110和形成在氧化物半導體膜108的表層部中的晶體區域109。
此外，晶體區域109的結晶結構不侷限於上述結構，而也可以包含其他結晶結構的結晶。例如，在使用In-Ga-Zn-O基氧化物半導體材料的情況下，除了包含InGaZnO4 的結晶以外，還可以包含In2 Ga2 ZnO7 、InGaZn5 O8 等結晶等。當然，更有效且更佳的是InGaZnO4 的結晶遍佈整個晶體區域109。
如上所述，在氧化物半導體膜108中，藉由在表層部中具有晶體區域109，來可以實現良好的電特性。尤其是，當晶體區域109所包含的InGaZnO4 結晶的c軸被取向為大致垂直於氧化物半導體膜108表面的方向時，根據InGaZnO4 結晶的電特性氧化物半導體膜108的表層部中的載子遷移率上升。由此，具有該氧化物半導體膜108的電晶體的場效應遷移率上升，而可以實現良好的電特性。
此外，因為與晶體區域109以外的非晶區域110相比晶體區域109很穩定，所以藉由在氧化物半導體膜108的表層部具有該晶體區域109，可以抑制雜質(例如氫、水、羥基或氫化物等)侵入到非晶區域110中。由此，可以提高氧化物半導體膜108的可靠性。
藉由上述製程可以降低氧化物半導體膜中的氫濃度，從而可以實現高純度化。由此可以實現氧化物半導體膜的穩定化。另外，藉由玻璃轉變溫度以下的加熱處理，可以形成載子密度極少，且帶隙寬的氧化物半導體膜。由此，由於可以使用大面積基板製造電晶體，所以可以提高批量生產性。另外，藉由使用該氫濃度被降低的被高純度化的氧化物半導體膜，可以製造耐壓性高，短通道效果低，且導通截止比高的電晶體。
另外，非晶區域110主要由非晶氧化物半導體膜構成。此外，“主要”例如是指占50%以上的狀態，而在此情況下是指非晶氧化物半導體膜占體積百分比(或者重量百分比)的50%以上的狀態。也就是說，非晶區域110有時除了包括非晶氧化物半導體膜的結晶以外還包括氧化物半導體膜的結晶等，但是氧化物半導體膜的結晶等的含有率最好低於體積百分比(或者重量百分比)的50%。但是，不侷限於上述範圍內。
在將In-Ga-Zn-O基氧化物半導體膜用於氧化物半導體膜的材料時，最好將上述非晶區域110的組成設定為Zn的含量(原子百分比)是In或Ga的含量(原子百分比)以上。這是因為藉由採用這樣的組成，易於形成所定的組成的晶體區域109。
注意，雖然在本實施例模式中對在將氧化物半導體膜103處理為所希望的形狀來形成島狀氧化物半導體膜104之後，進行第一加熱處理、氧的添加、第二加熱處理的製造方法進行說明，但是本發明不侷限於該結構。也可以在對形成島狀氧化物半導體膜104之前的氧化物半導體膜103進行第一加熱處理、氧的添加、第二加熱處理之後，對氧化物半導體膜的形狀進行處理來形成島狀氧化物半導體膜。或者，也可以在對氧化物半導體膜103進行第一加熱處理之後對氧化物半導體膜的形狀進行處理來形成島狀氧化物半導體膜，然後對該島狀氧化物半導體膜進行氧的添加、第二加熱處理。或者，也可以在對氧化物半導體膜103進行第一加熱處理、氧的添加之後，對氧化物半導體膜的形狀進行處理來形成島狀氧化物半導體膜，然後對該島狀氧化物半導體膜進行第二加熱處理。
接著，如圖2A所示，在閘極絕緣膜102以及氧化物半導體膜108上形成成為源極電極及汲極電極(包括使用與其相同的層形成的佈線)的導電膜之後，對該導電膜進行構圖，形成源極電極111、汲極電極112。使用濺射法或真空蒸鍍法形成導電膜即可。作為成為源極電極及汲極電極(包括使用與其相同的層形成的佈線)的導電膜的材料，可以舉出選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，也可以採用在Al、Cu等的金屬膜的下一側或上一側層疊Cr、Ta、Ti、Mo、W等的高熔點金屬膜的結構。另外，藉由使用添加有如下元素的Al材料，可以提高耐熱性，該元素是諸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc、Y等的防止產生在Al膜中的小丘(hillock)或晶鬚(whisker)的元素。
另外，導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；Ti膜、層疊在該Ti膜上的鋁膜、在其上層疊的Ti膜的三層結構等。
另外，成為源極電極及汲極電極(包括使用與其相同的層形成的佈線)的導電膜也可以使用導電性的金屬氧化物形成。作為導電性的金屬氧化物，可以使用氧化銦(1n2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦氧化錫合金(1n2 O3 -SnO2 ，簡稱為ITO)、氧化銦氧化鋅合金(1n2 O3 -ZnO)或使所述金屬氧化物材料中包含矽或氧化矽的材料。
在形成導電膜之後進行加熱處理的情況下，最好使導電膜具有承受該加熱處理的耐熱性。
在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極111、汲極電極112，然後去除抗蝕劑掩模。
作為光微影製程中的形成抗蝕劑掩模時的曝光，使用紫外線、KrF雷射、ArF雷射。根據在氧化物半導體膜108上相鄰的源極電極的下端部與汲極電極的下端部的距離決定後面形成的電晶體的通道長度L。另外，在進行通道長度L短於25nm的曝光時，使用其波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行光微影製程中的形成抗蝕劑掩模時的曝光。使用超紫外線的曝光的解析度高且其聚焦深度也大。從而，也可以將後面形成的電晶體的通道長度L設定為10nm以上且1000nm以下，並可以使電路的工作速度高速化，還可以使截止電流值極小，由此也可以實現低耗電量化。
另外，在對導電膜進行蝕刻時，以儘量不去除氧化物半導體膜108的方式適當地調節各個材料及蝕刻條件。
在本實施例模式中，作為導電膜使用鈦膜，使用包含氨和過氧化氫水的溶液(氨水和過氧化氫以及純水的混合液)，對導電膜進行濕蝕刻，而形成源極電極111、汲極電極112。作為包含氨水和過氧化氫以及純水的溶液，明確而言使用以5：2：2的體積比混合31wt%的過氧化氫水、28wt%的氨水以及水的水溶液。或者，也可以使用包含氯(Cl2 )、氯化硼(BCl3 )等的氣體對導電膜進行乾蝕刻。
在藉由進行上述構圖形成源極電極111和汲極電極112時，有時由於島狀氧化物半導體膜108的露出的部分的一部分被蝕刻，所以在島狀氧化物半導體膜108中形成槽部(凹部)。另外，也可以藉由噴墨法形成用來形成源極電極111、汲極電極112的抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光掩模，由此可以降低製造成本。
另外，為了縮減在光微影製程中使用的光掩模數量及製程數，還可以使用由多色調掩模形成的抗蝕劑掩模來進行蝕刻製程，該多色調掩模是使透過光具有多種強度的掩模。使用多色調掩模形成的抗蝕劑掩模呈具有多種厚度的形狀，並且進行蝕刻來可以進一步改變其形狀，所以可以將其用於處理為不同圖案的多個蝕刻製程。因此，利用一個多色調掩模可以形成對應於至少兩種以上的不同圖案的抗蝕劑掩模。因此，可以減少曝光掩模數量，並且可以削減對應的光微影製程，所以可以實現製程簡化。
源極電極111及汲極電極112接觸於氧化物半導體膜108所具有的晶體區域109。藉由高導電性的晶體區域109與源極電極111、汲極電極112接觸，可以降低源極電極111及汲極電極112與氧化物半導體膜108之間的接觸電阻，所以可以提高形成的電晶體的截止電流。
接著，進行使用N2 O、N2 或Ar等的氣體的電漿處理。藉由該電漿處理去除附著在被露出的氧化物半導體膜的表面上的吸附水等。另外，也可以使用氧和氬的混合氣體進行電漿處理。
另外，在進行電漿處理後，如圖2B所示，覆蓋源極電極111、汲極電極112及氧化物半導體膜108地形成絕緣膜113。絕緣膜113最好儘量不包含水分、氫等的雜質，既可以是單層的絕緣膜又可以由層疊的多個絕緣膜構成。當在絕緣膜113中含有氫時，氫侵入到氧化物半導體膜中或者氫從氧化物半導體膜中抽出氧，導致氧化物半導體膜的背通道部的低電阻化(n型化)，而有可能形成寄生通道。因此，為了使絕緣膜113儘量不含有氫，作為成膜方法，不使用氫是重要的。上述絕緣膜113最好使用高阻擋性的材料。例如，作為高阻擋性的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。當使用層疊的多個絕緣膜時，將其氮比率比上述高阻擋性的絕緣膜低的氧化矽膜、氧氮化矽膜等的絕緣膜形成在離氧化物半導體膜108近的一側。並且，隔著氮比率低的絕緣膜以重疊於源極電極111、汲極電極112及氧化物半導體膜108的方式形成具有阻擋性的絕緣膜。藉由使用具有阻擋性的絕緣膜，可以防止水分或氫等的雜質侵入到氧化物半導體膜108內、閘極絕緣膜102內或者氧化物半導體膜108和其他絕緣膜的介面及其近旁。另外，藉由與氧化物半導體膜108接觸地形成氮比率低的氧化矽膜、氧氮化矽膜等的絕緣膜，可以防止使用高阻擋性的材料形成的絕緣膜直接接觸於氧化物半導體膜108。
在本實施例模式中，形成具有在藉由濺射法形成的厚度為200nm的氧化矽膜上層疊藉由濺射法形成的厚度為100nm的氮化矽膜的結構的絕緣膜113。將形成膜時的基板溫度設定為室溫以上且300℃以下即可，在本實施例模式中設定為100℃。
另外，也可以在形成絕緣膜113之後進行加熱處理。加熱處理在惰性氣體氣圍(氮或氦、氖、氬等)下最好以200℃以上且400℃以下，例如250℃以上且350℃以下進行。在本實施例模式中，例如在氮氣圍下以250℃進行1小時的加熱處理。或者，也可以在形成源極電極111、汲極電極112之前，與對氧化物半導體膜進行的前面的加熱處理同樣地進行高溫且短時間的RTA處理。藉由彼此接觸地設置形成在源極電極111和汲極電極112之間的氧化物半導體膜108的露出區和包含氧的絕緣膜113，然後進行加熱處理，而向氧化物半導體膜108供應氧，由此可以選擇性地使氧化物半導體膜108的與絕緣膜113接觸的區域處於氧過剩狀態。其結果是可以實現滿足化學計量組成比的結構，與閘極電極101重疊的通道形成區成為I型，可以提高電晶體的電特性，並可以減少電特性的偏差。進行該加熱處理的時序只要是形成絕緣膜113之後就沒有特別的限制，並且藉由兼作該加熱處理與其他製程例如形成樹脂膜時的加熱處理、用來使透明導電膜低電阻化的加熱處理，可以不增加製程數的條件下進行加熱處理。
藉由上述製程形成電晶體114。
在圖2C中示出圖2B所示的電晶體114的俯視圖。另外，圖2C中的虛線A1-A2的截面圖相當於圖2B。
電晶體114具有形成在具有絕緣表面的基板100上的閘極電極101、閘極電極101上的閘極絕緣膜102、閘極絕緣膜102上的與閘極電極101重疊的氧化物半導體膜108、形成在氧化物半導體膜108上的一對源極電極111和汲極電極112。作為電晶體114的構成要素還可以包括形成在氧化物半導體膜108上的絕緣膜113。圖2C所示的電晶體114具有在源極電極111和汲極電極112之間氧化物半導體膜108的一部分被蝕刻的通道蝕刻結構。
另外，雖然使用單閘極結構的電晶體對電晶體114進行說明，但是也可以根據需要形成具有多個通道形成區的多閘極結構的電晶體。
另外，使用圖1A至圖2C所示的製造方法形成的電晶體114示出藉由蝕刻去除位於源極電極111和汲極電極112之間的晶體區域109而非晶區域110露出的結構。但是，非晶區域110是否露出取決於具有晶體區域109的表層部從氧化物半導體膜108表面所占的深度以及當形成源極電極111和汲極電極112時氧化物半導體膜108表面的蝕刻程度。
圖11A示出氧化物半導體膜108的截面圖，該氧化物半導體膜108具有晶體區域109和非晶區域110，並且，具有晶體區域109的表層部離表面的距離(深度)是氧化物半導體膜108的厚度的一半以上。並且，圖11B示出使用圖11A所示的氧化物半導體膜108製造的通道蝕刻型電晶體的截面圖的一個例子。在圖11B中，具有晶體區域109的表層部與圖1A至圖2C所示的電晶體114相比到達離表面更深的區域，因此殘留有位於源極電極111與汲極電極112之間的晶體區域109。
在本發明中，可以採用如圖2B所示那樣的在源極電極111和汲極電極112之間露出有非晶區域110的結構，或者採用如圖11B所示那樣的殘留有晶體區域109的結構。但是，在具有底閘結構的通道蝕刻型電晶體中，為了防止在氧化物半導體膜108中的離閘極電極101遠的背通道部中形成寄生通道，最好背通道部由高電阻的非晶區域110形成。因此，如圖2B所示，非晶區域110露出在源極電極111和汲極電極112之間的結構更可以提高電晶體的導通截止比。
另外，如果氧化物半導體膜108的晶化進展到更深部，則氧化物半導體膜108的幾乎所有部分有可能都被晶體區域109佔據。圖12A示出氧化物半導體膜108的幾乎所有部分都被晶體區域109佔據時的氧化物半導體膜108的截面圖。並且，圖12B示出使用圖12A所示的氧化物半導體膜108製造的通道蝕刻型電晶體的截面圖的一個例子。在圖12B中，氧化物半導體膜108中的與閘極電極101重疊的區域即通道形成區全部由晶體區域109構成。藉由採用上述結構，可以提高通道形成區中的載子遷移率，因此電晶體的場效應遷移率上升，從而可以實現良好的電特性。
接著，也可以藉由在絕緣膜113上形成導電膜之後對該導電膜進行構圖，而如圖3A所示在與氧化物半導體膜108重疊的位置形成背閘極電極115。背閘極電極115可以使用與閘極電極101或源極電極111及汲極電極112同樣的材料、結構而形成。
背閘極電極115的厚度為10nm至400nm，較佳地為100nm至200nm。在本實施例模式中，形成具有層疊有鈦膜、鋁膜、鈦膜的結構的導電膜。然後，藉由光微影法形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，將該導電膜處理(構圖)為所希望的形狀，來形成背閘極電極115。
接著，如圖3B所示，覆蓋背閘極電極115地形成絕緣膜116。絕緣膜116最好使用高阻擋性的材料來形成，該高阻擋性的材料可以防止氣圍中的水分、氫、氧等影響到電晶體114的特性。例如，作為高阻擋性的絕緣膜，藉由電漿CVD法或濺射法等使用氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等的單層或疊層來形成。為了得到阻擋性的效果，較佳的是絕緣膜116的厚度例如為15nm至400nm。
在本實施例模式中，藉由電漿CVD法形成300nm厚的絕緣膜。成膜條件是：矽烷氣體的流量為4sccm，一氧化二氮(N2 O)的流量為800sccm，基板溫度為400℃。
在圖3C中示出圖3B所示的半導體裝置的俯視圖。圖3B相當於圖3C中的虛線A1-A2的截面圖。
注意，在圖3B中例示背閘極電極115覆蓋整個氧化物半導體膜108的情況，但是本發明不侷限於該結構。背閘極電極115至少與氧化物半導體膜108所具有的通道形成區的一部分重疊即可。
背閘極電極115既可以處於電絕緣的浮置狀態又可以處於被施加電位的狀態。在後一種情況下，對背閘極電極115既可以施加與閘極電極101相同水準的電位，又可以施加接地等的固定電位。藉由控制對背閘極電極115施加的電位的水準，可以控制電晶體114的臨界值電壓。
以下對如本實施例模式那樣儘量去除包含在氧化物半導體膜中的氫、水等的雜質來使氧化物半導體膜高純度化時的對電晶體的特性帶來的影響進行說明。
圖22示出使用氧化物半導體的反交錯型電晶體的縱截面圖。在閘極電極(GE)上隔著閘極絕緣膜(GI)設置氧化物半導體膜(0S)，且在其上設置源極電極(S)及汲極電極(D)。
圖23示出沿著圖22所示的A-A'截面的能帶圖(模式圖)。在圖23中，黑色圓點(●)示出電子，並且白色圓點(○)示出電洞，它們分別具有電荷(-q、+q)。在對汲極電極施加正電壓(VD>0)的情況下，虛線示出不對閘極電極施加電壓的情況(VG=0)，而實線示出對閘極電極施加正電壓的情況(VG>0)。在不對閘極電極施加電壓的情況下，因為勢壘高所以載子(電子)不從電極植入到氧化物半導體一側，而示出電流不流過的截止狀態。另一方面，在對閘極電極施加正電壓的情況下，勢壘降低，而示出電流流過的導通狀態。
圖24A和圖24B是沿著圖23的B-B'的截面的能帶圖(模式圖)。圖24A示出對閘極電極(GE)施加正電位(VG>0)的狀態，示出在源極電極和汲極電極之間流過載子(電子)的導通狀態。此外，圖24B示出對閘極電極(GE)施加負電位(VG<0)的狀態，示出截止狀態(少數載子不流過)的情況。
圖25示出真空位準和金屬的功函數(ΦM )及氧化物半導體的電子親和力(χ)的關係。
由於在常溫下金屬中的電子處於退化狀態(degenerate state)，所以費米能級位於傳導帶內。另一方面，現有的氧化物半導體一般是n型，在此情況下的費密能級(Ef)從位於帶隙中間的本徵費密能級(Ei)離開而位於與傳導帶(Ec)接近的部分。另外，一般認為，因為在氧化物半導體中氫的一部分會成為施主，所以氫是氧化物半導體被n型化的原因中之一。另外，一般認為，氧缺陷也是導致n型化的原因中之一。
針對於此，根據本發明的氧化物半導體是如下氧化物半導體，即：藉由從氧化物半導體去除n型雜質的氫，以儘量不包含氧化物半導體的主要成分以外的雜質的方式進行高純度化，並去除氧缺陷，而實現本徵(i型)氧化物半導體或使氧化物半導體無限趨近於本徵型。也就是說，其特徵是：不是添加雜質實現氧化物半導體的i型化，而是藉由儘量去除氫、水等的雜質、氧缺陷來實現高純度化，得到i型(本徵半導體)或無限趨近於i型(本徵半導體)的氧化物半導體。藉由採用上述結構，如箭頭所示那樣，可以使實密能級(Ef)無限趨近於與本徵費米能級(Ei)相同的程度。
氧化物半導體的帶隙(Eg)為3.15eV，並且電子親和力(χ)被認為是4.3V。構成源極電極及汲極電極的鈦(Ti)的功函數與氧化物半導體的電子親和力(χ)大致相等。在此情況下，在金屬-氧化物半導體介面中，不形成肖特基型的電子勢壘。
此時，如圖24A所示那樣，電子移動在閘極絕緣膜和被高純度化的氧化物半導體的介面中的氧化物半導體一側的能上穩定的最底部。
此外，在圖24B中，因為當對閘極電極(GE)施加負電位(反偏壓)時，實質上沒有少數載子的電洞，所以電流成為無限趨近於0的值。
如上所述，藉由以儘量不包含氧化物半導體的主要成分以外的元素(雜質元素)的方式進行氧化物半導體的高純度化，得到本徵(i型)或實質上本徵的氧化物半導體，由此該氧化物半導體與閘極絕緣層的介面特性明顯化。因此，要求閘極絕緣層可以與氧化物半導體形成優良介面。明確地說，例如，最好使用如下絕緣層，即：藉由一種CVD法製造的絕緣層，該CVD法利用使用VHF頻帶至μ波頻帶的電源頻率產生的高密度電漿；或藉由濺射法製造的絕緣層等。
可以使氧化物半導體高純度化並使氧化物半導體和閘極絕緣層的介面處於良好狀態。
例如，在電晶體的通道寬度W為1×104 μm，且通道長度L為3μm的元件中，也獲得10-13 A以下的截止電流和0.1V/dec.的亞臨界值(subthreshold swing value：S值)(閘極絕緣膜的厚度為100nm)。
像這樣，藉由以儘量不包含氧化物半導體的主要成分以外的水、氫等的雜質的方式實現氧化物半導體膜的高純度化，可以實現優良的電晶體工作。
實施例模式2
在本實施例模式中，對能夠控制更高電壓或更大電流的用於功率裝置(power device)的電晶體的結構及製造方法進行說明。另外，可以與實施例模式1同樣地進行與實施例模式1同樣的部分或具有同樣的功能的部分以及製程，因此省略重複說明。
如圖5A所示，在基板200上形成成為基底膜的絕緣膜201之後形成第一電極202。
至於用於基板200的基板，參照實施例模式1所示的基板100的記載即可。另外，至於絕緣膜201的材料、結構及厚度，參照實施例模式1所示的基底膜的記載即可。
第一電極202使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢、釔中的金屬元素、以上述金屬元素為成分的合金、組合上述金屬元素的合金等來形成。另外，可以使用選自錳、鎂、鋯、鈹、釷中的任一種或多種的金屬元素。另外，第一電極202可以採用單層結構或兩層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；鈦膜、層疊在該鈦膜上的鋁膜、在其上層疊的鈦膜的三層結構等。另外，也可以使用：組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種元素的膜、合金膜或氮化膜。
另外，作為第一電極202可以使用具有透光性的導電材料如氧化銦錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等。另外，也可以採用上述具有透光性的導電性材料和上述金屬元素的疊層結構。
在基板200上藉由濺射法、CVD法或真空蒸鍍法形成導電膜，在該導電膜上藉由光微影製程形成抗蝕劑掩模，使用該抗蝕劑掩模對導電膜進行蝕刻，而可以形成第一電極202。或者，不使用光微影製程，而藉由印刷法、噴墨法形成第一電極202，可以縮減製程數。另外，當將第一電極202的端部形成為錐形形狀時，提高後面形成的閘極絕緣膜的覆蓋性，所以是較佳的。藉由將第一電極202的端部與絕緣膜201的角度設定為30°以上且60°以下，較佳地設定為40°以上且50°以下，可以提高後面形成的閘極絕緣膜的覆蓋性。
在本實施例模式中，作為成為第一電極202的導電膜，藉由濺射法形成厚度為50nm的鈦膜，形成厚度為100nm的鋁膜，並形成厚度為50nm的鈦膜。接著，使用利用光微影製程形成的抗蝕劑掩模進行蝕刻，形成第一電極202。另外，藉由利用噴墨法形成抗蝕劑掩模代替利用光微影製程形成的抗蝕劑掩模，可以縮減製程數。
接著，在第一電極202上形成島狀氧化物半導體膜203。氧化物半導體膜203可以藉由濺射法、塗布法、印刷法等形成。在本實施例模式中，在藉由濺射法在第一電極202上形成氧化物半導體膜之後，利用蝕刻等將該氧化物半導體膜處理為所希望的形狀，形成島狀氧化物半導體膜203。另外，氧化物半導體膜可以在稀有氣體(例如氬)氣圍下、在氧氣圍下或在稀有氣體(例如氬)及氧氣圍下藉由濺射法形成。
另外，用來形成島狀氧化物半導體膜203的蝕刻參照實施例模式1所示的用來形成島狀氧化物半導體膜203的蝕刻的記載而實施即可。另外，將藉由蝕刻形成的島狀氧化物半導體膜203的端部和第一電極202之間設定為30°以上且60°以下，較佳地設定為40°以上且50°以下，而可以提高後面形成的閘極絕緣膜的覆蓋性，所以是較佳的。
另外，最好在使用濺射法形成氧化物半導體膜之前，進行引入氬氣體並產生電漿的反濺射，而去除附著在第一電極202的表面上的灰塵。反濺射是指在不對靶材一側施加電壓的情況下使用RF電源在氬氣圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦等代替氬氣圍。另外，也可以在對氬氣圍添加氧、一氧化二氮等的氣圍下進行反濺射。另外，也可以在對氬氣圍添加氯、四氟化碳等的氣圍下進行反濺射。
氧化物半導體膜203可以使用上述那樣的氧化物半導體。
在本實施例模式中，將藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材的濺射法而得到的厚度為30nm的In-Ga-Zn-O基非單晶膜用於氧化物半導體膜203。作為上述靶材，例如可以使用具有各金屬的原子比為In：Ga：Zn=1：1：0.5、In：Ga：Zn=1：1：1或In：Ga：Zn=1：1：2的組成比的氧化物半導體靶材。另外，可以在稀有氣體(典型的是氬)氣圍下、在氧氣圍下或者在稀有氣體(典型的是氬)及氧氣圍下藉由濺射法來形成氧化物半導體膜。此外，在利用濺射法的情況下，也可以使用包括2wt%以上且10wt%以下的SiO2 的靶材形成膜。另外，包含In、Ga及Zn的氧化物半導體靶材的填充率為90%以上且100%以下，較佳地為95%以上且99.9%以下。藉由使用高填充率的氧化物半導體靶材，所形成的氧化物半導體膜成為緻密的膜。
在保持為減壓狀態的處理室內保持基板，一邊去除處理室內的殘留水分一邊引入去除了氫及水分的濺射氣體，使用金屬氧化物作為靶材在基板200上形成氧化物半導體膜203。在形成膜時，也可以將基板溫度設定為100℃以上且600℃以下，較佳地為200℃以上且400℃以下。藉由一邊加熱基板一邊形成膜，可以降低形成了的氧化物半導體膜所包含的雜質濃度。另外，可以減少因濺射產生的缺陷。為了去除處理室內的殘留水分，最好使用吸附型真空泵。例如，最好使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪泵。由於使用低溫泵排氣的沉積室排出例如氫原子、水(H2 O)等包含氫原子的化合物(最好也排出包含碳原子的化合物)等，所以可以降低在該沉積室中形成的氧化物半導體膜所包含的雜質濃度。
在本實施例模式中，作為氧化物半導體膜的成膜條件的一個例子，應用如下條件，即基板溫度為室溫，基板和靶材之間的距離為110mm，壓力為0.4Pa，直流(DC)電源為0.5kW，在氧及氬(氧流量15sccm：氬流量30sccm)氣圍下。另外，脈衝直流(DC)電源是較佳的，因為可以減少在形成膜時發生的稱為微粒的灰塵並可以實現均勻的膜厚分佈。氧化物半導體膜的厚度為1μm以上，較佳地為3μm以上，更佳地為10μm以上。另外，由於根據所應用的氧化物半導體膜材料適當的厚度不同，所以根據材料適當地選擇厚度即可。
另外，為了使氧化物半導體膜203中儘量不包含氫、羥基及水分，作為形成膜的預處理，最好在濺射裝置的預熱室中對形成了第一電極202的基板200進行預熱，使吸附到基板200的氫、水分等雜質脫離且將其排出。另外，將預熱的溫度設定為100℃以上且400℃以下，較佳地設定為150℃以上且300℃以下。另外，設置在預熱室中的排氣單元最好是低溫泵。另外，可以省略該預熱處理。另外，該預熱也可以在形成閘極絕緣膜之前，對形成到閘極電極的基板200同樣地進行。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同的材料膜，又可以在同一處理室中使多種材料同時放電而進行成膜。
另外，有利用磁控管濺射法或ECR濺射法的濺射裝置，磁控管濺射法在處理室內具備磁體機構，ECR濺射法不使用輝光放電而利用使用微波來產生的電漿。
另外，作為使用濺射法的成膜方法，還有：在成膜時使靶材物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法；以及在形成膜時對基板也施加電壓的偏壓濺射法。
接著，在減壓氣圍下、在氮或稀有氣體等的惰性氣體氣圍下、在氧氣體氣圍下或在超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：空腔振盪雷射光譜法)方式的露點儀來測定時的水分量為20ppm(露點換算為-55℃)以下，較佳地為1ppm以下，更佳地為10ppb以下的空氣)氣圍下，對氧化物半導體膜203進行第一加熱處理。藉由對氧化物半導體膜203進行加熱處理，如圖5B所示，形成水分、氫被脫離的氧化物半導體膜205。明確而言，以500℃以上且850℃以下(或玻璃基板的應變點以下的溫度)，最好以550℃以上且750℃以下進行加熱處理即可。例如，以600℃進行3分鐘以上且6分鐘以下左右的加熱處理即可。藉由使用RTA法，可以在短時間內進行脫水化或脫氫化，由此也可以以超過玻璃基板的應變點的溫度進行第一加熱處理。在本實施例模式中，使用加熱處理裝置中之一的電爐，在氮氣圍下在基板溫度達到600℃的狀態下對氧化物半導體膜203進行6分鐘的加熱處理之後，不使氧化物半導體膜接觸於大氣且防止水或氫的再次混入到氧化物半導體膜，而得到氧化物半導體膜205。
另外，由於已經在實施例模式1中描述了用於第一加熱處理的加熱處理裝置的詳細說明，所以在此省略說明。
另外，在加熱處理中，最好在氮或氦、氖、氬等的稀有氣體中不包含水分、氫等。或者，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳地為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地為0.1ppm以下)。
並且，如圖5B所示，藉由第一加熱處理在島狀氧化物半導體膜205的表層部中形成晶體區域206。晶體區域206包含粒子尺寸是1nm上且20nm以下的所謂奈米晶體(也寫為奈米結晶)。並且，島狀氧化物半導體膜205的除了晶體區域206以外的區域包括非晶或非晶區域中分散有微晶的非晶和微晶的混合物。注意，奈米結晶的尺寸只是個例子而已，因此本發明不應該被解釋為限定於上述數值範圍內。在使用各金屬的原子比是In:Ga:Zn=1:1:1的靶並藉由濺射法形成的In-Ga-Zn-O基氧化物半導體膜中，與使用具有其他原子比的靶形成的氧化物半導體膜相比表層部中的晶化更容易進展，因此更易於將晶體區域106形成到更深的區域中。
接著，如圖5C所示，使用離子植入法或離子摻雜法對其表層部具有晶體區域206的氧化物半導體膜205添加氧。藉由使用離子植入法或離子摻雜法等對氧化物半導體膜205添加氧，形成添加有過多的氧的氧化物半導體膜207。藉由添加氧，切斷構成氧化物半導體的金屬與氫的鍵或該金屬與羥基的鍵，並使氫或羥基與氧起反應，而產生水。由此，可以藉由後面進行的第二加熱處理來容易使雜質的氫或羥基作為水脫離。
在使用氧氣體利用離子植入法來添加氧的情況下，將加速電壓設定為5kV以上且100kV以下，將劑量設定為1×1013 離子/cm2 以上且1×1016 離子/cm2 以下即可。
另外，也可以在使用離子植入法對氧化物半導體膜205添加氧的同時，在500℃以上且850℃以下(或者玻璃基板的應變點以下的溫度)，較佳地為550℃以上且750℃以下的範圍內對形成有氧化物半導體膜205的基板進行加熱處理。
另外，形成在氧化物半導體膜205的表層部的晶體區域206所包含的結晶因使用離子植入法或離子摻雜法等進行的氧添加而受到損傷。因此，氧化物半導體膜207的表層部的結晶性低於氧添加之前的氧化物半導體膜205所具有的晶體區域206。根據氧的劑量，可以使氧化物半導體膜107的表層部與上述氧化物半導體膜205所具有的非晶區域處於相同的狀態。
接著，進行第二加熱處理。第二加熱處理可以在與第一加熱處理同樣的條件下進行。明確而言，在減壓氣圍下、在氮或稀有氣體等的惰性氣體氣圍下、在氧氣體氣圍下或在超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：空腔振盪雷射光譜法)方式的露點儀來測定時的水分量為20ppm(露點換算為-55℃)以下，較佳地為1ppm以下，更佳地為10ppb以下的空氣)氣圍下，以500℃以上且850℃以下(或玻璃基板的應變點以下的溫度)，最好以550℃以上且750℃以下進行加熱處理。當利用RTA(Rapid Thermal Anneal：快速熱退火)處理進行加熱處理時，例如以600℃進行3分鐘以上且6分鐘以下左右的加熱處理即可。藉由使用RTA法，可以在短時間內進行脫水化或脫氫化，由此也可以以超過玻璃基板的應變點的溫度進行第二加熱處理。在本實施例模式中，使用加熱處理裝置中之一的電爐，在氮氣圍下在基板溫度達到600℃的狀態下進行6分鐘的加熱處理之後，不使氧化物半導體膜接觸於大氣且防止水或氫再次混入到氧化物半導體膜，而得到氧化物半導體膜208。另外，上述加熱處理也可以在形成島狀氧化物半導體膜208之後進行多次。
在本發明的一個實施例中，藉由對氧化物半導體膜205添加氧，切斷構成氧化物半導體的金屬與氫的鍵或該金屬與羥基的鍵並使該氫或羥基與氧起反應，而產生水。由此，藉由在氧的添加之後進行第二加熱處理，可以容易使殘留的氫或羥基等的雜質作為水脫離。由此，在藉由上述加熱處理形成的島狀氧化物半導體膜208中進行第一加熱處理也不被去除的水分或氫等雜質被去除，而與第一加熱處理後的氧化物半導體膜205相比，可以進一步實現i型(本徵半導體)或無限趨近於i型。由於藉由水分、氫等雜質的脫離可以得到i型(本徵半導體)或無限趨近於i型的氧化物半導體，所以可以防止因上述雜質而導致的臨界值電壓漂移等的電晶體特性的劣化，而降低截止電流。
另外，在85℃的溫度下，對閘極施加的電壓為2×106 V/cm，12小時的閘極偏壓-熱壓力測試(BT測試)中，當氧化物半導體添加有雜質時，雜質與氧化物半導體的主要成分的接合因強電場(B：偏壓)和高溫(T：溫度)被切斷，而所產生的懸空鍵引起臨界值電壓(Vth)的漂移。但是，如上所述那樣藉由使閘極絕緣膜和氧化物半導體膜的介面特性良好，並且儘量去除氧化物半導體膜中的雜質，尤其是氫或水等，可以得到對於BT測試也具有穩定性的電晶體。
另外，由於已經在實施例模式1中描述了用於第二加熱處理的加熱處理裝置的詳細說明，所以在此省略說明。
另外，在加熱處理中，最好在氮或氦、氖、氬等的稀有氣體中不包含水分、氫等。或者，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地為0.1ppm以下)。
在氧化物半導體膜205中，雖然在藉由第一加熱處理水或氫被去除的同時產生氧缺陷，但是藉由使用離子植入法或離子摻雜法等的氧添加可以向該產生氧缺陷的氧化物半導體膜充分供應氧。並且因為藉由第一加熱處理去除的氫或水不是構成氧化物半導體的元素而是所謂的雜質，而後面添加的氧是構成氧化物半導體的元素之一，所以可以形成滿足化學計量組成比的結構。因此，藉由在進行第一加熱處理和氧添加之後進行第二加熱處理，可以修復受到損傷的晶體區域206並促進結晶生長來使結晶生長從氧化物半導體膜208的表層部進展到半導體膜的更內部，而可以形成擴大到氧化物半導體膜的更深部的晶體區域209。並且，因為與第一加熱處理相比，藉由該第二加熱處理進一步促進結晶生長，所以在晶體區域209內，晶粒彼此鄰接且構成氧化物半導體的金屬元素在彼此鄰接的晶粒之間連綿，即連接。由此，因為在其通道形成區具有上述晶體區域的電晶體中晶粒介面的勢壘低，所以可以獲得高遷移率、高耐壓等的良好特性。
另外，圖5D所示的氧化物半導體膜208具有主要由非晶構成的非晶區域210和形成在氧化物半導體膜208的表層部中的晶體區域209。
另外，因為與晶體區域209以外的非晶區域210相比晶體區域209很穩定，所以藉由在氧化物半導體膜208的表層部具有晶體區域209，可以防止雜質(例如氫、水、羥基或氫化物等)侵入到非晶區域210。因此，可以提高氧化物半導體膜208的可靠性。
注意，雖然在本實施例模式中氧化物半導體膜208具有晶體區域209和非晶區域210，但是晶體區域209也可以佔據氧化物半導體膜208的幾乎所有部分。另外，即使在氧化物半導體膜208具有晶體區域209和非晶區域210的情況下，晶體區域209離氧化物半導體膜208的表面的深度也不侷限於圖5A至圖6C所示的結構。
藉由上述製程可以降低氧化物半導體膜中的氫濃度，從而可以實現高純度化。由此可以實現氧化物半導體膜的穩定化。另外，藉由玻璃轉變溫度以下的加熱處理，可以形成載子密度極少，且帶隙寬的氧化物半導體膜。由此，由於可以使用大面積基板製造電晶體，所以可以提高批量生產性。另外，藉由使用該氫濃度被降低的被高純度化的氧化物半導體膜，可以製造耐壓性高，短通道效果低，且導通截止比高的電晶體。
另外，非晶區域210主要由非晶氧化物半導體膜構成。此外，“主要”例如是指占50%以上的狀態，而在此情況下是指非晶氧化物半導體膜占體積百分比(或者重量百分比)的50%以上的狀態。也就是說，非晶區域210有時除了包括非晶氧化物半導體膜的結晶以外還包括氧化物半導體膜的結晶等，但是氧化物半導體膜的結晶等的含有率較佳地低於體積百分比(或者重量百分比)的50%。但是，不侷限於上述範圍內。
在將In-Ga-Zn-O基氧化物半導體膜用於氧化物半導體膜的材料時，最好將上述非晶區域210的組成設定為Zn的含量(原子百分比)是In或Ga的含量(原子百分比)以上。這是因為藉由採用這樣的組成，易於形成所定的組成的晶體區域209。
接著，如圖5E所示，在氧化物半導體膜208上形成第二電極211。作為用於第二電極211的導電膜的材料、結構，可以採用與第一電極202同樣的方式。另外，第二電極211的製造方法可以與第一電極202同樣地實施。
在本實施例模式中，藉由光微影製程在成為第二電極211的導電膜上形成抗蝕劑掩模，使用該抗蝕劑掩模對導電膜進行蝕刻，從而形成第二電極211。在此，作為成為第二電極211的導電膜，按順序層疊厚度為50nm的鈦膜、厚度為100nm的鋁膜以及厚度為50nm的鈦膜。藉由將第二電極211的端部和氧化物半導體膜208之間設定為30°以上且60°以下，較佳地為40°以上且50°以下，而可以提高後面形成的閘極絕緣膜的覆蓋性，所以是較佳的。另外，第二電極211在與第一電極202隔離的位置不與第一電極202接觸地形成。
將第一電極202和第二電極211中的一方用作電晶體的源極電極，並且將第一電極202和第二電極211中的另一方用作電晶體的汲極電極。
也可以在形成第二電極211之後進行加熱處理。將加熱處理的溫度設定為400℃以上且850℃以下，較佳地設定為400℃以上且低於基板的應變點。在本實施例模式中，在加熱處理裝置中之一的電爐中引入基板，且在氮、稀有氣體等的惰性氣體氣圍下以450℃對氧化物半導體膜208進行1小時的加熱處理，然後不使氧化物半導體膜接觸於大氣且防止氫、水、羥基或氫化物等再次侵入到氧化物半導體膜，進一步降低氫濃度並使氧化物半導體膜高純度化，從而可以得到i型化或實質上i型化的氧化物半導體膜。
另外，在上述加熱處理中，最好在氮或氦、氖、氬等的稀有氣體中不包含氫、水、羥基或氫化物等。或者，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)以上，更佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下)。
圖7A示出圖5E的第一電極202、氧化物半導體膜208、第二電極211的俯視圖。另外，圖7A中的虛線B1-B2的截面圖相當於圖5E。
接著，如圖6A所示，覆蓋第一電極202、氧化物半導體膜208、第二電極211地形成閘極絕緣膜212，並在閘極絕緣膜212上形成閘極電極213。閘極絕緣膜212使用電漿CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜、氧化鉭膜的單層或疊層形成。
另外，作為閘極絕緣膜212使用鉿矽酸鹽(HfSiOx )、添加有N的HfSix Oy 、添加有氮的鉿鋁酸鹽(HfAlOx )、氧化鉿、氧化釔等的high-k材料，來可以減少閘極洩漏電流。還可以採用high-k材料和氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜和氧化鋁膜中的任一個以上的疊層結構。最好將閘極絕緣膜212的厚度設定為50nm以上且500nm以下。藉由使閘極絕緣膜212的厚度厚，可以減少閘極洩漏電流。
閘極絕緣膜212最好儘量不包含水分、氫等的雜質。在藉由濺射法形成氧化矽膜時，作為靶材使用矽靶材或石英靶材，並且作為濺射氣體使用氧或氧及氬的混合氣體。
由於藉由去除雜質被i型化或實質上被i型化的氧化物半導體(被高純度化的氧化物半導體)對介面能級或介面電荷非常敏感，所以與閘極絕緣膜212的介面很重要。由此，要求與被高純度化的氧化物半導體接觸的閘極絕緣膜(GI)的高品質化。
例如，使用μ波(2.45GHz)的高密度電漿CVD可以形成緻密的絕緣耐壓高的高品質的絕緣膜，因此是較佳的。藉由使被高純度化的氧化物半導體與高品質的閘極絕緣膜密接，可以降低介面能級並使介面特性良好。
當然，若作為閘極絕緣膜212可以形成良好的絕緣膜，則可以應用其他形成方法諸如濺射法或電漿CVD法等。另外，也可以使用由成膜後的熱處理改進閘極絕緣膜212的膜質及與氧化物半導體的介面特性的絕緣膜。不管是上述哪一種情況，使用如下閘極絕緣膜即可：不僅作為閘極絕緣膜的膜質良好，而且降低與氧化物半導體膜的介面態密度，並可以形成良好的介面。
也可以形成層疊有使用高阻擋性的材料形成的絕緣膜、所包含的氮的比率低的氧化矽膜以及氧氮化矽膜等的絕緣膜的閘極絕緣膜212。在此情況下，將氧化矽膜、氧氮化矽膜等的絕緣膜形成在具有阻擋性的絕緣膜和氧化物半導體膜之間。作為高阻擋性的絕緣膜，例如可以舉出氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。藉由使用具有阻擋性的絕緣膜，可以防止水分或氫等的氣圍中的雜質或包含在基板內的鹼金屬、重金屬等的雜質侵入到氧化物半導體膜內、閘極絕緣膜212內或者氧化物半導體膜和其他絕緣膜的介面及其近旁。另外，藉由以與氧化物半導體膜接觸的方式形成所包含的氮的比率低的氧化矽膜、氧氮化矽膜等的絕緣膜，可以防止使用高阻擋性的材料的絕緣膜直接接觸於氧化物半導體膜。
例如，作為第一閘極絕緣膜形成厚度為5nm以上且300nm以下的氧化矽膜(SiOx (x>0))，在第一閘極絕緣膜上作為第二閘極絕緣膜藉由濺射法層疊厚度為50nm以上且200nm以下的氮化矽膜(SiNy (y>0))來形成厚度為100nm的閘極絕緣膜。在本實施例模式中，在如下條件下利用RF濺射法形成厚度為100nm的氧化矽膜：壓力為0.4Pa；高頻電源為1.5kW；以及在氧及氬(氧流量25sccm：氬流量25sccm=1：1)氣圍下。
另外，為了使閘極絕緣膜212中儘量不包含氫、羥基及水分，作為形成膜的預處理，最好在濺射裝置的預熱室中對形成有第一電極202、氧化物半導體膜208及第二電極211的基板200進行預熱，使吸附到基板200的氫、水分等雜質脫離且將其排出。另外，將預熱的溫度設定為100℃以上且400℃以下，較佳地設定為150℃以上且300℃以下。另外，設置在預熱室中的排氣單元較佳地是低溫泵。另外，也可以省略該預熱處理。
另外，也可以在形成閘極絕緣膜212之後進行加熱處理。加熱處理在惰性氣體氣圍(氮或氦、氖、氬等)下最好以200℃以上且400℃以下，例如250℃以上且350℃以下進行。在本實施例模式中，例如在氮氣圍下以250℃進行1小時的加熱處理。由於藉由進行上述加熱處理，在氧化物半導體膜208與構成閘極絕緣膜212的氧化矽接觸的狀態下對氧化物半導體膜208進行加熱，所以即使在第二加熱處理中發生氧缺陷，也可以從氧化矽供應氧，減少成為施主的氧缺陷，並實現滿足化學計量組成比的結構，從而可以使氧化物半導體膜208i型化或實質上i型化。該加熱處理的時序只要進行在形成閘極絕緣膜212之後就沒有特別的限制，而也可以在其他製程，例如形成後面形成的閘極電極213、絕緣膜214或佈線215、佈線216、佈線217中的任一個之後進行。另外，藉由兼作用來使透明導電膜低電阻化的加熱處理等其他加熱處理，可以不增加製程數地進行加熱處理。
作為閘極電極213的材料，可以使用利用鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料、以這些金屬材料為主要成分的合金材料的導電膜或這些金屬的氮化物的單層或疊層。另外，若能夠耐受後面的製程中進行的加熱處理的溫度，則作為上述金屬材料可以使用鋁、銅。為了避免耐熱性或腐蝕性的問題，鋁或銅最好與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為具有兩層結構的閘極電極213，最好採用：在鋁膜上層疊有鉬膜的兩層結構；在銅膜上層疊有鉬膜的兩層結構；在銅膜上層疊有氮化鈦膜或氮化鉭膜的兩層結構；層疊有氮化鈦膜和鉬膜的兩層結構。作為具有三層結構的閘極電極213，最好採用：將鋁膜、鋁和矽的合金膜、鋁和鈦的合金膜或鋁和釹的合金膜用作中間層，將鎢膜、氮化鎢膜、氮化鈦膜或鈦膜用作上方和下方的層而層疊的結構。
另外，藉由作為閘極電極213使用氧化銦、氧化銦氧化錫合金、氧化銦氧化鋅合金、氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等的具有透光性的氧化物導電膜，可以提高像素部的孔徑比。
閘極電極213的厚度為10nm至400nm，較佳地為100nm至200nm。在本實施例模式中，在藉由使用鎢靶材的濺射法形成150nm的用於閘極電極的導電膜之後，藉由蝕刻將該導電膜處理(構圖)為所希望的形狀，形成閘極電極213。至少隔著閘極絕緣膜212在與氧化物半導體膜208的端部重疊的位置形成閘極電極213即可。在氧化物半導體膜208的端部中，在隔著該閘極絕緣膜212與閘極電極213重疊的部分218中形成通道形成區。另外，若所形成的閘極電極213的端部的形狀為錐形形狀，則層疊在其上的絕緣膜214的覆蓋性提高，因此是較佳的。另外，也可以使用噴墨法形成抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，因此可以縮減製造成本。
接著，如圖6B所示，在覆蓋第一電極202、氧化物半導體膜208、第二電極211、閘極絕緣膜212以及閘極電極213地形成絕緣膜214之後，形成接觸孔221、接觸孔222、接觸孔223。絕緣膜214最好儘量不包含水分、氫等的雜質，既可以是單層的絕緣膜又可以由層疊的多個絕緣膜構成。作為絕緣膜214，例如使用氧化物絕緣膜諸如氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等、氮化物絕緣膜諸如氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。或者，可以採用氧化物絕緣膜及氮化物絕緣膜的疊層。藉由作為上述絕緣膜214使用高阻擋性的絕緣膜例如氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等，可以防止水分或氫等的雜質侵入到氧化物半導體膜208內、閘極絕緣膜212內或氧化物半導體膜208和其他絕緣膜的介面及其近旁。
在本實施例模式中形成在藉由濺射法形成的厚度為200nm的氧化矽膜上層疊藉由濺射法形成的厚度為100nm的氮化矽膜的絕緣膜214。另外，在藉由濺射法形成絕緣膜214的情況下，也可以將基板200加熱到100℃至400℃的溫度，並引入包含去除了氫、水、羥基或氫化物等的高純度氮的濺射氣體使用矽半導體的靶材形成絕緣膜214。在此情況下，較佳的是一邊去除殘留在處理室內的氫、水、羥基或氫化物等一邊形成絕緣膜。
另外，也可以在形成絕緣膜214之後進行加熱處理。加熱處理在惰性氣體氣圍(氮或氦、氖、氬等)下最好以200℃以上且400℃以下，例如以250℃以上且350℃以下進行。
可以藉由光微影製程形成抗蝕劑掩模，並藉由蝕刻選擇性地去除閘極絕緣膜212及絕緣膜214的一部分來形成接觸孔221、接觸孔222、接觸孔223。藉由形成接觸孔221，閘極電極213的一部分被露出。藉由形成接觸孔222，第二電極211的一部分被露出。藉由形成接觸孔223，閘極電極213的一部分被露出。另外，在形成這些接觸孔時，也可以在第一電極202的不被閘極電極213覆蓋的區域中形成使第一電極202露出的接觸孔。
接著，如圖6C所示，在絕緣膜214上覆蓋接觸孔221、接觸孔222、接觸孔223地形成導電膜之後，藉由蝕刻等將該導電膜處理為所希望的形狀，形成佈線215、佈線216、佈線217。另外，也可以使用噴墨法形成用來蝕刻的抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，因此可以縮減製造成本。
佈線215藉由接觸孔221連接於閘極電極213。佈線216藉由接觸孔222連接於第二電極211。佈線217藉由接觸孔223連接於閘極電極213。另外，在形成這些佈線時，也可以形成藉由接觸孔連接於第一電極202的佈線。
佈線215、佈線216、佈線217可以使用具有與第一電極202同樣的結構、與第一電極202同樣的材料的導電膜並使用同樣的製造方法形成。
藉由上述製程形成電晶體220。
圖7B示出圖6C所示的電晶體220的俯視圖。另外，圖7B中的虛線B1-B2的截面圖相當於圖6C。在圖7B中，佈線230是與佈線215、佈線216、佈線217同時形成的佈線，並藉由接觸孔231連接於第一電極202。
如上述那樣，藉由降低氧化物半導體膜中的氫濃度可以實現高純度化。由此可以實現氧化物半導體膜的穩定化。另外，藉由玻璃轉變溫度以下的加熱處理，可以形成載子密度極少且帶隙寬的氧化物半導體膜。由此，由於可以使用大面積基板製造電晶體，所以可以提高批量生產性。另外，藉由使用該氫濃度被降低的被高純度化的氧化物半導體膜，可以製造耐壓性高，短通道效果低，且導通截止比高的電晶體。
另外，在本實施例模式中，氧化物半導體膜208中的形成在與第二電極211不同的區域中的部分的至少一部分被閘極電極213覆蓋即可。另外，第一電極202和第二電極211中的用作汲極電極的電極也可以連接於閘極電極213。藉由用作汲極電極的電極連接於閘極電極213，可以將該電晶體用作二極體。
另外，根據電晶體的極性及施加到各電極的電位的高低差而電晶體所具有的“源極電極”和“汲極電極”的名稱互相調換。一般而言，在n通道型電晶體中，將被施加低電位的電極稱為源極電極，而將被施加高電位的電極稱為汲極電極。另外，在p通道型電晶體中，將被施加低電位的電極稱為汲極電極，而將被施加高電位的電極稱為源極電極。在本說明書中，為了方便起見，假設源極電極和汲極電極被固定而說明電晶體的連接關係，但是實際上根據上述電位的關係源極電極和汲極電極的名稱互相調換。
另外，在本說明書中連接是指電連接，並相當於能夠傳送電流或電壓的狀態。
在此，對本實施例模式所示的電晶體的汲極電極耐壓進行說明。
當半導體中的電場到達某個臨界值時，產生碰撞離子化，在耗盡層內由高電場加速了的載子碰撞到晶格，而產生電子電洞對。當電場變高時，因碰撞離子化而產生的電子電洞對也進一步由電場加速，反復碰撞離子化，而產生電流以指數函數的方式增加的雪崩擊穿(avalanche breakdown)。藉由載子(電子、電洞)具有半導體的帶隙以上的動能，產生碰撞離子化。由此，帶隙越大，產生碰撞離子化的電場越高。
由於氧化物半導體的帶隙為3.15eV，該帶隙大於矽的帶隙即1.74eV，所以不容易產生雪崩擊穿。由此，使用氧化物半導體的電晶體的汲極電極耐壓高，即使被施加高電場也不容易出現導通電流的指數函數的快速上升。
接著，對使用氧化物半導體的電晶體的熱載子劣化進行說明。
熱載子劣化是指被加速至高速的電子在通道中的汲極電極附近植入到的閘極絕緣膜中並成為固定電荷，或者由於在閘極絕緣膜介面形成陷阱能級而產生臨界值電壓的變動或閘極洩漏電流等的電晶體特性的劣化的情況。熱載子劣化的主要原因是通道熱電子植入(CHE植入)及汲極雪崩熱載子植入(DAHC植入)。
由於矽的帶隙窄，所以容易由雪崩擊穿如雪崩那樣發生電子，並以能夠越過閘極絕緣膜的勢壘的方式被加速至高速的電子數增加。然而，由於本實施例模式所示的氧化物半導體的帶隙寬，所以不容易發生雪崩擊穿，並與矽相比對熱載子劣化的耐性高。另外，雖然高耐壓材料的一種的碳化矽的帶隙和氧化物半導體的帶隙相等，但是由於氧化物半導體的遷移率比碳化矽的遷移率小得2位數左右，所以電子不容易被加速，與碳化矽相比不容易發生熱載子劣化，並且汲極電極耐壓高。
以上所述，使用氧化物半導體的電晶體的汲極電極耐壓高，明確而言，能夠具有100V以上，最好具有500V，更佳地具有1kV以上的汲極電極耐壓。
在此，以下示出對電晶體的典型例子的碳化矽和氧化物半導體進行比較的情況。在此，作為碳化矽使用4H-SiC。
氧化物半導體和4H-SiC具有幾個共同點。本徵載子密度是其中的一個例子。根據費米-狄拉克分佈，氧化物半導體的本徵載子密度被估計為10-7 cm-3 左右，這與4H-SiC的6.7×10-11 cm-3 同樣，顯示極為低的數值。
另外，因為氧化物半導體的能帶隙為3.0eV至3.5eV，並且4H-SiC的能帶隙為3.26eV，所以從寬頻隙半導體的這一點來看，氧化物半導體和碳化矽也具有共同點。
然而，氧化物半導體的製造溫度和碳化矽的製造溫度大不一樣。碳化矽通常需要1500℃至2000℃的熱處理。另一方面，藉由在300℃至500℃(玻璃轉變溫度以下，最高為700℃左右)的溫度下進行熱處理，可以製造氧化物半導體，並可以在大面積基板上製造電晶體。另外，可以提高處理量。
另外，由於使用碳化矽的電晶體使用PN接面，所以需要進行成為施主或受主的雜質(磷、硼等)的摻雜製程，而製造製程數增加。另一方面，由於使用氧化物半導體的電晶體不需要設置PN接面，所以可以縮減製造製程，提高處理量，還可以使用大面積基板。
另外，雖然對氧化物半導體中的帶隙內的DOS(狀態密度：density of state)等的物性已在進行各種各樣的研究，但是這些研究不包括充分降低DOS本身的技術思想。在本實施例模式中，藉由從氧化物半導體中去除會成為DOS的原因的水或氫，製造被高純度化的氧化物半導體。這是基於充分降低DOS本身的技術思想。由此，可以製造極為優良的工業產品。
再者，藉由將氧供給給由氧缺乏而產生的金屬的懸空鍵以減少由氧缺陷而起的DOS，可以得到更被高純度化(i型)的氧化物半導體。例如，藉由與通道形成區密接地形成氧過剩的氧化膜並從該氧化膜供給氧，可以減少由氧缺陷而起的DOS。
氧化物半導體中的缺陷被認為起因於由氫過剩導致的傳導帶下0.1eV至0.2eV的較淺能級、由氧不足導致的較深能級等。徹底去除氫並充分供給氧以消除上述缺陷的技術思想是對的。
另外，一般來說，氧化物半導體為n型，但是在本實施例模式中，藉由去除雜質，尤其是水或氫，實現i型化。在這一點上，不是如矽等那樣添加雜質而實現i型化，因此可以說其包括從來沒有的技術思想。
另外，藉由使氧化物半導體i型化，電晶體的溫度特性良好，典型的是在-25℃至150℃的溫度範圍內，至於電晶體的電流電壓特性，幾乎沒有導通電流、截止電流、電場效應遷移率、S值以及臨界值電壓的變動，並幾乎沒有因溫度而發生的電流電壓特性的劣化。
另外，使用本實施例模式所示的氧化物半導體的電晶體的遷移率比使用碳化矽的電晶體的遷移率小得2位數左右，但是藉由提高漏電壓且增大通道寬度(W)，可以提高電晶體的電流值，並可以提高裝置特性。
本實施例模式的技術思想是如下思想，不對氧化物半導體中還添加雜質，與此相反，藉由意圖性地去除不需要的如水、氫那樣的雜質，使氧化物半導體本身高純度化。換言之，去除構成施主能級的水或氫，並減少氧缺陷，充分供給構成氧化物半導體的主要成分的氧，來使氧化物半導體高純度化。
藉由形成氧化物半導體膜，使用SIMS(二次離子質譜分析法)測量出1020 cm-3 級的氫。意圖性地去除該成為施主能級的原因的水或氫，並對氧化物半導體添加隨著去除水或氫的同時減少的氧(氧化物半導體的成分之一)，由此使氧化物半導體高純度化，從而實現在電學上i型(本徵)的半導體。
另外，在本實施例模式中，氧化物半導體中的水、氫的含量越少越好，並且載子也越少越好。換言之，要求載子密度低於1×1014 cm-3 ，較佳地低於1×1012 cm-3 ，更佳地低於測量極限以下的1×1011 cm-3 。再者，在本實施例模式的技術思想中，載子密度近於0或等於0是理想的。藉由降低氧化物半導體中的載子，最好消除氧化物半導體中的載子，在電晶體中將氧化物半導體用作載子穿過的通路(路徑)。其結果是，氧化物半導體成為被高純度化的i型(本徵)半導體，並且藉由使載子消失，或使載子極少，在電晶體的截止狀態下可以使Ioff極低，這是本實施例模式的技術思想。
另外，當氧化物半導體用作通路(路徑)，並且氧化物半導體本身是沒有載子或有極少載子的被高純度化的i型(本徵)時，從源極電極、汲極電極供給載子。
另外，與如實施例模式1所示那樣的通道形成為與基板大致平行的橫向電晶體相比，具有本實施例模式所示的結構的電晶體可以減少基板表面上的佔有面積。其結果是可以實現電晶體的微細化。
像這樣，藉由以儘量不包含氧化物半導體膜的主要成分以外的雜質，典型的是氫、水、羥基或氫化物等的方式實現高純度化，可以使電晶體的工作良好。尤其是可以提高耐壓性，降低短通道效果，並提高導通截止比。
另外，與實施例模式1的晶體區域109同樣，表層部的晶體區域209的結晶是其c軸(c-axis)取向為大致垂直於氧化物半導體膜208表面的方向的結晶，並且該結晶彼此鄰接。因此，如實施例模式1所說明的那樣，藉由具有晶體區域209，平行於氧化物半導體膜208表面的方向上的氧化物半導體膜208的電特性得到提高。另外，在本發明的一個實施例中，在晶體區域內呈現晶粒彼此鄰接且構成氧化物半導體的金屬元素在彼此鄰接的晶粒之間連接的狀態。因此，平行於氧化物半導體膜208表面的方向上的電特性進一步得到提高。由此，因為氧化物半導體膜208的表層部中的載子遷移率上升，所以具有該氧化物半導體膜208的電晶體的場效應遷移率上升，而可以實現良好的電特性。
此外，晶體區域209的結晶結構不侷限於上述結構，而也可以包含其他結晶結構的結晶。例如，在使用In-Ga-Zn-O基氧化物半導體材料的情況下，除了包含InGaZnO4 的結晶以外，還可以包含In2 Ga2 ZnO7 、InGaZn5 O8 等結晶等。當然，當然，更有效且更佳的是InGaZnO4 的結晶遍佈整個晶體區域209。
此外，因為與晶體區域209以外的非晶區域210相比晶體區域209很穩定，所以藉由在氧化物半導體膜208的表層部具有該晶體區域209，可以抑制雜質(例如氫、水、羥基或氫化物等)侵入到非晶區域210中。由此，可以提高氧化物半導體膜208的可靠性。
本實施例模式可以與上述實施例模式組合而實施。
實施例模式3
在本實施例模式中，以通道保護結構的底閘型電晶體為例子，對半導體裝置的結構及製造方法進行說明。注意，因為與實施例模式1相同部分或具有相同功能的部分及製程可以與實施例模式1同樣地進行，所以省略重複的說明。
如實施例模式1的圖1E所示，到第二加熱處理的製程為止使用同樣的方式進行處理。接著，如圖8A所示，以重疊於氧化物半導體膜108內的與閘極電極101重疊的區域，即以重疊於通道形成區的方式在氧化物半導體膜108上形成通道保護膜130。藉由設置通道保護膜130，可以防止在後面的製程中對氧化物半導體膜108中的成為通道形成區的部分造成損傷(蝕刻時的電漿或蝕刻劑所導致的膜減少等)。因此，可以提高電晶體的可靠性。
通道保護膜130可以使用包含氧的無機材料(氧化矽、氧氮化矽、氮氧化矽等)。通道保護膜130可以使用電漿CVD法或熱CVD法等氣相生長法或濺射法形成。在形成通道保護膜130之後，對通道保護膜130進行蝕刻來處理其形狀。在此，藉由濺射法形成氧化矽膜，使用利用光微影法形成的掩模對該氧化矽膜進行蝕刻處理而形成通道保護膜130。
另外，也可以在形成通道保護膜130之後進行加熱處理。在惰性氣體氣圍(氮或氦、氖、氬等)下最好以200℃以上且400℃以下的溫度，例如以250℃以上且350℃以下的溫度進行加熱處理。在本實施例模式中，例如在氮氣圍下以250℃的溫度進行1小時的加熱處理。藉由以彼此接觸的方式設置氧化物半導體膜108的成為通道形成區的部分和作為包含氧的絕緣膜的通道保護膜130之後進行加熱處理，向氧化物半導體膜108供應氧，因此可以選擇性地使氧化物半導體膜108的接觸於通道保護膜130的區域處於氧過剩狀態。其結果是，即使在氧化物半導體膜108的至少接觸於通道保護膜130的區域中由於第二加熱處理產生了氧缺陷的情況下，也可以降低成為施體的氧缺陷而滿足化學計量組成比，且重疊於閘極電極101的通道形成區成為i型化或實質上成為i型化，從而可以提高電晶體的電特性並減輕電特性的偏差。進行該加熱處理的時機只要在形成通道保護膜130之後就沒有特別的限制，並且例如藉由將該加熱處理兼作形成樹脂膜時的加熱處理或用來將透明導電膜低電阻化的加熱處理，可以在不增加製程數的條件下進行該加熱處理。
接著，如圖8B所示，藉由在氧化物半導體膜108上形成成為源極電極及汲極電極(包括使用與源極電極及汲極電極相同的層形成的佈線)的導電膜，然後利用蝕刻等將該導電膜處理為所希望的形狀，來形成源極電極131、汲極電極132。源極電極131、汲極電極132的材料、厚度、結構及製造方法可以參照關於實施例模式1所示的源極電極111、汲極電極112的記載說明。
源極電極131、汲極電極132接觸於氧化物半導體膜108所具有的晶體區域109。因為藉由使高導電性的晶體區域109與源極電極131、汲極電極132接觸，可以降低源極電極131及汲極電極132與氧化物半導體膜108之間的接觸電阻，所以可以提高形成的電晶體的導通電流。
接著，進行使用N2 O、N2 或Ar等氣體的電漿處理。藉由該電漿處理去除附著到露出的氧化物半導體膜表面的吸著水等。另外，也可以使用氧和氬的混合氣體進行電漿處理。
另外，在進行電漿處理之後，如圖8C所示，覆蓋源極電極131、汲極電極132、通道保護膜130及氧化物半導體膜108地形成絕緣膜133。絕緣膜133的材料、厚度、結構及製造方法可以參照關於實施例模式1所示的絕緣膜113的說明。
另外，也可以在形成絕緣膜133之後進行加熱處理。在惰性氣體氣圍(氮或氦、氖、氬等)下最好以200℃以上且400℃以下(例如250℃以上且350℃以下)的溫度進行加熱處理。在本實施例模式中，例如在氮氣圍下以250℃的溫度進行1小時的加熱處理。
藉由上述製程形成電晶體140。
另外，雖然在本實施例模式中氧化物半導體膜108具有晶體區域109和非晶區域110，但是晶體區域109也可以佔據氧化物半導體膜108的幾乎所有部分。另外，即使在氧化物半導體膜108具有晶體區域109和非晶區域110的情況下，晶體區域109離氧化物半導體膜108的表面的深度也不侷限於圖8A至圖8C所示的結構。
圖9示出圖8C所示的電晶體140的俯視圖。注意，沿著圖9的虛線C1-C2的截面圖相當於圖8C。
藉由上述製造方法形成的電晶體140具有閘極電極101、閘極電極101上的閘極絕緣膜102、閘極絕緣膜102上的氧化物半導體膜108、氧化物半導體膜108上的通道保護膜130、氧化物半導體膜108上的源極電極131及汲極電極132。電晶體140還可以具有在氧化物半導體膜108、源極電極131、汲極電極132及通道保護膜130上的絕緣膜133。
另外，雖然使用單閘結構的電晶體說明電晶體140，但是也可以根據需要形成具有多個通道形成區的多閘結構的電晶體。
接著，也可以藉由在絕緣膜133上形成導電膜，然後對該導電膜進行構圖，而如圖10A所示在重疊於氧化物半導體膜108的位置上形成背閘極電極145。背閘極電極145可以使用與閘極電極101或源極電極131及汲極電極132相同的材料及結構而形成。
背閘極電極145的厚度是10nm至400nm，較佳地是100nm至200nm。在本實施例模式中，形成層疊有鈦膜、鋁膜、鈦膜的導電膜。並且，藉由光微影法形成抗蝕劑掩模，利用蝕刻去除不需要的部分，並將該導電膜處理(構圖)為所希望的形狀，以形成背閘極電極145。
接著，如圖10B所示，覆蓋背閘極電極145地形成絕緣膜146。絕緣膜146最好使用可以防止氣圍中的水分、氫、氧等對電晶體140的特性造成影響的高阻擋性的材料。例如，可以藉由電漿CVD法或濺射法等形成氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等的單層或疊層作為高阻擋性的絕緣膜。為了得到阻擋性效果，例如最好將絕緣膜146的厚度形成為15nm至400nm。
在本實施例模式中，藉由電漿CVD法形成300nm的絕緣膜。膜的形成條件是：矽烷氣體的流量是4sccm；一氧化二氮的流量是800sccm；並且基板溫度是400℃。
圖10C示出圖10B所示的半導體裝置的俯視圖。圖10B相當於沿著圖10C的虛線C1-C2的截面圖。
注意，雖然圖10B例示背閘極電極145覆蓋整個氧化物半導體膜108的情況，但是本發明不侷限於該結構。背閘極電極145至少重疊於氧化物半導體膜108所具有的通道形成區的一部分即可。
背閘極電極145可以處於電絕緣的浮動狀態或被施加電位的狀態。當背閘極電極145處於被施加電位的狀態時，可以對背閘極電極145施加與閘極電極101相同水準的電位或接地等固定電位。藉由控制施加到背閘極電極145的電位水準，可以控制電晶體140的臨界值電壓。
本實施例模式可以與上述實施例模式適當地組合而實施。
實施例模式4
在本實施例模式中，說明使用本發明的製造方法形成的半導體顯示裝置之一的被稱為電子紙或數位紙的半導體顯示裝置的結構。
電子紙使用能夠藉由施加電壓來控制灰度的具有儲存性的顯示元件。明確而言，用於電子紙的顯示元件可以使用：非水電泳型顯示元件；在兩個電極之間的高分子材料中分散有液晶小滴的PDLC(polymer dispersed liquid crystal：聚合物分散液晶)方式的顯示元件；在兩個電極之間具有手性向列液晶或膽甾液晶的顯示元件；或者在兩個電極之間具有帶電的微粒並利用電場使該微粒在粉體中移動的粉體移動方式的顯示元件等。另外，非水電泳型顯示元件包括：在兩個電極之間夾有分散有帶電的微粒的分散液的顯示元件；在夾有絕緣膜的兩個電極上具有分散有帶電的微粒的分散液的顯示元件；在兩個電極之間將具有分別帶著不同電荷的雙色半球的扭轉球分散在溶劑中的顯示元件；以及在兩個電極之間具有溶液中分散有多個帶電的微粒的微膠囊的顯示元件等。
圖13A示出電子紙的像素部700、信號線驅動電路701和掃描線驅動電路702的俯視圖。
像素部700具有多個像素703。另外，從信號線驅動電路701多個信號線707被引至像素部700內。從掃描線驅動電路702多個掃描線708被引至像素部700內。
各像素703具有電晶體704、顯示元件705、儲存電容706。電晶體704的閘極電極連接到掃描線708之一。另外，電晶體704的源極電極和汲極電極中的一方連接到信號線707之一，另一方連接到顯示元件705的像素電極。
注意，雖然在圖13A中為了保持施加到顯示元件705的像素電極和對置電極之間的電壓而與顯示元件705並聯地連接有儲存電容706，但是只要顯示元件705具有足夠高的儲存性以維持顯示，就不需要必須設置儲存電容706。
注意，雖然在圖13A中對在各像素中設置一個用作切換元件的電晶體的主動矩陣型像素部的結構進行了說明，但是根據本發明的一個實施例的電子紙不侷限於該結構。設置在像素中的電晶體的數目可以為多個，或者除了電晶體以外還可以連接有如電容、電阻或線圈等的元件。
在圖13B中，以具有微膠囊的電泳型電子紙為例，示出設置在各像素703中的顯示元件705的截面圖。
顯示元件705具有像素電極710、對置電極711、被像素電極710及對置電極711施加電壓的微膠囊712。電晶體704的源極電極和汲極電極713中的一方連接到像素電極710。
氧化鈦等帶正電的白色顏料和碳黑等帶負電的黑色顏料與油等分散介質一起被封入微膠囊712內。藉由根據施加到像素電極710的視頻信號的電壓對像素電極和對置電極之間施加電壓，將黑色顏料引到正電極一側並將白色顏料引到負電極一側，而可以顯示灰度。
另外，在圖13B中，在像素電極710和對置電極711之間微膠囊712由具有透光性的樹脂714固定。但是，本發明不侷限於該結構。由微膠囊712、像素電極710和對置電極711形成的空間也可以填充有空氣、惰性氣體等氣體。但是，此時最好使用黏合劑將微膠囊712固定到像素電極710和對置電極711中的一方或兩者。
另外，顯示元件705所具有的微膠囊712的數目不需要如圖13B所示那樣為多個。既可以採用一個顯示元件705具有多個微膠囊712的結構，又可以採用多個顯示元件705具有一個微膠囊712的結構。例如，假設兩個顯示元件705共有一個微膠囊712，對一方的顯示元件705所具有的像素電極710施加正電壓，對另一方的顯示元件705所具有的像素電極710施加負電壓。此時，在與被施加正電壓的像素電極710重疊的區域中，在微膠囊712內，黑色顏料被引到像素電極710一側.，而白色顏料被引到對置電極711一側。反之，在與被施加負電壓的像素電極710重疊的區域中，在微膠囊712內，白色顏料被引到像素電極710一側，而黑色顏料被引到對置電極711一側。
接著，以上述電泳型電子紙為例對電子紙的具體驅動方法進行說明。
電子紙的工作可以分為以下幾個期間進行說明：初始化期間、寫入期間、保持期間。
藉由在轉換進行顯示的圖像之前首先在初始化期間暫時將像素部內的各像素的灰度統一，而使顯示元件初始化。藉由將顯示元件初始化，可以防止餘象。明確而言，在電泳型中，以使各像素的顯示為白色或黑色的方式利用顯示元件705所具有的微膠囊712調整顯示的灰度。
在本實施例模式中，對將顯示黑色的初始化視頻信號輸入到像素之後將顯示白色的初始化視頻信號輸入到像素時的初始化工作進行說明。例如，在向對置電極711一側進行圖像顯示的電泳型電子紙中，首先，以使微膠囊712內的黑色顏料朝向對置電極711一側並使白色顏料朝向像素電極710一側的方式對顯示元件705施加電壓。接著，以使微膠囊712內的白色顏料朝向對置電極711一側並使黑色顏料朝向像素電極710一側的方式對顯示元件705施加電壓。
另外，當僅向像素輸入一次初始化視頻信號時，由於在初始期間之前顯示的灰度，微膠囊712內的白色顏料和黑色顏料的移動有時中途停止，而在初始化期間結束之後顯示在像素之間的灰度也有可能產生偏差。因此，最好藉由對像素電極710施加相對於共同電壓Vcom為負的電壓-Vp多次來顯示黑色，並且藉由對像素電極710施加相對於共同電壓Vcom為正的電壓Vp多次來顯示白色。
另外，當在初始化期間之前各像素的顯示元件所顯示的灰度不同時，需要輸入初始化視頻信號的最少次數也不同。因此，也可以根據在初始化期間之前顯示的灰度而改變對每個像素輸入初始化視頻信號的次數。此時，最好對不需要輸入初始化視頻信號的像素輸入共同電壓Vcom。
另外，為了多次對像素電極710施加初始化視頻信號的電壓Vp或電壓-Vp，在對各掃描線施加選擇信號的脈衝的期間中，多次地進行如下一串連的工作，即對具有該掃描線的行(line)的像素輸入初始化視頻信號。藉由將初始化視頻信號的電壓Vp或電壓-Vp施加到像素電極710多次，可以使微膠囊712內的白色顏料和黑色顏料的移動收斂，以防止各像素之間產生灰度的偏差，從而可以使像素部的像素初始化。
另外，在初始化期間，也可以不在顯示黑色之後顯示白色而在顯示白色之後顯示黑色。或者，在初始化期間，也可以在各像素中顯示白色之後顯示黑色然後再顯示白色。
另外，在像素部內的所有像素中，不需要同時開始初始化期間。例如，也可以使各像素或屬於同一行(line)的各像素等的開始初始化期間的時序各不相同。
接著，在寫入期間對像素輸入具有圖像資訊的視頻信號。
當利用整個像素部進行圖像顯示時，在一個幀期間對所有的掃描線依次輸入電壓的脈衝移動的選擇信號。並且，在選擇信號出現脈衝的一行期間內，對所有信號線輸入具有圖像資訊的視頻信號。
微膠囊712內的白色顏料和黑色顏料根據施加到像素電極710的視頻信號的電壓移動到像素電極710一側或對置電極711一側，由此顯示元件705進行灰度顯示。
另外，最好在寫入期間也與初始化期間同樣地對像素電極710施加視頻信號的電壓多次。因此，在向各掃描線施加選擇信號的脈衝的期間中，多次地進行如下一串連的工作，即對具有該掃描線的行(line)的像素輸入初始化視頻信號。
接著，在保持期間，在藉由信號線對所有像素輸入共同電壓Vcom之後，不進行對掃描線的選擇信號的輸入或對信號線的視頻信號的輸入。因此，因為只要不對像素電極710和對置電極711之間施加正電壓或負電壓，顯示元件705所具有的微膠囊712內的白色顏料和黑色顏料則保持其配置，所以顯示元件705所顯示的灰度被保持。因此，在保持期間也維持顯示在寫入期間寫入的圖像。
另外，用於電子紙的顯示元件改變灰度時所需的電壓比用於液晶顯示裝置的液晶元件或用於發光裝置的有機發光元件等發光元件高。因此，在寫入期間在用於切換元件的像素的電晶體704中源極電極和汲極電極之間的電位差變大，因此截止電流升高，像素電極710的電位變動而容易產生顯示失真。為了防止因電晶體704的截止電流而導致像素電極710的電位變動，將儲存電容706的電容形成得大是有效的。另外，由於不僅像素電極710和對置電極711之間的電壓被施加到微膠囊712，而且產生在信號線707和對置電極711之間的電壓也被施加到微膠囊712，顯示元件705的顯示有時出現雜波。為了防止該雜波產生，有效的是確保像素電極710的大面積並防止產生在信號線707和對置電極711之間的電壓被施加到微膠囊712。但是，如上所述，當為了防止像素電極710的電位變動而將儲存電容706的電容形成得較大，或者為了防止顯示產生雜波而將像素電極710的面積形成得較大時，在寫入期間需要向像素供應的電流值變高，而導致視頻信號的輸入所需的時間變長。在根據本發明的一個實施例的電子紙中，在用作像素的切換元件的電晶體704中，因為氧化物半導體膜所具有的晶體區域與源極電極或汲極電極接觸，所以氧化物半導體膜和源極電極或汲極電極之間的接觸電阻降低，而可以提高導通電流以及場效應遷移率。因此，即使在將儲存電容706的電容形成得較大或者將像素電極710的面積形成得較大的情況下，也可以迅速地對像素輸入視頻信號。因此，可以抑制寫入期間的長度，而可以順利地進行顯示的圖像的轉換。
另外，在本發明的一個實施例中，將雜質濃度極低的氧化物半導體膜用於電晶體704的啟動層。因此，在電晶體704中，閘極電極和源極電極之間的電壓大致為0時的截止電流即洩漏電流非常低。因此，在寫入期間，即使電晶體704的源極電極和汲極電極之間的電位差大，也可以抑制截止電流並防止因像素電極710的電位變動而產生的顯示失真。另外，在用作切換元件的像素的電晶體704中，因為在寫入期間源極電極和汲極電極之間的電位差變大，所以容易劣化。但是，在本發明的一個實施例中，由於可以將電晶體704的隨時間的劣化而導致的臨界值電壓的偏差抑制為小，因此可以提高電子紙的可靠性。
本實施例模式可以與上述實施例模式組合而實施。
實施例模式5
圖14A示出主動矩陣型半導體顯示裝置的方塊圖的一個例子。在顯示裝置的基板5300上包括像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303、信號線驅動電路5304。在像素部5301中配置有從信號線驅動電路5304延伸的多個信號線以及從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸的多個掃描線。此外，在掃描線與信號線的交叉區中分別具有顯示元件的像素被配置為矩陣狀。另外，顯示裝置的基板5300藉由FPC(撓性印刷電路)等連接部連接於時序控制電路5305(也稱為控制器、控制IC)。
在圖14A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303、信號線驅動電路5304與像素部5301形成在同一基板5300上。由此，設置在外部的驅動電路等構件的數量減少，所以不僅可以實現顯示裝置的小型化，而且可以藉由縮減裝配製程或檢查製程而實現成本的降低。另外，當在基板5300的外部設置驅動電路時，需要延伸佈線，且佈線之間的連接數增加。當在相同基板5300上設置驅動電路時，可以減少上述佈線之間的連接數。因此，可以防止因驅動電路和像素部的連接不良而導致的良率的降低以及因連接部分的機械強度低而導致的可靠性的降低。
另外，作為一個例子，時序控制電路5305向第一掃描線驅動電路5302供應第一掃描線驅動電路啟動信號(GSP1)、掃描線驅動電路時鐘信號(GCK1)。此外，作為一個例子，時序控制電路5305向第二掃描線驅動電路5303供應第二掃描線驅動電路啟動信號(GSP2)(也稱為起始脈衝)、掃描線驅動電路時鐘信號(GCK2)。向信號線驅動電路5304供應信號線驅動電路啟動信號(SSP)、信號線驅動電路時鐘信號(SCK)、視頻信號資料(DATA)(也簡稱為視頻信號)及鎖存信號(LAT)。另外，可以省略第一掃描線驅動電路5302和第二掃描線驅動電路5303中的一方。
圖14B示出將驅動頻率低的電路(例如，第一掃描線驅動電路5302、第二掃描線驅動電路5303)與像素部5301形成在同一基板5300上，而將信號線驅動電路5304與像素部5301形成在不同的基板上的結構。另外，也可以與像素部5301一起將信號線驅動電路5304中的用於取樣電路的模擬開關等驅動頻率低的電路部分地形成在一個基板5300上。如此，藉由部分地採用系統整合型面板(system-on-panel)，可以享受系統整合型面板的一定程度的優點，即避免上述因連接不良而導致的良率的降低以及連接部分的機械強度低等的問題以及藉由縮減裝配製程或檢查製程降低成本等。再者，與將像素部5301、掃描線驅動電路5302、掃描線驅動電路5303及信號線驅動電路5304都形成在同一基板上的系統整合型面板相比，可以進一步提高驅動頻率高的電路的性能，並可以形成當使用單晶半導體時難以實現的面積寬的像素部。
接著，對使用n通道型電晶體的信號線驅動電路的結構進行說明。
圖15A所示的信號線驅動電路具有移位暫存器5601及取樣電路5602。取樣電路5602具有多個開關電路5602_1至5602_N(N是自然數)。開關電路5602_1至5602_N分別具有多個n通道型電晶體5603_1至5603_k(k是自然數)。
以開關電路5602_1為例對信號線驅動電路的連接關係進行說明。注意，以下將電晶體所具有的源極電極和汲極電極中的任一方稱為第一端子，而將另一方稱為第二端子。
電晶體5603_1至5603_k的第一端子分別連接到佈線5604_1至5604_k。對佈線5604_1至5604_k分別輸入視頻信號。電晶體5603_1至5603_k的第二端子分別連接到信號線S1至Sk。電晶體5603_1至5603_k的閘極電極連接到移位暫存器5601。
移位暫存器5601對佈線5605_1至5605_N依次輸出具有高位準的電壓(H位準)的時序信號，並能夠依次選擇開關電路5602_1至5602_N。
開關電路5602_1具有利用電晶體5603_1至5603_k的開關控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態(第一端子和第二端子之間的導通)的功能，即控制是否將佈線5604_1至5604_k的電位供應給信號線S1至Sk的功能。
接著，參照圖15B的時序圖說明圖15A的信號線驅動電路的工作。圖15B作為一個例子示出從移位暫存器5601分別輸入到佈線5605_1至5605_N的時序信號Sout_1至Sout_N以及輸入到佈線5604_1至5604_k的視頻信號Vdata_1至Vdata_k的時序圖。
另外，信號線驅動電路的一個工作期間相當於顯示裝置中的一個行期間。在圖15B中，例示將一個行期間分割為期間T1至期間TN的情況。期間T1至期間TN分別是用來對屬於被選擇的列的像素寫入視頻信號的期間。
在期間T1至期間TN中，移位暫存器5601將H位準的時序信號依次輸出到佈線5605_1至5605_N。例如，在期間T1中，移位暫存器5601將H位準的信號輸出到佈線5605_1。由此，開關電路5602_1所具有的電晶體5603_1至5603_k導通，所以佈線5604_1至5604_k與信號線S1至Sk處於導通狀態。此時，對佈線5604_1至5604_k輸入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分別藉由電晶體5603_1至5603_k寫入到屬於被選擇的列的像素中的第一行至第k行的像素。藉由上述步驟，在期間T1至TN中，對屬於被選擇的列的像素的每k行按順序寫入視頻信號。
如上所述，藉由對每多個行的像素寫入視頻信號，可以減少視頻信號的數量或佈線的數量。因此，可以減少與控制器等的外部電路的連接數量。此外，藉由對每多個列的像素寫入視頻信號，可以延長寫入時間，因此可以防止視頻信號的寫入不足。
參照圖16A至圖17B說明用於信號線驅動電路或掃描線驅動電路的移位暫存器的一個實施例。
移位暫存器具有第一脈衝輸出電路10_1至第N脈衝輸出電路10_N(N是3以上的自然數)(參照圖16A)。向第一脈衝輸出電路10_1至第N脈衝輸出電路10_N從第一佈線11供應第一時鐘信號CK1，從第二佈線12供應第二時鐘信號CK2，從第三佈線13供應第三時鐘信號CK3，從第四佈線14供應第四時鐘信號CK4。另外，對第一脈衝輸出電路10_1輸入來自第五佈線15的起始脈衝SP1(第一起始脈衝)。此外，對第二級以後的第n脈衝輸出電路10_n(n是2以上且N以下的自然數)輸入來自前一級的脈衝輸出電路10_n-1的信號(稱為前級信號OUT(n-1))。另外，對第一脈衝輸出電路10_1輸入來自後二級的第三脈衝輸出電路10_3的信號。同樣地，對第二級以後的第n脈衝輸出電路10_n輸入來自後二級的第(n+2)脈衝輸出電路10_(n+2)的信號(後級信號OUT(n+2))。從而，從各級的脈衝輸出電路輸出用來輸入到後級及/或前二級的脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))以及輸入到其他電路等第二輸出信號(OUT(1)至OUT(N))。另外，如圖16A所示，由於不對移位暫存器的最後級的兩個級輸入後級信號OUT(n+2)，所以作為一個例子，採用另行分別輸入第二起始脈衝SP2、第三起始脈衝SP3的結構即可。
另外，時鐘信號(CK)是以一定間隔反復H位準和L位準(低位準的電壓)的信號。在此，第一時鐘信號(CK1)至第四時鐘信號(CK4)依次遲延1/4週期。在本實施例模式中，利用第一時鐘信號(CK1)至第四時鐘信號(CK4)進行脈衝輸出電路的驅動的控制等。
第一輸入端子21、第二輸入端子22及第三輸入端子23電連接到第一佈線11至第四佈線14中的任一個。例如，在圖16A中，在第一脈衝輸出電路10_1中，第一輸入端子21電連接到第一佈線11，第二輸入端子22電連接到第二佈線12，並且第三輸入端子23電連接到第三佈線13。此外，在第二脈衝輸出電路10_2中，第一輸入端子21電連接到第二佈線12，第二輸入端子22電連接到第三佈線13，並且第三輸入端子23電連接到第四佈線14。
第一脈衝輸出電路10_1至第N脈衝輸出電路10_N分別具有第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、第二輸出端子27(參照圖16B)。在第一脈衝輸出電路10_1中，對第一輸入端子21輸入第一時鐘信號CK1，對第二輸入端子22輸入第二時鐘信號CK2，對第三輸入端子23輸入第三時鐘信號CK3，對第四輸入端子24輸入起始脈衝，對第五輸入端子25輸入後級信號OUT(3)，從第一輸入端子26輸出第一輸出信號OUT(1)(SR)，從第二輸出端子27輸出第二輸出信號OUT(1)。
接著，參照圖17A示出脈衝輸出電路的具體的電路結構的一個例子。
各脈衝輸出電路具有第一電晶體31至第十三電晶體43(參照圖17A)。此外，除了上述第一輸入端子21至第五輸入端子25以及第一輸出端子26、第二輸出端子27以外，還從被供應第一高電源電位VDD的電源線51、被供應第二高電源電位VCC的電源線52、被供應低電源電位VSS的電源線53向第一電晶體31至第十三電晶體43供應信號或電源電位。在此，示出圖17A的各電源線的電源電位的關係：即第一電源電位VDD是第二電源電位VCC以上的電位，並且第二電源電位VCC是大於第三電源電位VSS的電位。此外，第一時鐘信號(CK1)至第四時鐘信號(CK4)是以一定間隔反復H位準和L位準的信號，並且當H位準時電位為VDD，並且當L位準時電位為VSS。另外，藉由使電源線51的電位VDD高於電源線52的電位VCC，可以不影響到工作地將施加到電晶體的閘極電極的電位抑制得低，並降低電晶體的臨界值電壓的漂移，而可以抑制劣化。
在圖17A的第一電晶體31中，第一端子電連接到電源線51，第二端子電連接到第九電晶體39的第一端子，閘極電極電連接到第四輸入端子24。在第二電晶體32中，第一端子電連接到電源線53，第二端子電連接到第九電晶體39的第一端子，閘極電極電連接到第四電晶體34的閘極電極。在第三電晶體33中，第一端子電連接到第一輸入端子21，第二端子電連接到第一輸出端子26。在第四電晶體34中，第一端子電連接到電源線53，第二端子電連接到第一輸出端子26。在第五電晶體35中，第一端子電連接到電源線53，第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極電連接到第四輸入端子24。在第六電晶體36中，第一端子電連接到電源線52，第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極電連接到第五輸入端子25。在第七電晶體37中，第一端子電連接到電源線52，第二端子電連接到第八電晶體38的第二端子，閘極電極電連接到第三輸入端子23。在第八電晶體38中，第一端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極電連接到第二輸入端子22。在第九電晶體39中，第一端子電連接到第一電晶體31的第二端子及第二電晶體32的第二端子，第二端子電連接到第三電晶體33的閘極電極及第十電晶體40的閘極電極，閘極電極電連接到電源線52。在第十電晶體40中，第一端子電連接到第一輸入端子21，第二端子電連接到第二輸出端子27，閘極電極電連接到第九電晶體39的第二端子。在第十一電晶體41中，第一端子電連接到電源線53，第二端子電連接到第二輸出端子27，閘極電極電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極。在第十二電晶體42中，第一端子電連接到電源線53，第二端子電連接到第二輸出端子27，閘極電極電連接到第七電晶體37的閘極電極。在第十三電晶體43中，第一端子電連接到電源線53，第二端子電連接到第一輸出端子26，閘極電極電連接到第七電晶體37的閘極電極。
在圖17A中，以第三電晶體33的閘極電極、第十電晶體40的閘極電極以及第九電晶體39的第二端子的連接部分為節點A。此外，以第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子以及第十一電晶體41的閘極電極的連接部分為節點B(參照圖17A)。
在此，圖17B示出圖17A所示的具備多個脈衝輸出電路的移位暫存器的時序圖。
此外，如圖17A所示，藉由設置其閘極電極被施加第二電源電位VCC的第九電晶體39，在升壓工作的前後有如下優點。
在沒有其閘極電極被施加第二電位VCC的第九電晶體39的情況下，當因升壓工作而節點A的電位上升時，第一電晶體31的第二端子的源極電極電位上升，而變成高於第一電源電位VDD的電位。然後，第一電晶體31的源極電極轉換為第一端子一側，即電源線51一側。因此，在第一電晶體31中，因為對閘極電極和源極電極之間以及閘極電極和汲極電極之間施加較大的偏壓，所以閘極和源極電極之間以及閘極和汲極電極之間受到較大的壓力，這會導致電晶體的劣化。於是，藉由設置其閘極電極被施加第二電源電位VCC的第九電晶體39，雖然因升壓工作而節點A的電位上升，但是可以不使第一電晶體31的第二端子的電位上升。換言之，藉由設置第九電晶體39，可以將對第一電晶體31的閘極電極和源極電極之間施加的負偏壓的值設定得小。由此，由於藉由採用本實施例模式的電路結構來可以將施加到第一電晶體31的閘極電極和源極電極之間的負偏壓設定得小，所以可以抑制因壓力而導致的第一電晶體31的劣化。
此外，只要在第一電晶體31的第二端子和第三電晶體33的閘極電極之間以藉由第一端子和第二端子連接的方式設置第九電晶體39，就對設置第九電晶體39的結構沒有特別的限制。另外，在採用具有多個本實施例模式的脈衝輸出電路的移位暫存器時，具有如下優點：在其級數與掃描線驅動電路相比多的信號線驅動電路中，可以省略第九電晶體39從而可以減少電晶體的數量。
另外，藉由作為第一電晶體31至第十三電晶體43的啟動層使用氧化物半導體，可以降低電晶體的截止電流並提高導通電流及場效應遷移率，並且還可以降低劣化的程度，所以可以減少電路內的錯誤工作。此外，使用氧化物半導體的電晶體的因其閘極電極被施加高電位而導致的劣化的程度比使用非晶矽的電晶體小。由此，即使對供應第二電源電位VCC的電源線供應第一電源電位VDD也可以得到相同的工作，並且可以減少引導電路之間的電源線的數量，因此可以實現電路的小型化。
另外，即使替換接線關係，即，將從第三輸入端子23向第七電晶體37的閘極電極供應時鐘信號及從第二輸入端子22向第八電晶體38的閘極電極供應的時鐘信號變為從第二輸入端子22向第七電晶體37的閘極電極供應時鐘信號及從第三輸入端子23向第八電晶體38的閘極電極供應時鐘信號，也能夠獲得同樣的作用。此時，在圖17A所示的移位暫存器中，藉由從第七電晶體37及第八電晶體38的狀態都是導通狀態變化到第七電晶體37截止且第八電晶體38導通的狀態，然後成為第七電晶體37截止且第八電晶體38截止的狀態，由第二輸入端子22及第三輸入端子23的電位降低所產生的節點B的電位的降低發生兩次，該節點B的電位的降低起因於第七電晶體37的閘極電極的電位的降低及第八電晶體38的閘極電極的電位的降低。另一方面，在圖17A所示的移位暫存器中，藉由從第七電晶體37及第八電晶體38的狀態都是導通狀態變化到第七電晶體37導通而第八電晶體38截止的狀態，然後成為第七電晶體37截止且第八電晶體38截止的狀態，而由第二輸入端子22及第三輸入端子23的電位的降低所產生的節點B的電位的降低僅發生一次，該節點B的電位的降低起因於第八電晶體38的閘極電極的電位的降低。由此，最好採用從第三輸入端子23向第七電晶體37的閘極電極供應時鐘信號CK3，且從第二輸入端子22向第八電晶體38的閘極電極供應時鐘信號CK2的連接結構。這是因為這樣會可以減少節點B的電位的變動次數並降低雜訊的緣故。
像這樣，藉由採用在將第一輸出端子26及第二輸出端子27的電位保持為L位準的期間中對節點B定期供應H位準的信號的結構，可以抑制脈衝輸出電路的錯誤工作。
本實施例模式可以與上述實施例模式組合而實施。
實施例模式6
根據本發明的一個實施例的液晶顯示裝置使用截止電流低且可靠性高的電晶體，因此具有高可見度和高可靠性。在本實施例模式中，對根據本發明的一個實施例的液晶顯示裝置的結構進行說明。
圖18示出根據本發明的一個實施例的液晶顯示裝置的像素的截面圖作為一個例子。圖18所示的電晶體1401包括：形成在絕緣表面上的閘極電極1402；閘極電極1402上的閘極絕緣膜1403；在閘極絕緣膜1403上重疊於閘極電極1402的氧化物半導體膜1404；以及依次疊層在氧化物半導體膜1404上的用作源極電極或汲極電極的導電膜1406a及導電膜1406b。另外，作為電晶體1401的構成要素，還可以包括形成在氧化物半導體膜1404上的絕緣膜1407。絕緣膜1407以覆蓋閘極電極1402、閘極絕緣膜1403、氧化物半導體膜1404、導電膜1406a以及導電膜1406b的方式形成。另外，氧化物半導體膜1404具有非晶區域1430、非晶區域1430上的晶體區域1431，並且晶體區域1431接觸於導電膜1406a以及導電膜1406b。
在絕緣膜1407上形成有絕緣膜1408。在絕緣膜1407、絕緣膜1408的一部分中設有開口部，並且在該開口部中以接觸於導電膜1406b的方式形成有像素電極1410。
另外，在絕緣膜1408上形成有用來控制液晶元件的液晶盒間隙的間隔物1417。間隔物1417可以藉由將絕緣膜蝕刻為所希望的形狀而形成，但是也可以藉由在絕緣膜1408上分散填料來控制液晶盒間隙。
並且，在像素電極1410上形成有取向膜1411。另外，與像素電極1410相對的位置設置有對置電極1413，在對置電極1413的接近於像素電極1410一側形成有取向膜1414。取向膜1411、取向膜1414可以使用聚醯亞胺、聚乙烯醇等有機樹脂形成，並且對其表面進行如摩擦處理等的用來使液晶分子按一定方向排列的取向處理。可以藉由邊對取向膜施加壓力邊滾動裹有尼龍等布的滾子並以一定方向對上述取向膜的表面進行磨擦，來進行摩擦處理。另外，也可以不進行取向處理而使用氧化矽等無機材料並藉由蒸鍍法來直接形成具有取向特性的取向膜1411、取向膜1414。
而且，在像素電極1410和對置電極1413之間的被密封材料1416圍繞的區域中設置有液晶1415。作為液晶1415的植入，既可以使用分配器方法(滴落法)也可以使用浸漬法(泵浦方式)。另外，密封材料1416中也可以混入填料。
另外，使用像素電極1410、對置電極1413、液晶1415形成的液晶元件也可以與能夠透過特定波長區域的光的濾色片重疊。將濾色片形成在形成有對置電極1413的基板(對置基板)1420上即可。也可以在將分散有顏料的丙烯酸基樹脂等有機樹脂塗在基板1420上之後，使用光微影法選擇性地形成濾色片。另外，也可以在將分散有顏料的聚醯亞胺基樹脂塗在基板1420上之後，使用蝕刻選擇性地形成濾色片。或者，也可以藉由使用噴墨法等液滴噴射法來選擇性地形成濾色片。
另外，也可以在像素之間形成能夠遮蔽光的遮蔽膜，以便防止觀察到像素之間的液晶1415的取向無序所導致的向錯。作為遮蔽膜，可以使用碳黑、低價氧化鈦(low-valent titanium oxide)等包含黑色顏料的有機樹脂。或者，也可以利用使用鉻的膜形成遮蔽膜。
作為像素電極1410和對置電極1413，例如可以使用含有氧化矽的氧化銦錫(ITSO)、氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、添加有鎵的氧化鋅(GZO)等透明導電材料。注意，雖然在本實施例模式中示出將透過光的導電膜用於像素電極1410及對置電極1413來製造透過型液晶元件的例子，但是本發明不侷限於該結構。根據本發明的一個實施例的液晶顯示裝置也可以為半透過型或反射型。
注意，雖然在本實施例模式中，作為液晶顯示裝置示出TN(扭轉向列)型，但是本發明的薄膜電晶體也可以用於如VA(垂直定向)型、OCB(光學補償彎曲)型、IPS(平面內切換)型等其他的液晶顯示裝置。
另外，也可以使用不使用取向膜的呈現藍相的液晶。藍相是液晶相之一，是指當對膽固醇相液晶進行升溫時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶1415。包含顯示藍相的液晶和手性試劑的液晶組成物的回應時間短，即為10μsec.以上且100μsec.以下，並且由於其具有光學各向同性而不需要取向處理，從而視角依賴性小。
圖19是示出本發明的液晶顯示裝置的結構的立體圖的一個例子。圖19所示的液晶顯示裝置具有：在一對基板之間形成有液晶元件的液晶面板1601；第一擴散板1602；稜鏡片1603；第二擴散板1604；導光板1605；反射板1606；光源1607；以及電路基板1608。
將液晶面板1601、第一擴散板1602、稜鏡片1603、第二擴散板1604、導光板1605、反射板1606按順序層疊。光源1607設置在導光板1605的端部，並且擴散到導光板1605的內部的來自光源1607的光藉由第一擴散板1602、稜鏡片1603以及第二擴散板1604均勻性地照射到液晶面板1601。
注意，雖然在本實施例模式中使用第一擴散板1602和第二擴散板1604，但是擴散板的數量不侷限於此，還可以是單數或者三個以上。並且，擴散板設置在導光板1605和液晶面板1601之間即可。因此，既可以只在與稜鏡片1603相比更接近於液晶面板1601的一側設置擴散板，也可以只在與稜鏡片1603相比更接近於導光板1605的一側設置擴散板。
此外，稜鏡片1603不侷限於圖19所示的截面是鋸齒狀的形狀，只要是能夠將來自導光板1605的光聚焦到液晶面板1601一側的形狀即可。
在電路基板1608中設置有生成輸入到液晶面板1601的各種信號的電路或者對這些信號進行處理的電路等。並且，在圖19中，電路基板1608與液晶面板1601藉由FPC(撓性印刷電路)1609連接。注意，上述電路可以利用COG(玻璃上晶片安裝)法連接到液晶面板1601，或者也可以利用COF(薄膜上晶片安裝)法將上述電路的一部分連接到FPC 1609。
在圖19中，示出在電路基板1608上設置有控制光源1607的驅動的控制基電路，並且該控制基電路與光源1607藉由FPC 1610連接的例子。但是，上述控制基電路也可以形成在液晶面板1601上，此時，液晶面板1601與光源1607藉由FPC等連接。
注意，雖然圖19例示在液晶面板1601的端部配置光源1607的邊緣照光型的光源，但是本發明的液晶顯示裝置也可以是在液晶面板1601的正下方配置光源1607的正下型。
本實施例模式可以與上述實施例模式適當地組合而實施。
實施例模式7
在本實施例模式中，對將本發明的一個實施例的電晶體用於像素的發光裝置的結構進行說明。在本實施例模式中，參照圖20A至圖20C說明當用來驅動發光元件的電晶體為n型時的像素的截面結構。另外，雖然在圖20A至圖20C中對第一電極是陰極且第二電極是陽極的情況進行說明，但是也可以採用第一電極是陽極且第二電極是陰極的結構。
圖20A是當電晶體6031為n型且從第一電極6034一側取出來自發光元件6033的光時的像素的截面圖。電晶體6031被絕緣膜6037覆蓋，在絕緣膜6037上形成有具有開口部的隔壁6038。在隔壁6038的開口部中露出有第一電極6034的一部分，並且在該開口部按順序層疊有第一電極6034、電致發光層6035、第二電極6036。
第一電極6034使用透過光的材料或將其形成為能夠透過光的厚度形成，並且可以使用低功函數的金屬、合金、導電化合物以及它們的混合物等形成。明確地說，可以使用：Li或Cs等的鹼金屬；Mg、Ca、Sr等的鹼土金屬；包含它們的合金(Mg:Ag、Al:Li、Mg:In等)；它們的化合物(氟化鈣或氮化鈣)；以及Yb或Er等的稀土金屬。另外，當設置電子植入層時，也可以使用鋁等其他的導電膜。並且，將第一電極6034形成為能夠透過光的膜厚(較佳地為5nm至30nm左右)。再者，也可以使用透光性氧化物導電材料以接觸於具有透過光的程度的膜厚的上述導電膜之上或其下的方式形成具有透光性的導電膜，來抑制第一電極6034的薄層電阻。此外，也可以僅僅使用利用了氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、添加了鎵的氧化鋅(GZO)等其他透光性氧化物導電材料的導電膜。另外，也可以使用對ITSO或包含氧化矽的氧化銦混合2%至20%的氧化鋅(ZnO)的物質。在使用透光性氧化物導電材料時，最好在電致發光層6035中設置電子植入層。
另外，第二電極6036使用反射或遮蔽光的材料及膜厚形成，且使用適合於用作陽極的材料形成。例如，可以將如下結構用於第二電極6036，該結構是：由氮化鈦、氮化鋯、鈦、鎢、鎳、鉑、鉻、銀、鋁等中的一種或多種構成的單層膜；氮化鈦膜和以鋁為主要成分的膜的疊層；氮化鈦膜、以鋁為主要成分的膜及氮化鈦膜的三層結構等。
電致發光層6035由單層或多個層構成。當電致發光層6035由多個層構成時，從載子傳輸特性的觀點而言，可以將這些層分類為電洞植入層、電洞傳輸層、發光層、電子傳輸層、電子植入層等。當電致發光層6035除了發光層之外，還具有電洞植入層、電洞傳輸層、電子傳輸層和電子植入層中的任何層時，電子植入層、電子傳輸層、發光層、電洞傳輸層和電洞植入層以這種順序層疊在第一電極6034上。此外，各層的邊界不需要必須很清楚，存在形成各層的材料部分混合，使得介面不清楚的情況。各個層可以使用有機基材料或無機類材料。作為有機類材料，可以使用高、中或低分子類材料中的任何一種。另外，中分子類材料相當於重複結構單元的數目(聚合度)大約為2至20的低聚合物。電洞植入層和電洞傳輸層沒有嚴格的區別，電洞傳輸性(電洞遷移率)無論對電洞植入層還是電洞傳輸層都是十分重要的的特性，從這一點上來看電洞植入層和電洞傳輸層是相同的。為方便起見，將形成在與陽極接觸一側的層稱為電洞植入層，而將與電洞植入層接觸的層稱為電洞傳輸層來對其進行區分。電子傳輸層和電子植入層也是如此，將與陰極接觸的層稱作電子植入層，將與電子植入層接觸的層稱作電子傳輸層。發光層有時還兼作電子傳輸層，因此也稱為發光性電子傳輸層。
在圖20A所示的像素中，發光元件6033發出的光如空心箭頭所示可以從第一電極6034一側提取。
接著，圖20B示出當電晶體6041為n型且從第二電極6046一側取出來自發光元件6043的光時的像素的截面圖。電晶體6041被絕緣膜6047覆蓋，在絕緣膜6047上形成有具有開口部的隔壁6048。在隔壁6048的開口部中露出有第一電極6044的一部分，並且在該開口部中按順序層疊有第一電極6044、電致發光層6045、第二電極6046。
第一電極6044可以使用反射或遮蔽光的材料及膜厚形成，並使用低功函數的金屬、合金、導電化合物、以及它們的混合物等形成。明確地說，可以使用：Li或Cs等鹼金屬；Mg、Ca、Sr等鹼土金屬；包含它們的合金(Mg:Ag、Al:Li、Mg:In等)；它們的化合物(氟化鈣或氮化鈣)；以及Yb或Er等稀土金屬。當設置電子植入層時，也可以使用鋁等其他導電膜。
另外，第二電極6046使用透過光的材料或將其形成為能夠透過光的厚度形成。例如，第二電極6046可以使用氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、添加了鎵的氧化鋅(GZO)等其他透光性氧化物導電材料形成。另外，第二電極6046也可以使用對ITSO或者包含氧化矽的氧化銦混合2%至20%的氧化鋅(ZnO)的物質來形成。除了上述透光性氧化物導電材料之外，第二電極6046還可以使用如下結構，該結構是：例如由氮化鈦、氮化鋯、鈦、鎢、鎳、鉑、鉻、銀、鋁等中的一種或多種形成的單層膜；氮化鈦膜和以鋁為主要成分的膜的疊層；以及氮化鈦膜、以鋁為主要成分的膜及氮化鈦膜的三層結構等。然而，當使用除了透光性氧化物導電材料之外的材料時，使用將其形成為能夠透過光的厚度(較佳地為5nm至30nm左右)形成第二電極6046。
電致發光層6045可以與圖20A所示的電致發光層6035同樣地形成。
在圖20B所示的像素中，發光元件6043發出的光如空心箭頭所示可以從第二電極6046一側提取。
接著，圖20C是當電晶體6051為n型且從第一電極6054一側及第二電極6056一側取出來自發光元件6053的光時的像素的截面圖。電晶體6051被絕緣膜6057覆蓋，在絕緣膜6057上形成有具有開口部的隔壁6058。在隔壁6058的開口部中露出有第一電極6054的一部分，並且在該開口部中按順序層疊有第一電極6054、電致發光層6055、第二電極6056。
第一電極6054可以與圖20A所示的第一電極6034同樣地形成。另外，第二電極6056可以與圖20B所示的第二電極6046同樣地形成。電致發光層6055可以與圖20A所示的電致發光層6035同樣地形成。
在圖20C所示的像素中，發光元件6053發出的光如空心箭頭所示可以從第一電極6054一側及第二電極6056一側提取。
本實施例模式可以與其他實施例模式適當地組合而實施。
實施例1
藉由使用根據本發明的一個實施例的半導體裝置，可以提供高可靠性的電子設備、耗電量低的電子設備、高速驅動的電子設備。另外，藉由使用根據本發明的一個實施例的半導體顯示裝置，可以提供高可靠性的電子設備、高可見度的電子設備、低耗電量的電子設備。尤其是在難以經常被供應電力的攜帶用的電子設備中，藉由作為結構要素追加根據本發明的一個實施例的低耗電量的半導體裝置或半導體顯示裝置，可以獲得如下優點：連續使用時間變長。另外，藉由使用截止電流低的電晶體，不需要用來彌補高截止電流的冗長的電路設計，所以可以提高用於半導體裝置的積體電路的集成度，從而可以實現高功能的半導體裝置。
另外，因為在本發明的半導體裝置中可以抑制製造製程中的加熱處理的溫度，所以在其耐熱性比玻璃低的由塑膠等具有撓性的合成樹脂構成的基板上也可以製造特性優異且高可靠性的電晶體。因此，藉由使用本發明的一個實施例的製造方法，可以提供高可靠性、輕量且撓性的半導體裝置。作為塑膠基板，可以舉出以聚對苯二甲酸乙二醇酯(PET)為代表的聚酯、聚醚碸(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二醇酯(PBT)、聚醯亞胺、丙烯腈一丁二烯一苯乙烯樹脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸樹脂等。
根據本發明的一個實施例的半導體裝置可以用於顯示裝置、筆記本式個人電腦、具備記錄媒體的圖像再現裝置(典型地是，能夠再現如數位通用磁片(DVD)等記錄媒體並具有能夠顯示其圖像的顯示器的裝置)。此外，作為可以使用根據本發明的一個實施例的半導體裝置的電子設備，可以舉出行動電話、可攜式遊戲機、可攜式資訊終端、電子書閱讀器、攝像機、數位相機、護目鏡型顯示器(頭盔顯示器)、導航系統、音頻再現裝置(車載音響、數位音頻播放器等)、影印機、傳真機、印表機、複合式印表機、自動取款機(ATM)、自動售貨機等。圖21A至圖21F示出這些電子設備的具體例子。
圖21A是電子書閱讀器，包括框體7001、顯示部7002等。根據本發明的一個實施例的半導體顯示裝置可以用於顯示部7002。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部7002，可以提供高可靠性的電子書閱讀器、能夠進行高可見度的顯示的電子書閱讀器、低耗電量的電子書閱讀器。另外，根據本發明的一個實施例的半導體裝置可以用於用來控制電子書閱讀器的驅動的積體電路。藉由將根據本發明的一個實施例的半導體裝置用於用來控制電子書閱讀器的驅動的積體電路，可以提供高可靠性的電子書閱讀器、低耗電量的電子書閱讀器、高速驅動的電子書閱讀器、高功能的電子書閱讀器。另外，因為藉由使用具有撓性的基板，可以使半導體裝置、半導體顯示裝置具有撓性，所以可以提供撓性、輕量且使用方便的電子書閱讀器。
圖21B是顯示裝置，包括框體7011、顯示部7012、支撐台7013等。根據本發明的一個實施例的半導體顯示裝置可以用於顯示部7012。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部7012，可以提供高可靠性的顯示裝置、能夠進行高可見度的顯示的顯示裝置、低耗電量的顯示裝置。另外，根據本發明的一個實施例的半導體裝置可以用於用來控制顯示裝置的驅動的積體電路。藉由將根據本發明的一個實施例的半導體裝置用於用來控制顯示裝置的驅動的積體電路，可以提供高可靠性的顯示裝置、低耗電量的顯示裝置、高速驅動的顯示裝置、高功能的顯示裝置。另外，顯示裝置包括用於個人電腦、TV播放接收、廣告顯示等的所有資訊顯示用顯示裝置。
圖21C是顯示裝置，包括框體7021、顯示部7022等。根據本發明的一個實施例的半導體顯示裝置可以用於顯示部7022。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部7022，可以提供高可靠性的顯示裝置、能夠進行高可見度的顯示的顯示裝置、低耗電量的顯示裝置。另外，根據本發明的一個實施例的半導體裝置可以用於用來控制顯示裝置的驅動的積體電路。藉由將根據本發明的一個實施例的半導體裝置用於用來控制顯示裝置的驅動的積體電路，可以提供高可靠性的顯示裝置、低耗電量的顯示裝置、高速驅動的顯示裝置、高功能的顯示裝置。另外，因為藉由使用具有撓性的基板，可以使半導體裝置、半導體顯示裝置也具有撓性，所以可以提供具有撓性、輕量且使用方便的半導體裝置。因此，可以如圖21C所示那樣將顯示裝置固定到布料等而使用，由此顯示裝置的應用範圍大幅拓寬。
圖21D是可攜式遊戲機，包括框體7031、框體7032、顯示部7033、顯示部7034、麥克風7035、揚聲器7036、操作鍵7037、觸控筆7038等。根據本發明的一個實施例的半導體顯示裝置可以用於顯示部7033或顯示部7034。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部7033、顯示部7034，可以提供高可靠性的可攜式遊戲機、能夠進行高可見度的顯示的可攜式遊戲機、低耗電量的可攜式遊戲機。另外，根據本發明的一個實施例的半導體裝置可以用於用來控制可攜式遊戲機的驅動的積體電路。藉由將根據本發明的一個實施例的半導體裝置用於用來控制可攜式遊戲機的驅動的積體電路，可以提供高可靠性的可攜式遊戲機、低耗電量的可攜式遊戲機、高速驅動的可攜式遊戲機、高功能的可攜式遊戲機。另外，圖21D所示的可攜式遊戲機具有顯示部7033和顯示部7034的兩個顯示部，但是可攜式遊戲機所具有的顯示部的數目不侷限於此。
圖21E是行動電話機，包括框體7041、顯示部7042、聲音輸入部7043、聲音輸出部7044、操作鍵7045、光接收部7046等。藉由將由光接收部7046接收的光轉換為電信號，可以提取外部的圖像。根據本發明的一個實施例的半導體顯示裝置可以用於顯示部7042。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部7042，可以提供高可靠性的行動電話機、能夠進行高可見度的顯示的行動電話機、低耗電量的行動電話機。另外，根據本發明的一個實施例的半導體裝置可以用於用來控制行動電話機的驅動的積體電路。藉由將根據本發明的一個實施例的半導體裝置用於用來控制行動電話機的驅動的積體電路，可以提供高可靠性的行動電話機、低耗電量的行動電話機、高速驅動的行動電話機、高功能的行動電話機。
圖21F是可攜式資訊終端，包括框體7051、顯示部7052、操作鍵7053等。在圖21F所示的可攜式資訊終端中，也可以將數據機裝在框體7051的內部。根據本發明的一個實施例的半導體顯示裝置可以用於顯示部7052。藉由將根據本發明的一個實施例的半導體顯示裝置用於顯示部7052，可以提供高可靠性的可攜式資訊終端、能夠進行高可見度的顯示的可攜式資訊終端、低耗電量的可攜式資訊終端。另外，根據本發明的一個實施例的半導體裝置可以用於用來控制可攜式資訊終端的驅動的積體電路。藉由將根據本發明的一個實施例的半導體裝置用於用來控制可攜式資訊終端的驅動的積體電路，可以提供高可靠性的可攜式資訊終端、低耗電量的可攜式資訊終端、高速驅動的可攜式資訊終端、高功能的可攜式資訊終端。
本實施例可以與上述實施例模式適當地組合而實施。
10‧‧‧脈衝輸出電路
11‧‧‧佈線
12．．．佈線
13．．．佈線
14．．．佈線
15．．．佈線
21．．．輸入端子
22．．．輸入端子
23．．．輸入端子
24．．．輸入端子
25．．．輸入端子
26．．．輸出端子
27．．．輸出端子
31．．．電晶體
32．．．電晶體
33．．．電晶體
34．．．電晶體
35．．．電晶體
36．．．電晶體
37．．．電晶體
38．．．電晶體
39．．．電晶體
40．．．電晶體
41．．．電晶體
42．．．電晶體
43．．．電晶體
51．．．電源線
52．．．電源線
53．．．電源線
100．．．基板
101．．．閘極電極
102．．．閘極絕緣膜
103．．．氧化物半導體膜
104．．．氧化物半導體膜
105．．．氧化物半導體膜
106．．．晶體區域
107．．．氧化物半導體膜
108．．．氧化物半導體膜
109．．．晶體區域
110．．．非晶區域
111．．．源極電極
112．．．汲極電極
113．．．絕緣膜
114．．．電晶體
115．．．背閘極電極
116．．．絕緣膜
130．．．通道保護膜
131．．．源極電極
132．．．汲極電極
133．．．絕緣膜
140．．．電晶體
145．．．背閘極電極
146．．．絕緣膜
200．．．基板
201．．．絕緣膜
202．．．電極
203．．．氧化物半導體膜
205．．．氧化物半導體膜
206．．．晶體區域
207．．．氧化物半導體膜
208．．．氧化物半導體膜
209．．．晶體區域
210．．．非晶區域
211．．．電極
212．．．閘極絕緣膜
213．．．閘極電極
214．．．絕緣膜
215．．．佈線
216．．．佈線
217．．．佈線
218．．．部分
220．．．電晶體
221．．．接觸孔
222．．．接觸孔
223．．．接觸孔
230．．．佈線
231．．．接觸孔
700．．．像素部
701．．．信號線驅動電路
702．．．掃描線驅動電路
703．．．像素
704．．．電晶體
705．．．顯示元件
706．．．儲存電容
707．．．信號線
708．．．掃描線
710．．．像素電極
711．．．對置電極
712．．．微膠囊
713．．．源極電極或汲極電極
714．．．樹脂
1401．．．電晶體
1402．．．閘極電極
1403．．．閘極絕緣膜
1404．．．氧化物半導體膜
1406a．．．導電膜
1406b．．．導電膜
1407．．．絕緣膜
1408．．．絕緣膜
1410．．．像素電極
1411．．．取向膜
1413．．．對置電極
1414．．．取向膜
1415．．．液晶
1416．．．密封材料
1417．．．間隔物
1420．．．基板
1430．．．非晶區域
1431．．．晶體區域
1601．．．液晶面板
1602．．．擴散板
1603．．．稜鏡片
1604．．．擴散板
1605．．．導光板
1606．．．反射板
1607．．．光源
1608．．．電路基板
1609．．．FPC
1610．．．FPC
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動電路
5303．．．掃描線驅動電路
5304．．．信號線驅動電路
5305．．．時序控制電路
5601．．．移位暫存器
5602．．．取樣電路
5603．．．電晶體
5604．．．佈線
5605．．．佈線
6031．．．電晶體
6033．．．發光元件
6034．．．電極
6035．．．電致發光層
6036．．．電極
6037．．．絕緣膜
6038．．．隔壁
6041．．．電晶體
6043．．．發光元件
6044．．．電極
6045．．．電致發光層
6046．．．電極
6047．．．絕縁膜
6048．．．隔壁
6051．．．電晶體
6053．．．發光元件
6054．．．電極
6055．．．電致發光層
6056．．．電極
6057．．．絕緣膜
6058．．．隔壁
7001．．．框體
7002．．．顯示部
7011．．．框體
7012．．．顯示部
7013．．．支撐台
7021．．．框體
7022．．．顯示部
7031．．．框體
7032．．．框體
7033．．．顯示部
7034．．．顯示部
7035．．．麥克風
7036．．．揚聲器
7037．．．操作鍵
7038．．．觸控筆
7041．．．框體
7042．．．顯示部
7043．．．聲音輸入部
7044．．．聲音輸出部
7045．．．操作鍵
7046．．．光接收部
7051．．．框體
7052．．．顯示部
7053．．．操作鍵
在附圖中：圖1A至圖1E是示出半導體裝置的製造方法的圖；圖2A至圖2C是示出半導體裝置的製造方法的圖；圖3A至圖3C是示出半導體裝置的製造方法的圖；圖4是半導體裝置的截面圖；圖5A至圖5E是示出半導體裝置的製造方法的圖；圖6A至圖6C是示出半導體裝置的製造方法的圖；圖7A和圖7B是半導體裝置的俯視圖；圖8A至圖8C是示出半導體裝置的製造方法的圖；圖9是半導體裝置的俯視圖；圖10A至圖10C是示出半導體裝置的製造方法的圖；圖11A和圖11B是電晶體的截面圖； 圖12A和圖12B是電晶體的截面圖；圖13A和圖13B是電子紙的俯視圖以及截面圖；圖14A和圖14B是半導體顯示裝置的方塊圖；圖15A和圖15B是說明信號線驅動電路的結構的圖；圖16A和圖16B是示出移位暫存器的結構的電路圖；圖17A和圖17B是示出移位暫存器的一個實施例的圖以及說明其工作的時序圖；圖18是液晶顯示裝置的截面圖；圖19是示出液晶顯示裝置的模組的結構的圖；圖20A至圖20C是發光裝置的截面圖；圖21A至圖21F是使用半導體裝置的電子設備的圖；圖22是使用氧化物半導體的反交錯型的電晶體的縱截面圖；圖23是圖22所示的截面A-A’的能帶圖(示意圖)；圖24A是示出對閘極電極(GE)施加正電位(VG>0)時的狀態的圖；圖24B是示出對閘極電極(GE)施加負電位(VG<0)時的狀態的圖；以及圖25是示出真空能級和金屬的功函數(ΦM )、氧化物半導體的電子親和力(χ)的關係的圖。
114．．．電晶體
115．．．背閘極電極
116．．．絕緣膜

Claims (28)

  1. 一種半導體裝置的製造方法，包含步驟如下：形成氧化物半導體層；在該氧化物半導體層上進行第一加熱處理；在該第一加熱處理之後，將氧添加到該氧化物半導體層；以及在添加氧後，在該氧化物半導體層上進行第二加熱處理，其中至少該氧化物半導體層的頂表面包含晶體區域。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，更包含步驟如下：在該氧化物半導體層上形成閘極絕緣層；以及在該閘極絕緣層上形成閘極電極。
  3. 一種半導體裝置的製造方法，包含步驟如下：形成閘極電極；在該閘極電極上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上進行第一加熱處理；在該第一加熱處理之後，將氧添加到該氧化物半導體層；以及在添加氧後，在該氧化物半導體層上進行第二加熱處理，其中至少該氧化物半導體層的頂表面包含晶體區域。
  4. 如申請專利範圍第1或3項的半導體裝置的製造方法 ，其中該晶體區域包含晶體，其尺寸大於或等於1nm且小於或等於20nm。
  5. 一種半導體裝置的製造方法，包含步驟如下：形成閘極電極；在該閘極電極上形成閘極絕緣層；在該閘極絕緣層上形成氧化物半導體層；在該氧化物半導體層上進行第一加熱處理；將氧添加到該氧化物半導體層；在添加氧後，在該氧化物半導體層上進行第二加熱處理；在該氧化物半導體層上形成含有矽和氧的絕緣層；以及在該絕緣層上進行第三加熱處理。
  6. 如申請專利範圍第5項的半導體裝置的製造方法，其中至少該氧化物半導體層的頂表面包含晶體區域，並且該晶體區域包含晶體，其尺寸大於或等於1nm且小於或等於20nm。
  7. 如申請專利範圍第1，3及6項中任一項的半導體裝置的製造方法，其中該晶體區域的c軸對齊在實質垂直於該氧化物半導體層的該頂表面的方向。
  8. 如申請專利範圍第1，3及5項中任一項的半導體裝置的製造方法，其中該氧化物半導體層具有Zn原子%含量大於In或Ga原子%含量的組成。
  9. 如申請專利範圍第1，3及5項中任一項的半導體裝 置的製造方法，其中該添加氧的步驟藉由導入氧離子進行。
  10. 如申請專利範圍第1，3及5項中任一項的半導體裝置的製造方法，其中該第一加熱處理在包含惰性氣體的氛圍下進行。
  11. 如申請專利範圍第1，3及5項中任一項的半導體裝置的製造方法，其中該第二加熱處理在包含氧的氛圍下進行。
  12. 如申請專利範圍第1，3及5項中任一項的半導體裝置的製造方法，其中該氧化物半導體層包含至少銦或鎵。
  13. 如申請專利範圍第1，3及5項中任一項的半導體裝置的製造方法，其中該氧化物半導體層使用In-Ga-Zn-O基氧化物形成。
  14. 如申請專利範圍第1，3及5項中任一項的半導體裝置的製造方法，其中該第一加熱處理和該第二加熱處理的溫度高於或等於500℃且低於或等於850℃。
  15. 如申請專利範圍第1，3及5項中任一項的半導體裝置的製造方法，更包含步驟如下：在該第一加熱處理之前，藉由蝕刻處理該氧化物半導體層以形成島狀氧化物半導體層。
  16. 一種半導體裝置的製造方法，包含步驟如下：形成包含銦的氧化物半導體層；藉由離子植入法或離子摻雜法將氧添加到該氧化物半導體層；以及 在添加氧後，在該氧化物半導體層上進行加熱處理，其中至少該氧化物半導體層的頂表面包含晶體區域。
  17. 一種半導體裝置的製造方法，包含步驟如下：形成閘極電極；在該閘極電極上形成閘極絕緣層；在該閘極絕緣層上形成包含銦的氧化物半導體層；藉由離子植入法或離子摻雜法將氧添加到該氧化物半導體層；以及在添加氧後，在該氧化物半導體層上進行加熱處理，其中至少該氧化物半導體層的頂表面包含晶體區域。
  18. 一種半導體裝置的製造方法，包含步驟如下：形成包含銦的氧化物半導體層；藉由離子植入法或離子摻雜法將氧添加到該氧化物半導體層；在添加氧後，在該氧化物半導體層上進行加熱處理；在該氧化物半導體層上形成閘極絕緣層；以及在該閘極絕緣層上形成閘極電極，其中至少該氧化物半導體層的頂表面包含晶體區域。
  19. 如申請專利範圍第18項的半導體裝置的製造方法，其中在進行該加熱處理後，形成該閘極絕緣層。
  20. 如申請專利範圍第16至18項中任一項的半導體裝置的製造方法，其中該晶體區域包含晶體，其尺寸大於或等於1nm且小於或等於20nm。
  21. 如申請專利範圍第16至18項中任一項的半導體裝 置的製造方法，其中該晶體區域的c軸對齊在實質垂直於該氧化物半導體層的該頂表面的方向。
  22. 如申請專利範圍第16至18項中任一項的半導體裝置的製造方法，其中該加熱處理在包含氧的氛圍下進行。
  23. 如申請專利範圍第16至18項中任一項的半導體裝置的製造方法，其中該氧化物半導體層還包含鎵和鋅。
  24. 如申請專利範圍第16至18項中任一項的半導體裝置的製造方法，其中該氧化物半導體層還包含鋅和除了銦及鋅之外的金屬。
  25. 如申請專利範圍第16至18項中任一項的半導體裝置的製造方法，其中該加熱處理的溫度高於或等於500℃且低於或等於850℃。
  26. 如申請專利範圍第16至18項中任一項的半導體裝置的製造方法，更包含步驟如下：在添加氧之前，藉由蝕刻處理該氧化物半導體層以形成島狀氧化物半導體層。
  27. 如申請專利範圍第16至18項中任一項的半導體裝置的製造方法，其中在該氧化物半導體層的該頂表面露出的狀態下進行該加熱處理。
  28. 如申請專利範圍第16至18項中任一項的半導體裝置的製造方法，其中藉由產生氧氣體的電漿，對離子種進行質量分離，並且將被進行質量分離的該離子種加速來進行該添加氧的步驟。
TW101105925A 2009-12-04 2010-11-26 半導體裝置和其製造方法 TWI453826B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009277078 2009-12-04

Publications (2)

Publication Number Publication Date
TW201234488A TW201234488A (en) 2012-08-16
TWI453826B true TWI453826B (zh) 2014-09-21

Family

ID=44082438

Family Applications (10)

Application Number Title Priority Date Filing Date
TW099141025A TWI523105B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW106133184A TWI648794B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW101128355A TWI495015B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW109126715A TWI750761B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW101105926A TWI534898B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW104116047A TWI545656B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW101105925A TWI453826B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW107138960A TWI702656B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW110142082A TWI781821B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW105116451A TWI609427B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法

Family Applications Before (6)

Application Number Title Priority Date Filing Date
TW099141025A TWI523105B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW106133184A TWI648794B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW101128355A TWI495015B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW109126715A TWI750761B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW101105926A TWI534898B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW104116047A TWI545656B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW107138960A TWI702656B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW110142082A TWI781821B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法
TW105116451A TWI609427B (zh) 2009-12-04 2010-11-26 半導體裝置和其製造方法

Country Status (6)

Country Link
US (11) US8377744B2 (zh)
EP (1) EP2507822B1 (zh)
JP (11) JP5735786B2 (zh)
KR (5) KR102117506B1 (zh)
TW (10) TWI523105B (zh)
WO (1) WO2011068033A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD967686S1 (en) 2006-10-05 2022-10-25 Lowe's Companies, Inc. Tool handle

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR20190093705A (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN104795323B (zh) * 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101883802B1 (ko) 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102782859B (zh) * 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
KR101856722B1 (ko) 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
US9117920B2 (en) 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US9299852B2 (en) 2011-06-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013001579A1 (ja) * 2011-06-30 2013-01-03 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
TWI761910B (zh) 2011-08-29 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置
JP5997530B2 (ja) * 2011-09-07 2016-09-28 Hoya株式会社 マスクブランク、転写用マスク、および半導体デバイスの製造方法
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9379254B2 (en) * 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8772094B2 (en) 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI621183B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2013149953A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI498974B (zh) * 2012-03-03 2015-09-01 Chunghwa Picture Tubes Ltd 畫素結構的製作方法及畫素結構
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR101614398B1 (ko) 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
JP6121149B2 (ja) * 2012-11-28 2017-04-26 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
US11217565B2 (en) * 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6444135B2 (ja) * 2013-11-01 2018-12-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN105793995A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法以及显示装置
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9887291B2 (en) 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
JP6436660B2 (ja) 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
TWI566388B (zh) * 2014-08-12 2017-01-11 群創光電股份有限公司 顯示面板
CN104300007A (zh) * 2014-10-27 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2016067161A1 (ja) * 2014-10-28 2016-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US20160155849A1 (en) 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
JP6246952B2 (ja) * 2015-01-28 2017-12-13 富士フイルム株式会社 酸化物保護膜の製造方法、及び薄膜トランジスタの製造方法
JP6736321B2 (ja) * 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
TWI593024B (zh) * 2015-07-24 2017-07-21 友達光電股份有限公司 薄膜電晶體的製造方法
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN105789120B (zh) * 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
KR102675912B1 (ko) * 2016-06-30 2024-06-17 엘지디스플레이 주식회사 백플레인 기판과 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2018181296A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 チャネルエッチ型薄膜トランジスタの製造方法
CN108987482B (zh) 2017-05-31 2022-05-17 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
KR102448483B1 (ko) * 2017-06-27 2022-09-27 엘지디스플레이 주식회사 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
US20190157429A1 (en) * 2017-11-21 2019-05-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Back-channel-etched tft substrate and manufacturing method thereof
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
WO2019244945A1 (ja) * 2018-06-21 2019-12-26 株式会社アルバック 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
US20200006570A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Contact structures for thin film transistor devices
CN110858035B (zh) * 2018-08-24 2022-12-02 夏普株式会社 液晶显示装置
KR20210052462A (ko) * 2018-09-07 2021-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2020043252A (ja) * 2018-09-12 2020-03-19 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法並びに表示装置
US10483287B1 (en) 2018-09-21 2019-11-19 Qualcomm Incorporated Double gate, flexible thin-film transistor (TFT) complementary metal-oxide semiconductor (MOS) (CMOS) circuits and related fabrication methods
US11329133B2 (en) * 2018-11-20 2022-05-10 Micron Technology, Inc. Integrated assemblies having semiconductor oxide channel material, and methods of forming integrated assemblies
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
US11923459B2 (en) * 2020-06-23 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Transistor including hydrogen diffusion barrier film and methods of forming same
TWI757845B (zh) * 2020-08-24 2022-03-11 友達光電股份有限公司 超音波換能元件及其製造方法
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US20070284575A1 (en) * 2005-07-18 2007-12-13 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal current limiter
TW200936792A (en) * 2007-12-27 2009-09-01 Nippon Mining Co Process for producing thin film of a-igzo oxide

Family Cites Families (193)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE444278B (sv) * 1979-10-11 1986-04-07 Charmilles Sa Ateliers Tradformig elektrod samt sett att tillverka sadan elektrod
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6422066A (en) * 1987-07-17 1989-01-25 Toshiba Corp Thin film transistor
JPH0548096A (ja) 1991-08-07 1993-02-26 Hitachi Ltd 薄膜トランジスタ
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6358819B1 (en) * 1998-12-15 2002-03-19 Lsi Logic Corporation Dual gate oxide process for deep submicron ICS
WO2000055901A1 (en) * 1999-03-17 2000-09-21 Semiconductor 300 Gmbh & Co. Kg Method for filling gaps on a semiconductor wafer
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR20010057116A (ko) * 1999-12-18 2001-07-04 박종섭 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004053784A (ja) * 2002-07-18 2004-02-19 Sharp Corp 液晶表示装置およびその製造方法
KR100464935B1 (ko) * 2002-09-17 2005-01-05 주식회사 하이닉스반도체 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4248987B2 (ja) * 2003-10-01 2009-04-02 奇美電子股▲ふん▼有限公司 アレイ基板の製造方法
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
US7682882B2 (en) 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
KR100884883B1 (ko) 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009147192A (ja) 2007-12-17 2009-07-02 Fujifilm Corp 結晶性無機膜とその製造方法、半導体装置
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) * 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP2010123595A (ja) 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
TW201034207A (en) * 2009-01-29 2010-09-16 First Solar Inc Photovoltaic device with improved crystal orientation
KR101593443B1 (ko) 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102443297B1 (ko) 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011043203A1 (en) 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101370301B1 (ko) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN104795323B (zh) * 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284575A1 (en) * 2005-07-18 2007-12-13 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal current limiter
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
TW200936792A (en) * 2007-12-27 2009-09-01 Nippon Mining Co Process for producing thin film of a-igzo oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD967686S1 (en) 2006-10-05 2022-10-25 Lowe's Companies, Inc. Tool handle

Also Published As

Publication number Publication date
US8841163B2 (en) 2014-09-23
JP2018157219A (ja) 2018-10-04
TW201533802A (zh) 2015-09-01
US20120149147A1 (en) 2012-06-14
EP2507822B1 (en) 2016-08-31
EP2507822A1 (en) 2012-10-10
US8377744B2 (en) 2013-02-19
US20240258119A1 (en) 2024-08-01
US10490420B2 (en) 2019-11-26
JP2020010065A (ja) 2020-01-16
TW202211324A (zh) 2022-03-16
TWI781821B (zh) 2022-10-21
TWI648794B (zh) 2019-01-21
TW201810432A (zh) 2018-03-16
JP5876921B2 (ja) 2016-03-02
JP2012238880A (ja) 2012-12-06
US20230019824A1 (en) 2023-01-19
KR20120099159A (ko) 2012-09-06
US20120146019A1 (en) 2012-06-14
WO2011068033A1 (en) 2011-06-09
TWI495015B (zh) 2015-08-01
JP5490858B2 (ja) 2014-05-14
US20110136301A1 (en) 2011-06-09
US20170352551A1 (en) 2017-12-07
JP2017108151A (ja) 2017-06-15
KR101943109B1 (ko) 2019-01-28
JP6232084B2 (ja) 2017-11-15
TWI545656B (zh) 2016-08-11
US9721811B2 (en) 2017-08-01
US20150155373A1 (en) 2015-06-04
JP2015109448A (ja) 2015-06-11
US10109500B2 (en) 2018-10-23
US11923204B2 (en) 2024-03-05
JP2011139050A (ja) 2011-07-14
JP5876922B2 (ja) 2016-03-02
JP2021158384A (ja) 2021-10-07
JP5735786B2 (ja) 2015-06-17
TW201921509A (zh) 2019-06-01
US9240467B2 (en) 2016-01-19
TWI609427B (zh) 2017-12-21
JP2017092494A (ja) 2017-05-25
JP6209293B2 (ja) 2017-10-04
KR20120094091A (ko) 2012-08-23
KR20210043743A (ko) 2021-04-21
US20210090900A1 (en) 2021-03-25
KR20200062383A (ko) 2020-06-03
KR102241766B1 (ko) 2021-04-19
US20200090950A1 (en) 2020-03-19
JP2015097272A (ja) 2015-05-21
US20160204231A1 (en) 2016-07-14
JP6366753B2 (ja) 2018-08-01
US10714358B2 (en) 2020-07-14
KR102117506B1 (ko) 2020-06-01
US11456187B2 (en) 2022-09-27
TW202044413A (zh) 2020-12-01
US8957414B2 (en) 2015-02-17
TW201234488A (en) 2012-08-16
KR101396102B1 (ko) 2014-05-15
TW201126611A (en) 2011-08-01
TW201234489A (en) 2012-08-16
TWI523105B (zh) 2016-02-21
TWI750761B (zh) 2021-12-21
JP2016106413A (ja) 2016-06-16
JP7258081B2 (ja) 2023-04-14
US20190027377A1 (en) 2019-01-24
KR20190009841A (ko) 2019-01-29
TW201631665A (zh) 2016-09-01
TWI702656B (zh) 2020-08-21
TW201246389A (en) 2012-11-16
JP2023090716A (ja) 2023-06-29
EP2507822A4 (en) 2014-05-14
TWI534898B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
TWI453826B (zh) 半導體裝置和其製造方法
TWI623979B (zh) 半導體裝置和其製造方法