TWI338376B - Capacitor with zirconium oxide and method for fabricating the same - Google Patents

Capacitor with zirconium oxide and method for fabricating the same Download PDF

Info

Publication number
TWI338376B
TWI338376B TW094138955A TW94138955A TWI338376B TW I338376 B TWI338376 B TW I338376B TW 094138955 A TW094138955 A TW 094138955A TW 94138955 A TW94138955 A TW 94138955A TW I338376 B TWI338376 B TW I338376B
Authority
TW
Taiwan
Prior art keywords
layer
gas
capacitor
forming
storage node
Prior art date
Application number
TW094138955A
Other languages
English (en)
Other versions
TW200633238A (en
Inventor
Kee Jeung Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200633238A publication Critical patent/TW200633238A/zh
Application granted granted Critical
Publication of TWI338376B publication Critical patent/TWI338376B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T50/00—Aeronautics or air transport
    • Y02T50/60—Efficient propulsion technologies, e.g. for aircraft

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

1338376 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置之電容器及其製法；更 特定言之，係關於一種能夠確保理想電容値、漏電流特性 和熱穩定性的半導體裝置之電容器及其製法。 【先前技術】 由於半導體裝置已經高度積體化，因此單位晶胞的尺 寸大大減小了，操作電壓也降低了。因此，裝置的更新時 間縮短了，並且經常發生軟錯誤（soft error )。因此，需要 開發電容値大於25 fF/晶胞、且較不容易產生漏電流的電 容器。 眾所周知，電容器電容與電極的表面積和介電材料的 介電常數成正比’並且與介電材料的厚度成反比；而介電 材料的厚度與電極之間的距離相等，更特定言之，係於介 電材料的等效氧化矽厚度（Tox )相等。因此，需要使用具 有高介電常數並且能夠減小等效氧化矽厚度（Tox )的介電 材料來製造具有高電容値、且適用於高度積體化之半導體 裝置的電容器。 使用傳統的氮化物/氧化物（Ν 0 )型電容器來確保高 度積體化之半導體裝置所需要的高電容値是受到限制的。 傳統的NO型電容器通常使用介電常數爲7的氮化砂 (ShN4)介電材料。因此，已經提出多晶矽-絕緣體-多晶 矽（sis)型電容器，以確保有足夠的電容値。sis型電容 器使用介電常數高於氮化矽的介電材料。這種介電材料的 30 1338376 實例是介電常數爲25的氧化鉬（Ta205 ) '介電常數爲 的氧化鑭（La2〇3)和介電常數爲2〇的氧化給（Hf〇2)< 然而’介爾材料Ta20 5容易產生漏電流，並且由於 在熱處理過程中形成氧化物層，實際上不能將等效氧化 厚度降低至小於30A。由於介電材料La203和Hf〇2的介 常數値高，其於高電容方面具有優勢；然而，由於當等 氧化矽厚度減小至小於丨5 A時，經常會發生漏電流値增 和、且擊穿電壓強度値減少，所以La203和Hf02非常不 反復性電擊’因此，La203和Hf02通常會使電容器的耐 性變差。特定言之’ Hf〇2的結晶溫度比ai2〇3低。因此 當使用Hf〇2時’在高於60(TC的溫度下進行熱處理的同 會使漏電流突然增加。 在通常使用多晶矽作爲S I S型電容器介電材料的 下，多晶矽在確保高度積體化之半導體裝置所需的高導 率方面也是有限制的。因此，試圖使用其他有高導電率 金屬作爲電極材料。 至於可用於包括小於1 00 nm之微化金屬線的動g 機存取記憶體（DRAM )裝置之製法的電容器，已經開！ 具有金屬電極和雙層或三層介電結構的電容器。例如， 經開發了包括氮化鈦（T i N )基電極和η f Ο 2 / A 12 Ο 3雙j| 電結構的金屬-絕緣體-多晶矽（Μ I S )型電容器，以及令 TiN基電極和HfCh/AhCh/HfC^三層介電結構的金屬_箱 體-金屬（MIM )型電容器。 然而，將傳統Μ I S或Μ I Μ型電容器應用於小於7 〇 會 矽 電 效 加 耐 久 y 時 況 電 的 隨 了 已 介 括 緣 n m 1338376 之金屬線的裝置可能是有困難的。由於MIS或MIM型電容 器的多層介電結構（如Hf02/Al2 03或Hf02/Al2〇3/Hf〇2) 的最小等效氧化矽厚度爲1 2 A，因此有小於70 n m之金屬 線的D R A Μ裝置中可能難以確保其電容値大於2 5 fF /晶胞。 【發明內容】 發明槪述 因此’本發明的目的是提供一種半導體裝置之電容器 及其製法，其中所述電容器可確保有小於70 nm之金屬線 的下一代半導體記憶體產品通常所需要的漏電流特性和m 容値。 根據本發明的一個觀點，提供了 一種電容器之製法， 其包括：形成儲存節點；在儲存節點上形成多層介電結構， 所述多層介電結構包括氧化锆（Zr02 )層和氧化鋁（Al2〇3 ) 層：和在多層介電結構上形成板狀電極。 根據本發明的另一觀點，提供了 一種電容器之製法， 其包括：形成儲存節點；在儲存節點表面進行電漿氮化處 理；在氮化儲存節點上形成Z r Ο 2層；在z r 〇 2層表面進行 電獎氮化處理’從而獲得氮化Z r Ο 2層；和在氮化Z r Ο 2層 上形成板狀電極。 根據本發明的又一觀點，提供了〜種半導體裝置之製 法’其包括：形成儲存節點；在儲存節點上形成A 1 2 Ο 3層； 在Al2〇3層上形成Zr〇2層：在Zr〇2曆表面進行電锻氮化， 從而獲得包括氮化Z r Ο 2層和A 12 Ο3層的介電結構；和在介 電結構上形成板狀電極。 1338376 根據本發明的再一觀點，提供了 一種半導體裝置之電 容器之製法，其包括：形成儲存節點；在儲存節點表面進 行電漿氮化處埵：在氮化儲存節點上依次形成第一Zr〇2 層' Ah〇3層和第二Zr〇2層；在第二Zr〇2層表面進行電漿 Μ化處理，從而獲得包括第一 Zr〇2層、A丨2〇3層和氮化第 二Zr〇2層的三層介電結構；和在三層介電結構上形成板狀 電極。 根據本發明的再一觀點，提供了 一種半導體裝置之電 容器，其包括：儲存節點：包括Zr〇2層和Al2〇3層並在儲 存節點上形成的多層介電結構；和多層介電結構上的板狀 電極。 根據本發明的再一觀點，提供了 一種半導體裝置之電 容器’其包括：儲存節點；在儲存節點上形成並包括電漿 氮化表面的2『〇2層：和在Zr02層上形成的板狀電極。 【實施方式】 下面將參照所附圖式詳細描述如本發明示例性具體實 施例的具有氧化鍩之電容器及其製法。 根據本發明的示例性具體實施例，認爲具有包括電漿 氮化薄氧化锆（Zr02 )或Zr02層和薄氧化鋁（Al2〇3 )層 的多層介電結構的電容器在1 p A /晶胞的條件下會確保大 於約30 fF/晶胞的足夠電容（對70 nm之半導體記憶裝置 如動態隨機存取記憶體（DRAM)的電容器來說是必要的）、 小於約0.5 fF/晶胞的漏電流和在約大於約2.0V的擊穿電 壓値。 1338376 ι . 通常來說’ Z r Ο 2的帶隙能量（E g )爲約7 · 8 e V且其介 _ . 電常數比Th ◦ 5和H f〇 2的介電常數高約2 0至約2 5。作爲 參考’ Ta2〇5的帶隙能量爲約4.5 eV且介電常數爲約25， ^1「〇2的帶隙能量爲約5.7 6〃且介電常數爲約20。八12〇3的 帶隙能量和介電常數爲約8 · 7 e V和約9，其熱穩定性比 Hf〇2更好。由於Zr02和Al2〇3的這些特性，在本發明的下 列示例性具體實施例中舉例說明了 ：與具有單一層介電結 構的傳統電容器相比，具有包括Zr02和A 1203的多層介電 ^ 結構的電容器在漏電流和熱穩定性方面具有優勢。 因此，上述多層介電結構可以使等效氧化矽厚度減小 至小於約1 2 A，從而，具有上述多層介電結構的電容器在 小於70 nm的DRAM裝置中可確保電容大於約30 fF/晶胞。 因此，具有多層介電結構的電容器可以確保具有小於 7 0 n m之金屬線的下一代D R A Μ產品所需的足夠電容、以 及漏電流和擊穿電壓特性，而可適用於批量生產。 在薄Zr02層和薄Α12〇3層沉積之後，進行低溫退火處 ^ 理以提高所述層的性能，並進行高溫退火處理以提高結晶 特性。爲了防止漏電流特性的下降，具有良好熱穩定性的 Α12〇3係與金屬電極一起使用。 下文中，將詳細描述如本發明第一具體實施例之一種 包括Al203/Zr02介電結構之電容器的製造方法。 第1A-1C圖是根據本發明第一具體實施例製造之電容 器的橫截面圖，用於說明其製造方法。 參照第1 A圖，儘管沒有說明，但是所提供之基板1 1 1338376 有包括電晶體和位元線的底部圖案。層間絕緣層12 越板Π上，而使層間絕緣層1 2覆蓋了底部圖案。 蝕刻層間絕緣層1 2，並形成暴露連接區域或接 多晶砂（landing plug polysilicon，LPP)區域的多 孔1 3。將導電材料塡充到多個接觸孔1 3中，從而 個儲存節點接觸1 4。 儲存節點材料層係在儲存節點接觸1 4和層間 1 2上形成。在儲存節點材料層上進行包括化學機 (CMP)處理或回蝕處理的隔離處理，以形成各自 節點接觸1 4連接的儲存節點1 5。儲存節點1 5包括 雜多晶矽、氮化鈦（TiN )、氮化妲（TaN )、鎢（W : 鶴（W N )、釕（R u )'氧化釕（r u 0 2 )、銥（I r )、氧化銥（ 銷（Pt )、Ru/Ru02、Ir/Ir02 和 SrRu03 的材料，且厚 2〇〇A至約500A。除了圓柱體結構之外，儲存節點 形成爲凹面結構或簡單堆疊結構。 例如’如果儲存節點1 5包括T i N，則使用四 (Ti C 1 4 )和氨（N Η 3 )分別作爲源材料和反應氣體 料和反應氣體以約1 0 s c c m至約1，〇 〇 〇 s c c m之量流 時’室內保持在壓力爲約0.1托爾至約丨〇托爾、且 度爲約50CTC至約700 Ό。所形成之TiN層的厚度爲 至約500A。 然後，在選自氮（N2)、氫（h2)、N2/H2、〇2 的氣氛中進行低溫退火處理，以強化儲存節點 除殘留在儲存節點15內部而成爲會使漏電流增 形成在 地插塞 個接觸 得到多 絕緣層 械硏磨 與儲存 選自摻 〉、氮化 Ir02)' 度爲約 1 5可以 氯化鈦 。源材 通。此 基板溫 約 200 A 、〇3和 15，去 加的雜 -10- 1338376 質，並消除表面粗糙度。特定言之，光滑表面會防止電場 集中在某個區域。 低溫退火處理係藉由使用電漿、烘爐和快速熱處理 (RTP )當中的一種來進行。在使用電漿的情況下，低溫退 火處理在下列特定條件下進行約1分鐘至約5分鐘：射頻 (R F )功率爲約1 0 0 W至約5 0 0 W的電漿；溫度爲約2 Ο Ο Ό 至約500 °C ;壓力爲約0.1托爾至約1〇托爾；且所選環境 氣體爲約5 s c c m至約5 s 1 m。在使用電烘爐的情況下，低 溫退火處理係在約6 0 0 °C至約8 0 0 °C的溫度下使約5 s c c m 至約5 s 1 m的所選環境氣體流過來進行。在使用rt P的情 況下，低溫退火處理係於溫度保持在約5 0 0 Γ至約8 0 0 X：的 室中於約7 0 0托爾至約7 6 0托爾之遞升壓力或約1托爾至 約1 〇 〇托爾之遞減壓力下進行。此時，所選環境氣體係以 約5 s c c m至約5 s 1 m之量流通。
參照第1 B圖，包括薄Z r Ο 2層1 6 A和薄A 1 2 Ο 3層1 6 B 的多層介電結構1 6係在儲存節點1 5上形成。多層介電結 構1 6係藉由原子層沉積（A L D )法形成。稍後將參照第3 圖詳細描述A L D法。 參照第1 C圖，板狀電極1 7係形成在多層介電結構i 6 上。板狀電極1 7包括選自摻雜多晶矽、TiN、TaN、W、 WN、Ru、ru〇2、ir、ir〇2' Pt、Ru/Ru〇2、11>/11<〇2和 SrRu〇3
的材料。在本發明第一具體實施例中舉例說明了包括TiN 的板狀電極1 7 ’其係藉由使用化學氣相沉積（CVD )法或 物理氣相沉積（P V D )法形成。例如，來自c V D法的T i N 1338376 沉積如下。源材料包括Tic U ’反應氣體包括NH3。源材料 和反應刺體係以；10 seem至約1，〇〇〇 seem之量流通 ^^ 此 時’將C V D室保持在壓力爲約〇丨托爾至約1 〇托爾且 基板溫度爲約5 0 0 Γ至約6 0 0。(：。T i N層的沉積厚度爲約 200A 至約 400A。 第2圖是說明根據本發明第一具體實施例之電容器結 構的圖。 如圖所示，多層介電結構1 6係藉由在儲存節點1 5上 依次形成薄Z r Ο 2層1 6 A和薄A 1 2 〇 3層1 6 B而得到，並j板 狀電極1 7係形成在多層介電結構1 6上。
Zr02層16A的厚度爲約5A至約100A，Al2〇3層16B 的厚度爲約5 A至約3 0 A。多層介電結構1 6的總厚度爲約 1 ο A至約1 3 0人。 第3圖是說明根據ALD法形成包括薄Zr〇2層和薄 A 12 Ο 3層的多層介電結構之順序步驟的圖； 如圖所示，Zr02層和Al2〇3層係藉由ALD法沉積，其 係反復進行單位循環，直至得到上述目標層的預期厚度》 一個單位循環包括：供應源氣體；供應灌洗氣體；供應反 應氣體：和供應灌洗氣體。在單位循環的更多細節中，源 氣體係供應到室中，並被吸附到目標結構上。將源氣體未 被吸附的部分從室中灌洗出去，並供應反應氣體，使之與 所吸附的源氣體反應，從而沉積預期的薄層。然後，供應 灌洗氣體，以從室中將反應氣體未反應的部分灌洗出去° 至於Zr02沉積，一個單位循環包括：供應Zr的源氣 -12- 1338376
體：供應灌洗氣體：供應反應氣體：和供應灌洗氣體β重 複該單位循環，直至獲得Zr02層的預期厚度。此時，室中 係保有約〇 · 1托爾至約1托爾的壓力和約2 0 0 °C至約3 5 (TC 的低基板溫度。
Zr 源氣體選自 ZrCI4、Zr(N(CH3)C2H5)4、Zr(0-tBu)4、 Zr(N(CH3)2)4 、 Zr(N(C2H5)(CH3))4 ' Z r (N ( C 2 Η 5) 2) 4 、
Zr(TMHD)4、Zr(〇iC3H7)3(TMTD)和 Zr(0tBu)4’ 並且在將
Zr源氣體供應到室中時吸附到目標結構上。此時，借助作 爲載氣的氦（He )氣，將Zr源氣體供應到室中。Ar氣係 以約1 5 0 s c c m至約2 5 0 s c c m之量流通約Ο Λ秒至約i 0秒。 接下來，包括氮（N2 )氣或氬（Ar )氣的灌洗氣體流 到室中，以將Zr源氣體的未被吸附部分從室中灌洗出去。 灌洗氣體係以約2 0 0 s c c m至約4 0 0 s c c m之量流通約3秒 至約1 0秒。 選自臭氧（〇3)、氧（〇2)、〇2電漿、氧化氮（N20)、 N20電漿和水（h2o )蒸氣的反應氣體流入室中，並與所吸 附的Zr源氣體反應，從而沉積薄Zr〇2層。反應氣體以約 0 . 1 s 1 m至約1 s丨m之量流通約3秒至約1 0秒。如果反應氣 體是濃度爲約1 〇 〇 g c m ·3至約5 0 0 g c πΓ 3的0 3氣，那麼〇 j 氣係以約200 seem至約500 seem之S；流通。 包括N2氣或Ar氣的灌洗氣體流入室中’以將反應氣 體的未反應部分從室中灌洗出去。灌洗氣體係以約5 〇 seem 至約2 0 0 s c c m之S流通約3秒至約1 〇秒。 重複上述單位循環，直至Zr02層的厚度在約5A至約 -13- 1338376 1 0〇A的範圍內。 z r Ο 2沉積之後，進行A 1 2 ◦ 3沉積，A 12 Ο 3沉積的一個 單位循環包括：供應A丨的源氣體；供應灌洗氣體；供應反 應氣體；和供應灌洗氣體。重複該單位循環，直至獲得Al2〇3 層的預期厚度。此時，室中保有約0.1托爾至約1托爾的 壓力和約2 0 (TC至約S 0 0 °C的低基板溫度。 在將 A1源氣體供應到室中進行 ALD法時，選自 A1(CH3)3、A1(C2H5)3和其他含A1之有機金屣化合物的A1 • 源氣體會被吸附到目標結構上。此時，借助作爲載氣的氦 (He )氣，將A1源氣體供應到室中^ Ar氣係以約20 seem 至約1 0 0 s c c m之量流通約0 . 1秒至約5秒。 接下來，包括N 2氣或A r氣的灌洗氣體流到室中，以 將A 1源氣體的未被吸附部分從室中灌洗出去。灌洗氣體係 以約5 0 s c c m至約3 0 0 s c c m之量流通約0 · 1秒至約5秒° 選自〇3、〇2、〇2電漿、N2〇、N2〇電漿和H2〇蒸氣的 反應氣體流入室中，並與所吸附的A 1源氣體反應’從而沉 ® 積薄A 12 ◦ 3層。反應氣體係以約0 . 1 s 1 m至約1 s丨m之量流 通約3秒至約1 0秒。如果反應氣體是濃度範圍爲約1 〇〇 gem·3至約5 00 gem·3的03氣，那麼〇3氣係以約2 00 seem 至約500 seem之量流通。 包括N2氣或Ar·氣的灌洗氣體流入室中，以將反應氣 體的未反應部分從室中灌洗出去。灌洗氣體係以約3 0 0 seem至約1，000 sccm之量流通約〇.1秒至約1〇秒。 重複上述單位循環，直至Al2〇3層的厚度在約5A至約 -14- 1338376 3 0 A的範園內。 z r 0 2層和A 12 0 3層原位沉積之後，進行低溫退火處 理，以去除雜質如碳和氫，並消除缺陷如氧開口和表面粗 糙度’從而可以改善上述薄層的漏電流和擊穿電壓特性。 低溫退火處理採用了電漿退火處理和紫外線（UV ) /03退 火處理當中的一種處理。 電漿退火處理在約3 0 0 °C至約4 5 0 °C的溫度下、在選自 N2、He、N2/H2、NH3、N20、N2/〇2、02 和 03 的氣氛中進 行。所選氣體係以約1 0 0 s c c m至約2 0 0 s c c m之童流通約 3 〇秒至約1 2 0秒，同時使用R F功率爲約5 0 W至約3 0 0 W、 壓力爲約0.1托爾至約1托爾的電漿。UV/〇3退火處理係 在約30CTC至約400°C的溫度下以約1 5 3 0 mWcm·2的強度進 行約2分鐘至約1 0分鐘。 然後，進行高溫退火處理，以提高Z r Ο 2層和A 12 Ο 3層 的介電常數。高溫退火處理係在選自N、Ar和He的氣氛 中藉由採用快速熱退火處理和烘爐退火處理當中的一種處 理來進行。快速熱退火處理係在約5 0 0 °C至約8 0 (TC的溫度 下進行，且室內設定爲約7〇〇托爾至約760托爾之遞升壓 力或約1托爾至約1〇〇托爾之遞減壓力。所選氣體係以約 5 SCCm至約5 slm之量流通約30秒至約120秒。烘爐退火 處理係在約6 0 0 °C至約8 0 0 °C的溫度下進行約1 0分鐘至約 3〇分鐘，同時所選氣體係以約5 seem至約5 slm之量流通。 包括電漿退火處理或UV/03退火處理的低溫退火處理 和包括快速熱退火處理或烘爐退火處理的高溫退火處理可 -15- 1338376 以在板狀電極形成之後進行。 ，第4圖是說明根據本發明第二具體實施例之電容器結 構的圖： 該電容器結構包括：儲存節點21;多層介電結構22; 和板狀電極23。與第一具體實施例不同的是，第二具體實 施例中的多層介電結構22具有藉由依次堆疊Al2〇3層22 A 和Zr02層22B所得到的Zr02/Al203結構。Zr02層22B的 厚度爲約5A至約100A，而Al2〇3層22A的厚度爲約5A ®至約30A。 第5圖是說明根據本發明第三具體實施例之電容器結 構的圖； 該電容器結構包括：儲存節點3 1 ;多層介電結構3 2 : 和板狀電極3 3。多層介電結構32具有（Al203/Zr02)n結構， 其中2幺10，且Zr02層32A和Al2〇3層32B的交替依 次沉積係至少重複兩次以上。此處，“ η ”是各薄層的沉積次 數。Zr02層32Α的厚度爲約5Α至約25Α，而Α12〇3層32Β ^ 的厚度爲約5Α至約10Α。 第6圖是說明根據本發明第四具體實施例之電容器結 構的圖： 該電谷§5結構包括：儲存節點4 1 :多層介電結構4 2 : 和板狀電極43。多層介電結構42具有（Zr02/Al203)n結構， 其中10，且Al2〇3層42A和Zr02層42B的交替依 次沉積係至少重複兩次以上。此處，“ η ”是各薄層的沉積次 數。Zr02層42Β的厚度爲約5Α至約25Α，而Al2〇3層42Α 1338376 的厚度爲約5 A ·至約1 ο A。 .第7圖是說明根據本發明第五具體實施例之電容器結 構的圖； 該電容器結構包括·儲存自卩點5 1 ;多層介電結構5 2， 和板狀電極53。多層介電結構52具有Zr02/Al203/Zr02三 層結構’其中依次堆疊第一 Zr〇2層52A、A1203層52B和 第二 Zr02 層 52C。第一 Zr02 層 52A 和第二 Zr02 層 52C 的 厚度爲約5A至約5〇A，A1203層52B的厚度爲約5A至約 鲁 1 5 A。 如第4_7圖所示，薄Al2〇3層和薄Zr02層係藉由ALD 法沉積’用來沉積薄Al2〇3層和薄Zr02層的源氣體、灌洗 氣體和反應氣體係與第一具體實施例中所述的那些氣體相 同。 較佳地，Zr 源氣體選自 ZrCl4、Zr(N(CH3)C2H5)4、 Zr(0-tBu)4 、 Zr(N(CH3)2)4 、 Z r (N ( C 2 Η 5) ( C Η 3)) 4 、
Zr(N(C2H5)2)4 、 Zr(TMHD)4 、 Zr(OiC3H7)3(TMTD)和 ® Zr(OtBu)4。灌洗氣體包括N2氣或Ar氣，反應氣體選自03、 〇2、〇2電漿、N20、N20電漿和H20蒸氣。A1源氣體選自 A1(CH3)3、A1(C2H5)3和其他含A1之有機金屬化合物。
Zr02層和Al2〇3層根據ALD法原位沉積之後，進行低 溫退火處理，以去除雜質如碳和氫，並消除缺陷如氧開口 和表面粗糙度，從而可以改善上述薄層的漏電流和擊穿電 壓特性。然後’進行高溫退火處理，以提高前述薄層的介 電常數。低溫退火處理和高溫退火處理的條件與本發明第 -17- 1338376 一具體實施例中所述的相同。 ，如第一具體實施例至第五具體實施例的電容器結構包 括含有Zr02層和Al2〇3層的多層介電結構，其中Zr02層 的高帶隙能量爲約7.8 eV且介電常數爲約20至約25 ’ A 12 0 3層具有良好的熱穩定性、其帶隙能量爲約8.7 e V且 介電常數爲約9。由於這種特殊的多層介電結構，可以防 止漏電流的產生，並提高擊穿電壓値。而且，還可以確保 電容値爲高。因此，可以獲得尺寸小於約70 nm之高度積 ^ 體化記憶體產品所需的足夠電容、且改善了漏電流和擊穿 電壓特性的電容器。 由於上述多層介電結構在與包括單一介電層（如Hf02 層）的介電結構相比之下具有良好的熱穩定性，因此在電 容器形成之後，電性能即使是在積體化處理所需進行的高 溫處理過程中也不容易變差。因此|可以提高在使用小於 7 0 nm之金屬線的下一代半導體記億體裝置中的電容器耐 久性和可靠性。 ^ 第8A-8C圖是根據本發明第六具體實施例製造之電容 器的橫截面圖，用於說明其製造方法：第8D圖是簡要說明 根據本發明第六具體實施例的電容器製造方法之順序步驟 的圖。 參照第8 A圖，層間絕緣層6 2係在基板6 1上形成， 而基板6 1上形成了包括電晶體和位元線的底部圖案（未示 出）。蝕刻層間絕緣層62，以形成暴露連接區域或L P P區 域的多個接觸孔6 3。然後將導電材料塡充到接觸孔6 3中， -18- 1338376 從而形成儲存節點接觸64。儲存節點材料層係在層間絕緣 層62和儲存節點接觸64上形成，並採用CMP處理或回蝕 處理進行隔離處理，以形成各自連接儲存節點接觸64的儲 存節點6 5。 儲存節點 65包括選自摻雜多晶矽、TiN、TaN、W、 WN、Ru、Ru02、Ir、Ir02、Pt、Ru/Ru〇2、Ir/Ir02 和 SrRu03 的材料’且厚度爲約200A至約5 00A。而且，儲存節點65 可以形成圓柱體結構、凹面結構或簡單堆疊結構。 例如，如果儲存節點65包括TiN，則分別使用TiC 14 和N Η 3作爲源材料和反應氣體。源材料和反應氣體係以約 10 seem至約1,000 sccm之量流通。此時，室內保有約〇.1 托爾至約1 0托爾的壓力和約5 0 0 X：至約7 0 0 Ό的基板溫 度。所形成之TiN層的厚度爲約200A至約400A。 然後’在選自N2、H2、N2/H2、〇2、03和NH3的氣氛 中進行低溫退火處理，以強化儲存節點6 5，去除殘留在儲 存節點6 5內部而成爲會使漏電流增加的雜質，並消除表面 粗糙度。特定言之，光滑表面會防止電場集中在某個區域。 低溫退火處理係藉由使用電漿、烘爐和RTP當中的一 S來進行。在使用電漿的情況下，低溫退火處理在下列條 件下進行約1分鐘至約5分鐘：射頻（R F )功率爲約1 0 0 W 至約5 00W的電漿：溫度爲約200。(：至約50(rC ;壓力爲約 〇. 1托爾至約10托爾；且所選環境氣體爲約5 seem至約5 slm。在使用電烘爐的情況下，低溫退火處理係在約6〇〇 X： 至約8 00 Ό的溫度下使約5 sccm至約5 slm的所選環境氣 1338376 體流過來進行。在使用RTP的情況下，低溫退火處理係於 溫度保持在約50(TC至約800 °C的室中於約700托爾至約 760托爾之遞升壓力或約1托爾至約1〇〇托爾之遞減壓力 下進行。此時，所選環境氣體係以約5 seem至約5 slrri之 蛩流入室中。 參照第8 B圖，儲存節點6 5表面係使用電漿加以氮 化，然後，在儲存節點65上沉積約30A至約100A的薄Zr02 層6 7。Z r Ο 2層6 7的表面係使用電漿加以氮化。因此，第 一電漿氮化物層66A係存在於薄2!"02層67之下，且如上 所述’係藉由將儲存節點6 5的表面氮化而形成。另一方 面’桌一電漿氣化物層66B係存在於薄Zr〇2層67之上， 且如上所述，係藉由將薄Z r Ο 2層6 7的表面氮化而形成。 形成第一電漿氮化物層66A和第二電漿氮化物層66B 的理由是爲了確保Zr02層67的熱穩定性，並防止雜質滲 透到Zr02層67中。前述電漿氮化處理在下列條件下進行： 溫度爲約200 Γ至約500 Γ、壓力爲約0.1托爾至約10托 爾、選自NH3、N2和N2/H2的環境氣體以及RF功率爲約 100W至約5 00 W。電漿氮化處理係在產生輝光放電的室中 進行約5秒至約3 0 0秒。 如果電漿氮化處理在Zr02層67沉積之前和之後進 ίϊ ’那麼可以防止會引起漏電流的雜質從隨後的板狀電極 擴散至Zr02層67。特定言之，電漿氮化過程會在Zr02層 67頂部或底部引發Zr_〇_N鍵的形成，從而提高Zr02層67 的結晶溫度。因此，即使在約6 0 0 I：以上進行高溫處理， -20 - 1338376 也不會發生結晶’進一步提供防止漏電流產生和提高電容 器介電結構之擊穿電壓的效果。 電漿氮化處理之後，進行使用 RTP或烘爐的退火處 理’控制積聚在Zr02層67表面的氮濃度，從而調整電容 器的電性能。退火處理在約600 ·(：至約900 °C、於遞升或遞 減的壓力狀態下進行。
除了如第3圖所述的ALD法，薄Zr02層67還可以透 過使用金屬有機化學氣相沉積（MOCVD)法或脈衝CVD 法來沉積。 至於根據ALD法的Zr02層沉積，一個單位循環包括： 供應Zr的源氣體；供應灌洗氣體：供應反應氣體；和供應 灌洗氣體。重複該單位循環，直至獲得Zr02層的預期厚 度。此時，室中保持約0 . 1托爾至約1托爾的壓力和約200 Ό 至約3 5 (TC的低基板溫度。
Zr源氣體選自ZrCl4、Zr(N(CH3)C2H5)4和其他含Zr 之有機金屬化合物，並由載氣如Ar氣來傳輸。Ar氣以約 1 5 0 s c c m至約2 5 0 s c c m之量流通約0 . 1秒至約1 0秒。Z r 的源氣體係以約50 seem至約500 seem之量流通。 反應氣體選自〇3、〇2和h2o蒸氣，灌洗氣體包括N2 氣或Ar氣。所選擇的03氣的濃度爲約20 0±20 genT3。反 應氣體以約0. 1 s丨m至約1 s 1 m之量流通約3秒至約1 0秒。 可使用重水（D20 )來取代H20蒸氣，以消除由Zr02層67 內的弱氫鍵所導致的電荷陷阱俘獲現象（charge trapping event )。重水（D20 )導致具有氘鍵而不是氫鍵的絕緣層如 -21- 1338376 金屬氧化物層的形成。這樣，可以提高介電層的可靠性。 而且，除了 H20蒸氣和重水，反應氣體還可包括〇3、〇2、 〇2電漿、N2〇或N2〇電槳。
Zr的源氣體流入室中之後，灌洗氣體以約200 seem 至約400 seem之量流通，或者在反應氣體流入室中之後， 灌洗氣體以約5 0 s c c m至約2 0 0 s c c m之量流通。在這兩種 情況下，灌洗氣體均流通約3秒至約1 0秒。 參照第8C圖，Zr02沉積前後，在經過電漿氮化處理 的薄Zr〇2層67上形成板狀電極68。板狀電極68包括選自 摻雜多晶矽、TiN、TaN、W、WN、WSi、Ru、Ru02、Ir、 Ir〇2和Pt的材料。特定言之，在板狀電極68由金屬形成 的情況下，氮化矽層或多晶矽層形成爲保護層，以提高電 容器對於濕度、溫度或電擊的結構穩定性。此時，保護層 形成的厚度爲200A至約Ι,ΟΟΟΑ。 在本發明的第六具體實施例中，如上所述，電漿氮化 處理在Zr〇2層67沉積前後進行，以在Zr02薄層67表面 誘導形成Zr-Ο-Ν鍵。結果，結晶溫度提高，並且可以阻止 殘餘雜質的擴散。也就是說，爲了克服Zr〇2層在熱穏定性 方面的局限性（即低結晶溫度），於沉積Zr〇2層67後，在 Zr〇2層67表面上進丫了電黎氮化處理’透過使氮與zr〇2層 67結合而形成Zr-Ο-Ν鍵。結果，可以提高Zr〇2層67的 結晶溫度’並防止殘餘雜質從板狀電極6 8或儲存節點6 5 擴散到Z r Ο 2層6 7中。 因此’根據本發明的第六具體實施例，可以改善Zr〇 -22 - 1338376 層67的漏電流特性’並可以增加Zr〇2層67的擊穿電應’ 使得Zr〇2層67可以具有結構穩定性。透過使用氮化Zr〇2 層作爲電容器的介電層，可以獲得足夠的電容値和預期的 漏電流。因此，根據第六具體實施例製造的電容器可以應 用於小於7 〇 n m的記憶體產品。 不將單一層的Z r 0 2層6 7用於電容器的介電結構，則 可以製造包括氮化Al2〇3層和氮化21*02層的雙層介電結 構 '包括AhO3層和氮化Zr〇2層的另—種雙層介電結構、 包括Zr〇2層、Al2〇3層、氮化Zr〇2層的三層介電結構、包 括氮化Zr〇2層、Al2〇3層和氮化zr02層的另一種三層介電 結構以及包括氮化Zr02層、氮化a1203層和氮化Zr02層 的再一種三層介電結構。這些包括氮化Z r 〇 2層的雙層或三 層介電結構可以具有與使用單一層的氮化Zr02層作爲介 電結構時相同的效果。 第9圖是說明根據本發明第七具體實施例的電容器製 造方法之順序步驟的圖。 在本發明第七具體實施例中舉例說明包括氮化Zr02 層和氮化A1203層的雙層介電結構。如圖所示，在包括多 晶矽或TiN的儲存節點上沉積Al2〇3層，並在Al2〇3層上 進行NH3 ®漿氮化處理。然後，在氮化Al2〇3層上形成Zr02 層’並在Zr02層上進行NH3電漿氮化處理，從而形成雙層 介電結構。 第1 〇圖是說明根據本發明第八具體實施例的電容器 -製造方法之順序步驟的圖。 -23 - 1338376 在本發明第八具體實施例中舉例說明包括氮化ZrΟ2 層和A 12 Ο 3層的雙層介電結構。如圖所示，在儲存節點上 依次沉積Al2〇3層和Zr02層。在Zr02層上進行NH3電漿 氮化處理，從而形成雙層介電結構》 根據本發明第七具體實施例和第八具體實施例，由於 A 1 2 Ο 3層的熱穩定性比Z r Ο 2層更好，因此預期包括氮化 Zr〇2層和Ah〇3層或氮化Zr02層和氮化A1203層的雙層介 電結構具有比包括單—層z r 〇 2層的介電結構更好的漏電 流特性。特定言之，如果如第9圖所示，在約8 50 Ό以上 進行隨後的熱處理，那麼最好在沉積Z r 〇 2層之前在A 12 Ο 3 層表面進行N Η3電漿氮化處理。然而，如果如第1 〇圖所示， 在約8 5 0。(：以下進行熱處理，那麼ν Η 3電漿氮化處理可以 在Z r 〇 2層沉積之後進行、且不在A丨2 Ο 3層上進行Ν Η 3電漿 氮化處理。後者形成雙層介電結構的情況將足以對z r 〇 2層 提供預期的熱穩定性。 第Π圖是說明根據本發明第九具體實施例的電容器 製造方法之順序步驟的圖。 在本發明第九具體實施例中舉例說明包括Zr02層、 層和氮化Zr〇2層的三層介電結構。如圖所示，在儲 # &點i：進行Ν Η 3電漿氮化處理，並在氮化儲存節點上依 次沉積第一 Zr〇2層、Α丨2〇3層和第二Zr〇2層。然後，對第 —Zr〇2層進行NH3電漿氮化處理》 與Z r Ο 2層的形成類似的是，a丨2 〇 3層可以透過進行 AL〇法、MOCVD法和脈衝CVD法當中的一種方法來形成。 4 -24- 1338376 至於A L D法，A丨2 Ο 3沉積包括以下的單位循環：供應 氣體；供應灌洗氣體；供應反應氣體；和供應灌洗氣 重複該單位循環’直至獲得預期厚度的Al2〇3層。在 法過程中，室中保有約0.1托爾至約1托爾的壓力 200 °C至約5 00 °C的較低基板溫度。 A1源氣體選自A1(CH3)3、A1(C2H5)3和其他含A1 機金屬化合物’並由載氣如A r氣來傳輸。a r氣以約2 0 至約1 0 0 s c c m之量流通約0 · 1秒至約.5秒。 反應氣體選自〇3、〇2和H2◦蒸氣，灌洗氣體包 氣或Ar氣。所選擇的03氣的濃度爲約200±20 gcnT 的源氣體流入室中後，灌洗氣體以約5 0 s c c m至約3 0 0 之量流通約〇. 1秒至約5秒。然而，反應氣體流入室rf 灌洗氣體以約3 0 0 s c c m至約1，0 0 0 s c c m之量流通約C 至約1 0秒。A 1的源氣體以約5 0 s c c m至約5 0 0 s c c m 流通，反應氣體以約〇 · 1 s 1 m至約1 s 1 m之量流通約3 約1 0秒。 儘管在本發明第九具體實施例中舉例說明了 Z r 0 2層、A 1 2 Ο 3層和氮化Z r Ο 2層的三層介電結構，但 可以製得包括氣化Zr〇2層、AI2O3層和氮化Zr〇2層、 括氮化Zr02層、氮化A丨203層和氮化Zr02層的三層 結構。 根據本發明的第六至第九具體實施例，在沉積 層後，對Zr〇2層表面進行電漿氮化處理，透過使氮與 層結合而形成Zr-Ο-Ν鍵。透過該過程’ Zr02層的結 A1源 體。 ALD 和約 之有 seem 括N2 3。A 1 seem 3後， 丨· 1秒 之量 秒至 包括 是也 或包 介電 Zr〇2 Z r 0 2 晶溫 -25 - 1338376 度提高，並且可以阻止雜質從板狀電極或儲存節點向Zr Ο 2 層擴散的現象。 電容器介電結構可以形成爲有氮化Zr02層的單層、有 氮化Zr02層和a1203層的雙層、或者有Zr02層、A1203層 和氮化Z r Ο 2層的三層。因此，可以確保小於1 〇 〇 n m的記 憶體產品所需要的足夠的電容値，並改善漏電流特性。 根據本發明的第一具體實施例至第九具體實施例，形 成了一·種多層介電結構。該多層介電結構包括Zr02層和 A 1 2 Ο 3層，其中Z r Ο 2層的高帶隙能量爲約7.8 e V値且高介 電常數爲約20至約25，Al2〇3層具有良好的熱穩定性、其 高帶隙能量値爲約8 · 7 eV且介電常數爲約9。這種多層介 電結構可以防止產生不理想的漏電流，並提高擊穿電壓。 而且，可以確保高電容，並因此還可以製得具有小於70 nm 之記憶體產品所需的足夠電容値、且漏電流和擊穿電壓特 性得以改善的電容器。 就多層介電結構具有比包括H fO 2層的傳統介電結構 相更好的熱穩定性這個事實來說，即使是在隨後的積體化 化工藝中進行高溫處理，也可以阻止電性能的下降。因此， 即使是在具有小於約7 0 n m之金屬線的下一代半導體記憶 體件中，也可以提高電容器的耐久性和可靠性。 而且，使用作電容器介電層的Zr02層在Zr02沉積前 後接受電漿氮化處理’以在Zr02層上形成Zr_〇_N鍵。 Zr-Ο-Ν鍵的形成會提高Zr〇2層的結晶溫度，並防止雜質 從板狀電極或儲存節點向Z r 0 2層擴散的發生，從而可以獲 ⑧ -26 - 1338376 得預期的電容値以及改善的漏電流和擊穿電壓特性。 而且，在約 700 ·(：以上進行的高溫處理過程中，具 Zr〇2層的電容器可以使產生漏電流的頻率降低約二倍。 此’可以提高高度積體化之半導體裝置中電容器的耐久 和可靠性。 本申請案包含分別與在2004年11月8日和2005与 月30曰提交韓國專利局的韓國專利申請案第 2004-0090418號和韓國專利申請案第KR 2005-0057692 相關的申請標的，其整體內容係倂入本文作爲參考文獻 雖然根據特定較佳具體實施例對本發明進行了描述 但是對於所屬領域具有通常知識者來說，顯然可以在不 離附加申請專利範圍所定義之本發明精神和範圍的情況 進行多種變化和修正。 【圖式簡單說明】 基於與所附圖式結合之較佳具體實施例的描述，將 更加了解本發明上述及其他的目的與特徵，其中： 第1A-1C圖是根據本發明第一具體實施例製造之電 器的橫截面圖，用於說明其製造方法； 第2圖是說明如本發明第一具體實施例之電容器結 的圖； 第3圖是說明基於原子層沉積（ALD )方法形成包 氧化锆（Z r Ο 2 )薄層和氧化鋁（a 1 2 〇 3 )薄層的多層介電 構之順序步驟的圖； 第4圖是說明如本發明第二具體實施例之電容器結 有 因 性 ΐ 6 KR 號 =1匕 下 可 容 構 括 結 構 1338376 . 的圖； · ，第5圖是說明如本發明第三具體實施例之電容器結構 的圖； 第6圖是說明如本發明第四具體實施例之電容器結構 的圖： 第7圖是說明如本發明第五具體實施例之電容器結構 的圖； 第8 A-8C圖是根據本發明第六具體實施例製造之電容 ^ 器的橫截面圖’用於說明其製造方法： 第8D圖是說明根據本發明第六具體實施例製造電容 器之順序步驟的圖； 第9圖是說明根據本發明第七具體實施例製造電容器 之順序步驟的圖； 第10圖是說明根據本發明第八具體實施例製造電容 器之順序步驟的圖； I 第11圖是說明根據本發明第九具體實施例製造電容 器之順序步驟的圖。 【元件符號說明】 11 基板 12 層間絕緣層 13 接觸孔 14 儲存節點接觸 15 儲存節點 16 多層介電結構 ⑧ -28 - 1338376 16 A Zr〇2 層 1 6 B A 12 〇 3 層 17 板狀電極 2 1 儲存節點 22 多層介電結構 22 A A12 03 層 22B Zr02 層 2 3 板狀電極 ® 3 1儲存節點 32 多層介電結構 3 2 A Zr02 層 32B Al2〇3 層 3 3 板狀電極 4 1 儲存節點 4 2 多層介電結構 42 A Al2〇3 層 42B Zr02 層 4 3 板狀電極 5 1 儲存節點 5 2 多層介電結構 5 2 A Zr02 層 52B Al2〇3 層 52C Zr02 層 53 板狀電極 -29 1338376 61 基板 6 2 層間絕緣層
I 63 接觸孔 64 儲存節點接觸 65 儲存節點 6 6 A 第一電漿氮化物層 6 6 B 第二電漿氮化物層 6 7 Zr02 層 ® 68板狀電極

Claims (1)

1338376 第94 1 3 8 95 5號「具有銷氧化物之電容器及其製法」專利案 (2009年1 2月22日修正） 十、申請專利範圍： 1·一種電容器之製法，其包括： 形成儲存節點； 在儲存節點上形成多層介電結構，該多層介電結構包括 氧化鍩（Zr〇2 )層和氧化鋁（Al2〇3 )層；以及 在多層介電結構上形成板狀電極，其中Zr〇2層的形成 包括： 吸附Zr源氣體； 供應灌洗氣體，以將Zr源氣體的未被吸附部分灌洗出 去； 供應反應氣體，以引發反應氣體和所吸附的Zr源氣體 之間的反應，從而獲得Zr02層；和 將反應氣體的未反應部分灌洗出去；其中ai2o3層的形 成包括’· 吸附A1源氣體； 供應灌洗氣體’以將A1源氣體的未被吸附部分灌洗出 去： 供應反應氣體’以引發所吸附的A丨源氣體和反應氣體 之間的反應，從而獲得A 12 Ο 3層；和 將反應氣體的未反應部分灌洗出去》 2.如申請專利範圍第1項之製法，其中Zr02層的厚度爲約5A 至約100A，Al2〇3層的厚度爲約5A至約30Α» 1338376 3. 如申請專利範圍第1項之製法’其中多層介電結構具有 Zr02/Al203/Zr02的三層結構，係透過在儲存節點上依次形 成第一 Zr02層、Al2〇3層和第二Zr02層而得到。 4. 如申請專利範圍第3項之製法’其中第一 Zr02層和第二 21"02層的厚度各爲約5A至約5〇Α，Α12〇3層的厚度爲約5A 至約1 5A。 5. 如申請專利範圍第1項之製法，其中多層介電結構係透過 在約200°C至約500°C進行原子層沉積（ALD )法而得到。 6. 如申請專利範圍第1項之製法，其中Zr源氣體選自ZrCl4、 Zr(N(CH3)C2Hs)4 、 Zr(0-tBu)4 、 Zr(N(CH3)2)4 、 Zr(N(C2H5)(CH3))4 、 Z r (N ( C 2 H 5) 2) 4 、 Zr(TMHD)4 、 Zr(OiC3H7)3(TMTD)和 Zr(OtBu)4。 7. 如申請專利範圍第1項之製法，其中 A1源氣體選自 A1(CH3)3、A1(C2H5)3和其他含A1之有機金屬化合物。 8. 如申請專利範圍第1項之製法，其中反應氣體選自臭氧 (03)、氧（02)、02電漿、氧化氮（Ν20)、Ν20電漿和H20 蒸氣，並以約〇·1 slm至約1 Slm之量流通，其中〇3的濃度 爲約100 gem·3至約500 gcm·3,且灌洗氣體包括n2氣和Ar 氣當中的一種氣體。 9. 如專利範圍第1項之製法’其於Zr〇2層和A1203層形成後， 另包括在包含儲存節點和多層介電結構的基板結構上進行 低溫退火處理》 10.如申請專利範圍第9項之製法，其中低溫退火處理包括在 使用射頻（RF)功率爲約50w至約3〇〇w的電漿、在約01 133.8376 托爾至約1托爾的壓力下、在下列特定條件下進行約30 至約120秒的電漿退火處理：溫度爲約300 »C至約450 °C 環境氣體係選自N2、氫（H2)、N2/H2、氛（NH3 )、N20 Ν2/〇2、〇2和〇3，其中所選環境氣體係以約100 sccm至 200 seem之量流通。 11. 如申請專利範圍第9項之製法，其中低溫退火處理包括 約1530 mWcm·2的強度和約300 Ό至約400°C的溫度下進 約2分鐘至約10分鐘的紫外線（UV) /〇3退火處理》 12. 如申請專利範圍第9項之製法，其於低溫退火處理後， 包括在下列特定條件下進行約3 0秒至約1 2 0秒的快速熱 理（RTP ):溫度爲約500 °C至約800 Ό :在約700托爾至 7 6 0托爾之遞升壓力和約1托爾至約1〇〇托爾之遞減壓力 中的一種壓力；環境氣體係選自N、Ar和He，其中所選 境氣體係以約5 seem至約5 slm之量流通。 1 3 .如申請專利範圍第9項之製法，其於低溫退火處理後， 包括在下列特定條件下進行約1〇分鐘至約30分鐘的烘 退火：溫度爲約600 Ό至約800 Γ :環境氣體係選自N、 和He，其中所選環境氣體係以約5 seem至約5 slm之量 通。 14. 如申請專利範圍第1項之製法，其中儲存節點和板狀電 包括選自摻雜多晶矽、氮化鈦（TiN )、氮化鉬（TaN )、 (W)、氮化鎢（WN)、釕（Ru)、氧化釕（Ru02)、銥（Ir 氧化銥（I r Ο 2 )和鈾（P t )的材料》 15. 如申請專利範圍第1項之製法，其於形成儲存節點後， 秒 « > > 約 在 行 另 處 約 當 環 另 爐 Ar 流 極 鎮 )、 另 1338376 i口 NH3的環境氣體中 形成板狀電極後，另 護層係氧化物層和金 勺200A，其中氧化物 ,化钽（Ta2〇5)、ZrO: 括 TiN。 ，從而獲得氮化Zr02 及 保其對於濕度、溫度 處理在下列特定條件 約100W至約500W; i約500 Ό ;壓力爲約 _ NH3、N2 和 N2/H2。 3 Zr02層的厚度爲約 3 Zr02層係藉由採用 包括在選自n'2、H2、N2/H2、02、〇3 ; 進行低溫退火處理。 16. 如申請專利範圍第1項之製法，其於 包括透過ALD法形成保護層，其中保 屬層當中的一種，且厚度爲約50A至g 層包括選自Al2〇3、氧化給（Hf02)、拳 和氧化鑭（La203)的材料，金屬層包 17. —種電容器之製法，其包括： 形成儲存節點； 在儲存節點表面進行電漿氮化處i 在氮化儲存節點上形成Zr〇2層； 在Zr02層表面進行電漿氮化處理 層； 在氮化Zr02層上形成板狀電極： 在板狀電極上形成保護層，以確 和電擊的結構穩定性，其中電漿氮化 下進行約5秒至約300秒：RF功率爲 室中產生輝光放電：溫度爲約20(TC3 0.1托爾至約10托爾；環境氣體係選E 18. 如申請專利範圍第17項之製法，其q 30A 至約 1 00A » 19. 如申請專利範圍第17項之製法，其q 選自ALD法、金屬有機化學氣相沉積（MOCVD)法和脈衝 CVD法當中的一種方法來形成。 1338376 2 0.如申請專利範圍第19項之製法，其中透過ALD法形成Zr〇2 層係採用：選自Zr(N(CH3)C2H5)4、ZrCl4和其他含Zr之有 機金屬化合物、並以約50 seem至約500 seem之量流通的 Zr源氣體；和選自h20蒸氣和重水（D20 )、並以約0.1 slm 至約1 slm之量流通的反應氣體。 2 1.如申請專利範圍第17項之製法，其於在Zr〇2層上進行電 漿氮化處理後，另包括在約600 °C至約900 °C、於遞升壓力 狀態或遞減壓力狀態下進行退火處理，以控制積聚在Zr02 層表面的氮濃度，其中電漿退火處理係使用RTP和烘爐當 中的一種來進行。 2 2.如申請專利範圍第17項之製法，其中儲存節點和板狀電極 包括選自摻雜多晶矽、TiN、TaN、W、WN、Ru和Pt的材 料。 23. 如申請專利範圍第22項之製法，其中保護層包括氮化矽和 摻雜多晶矽當中的一種，且厚度爲約200A至約Ι,ΟΟΟΑ。 24. —種半導體裝置之製法，其包括： 形成儲存節點； 在儲存節點上形成αι2ο3層； 在Α12〇3層上形成Zr02層； 在Zr02層表面進行電漿氮化，從而獲得包括氮化Zr〇2 層和A1203層的介電結構； 在介電結構上形成板狀電極；及 形成保護層，以確保對於濕度、溫度和電擊的結構穩 定性，其中Zr02層的形成包括： 1338376 吸附Zr源氣體： 供應灌洗氣體，以將Zr源氣體的未被吸附部分灌洗出 去； 供應反應氣體，以引發反應氣體和所吸附的Zr源氣體 之間的反應，從而獲得Zr02層：和 將反應氣體的未反應部分灌洗出去；其中Al2 03層的形 成包括： 吸附A1源氣體； 供應灌洗氣體，以將A1源氣體的未被吸附部分灌洗出 去； 供應反應氣體，以引發所吸附的A1源氣體和反應氣體 之間的反應，從而獲得ai2o3層：和 將反應氣體的未反應部分灌洗出去，其中電漿氮化處 理在下列特定條件下進行約5秒至約3 00秒：RF功率爲約 100W至約500W:室中產生輝光放電；溫度爲約20(TC至約 500 °C ;壓力爲約0.1托爾至約10托爾；並且環境氣體係選 自 NH3、N2 和 N2/H2。 25. 如申請專利範圍第24項之製法，其於形成Al2〇3層後和形 成Zr02層前，另包括在Al2〇3層表面進行電漿氮化處理。 26. 如申請專利範圍第25項之製法，其中電漿氮化處理在下列 特定條件下進行約5秒至約300秒：溫度爲約200 Ό至約 50(TC ;壓力爲約0.1托爾至約10托爾；環境氣體係選自 NH3、N2和N2/H2: RF功率爲約100W至約500W;並且室 中產生輝光放電。 1338376 27. 如申請專利範·圍第24項之製法，其中所形成之八12〇3層和 Zr〇2層的總厚度爲約3〇A至約1〇〇人。 28. 如申請專利範圍第24項之製法’其中a12〇3層和Zr02層係 藉由採用選自ALD法、MOCVD法和脈衝CVD法當中的一 種方法來形成。 29. 如申請專利範圍第28項之製法，其中透過ALD法形成A1203 層係採用：選自A1(CH3)3和其他含A1之有機金屬化合物、 並以約50 seem至約500 seem之量流通的A1源氣體：和選 自03、02、H20蒸氣和重水（D20)、並以約〇」slm至約1 slm 之量流通的反應氣體，其中〇3的濃度爲約200±20 gem·3。 3 0.如申請專利範圍第28項之製法，其中透過ALD法形成Zr02 層係採用：選自Zr(N(CH3)C2H5)4、ZrCl4和其他含Zr之有 機金屬化合物、並以約50 seem至約500 seem之量流通的 Zr源氣體：和選自03、、H20蒸氣和重水（d2〇 )的反 應氣體，其中〇3的濃度爲約200±20 gCm·3。 3 1.如申請專利範圍第24項之製法，其於Zr〇2層上進行電漿 氮化處理後，另包括在約600 至約900 °C的溫度下、於遞 升壓力和遞減壓力當中的一種壓力下進行RTP退火處理和 烘爐退火處理當中的一種處理，以控制積聚在Zr〇2層表面 的氮濃度。 3 2.如申請專利範圍第24項之製法’其中儲存節點和板狀電極 包括選自摻雜多晶矽、TiN、TaN、W、WN ' Ru和pt的材 料。 33.如申請專利範圍第32項之製法，其中保護層包括氮化矽和 丄338376 梭雜多晶矽當·中的一種，且厚度爲約200A至約1，000A。 34·一種半導體裝置之電容器之製法，其包括： 形成儲存節點； 在儲存節點表面進行第一電漿氮化處理； 在氮化儲存節點上依次形成第一 Zr〇2層、A1203層和 第二Z r Ο 2層； 在第二Zr02層表面進行第二電漿氮化處理，從而獲得 包括第一 Zr02層、Al2〇3層和氮化第二Zr02層的三層介電 結構； 在三層介電結構上形成板狀電極；及 形成保護層，以確保對於濕度、溫度和電擊的結構穩 定性，其中Zr02層的形成包括： 吸附Zr源氣體； 供應灌洗氣體，以將Zr源氣體的未被吸附部分灌洗出 去； 供應反應氣體，以引發反應氣體和所吸附的Zr源氣體 之間的反應，從而獲得Zr02層：和 將反應氣體的未反應部分灌洗出去；其中ai2o3層的形 成包括： 吸附A1源氣體； 供應灌洗氣體，以將A1源氣體的未被吸附部分灌洗出 去； 供應反應氣體，以引發所吸附的A1源氣體和反應氣體 之間的反應，從而獲得A 12 〇 3層；和 1338376 將反應氣體的未反應部分灌洗出去，其中第一及第二 電漿氮化處理係在下列特定條件下進行約5秒至約3 00 秒：RF功率爲約100W至約5 00 W ;室中產生輝光放電：溫 度爲約200 Γ至約500 °C ;壓力爲約0.1托爾至約10托爾； 並且環境氣體係選自NH3、化和N2/H2。 35. 如申請專利範圍第34項之製法，其中依次形成第一Zr〇2 層' Al2〇3層和第二Zr02層包括： 形成第一Zr02層； 在第一 Zr02層表面進行電漿氮化處理； 在氮化的第一 Zr02層上形成A1203層；和 在AI2O3層上形成第二Zr〇2層。 36. 如申請專利範圍第34項之製法，其中依次形成第—Zr〇2 層、Al2〇3層和第二Zr02層包括： 形成第一Zr02層； 在第一 Zr02層表面進行電漿氮化處理； 在氮化的第一 Zr02層上形成Al2〇3層； 在ai2o3層表面進行電漿氮化處理；和 在氮化Al2〇3層上形成第二Zr02層。 37. 如申請專利範圍第34項之製法，其中所形成之第—Zr〇2 層、AUO3層和第二Zr〇2層的總厚度爲約3〇A至約100人。 3 8.如申請專利範圍第34項之製法，其中第一2^2層、以2〇1 層和第二Zr〇2層係藉由採用選自ALD法、MOCVD法和脈 衝CVD法當中的一種方法來形成。 39.如申請專利範圍第38項之製法，其中透過ALD法形成Al2〇. 1338376 層係採用：選·自A 1(CH3 )3和其他含A1之有機金屬化合物、 並以約50 seem至約500 seem之量流通的A1源氣體；和選 自03、02、H20蒸氣和重水（D20)、並以約〇·1 slm至約1 slm之量流通的反應氣體，其中 〇3的濃度爲約 200土20 gem'3 〇 40. 如申請專利範圍第38項之製法，其中透過ALD法形成第一 Zr02 層和第二 Zr02 層係採用：選自 Zr(N(CH3)C2H5)4、ZrCU 和其他含Zr之有機金屬化合物、並以約50 seem至約500 seem之量流通的Zr源氣體；和選自〇3、〇2、H2〇蒸氣和 重水（D2〇)、並以約0.1 Slm至約1 slm之量流通的反應氣 體，其中〇3的濃度爲約200±20gcnT3。 41. 如申請專利範圍第34項之製法，其於第二Zr02層上進行 第二電漿氮化處理後，另包括在約600°C至約900°C的溫度 下、於遞升壓力和遞減壓力當中的一種壓力下進行RTP退 火處理和烘爐退火處理當中的一種處理，以控制積聚在第 二Zr02層表面的氮濃度。 42. 如申請專利範圍第34項之製法，其中儲存節點和板狀電極 包括選自摻雜多晶矽、TiN、TaN、W、WN、Ru和Pt的材 料。 43. 如申請專利範圍第34項之製法，其中保護層包括氮化矽和 摻雜多晶矽當中的一種，且厚度爲約20 0A至約Ι,ΟΟΟΑ。 44. —種半導體裝置之電容器，其包括： 儲存節點； 多層介電結構，其包括Zr02層和Αΐ2〇3層並在儲存節 -10- 1338376 點上形成； 在多層介電結構上的板狀電極：及 其中多層介電結構具有Α1203/Ζγ02的雙層結構，係透 過依次堆疊Zr02層和Α12〇3層而得到，或具有Zr02/Al203 的雙層結構，係透過依次堆疊Al2〇3層和Zr02層而得到， 其中ai2o3層的形成包括： 吸附A1源氣體； 供應灌洗氣體，以將A1源氣體的未被吸附部分灌洗出 去： 供應反應氣體，以引發所吸附的A 1源氣體和反應氣體 之間的反應，從而獲得A1203層；和 將反應氣體的未反應部分灌洗出去，其中Zr02層的形 成包括’· 吸附Zr源氣體； 供應灌洗氣體，以將Zr源氣體的未被吸附部分灌洗出 去； 供應反應氣體，以引發反應氣體和所吸附的Z r源氣體 之間的反應，從而獲得Zr02層。 45. 如申請專利範圍第44項之電容器，其中Zr〇2層的厚度爲 約5A至約1〇〇入’ Al2〇3層的厚度爲約5A至約30A。 46. 如申請專利範圍第44項之電容器，其中多層介電結構具有 Zr02/Al2〇3/Zr〇2的三層結構，係透過依次堆疊第一 Zr02 層、Al2〇3層和第二Zr02層而得到。 4 7.如申請專利範圍第46項之電容器，其中第一Zr02層和第 -11 - 1338376 一 Zr〇2層的厚度各爲約5a至約5〇a，a丨2〇3層的厚 5A至約15A。 48.如申請專利範圍第44項之電容器，其中多層介電結 (Zr〇2/Al2〇3)n的多層結構，係透過交替形成A。…層 層至少兩次以上而得到。 4 9.如申請專利範圍第44項之電容器，其中多層介電結 (Ah〇3/Zr〇2)n的多層結構，係透過交替形成Zr〇2層羽 層至少兩次以上而得到。 5 0.如申請專利範圍第48項之電容器，其中Zr〇2層的 約5A至約25A，a1203層的厚度爲約5入至約1〇A。 5 1.如申請專利範圍第49項之電容器，其中Zr〇2層的 約5A至約25A’ Al2〇3層的厚度爲約5A至約10A。 5 2.如申請專利範圍第48項之電容器，其中"η，，是大 於約2且小於或等於約1 〇的値。 53. 如申請專利範圍第49項之電容器，其中‘‘ η"是大 於約2且小於或等於約1 〇的値。 54. —種半導體裝置之電容器，其包括： 儲存節點； Zr〇2層’其係在儲存節點上形成並包括電漿氮f 在Zr〇2層上形成的板狀電極；及 在Zr〇2層和儲存節點之間形成的A1203層，其 層的形成包括： 吸附Zr源氣體； 供應灌洗氣體，以將Zr源氣體的未被吸附部分 度爲約 構具有 和 Zr02 構具有 ]ai2o3 厚度爲 厚度爲 於或等 於或等 匕表面； 中 Zr〇2 灌洗出 -12- 1338376 去； 供應反應氣體，以引發反應氣體和所吸附的Zr源氣體 之間的反應，從而獲得Zr02層，其中電漿氮化處理在下列 特定條件下進行約5秒至約300秒：RF功率爲約100W至 約500W;室中產生輝光放電；溫度爲約20(TC至約50(TC ; 壓力爲約0.1托爾至約10托爾；並且環境氣體係選自NH3、 N2 和 n2/h2。 5 5.如申請專利範圍第54項之電容器，其另包括Al2〇3層，該 ai2o3層包括電漿氮化表面。 56·如申請專利範圍第54項之電容器，其另包括含有ai2〇3層 和Zr02層的雙層結構，其中該A1203層的表面係經電漿氮 化，且該Zr02層表面係經電漿氮化。 5 7·如申請專利範圍第54項之電容器，其另包括含有ai2〇3層 和Zr〇2層的雙層結構’其中該Zr02層表面係經電漿氮化。 5 8.如申請專利範圍第54項之電容器，其另包括含有Al2〇3層 和Zr〇2層的雙層結構，從而獲得Zr02/Al203/Zr02的三層 結構。 59·如申請專利範圍58之電容器，其中儲存節點表面係經電漿 氮化。 -13-
TW094138955A 2004-11-08 2005-11-07 Capacitor with zirconium oxide and method for fabricating the same TWI338376B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040090418 2004-11-08
KR20050057692 2005-06-30

Publications (2)

Publication Number Publication Date
TW200633238A TW200633238A (en) 2006-09-16
TWI338376B true TWI338376B (en) 2011-03-01

Family

ID=36315442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094138955A TWI338376B (en) 2004-11-08 2005-11-07 Capacitor with zirconium oxide and method for fabricating the same

Country Status (6)

Country Link
US (3) US7592217B2 (zh)
JP (2) JP2006135339A (zh)
KR (1) KR100728962B1 (zh)
CN (1) CN1790674B (zh)
IT (1) ITMI20052118A1 (zh)
TW (1) TWI338376B (zh)

Families Citing this family (242)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
EP2029790A1 (en) * 2006-06-02 2009-03-04 L'AIR LIQUIDE, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming high-k dielectric films based on novel titanium, zirconium, and hafnium precursors and their use for semiconductor manufacturing
KR100716655B1 (ko) 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
US20080012143A1 (en) * 2006-07-12 2008-01-17 Jin Ha Park Semiconductor Device and Method of Fabricating the Same
KR100842953B1 (ko) * 2006-09-29 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
KR100809336B1 (ko) * 2006-10-02 2008-03-05 삼성전자주식회사 메모리 소자의 제조 방법
JP2008112762A (ja) * 2006-10-27 2008-05-15 Tokyo Electron Ltd 高誘電体膜の形成方法および半導体装置の製造方法
KR100872876B1 (ko) 2006-11-24 2008-12-10 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 따라 제조된 반도체 장치
KR100818657B1 (ko) 2006-12-27 2008-04-01 주식회사 하이닉스반도체 다층 구조의 유전막 및 그를 구비한 캐패시터의 제조 방법
KR100881730B1 (ko) 2007-03-16 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2008243926A (ja) * 2007-03-26 2008-10-09 Meidensha Corp 薄膜の改質方法
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
CN100553005C (zh) * 2007-08-01 2009-10-21 中国科学院上海微系统与信息技术研究所 降低相变存储器器件单元功耗的加热层及器件的制作方法
KR100994995B1 (ko) 2007-08-07 2010-11-18 삼성전자주식회사 ＤｙＳｃ０３ 막을 포함하는 반도체 박막의 적층 구조 및 그 형성방법
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
EP2257561B1 (en) 2008-02-27 2017-11-08 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method for forming a titanium-containing layer on a substrate using an atomic layer deposition (ald) process
KR101515471B1 (ko) 2008-03-27 2015-05-06 삼성전자주식회사 지르코늄 산화막과 지르코늄 산질화막 형성방법 및 이를이용하는 반도체 장치 및 그 제조방법
US7820506B2 (en) 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
US8310807B2 (en) * 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8236372B2 (en) 2009-06-12 2012-08-07 Micron Technology, Inc. Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
JP5410174B2 (ja) * 2009-07-01 2014-02-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理システム
JP5462885B2 (ja) * 2009-12-18 2014-04-02 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2012080094A (ja) 2010-09-10 2012-04-19 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP5587716B2 (ja) 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
JP2012104551A (ja) 2010-11-08 2012-05-31 Elpida Memory Inc 半導体記憶装置及びその製造方法
US8530322B2 (en) * 2010-12-16 2013-09-10 Intermolecular, Inc. Method of forming stacked metal oxide layers
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8647960B2 (en) * 2011-11-14 2014-02-11 Intermolecular, Inc. Anneal to minimize leakage current in DRAM capacitor
JP2013232490A (ja) * 2012-04-27 2013-11-14 Ps4 Luxco S A R L 半導体装置及びその製造方法
CN102703880B (zh) * 2012-06-12 2014-01-15 浙江大学 利用原子层沉积制备高精度光学宽带抗反射多层膜的方法
JP2014017354A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd 成膜方法
US8815695B2 (en) * 2012-12-27 2014-08-26 Intermolecular, Inc. Methods to improve leakage for ZrO2 based high K MIM capacitor
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6111317B2 (ja) * 2013-03-19 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび記録媒体
KR102148338B1 (ko) * 2013-05-03 2020-08-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US20150146341A1 (en) * 2013-11-27 2015-05-28 GlobalFoundries, Inc. ALD dielectric films with leakage-reducing impurity layers
US9178006B2 (en) 2014-02-10 2015-11-03 Intermolecular, Inc. Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9499571B2 (en) 2014-12-23 2016-11-22 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Germanium- and zirconium-containing compositions for vapor deposition of zirconium-containing films
US9663547B2 (en) 2014-12-23 2017-05-30 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films
US11038010B2 (en) * 2015-01-29 2021-06-15 Taiwan Semiconductor Manufacturing Company Limited Capacitor structure and method of making the same
KR102382025B1 (ko) 2015-03-04 2022-04-04 삼성디스플레이 주식회사 표시 장치
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102398956B1 (ko) * 2015-07-13 2022-05-17 삼성전자주식회사 커패시턴스 생성 장치를 포함하는 전자 장치
CN105161415B (zh) * 2015-08-31 2018-06-22 上海集成电路研发中心有限公司 高介电常数薄膜-氧化铝叠层结构绝缘薄膜及其制备方法
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
KR102494126B1 (ko) 2016-04-26 2023-02-02 삼성전자주식회사 커패시터를 포함하는 반도체 소자
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10128116B2 (en) 2016-10-17 2018-11-13 Lam Research Corporation Integrated direct dielectric and metal deposition
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10106568B2 (en) 2016-10-28 2018-10-23 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Hafnium-containing film forming compositions for vapor deposition of hafnium-containing films
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US20180240861A1 (en) 2017-02-23 2018-08-23 International Business Machines Corporation Multilayer dielectric for metal-insulator-metal capacitor (mimcap) capacitance and leakage improvement
KR102578078B1 (ko) 2017-04-27 2023-09-12 어플라이드 머티어리얼스, 인코포레이티드 3d 낸드 적용을 위한 낮은 유전율의 산화물 및 낮은 저항의 op 스택
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US10629428B2 (en) * 2018-03-09 2020-04-21 Globalfoundries Inc. Metal insulator metal capacitor devices
KR102646467B1 (ko) * 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10840324B2 (en) * 2018-08-28 2020-11-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200038184A (ko) 2018-10-01 2020-04-10 에이에스엠 아이피 홀딩 비.브이. 기판 유지 장치, 장치를 포함하는 시스템, 및 이를 이용하는 방법
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
CN111261775A (zh) * 2018-11-30 2020-06-09 长鑫存储技术有限公司 电容器及其制造方法
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
KR20200071852A (ko) 2018-12-04 2020-06-22 삼성전자주식회사 강유전층을 포함하는 전자 소자
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202142733A (zh) 2020-01-06 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 反應器系統、抬升銷、及處理方法
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210127620A (ko) 2020-04-13 2021-10-22 에이에스엠 아이피 홀딩 비.브이. 질소 함유 탄소 막을 형성하는 방법 및 이를 수행하기 위한 시스템
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158052B2 (ja) * 1996-06-14 2001-04-23 アロン化成株式会社 インバート部材の製造方法
JPH102002A (ja) * 1996-06-17 1998-01-06 Daiwa:Kk 排水桝と排水桝の内底形成方法
DE19825736C2 (de) * 1997-06-11 2003-09-18 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
US6235594B1 (en) 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100363084B1 (ko) * 1999-10-19 2002-11-30 삼성전자 주식회사 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법
KR100482753B1 (ko) * 1999-11-09 2005-04-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2001210798A (ja) * 1999-12-22 2001-08-03 Texas Instr Inc <Ti> コンデンサ構造の保護のための絶縁性と導電性の障壁の使用
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
KR100402943B1 (ko) * 2000-06-19 2003-10-30 주식회사 하이닉스반도체 고유전체 캐패시터 및 그 제조 방법
KR100467366B1 (ko) * 2000-06-30 2005-01-24 주식회사 하이닉스반도체 원자층 증착법을 이용한 지르코늄산화막 형성방법
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
DE10034003A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
TW506051B (en) 2000-12-06 2002-10-11 Macronix Int Co Ltd Method for forming gate dielectric material layer in silicon nitride ROM
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6858865B2 (en) * 2001-02-23 2005-02-22 Micron Technology, Inc. Doped aluminum oxide dielectrics
JP2002270794A (ja) * 2001-03-07 2002-09-20 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6420279B1 (en) 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
KR100406549B1 (ko) * 2001-06-30 2003-11-22 주식회사 하이닉스반도체 지르코늄산화막을 구비하는 캐패시터의 제조 방법
JP2003031690A (ja) * 2001-07-18 2003-01-31 Mitsubishi Electric Corp 半導体装置の製造方法およびその方法を用いて製造される半導体装置
US20030096473A1 (en) * 2001-11-16 2003-05-22 Taiwan Semiconductor Manufacturing Company Method for making metal capacitors with low leakage currents for mixed-signal devices
JP2003179212A (ja) * 2001-12-12 2003-06-27 Sony Corp キャパシタ、メモリ素子およびその製造方法
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
US7326988B2 (en) * 2002-07-02 2008-02-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
TW200411923A (en) * 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
TW200408323A (en) * 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high k metal oxides
US6875678B2 (en) * 2002-09-10 2005-04-05 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers in integrated circuit devices
JP2004111447A (ja) * 2002-09-13 2004-04-08 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
US6940117B2 (en) * 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100493040B1 (ko) * 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
KR100540474B1 (ko) * 2002-12-30 2006-01-11 주식회사 하이닉스반도체 산소확산방지막을 구비한 캐패시터 및 그의 제조 방법
US7563869B2 (en) 2003-01-23 2009-07-21 Ono Pharmaceutical Co., Ltd. Substance specific to human PD-1
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7092234B2 (en) * 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems
KR20050075790A (ko) 2004-01-16 2005-07-22 (주)바이오빈 키토산과 게장이 혼합된 된장의 제조방법
KR100542675B1 (ko) 2004-02-06 2006-01-11 허차순 합성수지 하수관용 고무패킹 소켓 성형장치
KR100579869B1 (ko) 2004-04-21 2006-05-22 김상국 다중구동원을 구비한 하부 방류형 어도 겸용 가동보 수문및 그 구동방법
KR20050103065A (ko) 2004-04-24 2005-10-27 삼성전자주식회사 Ｕｍｔｓ 망에서의 통합된 ｓｇｓｎ 및 ｇｇｓｎ에서의터널 설정 방법 및 장치
KR20050123428A (ko) 2004-06-25 2005-12-29 엘지전자 주식회사 컨트롤 패널과 메탈 시트의 결합구조
KR100587086B1 (ko) 2004-10-29 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100713906B1 (ko) 2004-11-08 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100772099B1 (ko) 2005-06-28 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100744026B1 (ko) 2005-06-28 2007-07-30 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100670726B1 (ko) 2005-06-29 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
KR100717813B1 (ko) 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100772101B1 (ko) 2005-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100596805B1 (ko) 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100655139B1 (ko) 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
KR100655140B1 (ko) 2005-11-10 2006-12-08 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100656283B1 (ko) 2005-12-14 2006-12-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100672766B1 (ko) 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
US20100084740A1 (en) 2010-04-08
ITMI20052118A1 (it) 2006-05-09
KR100728962B1 (ko) 2007-06-15
US7592217B2 (en) 2009-09-22
CN1790674A (zh) 2006-06-21
US8084804B2 (en) 2011-12-27
US8062943B2 (en) 2011-11-22
TW200633238A (en) 2006-09-16
US20100047989A1 (en) 2010-02-25
CN1790674B (zh) 2010-05-12
US20060097305A1 (en) 2006-05-11
JP2012134511A (ja) 2012-07-12
KR20060052474A (ko) 2006-05-19
JP2006135339A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
TWI338376B (en) Capacitor with zirconium oxide and method for fabricating the same
TWI322487B (en) Method for fabricating capacitor in semiconductor device
TWI278529B (en) Hafnium oxide and aluminium oxide alloyed dielectric layer and method for fabricating the same
KR100622609B1 (ko) 박막 형성 방법
TWI250539B (en) Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same
TWI312196B (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
TW459334B (en) Method for fabricating capacitors of semiconductor device
JP2008258623A (ja) 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法
JP2007158222A (ja) 半導体装置及びその製造方法
JP2003017592A (ja) 半導体素子のキャパシタ形成方法
TW544915B (en) A capacitor for semiconductor devices and a method of fabricating such capacitors
JP2004311937A (ja) 誘電膜工程を単純化して半導体素子のキャパシタを製造する方法及びその誘電膜を形成する装置
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100818652B1 (ko) 산소포획막을 구비한 캐패시터 및 그의 제조 방법
KR100902102B1 (ko) 반도체 소자의 캐패시터 및 그의 제조방법
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR101096227B1 (ko) 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR100680952B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100656282B1 (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees