TW232751B - Semiconductor device and method for forming the same - Google Patents

Semiconductor device and method for forming the same Download PDF

Info

Publication number
TW232751B
TW232751B TW082108259A TW82108259A TW232751B TW 232751 B TW232751 B TW 232751B TW 082108259 A TW082108259 A TW 082108259A TW 82108259 A TW82108259 A TW 82108259A TW 232751 B TW232751 B TW 232751B
Authority
TW
Taiwan
Prior art keywords
source
gate
aforementioned
film
forming
Prior art date
Application number
TW082108259A
Other languages
English (en)
Inventor
Yasuhiko Takemura
Koyu Cho
Satoshi Teramoto
Original Assignee
Semiconductor Energy Res Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4297650A external-priority patent/JPH06124962A/ja
Priority claimed from JP17271193A external-priority patent/JP3252990B2/ja
Priority claimed from JP5200253A external-priority patent/JP3030367B2/ja
Application filed by Semiconductor Energy Res Co Ltd filed Critical Semiconductor Energy Res Co Ltd
Application granted granted Critical
Publication of TW232751B publication Critical patent/TW232751B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

282751 A6 B6 五、 發明説明(1 ) 發 明 背 景 1 • 發 明 Z 範 本 發 明 乃 有 關 於 薄 的 薄 膜 電 晶 體 ( T F T ) 之 結 構 9 及 製 造 該 物 之 程 序 5 本 發 明 亦 用 l?ro 於 在 一 絕 緣 基 板 上 製 造 — 絕 緣 閘 極 半 導 體 裝 置 的 程 序 及 用 於 製 造 稹 體 電 路 的 程 序 ( I C ) 9 該 積 體 電 路 爲 在 — 絕 綠 基 板 上 多 個 前 述 之 絕 緣 閘 極 半 導 體 裝 置 所 組 合 而 成 〇 本 處 中 之 絕 緣 基 板 ( i η S U 1 a t 0 Γ S U b s t r a t e ) 及指任何含有絕綠表面之物件 > 且 如 果 沒 有 特 別 說 明 其 不 只 含 有 由 絕 緣 物 質 諸 如 玻 璃 之 物 質 所 製 成 者 9 亦 包 含 內 含 絕 緣 層 9 而 由 諸 如 半 導 體 及 金 屬 類 之 材料 所 製 成 的 物 件 0 本 發 明 中 之 半 導 體 裝 置 對 下 列 物 件 是 有 用 的 如 液 晶 顯 示 器 之 主 動 矩 陣 的 T F T 影 像 感 測 器 之 驅 動 電 路 或 S 〇 I ( s i 1 i C 0 η on i ns u 1 at or 絕 緣 體 上 的 矽 ) 稹 體 電 路 及 傳 統 之 半 導 體 積 體 電 路 ( 如 微 處 理 器 及 微 控 制 器 9 微 電 器 及 半 導 體 記 憶 體 ) 0 2 • 先 期 技 術 近 來 9 對 於 在 — 絕 緣 體 基 板 上 的 絕 緣 閘 極 半 導 體 裝 置 ( Μ 〇 S F E T ) 的 製 造 程 序 已 加 以 更 進 一 步 的 硏 究 > 建 立 在 絕 綠 體 積 板 上 之 型 式 的 積 體 電 路 ( I C ) 當 顧 及 高 速 驅 動 的 穩 定 性 時 則 相 當 的 有 用 處 , 因 爲 此 類 在 絕 緣 體 上 的 I C S 不 需 承 受 雜 散 電 容 ( St r a y c a pa c i t a n c e ) C 相對 於 這 一 類 的 I C S 9 俥 統 I C 之 操 作 速 率 則 受 限 於 雜 散 電 容 ( 也 就 是 介 於 接 點 與 基 板 之 間 的 電 容 〇 該 各饫張尺度遄用令囚囡家浮準(CMS丨甲4规格(210X297公没t 232751 A6 B6 五、發明説明(2 ) MOSFETs在一絕 動層,稱之爲薄的薄膜 稹髄電路時TFT是不 I C中,例如S R A Μ 在最近的一些產品 感測器一類的光裝置之 —半導體I C。本處所 一寬區域,且用於製造 緣基板上形 電晶體(Τ 可或缺的。 之負載電晶 中,例如, 驅動電路, 發現組合的 T F Τ之低 機的裝置中 C相連接, 導體I C本 的薄膜主 成多層之 之半導髏 F T 〇 器及影像 板上形成 C形成於 的。而且 端機皆與 半導體 的單石絕 成且含有一薄 FT)。在形 現今,在傳統 體可發現一 T 諸如液晶顯示 需在一透明基 T F T,該 I 溫製程是必需 ,其中每一終 此乃經由形成 身做在一相同 .....................................................f ..........................裝......................訂................{綠 <請先閱讀背面之注意事項再場寫本頁> :fr •.if* 中 k i,':- 工 :Vi ,例如,在含多個終端 絕緣基板上的半導體I I C .的較低層或整個半 緣基本上,減低了裝配密度。 傳統上,由熱韌化於一非晶( sera i -amorphous )薄膜 由溫度範圍從4 5 0 ° 生高溫半導體薄膜而得 導體薄膜)。用一使用 F T亦可加以製造;然 由一般上極低的遷移率 V s ,或者因爲所提供 大於5crrf/Vs的T .4 5 0 ° 至 1 2 0 0 0C PTFT只有在當該薄 上可得到高 至 1 2 0 0 到(也就是 於半導體薄 而,其使用 5 c rrf / V 的P通道不 F T只有在 的溫度範圍 膜承受此韌 amorphous )或半晶( 品質之T F T,此亦可 °C之間的微晶薄膜而產 ,有夠高之遷移率的半 膜之非晶物質的非晶T 範圍大大的受限,因爲 s甚至更低1 cm*/ 能動作。遷移率等於或 半導體薄膜軔化於 之後方可使用:一 化處理之後方才可製造 本纸張尺度適丨丨1中囤囚家櫺芈(CN’S丨1fM規格(210x297公延1 282751 A6 B6__ 五、發明説明(3 ) 然而,在高溫加熱之熱處理中’特別是只有嚴格選擇 的基板材料可使用。更特別是所謂的高溫處理,包含高溫 加熱,溫度範圍在9 0 0 °至1 2 0 0 °C之間是有利的, 因此其可使用一高質薄膜,此薄膜由做爲閘極絕緣體( gate dielectric)之熱氧化所獏得,但應用於高溫處理 的基板限於由昂貴的材料所製造者,如石英,藍寶石,尖 晶石,其不適於使用在大面積上之基板。 比之於上述之高溫處理,另一低溫處理,其溫度範圍 介於4 5 0 °至7 5 0 °C之間,其允許基板材料從多種材 質上加以選擇。然而,此種選擇需要的韌化時間較久,且 由於不純物活化不足,源極/汲極之薄層電阻(sheet r-esistance)依然相當高。此目的在於使活性層結晶,且 由雷射束及其他類似物的輻射而活化源極/汲極(在下文 中,此程序以 > 雷射處理'稱之),但是,亦可發現仍很 難降低薄膜電阻。製造一場遷移率高於1 5 0 cm3/ Vs 之TFT時,特別地,基本上是使得其薄層電阻不高於 2 0 0Ω / cm2。 亦知道在裝置中使用TFT,如主動矩陣驅動液晶顯 示器裝S及影像感測器,其含有玻璃基板,此板內含積體 元件。圖9中圖示一傳統TFT之截面.圖。圖1 2示另一 傳統使用T F T之截面積及用於製造相同T F T之流程'順 序圖。圖9 (A)示一絕緣閘極場效電晶體(本文中一、 TFT")表之,此TFT使用一薄層薄膜矽半導體(位 於玻璃基板上)。參考圖9 (A),一矽氧化物薄膜62 木·钬乐尺度過川中囚㈤孓桴準(CNS丨甲4規格(210x297公诠) ....................................................、...........................裝......................訂...............{線 <請先閲讀背面之注意事項再蜞寫本頁) A6 B6 五、發明説明(4 ) ,厚度約2 Ο Ο 作爲基底,形成於玻璃基板6 1上, 及一活性層,含有一矽半導體薄膜,此膜含有源極/汲極 區域6 3及6 5及一通道形成區6 4,該薄膜形成於矽氧 化物薄膜6 2上。含一非晶或晶體(聚晶或微晶)矽半導 體層,厚度約1000A。 —矽氧化物薄膜6 6,厚度約1 0 0 0A,做爲一閘 極絕綠體薄膜形成於活性層上,爲一厚度約2 0 0 0A的 氧化物層6 8所包圍,該氧化物層爲一正極氧化物。一層 間絕緣體6 9使用一矽氧化物等加以形成,且源極/汲極 接點7 0及7 1及一接於閘極接點6 7之接觸洞7 2建構 於其內部。在圖9 (A)中接於閘極接點6 7之接觸洞 7 2與源極/汲極接點7 0及7 1所位之面並沒有在同一 平面,但不是在該面之外就是在前面。 在圖9 (A)中之結構其特性爲一補償閘極區域可由 2 控制鋁閘極接點6 7之正.極氧化物使其身本身成對齊形式 。環繞閘極接點6 7之氧化物層6 8的厚度7 3視此控制 之厚度而定,此控制厚度爲一正極氧化物之厚度。更特別 是一對應於氧化物6 8之厚度的補償區域可由在形成氧化 物層6 8之後由植入不純離子用於形成源極/汲極區域而 建立。 u (請先閲讀背面之注意事項再填究本頁} 然而,因爲不純物之擴散,介於通道形成區域6 4及 源極/汲極區6 3及6 4之間的疆界事實上比之於對應於 氧化物層6 8的邊緣,則較靠近通道形成區域。因此,氧 化物層6 8的厚度的決定必需對擴散的影響加以考慮。一 木认*尺度適川中占四孓找準.(CNS)甲4觇格〖210 X 297公垃丨 -Q - 232751 A6 B6 五、發明説明(5 般氧化物層6 接至源極 注意勿過度蝕 邊界而進入接 接點7 0及7 ,鋁擴散入通 8的厚度必需厚於補償閘極的長度。 /汲極區6 3及6 5的接點洞貫穿時需加以 刻。一過度蝕刻而超過矽氧化物薄膜6 6的 點涧的周圍部位,將使得鋁擴散入在形成銘 1時之蝕刻周邊部位,且在一極端之例子中 道形成區6 4之鄰近時將損害TFT的特性 及可信 另 的薄膜 由縮短 因爲距 問題, 同形式 合罩子 的玻璃 此,在 度 一方面,介於通道 著距離7 4 4而達成, 反而損害與 電阻隨 距離7 離太短 特別是 之軔化 時產生 基板在 現今之 使用一玻璃 形成區6 4及 的增加而成爲 然而此對策僅 罩耦合的精準 基板時,因爲 缺少的)時玻 源極/汲極區之介 一問題。此問題可 些範圍內, 步驟是不可 不悅的結果。例如一個1 6 0 0。(:的 流程中,約 熱處理時收.縮 2 0 # m的餘 限於某 度。此 在熱處 璃基板 Ocm 了約幾 裕含於 爲一嚴重之 理程序(不 的收縮在耦 平方或較大 個微米。因 距離7 4中 .....................................................f ..........................^.......................可................^ Μ (請先閲讀背面之注意事项再填寫本頁一 .ii» '卜 'k Ιί ;Vi 考慮在形成接於源極/汲極區域之接點洞過度蝕刻的 問題,另一方面,不可能過度縮短距離7 4。如前所述, 傳統之TFT承受下列之缺陷: (1)與接於源極/汲極區域相連接之接觸洞相關的問題 :且 (2 )在參閱上列之問題(1 )時,源極/汲極區域之薄 層電阻亦爲一問題,因爲接觸洞不可在通道形成區域之鄰 木吆汆尺度過川中囚囚家揲準(CNS)甲4规格(210x297公没1 Α6 Β6 五 、發明説印 ](( ) - 近 〇 對 於 傳 統 T F T 上 文 中 所 提 的 缺 點 ( 1 ) 及 ( 2 ) 9 其 克 服 的 方 法 0 示 於 圖 9 ( B ) 中 9 此 爲 一 T F T 之 結 構 〇 此 T F T 含 閘 極 接 點 6 7 以 鋁 爲 主 元 件 9 爲 正 極 氧 化 之 氧 化 物 層 6 8 所 包 圍 9 似 於 圖 9 ( A ) 中 之 T F T 0 結 果 9 源 極 / 汲 極 接 K9i* 莉5 7 0 及 7 1 與 氧 化 物 層 6 8 緊 密 接 觸 0 然 而 在 此 結 構 中 5 閘 極 鄰 於 源 極 / 汲 極 區 域 7 0 及 7 1 9 只 有 氧 化 物 層 6 8 併 於 其 間 0 結 果 在 氧 化 物 層 6 8 合 併 時 形 成 的 寄 生 電 容 使 操 作 不 穩 定 且 降 低 T F T 的 可 信 度 0 此 問 題 可 由 增 加 氧 化 物 層 6. 8 的 厚 度 而 克 服 0 然 而 因 爲 氧 化 物 層 6 8 的 厚 度 對 等 於 補 償 閘 極 的 長 度 9 此 厚 度 未 能 如 所 願 地 加 以 增 加 0 另 外 在 氧 化 物 層 6 8 中 之 小 孔 在 閘 極 接 點 與 源 極 / 汲 極 接 點 介 可 能 產 生 漏 失 0 Λτττ 撕 論 如 何 ) 此 T F T 並 非 很 容 易 設 計 的 〇 圇 1 2 示 另 —* 絕 緣 體 閘 極 場 效 電 晶 體 ( 下 文 中 以 Τ F T 簡 稱 之 ) 含 一 薄 層 薄 膜 矽 半 導 體 位 於 — 玻 璃 基 板 上 0 製 造 此 結 構 的 過 程 敘 述 於 下 0 參 考 圖 1 2 ( A ) , 厚 度 約 2 0 0 0 A 的 矽 氧 化 物 薄 膜 1 3 0 2 形 成 於 玻 璃 基 板 *1 1 3 0 1 上 9 且 一 島 狀 活 化 層 1 3 0 3 爲 一 矽 半 導 體 薄 膜 •η' 祁 屮 所 製 成 9 厚 度 約 爲 5 0 0 至 2 0 0 0 A 9 位 於 — 矽 氧 化 物 i?; f 乂 ό 薄 膜 上 〇 1 3 0 2 上 0 該 矽 氧 化 物 薄 膜 不 是 非 晶 就 是 結 晶 X :/i ( 例 如 聚 結 晶 或 微 結 晶 ) 0 一 厚 度 約 1 0 0 0 至 1 5 0 0 ;r :< 让 A 的 矽 氧 化 物 薄 膜 1 3 0 4 更 形 成 於 — 活 化 層 上 9 做 爲 — •:;J Η 閘 極 絕 緣 物 薄 膜 0 .....................................................(...........................裝......................訂................π線 <請先閲讀背面之注意事項再填寫本頁) 本认仏尺度遇;丨丨中β凼采你準(CNS1甲格1210X 297公狯> 2SD751 A6 _____^_B6_ 五、發明説明(7 ) 然後,一閘極接點1 3 0 5由一雜質滲入聚結晶矽( 聚合矽),鉅,鈦,鋁等(見圖12 (B))所形成。 源極/汲極區(不純區)1 3 0 6形成於活性層 1 3 0 3上由導入不純物如磷及硼而成自準(self a丨ig-ned)形式。此由使用如離子滲入的程度所執行,而使用 閘極接點做爲罩子。閘極接點下的活性區域及未滲入之區 域提供一通道形成區域1 3 0 7 (見圖1 2 (C))。 該滲入之雜質其後由雷射光束輻射或使用熱源如閃_燥 燈(見圇1 2 ( D ))而加以活化 然後一矽氧化物薄膜由如電漿CVD及A P CVD之 製程而形成而給予層間絕緣體1 3 0 7。而且接觸涧經由 層間絕緣體貫穿源極/汲極區而提供連接且連接至源極/ 汲極之接點1 3 0 8使用一金屬材料如鋁(見圖1 2 (E ))0 如前述之TFT,基本上降低了源極/汲極區之薄層 電阻。而改進了 TFT特性,特別是場遷移率及副限値( s u b - t h r e s h ο 1 d )特性(S v a丨u e )。提供下列量測以達成 所需之目的: (1)增加滲入雜質的濃度; j ( 2 )增加活化能量(雷射束或閃燦燈的强度)至一足夠 巧 大的値:且 1 ( 3 )降低通道形成區1 3 0 7及金屬接點1 3 0 8間的 | 距離(以圖12 (E)中的"指出)。 • Γ 對應於上述之量測(1),滲入雜質濃度增加指處理 ......................................................f ..........................^......................叮................t ίϊί先閲讀背面之注意事項再填寫本頁) 本ίλ*尺/'1¾川t a囚家楞芈(CN’Sl甲4规格m〇x297公垃) 23n751 A6 B6 五、發明説明(8 ) 期間的增加,因此降低了物料流量。而且,活性層之破壞 且閘極絕緣體薄膜1 3 0 4隨著滲入雜質濃度的增加而增 加。此離子滲入及電漿滲入的程序,包含產生一雜質的電 獎且用入雜質植入之加速,爲一大量生產之優良方法。然 而,加速的離子含有多個原子(如氫)而導至基板之墊上 升。隨著電漿澳度增加時此問題變得特別明顯。結果在渗 入過程中,含裝置之墊上升及破壞,且_光阻使用的情況 下,加以碳化而使其移動困難。 考慮上述量測(2 ),能量太强不只導至活性層之剝 離或閘極接點之剝離而降低TFT的產生,亦損害物料流 量。例如在使用一雷射時,需要增强光束覆蓋而增加能量 强度,因爲能量本身未能大大地加强。這明顯地降低了光 束區域,且及處理’因此需要較長的輻射期間去含蓋相同 大小的區域。 量測(3 )視耦合罩子的精確度而定,且沒有可考慮 的改進可加以預期。此爲一嚴重的問題特別是使用一玻璃 基板時,因爲在加熱步驟(在此步驟中不同形式的加熱步 驟是不可或缺的)時,玻璃基板的收縮使得耦合罩子時不 合適的結果產生。例如一 1 0 c m平方或更大的玻璃基板 在6 0 0 °C下加熱處理時將反縮的幾微米,結果,在今日 之處理程序中,一 2 0 pm的餘裕總是含於距離Z中。當 Z小時,甚且一大的寄生電容產生於閘極接點1 3 0 5及 源極/汲極接點1 3 0 8之間而對T F T的特性產生令人 不悅的影響。 ..................................................../ ...........................裝......................訂................{線 <請先閲讀背面之注意事項再填寫本頁i 木纸氽尺戊中囚ta孓蜞4MCNSI甲·0見格(210X297公釐J 10 751 751 ii濟部中夹ri'ii^Hxi/iSI/..·:.':·^..:·)- Γη. A6 B6 五、發明説明(9 ) 年形成源極/汲極區域1 3 0 6之接觸同時,蝕刻需 要些微超過而保證接觸洞的形成。結果距離Z未能縮短至 一大的範圍,更不可能進一步地降低源極/汲極區之寄生 電容,所以一前期處理加以應用。 發明槪沭 本發明伴隨著前述問題.,所以,本發明之目的爲提供 一 TFT,可爲一製造所製造,該製造之最大溫度爲 7 5 0°C或更低且薄層電板足夠的低而不像高溫處理,在 不需限制基板材料。 本發明之另一目的爲提供一製造上述的T F T的製‘程 0 本發明仍有另一目的爲提供一含有優良特性的T F T ,實質上由縮短通道形成區及源極/汲極間的距離而成, 因此降低了其間的電阻。本發明仍有另一目的爲一適用於 大量生產之製程以完成上述目的。 本發明更含有一目的爲提供一TFT,其接點連接至 源極/汲極區域,精準地在其位上形成而鄰近於通道形成 區,或提供一 TFT,在形成源極/汲極區中之接點洞時 爲高度可信賴者。 圖形之簡萝設昍 圖1示本發明之實施例中製造TF T之步驟序列程序 尕又度適川中囚囚家桴準(CNS丨甲4規格(210x297公釐ί 11 ....................................................(...........................裝......................訂...............^ 線 <請先閲讀背面之注意事項再蜞寫本頁一 A6 B6 232751 五、發明説明() 圖2示本發明之另一實施例中製造另一 T F T之步驟 序列程序; 圖3示本發明之再一個實施例中製造另一TFT之步 驟序列程序; 圖4示本發明中更加一個實施例中製造另一T F T之 步驟序列程序: 圖5爲本發明中製造另一T F T的例子之步驟序列程 序; 圖6爲本發明中製造另一 TF T的另一例子之步驟序 列程序: 圖7示本發明中製造另一 T F T的再一個例子的步驟 序列程序: 圖8示本發明中製造另一 TF T的更加的一個例子的 步驟序列程序: 圖9示早期技術TFT之結構; 圖.1 0示本發明中另一實施例中製造另一 TFT的步 驟序列程序; 圖1 1示本發明中再一實施例中製造另一TFT的步 驟序列程序; 圖1 2示製造一先期技術中T F T的步驟序列程序: 圖13示製造一活化矩陣基板之步驟序列程序。 本發明之詳細敘述 傳統之低溫處理(最大溫度爲7 5 0 °C或更低)或雷 木a张尺度適用中园四家標準(CNS)甲4规格(210 X 29 7公- 12 - ....................................................(...........................裝......................訂..............-C線 ~請先閱ti背面之注意事項再蜞寫本頁> 4-部个夾工消"•--''•H.^'u 11"邡^工:νι'·ΐί'',ί··,Γ·ι,.::'--1卜 282751 a6 B6 五、發明説明(11 ) 射處理只產生一含不足活性源極/汲極的TFT,其產生 —高薄層電阻的裝置,該値之最小者位衫1 〇 〇至1 kQ /cirf之間。結果,該TFT未能發揮裝置本有之特性( 特別是遷移性)。 更特別是,由於在源極接點及汲極接點之間大的源極 /汲極寄生電容的出現,使得該裝置承受ON電流及操作 率的減低。無論如何,在另一方面,將源極接點如所需要 儘可能地靠近汲極接點是不可能亦是困難的,因爲在形態 形成(最小設計規則)的最小限制爲降·低閘極接點與其他 接點間寄生電容的需要。 由上述之環境,本發明之特性爲源極/汲極的薄層電 阻實質上小於1 0 ΟΩ/crrf或更低,此經由緊密地附著 一含有金屬及矽合金的矽化物層至源極/ *汲極,且使得矽 化物層的形狀實質上與源極/汲極之形狀相同。因爲矽化 物成層狀,其與閘極接點之間的寄生電容依然與傳統之源 極/汲極者相同。本發明特別地其特性爲閘極接點爲正極 陽化物所覆蓋,而源極/汲極區域相對於源極/汲極區域 成自準,且一薄層薄膜矽化物形成而緊繫於源極/汲極區 域。 用於矽化物的金屬材料較佳者爲當'使用一矽化物而形 成一矽化物半導體時其可形成低電阻的歐姆接觸成相似的 接觸。更特別的,適合之此種金屬材料爲錳(Mo),鎢 (W),鉑(Pt),鉻(Cr),鈦(Ti),及鈷( Co) °本發明可用上述多種金屬中之一種及矽而得到矽 本.¾¾尺度中囚因家標芈(CNSI甲4规格(210x297公货1 - ]3 - (請先閲讀背面之注意事項再填寫本頁) .裝 .π A6 B6 232751 五、發明説明(12 ) 化物再加以裝配。 本發明中絕緣之正極陽化物伴演著很重要的角色。正 極氧化物阻擋在源極/汲極上的矽化物與閘極接點形成一 短路.。此即矽化物實質上提供於源極/汲極之整個表面., 使得結果其可至閘極接點的鄰近。該源極/汲極經由一閘 極絕緣薄膜而與閘極接點分開。然而,因爲本發明之程序 需要在一當從源極/汲極移開閘極絕緣薄膜之後形成一矽 化物,此極似於將矽化物與閘極接點接觸。如果一正極氧 化物至少出現於閘極接點側,防止矽化物與閘極接點相相 觸是可能的,且一含有所需要之絕綠性質的極密之正極氧 化物可得到,而大大地減低了形成短路的可能性。 甚且,考慮序列處理步驟,由形成一蝕刻特性不同於 閘極接點的正極陽化物之形成可得到一極大改進之處理產 量。如果矽化物薄膜可不由用正極氧化物覆蓋閘極接點而 形成,且非矽化物金屬薄膜的蝕刻率約同於閘極接點,當 移去非矽化金屬薄膜時部份或整個閘極接點將被蝕刻。從 蝕刻的觀點而言,結果一正極氧化物在閘極接點的上表現 已更好地形成。 本發明中製造τ F T的程序含下列四個步驟: (1 )正極地氧化閘極接點: (2 )形成一金屬外層,用於在該元件的暴露表面形成一 矽化物(包含矽半導體區); (3 )在矽及該金屬覆層間形成一矽化物,此乃由輻射一 高密度光如雷射,而使得矽與該金屬覆層相接觸;且 本.¾ 尺·度 Η 川中 a 囚 WA 準(CNS) ? 4规格(21 ϋ X 297公;ίέ I . ^ - .....................................................-f ...........................裝......................訂...............·{ 線 {請先閏讀背面之注意事項再填寫本頁) .«i.^-jr.tlliu^.t'Ju 工;riST 八乂·ί'Μ:::< 232751 A6 B6 五、發明説明(13 ) (4)移去未反應之金屬覆層。 在本發明中,不是使用上述金靥中之一的單層閘極接 點就是使用含有兩或更多層的多層閘極接點。例如一在銘 層上之鎢矽化物層,或將鋁層含於一鈦氮化物層的雙層結 構。每層之厚度由所需之元素特性而定。 本發明中之矽化物由照射一强光如雷射光至金屬薄膜 上而形成,而使得金屬薄膜與其下的矽半導體薄膜反應。 如果以雷射做爲强光源,則脈衝雷射較佳。作用於連續波 形態的雷射並不適合因爲雷射之輻射時間過長。不只因爲 熱擴張而剝離輻射薄膜(此極不希望發生)且基板的熱破 壞在結構上可察覺出來。 考慮本發明中所之脈衝形態中的雷射操作,所提到者 爲紅外線放射雷射如N d : Y A G雷射.(一P開關脈衝雷 射更佳)或可見光放射雷射如第二諧波者,或Kr F,_ X e C 1 ,A r F等的不同型態之紫外線放射激元雷射。 當從金屬薄膜之上側輻射雷射,然而,一在此波長範圍的 雷射操作而其光束將不爲金屬薄膜所反射者將被選用。事 實上如果所用之金屬薄膜相當的薄則此選用是沒有必要的 。而且雷射光束可從基板側輻射出來。如果雷射從基板側 輻射,無論如何,在金屬薄膜必需選擇時一雷射光束可貫 穿矽半導體。 矽化物層的厚度視源極/汲極區所需的薄層電阻而定 。考慮一矽化物的電阻範圍介於〇 . 1至. cm之 間,矽化物較佳的厚度範圍從l〇nm至I;/ m,可使得 本i’fc尺度通m中囚囚家揉φ (CNS >甲4規格(21 () X 297公紱> -]5 - ..............................................................................裝......................訂..............{ 嫁 {請先閲讀背面之注意事项再蜞寫本頁> A6 B6 SSn75l 五、發明説明(14 薄層電阻的範圍 參閱圇5 , 爲主的閘極接點 更爲一形狀大約 此絕綠體固定源 點位置。此外形 所指示的部份, 矽氧化物薄膜2 形狀約爲三 前述之閘絕緣體 而定(包含絕緣 在2,0 0 0至 範圍相對應的實 於三角形,視氧 例如,由2 5所 在本例中,絕緣 體^爲例,或更 所示,此乃爲了 一矽與金屬 f 源極/汲極接點 1卜 I之間的接觸部位 ί 及源極/汲極區 :ri | 2 9可由在矽薄 .1. _ ::, ,和視需要應用 介於1 0至1 Ο Ο Ω 本發明之另一實施例 爲鋁氧化物層1 6所 爲三角形的絕緣體( 極/汲極.區域及接點 約爲三角形的絕緣體 此仍經由非等向性地 0 (沿著垂直方向選 角 形 之 絕 緣 體 2 2 的 2 0 9 蝕 刻 狀 況 , 及 體 層 1 6 的 厚 度 ) 〇 2 0 0 0 0 A 之 間 施 例 而 定 0 而 且 絕 緣 化 物 2 0 的 階 段 覆 蓋 指 出 的 大 小 已 被 縮 短 體 2 2 本 文 中 以 形 簡 單 地 稱 爲 一 二 角 簡 化 而 用 之 0 2 8 的 化 合 物 ( 下 文 2 9 及 3 0 和 源 極 / 形 成 0 由 於 此 矽 化 物 域 1 7 和 1 9 的 薄 層 膜 上 存 放 — 矽 化 物 之 熱 處 理 而 降 低 0 更 特 / c ma之間。 說明於下。以一次銘 圍繞,且鋁氧化物層 矽氧化物)所包圍。 2 9和3 〇之間的接 ’可形成於數字2 1 沿著垂直方向蝕刻一 擇性蝕刻)而形成。 尺寸,特別是寬度視 閘極接點15的高度 一般寬度2 2的大小 ,但其可由上述指定 體2 2的形狀並不限 及薄膜厚度而變化。 ,產生一矩形形狀。 狀約爲三角形的絕緣 形絕綠體’,如圖中 中以矽化物稱之)在 汲極區域1 7及1 9 的存在,該接點電阻 電阻被降低。矽化物 構成金屬的薄膜2 7 別是矽化物含下列構 .....................................................{..........................裝......................訂................~ 線 ~請先wti背面之注意事項再構寫本頁> m尺戊it川t a a家棵準(CNS)甲4峴格(210X297公犮> 16 2S2751 A6 B6 -'!Γ>,卜 k ii r- 乂 :n ·.? 五、發明説明(15 } 成金屬Ti (TiSi和TiSi2), Μ 〇 ( Μ ο S i Ο 2 ) 5 W ( W S i 2 » W ( S ),TiSi2(TinSi12Al5)。及 P Pd4S i Al3)。更論如何,從處理溫度, 及薄層電阻的觀點上,Ti如Ti S i及Ti 用較佳。 示於圖5的TFT含一爲絕緣層16所圍 點。然而,絕綠體層可省略,而絕緣體2 2可 接點做慎密接觸。 參考圖7 ,本發明之另一實施例說明於下 之結搆含一矽化物層9 0用於降低源極/汲極 電阻。該源極/汲極之位置(以9 4表之)遠 成區域8 7,其方法似於一般之TFT結構。 極區的薄層電阻可應用此形式之結構而加以降 至當源極/汲點接點並未位於圖7 ( D )所示 ,仍可得到一含有改進特性的TFT。 閘極接點側三角形絕緣體的形成以自準之 源極/汲極區域的接點洞。而且此三角形接點 許位置近於通接形成區域的源極/閘極區中接 甚且源極/汲極區表面上矽化物之形成不只降 極/汲極接點之間的接觸電阻,且亦降低了源 域的薄層電阻。 甚且,甚至當傳統結構之TF T被使用時 極區的薄層電阻可由在源極/汲極區的表面形 j A 1 )2 d 2 S i ( 接點電阻, S i 2的使 繞的閘極接 使用與閛極 ,圖7所示 區域的薄.層 離於通道形 該源極/汲 低。結果甚 之一般位置 形式分配於 洞的出現允 點的形成。 低了其與源 極/汲極區 ,源極/汲 成一金屬的 .....................................................β ...........................裝.............................................訂...............f線 (請先閲讀背面之注意事項再填寫本頁一 各m又中』凶采懔準(CN’S)甲4^UM210x 297公紱1 17 木认尕m;丨丨中囚β 甲4觇格(210x297公垃1 *> O ry r ^ ‘八:‘1: / D1 A6 _ .._B6_ 五、發明説明(16 ) 矽化物層而降低。結果,一改進特性的TFT可得到。 而且,一有接觸洞的層間絕緣體可提供於矽化物層, 及源極/汲極接點可經由接觸洞直接與矽化物層相接觸而 連接至源極/汲極區域。 ' 本發明.之程序含經由至少在閘極接點一側的氧化而形 成氧化物覆層,較佳之設計爲在閘極接點的上表面或側邊 。且該氧化物覆層最好爲一優良之絕緣體。一三角形絕緣 體更在閘極接點上的氧化物外側形成。三角形絕緣的寬度 最好小於1 〃 m。矽化物之形成緊密地附著在源極/汲極 區,而本身與三角形絕緣體對齊。因爲矽化物之電阻遠低 於聚晶矽,當其厚度很薄時可獲得極低的電阻。 圖1 0爲理想中之上述技術的實用例子,圖示用於製 造上述構造中TFT的序列步驟。參考圖10—基礎氧化 薄膜1 1 0 2 ,源極/汲極菡域1 1 0 3 ,通道形成區域 1 1 0 4 ,閘極絕緣薄膜1 1 〇 5 ,閘極接點1 1 0 6含 有如鋁,鈦,鉅或以其爲主成份的合金,應用已熟之方法 在基板1 1 0 1上依順序序列形成。然後用於閘極接觸的 氧化物層1 1 0 7形成於閘極接點之外圍。一熱氧化處理 或正極氧化處理適用於氧化物層的形成。當一含有鋁,鈦 * ,鉅之金靥或以其爲主要成份的合金做爲閘極接點時,氧 ^ 化物廢最好爲正極氧化所形成。因爲不純物以相對於氧化 .('j . ί 物層1 1 0 7之自我對齊方式滲入,源極/汲極區及閘極 :Vi | 接點(圇10 (A))受到補償。 • r | 當使用正極氧化時,閘極接點材料的選擇爲關鍵,因 -18—: ......................................................~ ...........................裝......................訂................(線 {請先閲讀背面之注意事項再填寫本頁) 23^751 A6 B6 五、發明説明(17 ) 爲正極氧化物的形式視閘極接點材料而定。本發明中所用 之閘極接點材料含純金靥(如鋁,鈦,钽及矽),或者在 其上加入一些其他添加物的合金(例如添加1 %至3 %之 较的鋁基極合金,及含1 0 0 0 口?〇1至5%磷的矽基極 合金),導電矽化物,如鋳哇化物(WS i 2 )及錳矽化 I 物(MoSi2 ),及導電氮化物以鈦氮化物爲代表。本 文中、鋁〃不只是指純鋁,亦包含有1 0 %或更少添加物 的鋁合金。對於矽或其他材料亦同。其後其絕緣薄層 1 1 0 8形成。此絕緣覆層對於閘極接點(圖1 Ο (B) )的側邊必需發揮良好的覆_蓋。 然後絕緣覆層承受不等向蝕刻,使用如乾燥蝕刻的方 式。即是,蝕刻沿著垂直方向選擇性的執行。結果源極/ 汲極區之表面暴露出來,而一三角絕緣體1 1 0 9遺留在 含有圍繞之氧化物覆層1 1 0 7之閘極接點的側邊。 此三角形絕緣體的大小1 1 0 9特別是寬度視先前存 放之絕緣體覆層之厚度1 1 0 8,蝕刻狀況,閘極接點的 高度(包含環繞之氧化層1 1 0 7 )而定。在此例中,絕 緣稷層1 1 0 8的厚度一般在2 ,0 0 0至2 0 ,0 0 0 A的範圍,其可視相對應之實施例對應於上述特別範圍而 定。甚至絕緣體1 1 0 9的形狀不限於三角形,其視絕綠 覆層1 1 0 8及薄膜厚度的階段覆蓋而定。例如,如果薄 覆層提供,其產生之形狀爲矩形。然而本文中的絕緣體 1 1 0 9 ,是大概性的以形於三角形之絕緣體爲例子,此 所示,此乃爲了圖形中的簡化起見。 .....................................................β ...........................裝......................訂...............^線 ~請先閱讀背面之注意事項再填寫本頁一 19 .:[·> ),1 f- x :π -3D751 A6 B6 五、發明説明(18 ) 一適當金屬,如 板(圇 1 0 ( D )) 經由,此形成的 應,此矽化物層形成 或由一軔化處理及相 法加以 其他金 接點的 時留存 地蝕刻 閘極接 1 1 1 方式, 觸。· 當 面的金 射操作 再輻射 的剝離 當 矽化物 的活性 。在砂 屬如_τ 執行。金靥薄 屬可如矽氧化 氧化物層1 1 在基板上’但 掉,在本例中 點的上表面。 0及閘極接點 只有矽化物層 經由輻射之强 屬薄膜相反應 較佳。連續波 時間太長。在 0 然,矽化物層 層顯著可活性 層區域爲不純 化物層1 1 1 i ( T i S ί 欽,猛 的前表 金屬薄 。此程 似方法 膜依然 物及矽 0 7 ° 選用適 ,重要 氧化物 1 1 0 1 1 1 ,钽, 面0 膜與源 序可經 如使用 宛如未 氮化物 結果, 當的蝕 之處爲 層1 1 6之間 1遺留 鉑及鈀的覆層形成於基 極/汲極區 由在一適當 雷射,閃爍 與其他金屬 ,或與一金 一矽化物及 刻,金·屬薄 氧化物層1 0 7防止金 的反應直接 而與源極/ 域的矽之反 溫度之籾化 燈,等的方 發生反應, 屬構成閘極 金屬薄膜同 膜可選擇性 1 0 7位於 屬薄膜 發生。依此 汲極區相接 光源如一雷射至’金屬薄膜,使其與下 ,而矽化物形成時,一脈衝模式的雷 形態的雷射操作並不適合,因爲雷射 加熱擴張時,可琴生雷射再輻射薄膜 可與活性層有相同厚度,雖然圖中的 層薄。重點在於位於絕緣體1 1 〇 9 之半導體,本提供了源極/汲極區域 0中所使用的矽化物包含,如構成金 及 TiSi2) ,Mo(MoSi2) .....................................................{ ..........................^......................,訂................{.«?. (請先閱讀背面之注意事項再塥寫本頁) 本纸氽尺/1 i:¾川中囚四家桴準(CNS )甲4觇格(210 X 2 9 7公犮丨 20 - 232751 A6 _— _^_^B6_ 五、發明說明(19 ) ,W(WSi2,W(SiAl2)), Tisi2(TinSi12AI5),及 P d 2 S i ( P d 4 S i A 1 a )。然而當考慮到處理溫度 ,接點電阻,及薄層電阻時i如T i S i及T i S i 2 爲較佳之選擇。 隨後,置放層間絕緣體1 1 1 2 ,一接觸洞貫穿矽化 物層1111 ,及一金屬接點與連接1113形成,得到 了完整的TFT。此產生之結構示於圖1 0 (F)中。 如下文中將述及者,本發明中之TFT包一含矽化物 層1111 ,此層之電阻極低。結果介於通道形成區域及 接點之間的電阻實質上由圖1 0 ( F )中所示的距離X所 決定。因爲距離X較佳之選擇爲1 或更少一些,其 電阻可相當的低。當然,介於接觸洞及閘極接點之間的距 離之設定可同於先期技術T F T中的距離。 如前文中的補償(在圖10 (F)中之標識y表之) 對於降低T F T的漏電流是有效的。 參考圖11 ,本發明之另一實施例說明於下。在本實 施例中,一基礎氧化物薄膜1 2 0 2 ,一含源極/汲極區 域的活性層1 2 0 3 ,及一通道形成1E域1 2 0 4 ,一閘 極絕緣薄膜1 2 0 5,及一爲閘極接點1 2 0 6 ,(其爲 氧化物層所包圍)形成在一基板1 2 0 1上,如圖1 0之 實施例如示之相同樣式。 閘極絕緣薄膜1 2 0 5被蝕刻而成自準,使用閘極接 點和其周園的氧化物層1 2 0 7爲罩子。如果一包含鋁氧 .....................................................(...........................^......................^...............(.^. (請先閲讀背面之注意事項再填寫本頁) 本达法尺度《 ;丨1中a因家棵f-(CNS丨甲4规格1210X297公釐I 21 消 ·*ι. ;:;j 232751 A6 B6 五、發明説明(20 ) 化物的氧化物層1 2 0 極絕緣薄膜形成,例如 (例如,N F 3及S F 體下,基於矽氧化物之 物層以相當慢的速率蝕 絕緣覆層1 2 0 8 之結構。 此產生之結構承受 子,而留下三角形絕綠 伴隨著適當金屬(見圖 放0 使用適當之熱處理 ,而得到矽化物覆層1 一層間絕緣體1 2 7爲主 乾蝕刻 6的氣 閘極絕 刻而影 置於前 不等向 體1 2 11 ( ,雷射 2 1 1 1 2及 元件,且基於矽氧化物之閘 ,使用氟爲基礎之蝕刻氣雅 體)可被執行。在此蝕刻氣 緣薄膜快速蝕刻,但鋁氧化 響了選擇蝕刻。 表面,如圖1 1 ( B )所示 蝕刻,如圖1 0中所示之例 〇 9在閘極接點側。此步驟 C))的援層1210之置
成,而得到圖11 (F)中之 似於圖1 0中之例子,通 點之間的電阻在此實施例中可 如下面將提及,本發明提 成區域與源極/汲極區之間的 距離而大大的縮減。然而本發 夠低的電阻提供在源極/汲極 更特別是,例如1 X 1 〇 15至 一般用於不純物滲入之需要者 就是降低至5X1 013至IX 輻射等, (見圖1 金属接點 結構。 道形成區 相當的低 供高性能 電阻經由 明之益處 區中滲入 8X10 ,可減低 1 0 15 c 金屬覆層與矽反應 1 ( D ) ) ° 與連接1 2 1 3形 域與源極/汲極接 0 T F T,其通道形 實質上縮短期間的 尙不限於此。此足 不純物的量下降。 1 5 c m _ 2的劑量爲 —位元或各多,也 m 。甚至當滲入 ....................................................ί ...........................裝......................訂..............I 線 <請先W讀背面之注意事項再填寫本頁一 22 - j|'· 1,-= :1'- :n !ϊ· 751 A6 B6 五、發明説明(21 > 不純物的較低劑量時,亦可保證本發明中所得到之T F T 的改進特性。由簡單之計算可見到由本發明之應用滲入步 驟可縮短至十分之一。 另一優點爲,由導入不純物滲入 與源極/汲極區之間的疆界之破壊可 韌化或其他相似方法所活化的例子中 質大密度時的惡質化 接觸及相似之功能做 極/汲極區之間的活化不足。本發明 可有效的遏止一問題 甚 活性層 5 0 0 電阻。 大小在 Α的矽 c m的 之較短 可避免 接觸的 參 明,需 且,活 的厚度 A或更 然而, 1 0 Ω 化物層 範圍之 較薄的 期間內 其發生 不足步 考下列 知道, 性層可 減低至 低是很 本發明 至1 k ,因爲 內0 活性層 的存放 ,該連 階覆羞 眾多的 本發明 已被認爲是一嚴 爲一遮蔽,而導 做得較薄。在早 1 0 0 0 A或更 困難的,因爲高 中之T F T則無 Ω的薄板電阻可 其電阻小到落在 是有用的,不只 ,且漏電流及連 接失敗乃起因於 所產生。結果, 例子及附圖可更 之構成_並不限於 的低密度通道形成區 降低。在雜質爲雷射 ,特別是由於滲入雜 重的問題,因爲閘極 致在通道形成區及源 中低密度的滲入雜質 期技術的製程中,將 小,更特別是至 的源極/汲極之薄板 此限制。更特別是, 實現,例如一1 0 0 1 0 - 3 至 1 〇 - 5 Ω · .因爲其可在薄膜存放 接失敗(步驟破損) 閘極絕緣薄膜與閘極 可增進產品之產量。 加詳盡地說明了本發 下例中。 .....................................................{..........................裝......................1T...............{ Μ (請先閲讀背面之注意事項再填寫本頁一 木认采尺戊4川中囚囚家炸咯(CNS丨甲4觇格〖210X297公诠1 23 .二、 ·— ;·;; 33n751 五、發明説明(22 ) 範例.1 參考圖1 ,本發明 程說明於下。由在氧氣 的厚矽氧化物薄膜做爲 大小爲3 0 0 nmX4 1 0 0 nm)的基極氧 ,無論如何,可由使用 tetraethoxysi lane), °C之間韌化此產生之薄 然後,由電漿C V 放至3 0到5 0 0 n m 之間,而在承受溫度從 減低大氣對結晶之影響 生之結晶矽薄膜的型態 薄膜更存放在7 0到1 薄膜。 A6 B6 之實施例中用·於製造一T F T的製 0 0 n m 中 板 1 0 0 ( 0 n m X 作爲一大量生產的製程 E 0 S ( 0 至 6 5 0 中的濺射一1 0 0至3 〇 5 9基 —Corning 0 0 n m 或 化物薄膜。 C V D而分 及在溫度大 膜而形成基 D 及 L P C ,最好是介 5 5 0 至 6 。可步驟由 爲似島狀部 5 0 n m 由 大小爲1 解及儲放T 小爲4 5 0 極氧化薄膜 V D非晶之 於1 0 0至 0 0 *C 下 2 可雷射輻射 位 1 0 2。 濺射而做爲 矽薄膜被e 3 0 0. n m 4小時,可 而執行。產 一矽氧化物 一閘極絕緣 —含9 9%Aj?及l%Si的鋁薄膜由電子束的沈積 (deposition)可形成其厚度在2 0 0 nm至5 pm之間 ,且加以塑形而獲得閘極電極1 0 4 ,其與閘極絕緣薄膜 相接觸。施加電流於一電解質中此產生之閘極電極被正極 性的氧化。如此至少在閘極電極的一側中得到一5 0至 2 5 0 n m之厚的正極氧化物1 〇 5,且含有一閘極電極 的材料如圖1 ( A )所示。正極氧化物之執行狀況示於日 本專利申請He i — 4 — 3 0 2 2 0中(列檔日期爲
Γ、认乂尺用肀囚四家桴华(CNS丨甲4規格(210X297公犮I 24 .....................................................f ..........................裝......................訂................(琛. <請先閱讀背面之注意事項再填钌本頁) 2S2751 A6 B6
.ά済·t •δ-.Λ'ί.''^-^ητ.ι-πίί^^η..Λ. 4U 五、發明説明(23 ) 1992年1月21號)。 閘極電極至少含有二種材料的合金,且正極氧化物含 有至少該兩種材料中的一種。 經由移動矽氧化物薄膜1 0 3 (在閘極接點以下的部 位例外)及正極氧化物,矽半導體1 0 2的表面暴露出來 。經由使用一氫氟酸的蝕刻溶液的溼蝕刻或乾蝕刻矽氧化 物薄膜1 0 3可移除。 不純物導入似島狀之在每一TFT的矽薄膜中,藉著 使用閘極接觸部位做爲罩子的離子滲入程序以自準形式可 得到雜質區1 0 6 ,示於圖1 (B)中,在形成一 Ν Μ Ό S TFT的情況下由使用磷化氫(Ρ Η 3 )做爲 滲入氣體的磷植入可形成雜質區,且’由使用二溴化物( Β2Η6)做爲滲入氣體可得到PMOS TFT。滲入離 子在10至6OkeV的加速能量下執行。 —5至5 0 nm之鎢薄膜由濺射所沈稹而得到如圖1 (C)之結構。隨後,沉積的鎢薄膜允許經由一 Kr F激 之雷射的輻射而與矽反應/其操作波長爲2 4 8 nm而脈 衝寬度爲2 0 n s e c。因此得到兩個鋳矽化物區域 1 0 8,位於矽半導體雜質區(源極及汲極)且與之相接 觸,而在基板上提供N型或P型之導電。含有矽半導體的 活性區有一寅質上的本質導電或兩個矽半導體區的反向導 電型態提供於兩矽半導體TE之間。由操作能量密度在 2 0 0至4 0 OmJ/cirf能量密度的雷射一適當的雷射 處理可執行,較佳之能置密度介於2 5 0至3 0 OmJ/ ......................................................{ ..........................¾.......................可................{線 (請先閲讀背面之注意事項再填寫本页> 本试尺度適用中囚四家桴芈(CNS 1甲4規格(.21 () χ 2 9 7公诠I 25 2S2751 A6 B6 五、發明説明(24 ) cm1。由此輻射的雷射光束大部 很難用於矽雜質1S結晶度的恢復 驟中已被嚴重破壞。因爲鎢矽化 至1 Ο 0#Ω · cm之間,源極 區域1 〇 8及在區域1 0 8下的 / c rrf或更低。當然雜質區可由 當離子植入後)而移去可惡質之 經過雷射照射而仍然未產生 移除,示於圖1 (E)中。鋳可 乃經由承受一碳氟化物氣體的蝕 最後,由CVD —矽氧化物 η τη,而在產生的結構之整個表 1 0 9。在貫穿用於TFT之源 與接點1 1 0及1 1 1的連接形 TFT結構。甚至溫度大小在2 可執行而活化雜質區。 份爲鎢薄 ,此在先 物之髦阻 及閘極區 雜質區) 一雷射照 膜所吸收,因此 前之雜子滲入步 相當低,在3 〇 域的薄層電阻( 被發現爲1 Ο Ω 射或熱韌化等( 效果。 反應的鎢 以鶴六氣 刻。 薄膜沉稹至厚度3 0 0 面上提供一層間絕緣體 極/汲極的接觸洞後,鋁 成。依此樣式,完成一 0 0至4 0 0 °C的氫韌化 薄膜可由蝕刻而 化物而除去,此 ............................」............·I ..........................裝.......................玎................(線 (請先W讀背面之注意事項再蜞寫本頁} 範例 ill· •ir- 參考圖2 ,本發明中之一實施例用於製造TFT的製 程說明於下。一基極氧化薄層2 0 2,一似島狀半導體區 域’ ·及功能爲閘極氧化物薄膜20 4的矽氧化物薄膜序列 地形成於Corning 7 0 5 9基板上,其樣式如例1.中所示 。然後,一閘極接點由鋁薄膜形成,厚度介於2 0 0 nm 至5之間。如示於圇2 (A)中者,由使用閘極接點 26 .V: 2327B1 A6 B6 祁 -it il 五、發明説明(25 ) 做爲罩子注入雜質形成一雜質區2 0 3。 一正極氧化物圍繞著閘極接點而形成(也就是位於聞 極接點的上表面或側邊),此由使用範例1中相同樣式的 正極氧化而達成。需知,無論如何,相較於例1中的例子 ,雜質區遠深入正極氧化物的內部 '隨後,由移動除了閘 極接點下的矽氧化物薄膜,雜質區的表面可暴露出來。此 產生之結構示於圖2 (B)中。在至下一步驟之前,必需 執行雷射照或熱韌化以移除破壞,雜質區已爲前面之雜子 滲入而接收以得到結晶。 —5至5 0 n m之鉬薄_膜2 0 7由濺射而沉積,得到 圖2 (C)中之結構。隨後沉積的鉬薄膜允許經由一 Kr F激元雷射照射而與矽反應,雷射操作波長爲2 4 8 nm,而脈衝寬度爲2 0 n s e c。因此在雜質區(源極 /汲極)得到鉬矽化物。 經雷射照射而仍然未產生反應的鎢薄膜可由蝕刻而移 除,如圖2 (E)中所示者。最後由CVD —矽氧化物薄 膜沉稹至厚度3 0 0 n m,而在產生的整個結構之表面上 提供了 一層間絕緣體2 0 9。在貫穿用於TFT之源極/ 汲極的接觸洞之後,鋁與接點210及211的連接形成 。依此樣式,完成一 TFT結構。 範例 參考圖3 ,本發明中之一實施例用於製造TFT的製 程說明於下。參考圖3 (A),一基極氧化薄膜3 0 1 , 人t'k尺丨1中四丨mC.N’S丨甲4枞格(210x 297公垃ί 27 - .....................................................(..........................裝......................訂................f 線 t請先Mii背面之注意事項再填寫本頁> ο «I ο 51 Α6 Β6 五、發明説明(26 ) 一似島狀半島體區域3 0 2 ,及功能爲閘極氧化薄膜 3 0 3的矽氧化物薄膜,及厚度介於2 0 Onm至5 //m 由鋁薄膜形成的閘極接點3 0 4序列地形成於Corning 7 0 5 9之基板上,其樣式如例1中所示。然後一正極氧 化物3 0 5由同於例1之程序的正極氧化形成於閘極接點 的周圍(側邊及上表面)。 然後矽氧化物薄膜3 0 3被移走,在接觸點以下的部 位則沒有,由濺射沉積了 一 5至5 0 n m厚度的薄膜 3 0 6 ,得到圖3 ( B )所示的結構。經由離子滲入通過 鉑薄膜以導入雜質,而得到雜質區307如圖3 (C)中 所示者。隨後沉積的鉑薄膜由一 K r F激元雷射照射而與 效產生反應,操作的雷射波長爲2 4 8 nm,脈衝寬度 2 0 n s e c ,如此可得到一鉑矽化物區域3 0 8 ,其位 於雜質區(源極/汲極)。 經雷射照射而仍未反應的鉑薄膜.可經蝕刻而移去,如 圖3 (E)中所示者,最後經由cvd沉積一矽氧化物薄 膜至其厚度爲3 0 0 nm,且在此產生之整體結構的表面 上提供了 一層間絕緣體3 0 9。貫穿了用於TFT之源極 /汲極的接觸涧以後,鋁與接點310及311完成連接 。依此樣式完成了 一T F T的結構。 範例4 參考圖4 ,本發明中之一實施例用於製造τ F T的製 程說明於下。參考圖4 (A),一基極氧化薄膜4 0 1 , ....................................................《...........................裝......................訂..............《線 (請先閲讀背面之注意事項再填衮本頁一 尺/li.U中β囚家蜞準(CNS丨甲4規格ί 210x 297公犮1 28 - 2S2751 A6 'B6 五 、發明説明(27 ) 一 似 島 狀 半 島 體 區 域 4 0 2 9 及 功 能 爲 閘 極 氧 化 薄 膜 4 0 3 的 矽 氧 化 物 薄 膜 » 及 厚 度 介 於 2 0 0 η m 至 5 μ m 由 鋁 薄 膜 形 成 的 閘 極 接 點 4 0 4 序 列 地 形 成 於 Co r η i η g 7 0 5 9 之 基 板 4 0 0 上 9 其 樣 式 如 例 1 中 所 示 0 然 後 — 正 極 氧 化 物 4 0 5 由 同 於 例 1 之 程 序 的 正 極 氧 化 形 成 於 閘 極 接 點 的 周 圍 ( 側 邊 及 上 表 面 ) 〇 然 後 矽 氧 化 物 薄 膜 4 0 3 被 移 走 J 在 接 觸 點 以 下 的 部 位 則 沒 有 5 由 濺 射 沉 積 了 一 5 至 5 0 η m 厚 度 的 鈦 薄 膜 4 0 6 5 得 到 圖 4 ( Β ) 所 示 的 結 構 〇 隨 後 沉 積 的 鉑 薄 膜 由 一 K r F 激 元 雷 射 照 射 而 與 效 產 生 反 應 9 操 作 的 雷 射 波 長 爲 2 4 8 Π ΓΏ 脈 衝 寬 度 2 0 η S e C , 如 此 可 得 到 一 秦白 矽 化 物 區 域 4 0 8 0 經 雷 射 照 射 而 仍 未 反 應 的 欽 薄 膜 可 經 蝕 刻 而 移 去 如 圖 4 ( D ) 中 所 示 者 〇 下 一 步 驟 爲 以 白 準 方 式 應 用 閘 極 接 點 部 位 做 爲 罩 子 J 導 入 雜 質 9 在 欽 矽 化 物 4 0 7 形 成 雜 質 區 4 0 8 最 後 經 由 C V D 沉 積 —· 矽 氧 化 物 薄 膜 至 其 厚 度 爲 3 0 0 η ΓΏ 如 圖 4 ( E ) 所 示 9 且 在 此 產 生 之 整 體 結 構 的 表 面 上 提 供 了 — 層 間 絕 緣 體 4 0 9 〇 貫 穿 了 用 於 T F T 之 源 極 / 汲 極 的 接 觸 洞 以 後 9 鋁 與 接 點 4 1 0 及 4 1 1 完 成 連 接 〇 依 此 樣 式 兀 成 了 — T F T 0 範 例 5 參 考 圖 5 所 示 之 序 列 製 造 步 驟 由 本 發 明 之 製 程 用 一 製 造 — N 通 道 的 Τ F Τ ( Ν Τ F Τ ) 製 程 說 明 如 下 〇 當 然 各钗‘:!<尺度4;(1中囚因本蜞苹((^3|肀4规格丨21()父297公垃丨 -2'9 · c 751 A6 B6 五、發明説明(28 ) ,由簡單修改法(只需在源極 即可得到一 P通道TFT (P 參考矽半導體的情況,但是其 本實施例中的T F N可作爲用 或至影像感測器或其他積體電 本例中,使用一玻璃基板 的矽氧化物 玻璃基板1 A的非晶矽 限制,端視 結晶矽薄膜 改變例子。 非晶矽 持續2 4小 如照射一雷 的型態用於 域作爲對等 區及波道形 經由濺 由電漿C V 一沉積一閛 /汲極中 TFT) 他種類的 於液晶顯 路的像素 1 1。沉 1 2 ,此 C V D沉 使用P 。雖然 半導體 示裝置 之用。 型半導體, 本例中特別 仍能使用。 或周邊電路 薄膜作於基極薄膜 1的表面。由電發 薄膜。薄膜沉積法及薄膜厚 不同的實施例而定。甚至一 及聚結晶矽薄膜)可用於作 稹一厚2 0 0 〇 A 乃經由濺射而位於 積一厚度1 0 0 ' 0 度並沒有特別加以 結晶矽薄膜(如微 爲對非晶矽薄膜的 薄膜結 時此結 射光或 隔離元 於似島 成區。 射沉積 D使用 極用的 ,特別 晶後得到結 晶處理可很 强光可作爲 件且建立活 狀半導體區 了一厚 1 0 晶矽薄膜。由加熱6 0 0 °C 容易的執行,然而其他方法 一種不同的方法。然後薄膜 性層區域。在此處活性層區 域,此區中存在源極/汲極 .....................................................f ..........................裝......................π...............媒 (請先閲讀背面之注意事項再蜞窩本頁) 8 0 0 0 A 的鋁薄膜約佔矽的 屬之矽化物 ο 〇A的厚矽氧化薄膜。經 —有積矽烷(如TEOS )及氧。然後 度6 0 0 〇 A沉積至 的6 0 〇 〇 A。因此所沉稍 %。閘極接點可基於矽,金 鋁薄膜從厚 是在本例中 0 . 1 至 2 ,或一層矽及金屬 —30 I'h i;·
·*: •fK Γ751 Α6 Β6 五、發明説明(29 ) 此得到的鋁薄膜加以曬版而得到閘 極接點15的表面經正極氧化而形成一 極氧化物受到含有1 %至5 %之酒石酸 響。由此得到本例中側邊之厚度2 0 0 ,所以用此厚度之薄膜在隨後之雜質離 分支閘極區。此產生之結構示於圖5 ( 沉積的結晶矽薄膜作爲一活性層, N型導體傳至結晶矽薄膜1 3中。依此 接點15及周圍氧化物層16作爲罩子 汲極區域1 7及1 9,和通道型形成區 型成。執行雷射韌化而啓動滲入之磷雜 此膜之結晶化已滲入過程中已損害。經 紅外光可執行韌化。另外,一已知之加 應用。然而最佳及最常使用的韌化過程 也就光波長爲1. 2#m者),因爲紅 矽半導體吸收而毋需考慮加熱玻璃基板 時間之縮短,可防止玻璃基板熱上升。 ,磷擴散而進入通道形成區至一定之範 18及源極/汲極區17和19的疆介 外側而移得較靠近於通道形成區。 然後,沉稹矽氧化物薄膜厚度從2 ,在本地中特別爲9 0 0 0A。此過程 由使用TE 0 S及氧的電漿可沈積氧化 極接點15上部位上產生的矽氧化物示
極接點1 5 氧化層1 6 的乙烯乙二 〇 A的氧化 子的注入後 A )中。 被滲入磷離 樣式,由應 (mask), 1 8依自準 質及韌化矽 由使用一燈 熱韌化過程 爲應用一紅 外光可選擇 。甚且,經 因爲在韌化 圍,通道形 從氧化物層 ο ο ο A 至 乃經由濺射 物薄膜2 0 於圖5 ( B 。鋁閘 。該正 醇的影 物薄膜 得到一 子,將 用間極 源極/ 形式而 薄膜, 而輻射 可加以 外光( 性地爲 由照射 過程中 成區 1 6的 2 // m 達成。 。於閘 )中, ......................................................f ..........................装......................•可...............{.^. (請先閲讀背面之注意事項再填寫本頁) 31 - V ί!''亦.ι»-^ίί·)Γ-Α“工:π·ί)ν,:5:ν·ίΓ..:·).κ 2S2751 A6 B6 五、發明説明(30 ) 此閘極接點有大的步階差(step difference)。然而, • . 此依品質而顯示且視矽氧化物薄膜2 0的步階覆蓋及薄膜 厚度而定。 此產生之矽氧化物薄膜然後承受一已熟知的不等向飽 刻,例如一 R I E (反應離子蝕刻)處理。因爲高度爲 9 0 0 0 A之閘極接點側邊的厚度約爲薄膜厚度的兩倍( 也就是矽氧化物薄膜9QQ.0A),此殘餘之矽氧化物其 外形成圖中之虛線所示。矽氧化物絕緣體薄膜1 4加以連 續蝕刻而暴露源極/汲極區1 7及1 9。在結晶化矽薄膜 1 3的邊緣部位可發現一步階,其型態爲一活性層。然而 因爲步階之高度僅約1 0 0 0A,實質上沒有矽氧化物薄 膜2 0遺留於此部位。在圖5中的實施例,矽氧化物仍然 爲一虛線2 1所表示之外廓,因爲矽氧化物薄膜2 0外形 之遺留者如圖5 ( B )所示。然而如果將沉積之矽氧化物 薄膜,其外形反應閘極接點的形狀(爲矩形突起),虛線 所示之外形爲矩形或角形。 因此,約爲矩形的矽氧化物可得到。本實施例中三角 型的矽氧化物之寬度約爲3 0 0 0A,但實際上,寬度由 矽氧化物薄膜2 0及蝕刻狀況而定,且更加以考慮閘極接 點1 5的高度(含氧化物層1 5 )。 然後,沉積一 T i及T i S2薄膜且承受熱韌化而得 到T i之矽化物2 8。 在本例中,由濺射,Ti薄膜沉積至厚度5 0 0A, 且一般其沉積的厚度介於1 〇 〇至1 〇 〇 0A之間。此產 -ΜΛ A 尺遴川中 a 因家 丨 CN'S 丨 T 4规}ί·I 210X 297公垃 I - 32 * ....................................................-C ...........................裝......................訂..............{ 線 (請先閲讀背面之注意事項再填寫本頁~ 32751 A6 _ B6 五、發明説明(31 ) 生之薄膜在4 5 0°C韌化而得矽化物層2 8。此韌化可受 使用一紅外線的燈光韌化影響。燈光韌化(lamp annea卜 i ng )之影響使得輻射表面可加熱至6 0 0到1 0 0 〇 °C 的範圍。如果韌化在6 0 0 0 °C下受到影響,其期間爲幾 分鐘,如果韌化在1 0 0 0 °C下受到影響,其期間爲幾秒 鐘。在本例中,沉積後的熱韌化,鈦薄膜於4 5 0 °C下受 影響,乃因閘極接點爲鋁所製成。然而,如果含矽的閘極 接點做爲主元件被使用時,溫度不低於5 0 0 °C的韌化較 佳。 然後,使用一蝕刻溶液其含有過氧化氫,氨爲水,比 例爲.5 : 2 : 2 ,將鈦薄膜加以触刻。未蝕刻之鈦矽化.物 層2 8由照射一雷射光束加以韌化,此光束之輸出能量介 於 2 0 0 至 4 0 OmJ/crrf 間。 如此,鈦矽化物2 8形成爲源極/汲極區之表面,且 更形成一源極/汲極接點2 9及3 0則得到圖5 ( D )之 N T F T 〇 較好之設計爲源極/汲·極接點2 9及3 0爲Ti氮/ 鋁雙層薄膜所形成(含有一鈦氮化物基極薄膜及鋁薄膜) 。依此樣式,一極好的接觸可達成,乃因源極/汲極表面 由鈦矽化物所形成。 此得到之NTFT包含一三角形矽氧化物2 2 ,其建 立了源極/汲極區的接點部位,且以自準方式接觸。甚且 ,接點部位位置之設定可不考慮玻璃基板11之收縮。甚 且,接點位置之設立可很靠近通道形成區。更好的是由併
.....................................................(..........................裝......................訂................f 線 (請先閲讀背面之注意事項再埸寫本頁I 木试ik尺.¾ a m中a a Y ts準(CNS丨肀4枞格12 ID X 297公垃I 33 -":r''"'i, 〔.•"-":^工消^·-- A6 B6 五、發明説明(32 ) 入矽化層2 8,可降低源極/汲極區的薄層電阻。依此樣 式,可得到高性能之T F T。另外用於建立源極/汲極接 點的貫穿閘極絕緣體的步驟可省略,與此步驟有關的問題 可加以排除。 本實施例更深的好處爲正極氧化鋁氧化物(A 2〇3 )及閘極接點1 5之側邊的矽氧化物(S i 〇2 )的出現 。介於閘極接點及源極/汲極接等之間的寄生電容可降低 ° -* 範例6 參考圖6 ,本發明之實施例中製造N通道TFN ( NTFT)的製程將說明於下。圖6中之指示同於圖5中 者,其製造方法同於例5。 首先,經由濺射在玻璃基板上沉積一厚2 Ο Ο 0A的 厚矽氧化物薄膜。然後由電漿CVD,沉積一厚1 〇 〇 〇 A的非晶矽薄膜。在6 0 0 °C下2 4小時得到的矽氧化物 薄膜加以熱韌化,用於結晶化,而得到一結晶矽薄膜。 沉積一6 Ο Ο 0A厚之鉛薄膜,且承受似於例5之程 序,以得到一鋁閘極接點1 5,其表面有一 2 Ο Ο 0A厚 的鋁氧化層1 6。經由蝕刻閘極絕緣體薄膜1 4被移除, 而得到圖6 ( A )中的結構(閘極接點除外)。由磷離子 的植入,源極/汲極區17及19和通道形成區18以自 我對齊樣式形成。在移除矽氧化物閘極絕緣體薄膜1 4之 前離子注入步驟可受到影響。由雷射照射,燈加熱或熱韌 .....................................................(..........................^......................π................^ ^ (請先闓讀背面之注意事項再填寫本頁) 衣纸氽尺戊i.4叫中囚a孓丨$準〖CN’S I甲4规格1.210 X 297公垃1 34 23^751 A6 B6
χί|»,卜 k η tj 工 :.'i :·.- I S »K T I 五、發明説明(33 ) 化,源極/汲極區可活化。 由濺射沉稹一厚度6 Ο Ο 0A的矽氧化物薄膜2 0。 且依例5中相同的方法加以蝕刻,得一三角形矽氧化物 2 2 ,以2 1所指示的部位。 鈦薄膜2 7沉積至厚度5 Ο Ο A然後在.4 5 0 r下熱 韌化,由伴隨著例5中所示的過程選擇蝕刻移除鈦薄膜 2 7。由更進一步照射雷射光束去薄膜,可形成鈦之矽化 物層2 8。在形成對應用於源極/汲極接點2 8及3 0的 鋁接點2 9後一 NTFT完成。 本實施例中的NTFT,由唯一結構中提供,影響似 於圖5中TF T上所獲得者。因爲三角型矽氧化物的寬度 2 5可降低至約3 0 0 QA,不只介於源極/汲極區1 7 及1 9和源極/汲極接點2 8及3 0之間有一較好的接觸 ,且源極/汲極區的接點部位之形成可儘可能的靠近通道 形成區1 8。結果可完成.一高性能TFT。 部位2 5的大小視矽氧化物薄膜2 0的薄膜厚度,矽 氧化物薄膜2 0的蝕刻狀況,及包含氧化物層1 6的閘極 接點1 5的高度而定。 因爲貫穿源極/汲極區域的步驟可消除,基本上與此 步驟相關的問題可排除。 範例7 參考圖7 ,本發明之實施例中一種製造T F T的程序 將說明於下。本例之特徵爲本發明中之T F T的源極/汲 ......................................................f ..........................I......................玎................(.^ <請先閲讀背面之注意事項再填寫本頁) 35 - 232751 A6 B6 五、發明説明(34 ) {請先閱讀背面之注意事項再場寫本頁} 極接點乃由一相似於一早期技術的程序所形成,但本例中 在源極/汲極的表面形成一矽化物層,減低了源極/汲極 區8 6及8 8的薄層電阻。 首先,經由濺射在一玻璃基板上沉積一厚度1 〇 〇 〇 A的矽氧化物薄膜做爲基極薄膜。然後,經由CVD沉積 —厚1 Ο Ο 0A的非晶矽薄膜8 2。在6 0 0 °C下經過 4 8小時所獲得之非晶矽薄膜加以熱韌化以用於結晶,且 承受一元件隔離而形成一活性層。 經由濺射沉積一 1 Ο Ο 0A厚的矽氧化物薄膜8 3作 爲閘極絕緣體薄膜。然後含1 %矽的鋁薄膜沉稹至 6 〇 〇 〇A之厚度,由曬版而給予閘極接點8 4。然後經 由正極氧化形成厚2 Ο Ο 0A的氧化物層8 5。由注入磷 離子,源極/汲極區8 6及8 8產生N型導電,且一波道 形成區以一自準方式形成。因此得到源極/汲極區8 6及 88,和通道形成區87。 由照射一雷射光束或紅外光束,源極/汲極區被啓動 。此產生的矽氧化物薄膜8 3被移去,且經由濺射,形成 —鈦薄膜8 9至厚度5 Ο 0A。經韌化形成鈦矽化物層 9 0 ,因此在4 5 0 °C沉積鈦矽化物層。經由如例5中說 f 明的選擇蝕刻除去鈦薄膜。_此產生之結構更經由雷射照射 «1' I而韌化。 (·) ! —層間絕緣體9 1從矽氧化物中形成且承受一般之曬 I 版步驟形成源極/汲極區9 2及9 3。由採用本發明之構 -il. J 造。一個不受源極/汲極區之薄層電阻所影響的TFT可 本认乐尺度迖用中囚闽··iUMWCMSi'fM规格丨210X.297公垃I - 36 - 2Z2751 A6 .B6 k 工 消 TFT 下。 首 1 0 0 經由C °c下經 結晶5 7 0 .3 五、發明説明(35 ) 得到。也就是本發明實施例中的TFT含源極/汲極接點 9 2及9 3,其距通道形成區一距離9 4,但由於矽化物 層9 0的出現,源極/汲極區的薄層電阻被降低。甚且距 離9 4的採用可有一彈性。此允許耦合的罩子可導電,亦 允許在往後慣穿層間絕緣體91的步驟用於形成源極/汲 極區。亦可看出由裝置程序步驟的觀點本發明中的架構是 有利的。 在貫穿一點至閘極接點時同時接點洞的貫穿連接至源 極/汲極區,由蝕刻溶濟(一緩衝氫氟酸)源極/汲極區 域上表面修訂的問題在早期製造程序中已出現。在與實施 例的製程中,因爲源極/汲極區上表面的矽化物層依然未 被緩衝氫氟酸所蝕刻,故上述之問題可加以排除。 範例 參考圖8 ,由本發明之實施例中在一互補結構中製造 含有N通道TFT (NTFT)的互補TFT (C/ )及P通道TFT (P/TFT)的製程將說明如 先,經由濺射在一玻璃基板7 0 0上沉稹一厚度 0 A的矽氧化物薄膜做爲基極薄膜7 0 1。然後, VD沉積一厚1 Ο Ο 0A的非晶矽薄膜。在6 0 0 過4 8小時所獲得之非晶矽薄膜加以熱韌化以用於 且承受一元件隔離而形成一結晶活性層7 0 2及 .....................................................f ..........................裝......................訂................f 線 ~請先閲讀背面之注意事項再蜞寫本頁) 木抆氽义度a川中a a家櫺芈(CN’S)甲4规格1210 X 297公紱I 37 23D751 A6 ____B6_ 五、發明説明(36 > (請先閲讀背面之注意事項再埸寫本頁j 經由濺射沉積一 1 Ο Ο 0A厚的矽氧化物薄膜7 0 4 作爲閘極絕緣體薄膜。然後含1 %矽的鋁薄膜沉積至 6 Ο Ο 0A之厚度,由曬版而給予閘極接點7 0 5及 7 0 7。然後經由正極氧化形成厚2 Ο Ο 0A的氧化物層 7 0 6及7 0 8。由注入硼離子,源極/汲極區7 0 9及 7 1 1產生P型導電,另外注入磷離子至其他活性層 7 0 3 ,使源極/汲區7 1 2及7 1 4成爲N型導電,而 一通道形成區7 1 3以自準方式形成。如果此步驟中毋,需 注入離子,則在該區覆蓋一電阻。 由照射一雷射光束或紅外光束,源極/汲極區被活化 。此產生的矽氧化物薄膜7 0 4被移去,且在相似於例5 的狀況之下,沉積一鈦薄膜。由韌化此沉積的鈦薄膜,可 形成一鈦矽化物層7 1 6 。經由如例5中說明的選擇蝕刻 除去鈦薄膜。此產生之結構·更經由雷射照射而韌化。依此 方式,得到一鈦矽化物層7 1 6。 一層間絕緣體717從矽氧化物中形成且承受一般之 曬版步驟形成源極/汲極區718及719用於PTFT ,同樣7 2 0及7 2 1用於NTFT。由採用本發明之構 造。一個不受源極/汲極區之薄層電阻所影響的N T F T 可得到。也就是本發明實施例中的N T F T含源極/汲極 接點7 2 0及7 2 1 ,其距通道形成區一距離7 2 2,但 由於矽化物層716的出現,源極/汲極區的薄層電阻被 降低。甚且距離7 2 2的採用可有一彈性。此允許耦合的 罩子可導電,亦允許在往後憤穿層間絕緣體7 1 7的步驟 -38 - 3^751 A6 _.. _B6 五、發明説明(37 ) 用於形成源極/汲極區。亦可看出由裝置程序步驟的觀點 本發明中的架構是有利的,且在貫穿步驟中,源極/汲極 區的表面可免於修改或蝕刻。. 在上述例5至8所說明的結構中,鋁被作爲閘極接點 ,且由正極氧化,一氧化物層繞著閘極接點而形成。然而 ,閘極接點可含有矽或金屬作爲主要元件。否則其可由一 層的半導體及金屬,或金屬及半導體的矽化物而形成。更 特別地,金屬如鈦,鉻,及鉅和矽的接點,或含該類金屬 之矽化物的接點可被和另一層的該類物質或S i — W, S i — Mo及s i — Aj?的矽化物做爲閘極接點。 範例9
ί1^!ίΓ·'1,-;:ί!ίΐ,''τ:·ι,·,-:?,·,';·ν:";ί';ί·::,U {請先閱讀背面之注意事項再蜞寫本頁) 參'考圖1 0 ,本發明之實施例中用於製程TFT的製 程說明於下。經由在氧氣環境下的濺射,沉積一厚度介於 1 0 0至3 0 Onm的矽氧化物薄膜1 1 0 2 ,做爲在 Corning 7 0 5 9 基板 1 1 0 1 (大小於 3 0 0 nmX 4 0 0 nm或大小爲1 0 0 nmX 1 0 0 nm)的基極氧 化物薄膜。然而,做爲適於大量生產的製程,可經由應.用 電漿CVD及溫度範圍在4 5 0 °C至_6 5 0 °C下熱韌化該 薄膜而分解及沉積T E 0 S ( tetraethoxysilane),可 形成基極氧化物薄膜。 然後經雷射CVD或LPCVD,可沉積非晶矽薄膜 到達厚度在3 0至5 0 〇 nm之間,較佳者爲5 0至 1 0 Onm。且允許於5 5 0 °C至6 0 0 °C的溫度,在減 木+¾ ‘玉尺度m中a a家棵準(CHS)甲4規格(210X 297公犮> -39 - A6 .. B6 . · 五、發明説明(38 ) 低之大氣壓力立持績放2 4小時以影響結晶化。此步驟可 由雷射照射執行。對此產生之結晶矽薄膜加以曬版而給予 島狀部位。經由濺射,一矽氧化物薄膜被沉積至厚度7 〇 到1 5 0 n m間。 一含9 9 %鋁及1 %矽的鋁薄膜由電子束沉稹,加以 形成,其厚度在2 0 Onm至5#m間,且加以曬版而得 到閘極接點1 1 0 6。在電解液中施加電流,此產生之閘 極接點被正極氧化。如此,得到5 0至2 5 0 nm厚度之 正極氧化物1 1 0 7。該正極氧化物的性能刊載於日本專 利申請He i — 4 — 3 0 2 2 0中(列檔日期1 9 9 2年 1月2 1號)。 由使用閘極接點部位(也就是,閘極接點及正極氧化 物薄膜)做爲罩子而得到源極/汲極區(雜質區) 1 1 0 3 (見圖1 Ο (A))的離子滲入程序中,雜質依 自準形式,導入每一 TF T之似島狀矽薄膜中。在形成一 N Μ 0 S TFT的情況下,由使用三氫化磷(ΡΗ3 ) 作用滲入氣體的注入磷過程中雜質區可形成,在應用乙硼 烷(Β2Η6)作爲滲入氣體而得到PMOS TFT的例 子中,由注入硼以得到雜質區。滲入離子的動作在加速能 量從1 0至9 OkeV,及離子劑量在2X1 014至8X 1 〇_14cm_2 下執行。 由電漿CVD,沉積一矽氧化物薄膜至厚度4 0 0 n m到1 . 5 μ m之間,例如厚度9 0 0 n m。 然後,應用一已知的非等向性蝕刻,例如R I E處理
尽纸侬又/1 i.:i川中a a家掙CN,S)甲4規格1210x297公垃I _ 40 - ......................................................^ ..........................裝......................-訂................(.^. {請先閱讀背面之注意事项再填寫本頁) 經濟部-5- *ii^v.-('Ju 工:νϊ';ϊ·;>·ί-'·.Γ··Ι·::7-κ A6 B6 五、發明説明(39 ) ,此產生的矽氧化物薄膜接受蝕刻。高度9 0 0 nm的閘 極接點1 1 〇 6的側邊之厚度在本例中約爲薄膜厚度的兩 倍(也就是矽氧化物薄膜之薄膜厚度9 0 0 nm)。矽氧 化物閘極絕緣體薄膜1 1 〇 5提供,露出的源極/汲極區 1 1 0 3。在上述之步驟之後,一三角型絕緣體產生於閘 極接點的側邊,見圖1 0 ( C )。 經過濺射,沉積一厚度在5至5 0 nm的鎢薄膜,而 得到圖1 0 ( D )的結構。隨後由照射一 K r F激元雷射 沉積的鎢薄膜與矽產生反應,雷射之操作波長在2 4 8 nm,脈衝寬度爲2 0 n s e c。因此在雜質區(源極/ 汲極),得到一鎢矽化物區1 1 1 1。在能量密度從 2 0 0至4 0 OmJ/cm2下操作雷射,可執行適當的雷 射處理,較適的雷射密度在2 5 0至3 0 OmJ/crrf。 由照射之雷射光束大部份爲鎢薄膜所吸收,因此很難用於 矽中雜質區結晶化的恢復,此處之矽爲在前面離子滲入步 驟中遭受到嚴重破壞者,然而,因爲在3 0至1 〇 • c m中鋳之矽化物電阻很低,實質源極及汲極區(區域 1 1 0 8及區域1 1 0 8下的雜質區〉的薄板電阻爲1 〇 Ω/crrf或更低,當然,一當離子注入步驟之後,將雜質 區承受雷射照射或熱韌化可避免質的惡化。 經由雷射照射之後而仍未產生反應的鎢薄膜可經由蝕 刻而只遺留鎢之矽化物,圖1 0 ( E )中所示者。例如當 鎢之六氟化物氣體在碳氟化合物之環境下承受蝕刻反應, 則可將鎢移除。 本π乐尺度迖用中a囚家棵準(CNS)甲4規格(210x297公釐丨 _ <4 1 — ....................................................~ ...........................裝......................訂..............-C 線 <請先閲讀背面之注意事項再蜞寫本頁} 木认采尺度遇川中a囚家慄準(CMS丨甲4规格·( 210x297公垃> 23?75i A6 _____B6 五、發明説明(40 ) 最後,經由C V D,沉積矽氧化物薄膜至厚度3 Ο Ο n m,而在此產生之結構的整個表面提供一層間絕綠體 1 1 1 2。在貫穿用於TFT的源極/汲極的接觸涧後, 形成了鋁與接點1113的連接。依此樣式,依結構完成 , 爲一TFT。而且,溫度大小在2 0 0至4 0 0 °C的氫韌 化可韌行而活化雜質區。 範例1 0 參考圖11 ,本發明之實施例中用於製造TFT的程 序說明於下。一基極氧化薄膜1 2 0 2 ,一似島狀之半導 體區,以功能爲閘極氧化物薄膜1 2 0 5的矽氧化物薄膜 ,及一做爲閘極接點1 2 0 6厚度從2 0 0 nm至5 的鋁薄膜於Corning 7 0 5 9基板1 2 Ο 1上形成,實質 上依上面例9之樣式。然後經由芷極氧化依例9中的程序 在閘極接點的周圍(側邊及上表面)形成一正極氧化物 1 2 0 7。應用以閘極接點做爲罩子的離子滲入,在劑量 爲1 X 1 0 14至5 X 1 0 14cm·1 2 3之下由注入雜質而形成 雜質區。 隨後,經由輻射一 K r F激元之雷射操作滲入之雜質 il I 可被活化,雷射操作波.長爲2 4 8 nm及脈衝寬度2 0 央: 113 6(:。由操作能量密度在2 0 0至4 0〇111:[/£:1^ ......................................................ί ..........................裝......................訂...............ί 線 t請先閲^背面之注意事項再螇寫本頁) 1 的雷射,可發現一適當的雷射處理,較佳之設計爲雷射密 2 $ . 3 <:_ 度在2 5 0至3 0 0 m J / c m3之間。如此可得到圖1 1 ( A )中的結構。 -42 - 23Π751 A6 B6 五、發明説明(41 ) 如輻射使用燈的紅外光,可執行活化,此亦可使用一 已知的加熱韌化程序。最佳且最有用的活化程序爲使用一 紅外光(也就是光波長1. 2nm),因爲紅外光可爲矽 半導體選擇性的吸收,而毋需考慮加熱玻璃基板。更甚者 由縮短輻射的時間,玻璃基板之.加熱可防止。在上述的活 化步驟之後,例如,當只蝕刻矽氧化物閘極絕緣體薄膜 1 2 0 5時,因爲正極氧化物可不被蝕刻,CF4氣體可 做爲蝕刻氣體。經由電漿CVD,隨後沉積矽氧化物薄膜 1208至厚度400nm到1. 5"m之間。 由同於例9中的非等向性蝕刻,一矽氧化物的三角型 絕緣體1 2 0 9形成於閘極接點的側邊。由示於圖1 1 ( C)中的濺射,形成了厚度爲5至5 0 nm的鈦薄膜。該 鈦薄膜被加熱,溫度範圍爲2 5 0至6 5 0 °C,而允許鈦 與矽產生反應,而在雜質區(源極/汲極)的絕緣基板( 含基極氧化物薄膜1 2 0 2 )的表面形成一鈦矽化物區 1211。此步驟最好在閘極接點及其他類似物並不產生 突起的溫度下執行。 在單晶半導體基板的I C情況下,在矽化物區中需要 對及基板提供一個連接。然而因爲本發明在一絕緣基 板上使用一薄的薄膜I C,該矽化物可避免直接與玻璃基 板(絕緣基板)接觸。因此’形成矽化物可簡單達成。 本發明的韌化由受使用紅外光的燈韌化(丨amp anneal i n g ) 所影響 。燈 韌化之 影響爲 使用輻 射表面 加熱到 6 0 0至1 0 0 〇 °C的範圍。如果韌化在6 0 0 °C下受影 .....................................................1 ...........................裝......................#...............\ ^ {請先閲讀背面之注意事項再塡寫本頁) -43 f'j
Cv A6 B6 五、發明説明(42 ) 響,該期間持績幾分鐘。如果韌 度中受影響,該期間持續幾秒鐘 點乃應用鋁製成,沉積鈦薄膜的 溫度下受影響。然而,如果包含 使用,溫度7 0 0 °C或較高的韌 然後應用蝕刻溶液蝕刻鈦薄 5 : 2 : 2的過氧化氫,氨,及 仍未被蝕刻。最後,如圖1 1 ( 化物薄膜沉積至3 0 0 nm,在 生一層間絕緣體1 2 1 2。在貫 極的接點洞之後,執行鋁與接點 式,得到一完全的TFT。 範例 參考圖1 3 ,用於製造一主動矩陣(其對液晶顯示器 之基板加以定址)的程序說明於下。’ 參考圖1 3 ( A ),一功能做爲閘極氧化物薄膜 -Jl*. 久·] il 工 消 -二、 .·!· 4 的1 0 0 0 〇C溫 中,因爲閘極接 5 0 °C或較低的 接點做爲主元件 液含混合比例爲 化物層1 2 1 1 ,由C V D鈦氧 果的整個表面產 F T之源極/汲 的連接。依此樣 化在較高 。在本例 熱韌在6 矽的閘極 化較佳。 膜,該溶 水。纟太石夕 E )所示 產生的結 穿用於T 12 13 <請先閲讀背面之注意事项再場寫本頁j 1 4 0 5的矽氧化物薄膜在Corning 7 0 5 9基板 1 4 0 5上形成,其形成方式同於上述例9中所述者。且 更形成一做爲閘極接點1 4 0 7 ,厚度從介於2 0 0 nm 至5 v m的鋁薄膜,在其相同層上有一連接(第一層連接 )1 4 0 7。然後應用同於例9中步驟的正極氧化,在閘 極接點的周圍(側邊及上邊)形成一正極氧化物1 4 0 8 。由應用離子滲入注入雜質形成雜質菡1 4 0 3。隨後應 44 Ο 〇 O K: -J Α6 Β6 五、發明説明(43 ) 用一Κ r F激元雷射照射而活化 m,脈衝寬度 0 0 至 4 0 0 最好是能量密 k ίί :?i !ϊ· 作波長 射之能 適當的 / c rrf 然 1 4 1 緣體1 等向性 至5 0 爲介於 3 0 0 的表面 然 蝕刻, 表面上 射沉積 薄膜然 TFT 多層薄 之連接 5 0 0 基板。 在 爲 2 4 8 π 量密度於2 雷射處理, 之間。 後,如圖1 0 ,在閘極 4 1 1 及 1 蝕刻。在露 n m厚之妖 2 5 0 至 4 °C之間,而 形成鈦矽化 後,如圖1 3 ( C 由C V D —蝕刻一 做爲層間絕緣體1 —I T 0薄膜至5 後曬板提供 之源極/汲 膜,加以曬 。欽氣化物 n m之間。 滲入之雜質,該雷射之操 2 On sec。藉操縱雷 mj /crrf之間,可得一 度從2 5 0至3 0 OmJ 3 (B)所示沉積一矽氧化物薄膜 接點的側邊及第一層連接形成三角形絕 4 1 2 ,此乃經由與例9相同樣式的非 出源極./汲極區之後,經由濺射,一 5 薄膜形成。在薄膜形成期間的基板溫度 5 0°C之間,較佳者爲在2 0 0至 允許鈦與矽產生反應,在源極/汲極區 物層。 )所示,仍未作用的鈦薄膜加以 厚6 0 0 nm的欽薄膜,在整個 4 1 4。此步驟乃伴隨著經由濺 0至1 0 Onm的薄膜。ITO 一 I TO像素電極。最後,形成用於 極的接點洞,且沉積一鋁及鈦氮化物的 版而得到用於第二層的連接點1 4 1 6 及鋁層的厚度相對應地爲8 0 n m至 依此樣式,得到一完全的主動矩陣定址 ......................................................(...........................^......................,叮...............-ί^ ί請先閲讀背面之注意事項再填寫本頁一 本例中製造主動矩陣期間,用於單一像素的電路示 ,ΜΛ 又哎逍川中囚舀孓焓準(CNS丨甲4规格(210χ 297公垃) -45 fc-j p ο rN i
fc-j p ο rN i Jr· '1, •\·- f.J n i'i· A6 B6 五、發明説明(44 ) 於圇13 (E)中。介於源極/汲極接點1416及閘極 接點1 4 0 7之間的薄板電阻,甚至在其間的距離大時仍 不會有問題。甚且,因爲提供閘極接點做爲分支閘極,在 閘極接點與源極/汲極區(或源極/汲極接點)的寄生電 容CP ,可發現其足夠地小。因此,一般與像素電容並聯 製造的實質電容Cs可大大的減低,或完全消除。結果可 達成增加孔徑比。 經由本發明,比較上述之實施例(一像素TFT)由 減低正極氧化物1 4 0 9的厚度可細程用於主動矩陣的周 邊驅動電路,否則可完全除去極氧化物。一像素TFT需 把寄生電容CP達到最小,但一用於周邊電路的TFT並 不需限制C p的減低。 如上所述,本發明提供一薄的薄膜半導體裝置,實質 上其在源極/與汲極間的電阻已減低。在先期之技術中, 爲了減低。源極與汲極間的電阻需要導入一長時間的熱韌 化。但此早期的處理方法有下列缺點:較低的產量,用於 處理的基板材料限制於溫度5 5 0 °C或更高。使用雷射照 射的處理也被提出,此處理需能量密度的最佳化。在能量 密度低於或高於較適質之下,沒有較好的薄板電阻可製成 。因此,製成的TFT有較大的散射特性質,更甚者在最 好的產生下,只有幾百每平方的歐姆値的薄 層電阻。 相較於上述之早期技術的處理,本發明提供一薄的薄 膜半導體裝置含有一基本上降低至1 〇 〇il/crrf或更低 •N ;:.Uk 尺 1.¾ 中占 ta 孓 β 準(C.NS I f 4 规格(21 () X 2 9 7 公垃) -46 - .....................................................f ..........................裝......................訂..............{ 線 (請先閲讀背面之注意事項再填寫本頁一 ο 〇 ^ *r c; -¾ rwr :\/: V. O J. A6 B6 五、 、發明説明(45 ) 的 薄 層 電 阻 0 因 爲 — 相 當 薄 的 矽 化 物 薄 膜 形 成 於 矽 半 導 體 ( 源 極 / 汲 極 ) 的 表 面 9 而 大 大 減 低 了 薄 層 電 阻 0 本 發 明 需 雷 射 照 射 以 得 到 矽 化 物 薄 膜 9 然 而 用 於 活 化 矽 的 操 作 狀 不 需 如 早 期 技 術 般 地 嚴 加 控 制 0 甚 且 雷 射 照 射 可 相 當 地 改 進 產 量 0 用 於 製 造 矽 薄 膜 的 程 序 需 要 金 屬 薄 膜 沉 稹 9 用 於 薄 膜 沉 積 的 處 理 時 間 使 得 整 個 製 程 儘 量 縮 短 而 易 於 大 量 生 產 0 甚 且 相 較 於 矽 化 物 層 的 矽 半 導 體 雜 質 區 用 於 由 於 離 子 注 入 破 壞 的 結 晶 恢 復 的 活 化 步 驟 毋 需 導 入 0 例 如 在 使 用 離 子 滲 入 注 入 劑 量 爲 1 0 1 5 C m -2 的 雜 質 時 9 一 約 1 0 k Ω / C m2 的 薄 板 電 阻 毋 需 雜 質 區 的 活 化 程 序 即 可 得 到 0 結 果 在 本 發 明 之 實 際 裝 置 其 提 供 了 低 電 阻 矽 化 物 層 而 與 雜 質 15? 相 接 觸 其 源 極 與 閘 極 間 的 薄 層 電 阻 相 當 的 低 然 而 在 沒 有 經 過 活 化 步 驟 的 矽 半 導 體 中 多 種 缺 陷 仍 可 呈 現 ) 並 且 由 信 賴 度 的 觀 點 視 之 此 多 種 缺 陷 有 時 是 不 喜 歡 的 0 在 此 情 況 下 , 雜 質 區 的 活 性 需 要 執行 0 需 知 道 活 化 步 m 的 併 入 增 加 整 個 程 序 的 步 驟 0 然 而 爲 了 活 化 的 雷 射 照 射 之 應 用 相 當 地 減 低 了 製 造 時 間 而 沒 有 使 製 程 更 複 雜 9 因 爲 相 較 於使 用 雷 射 在 最 佳 控 制 雜 質 區 的 薄 板 電 阻 照 射 下 9 此 步 驟 的 執 行 狀 況 則 較 不 嚴 格 〇 如 上 述 , 本 發 明 在 T F T 製 造 中 的 改 進 特 性 及 增 加 產 量 爲 極 有 用 者 〇 除 了 上 述 外 , 經 由 接 點 提 供 的 絕 緣 體 在 源 極 / 汲 極 區 ΜΛ ik尺/1达川中囚四¥焓芈l CNS丨甲4規格丨210 X 297公兌I - 47 - f W s .·- Is. W «β. A6 B6 五、發明説明(46 ) 位置可自動設定, 。另一個好處是, 的結構已 及以自準 而形成的 當更 體裝置可 矽化物層 雖然 是很明顯 明的精神 可得到。 方式的通 問題之裝 改進裝置 製造出來 ,降低源 本發明已 地對於技 及觀點者 該絕緣 不需特 特別是 道形成 置可得 特性, ,且由 極/汲 加以詳 術上不 乃可執 體與閘 別考慮 不需罩 部位之 到。 可信度 在源極 極區的 細敘述 同的改 行之。 極接點以自準樣式相接觸 源極/汲極區的薄層電阻 子耦合及當設定接觸部位 間的距離時,沒有因接觸 ,及產品的薄層薄膜半導 /汲極區的表面上形成一 薄板電阻可增加產量。 且附上特殊之實施例,但 變或修飾而沒有偏離本發 .....................................................f ..........................^......................玎................^ 0 (請先閲讀背面之注意事項再填寫本頁} -M.U'fc尺戊迖;丨丨中a a孓丨黑苹(CNS I甲4 格·( 210 X 2 9 7公犮I 48 - fl.

Claims (1)

  1. A7 B7 C7 D7 六、申請專利範園 , 1 . 一種半導體裝置,包含: 二位於基板上含P型及N型導電之矽半導體區域; 一介於該兩矽半導體區域間的活性區且含有一矽半導 體,此半導體對於該兩矽半導體區域有一實質上的本質導 電或一反向導電型式; 提供一位於該活性區的閘極絕緣薄膜; 提供一閘極電極與該閘極絕緣薄膜相接觸: 提供一正極氧化物,至少位於該閘極電極之一側且含 有一前述之閘極電極的材料;且 提供二矽化物區域,與前述二矽半導體區相接觸且含 有砂及金屬。 2 .如申請專利範圍第1項之裝置,其中該兩矽化物 區域爲層狀其實質上與該二矽半導體區域有相同之形狀。 3·如申請專利範圍第1項之裝置,其中該閘極電極 至少含有二種金屬的合金,且該正極氧化物包含前述之至 少兩種材料中至少一種。 4.如申請專利範圍第1項之裝置,其中該兩矽化物 1E域之厚度爲1 0 nm至1 //m之間。 5 .—種用於形成一半導體裝置的方法包含下列步驟 選擇性形成一半導體層其基板上含有矽: 在該半導體層上形成一閘極絕緣薄膜; 在該閘極絕緣薄膜上形成一閘極電極; 至少在該閘極電極的一側上形成一正極氧化物: 表紙張又度適用中B理家榡準(CNS)甲4规格(210 X 297公釐〉 (請先閱讀背面之注意事項再瑣寫本頁) -裝· 訂· 绶濟#中喪锞準局β工消费合作社印货 -49 - 51 A7 B7 C7 D7 六、申請專利範圍 經由導入雜質以自準方式,以該閘極電極及該正極氧 化物做爲罩子,在前述之半導體層上形成源極及閘極區: 移除部份前述之閘極絕緣薄膜,露出前述之源極及汲 極之表面; 在露出之表面上形成含有金屬的金屬薄膜; 照射一光至該金靥薄膜上經由結合前述之金屬與前述 之矽而形成一矽化物;且 在該源極及汲極區域除去該金屬薄膜而留下前述矽化 物。 6 .—種用於形成一半導體裝置的方法包含下列步驟 選擇性形成一半導體層其基板上含有矽: 在該半導體層上形成一閘極絕緣薄膜; 在該閘極絕緣薄膜上形成一閘極電極; 在前述之閘極絕緣薄膜形成步驟之後經由導入雜質以 自準方式,以該閘極電極及該正極氧化物做爲罩子,在前 述之半導體層上形成源極及閘極區: 至少在該閘極電極的一側上形成一正極氧化物: 在前述之源極及汲極區形成步驟之後移除部份前述之 閘極絕綠薄膜,露出前述之源極及汲極之表面; 在露出之表面上形成含有金屬的金屬薄膜,此動作發 生於源極及汲極區形成步驟之後: 照射一光至該金屬薄膜上經由結合前述之金屬與前述 之矽而形成一矽化物:且 表紙张尺Λ適用中國酉家標準(CNS)甲4规格(210 X 297公·;*) (請先《讀背面之注意事項再塡寫本頁) 丨裝· 訂· 蛵濟部中央揉準局R工消費合作钍印K A7 B7 C7 D7 3D751 六、申請專利範圍 在該源極及汲極區域除去該金屬薄膜而留下前述矽化 物〇 7. 如申請專利範圍第6項之方法,其中經由正極氧 化物形成步驟,更在前述之閘極電極的頂面上形成一正極 氧化物。 8. 如申請專利範圍第6項之方法,其中該光爲一雷 射脈衝。 9 .—種用於形成一半導體裝置的方法包含下列步驟 請 先 閲 I 寫 本. 頁 娩濟部中央標準局B工消費合作钍印絮 選 在 在 至 移 極之表 在 在 方式, 半導體 照 之矽而 在 區域除 擇性形成一半導體層其基板上含有矽; 絕緣薄膜; 閘極電極; 電極的一側上形成一正極氧化物; 之閘極絕緣薄膜,露出前述之源極及汲 該半導體層 該閘極絕緣 少在該閘極 除部份前述 面: 露出之表面 前述之金屬 以該閘極電 層上形成源 射一光至該 形成一砂化 前述之源極 去該金屬薄 0 .如申請 上形成一閘極 薄膜上形成一 上形成含有金 薄膜形成步驟 極及該正極氧 極及汲極區; 金屬薄膜上經 物:且 及閘極區形成 膜而留下前述 專利範圍第9 屬的金屬薄膜; 之後經由導入雜質以自準 化物做爲罩子,在前述之 由結合前述之金屬與前述 步驟之後在該源極及汲極 矽化物。 項之方法,其中經由正極 裝 訂 本纸张尺茂通用中國國家標準(CNS)甲4规格(210 X 297公釐) -51 蛵濟部中央標準局8工消費合作U印54 A7 B7 W751 c? _____D7_ 六、申請專利範園 氧化物形成步驟,更在前述之閘極電極的頂面上形成一正 極氧化物。 11·如申請專利範圍第9項之方法,其中該光爲一 雷射脈衝。 1 2 .如申請專利範'圍第9項之方法,其中該基板有 —絕緣表面,且該矽化物(silicide)形成於該絕緣表面 0 13.—種用於形成一半導體裝置的方法包含下列步 驟: 選擇性形成一半導體層其基板上含有矽; 在該半導體層上形成一閘極絕緣薄膜; 在該閘極絕緣薄膜上形成一閘極電極; 至少在該閘極電極的一側上形成一正極氧化物; 移除部份前述之閘極絕綠薄膜,露出前述之源極及汲 極之表面; 在露出之表面上形成含有金屬的金屬薄膜; 照射一光至該金屬薄膜上經由結合前述之金屬與前述 之矽而形成一矽化物:且 在該矽半導體層上除去該金屬薄膜而留下前述矽化物 9 在該金屬薄膜移除步驟之後經由導入雜質以自準方式 ,以該閘極電極及該正極氧化物做爲罩子,在前述之半導 體層上形成源極及汲極區。 1 4 . 一種半導體裝置包含: 本纸怅尺茂適用中國固家樣準(CNS)甲4规格(210 X 297公釐) (請先閲讀背面之注意事項再塌寫本頁) —装· 訂_ 52 娩濟部中央樣準局80:工消費合作钍印货 A7 B7 ^82751 cy D7 六、申請專利範圍 一源極及一汲極區域; 提供一通道區域,位於前述之源極及前述之汲極區之 間; 提供一鄰近於該通道區的閘極電極; 在該閘極電極的一側提供一絕緣層: 提供一絕緣體,與前述之絕緣層相接觸,實質上其爲 三角形;且 相對地在該源極及該汲極的表面提供矽化物層, 其中至少一接點對於前述之源極及前述之汲極區的位 置,經該絕緣體而成自準(self-aligned)。 15 .如申請專利範圍第14項之裝置,其中該閘極 電極包含鋁,且該絕緣層含有該鋁的氧化物。 16 .如申請專利範圍第14項之裝置,其中該矽化 物層並不提供於前述之源極及前述之汲極區的部份上,前 述之源極及汲極區位於前述之絕緣體下。 17 ·如申請專利範圍第14項之裝置,其中該矽化 物層含有一材料,其從包含有鉬,鎢,舶,鉻,鈦及鈷群 中挑選出來。 1 8 種半導體裝置包含: 一源極及一汲極區域; 提供一通道區域,位於前述之源極及前述之汲極區之 間; 提供一鄰近於該通道區的閘極電極; 提供一絕緣體,與前述之絕緣層相接觸,實質上其爲 本纸张尺度逯用中國Η家標準(CNS)甲4规格(210 X 297公釐) (請先閲讀背面之注意事項再項寫本頁) 裝- 訂. -53 - A7 B7 C7 D7 2B2751 六、申請專利範園 三角形:且 提供~矽化物層,其與前述之源極及前述之汲極區的 表面相接觸; 其中至少一接點對於前述之源極及前述之汲極區的位 置》經該絕緣體而成自準(self-aligned)。 1 9 .—種用於形成半導體裝置的方法,含有下列步 驟: 形成一覆盖閘極電極的絕緣體: 非等向蝕刻該絕緣體而露出一源極及汲極區的表面, 且該絕綠體的表面留在該閘極電極的一側上,其實質上爲 三角形之外形:且 在該源極及該閘極區的表面上形成一矽化物層。 2 〇 .—種用於形成半導體裝置的方法,含有下列步 驟. 在半導體層上形成一閘極絕緣薄膜,其可成爲源極, 汲極及通道區域: 在該閘極絕緣薄膜上形成一閘極電極; 露出該半導體層而成爲該源極及該汲極區域:且 在該露出之半導體層上形成一矽化物層。 21.—種用於形成半導體裝置的方法,包含下列步 驟: 形成一第一絕緣體,至少在該閘極電極的一側形成一 用於閘極電極的元件; 形成一第二絕綠體覆蓋該閘極電極及該第一絕緣體; 衣纸张又度通用中國困家標準(CNS)甲4规格(210 X 297公釐) (請先聞讀背面之注意事,fi再塡寫本頁) .裝. 訂 蛵濟邾中央標準局s工消費合作社印焚 -54 - Α7 Β7 C7 D7 六、申請專利範圍 ’. 非等向蝕刻該第二絕緣體,而留下該第二絕緣體的一 部份,實質上其爲三角形形狀,位於該閘極電極的一側: 露出一源極及一汲極區的表面且該源極及汲極區的表 面以該第二絕緣體之遺留部份覆蓋之:且 在該露出之表面上形成一砂化物層。 (請先閱讀背面之注意事β再塡寫本頁) -裝. 訂 蛵濟郎中央樣準局肖工消費合作社印紫 本纸張尺度適用中®國家標準(CNS)甲4規格(21〇 X 297公梦) ~ 55 -
TW082108259A 1992-10-09 1993-10-06 Semiconductor device and method for forming the same TW232751B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4297650A JPH06124962A (ja) 1992-10-09 1992-10-09 薄膜状半導体装置およびその作製方法
JP17271193A JP3252990B2 (ja) 1993-06-18 1993-06-18 半導体装置およびその作製方法
JP5200253A JP3030367B2 (ja) 1993-07-20 1993-07-20 半導体装置およびその作製方法

Publications (1)

Publication Number Publication Date
TW232751B true TW232751B (en) 1994-10-21

Family

ID=27323673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW082108259A TW232751B (en) 1992-10-09 1993-10-06 Semiconductor device and method for forming the same

Country Status (4)

Country Link
US (7) US5962897A (zh)
KR (1) KR0131061B1 (zh)
CN (1) CN1041872C (zh)
TW (1) TW232751B (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683697B1 (en) * 1991-03-20 2004-01-27 Millenium L.P. Information processing methodology
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW297142B (zh) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US6670640B1 (en) * 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100400288B1 (ko) * 1996-12-31 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
JPH10284438A (ja) 1997-04-02 1998-10-23 Toshiba Corp 半導体集積回路及びその製造方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000031084A (ja) * 1998-05-08 2000-01-28 Samsung Electron Co Ltd 化合物半導体薄膜のp型への活性化方法
JP4053136B2 (ja) * 1998-06-17 2008-02-27 株式会社半導体エネルギー研究所 反射型半導体表示装置
US6262461B1 (en) * 1998-06-22 2001-07-17 Motorola, Inc. Method and apparatus for creating a voltage threshold in a FET
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
TW480722B (en) * 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
US6448594B1 (en) * 2000-03-30 2002-09-10 Advanced Micro Devices, Inc. Method and system for processing a semiconductor device
US6734071B1 (en) 2000-08-30 2004-05-11 Micron Technology, Inc. Methods of forming insulative material against conductive structures
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
KR100737910B1 (ko) * 2000-11-27 2007-07-10 삼성전자주식회사 폴리실리콘형 박막트랜지스터 제조방법
JP2002208592A (ja) * 2001-01-09 2002-07-26 Sharp Corp 絶縁膜の形成方法、半導体装置、製造装置
KR100554763B1 (ko) * 2001-01-29 2006-02-22 세이코 엡슨 가부시키가이샤 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
DE10141352A1 (de) * 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters
WO2003054972A1 (fr) * 2001-12-12 2003-07-03 Matsushita Electric Industrial Co., Ltd. Condensateur variable et son procede de fabrication
KR100447893B1 (ko) * 2001-12-26 2004-09-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 제조방법
US6783591B1 (en) * 2002-08-06 2004-08-31 Advanced Micro Devices, Inc. Laser thermal annealing method for high dielectric constant gate oxide films
JP4342826B2 (ja) * 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US6887751B2 (en) * 2003-09-12 2005-05-03 International Business Machines Corporation MOSFET performance improvement using deformation in SOI structure
US20050124128A1 (en) * 2003-12-08 2005-06-09 Kim Hag D. Methods for manufacturing semiconductor device
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7288480B2 (en) * 2004-04-23 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device
US20060045425A1 (en) * 2004-09-02 2006-03-02 Tomohiko Kanie Wavelength-selectable device and optical communication system including the same
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2006068286A1 (en) * 2004-12-24 2006-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2006295025A (ja) * 2005-04-14 2006-10-26 Sharp Corp 半導体装置およびその製造方法
US7550382B2 (en) * 2005-05-31 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device
KR100658286B1 (ko) * 2005-08-11 2006-12-14 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 이용한 평판표시장치
US20070054442A1 (en) * 2005-09-08 2007-03-08 Po-Chih Liu Method for manufacturing thin film transistor, thin film transistor and pixel structure
US7719030B2 (en) * 2006-03-29 2010-05-18 International Rectifier Corporation Aluminum alloys for low resistance, ohmic contacts to III-nitride or compound semiconductor
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070298623A1 (en) * 2006-06-26 2007-12-27 Spencer Gregory S Method for straining a semiconductor device
TWI319211B (en) * 2006-12-13 2010-01-01 Univ Nat Taiwan Mobility enhancement of thin film transistor by strain technology
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
US7569886B2 (en) * 2007-03-08 2009-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacture method thereof
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판의 제작방법
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7982272B2 (en) * 2008-03-26 2011-07-19 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film semiconductor device and method for manufacturing the same
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
TWI834207B (zh) 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20100032759A1 (en) * 2008-08-11 2010-02-11 International Business Machines Corporation self-aligned soi schottky body tie employing sidewall silicidation
US7821068B2 (en) * 2008-08-18 2010-10-26 Xerox Corporation Device and process involving pinhole undercut area
US8158513B2 (en) * 2008-10-08 2012-04-17 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing backside energy source for electrical contact formation
US8227867B2 (en) 2008-12-23 2012-07-24 International Business Machines Corporation Body contacted hybrid surface semiconductor-on-insulator devices
KR101988341B1 (ko) * 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR20120124061A (ko) 2010-01-26 2012-11-12 다우 코닝 코포레이션 오가노할로실란의 제조 방법
WO2011149588A1 (en) 2010-05-28 2011-12-01 Dow Corning Corporation A method for preparing a diorganodihalosilane
CN102858785A (zh) 2010-05-28 2013-01-02 道康宁公司 有机卤代硅烷的制备
KR20130105618A (ko) 2010-09-08 2013-09-25 다우 코닝 코포레이션 트라이할로실란의 제조 방법
EP2651955A1 (en) 2010-12-17 2013-10-23 Dow Corning Corporation Method of making a diorganodihalosilane
CN103261207B (zh) 2010-12-17 2015-09-23 道康宁公司 制备三卤代硅烷的方法
WO2012102957A1 (en) 2011-01-25 2012-08-02 Dow Corning Corporation Method of preparing a diorganodihalosilane
TW201322341A (zh) 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
CN102522429A (zh) * 2011-12-28 2012-06-27 华南理工大学 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9292243B2 (en) * 2012-06-21 2016-03-22 Sanford, L.P. User interface for a label printer
WO2014028417A1 (en) 2012-08-13 2014-02-20 Dow Corning Corporation Method of preparing an organohalosilane by reacting hydrogen, halosilane and organohalide in a two step process on a copper catalyst
JP6125646B2 (ja) 2012-10-16 2017-05-10 ダウ コーニング コーポレーションDow Corning Corporation ハロゲン化シラヒドロカルビレンの調製方法
DE102012109937A1 (de) 2012-10-18 2014-04-24 Limo Patentverwaltung Gmbh & Co. Kg Vorrichtung zur Beaufschlagung einer Innenseite eines Zylinders mit Licht sowie Strahltransformationsvorrichtung für eine derartige Vorrichtung
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
KR102299593B1 (ko) 2013-11-12 2021-09-09 다우 실리콘즈 코포레이션 할로실란의 제조 방법
CN103942900B (zh) * 2014-04-29 2017-10-10 Tcl集团股份有限公司 一种公共场所的社交系统
EP3233731B1 (en) 2014-12-18 2020-08-05 Dow Silicones Corporation Method for producing aryl-functional silanes
CN107827077B (zh) * 2017-09-21 2024-06-21 广东电网有限责任公司惠州供电局 一种压阻式mems温度传感器及其制作方法
US10642077B1 (en) * 2018-11-20 2020-05-05 Elenion Technologies, Llc Lateral MOSCAP phase adjuster

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34658A (en) * 1862-03-11 Improvement in cooking-stoves
JPS4995592A (zh) 1973-01-12 1974-09-10
JPS54153583A (en) 1978-05-25 1979-12-03 Agency Of Ind Science & Technol Semiconductor device
JPS5683935A (en) 1979-12-12 1981-07-08 Sony Corp Formation of metal layer
JPS5694671A (en) 1979-12-27 1981-07-31 Fujitsu Ltd Manufacture of mis field-effect semiconductor device
US4336550A (en) * 1980-03-20 1982-06-22 Rca Corporation CMOS Device with silicided sources and drains and method
USRE34658E (en) 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPS5799775A (en) * 1980-12-12 1982-06-21 Toshiba Corp Manufacture of semiconductor device
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
DE3272410D1 (en) 1981-02-16 1986-09-11 Fujitsu Ltd Method of producing mosfet type semiconductor device
JPS584180A (ja) * 1981-06-30 1983-01-11 セイコーエプソン株式会社 アクテイブマトリクス基板
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
JPS5895877A (ja) * 1981-12-01 1983-06-07 Semiconductor Res Found 半導体光電変換装置
FR2527385B1 (fr) 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
JPS59110114A (ja) * 1982-12-15 1984-06-26 Matsushita Electronics Corp 半導体装置の製造方法
JPS59110115A (ja) 1982-12-16 1984-06-26 Nec Corp 半導体装置の製造方法
US4570328A (en) 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
KR910006249B1 (ko) * 1983-04-01 1991-08-17 가부시기가이샤 히다찌세이사꾸쇼 반도체 장치
US4619034A (en) 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
US4554572A (en) * 1983-06-17 1985-11-19 Texas Instruments Incorporated Self-aligned stacked CMOS
JPH0693509B2 (ja) 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPH0656839B2 (ja) 1984-03-28 1994-07-27 株式会社日立製作所 半導体装置の製造方法
JPS60245174A (ja) * 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置の作製方法
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6156460A (ja) 1984-08-28 1986-03-22 Nec Corp 半導体装置及びその製造方法
JPS61183971A (ja) 1985-02-08 1986-08-16 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
US5166086A (en) 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US4931411A (en) 1985-05-01 1990-06-05 Texas Instruments Incorporated Integrated circuit process with TiN-gate transistor
JPS6232653A (ja) 1985-08-05 1987-02-12 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPS6254960A (ja) * 1985-09-04 1987-03-10 Nec Corp Mis形電界効果トランジスタ
US4707721A (en) 1986-02-20 1987-11-17 Texas Instruments Incorporated Passivated dual dielectric gate system and method for fabricating same
JPH0828510B2 (ja) 1987-01-20 1996-03-21 富士通株式会社 薄膜トランジスタの形成方法
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JPS63314862A (ja) 1987-06-17 1988-12-22 Nec Corp 薄膜トランジスタの製造方法
JPS63318779A (ja) * 1987-06-22 1988-12-27 Sanyo Electric Co Ltd 半導体装置の製造方法
US4755478A (en) 1987-08-13 1988-07-05 International Business Machines Corporation Method of forming metal-strapped polysilicon gate electrode for FET device
JPH01114070A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 半導体装置の製造方法
JPH01160009A (ja) 1987-12-16 1989-06-22 Fujitsu Ltd 半導体装置の製造方法
US4965213A (en) 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
JPH0734749B2 (ja) * 1988-02-03 1995-04-19 日本碍子株式会社 エリスリトールの製造方法
US5248623A (en) 1988-02-19 1993-09-28 Nippondenso Co., Ltd. Method for making a polycrystalline diode having high breakdown
JP2752424B2 (ja) * 1988-05-11 1998-05-18 三菱電機株式会社 半導体装置
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JPH0228377A (ja) * 1988-06-09 1990-01-30 Fujitsu Ltd 半導体装置、電界効果トランジスタ、および、キャパシタの製造方法
US4899202A (en) * 1988-07-08 1990-02-06 Texas Instruments Incorporated High performance silicon-on-insulator transistor with body node to source node connection
JPH0242419A (ja) * 1988-08-02 1990-02-13 Hitachi Ltd 半導体装置およびその製造方法
JPH0283941A (ja) 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5180690A (en) * 1988-12-14 1993-01-19 Energy Conversion Devices, Inc. Method of forming a layer of doped crystalline semiconductor alloy material
JPH02207537A (ja) * 1989-02-08 1990-08-17 Hitachi Ltd 薄膜半導体装置の製造方法
JPH077773B2 (ja) * 1989-03-01 1995-01-30 工業技術院長 半導体装置の製造方法
US5245207A (en) 1989-04-21 1993-09-14 Nobuo Mikoshiba Integrated circuit
JP2731236B2 (ja) 1989-05-09 1998-03-25 三菱電機株式会社 薄膜結晶層を有する半導体装置の製造方法
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
US4951100A (en) 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
US5194405A (en) * 1989-07-06 1993-03-16 Sony Corporation Method of manufacturing a semiconductor device having a silicide layer
JP2508851B2 (ja) 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
US5083190A (en) 1989-09-05 1992-01-21 Motorola, Inc. Shared gate CMOS transistor
US4925812A (en) 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process
US5498573A (en) 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
JP2890584B2 (ja) * 1989-12-29 1999-05-17 ソニー株式会社 半導体装置の製造方法
JPH03248469A (ja) 1990-02-26 1991-11-06 Nec Corp Mos型半導体装置
US5124769A (en) 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
JP2775503B2 (ja) 1990-03-13 1998-07-16 三菱電機株式会社 接合ゲート型電界効果トランジスタの製造方法
US5141897A (en) 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
JPH0411722A (ja) 1990-04-28 1992-01-16 Kyocera Corp 半導体結晶化膜の形成方法
JPH0458564A (ja) 1990-06-28 1992-02-25 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH0465168A (ja) 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2982254B2 (ja) 1990-08-20 1999-11-22 日本電気株式会社 半導体装置の製造方法
JPH04106982A (ja) * 1990-08-24 1992-04-08 Seiko Epson Corp 半導体装置の製造方法
US5064775A (en) 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
JP2940880B2 (ja) 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
JPH04162679A (ja) * 1990-10-26 1992-06-08 Mitsubishi Electric Corp 半導体装置
US20010050664A1 (en) 1990-11-13 2001-12-13 Shunpei Yamazaki Electro-optical device and driving method for the same
EP0486284A3 (en) 1990-11-13 1993-09-01 Sel Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
JP2916606B2 (ja) 1990-11-26 1999-07-05 株式会社半導体エネルギー研究所 表示装置
JP3029289B2 (ja) * 1990-11-20 2000-04-04 株式会社半導体エネルギー研究所 液晶表示装置
JP2767495B2 (ja) * 1990-11-26 1998-06-18 株式会社半導体エネルギー研究所 半導体装置および表示装置
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
IT1244119B (it) 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
DE69128876T2 (de) 1990-11-30 1998-08-06 Sharp Kk Dünnfilm-Halbleitervorrichtung
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
GB2255443B (en) 1991-04-30 1995-09-13 Samsung Electronics Co Ltd Fabricating a metal electrode of a semiconductor device
JPH04360580A (ja) * 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタおよびその製造方法
JP3005918B2 (ja) * 1991-06-11 2000-02-07 カシオ計算機株式会社 アクティブマトリクスパネル
JPH0562928A (ja) 1991-09-03 1993-03-12 Nec Corp 化合物半導体装置及びその製造方法
JPH0793363B2 (ja) 1991-09-25 1995-10-09 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JP2833291B2 (ja) 1991-10-09 1998-12-09 日本電気株式会社 Cmos型半導体集積回路装置
JPH06132303A (ja) 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
JP2750380B2 (ja) 1991-12-03 1998-05-13 株式会社 半導体エネルギー研究所 半導体装置の作製方法
JP3072637B2 (ja) * 1991-12-25 2000-07-31 セイコーエプソン株式会社 アクティブマトリクス基板
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05299655A (ja) 1992-04-08 1993-11-12 Nec Corp 薄膜トランジスタ
JPH0613615A (ja) 1992-04-10 1994-01-21 Fujitsu Ltd 半導体装置の製造方法
US5576225A (en) 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
JP3506445B2 (ja) * 1992-05-12 2004-03-15 沖電気工業株式会社 半導体装置の製造方法
US5266507A (en) 1992-05-18 1993-11-30 Industrial Technology Research Institute Method of fabricating an offset dual gate thin film field effect transistor
JPH05343426A (ja) * 1992-06-11 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 電界効果型半導体装置およびその製造方法
JP3030367B2 (ja) * 1993-07-20 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5252502A (en) * 1992-08-03 1993-10-12 Texas Instruments Incorporated Method of making MOS VLSI semiconductor device with metal gate
US5322807A (en) * 1992-08-19 1994-06-21 At&T Bell Laboratories Method of making thin film transistors including recrystallization and high pressure oxidation
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
KR0139346B1 (ko) 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법

Also Published As

Publication number Publication date
US8017506B2 (en) 2011-09-13
US20090152631A1 (en) 2009-06-18
CN1041872C (zh) 1999-01-27
US20030006414A1 (en) 2003-01-09
US6790749B2 (en) 2004-09-14
US7602020B2 (en) 2009-10-13
KR950012753A (ko) 1995-05-16
US20100041187A1 (en) 2010-02-18
US7723788B2 (en) 2010-05-25
US6455875B2 (en) 2002-09-24
US20070007529A1 (en) 2007-01-11
CN1090427A (zh) 1994-08-03
KR0131061B1 (ko) 1998-04-14
US7109108B2 (en) 2006-09-19
US5962897A (en) 1999-10-05
US20020011627A1 (en) 2002-01-31
US20050037549A1 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
TW232751B (en) Semiconductor device and method for forming the same
US7408233B2 (en) Semiconductor device having N-channel thin film transistor with LDD regions and P-channel thin film transistor with LDD region
US7105898B2 (en) Electronic circuit
TWI227565B (en) Low temperature poly-Si thin film transistor and method of manufacturing the same
JP3212060B2 (ja) 半導体装置およびその作製方法
US20010019860A1 (en) Semiconductor device and method for manufacturing the same
JPH07111334A (ja) 半導体装置およびその作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP4657361B2 (ja) 半導体装置
JP3030367B2 (ja) 半導体装置およびその作製方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP2840812B2 (ja) 半導体装置およびその作製方法
JP3252990B2 (ja) 半導体装置およびその作製方法
JPH1065181A (ja) 半導体装置およびその作製方法
JP3141541B2 (ja) 不純物の活性化方法及び薄膜トランジスタの製造方法
JP2003023014A (ja) 半導体装置
JP2002033328A (ja) 半導体装置
JPH11340473A (ja) 薄膜トランジスタの作製方法
JP2000091594A (ja) 半導体装置
JP2002033329A (ja) 半導体装置の作製方法
JPH11330490A (ja) 半導体装置およびその作製方法並びに電気光学装置
JPH09167845A (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent