KR20220031600A - 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자 - Google Patents

금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자 Download PDF

Info

Publication number
KR20220031600A
KR20220031600A KR1020220026339A KR20220026339A KR20220031600A KR 20220031600 A KR20220031600 A KR 20220031600A KR 1020220026339 A KR1020220026339 A KR 1020220026339A KR 20220026339 A KR20220026339 A KR 20220026339A KR 20220031600 A KR20220031600 A KR 20220031600A
Authority
KR
South Korea
Prior art keywords
dimensional material
layer
material layer
semiconductor
dimensional
Prior art date
Application number
KR1020220026339A
Other languages
English (en)
Other versions
KR102466678B1 (ko
Inventor
이민현
김해룡
신현진
남승걸
박성준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150110233A external-priority patent/KR102370695B1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20220031600A publication Critical patent/KR20220031600A/ko
Application granted granted Critical
Publication of KR102466678B1 publication Critical patent/KR102466678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

금속과 반도체 사이에 이차원 결정 구조를 갖는 이차원 물질층을 개재함으로써 접촉 저항을 줄인 반도체 소자가 개시된다. 개시된 반도체 소자는 반도체층, 상기 반도체층에 전기적으로 접촉하는 금속층, 및 상기 반도체층과 금속층 사이에 배치된 것으로 이차원 결정 구조를 갖는 이차원 물질층을 포함할 수 있다. 이차원 물질층은 터널링 전류를 통해 금속과 반도체 사이의 전류 흐름을 원활하게 함으로써 반도체층과 금속층 사이의 접촉 저항을 저감시킬 수 있다.

Description

금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자 {Semiconductor device including metal-2 Dimensional material-semiconductor contact}
개시된 실시예는 반도체 소자에 관한 것으로, 더욱 상세하게는 금속과 반도체 사이에 이차원(2-Dimensional) 결정 구조를 갖는 이차원 물질층을 개재함으로써 접촉 저항(contact resistivity)을 감소시킨 반도체 소자에 관한 것이다.
반도체 소자는 외부와 전기적 신호를 주고받기 위하여 반도체 소자의 특정 부분에서 금속과 반도체의 접합을 포함한다. 금속은 반도체보다 상대적으로 낮은 저항을 가지고 있으며 외부로의 배선이 용이하기 때문이다. 그러나, 이 경우에 반도체/금속의 이종접합에 의한 접촉 저항이 발생하게 된다.
이러한 접촉 저항을 감소시키기 위하여 반도체와 금속 사이의 쇼트키 에너지 장벽(Schottky energy barrier)을 낮추는 다양한 방안이 제시되고 있다. 예를 들어, n-형 반도체에는 일함수가 4eV 근방인 금속을 사용하고 p-형 반도체에는 일함수가 5eV 근방인 금속을 사용하기도 한다. 그러나 금속의 일함수가 반도체의 표면에서 고정(pinning)되는 현상이 나타나기 때문에 금속의 종류에 관계 없이 쇼트키 에너지 장벽을 낮추는 데는 한계가 있다. 다른 방안으로서, 금속과 접촉하는 반도체의 표면을 높은 농도로 도핑함으로써 공핍폭(depletion width)을 줄일 수도 있다. 그러나, 점점 더 작은 크기의 반도체 소자가 요구됨에 따라 도핑 농도를 더욱 증가시켜야 하지만 도핑 농도를 증가시키는 방법, 도핑 상태를 안정적으로 유지하는 방법, 및 도핑 농도의 증가에 의한 공핍폭을 감소시키는 데에 한계가 있다.
금속과 반도체 사이에 이차원 결정 구조를 갖는 이차원 물질층을 개재함으로써 접촉 저항을 줄인 반도체 소자를 제공한다.
일 예에 따른 반도체 소자는, 제 1 도전형으로 도핑된 우물 영역, 및 제 1 도전형과 전기적으로 상반되는 제 2 도전형으로 도핑된 소스 영역과 드레인 영역을 구비하는 반도체층; 상기 반도체층에 전기적으로 접촉하는 금속층; 및 상기 반도체층과 금속층 사이에 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 이차원 물질층;을 포함할 수 있다. 여기서, 상기 이차원 물질층은 상기 소스 영역 위에 배치된 제 1 이차원 물질층 및 상기 드레인 영역 위에 배치된 제 2 이차원 물질층을 포함하고, 상기 금속층은 상기 제 1 이차원 물질층 위에 배치된 소스 전극 및 상기 제 2 이차원 물질층 위에 배치된 드레인 전극을 포함할 수 있다.
상기 이차원 물질층은, 예를 들어, 그래핀 및 나노결정 그래핀 중에서 적어도 하나를 포함할 수 있다.
대신에, 상기 이차원 물질층은 전이금속과 칼코겐 원소의 화합물인 전이금속 디칼코게나이드를 포함할 수도 있다.
예를 들어, 상기 전이금속 디칼코게나이드는 MoS2, WS2, TaS2, HfS2, ReS2, TiS2, NbS2, SnS2, MoSe2, WSe2, TaSe2, HfSe2, ReSe2, TiSe2, NbSe2, SnSe2, MoTe2, WTe2, TaTe2, HfTe2, ReTe2, TiTe2, NbTe2, SnTe2를 포함할 수 있다.
그 외에도, 상기 이차원 물질층은 TiOx, NbOx, MnOx, VaOx, MnO3, TaO3, WO3, MoCl2, CrCl3, RuCl3, BiI3, PbCl4, GeS, GaS, GeSe, GaSe, PtSe2, In2Se3, GaTe, InS, InSe, InTe, h-BN(hexagonal BN), 및 포스포린(phosphorene) 중에서 적어도 하나를 포함할 수 있다.
상기 이차원 물질층은 이차원 결정 구조를 구성하는 원소들 중 일부를 다른 원소로 치환하거나 또는 이차원 결정 구조에 다른 원소를 추가적으로 결합함으로써 도핑된 구조를 가질 수 있다.
상기 이차원 물질층은, 예를 들어, 나노 와이어 형태, 나노 슬릿 형태, 나노 도트 형태, 또는 나노 홀의 형태로 패터닝될 수 있다.
상기 이차원 물질층의 두께는 상기 반도체층과 상기 금속층 사이의 접촉 저항이, 예컨대, 10-7Ωcm2 이하가 되도록 선택될 수 있다.
예를 들어, 상기 이차원 물질층의 두께는 0.3 nm 내지 5 nm의 범위에 있을 수 있다.
*이러한 이차원 물질층의 두께는 단일층 이차원 결정 구조의 두께의 배수일 수 있다.
또한, 상기 반도체층은 예컨대, 실리콘, 게르마늄, III-V족 화합물 반도체, II-VI족 화합물 반도체, IV-VI족 화합물 반도체, IV-IV족 화합물 반도체, 산화물 반도체, 및 밴드갭을 갖는 이차원 결정 구조의 반도체 중에서 적어도 하나를 포함할 수 있다.
상기 이차원 물질층과 접하는 상기 반도체층의 표면이 단층 원자로 표면 처리될 수도 있다.
상기 반도체 소자는, 상기 이차원 물질층과 금속층 사이에 배치된, 상기 금속층을 형성하는 금속 재료와 상기 반도체층을 형성하는 반도체 재료의 혼합물층을 더 포함할 수 있다.
상기 반도체 소자는, 상기 소스 영역과 드레인 영역 사이에서 상기 우물 영역 위에 배치된 게이트 절연막; 상기 게이트 절연막 위에 배치된 게이트 전극; 및 상기 게이트 절연막과 상기 게이트 전극의 측벽을 둘러싸는 스페이서를 더 포함할 수 있다.
상기 제 1 이차원 물질층과 제 2 이차원 물질층은 각각 상기 스페이서의 하부면과 접촉하도록 연장될 수 있다.
또한, 상기 제 1 이차원 물질층과 제 2 이차원 물질층은 각각 상기 스페이서의 측면과 접촉하도록 연장될 수도 있다.
예를 들어, 상기 소스 영역과 드레인 영역의 도핑 농도는 1019/cm3 이상일 수 있다.
또한, 다른 예에 따른 반도체 소자는, 게이트 전극; 언도핑 반도체층; 상기 게이트 전극과 상기 언도핑 반도체층 사이에 배치된 게이트 절연막; 상기 반도체층에 전기적으로 접촉하는 금속층; 및 상기 반도체층과 금속층 사이에 배치된 것으로, 이차원 결정 구조를 갖는 이차원 물질층;을 포함하며, 상기 이차원 물질층은 탄소 이외의 원소들의 결정으로 이루어진 비탄소계 이차원 결정을 포함할 수 있다.
상기 금속층은 상기 게이트 절연막 위에 배치되며 상기 반도체층의 제 1 측면에 대향하는 소스 전극 및 상기 게이트 절연막 위에 배치되며 상기 반도체층의 제 2 측면에 대향하는 드레인 전극을 포함할 수 있다.
상기 이차원 물질층은 상기 소스 전극과 상기 반도체층의 제 1 측면 사이에 배치된 제 1 이차원 물질층 및 상기 드레인 전극과 상기 반도체층의 제 2 측면 사이에 배치된 제 2 이차원 물질층을 포함할 수 있다.
상기 제 1 이차원 물질층은 상기 반도체층의 제 1 측면으로부터 상기 반도체층의 상부 표면의 제 1 영역까지 연장되도록 절곡될 수 있으며, 상기 제 2 이차원 물질층은 상기 반도체층의 제 2 측면으로부터 상기 반도체층의 상부 표면의 제 2 영역까지 연장되도록 절곡될 수 있다.
또한, 또 다른 예에 따른 반도체 소자는, 언도핑 반도체층; 게이트 전극; 상기 반도체층과 상기 게이트 전극 사이에 배치된 게이트 절연막; 상기 게이트 절연막의 양쪽 측면에 인접하여 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 제 1 및 제 2 이차원 물질층; 상기 제 1 이차원 물질층 위에 배치된 소스 전극; 및 상기 제 2 이차원 물질층 위에 배치된 드레인 전극;을 포함하며, 상기 제 1 및 제 2 이차원 물질층은 탄소 이외의 원소들의 결정으로 이루어진 비탄소계 이차원 결정을 가질 수 있다.
상기 소스 전극과 드레인 전극은 상기 게이트 절연막과 떨어져 있을 수 있다.
개시된 반도체 소자는 금속과 반도체 사이에 개재된 이차원 물질층을 포함하는데, 이차원 물질층은 표면에 반응기가 없기 때문에 금속의 일함수가 반도체의 표면에서 고정(pinning)되는 현상을 제거할 수 있다. 따라서, 금속의 고유한 일함수에 따른 효과가 나타날 수 있다. 또한, 이차원 물질층은 2차원의 층상 결정 구조를 갖기 때문에 이차원 물질층의 층 개수에 따라 이차원 물질층의 두께를 5nm 이내에서도 쉽게 조절할 수 있고 두께의 균일성도 우수하다. 따라서, 금속과 반도체 사이의 전체 영역에서 균일한 접촉 저항을 유지할 수 있다.
그 결과, 이차원 물질층에서의 터널링 전류를 통해 금속과 반도체 사이의 전류 흐름을 원할하게 하여 낮은 접촉 저항을 얻을 수 있다. 또한, 이차원 물질층은 높은 열적 안정성을 갖기 때문에 반도체 소자의 내구성을 향상시킬 수 있다. 또한, 이차원 물질층은 반도체 원자와 금속 원자에 대한 확산 방지막(diffusion barrier)의 역할을 할 수 있기 때문에 별도의 확산 방지막이 필요하지 않다. 따라서, 반도체 소자의 전체 저항을 추가적으로 감소시킬 수 있다.
도 1은 일 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
도 2는 이차원 물질층이 없는 비교예에 따른 반도체 소자에서의 에너지밴드 다이어그램을 개략적으로 보인다.
도 3a는 이차원 물질층이 비탄소계 이차원 결정인 경우에 도 1에 도시된 반도체 소자에서의 에너지밴드 다이어그램을 개략적으로 보인다.
도 3b는 이차원 물질층이 탄소계 이차원 결정인 경우에 도 1에 도시된 반도체 소자에서의 에너지밴드 다이어그램을 개략적으로 보인다.
도 4는 이차원 물질층의 종류에 따른 접촉 저항의 변화를 보이는 그래프이다.
도 5 및 도 6은 이차원 물질층의 층 개수가 상이한 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
도 7a 내지 도 7d는 이차원 물질층의 다양한 패턴의 예를 보이는 개략적인 평면도이다.
도 8은 다른 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
도 9는 또 다른 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
도 10은 또 다른 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
도 11은 또 다른 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다.
이하, 첨부된 도면들을 참조하여, 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 또한 이하에서 설명하는 층 구조에서, "상부" 나 "상"이라고 기재된 표현은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 일 실시예에 따른 반도체 소자의 구조를 개략적으로 보이는 단면도이다. 도 1을 참조하면, 일 실시예에 따른 반도체 소자(100)는 반도체층(101, 102, 103), 반도체층(101, 102, 103)에 전기적으로 접촉하는 금속층(106, 107), 및 반도체층(101, 102, 103)과 금속층(106, 107) 사이에 배치된 이차원 물질층(104, 105)을 포함할 수 있다.
여기서, 반도체층(101, 102, 103)은, 예를 들어, 제 1 도전형으로 도핑된 우물 영역(101) 및 제 1 도전형과 전기적으로 상반되는 제 2 도전형으로 도핑된 소스 영역(102)과 드레인 영역(103)을 포함할 수 있다. 도 1에는 우물 영역(101)이 p-형으로 도핑되고 소스 및 드레인 영역(102, 103)이 n-형으로 도핑된 것으로 도시되었으나, 이는 단지 예일 뿐이며 우물 영역(101)이 n-형으로 도핑되고 소스 및 드레인 영역(102, 103)이 p-형으로 도핑될 수도 있다. 우물 영역(101)은 약 1014~1018/cm3 의 비교적 저농도로 도핑될 수 있으며, 소스 및 드레인 영역(102, 103)은 공핍폭을 줄이기 위하여 약 1019/cm3 이상의 비교적 고농도로 도핑될 수 있다.
이러한 반도체층(101, 102, 103)은, 예를 들어, 실리콘(Si), 게르마늄(Ge) 등의 IV족 반도체, GaAs, GaP 등의 III-V족 화합물 반도체, CdS, ZnTe 등의 II-VI족 화합물 반도체, PbS 등의 IV-VI족 화합물 반도체, SiC 등의 IV-IV족 화합물 반도체, IGZO 등의 산화물 반도체, 또는 MoS2 등의 밴드갭을 갖는 이차원 결정 구조의 반도체일 수 있다.
또한, 후술하는 이차원 물질층(104, 105)과 접촉하는 소스 영역(102)과 드레인 영역(103)의 상부 표면은 이차원 물질층(104, 105)과의 결합 특성을 향상시키기 위하여 단층 원자로 표면 처리될 수도 있다. 실리콘과 같은 반도체는 일반적으로 이차원 물질과의 결합력이 약하기 때문에, 소스 영역(102)과 드레인 영역(103) 위에 배치된 이차원 물질층(104, 105)은 소스 영역(102)과 드레인 영역(103)으로부터 쉽게 떨어질 수도 있다. 이러한 현상을 방지하기 위하여, 소스 영역(102)과 드레인 영역(103)의 상부 표면을 이차원 물질층(104, 105)과의 결합력이 우수한 원소로 표면 처리하는 것이 가능하다. 예를 들어, 소스 영역(102)과 드레인 영역(103)의 표면에 산소, 황, 셀레늄 등을 단층으로 결합시킬 수 있다.
이차원 물질층(104, 105)은 상기 소스 영역(102) 위에 배치된 제 1 이차원 물질층(104) 및 드레인 영역(103) 위에 배치된 제 2 이차원 물질층(105)을 포함할 수 있다. 이차원 물질층(104, 105)은 이차원 결정 구조를 갖는 이차원 물질로 이루어지므로 층상 구조로 형성될 수 있다. 이차원 물질층(104, 105)의 층들은 반데르 발스 결합(van der Waals)을 통해 매우 약한 상호작용을 할 수 있다. 따라서, 이차원 물질층(104, 105)은 층 단위로 형성될 수 있기 때문에 두께의 조절이 용이하다.
이러한 이차원 물질층(104, 105)은 탄소계 이차원 물질 또는 비탄소계 이차원 물질로 이루어질 수 있다. 탄소계 이차원 물질은, 예를 들어, 그래핀(graphene)이나 나노결정 그래핀(nano crystalline graphene; nc-G)과 같이 탄소 원소의 결정으로 형성될 수 있다. 일반적인 그래핀은 촉매 금속 위에서 화학기상증착(CVD) 방식으로 형성되며, 약 700 내지 1000℃의 고온 공정이 필요하고 입경(grain size)이 수 um 정도이다. 일반적인 그래핀은 니켈(Ni)이나 구리(Cu)와 같은 금속 위에서 성장될 수 있기 때문에, 성장 후에 반도체 등과 같은 다른 층으로 전사될 수 있다. 반면, 나노결정 그래핀은 약 600℃ 이하의 비교적 저온에서 유도결합플라즈마 화학기상증착(Inductively Coupled Plasma CVD; ICP-CVD)이나 또는 플라즈마 화학기상증착방식(Plasma enhanced CVD; PE-CVD)으로 형성될 수 있으며, 입경이 약 100nm 이하이다. 나노결정 그래핀은 실리콘과 같은 반도체 위에서도 저온에서 성장이 가능하다.
비탄소계 이차원 물질은 탄소 이외의 원소들을 포함하는 이차원 물질이다. 비탄소계 이차원 물질로서 대표적으로 전이금속과 칼코겐 원소의 화합물인 전이금속 디칼코게나이드(transition metal dichalcogenide, TMD)가 있다. 예를 들어, 전이금속 디칼코게나이드는 MoS2, WS2, TaS2, HfS2, ReS2, TiS2, NbS2, SnS2, MoSe2, WSe2, TaSe2, HfSe2, ReSe2, TiSe2, NbSe2, SnSe2, MoTe2, WTe2, TaTe2, HfTe2, ReTe2, TiTe2, NbTe2, SnTe2를 포함할 수 있다. 전이금속 디칼코게나이드 외에도 다양한 비탄소계 이차원 물질이 있다. 예를 들어, 비탄소계 이차원 물질은 h-BN(hexagonal BN), 포스포린(phosphorene), TiOx, NbOx, MnOx, VaOx, MnO3, TaO3, WO3, MoCl2, CrCl3, RuCl3, BiI3, PbCl4, GeS, GaS, GeSe, GaSe, PtSe2, In2Se3, GaTe, InS, InSe, InTe 등을 포함할 수 있다. h-BN은 붕소(B)와 질소(N)이 결합하여 육방 결정 구조로 형성된 것이다. 포스포린은 흑린(black phosphorus)의 이차원 동소체이다.
이차원 물질층(104, 105)으로서 상술한 재료들 중에서 어느 것을 사용할 수도 있지만, 반도체층(101, 102, 103)이 2차원 결정 구조의 반도체인 경우, 이차원 물질층(104, 105)의 재료는 반도체층(101, 102, 103)의 재료와 다르게 선택될 수 있다.
또한, 이차원 물질층(104, 105)은 상술한 재료들을 그대로 사용할 수도 있지만, 반도체 소자(100)의 전기적 특성을 더욱 향상시키기 위하여 도핑될 수도 있다. 다시 말해, 이차원 물질층(104, 105)의 이차원 결정 구조를 구성하는 원소들 중 일부를 다른 원소로 치환하거나 또는 이차원 결정 구조에 다른 원소를 추가적으로 결합함으로써 도핑된 구조를 가질 수 있다. 예를 들어, 이차원 물질층(104, 105)이 그래핀인 경우, 그래핀을 형성하는 탄소 원자들 중에서 일부가 붕소나 질소 등의 다른 원자로 치환되거나 탄소 원자들 중에서 일부가 붕소나 질소 등의 다른 원자와 결합할 수도 있다.
금속층(106, 107)은 제 1 이차원 물질층(104) 위에 배치된 소스 전극(106) 및 제 2 이차원 물질층(105) 위에 배치된 드레인 전극(107)을 포함할 수 있다. 소스 전극(106) 및 드레인 전극(107)을 포함하는 금속층(106, 107)은, 예를 들어, 마그네슘(Mg), 알루미늄(Al), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 납(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 란탄(La), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 이리듐(Ir), 백금(Pt), 금(Au), 비스무스(Bi) 등과 같은 금속 또는 이들의 합금으로 이루어질 수 있다.
또한, 반도체 소자(100)는 소스 영역(102)과 드레인 영역(103) 사이의 우물 영역(101) 위에 배치된 게이트 절연막(108), 게이트 절연막(108) 위에 배치된 게이트 전극(109), 및 게이트 절연막(108)과 게이트 전극(109)의 측벽을 둘러싸는 스페이서(110)를 더 포함할 수 있다. 스페이서(110)는 게이트 절연막(108)과 게이트 전극(109)이 소스 전극(106) 및 드레인 전극(107)과 직접 접촉하는 것을 방지할 수 있다. 게이트 절연막(108)은 SiO2, SiNx, HfO2, Al2O3 등으로 형성될 수 있으며, 게이트 전극(109)은 폴리 실리콘 또는 금속층(106, 107)과 동일한 금속 재료로 이루어질 수 있다. 스페이서(110)는 SiO2, SiNx 등과 같은 절연성 재료로 이루어질 수 있다.
상술한 바와 같이, 본 실시예에 따른 반도체 소자(100)는 반도체과 금속 사이에 개재된 이차원 물질을 포함할 수 있다. 구체적으로, 반도체 소자(100)는 소스 영역(102)과 소스 전극(106) 사이에 개재된 제 1 이차원 물질층(104)과 드레인 영역(103)과 드레인 전극(107) 사이에 개재된 제 2 이차원 물질층(105)을 포함할 수 있다. 이차원 물질층(104, 105)은 표면에 반응기가 없기 때문에 소스 전극(106)과 드레인 전극(107)의 금속의 일함수가 각각 소스 영역(102)과 드레인 영역(103)의 표면에서 고정(pinning)되는 현상을 제거할 수 있다. 따라서, 소스 전극(106)과 드레인 전극(107)의 금속의 고유한 일함수에 따른 효과가 나타날 수 있으며, 그 결과 소스 영역(102)과 소스 전극(106) 사이 및 드레인 영역(103)과 드레인 전극(107) 사이에서 접촉 저항을 낮출 수 있다.
예를 들어, 도 2는 이차원 물질층(104, 105)이 없는 비교예에 따른 반도체 소자에서의 에너지밴드 다이어그램을 개략적으로 도시하고 있다. 도 2에서 Ec는 반도체의 전도대 레벨을 나타내며 Ev는 반도체의 가전자대 레벨을 나타내고 W1은 금속의 일함수를 나타낸다. 도 2를 참조하면, 이차원 물질층(104, 105)이 없는 비교예의 경우, 반도체와 금속 사이의 계면에서 금속의 일함수가 W1로 고정되기 때문에, 높은 쇼트키 에너지 장벽이 발생하게 된다. 따라서 반도체와 금속의 접촉면에서의 접촉 저항이 커지게 된다.
도 3a는 이차원 물질층(104, 105)이 비탄소계 이차원 결정인 경우에 도 1에 도시된 반도체 소자(100)에서의 에너지밴드 다이어그램을 개략적으로 도시하고 있다. 본 실시예의 경우, 이차원 물질층(104, 105)으로 인해 소스 전극(106)과 드레인 전극(107)의 금속의 고유한 일함수 W2에 의한 효과가 나타날 수 있다. 따라서, 소스 영역(102)과 소스 전극(106) 사이 및 드레인 영역(103)과 드레인 전극(107) 사이의 쇼트키 에너지 장벽이 낮아질 수 있다. 또한, 이차원 물질층(104, 105)의 두께가 터널링이 일어날 정도로 작기 때문에 전자는 이차원 물질층(104, 105)을 터널링하여 지나갈 수 있다. 따라서, 소스 영역(102)과 소스 전극(106) 사이 및 드레인 영역(103)과 드레인 전극(107) 사이의 접촉 저항이 낮아질 수 있다. 예를 들어, 이차원 물질층(104, 105)의 재료와 두께는 접촉 저항이 10-7Ωcm2 이하가 되도록 선택될 수 있다.
도 3b는 이차원 물질층(104, 105)이 탄소계 이차원 결정인 경우에 도 1에 도시된 반도체 소자(100)에서의 에너지밴드 다이어그램을 개략적으로 도시하고 있다. 도 3b에 도시된 바와 같이, 그래핀과 같은 탄소계 이차원 결정은 밴드갭을 갖기 않는다는 점에서 밴드갭을 갖는 비탄소계 이차원 결정과 차이가 있을 뿐이며, 탄소계 이차원 결정을 사용하는 경우에도 비탄소계 이차원 결정을 사용하는 경우와 동일한 효과를 얻을 수 있다.
도 4는 이차원 물질층(104, 105)의 종류에 따른 접촉 저항의 변화를 보이는 그래프이다. 도 4의 그래프에서 금속으로는 티타늄(Ti)을 사용하였으며, 반도체로서 실리콘을 사용하였다. 또한, 도 4의 그래프에서 가장 좌측은 이차원 물질층(104, 105)이 없는 비교예에 따른 반도체 소자에서의 접촉 저항을 보이며, 우측 방향을 따라 차례로 이차원 물질층(104, 105)으로서 2D-1은 그래핀을 사용하였고, 2D-2는 h-BN을 사용하였으며, 2D-3는 MoS2를 사용하였다. 도 4의 그래프에서 알 수 있는 바와 같이, 이차원 물질층(104, 105)이 없는 경우에 접촉 저항이 가장 높았으며, 이차원 물질층(104, 105)을 사용하는 경우에는 접촉 저항이 낮아질 수 있다.
또한, 이차원 물질층(104, 105)은 2차원의 층상 결정 구조를 가지며 한 층씩 형성하는 것이 가능하기 때문에 이차원 물질층(104, 105)의 층 개수에 따라 이차원 물질층의 두께를 5nm 이내에서도 쉽게 조절할 수 있고 두께의 균일성도 우수하다. 예를 들어, 도 5 및 도 6은 이차원 물질층(104, 105)의 층 개수가 상이한 반도체 소자(100)의 구조를 개략적으로 보이는 단면도이다. 도 1에는 이차원 물질층(104, 105)이 단일 층인 것으로 도시되었지만, 이차원 물질층(104, 105)은 도 5에 도시된 바와 같이 2층으로 형성될 수도 있으며, 또는 도 6에 도시된 바와 같이 3층이나 또는 그 이상으로 형성될 수도 있다. 이차원 물질층(104, 105)의 두께는 단순히 단일층 이차원 결정 구조의 두께의 배수가 될 수 있으므로, 단일층 이차원 결정 구조의 두께와 층 개수의 곱으로 간단히 결정될 수 있다. 예를 들어, 이차원 물질층(104, 105)의 두께가 약 0.3 nm 내지 5 nm의 범위에 있도록 층 개수를 선택할 수 있다. 이와 같이 이차원 물질층(104, 105)의 두께 균일성이 우수하므로 소스 영역(102)과 소스 전극(106) 사이 및 드레인 영역(103)과 드레인 전극(107) 사이의 전체 영역에서 균일한 접촉 저항을 확보할 수 있다.
또한, 이차원 물질층(104, 105)은 일반적으로 높은 열적 안정성을 갖기 때문에 반도체 소자(100)의 내구성을 향상시킬 수도 있다. 그리고, 이차원 물질층(104, 105)이 반도체 원자와 금속 원자에 대한 확산 방지막(diffusion barrier)의 역할을 할 수 있기 때문에, 소스 영역(102)과 소스 전극(106) 사이 및 드레인 영역(103)과 드레인 전극(107) 사이에 별도의 확산 방지막을 형성할 필요가 없다. 따라서, 반도체 소자(100)의 전체 저항을 추가적으로 감소시킬 수 있다.
이러한 이차원 물질층(104, 105)은 소스 영역(102)과 소스 전극(106) 사이 및 드레인 영역(103)과 드레인 전극(107) 사이에 완전히 채워질 수도 있다. 그러나 필요에 따라서는, 소스 영역(102)의 일부가 소스 전극(106)과 직접 접촉하고 드레인 영역(103)의 일부가 드레인 전극(107)과 직접 접촉하도록 이차원 물질층(104, 105)이 패터닝될 수도 있다. 예컨대, 도 7a 내지 도 7d는 이차원 물질층(104, 105)의 다양한 패턴의 예를 보이는 개략적인 평면도이다. 도 7a에 도시된 바와 같이, 이차원 물질층(104, 105)은 다수의 평행한 나노 와이어들의 형태로 패터닝될 수 있다. 또한, 도 7b에 도시된 바와 같이, 이차원 물질층(104, 105)은 다수의 평행한 나노 슬릿의 형태를 갖도록 패터닝될 수도 있다. 한편, 도 7c에 도시된 바와 같이, 이차원 물질층(104, 105)은 2차원 어레이로 배열된 다수의 나노 도트의 형태를 갖도록 패터닝될 수도 있다. 그와 반대로, 도 7d에 도시된 바와 같이, 이차원 물질층(104, 105)은 2차원 어레이로 배열된 다수의 나노 홀들을 갖도록 패터닝될 수도 있다. 이렇게 이차원 물질층(104, 105)을 특정한 형태로 패터닝하여 밴드갭과 같은 이차원 물질층(104, 105)의 전기적 특성을 변화시킴으로써, 접촉 저항을 포함하는 반도체 소자(100)의 특성을 조절할 수 있다.
도 8은 다른 실시예에 따른 반도체 소자(200)의 구조를 개략적으로 보이는 단면도이다. 도 1에 도시된 반도체 소자(100)의 경우에, 우물 영역(101), 소스 영역(102) 및 드레인 영역(103)은 동일한 표면 높이를 가지며, 이차원 물질층(104, 105)은 스페이서(110)의 측면과 접촉하도록 연장되어 있다. 반면, 도 8에 도시된 반도체 소자(200)에서 이차원 물질층(104, 105)은 스페이서(110)의 하부면과 접촉하도록 연장되어 있다. 이를 위해, 우물 영역(101)의 상부 표면은 소스 영역(102)과 드레인 영역(103)의 상부 표면보다 더 높게 형성될 수 있다. 예를 들어, 우물 영역(101)과 소스 및 드레인 영역(102, 103)의 높이 차이는 이차원 물질층(104, 105)의 두께와 같을 수 있다. 이차원 물질층(104, 105)은 스페이서(110)의 하부면을 따라 스페이서(110)와 게이트 절연막(108) 사이의 경계면까지 연장될 수 있다. 이 경우, 소스 및 드레인 영역(102, 103)과 우물 영역(101) 사이의 경계면은 스페이서(110)와 게이트 절연막(108) 사이의 경계면과 일치할 수 있다. 따라서, 소스 및 드레인 영역(102, 103)과 이차원 물질층(104, 105)의 접촉 면적이 넓어지기 때문에 접촉 저항이 추가적으로 감소할 수 있다.
도 9는 또 다른 실시예에 따른 반도체 소자(300)의 구조를 개략적으로 보이는 단면도이다. 도 1에 도시된 반도체 소자(100)와 비교할 때, 도 9에 도시된 반도체 소자(300)는 이차원 물질층(104, 105)과 금속층(106, 107) 사이에 배치된 혼합물층(111a, 111b)을 더 포함할 수 있다. 구체적으로, 반도체 소자(300)는 제 1 이차원 물질층(104)과 소스 전극(106) 사이에 배치된 제 1 혼합물층(111a) 및 제 2 이차원 물질층(105)과 드레인 전극(107) 사이에 배치된 제 2 혼합물층(111b)을 포함할 수 있다. 제 1 혼합물층(111a)은 소스 전극(106)을 형성하는 금속 재료와 소스 영역(102)을 형성하는 반도체 재료의 혼합물일 수 있다. 마찬가지로, 제 2 혼합물층(111b)은 드레인 전극(107)을 형성하는 금속 재료와 드레인 영역(103)을 형성하는 반도체 재료의 혼합물일 수 있다. 예를 들어, 반도체층(101, 102, 103)이 실리콘으로 형성되는 경우, 혼합물층(111a, 111b)은 실리사이드(silicide)로 형성될 수 있다. 이러한 혼합물층(111a, 111b)은 쇼트키 에너지 장벽을 더욱 낮추어 접촉 저항이 더 감소하도록 할 수 있다.
지금까지 설명한 반도체 소자(100, 200, 300)는 반도체층(101, 102, 103)에서 우물 영역(101)이 소스 및 드레인 영역(102, 103)과 반대 극성을 갖도록 도핑된 단극형(unipolar) 금속 산화막 반도체 전계 효과 트랜지스터(metal oxide silicon field effect transistor: MOSFET)이다. 그러나, 상술한 원리는 단극형 MOSFET뿐만 아니라 금속과 반도체 사이의 이종 접합을 갖는 모든 반도체 소자에 적용이 가능하다. 예를 들어, 반도체층의 모든 영역이 도핑되지 않거나 또는 반도체층의 모든 영역이 동일한 극성으로 도핑되는 경우에도, 반도체와 금속 사이에 이차원 물질을 개재시켜 접촉 저항을 낮출 수 있다.
예컨대, 도 10은 또 다른 실시예에 따른 반도체 소자(400)의 개략적인 구조를 보이는 단면도이다. 도 10을 참조하면, 반도체 소자(400)는 게이트 전극(201), 게이트 전극(201) 위에 배치된 게이트 절연막(202), 게이트 절연막(202) 위에 배치된 반도체층(203), 반도체층(203)의 양측에 각각 배치되어 반도체층(203)에 전기적으로 접촉하는 금속층(205, 206), 및 반도체층(203)과 금속층(205, 206) 사이에 배치되며 이차원 결정 구조를 갖는 이차원 물질층(204a, 204b)을 포함할 수 있다. 여기서, 반도체층(203)은 채널층으로서 역할을 하며 언도핑(undoped)될 수 있다.
금속층(205, 206)은, 게이트 절연막(202) 위에 배치되며 상기 반도체층(203)의 일 측면에 대향하는 소스 전극(205), 및 게이트 절연막(202) 위에 배치되며 반도체층(203)의 타 측면에 대향하는 드레인 전극(206)을 포함할 수 있다. 또한, 게이트 전극(201)도 역시 금속 재료로 이루어질 수 있다. 게이트 전극(201), 소스 전극(205), 및 드레인 전극(206)의 금속 재료는 앞서 설명한 재료를 사용할 수 있다.
이차원 물질층(204a, 204b)은 소스 전극(205)과 반도체층(203)의 일 측면 사이에 배치된 제 1 이차원 물질층(204a), 및 드레인 전극(206)과 반도체층(203)의 타 측면 사이에 배치된 제 2 이차원 물질층(204b)을 포함할 수 있다. 도 10에 도시된 바와 같이, 제 1 이차원 물질층(204a)은 반도체층(203)의 일 측면으로부터 상부 표면의 일부 영역까지 연장될 수 있다. 또한, 제 2 이차원 물질층(204b)은 제 1 이차원 물질층(204a)과 접촉하지 않도록 반도체층(203)의 타 측면으로부터 상부 표면의 다른 일부 영역까지 연장될 수 있다. 따라서, 이차원 물질층(204a, 204b)은 반도체층(203)의 측면과 상부 표면 사이에서 약 90도 정도로 절곡될 수 있다. 이러한 이차원 물질층(204a, 204b)은 앞서 설명한 2차원 결정 물질로 이루어질 수 있다. 특히, 탄소 이외의 원소들의 결정으로 이루어진 비탄소계 이차원 결정을 이차원 물질층(204a, 204b)으로서 사용할 수 있다.
도 11은 또 다른 실시예에 따른 반도체 소자(500)의 구조를 개략적으로 보이는 단면도이다. 도 10의 반도체 소자(400)는 게이트 전극(201)이 반도체층(203)의 하부에 배치되어 있는 하부 게이트 구조이나, 도 11에 도시된 반도체 소자(500)는 상부 게이트 구조라는 점에서 차이가 있다. 도 11을 참조하면, 반도체 소자(500)는 기판(221), 기판(221)의 상부 표면에 배치된 절연층(222), 절연층(222)의 상부 표면에 배치된 반도체층(223), 반도체층(223)의 상부 표면의 일부 영역에 배치된 게이트 절연막(225), 게이트 절연막(225)의 상부 표면에 배치된 게이트 전극(226), 반도체층(223)의 상부 표면의 다른 영역에 배치된 이차원 물질층(224a, 224b), 및 이차원 물질층(224a, 224b)의 상부 표면에 배치된 금속층(227, 228)을 포함할 수 있다. 여기서, 반도체층(223)은 채널층으로서 역할을 하며 언도핑(undoped)될 수 있다.
이차원 물질층(224a, 224b)은 반도체층(223)의 상부 표면 위에서 게이트 절연막(225)의 양쪽 측면에 인접하여 각각 배치된 제 1 이차원 물질층(224a) 및 제 2 이차원 물질층(224b)을 포함할 수 있다. 예를 들어, 반도체층(223)의 상부 표면의 중심 영역에 게이트 절연막(225)이 배치되며, 제 1 이차원 물질층(224a)과 제 2 이차원 물질층(224b)은 게이트 절연막(225)의 양측에 배치될 수 있다. 도 11에는 제 1 및 제 2 이차원 물질층(224a, 224b)이 게이트 절연막(225)에 완전히 접촉하는 것으로 도시되어 있으나, 제 1 및 제 2 이차원 물질층(224a, 224b)은 게이트 절연막(225)과 떨어져 있을 수도 있다. 이 경우, 게이트 절연막(225)과 제 1 및 제 2 이차원 물질층(224a, 224b) 사이에서 반도체층(223)의 상부 표면의 부분적으로 노출될 수도 있다.
또한, 금속층(227, 228)은 제 1 이차원 물질층(224a) 위에 배치된 소스 전극(227) 및 제 2 이차원 물질층(224b) 위에 배치된 드레인 전극(228)을 포함할 수 있다. 여기서, 상기 금속층(227, 228)과 이차원 물질층(224a, 224b)의 재료는 도 10에서 설명한 것과 같을 수 있다. 도 11에 도시된 바와 같이, 소스 전극(227)과 드레인 전극(228)은 제 1 이차원 물질층(224a)과 제 2 이차원 물질층(224b) 위에 각각 부분적으로 배치될 수 있으며, 게이트 절연막(225)과는 떨어져 있을 수 있다. 따라서, 제 1 이차원 물질층(224a)과 제 2 이차원 물질층(224b)의 상부 표면의 일부가 노출될 수도 있다. 그러나, 소스 전극(227)과 드레인 전극(228)은 제 1 이차원 물질층(224a)과 제 2 이차원 물질층(224b)의 전체 표면을 완전히 덮을 수도 있다.
지금까지, 기술적 원리에 대한 이해를 돕기 위하여 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 기술적 원리를 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 특허의 권리범위는 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
100, 200, 300, 400, 500.....반도체 소자 101.....우물 영역
102.....소스 영역 103.....드레인 영역
104, 105, 204a, 204b, 224a, 224b.....이차원 물질층
106, 205, 227.....소스 전극 107, 206, 228.....드레인 전극
108, 202, 225.....게이트 절연막 109, 201, 226.....게이트 전극
110.....스페이서 111a, 111b.....혼합물층
203, 223.....반도체층 221.....기판
222.....절연층

Claims (23)

  1. 제 1 도전형으로 도핑된 우물 영역, 및 제 1 도전형과 전기적으로 상반되는 제 2 도전형으로 도핑된 소스 영역과 드레인 영역을 구비하는 반도체층;
    상기 반도체층에 전기적으로 접촉하는 금속층; 및
    상기 반도체층과 금속층 사이에 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 이차원 물질층;을 포함하며,
    상기 이차원 물질층은 상기 소스 영역 위에 배치된 제 1 이차원 물질층 및 상기 드레인 영역 위에 배치된 제 2 이차원 물질층을 포함하고,
    상기 금속층은 상기 제 1 이차원 물질층 위에 배치된 소스 전극 및 상기 제 2 이차원 물질층 위에 배치된 드레인 전극을 포함하고,
    상기 이차원 물질층은 전이금속과 칼코겐 원소의 화합물인 전이금속 디칼코게나이드를 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 전이금속 디칼코게나이드는 MoS2, WS2, TaS2, HfS2, ReS2, TiS2, NbS2, SnS2, MoSe2, WSe2, TaSe2, HfSe2, ReSe2, TiSe2, NbSe2, SnSe2, MoTe2, WTe2, TaTe2, HfTe2, ReTe2, TiTe2, NbTe2, SnTe2를 포함하는 반도체 소자.
  3. 제 1 도전형으로 도핑된 우물 영역, 및 제 1 도전형과 전기적으로 상반되는 제 2 도전형으로 도핑된 소스 영역과 드레인 영역을 구비하는 반도체층;
    상기 반도체층에 전기적으로 접촉하는 금속층; 및
    상기 반도체층과 금속층 사이에 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 이차원 물질층;을 포함하며,
    상기 이차원 물질층은 상기 소스 영역 위에 배치된 제 1 이차원 물질층 및 상기 드레인 영역 위에 배치된 제 2 이차원 물질층을 포함하고,
    상기 금속층은 상기 제 1 이차원 물질층 위에 배치된 소스 전극 및 상기 제 2 이차원 물질층 위에 배치된 드레인 전극을 포함하고,
    상기 이차원 물질층은 TiOx, NbOx, MnOx, VaOx, MnO3, TaO3, WO3, MoCl2, CrCl3, RuCl3, BiI3, PbCl4, GeS, GaS, GeSe, GaSe, PtSe2, In2Se3, GaTe, InS, InSe, InTe, h-BN(hexagonal BN), 및 포스포린(phosphorene) 중에서 적어도 하나를 포함하는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 이차원 물질층은 이차원 결정 구조를 구성하는 원소들 중 일부를 다른 원소로 치환하거나 또는 이차원 결정 구조에 다른 원소를 추가적으로 결합함으로써 도핑된 구조를 갖는 반도체 소자.
  5. 제 1 도전형으로 도핑된 우물 영역, 및 제 1 도전형과 전기적으로 상반되는 제 2 도전형으로 도핑된 소스 영역과 드레인 영역을 구비하는 반도체층;
    상기 반도체층에 전기적으로 접촉하는 금속층; 및
    상기 반도체층과 금속층 사이에 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 이차원 물질층;을 포함하며,
    상기 이차원 물질층은 상기 소스 영역 위에 배치된 제 1 이차원 물질층 및 상기 드레인 영역 위에 배치된 제 2 이차원 물질층을 포함하고,
    상기 금속층은 상기 제 1 이차원 물질층 위에 배치된 소스 전극 및 상기 제 2 이차원 물질층 위에 배치된 드레인 전극을 포함하고,
    상기 이차원 물질층은 나노 와이어 형태, 나노 슬릿 형태, 나노 도트 형태, 또는 나노 홀의 형태로 패터닝되어 있는 반도체 소자.
  6. 제 1 항에 있어서,
    상기 이차원 물질층의 두께는 상기 반도체층과 상기 금속층 사이의 접촉 저항이 10-7Ωcm2 이하가 되도록 선택되는 반도체 소자.
  7. 제 6 항에 있어서,
    상기 이차원 물질층의 두께는 0.3 nm 내지 5 nm의 범위에 있는 반도체 소자.
  8. 제 6 항에 있어서,
    상기 이차원 물질층의 두께는 단일층 이차원 결정 구조의 두께의 배수인 반도체 소자.
  9. 제 1 항에 있어서,
    상기 반도체층은 실리콘, 게르마늄, III-V족 화합물 반도체, II-VI족 화합물 반도체, IV-VI족 화합물 반도체, IV-IV족 화합물 반도체, 산화물 반도체, 및 밴드갭을 갖는 이차원 결정 구조의 반도체 중에서 적어도 하나를 포함하는 반도체 소자.
  10. 제 1 도전형으로 도핑된 우물 영역, 및 제 1 도전형과 전기적으로 상반되는 제 2 도전형으로 도핑된 소스 영역과 드레인 영역을 구비하는 반도체층;
    상기 반도체층에 전기적으로 접촉하는 금속층; 및
    상기 반도체층과 금속층 사이에 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 이차원 물질층;을 포함하며,
    상기 이차원 물질층은 상기 소스 영역 위에 배치된 제 1 이차원 물질층 및 상기 드레인 영역 위에 배치된 제 2 이차원 물질층을 포함하고,
    상기 금속층은 상기 제 1 이차원 물질층 위에 배치된 소스 전극 및 상기 제 2 이차원 물질층 위에 배치된 드레인 전극을 포함하고,
    상기 이차원 물질층과 접하는 상기 반도체층의 표면이 단층 원자로 표면 처리되어 있는 반도체 소자.
  11. 제 1 도전형으로 도핑된 우물 영역, 및 제 1 도전형과 전기적으로 상반되는 제 2 도전형으로 도핑된 소스 영역과 드레인 영역을 구비하는 반도체층;
    상기 반도체층에 전기적으로 접촉하는 금속층; 및
    상기 반도체층과 금속층 사이에 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 이차원 물질층;을 포함하며,
    상기 이차원 물질층은 상기 소스 영역 위에 배치된 제 1 이차원 물질층 및 상기 드레인 영역 위에 배치된 제 2 이차원 물질층을 포함하고,
    상기 금속층은 상기 제 1 이차원 물질층 위에 배치된 소스 전극 및 상기 제 2 이차원 물질층 위에 배치된 드레인 전극을 포함하고,
    상기 이차원 물질층과 금속층 사이에 배치된, 상기 금속층을 형성하는 금속 재료와 상기 반도체층을 형성하는 반도체 재료의 혼합물층을 더 포함하는 반도체 소자.
  12. 제 1 항에 있어서,
    상기 소스 영역과 드레인 영역 사이에서 상기 우물 영역 위에 배치된 게이트 절연막;
    상기 게이트 절연막 위에 배치된 게이트 전극; 및
    상기 게이트 절연막과 상기 게이트 전극의 측벽을 둘러싸는 스페이서를 포함하는 반도체 소자.
  13. 제 12 항에 있어서,
    상기 제 1 이차원 물질층과 제 2 이차원 물질층은 각각 상기 스페이서의 하부면과 접촉하도록 연장되어 있는 반도체 소자.
  14. 제 12 항에 있어서,
    상기 제 1 이차원 물질층과 제 2 이차원 물질층은 각각 상기 스페이서의 측면과 접촉하도록 연장되어 있는 반도체 소자.
  15. 제 1 항에 있어서,
    상기 소스 영역과 드레인 영역의 도핑 농도는 1019/cm3 이상인 반도체 소자.
  16. 게이트 전극;
    언도핑 반도체층;
    상기 게이트 전극과 상기 언도핑 반도체층 사이에 배치된 게이트 절연막;
    상기 반도체층에 전기적으로 접촉하는 금속층; 및
    상기 반도체층과 금속층 사이에 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 이차원 물질층;을 포함하며,
    상기 이차원 물질층은 탄소 이외의 원소들의 결정으로 이루어진 비탄소계 이차원 결정을 갖는 반도체 소자.
  17. 제 16 항에 있어서,
    상기 금속층은 상기 게이트 절연막 위에 배치되며 상기 반도체층의 제 1 측면에 대향하는 소스 전극 및 상기 게이트 절연막 위에 배치되며 상기 반도체층의 제 2 측면에 대향하는 드레인 전극을 포함하고,
    상기 이차원 물질층은 상기 소스 전극과 상기 반도체층의 제 1 측면 사이에 배치된 제 1 이차원 물질층 및 상기 드레인 전극과 상기 반도체층의 제 2 측면 사이에 배치된 제 2 이차원 물질층을 포함하는 반도체 소자.
  18. 제 17 항에 있어서,
    상기 제 1 이차원 물질층은 상기 반도체층의 제 1 측면으로부터 상기 반도체층의 상부 표면의 제 1 영역까지 연장되도록 절곡되어 있으며, 상기 제 2 이차원 물질층은 상기 반도체층의 제 2 측면으로부터 상기 반도체층의 상부 표면의 제 2 영역까지 연장되도록 절곡되어 있는 반도체 소자.
  19. 제 16 항에 있어서,
    상기 비탄소계 이차원 결정 구조의 이차원 물질층은 칼코겐 원소의 화합물인 전이금속 디칼코게나이드를 포함하는 반도체 소자.
  20. 제 19 항에 있어서,
    상기 전이금속 디칼코게나이드는 MoS2, WS2, TaS2, HfS2, ReS2, TiS2, NbS2, SnS2, MoSe2, WSe2, TaSe2, HfSe2, ReSe2, TiSe2, NbSe2, SnSe2, MoTe2, WTe2, TaTe2, HfTe2, ReTe2, TiTe2, NbTe2, SnTe2를 포함하는 반도체 소자.
  21. 제 16 항에 있어서,
    상기 비탄소계 이차원 결정 구조의 이차원 물질층은 TiOx, NbOx, MnOx, VaOx, MnO3, TaO3, WO3, MoCl2, CrCl3, RuCl3, BiI3, PbCl4, GeS, GaS, GeSe, GaSe, PtSe2, In2Se3, GaTe, InS, InSe, InTe, h-BN, 및 포스포린 중에서 적어도 하나를 포함하는 반도체 소자.
  22. 언도핑 반도체층;
    게이트 전극;
    상기 반도체층과 상기 게이트 전극 사이에 배치된 게이트 절연막;
    상기 게이트 절연막의 양쪽 측면에 인접하여 배치된 것으로, 이차원(2-Dimensional) 결정 구조를 갖는 제 1 및 제 2 이차원 물질층;
    상기 제 1 이차원 물질층 위에 배치된 소스 전극; 및
    상기 제 2 이차원 물질층 위에 배치된 드레인 전극;을 포함하며,
    상기 제 1 및 제 2 이차원 물질층은 탄소 이외의 원소들의 결정으로 이루어진 비탄소계 이차원 결정을 갖는 반도체 소자.
  23. 제 22 항에 있어서,
    상기 소스 전극과 드레인 전극은 상기 게이트 절연막과 떨어져 있는 반도체 소자.
KR1020220026339A 2015-05-20 2022-02-28 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자 KR102466678B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150070567 2015-05-20
KR20150070567 2015-05-20
KR1020150110233A KR102370695B1 (ko) 2015-05-20 2015-08-04 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110233A Division KR102370695B1 (ko) 2015-05-20 2015-08-04 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20220031600A true KR20220031600A (ko) 2022-03-11
KR102466678B1 KR102466678B1 (ko) 2022-11-16

Family

ID=55349758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220026339A KR102466678B1 (ko) 2015-05-20 2022-02-28 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자

Country Status (5)

Country Link
US (5) US10217819B2 (ko)
EP (1) EP3096347B1 (ko)
JP (1) JP6918442B2 (ko)
KR (1) KR102466678B1 (ko)
CN (1) CN106169502B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
KR102434699B1 (ko) * 2015-07-31 2022-08-22 삼성전자주식회사 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
US10727050B1 (en) * 2016-06-15 2020-07-28 Northrop Grumman Systems Corporation Wafer-scale catalytic deposition of black phosphorus
US11101376B2 (en) 2017-06-29 2021-08-24 Intel Corporation Non-planar transition metal dichalcogenide devices
CN109166928B (zh) * 2017-07-18 2021-04-20 电子科技大学 栅极抽取和注入场效应晶体管及其沟道载流子控制方法
CN110959196B (zh) * 2017-08-07 2023-10-20 索尼半导体解决方案公司 电耦接结构、半导体装置和电子设备
JP7019995B2 (ja) * 2017-08-22 2022-02-16 富士電機株式会社 半導体装置及びその製造方法
KR102608959B1 (ko) * 2017-09-04 2023-12-01 삼성전자주식회사 2차원 물질을 포함하는 소자
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US10727230B2 (en) 2017-11-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor device with 2D material layer
JP2021068719A (ja) 2018-02-20 2021-04-30 ソニーセミコンダクタソリューションズ株式会社 導電構造、導電構造の形成方法及び半導体装置
US11251036B2 (en) 2018-12-28 2022-02-15 Imec Vzw Semiconductor devices and methods of manufacturing semiconductor devices
US10734384B1 (en) * 2019-01-23 2020-08-04 Qualcomm Incorporated Vertically-integrated two-dimensional (2D) semiconductor slabs in complementary field effect transistor (CFET) cell circuits, and method of fabricating
CN109668942B (zh) * 2019-01-28 2021-02-12 清华大学 二维金属/氧化物异质结，其制备方法以及传感器
CN110164965A (zh) * 2019-04-22 2019-08-23 中国科学院微电子研究所 一种半导体器件及制备方法
CN110190131A (zh) * 2019-04-22 2019-08-30 中国科学院微电子研究所 一种薄膜晶体管及制备方法
TW202118029A (zh) * 2019-06-26 2021-05-01 日商索尼半導體解決方案公司 半導體裝置及其製造方法
US11581430B2 (en) * 2019-08-22 2023-02-14 Globalfoundries U.S. Inc. Planar transistor device comprising at least one layer of a two-dimensional (2D) material and methods for making such transistor devices
CN110473906A (zh) * 2019-08-28 2019-11-19 西安电子科技大学 一种氧化镓基场效应晶体管
US11380785B2 (en) * 2019-10-17 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN111245416B (zh) * 2020-01-17 2022-04-05 北京科技大学 一种二维水平同质结、自驱动逻辑光电开关及其制备方法
JP7411225B2 (ja) 2020-07-03 2024-01-11 国立研究開発法人産業技術総合研究所 セラミックコンデンサ及びその製造方法
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
KR20220109896A (ko) * 2021-01-29 2022-08-05 삼성전자주식회사 반도체 소자
CN113284889B (zh) * 2021-04-20 2023-06-09 湖南大学 一种二维异质结阵列器件及其制备方法
CN113437144A (zh) * 2021-05-22 2021-09-24 兰州大学 一种基于二硫化铼的场效应管及其制造方法
KR20240032856A (ko) * 2021-07-13 2024-03-12 지나이트 코포레이션 박막 반도체 스위칭 장치
KR20230037349A (ko) * 2021-09-09 2023-03-16 삼성전자주식회사 반도체 소자 및 이를 포함하는 전자 장치
KR20230037346A (ko) * 2021-09-09 2023-03-16 삼성전자주식회사 반도체 소자
WO2023183526A1 (en) * 2022-03-24 2023-09-28 Massachusetts Institute Of Technology Controlled delamination through surface engineering for nonplanar fabrication
CN114709255A (zh) * 2022-04-02 2022-07-05 东南大学 基于异质结的高功率密度隧穿半导体器件及其制造工艺
KR20230151383A (ko) * 2022-04-25 2023-11-01 삼성전자주식회사 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
US20230360967A1 (en) * 2022-05-09 2023-11-09 Applied Materials, Inc. Conformal metal dichalcogenides
TWI820706B (zh) * 2022-05-13 2023-11-01 國立清華大學 二維半導體及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339638A1 (en) * 2009-12-24 2011-06-29 Samsung Electronics Co., Ltd. Transistor
US20130075700A1 (en) * 2011-09-22 2013-03-28 Samsung Electronics Co., Ltd. Electrode Structure Including Graphene And Field Effect Transistor Having The Same
KR20140075460A (ko) * 2012-12-11 2014-06-19 삼성전자주식회사 그래핀을 포함하는 전자 소자
CN104282541A (zh) * 2013-07-06 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196693A (ja) * 1992-12-24 1994-07-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100399357B1 (ko) * 2001-03-19 2003-09-26 삼성전자주식회사 코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법
JP3939250B2 (ja) * 2001-05-10 2007-07-04 シメトリックス・コーポレーション 強誘電性複合材料、その製造方法、およびそれを用いたメモリ
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
US7075134B2 (en) * 2001-11-29 2006-07-11 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US20040188765A1 (en) 2003-03-28 2004-09-30 International Business Machines Corporation Cmos device integration for low external resistance
WO2005043639A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. 導電性薄膜および薄膜トランジスタ
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
KR100615233B1 (ko) * 2004-07-21 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판 표시장치
US7586137B2 (en) * 2004-08-09 2009-09-08 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
US8089152B2 (en) * 2004-09-16 2012-01-03 Nanosys, Inc. Continuously variable graded artificial dielectrics using nanostructures
JP4303209B2 (ja) * 2005-02-04 2009-07-29 富士通株式会社 強誘電体素子及び強誘電体素子の製造方法
KR101145146B1 (ko) * 2005-04-07 2012-05-14 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
KR100755367B1 (ko) * 2005-06-08 2007-09-04 삼성전자주식회사 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
JP5046506B2 (ja) * 2005-10-19 2012-10-10 東京エレクトロン株式会社 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
KR101533455B1 (ko) * 2006-04-06 2015-07-03 삼성전자주식회사 나노와이어 복합체 및 그의 제조방법
US20070275530A1 (en) * 2006-05-24 2007-11-29 Wen-Han Hung Semiconductor structure and fabricating method thereof
JP5060740B2 (ja) * 2006-05-26 2012-10-31 シャープ株式会社 集積回路装置およびその製造方法、ならびに表示装置
US7763932B2 (en) * 2006-06-29 2010-07-27 International Business Machines Corporation Multi-bit high-density memory device and architecture and method of fabricating multi-bit high-density memory devices
CN101501826A (zh) * 2006-08-16 2009-08-05 皇家飞利浦电子股份有限公司 制造半导体器件的方法和利用该方法获得的半导体器件
US9697556B2 (en) * 2007-09-06 2017-07-04 Mohammad A. Mazed System and method of machine learning based user applications
KR101287735B1 (ko) * 2006-12-08 2013-07-18 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 이를 이용한액정표시장치의 제조 방법
GB0801494D0 (en) * 2007-02-23 2008-03-05 Univ Ind & Acad Collaboration Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same
US8183566B2 (en) * 2007-03-01 2012-05-22 Hewlett-Packard Development Company, L.P. Hetero-crystalline semiconductor device and method of making same
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
KR101379616B1 (ko) * 2007-07-31 2014-03-31 삼성전자주식회사 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
EP2068368B1 (en) * 2007-12-06 2012-10-10 Electronics and Telecommunications Research Institute Method for manufacturing n-type and p-type chalcogenide thin film transistor
US20090283822A1 (en) * 2008-05-16 2009-11-19 Promos Technologies Inc. Non-volatile memory structure and method for preparing the same
JP5553266B2 (ja) * 2008-06-09 2014-07-16 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタの作製方法
US8890271B2 (en) * 2010-06-30 2014-11-18 Zena Technologies, Inc. Silicon nitride light pipes for image sensors
CN101388412B (zh) * 2008-10-09 2010-11-10 北京大学 自对准栅结构纳米场效应晶体管及其制备方法
JP2010118500A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 半導体装置及びその製造方法
US8274084B2 (en) * 2008-11-26 2012-09-25 Palo Alto Research Center Incorporated Method and structure for establishing contacts in thin film transistor devices
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5473616B2 (ja) * 2009-02-09 2014-04-16 独立行政法人理化学研究所 テラヘルツ電磁波検出装置とその検出方法
JP5443789B2 (ja) * 2009-03-09 2014-03-19 株式会社東芝 半導体装置
KR101156620B1 (ko) * 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US20140001121A1 (en) 2012-04-18 2014-01-02 Gene F. DeShazo Method for Reclaiming Usable Products from Biosolids
WO2011055620A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8106383B2 (en) * 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
KR20110057989A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
EP2362459A1 (en) * 2010-02-24 2011-08-31 University College Cork-National University of Ireland, Cork Modified graphene structure and method of manufacture thereof
US8368121B2 (en) * 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
KR101736971B1 (ko) * 2010-10-01 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US8361853B2 (en) * 2010-10-12 2013-01-29 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices
JP5627390B2 (ja) * 2010-10-22 2014-11-19 株式会社東芝 光電変換素子およびその製造方法
KR101718961B1 (ko) * 2010-11-05 2017-03-23 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조 방법
US9263538B2 (en) * 2010-11-15 2016-02-16 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor
KR101214742B1 (ko) 2010-12-09 2012-12-21 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US9608101B2 (en) * 2011-01-04 2017-03-28 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
US10586832B2 (en) * 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US20140042390A1 (en) * 2011-02-16 2014-02-13 The Regents Of University Of California Interpenetrating networks of carbon nanostructures and nano-scale electroactive materials
US8652946B2 (en) * 2012-04-16 2014-02-18 Uchicago Argonne, Llc. Graphene layer formation on a carbon based substrate
US8530886B2 (en) * 2011-03-18 2013-09-10 International Business Machines Corporation Nitride gate dielectric for graphene MOSFET
CN102683209B (zh) * 2011-03-18 2015-01-21 中国科学院微电子研究所 一种半导体器件及其制造方法
KR101224866B1 (ko) * 2011-04-12 2013-01-22 한국과학기술원 물리 공극을 갖는 그래핀 소자
US8642996B2 (en) * 2011-04-18 2014-02-04 International Business Machines Corporation Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
US9252704B2 (en) * 2011-05-20 2016-02-02 The United States Of America As Represented By The Secretary Of The Army Voltage tunable oscillator using bilayer graphene and a lead zirconate titanate capacitor
US8860137B2 (en) * 2011-06-08 2014-10-14 University Of Southern California Radio frequency devices based on carbon nanomaterials
EP2535937B1 (en) 2011-06-17 2015-03-11 Friedrich-Alexander-Universität Erlangen-Nürnberg Electronic device
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
JP5737405B2 (ja) 2011-07-29 2015-06-17 富士通株式会社 グラフェンナノメッシュの製造方法及び半導体装置の製造方法
KR101934978B1 (ko) 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101813181B1 (ko) * 2011-08-26 2017-12-29 삼성전자주식회사 튜너블 배리어를 포함하는 그래핀 전계효과 트랜지스터를 구비한 인버터 논리소자
KR101920712B1 (ko) * 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
US9171907B2 (en) * 2011-09-27 2015-10-27 Georgia Tech Research Corporation Graphene transistor
JP5856423B2 (ja) 2011-09-30 2016-02-09 株式会社東芝 導電材料およびこれを用いた電気素子
US9177688B2 (en) * 2011-11-22 2015-11-03 International Business Machines Corporation Carbon nanotube-graphene hybrid transparent conductor and field effect transistor
TWI621183B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101878746B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
US8633055B2 (en) * 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
US10290614B2 (en) * 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
US8669591B2 (en) * 2011-12-27 2014-03-11 Eta Semiconductor Inc. E-mode HFET device
US20130209991A1 (en) * 2012-01-10 2013-08-15 Northeastern University Wireless swnt sensor integrated with microfluidic system for various liquid sensing applications
KR20130092752A (ko) 2012-02-13 2013-08-21 홍익대학교 산학협력단 질화물계 이종접합 전계효과 트랜지스터
TWI546979B (zh) 2012-03-05 2016-08-21 晶元光電股份有限公司 對位接合之發光二極體裝置與其製造方法
WO2013140181A1 (en) * 2012-03-22 2013-09-26 The University Of Manchester Photovoltaic cells
US20130285019A1 (en) * 2012-04-26 2013-10-31 Postech Academy-Industry Foundation Field effect transistor and method of fabricating the same
US9181100B2 (en) * 2012-06-27 2015-11-10 National Cheng Kung University Method of transferring a graphene film
JP2014029991A (ja) * 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
JP5656930B2 (ja) * 2012-07-05 2015-01-21 古河電気工業株式会社 窒化物系化合物半導体素子
JP5553256B2 (ja) * 2012-07-09 2014-07-16 国立大学法人東北大学 ３次元構造のｍｏｓｆｅｔ及びその製造方法
KR101919424B1 (ko) * 2012-07-23 2018-11-19 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2014039472A1 (en) * 2012-09-04 2014-03-13 Massachusetts Institute Of Technology Solid-state cloaking for electrical charge carrier mobility control
US9287138B2 (en) 2012-09-27 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET low resistivity contact formation method
KR101919420B1 (ko) * 2012-10-08 2019-02-08 삼성전자주식회사 그래핀 스위칭 소자를 이용한 메모리 어레이
KR102059129B1 (ko) * 2012-11-21 2019-12-24 삼성전자주식회사 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자
US9803124B2 (en) * 2012-12-05 2017-10-31 Nanotek Instruments, Inc. Process for producing unitary graphene matrix composites containing carbon or graphite fillers
US9252015B2 (en) * 2012-12-12 2016-02-02 Fudan University Ultra-shallow junction semiconductor field-effect transistor and method of making
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN103117316B (zh) * 2013-01-30 2015-08-05 中国科学院苏州纳米技术与纳米仿生研究所 基于超材料结构的石墨烯晶体管、光探测器及其应用
CN105027294B (zh) * 2013-02-22 2019-03-05 Hrl实验室有限责任公司 石墨烯异质结构场效应晶体管
US9190509B2 (en) * 2013-03-11 2015-11-17 The United States Of America As Represented By The Secretary Of The Army High mobility, thin film transistors using semiconductor/insulator transition-metal dichalcogenide based interfaces
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US9899480B2 (en) * 2013-03-15 2018-02-20 University Of Notre Dame Du Lac Single transistor random access memory using ion storage in two-dimensional crystals
US9059013B2 (en) * 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
JP6268419B2 (ja) * 2013-04-03 2018-01-31 富士通株式会社 電子装置及びその製造方法
EP2790227B1 (en) * 2013-04-09 2019-06-05 IMEC vzw Graphene based field effect transistor
US9590044B2 (en) * 2013-04-11 2017-03-07 Infineon Technologies Ag Two-dimensional material containing electronic components
TWI508305B (zh) * 2013-05-06 2015-11-11 E Ink Holdings Inc 主動元件
US8962408B2 (en) * 2013-06-04 2015-02-24 International Business Machines Corporation Replacement gate self-aligned carbon nanostructure transistor
JP6379358B2 (ja) * 2013-07-25 2018-08-29 パナソニックＩｐマネジメント株式会社 半導体装置
EP3035374B1 (en) * 2013-08-13 2022-10-05 Japan Science and Technology Agency Tunnel field-effect transistor, method for manufacturing same, and switch element
KR102144995B1 (ko) * 2013-09-12 2020-08-14 삼성전자주식회사 그래핀 나노포어를 포함하는 나노포어 소자 및 그 제조 방법
US9966467B2 (en) * 2013-09-27 2018-05-08 Phison Electronics Corp. Integrated circuit and code generating method
KR101513136B1 (ko) * 2013-10-07 2015-04-17 한국과학기술연구원 그래핀 필름의 제조방법, 그래핀 필름, 및 이를 포함하는 전자 소자
KR102144999B1 (ko) * 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
KR102134819B1 (ko) 2013-11-29 2020-07-21 삼성전자주식회사 전자 소자
WO2015089290A1 (en) * 2013-12-12 2015-06-18 Oregon State University Microscale-based device for purifying fluid and method of use
JP2015141912A (ja) * 2014-01-27 2015-08-03 富士フイルム株式会社 有機薄膜トランジスタ、有機半導体薄膜および有機半導体材料
US9246113B2 (en) * 2014-02-14 2016-01-26 International Business Machines Corporation Junction field-effect quantum dot memory switch
US9505624B2 (en) * 2014-02-18 2016-11-29 Corning Incorporated Metal-free CVD coating of graphene on glass and other dielectric substrates
WO2015125246A1 (ja) 2014-02-20 2015-08-27 三菱重工コンプレッサ株式会社 回転機械システム
US9960175B2 (en) * 2014-03-06 2018-05-01 The Regents Of The University Of Michigan Field effect transistor memory device
WO2015160822A1 (en) * 2014-04-14 2015-10-22 University Of Virginia Patent Foundation Graphene or carbon nanotube materials and method of making and using the same
US9548394B2 (en) * 2014-04-22 2017-01-17 Uchicago Argonne, Llc All 2D, high mobility, flexible, transparent thin film transistor
JP2017521849A (ja) * 2014-04-24 2017-08-03 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド 高パワーエレクトロニクスのための可変バリアトランジスタ
US9147824B1 (en) * 2014-05-08 2015-09-29 International Business Machines Corporation Reactive contacts for 2D layered metal dichalcogenides
KR102216543B1 (ko) * 2014-06-16 2021-02-17 삼성전자주식회사 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
KR102214833B1 (ko) * 2014-06-17 2021-02-10 삼성전자주식회사 그래핀과 양자점을 포함하는 전자 소자
US9361418B2 (en) * 2014-06-23 2016-06-07 Synopsys, Inc. Nanowire or 2D material strips interconnects in an integrated circuit cell
KR102237826B1 (ko) * 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
US9525072B2 (en) * 2014-08-11 2016-12-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation
KR101526555B1 (ko) * 2014-08-22 2015-06-09 서울대학교산학협력단 재구성 가능한 전자 소자 및 이의 동작 방법
US9449851B2 (en) * 2014-08-29 2016-09-20 The Regents Of The University Of California Local doping of two-dimensional materials
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
KR102263062B1 (ko) * 2014-09-23 2021-06-09 삼성전자주식회사 핀 타입 그래핀 소자
US20160093491A1 (en) * 2014-09-29 2016-03-31 University Of North Texas LARGE SCALE AND THICKNESS-MODULATED MoS2 NANOSHEETS
WO2016063175A1 (ja) * 2014-10-24 2016-04-28 株式会社半導体エネルギー研究所 電極およびその作製方法、負極およびその作製方法、蓄電装置並びに電子機器
US10269981B2 (en) * 2014-11-17 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-channel field effect transistors using 2D-material
US10020300B2 (en) * 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9857328B2 (en) * 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US9618474B2 (en) * 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9859394B2 (en) * 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10006910B2 (en) * 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US10803941B2 (en) * 2014-12-22 2020-10-13 Mohammad A. Mazed System on chip (SoC) based on neural processor or microprocessor
KR102412965B1 (ko) * 2014-12-30 2022-06-24 삼성전자주식회사 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
US10217798B2 (en) * 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US10233346B2 (en) * 2015-01-19 2019-03-19 Chung-Ping Lai Conductive ink composition and conductive architecture for wireless antenna
KR102325523B1 (ko) * 2015-01-29 2021-11-12 엘지전자 주식회사 금속 칼코게나이드 소자 및 그 제조 방법
US20170098716A1 (en) * 2015-02-20 2017-04-06 University Of Notre Dame Du Lac Two-dimensional heterojunction interlayer tunneling field effect transistors
US9461120B2 (en) * 2015-02-27 2016-10-04 Infineon Technologies Ag Electronic device
JP6406080B2 (ja) * 2015-03-17 2018-10-17 豊田合成株式会社 半導体装置の製造方法
KR102335772B1 (ko) * 2015-04-07 2021-12-06 삼성전자주식회사 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
KR102232755B1 (ko) * 2015-04-07 2021-03-26 삼성전자주식회사 2차원 물질을 이용한 전자소자 및 그 제조 방법
US10079144B2 (en) * 2015-04-22 2018-09-18 Samsung Electronics Co., Ltd. Composition for layered transition metal chalcogenide compound layer and method of forming layered transition metal chalcogenide compound layer
WO2016171369A1 (ko) * 2015-04-24 2016-10-27 경희대학교산학협력단 광증폭 포토트랜지스터를 포함하는 광반응성 센서, 상기 광반응성 센서를 포함하는 디스플레이 패널 및 차량 제어 시스템
KR102335773B1 (ko) * 2015-04-30 2021-12-06 삼성전자주식회사 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법
KR102356682B1 (ko) * 2015-05-11 2022-01-27 삼성전자주식회사 2ｄ 물질을 이용한 비휘발성 메모리 소자 및 그 제조방법
CN107949914B (zh) * 2015-05-19 2022-01-18 英特尔公司 具有凸起掺杂晶体结构的半导体器件
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN107735864B (zh) * 2015-06-08 2021-08-31 美商新思科技有限公司 衬底和具有3d几何图形上的2d材料沟道的晶体管
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
KR102395778B1 (ko) * 2015-09-10 2022-05-09 삼성전자주식회사 나노구조체 형성방법과 이를 적용한 반도체소자의 제조방법 및 나노구조체를 포함하는 반도체소자
EP3147954A1 (en) * 2015-09-22 2017-03-29 Nokia Technologies Oy Photodetector with conductive channel made from two dimensional material and its manufacturing method
KR102412966B1 (ko) * 2015-09-25 2022-06-24 삼성전자주식회사 연결 구조체 및 이를 적용한 전자소자
KR102391911B1 (ko) * 2015-10-16 2022-04-27 삼성전자주식회사 이차원 물질을 포함한 반도체 소자
US10276698B2 (en) * 2015-10-21 2019-04-30 International Business Machines Corporation Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
KR20180072786A (ko) * 2015-10-22 2018-06-29 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치를 위한 펠리클 제조 방법, 리소그래피 장치를 위한 펠리클 장치, 리소그래피 장치, 디바이스 제조 방법, 펠리클 처리 장치, 및 펠리클 처리 방법
US9893155B2 (en) * 2015-11-12 2018-02-13 The United States Of America As Represented By The Secretary Of The Army Semiconductor electronic device formed of 2-D van der Waals material whose free charge carrier concentration is determined by adjacent semiconductor's polarization
US9941380B2 (en) * 2015-11-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene transistor and related methods
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US10665707B2 (en) * 2015-12-02 2020-05-26 Intel Corporation Techniques for co-integrating transition metal dichalcogenide (TMDC)-based and III-N semiconductor-based transistor devices
WO2017100616A1 (en) * 2015-12-10 2017-06-15 Massachusetts Institute Of Technology Universal methodology to synthesize diverse two-dimensional heterostructures
KR101725298B1 (ko) * 2015-12-11 2017-04-10 주식회사 지2터치 터치스크린 내장형 표시 장치 및 그 제조 방법
KR20170070684A (ko) * 2015-12-14 2017-06-22 삼성전자주식회사 금속촉매층과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
EP3185303A1 (en) * 2015-12-22 2017-06-28 IMEC vzw A two-dimensional material semiconductor device
EP3185301A1 (en) * 2015-12-22 2017-06-28 IMEC vzw Multi-gate tunnel field-effect transistor (tfet)
JP6693142B2 (ja) * 2016-01-21 2020-05-13 ソニー株式会社 半導体装置、電子部品、電子機器、および半導体装置の製造方法
CN105514121B (zh) * 2016-01-26 2019-03-15 武汉华星光电技术有限公司 一种tft阵列基板及其制作方法
KR102523974B1 (ko) * 2016-02-15 2023-04-20 삼성전자주식회사 전하 배리어층을 포함한 광전 소자
US9972537B2 (en) * 2016-02-24 2018-05-15 Globalfoundries Inc. Methods of forming graphene contacts on source/drain regions of FinFET devices
US20170261465A1 (en) * 2016-03-11 2017-09-14 Government Of The United States Of America, As Represented By The Secretary Of Commerce Dyadic sensor and process for sensing an analyte
US10727004B2 (en) * 2016-04-07 2020-07-28 University Of North Texas Two-dimensional transition metal dichalcogenide micro-supercapacitors
US10269982B2 (en) * 2016-07-08 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metallic channel device and manufacturing method thereof
US9876088B1 (en) * 2016-09-19 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. III-V semiconductor layers, III-V semiconductor devices and methods of manufacturing thereof
US10991675B2 (en) * 2016-10-10 2021-04-27 Monolithic 3D Inc. 3D semiconductor device and structure
US10141412B2 (en) * 2016-10-25 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using transition metal dichalcogenide and a method for manufacturing the same
US10510903B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Impact ionization semiconductor device and manufacturing method thereof
US10056498B2 (en) * 2016-11-29 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN106684251B (zh) * 2016-12-09 2018-06-01 武汉华星光电技术有限公司 柔性垂直沟道有机薄膜晶体管及其制作方法
US10608085B2 (en) * 2016-12-23 2020-03-31 Imec Vzw Two dimensional field effect transistors
KR20180080416A (ko) 2017-01-03 2018-07-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10269564B2 (en) * 2017-03-17 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device using layered etching and repairing of damaged portions
KR102381419B1 (ko) * 2017-06-29 2022-04-01 삼성디스플레이 주식회사 반도체 소자의 제조 방법, 반도체 소자를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107482014B (zh) * 2017-07-04 2019-04-12 复旦大学 一种多级单元薄膜晶体管存储器及其制备方法
KR20190034027A (ko) * 2017-09-22 2019-04-01 삼성전자주식회사 나노결정질 그래핀 전극을 포함하는 리튬 이온 전지
KR102418493B1 (ko) * 2017-10-24 2022-07-06 엘지디스플레이 주식회사 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US10553679B2 (en) * 2017-12-07 2020-02-04 International Business Machines Corporation Formation of self-limited inner spacer for gate-all-around nanosheet FET
KR20200046840A (ko) * 2018-10-25 2020-05-07 삼성전자주식회사 실리신 전자 소자
KR20200126722A (ko) * 2019-04-30 2020-11-09 삼성전자주식회사 2차원 반도체 물질을 포함하는 공명 터널링 소자 및 이를 이용한 물리적 특성의 검출방법
KR20240012978A (ko) * 2022-07-21 2024-01-30 삼성전자주식회사 2차원 물질을 포함하는 반도체 소자 및 그 제조방법
KR20240018977A (ko) * 2022-08-03 2024-02-14 삼성전자주식회사 2차원 물질을 포함하는 반도체 소자 및 그 제조방법
KR20240019501A (ko) * 2022-08-04 2024-02-14 삼성전자주식회사 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339638A1 (en) * 2009-12-24 2011-06-29 Samsung Electronics Co., Ltd. Transistor
US20130075700A1 (en) * 2011-09-22 2013-03-28 Samsung Electronics Co., Ltd. Electrode Structure Including Graphene And Field Effect Transistor Having The Same
KR20140075460A (ko) * 2012-12-11 2014-06-19 삼성전자주식회사 그래핀을 포함하는 전자 소자
CN104282541A (zh) * 2013-07-06 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
US20190043946A1 (en) 2019-02-07
US10790356B2 (en) 2020-09-29
KR102466678B1 (ko) 2022-11-16
US11342414B2 (en) 2022-05-24
CN106169502A (zh) 2016-11-30
JP2016219788A (ja) 2016-12-22
US20220262903A1 (en) 2022-08-18
EP3096347A1 (en) 2016-11-23
US20200388680A1 (en) 2020-12-10
US10559660B2 (en) 2020-02-11
CN106169502B (zh) 2021-11-09
EP3096347B1 (en) 2021-03-31
US10217819B2 (en) 2019-02-26
US20160343805A1 (en) 2016-11-24
JP6918442B2 (ja) 2021-08-11
US20190148493A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
KR102466678B1 (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
KR101156620B1 (ko) 그라핀 채널층을 가지는 전계 효과 트랜지스터
KR101830782B1 (ko) 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
KR102156320B1 (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
JP5312798B2 (ja) 高性能ｆｅｔデバイス
US11935938B2 (en) Devices and methods for creating ohmic contacts using bismuth
EP3855507B1 (en) Field effect transistor including gate insulating layer formed of two-dimensional material
KR102370695B1 (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
JP2011502364A (ja) 高性能ヘテロ構造ｆｅｔデバイス及び方法
Qi et al. Epitaxy of NiTe2 on WS2 for the p-type Schottky contact and increased photoresponse
US20220246718A1 (en) Semiconductor device
US20220140100A1 (en) Semiconductor device including surface-treated semiconductor layer
US9425329B2 (en) Rectifying device and method for manufacturing the same
US20220238721A1 (en) Semiconductor device including two-dimensional material
US20230343846A1 (en) Semiconductor device including metal-2 dimensional material-semiconductor junction

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant