CN111245416B - 一种二维水平同质结、自驱动逻辑光电开关及其制备方法 - Google Patents
一种二维水平同质结、自驱动逻辑光电开关及其制备方法 Download PDFInfo
- Publication number
- CN111245416B CN111245416B CN202010053717.8A CN202010053717A CN111245416B CN 111245416 B CN111245416 B CN 111245416B CN 202010053717 A CN202010053717 A CN 202010053717A CN 111245416 B CN111245416 B CN 111245416B
- Authority
- CN
- China
- Prior art keywords
- source layer
- dimensional
- metal
- type doping
- tungsten diselenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 121
- 239000002184 metal Substances 0.000 claims abstract description 121
- ROUIDRHELGULJS-UHFFFAOYSA-N bis(selanylidene)tungsten Chemical compound [Se]=[W]=[Se] ROUIDRHELGULJS-UHFFFAOYSA-N 0.000 claims abstract description 84
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000010931 gold Substances 0.000 claims abstract description 58
- 229910052737 gold Inorganic materials 0.000 claims abstract description 58
- 229910052738 indium Inorganic materials 0.000 claims abstract description 50
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052582 BN Inorganic materials 0.000 claims abstract description 28
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 19
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 238000005286 illumination Methods 0.000 claims abstract description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 12
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 230000005693 optoelectronics Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 230000005622 photoelectricity Effects 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/941—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated using an optical detector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
本发明提供一种二维水平同质结、自驱动逻辑光电开关及其制备方法，属于半导体光电技术领域。本发明所述光电开关包括二维二硒化钨、硅/二氧化硅绝缘衬底、氮化硼、铟金属n型掺杂源层、金金属p型掺杂源层。本发明利用金电极对二维二硒化钨产生p型掺杂，铟电极对二维二硒化钨产生n型掺杂，构筑了二维二硒化钨水平p‑n同质结。氮化硼和绝缘硅作为栅介质层，硅作为栅电极。二维二硒化钨材料作为光敏材料，在光照下产生光生电子空穴对，对硅衬底施加栅极电压调控同质结整流方向，从而控制光生电子空穴流动方向，起到逻辑光电开关的作用。
Description
【技术领域】
本发明涉及半导体光电技术领域，尤其涉及一种二维水平同质结、自驱动逻辑光电开关及其制备方法。
【背景技术】
二维同质结及其相关器件在新一代的光电器件有着广泛的应用，如在光电探测，图像传感、逻辑器件、存储器等。因此，二维同质结及其相关技术一直是国际上的研究热点和各国主要竞争的技术领域之一。由于二维材料在原子级厚度下依然具有优异的载流子传输性能和强的光与物质相互作用力，被认为是下一代新型电子和光电子器件的候选材料。目前，已经有很多关于基于二维p-n结的光电器件，而p-n同质结由于不需要考虑能带错配的问题得到广泛关注。目前已经有许多研究致力于优化二维半导体p-n同质结性能，但是仍然存在很多问题。传统的掺杂方法，比如离子注入和表面改性，难以在二维材料中形成稳定掺杂态，同时又对材料造成不可避免的物理损伤。利用堆垛方法构筑的p-n结，需要通过聚合物膜辅助堆垛，难以保证界面的洁净度。此外，由于二维材料的机械柔韧度，不可控的随机堆垛和界面处的气泡很难彻底解决，这些都严重影响了p-n结的载流子输运性能。而通过气相沉积法生长的p-n结又需要考虑材料之间的晶格匹配问题和后续复杂的电极制备过程。
因此，有必要研究一种二维水平同质结、自驱动逻辑光电开关及其制备方法来应对现有技术的不足，以解决或减轻上述一个或多个问题。
【发明内容】
有鉴于此，本发明提供了一种二维水平同质结、自驱动逻辑光电开关及其制备方法，利用双极性二硒化钨作为沟道，金金属电极可以对二硒化钨产生p型掺杂，铟金属电极可以对二硒化钨产生n型掺杂，从而形成面内p-n同质结。同时，基于这种结构的二硒化钨p-n同质结的极性可以通过栅压调控。在光刺激状态下，栅压可以对同质结光伏电压信号的大小和极性进行调控，而实现自驱动逻辑开关功能。
一方面，本发明提供一种二维水平同质结，所述二维水平同质结包括二维二硒化钨、金金属p型掺杂源层和铟金属n型掺杂源层；
所述金金属p型掺杂源层用于对二维二硒化钨产生p型掺杂；
所述铟金属n型掺杂源层用于对二维二硒化钨产生n型掺杂；
所述二维二硒化钨用作沟道并在沿沟道方向形成p-n同质结。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述金金属p型掺杂源层设置在二维二硒化钨一端，所述铟金属n型掺杂源层设置在二维二硒化钨相反于金金属p型掺杂源层的另一端；所述金金属p型掺杂源层和铟金属n型掺杂源层分别位于二维二硒化钨两侧。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述二维水平同质结的结区宽度通过金金属p型掺杂源层和铟金属n型掺杂源层的相对距离进行调节。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述二维二硒化钨厚度为1.4nm～100nm。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述铟金属n型掺杂源层厚度为40nm～80nm，所述铟金属n型掺杂源层远离二维二硒化钨的一侧还蒸镀有一层10nm～20nm的金金属层。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述金金属p型掺杂源层厚度为20nm～30nm。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述结晶器的长度为800～1000mm。
一方面，本发明还提供一种自驱动逻辑光电开关，所述光电开关包括二维水平同质结、绝缘衬层、氮化硼和栅电极；
所述铟金属n型掺杂源层用作源极，所述金金属p型掺杂源层用作漏极，所述铟金属n型掺杂源层和所述金金属p型掺杂源层形成回路；
所述二维二硒化钨形成的p-n同质结用于在光照下产生电压信号；
所述栅电极用于控制电压信号的大小和极性方向，从而实现自驱动逻辑光电开关作用，产生正电平和负电平；
所述绝缘衬层一端连接栅电极，另一端通过氮化硼连接二维水平同质结。
一方面，本发明还提供一种自驱动逻辑光电开关的制备方法，所述制备方法包括以下步骤：
步骤1：将二氧化硅绝缘衬层及硅栅电极依次放入丙酮、乙醇、去离子水三种溶液中超声清洗15分钟，取出，吹干；
步骤2：通过精确转移将氮化硼转移到二氧化硅绝缘层上；
步骤3：在步骤2中的氮化硼上制备金金属p型掺杂源层；
步骤4：通过精确转移将二维二硒化钨转移到步骤3中金金属p型掺杂源层上方；
步骤5：在二维二硒化钨上制作铟金属n型掺杂源层。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述步骤4中进行精确转移之前，对二维二硒化钨进行真空退火处理，处理温度为80℃-200℃，真空度为10-3Pa，退火时间为1-3小时。
与现有技术相比，本发明可以获得包括以下技术效果：
1、利用二维二硒化钨材料的双极性作用，接触电极所用的金金属p型掺杂源层可以对其产生稳定有效的p型掺杂，铟金属n型掺杂源层可以对其产生稳定有效的n型掺杂，简化制备工艺。
2、栅压可以实现对二硒化钨同质结光伏响应电压极性的有效调控，实现自驱动逻辑光电开关。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有技术效果。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明一个实施例提供的自驱动逻辑光电开关的器件结构示意图。
其中，图中：
1-二维二硒化钨；2-铟金属n型掺杂源层；3-金金属p型掺杂源层；4-二氧化硅绝缘衬层；5-氮化硼；6-硅栅电极。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
本发明提供一种二维水平同质结、自驱动逻辑光电开关及其制备方法，如图1所示，本发明中二维水平同质结包括二维二硒化钨1、金金属p型掺杂源层3和铟金属n型掺杂源层2；
所述金金属p型掺杂源层3用于对二维二硒化钨1产生p型掺杂；
所述铟金属n型掺杂源层2用于对二维二硒化钨1产生n型掺杂；
所述二维二硒化钨1用作沟道并在沿沟道方向形成p-n同质结。
所述金金属p型掺杂源层3设置在二维二硒化钨1一端，所述铟金属n型掺杂源层2设置在二维二硒化钨1相反于金金属p型掺杂源层3的另一端；所述金金属p型掺杂源层3和铟金属n型掺杂源层2分别位于二维二硒化钨1两侧。
所述二维水平同质结的结区宽度通过金金属p型掺杂源层3和铟金属n型掺杂源层2的相对距离进行调节，所述二维二硒化钨1厚度为1.4nm～100nm，所述铟金属n型掺杂源层2厚度为40nm～80nm，所述铟金属n型掺杂源层2远离二维二硒化钨1的一侧还蒸镀有一层10nm～20nm的金金属层，以避免铟金属在空气中被氧化。所述金金属p型掺杂源层3厚度为20nm～30nm。
一种自驱动逻辑光电开关，包括二维水平同质结、绝缘衬层、氮化硼5和栅电极，氮化硼可以有效屏蔽绝缘衬底对二维二硒化钨的电子散射作用，增强器件的导电性能；
所述铟金属n型掺杂源层2用作源极，所述金金属p型掺杂源层3用作漏极，所述铟金属n型掺杂源层2和所述金金属p型掺杂源层3形成回路；
所述二维二硒化钨1形成的p-n同质结用于在光照下产生电压信号；
所述栅电极用于控制电压信号的大小和极性方向，从而实现自驱动逻辑光电开关作用，产生正电平和负电平；
所述绝缘衬层一端连接栅电极，另一端通过氮化硼5连接二维水平同质结，所述栅电极优选为硅栅电极6，所述绝缘衬层优选为二氧化硅绝缘衬层4。
一种自驱动逻辑光电开关的制备方法，所述制备方法包括以下步骤：
步骤1：将二氧化硅绝缘衬层4及硅栅电极6依次放入丙酮、乙醇、去离子水三种溶液中超声清洗15分钟，取出，吹干；
步骤2：通过精确转移将氮化硼5转移到二氧化硅绝缘层上；
步骤3：在步骤2中的氮化硼5上制备金金属p型掺杂源层3；
步骤4：通过精确转移将二维二硒化钨1转移到步骤3中金金属p型掺杂源层3上方；
步骤5：在二维二硒化钨1上制作铟金属n型掺杂源层2。
所述步骤4中进行精确转移之前，对二维二硒化钨1进行真空退火处理，处理温度为80℃-200℃，真空度为10-3Pa，退火时间为1-3小时。
实施例1
一种自驱动逻辑光电开关，包括二维二硒化钨1、铟金属n型掺杂源层2、金金属p型掺杂源层3、二氧化硅绝缘衬层4、氮化硼5、硅栅电极6。所述的金金属p型掺杂源层3可以对上方二硒化钨产生p型掺杂，所述的铟金属n型掺杂源层2可以对下方二硒化钨产生n型掺杂，所述的二硒化钨在水平方向形成p-n同质结，铟金属n型掺杂源层2可作为源极和金金属p型掺杂源层3作为漏极形成回路，当二维二硒化钨1形成的水平同质结在光照下时，可产生电压信号，所述的硅栅电极6可以控制上述电压信号的大小和极性方向，从而实现自驱动逻辑光电开关作用，产生正电平和负电平。二维水平同质结结区宽度可通过源极铟金属n型掺杂源层2和金金属p型掺杂源层3的相对距离调节。其中，二维二硒化钨1厚度为2纳米。铟金属n型掺杂源层2厚度为40纳米，同时在铟金属n型掺杂源层2上方蒸镀一层10纳米金金属层。金金属p型掺杂源层3厚度为20纳米。氮化硼5厚度为5纳米。同质结制备步骤如下：首先，将二氧化硅绝缘衬层4及硅栅电极6依次放入丙酮、乙醇、去离子水三种溶液中超声清洗15分钟，取出，吹干；接着，在二氧化硅绝缘衬层4上采用精确转移技术将氮化硼5转移到固定位置；接着，在步骤二所述的氮化硼5上制备金金属p型掺杂源层3；然后，将二维二硒化钨1采用精确转移技术转移到步骤3的金金属p型掺杂源层3上方；
最后，在二维二硒化钨1上制作铟金属n型掺杂源层2，得到二维二硒化钨1同质结自驱动逻辑光电开关。在二维二硒化钨1同质结制备完成后，进行真空退火处理，处理温度为80摄氏度，真空度为10-3帕，退火时间为1小时。
实施例2
一种自驱动逻辑光电开关，包括二维二硒化钨1、铟金属n型掺杂源层2、金金属p型掺杂源层3、二氧化硅绝缘衬层4、氮化硼5、硅栅电极6。所述的金金属p型掺杂源层3可以对上方二硒化钨产生p型掺杂，所述的铟金属n型掺杂源层2可以对下方二硒化钨产生n型掺杂，所述的二硒化钨在水平方向形成p-n同质结，铟金属n型掺杂源层2可作为源极和金金属p型掺杂源层3作为漏极形成回路，当二维二硒化钨1形成的水平同质结在光照下时，可产生电压信号，所述的硅栅电极6可以控制上述电压信号的大小和极性方向，从而实现自驱动逻辑光电开关作用，产生正电平和负电平。二维水平同质结结区宽度可通过源极铟金属n型掺杂源层2和金金属p型掺杂源层3的相对距离调节。其中，二维二硒化钨1厚度为20纳米。铟金属n型掺杂源层2厚度为30纳米，同时在铟金属n型掺杂源层2上方蒸镀一层10纳米金金属层。金金属p型掺杂源层3厚度为25纳米。氮化硼5厚度为10纳米。同质结制备步骤如下：首先，将二氧化硅绝缘衬层4及硅栅电极6依次放入丙酮、乙醇、去离子水三种溶液中超声清洗15分钟，取出，吹干；接着，在二氧化硅绝缘衬层4上采用精确转移技术将氮化硼5转移到固定位置；接着，在步骤二所述的氮化硼5上制备金金属p型掺杂源层3；然后，将二维二硒化钨1采用精确转移技术转移到步骤3的金金属p型掺杂源层3上方；
最后，在二维二硒化钨1上制作铟金属n型掺杂源层2，得到二维二硒化钨1同质结自驱动逻辑光电开关。在二维二硒化钨1同质结制备完成后，进行真空退火处理，处理温度为180摄氏度，真空度为10-3帕，退火时间为1.5小时。
实施例3
一种自驱动逻辑光电开关，包括二维二硒化钨1、铟金属n型掺杂源层2、金金属p型掺杂源层3、二氧化硅绝缘衬层4、氮化硼5、硅栅电极6。所述的金金属p型掺杂源层3可以对上方二硒化钨产生p型掺杂，所述的铟金属n型掺杂源层2可以对下方二硒化钨产生n型掺杂，所述的二硒化钨在水平方向形成p-n同质结，铟金属n型掺杂源层2可作为源极和金金属p型掺杂源层3作为漏极形成回路，当二维二硒化钨1形成的水平同质结在光照下时，可产生电压信号，所述的硅栅电极6可以控制上述电压信号的大小和极性方向，从而实现自驱动逻辑光电开关作用，产生正电平和负电平。二维水平同质结结区宽度可通过源极铟金属n型掺杂源层2金金属p型掺杂源层3的相对距离调节。其中，二维二硒化钨1厚度为80纳米。铟金属n型掺杂源层2厚度为30纳米，同时在铟金属n型掺杂源层2上方蒸镀一层15纳米金金属层。金金属p型掺杂源层3厚度为30纳米。氮化硼5厚度为15纳米。同质结制备步骤如下：首先，将二氧化硅绝缘衬层4及硅栅电极6依次放入丙酮、乙醇、去离子水三种溶液中超声清洗15分钟，取出，吹干；接着，在二氧化硅绝缘衬层4上采用精确转移技术将氮化硼5转移到固定位置；接着，在步骤二所述的氮化硼5上制备金金属p型掺杂源层3；然后，将二维二硒化钨1采用精确转移技术转移到步骤3的金金属p型掺杂源层3上方；
最后，在二维二硒化钨1上制作铟金属n型掺杂源层2，得到二维二硒化钨1同质结自驱动逻辑光电开关。在二维二硒化钨1同质结制备完成后，进行真空退火处理，处理温度为180摄氏度，真空度为10-3帕，退火时间为1.5小时。
本发明利用二维二硒化钨材料的双极性作用，接触电极所用的金金属p型掺杂源层可以对其产生稳定有效的p型掺杂，铟金属n型掺杂源层可以对其产生稳定有效的n型掺杂，简化制备工艺。栅压可以实现对二硒化钨同质结光伏响应电压极性的有效调控，实现自驱动逻辑光电开关。
以上对本申请实施例所提供的一种二维水平同质结、自驱动逻辑光电开关及其制备方法，进行了详细介绍。以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
如在说明书及权利要求书当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求书当中所提及的“包含”、“包括”为一开放式用语，故应解释成“包含/包括但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求书所界定者为准。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求书的保护范围内。
Claims (8)
1.一种二维水平同质结，其特征在于，所述二维水平同质结包括二维二硒化钨、金金属p型掺杂源层和铟金属n型掺杂源层；
所述金金属p型掺杂源层用于对二维二硒化钨产生p型掺杂；
所述铟金属n型掺杂源层用于对二维二硒化钨产生n型掺杂；
所述二维二硒化钨用作沟道并在沿沟道方向形成p-n同质结，所述金金属p型掺杂源层设置在二维二硒化钨一端，所述铟金属n型掺杂源层设置在二维二硒化钨相反于金金属p型掺杂源层的另一端；所述金金属p型掺杂源层和铟金属n型掺杂源层分别位于二维二硒化钨两侧，所述二维水平同质结的结区宽度通过金金属p型掺杂源层和铟金属n型掺杂源层的相对距离进行调节。
2.根据权利要求1所述的二维水平同质结，其特征在于，所述二维二硒化钨厚度为1.4nm ~ 100 nm。
3.根据权利要求1所述的二维水平同质结，其特征在于，所述铟金属n型掺杂源层厚度为40 nm ~ 80 nm，所述铟金属n型掺杂源层远离二维二硒化钨的一侧还蒸镀有一层10 nm~ 20 nm的金金属层。
4.根据权利要求1所述的二维水平同质结，其特征在于，所述金金属p型掺杂源层厚度为20 nm ~ 30 nm。
5.一种自驱动逻辑光电开关，包括上述权利要求1-4之一所述的二维水平同质结，其特征在于，所述光电开关还包括绝缘衬层、氮化硼和栅电极；
所述铟金属n型掺杂源层用作源极，所述金金属p型掺杂源层用作漏极，所述铟金属n型掺杂源层和所述金金属p型掺杂源层形成回路；
所述二维二硒化钨形成的p-n同质结用于在光照下产生电压信号；
所述栅电极用于控制电压信号的大小和极性方向，从而实现自驱动逻辑光电开关作用，产生正电平和负电平；
所述绝缘衬层一端连接栅电极，另一端通过氮化硼连接二维水平同质结。
6.根据权利要求5所述的自驱动逻辑光电开关，其特征在于，所述栅电极为硅栅电极，所述绝缘衬层为二氧化硅绝缘衬层。
7.一种自驱动逻辑光电开关的制备方法，包括上述权利要求5-6之一所述的光电开关，其特征在于，所述制备方法包括以下步骤：
步骤1：将二氧化硅绝缘衬层及硅栅电极依次放入丙酮、乙醇.去离子水三种溶液中超声清洗15分钟，取出，吹干；
步骤2：通过精确转移将氮化硼转移到二氧化硅绝缘层上；
步骤3：在步骤2中的氮化硼上制备金金属p型掺杂源层；
步骤4：通过精确转移将二维二硒化钨转移到步骤3中金金属p型掺杂源层上方；
步骤5：在二维二硒化钨上制作铟金属n型掺杂源层。
8.根据权利要求7所述的制备方法，其特征在于，所述步骤4中进行精确转移之前，对二维二硒化钨进行真空退火处理，处理温度为80℃-200℃，真空度为10-3Pa，退火时间为1-3小时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010053717.8A CN111245416B (zh) | 2020-01-17 | 2020-01-17 | 一种二维水平同质结、自驱动逻辑光电开关及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010053717.8A CN111245416B (zh) | 2020-01-17 | 2020-01-17 | 一种二维水平同质结、自驱动逻辑光电开关及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111245416A CN111245416A (zh) | 2020-06-05 |
| CN111245416B true CN111245416B (zh) | 2022-04-05 |
Family
ID=70870366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010053717.8A Active CN111245416B (zh) | 2020-01-17 | 2020-01-17 | 一种二维水平同质结、自驱动逻辑光电开关及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111245416B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113193070B (zh) * | 2021-04-30 | 2022-07-01 | 国网河南省电力公司电力科学研究院 | 一种二维二硒化钯柔性自驱动宽光谱光电传感器及其制备方法 |
| CN114744058B (zh) * | 2022-04-19 | 2023-04-07 | 四川大学 | 一种二硒化钨太阳能电池 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103215548A (zh) * | 2013-04-24 | 2013-07-24 | 厦门烯成新材料科技有限公司 | 一种金属纳米颗粒掺杂石墨烯的制备方法 |
| CN106169502A (zh) * | 2015-05-20 | 2016-11-30 | 三星电子株式会社 | 包括金属-二维材料-半导体接触的半导体器件 |
| CN108281493A (zh) * | 2018-01-05 | 2018-07-13 | 北京科技大学 | 二硒化钨和金属垂直型肖特基结自驱动光电探测器及制备 |
| CN108878516A (zh) * | 2018-05-08 | 2018-11-23 | 广东工业大学 | 一种横向结构的二维材料场效应晶体管及其制备方法和应用 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102144999B1 (ko) * | 2013-11-05 | 2020-08-14 | 삼성전자주식회사 | 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자 |
-
2020
- 2020-01-17 CN CN202010053717.8A patent/CN111245416B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103215548A (zh) * | 2013-04-24 | 2013-07-24 | 厦门烯成新材料科技有限公司 | 一种金属纳米颗粒掺杂石墨烯的制备方法 |
| CN106169502A (zh) * | 2015-05-20 | 2016-11-30 | 三星电子株式会社 | 包括金属-二维材料-半导体接触的半导体器件 |
| CN108281493A (zh) * | 2018-01-05 | 2018-07-13 | 北京科技大学 | 二硒化钨和金属垂直型肖特基结自驱动光电探测器及制备 |
| CN108878516A (zh) * | 2018-05-08 | 2018-11-23 | 广东工业大学 | 一种横向结构的二维材料场效应晶体管及其制备方法和应用 |
Non-Patent Citations (1)
| Title |
|---|
| 二硫化钼二维原子晶体化学掺杂研究进展;邢垒等;《物理化学学报》;20160915(第09期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111245416A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10333017B2 (en) | Hole blocking, electron transporting and window layer for optimized CuIn(1−x)Ga(x)Se2 solar cells | |
| CN107749433B (zh) | 一种二维范德华异质结光电探测器及其制备方法 | |
| US9660116B2 (en) | Nanowires formed by employing solder nanodots | |
| US10535791B2 (en) | 2-terminal metal halide semiconductor/C-silicon multijunction solar cell with tunnel junction | |
| US9362423B2 (en) | Methods of forming thin-film photovoltaic devices with discontinuous passivation layers | |
| US20100186802A1 (en) | Hit solar cell structure | |
| WO2009094578A2 (en) | Improved hit solar cell structure | |
| CN111245416B (zh) | 一种二维水平同质结、自驱动逻辑光电开关及其制备方法 | |
| Chen et al. | 14.1% efficiency hybrid planar-Si/organic heterojunction solar cells with SnO2 insertion layer | |
| US8962378B2 (en) | Photodiode and method for making the same | |
| US20180138347A1 (en) | A material structure for a solar cell, a solar cell and a method for manufacturing a material structure | |
| Quan et al. | Computational analysis of a high-efficiency tunnel oxide passivated contact (TOPCon) solar cell with a low-work-function electron-selective-collection layer | |
| CN102569516A (zh) | 通过三氧化锰表面掺杂制备p-CdS纳米线及p-CdS/n-Si纳米p-n结的方法 | |
| CN108389874B (zh) | 一种局域场增强型宽光谱高响应的光电探测器 | |
| CN110729375B (zh) | 单边耗尽区的高效快速范德华异质结探测器及制备方法 | |
| KR20100118605A (ko) | 하이-애스펙트-비 나노구조들을 갖는 광전 소자들 | |
| US9024367B2 (en) | Field-effect P-N junction | |
| CN107731936B (zh) | 一种基于三维狄拉克材料的隧穿型光电探测器及制备方法 | |
| US9748419B2 (en) | Back contact design for solar cell, and method of fabricating same | |
| CN113193070B (zh) | 一种二维二硒化钯柔性自驱动宽光谱光电传感器及其制备方法 | |
| US20140352770A1 (en) | Solar cell and method for manufacturing the same | |
| CN114373812A (zh) | 一种光电探测器及其制备方法 | |
| CN114050200B (zh) | 一种制备二维半导体器件的方法 | |
| EP4250372A1 (en) | Material structure for a solar cell, a solar cell comprising the same and a method for manufacturing the material structure | |
| CN114927586B (zh) | 一种基于新型三元材料的异质结光电探测器及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |