CN101501826A - 制造半导体器件的方法和利用该方法获得的半导体器件 - Google Patents
制造半导体器件的方法和利用该方法获得的半导体器件 Download PDFInfo
- Publication number
- CN101501826A CN101501826A CNA2007800301454A CN200780030145A CN101501826A CN 101501826 A CN101501826 A CN 101501826A CN A2007800301454 A CNA2007800301454 A CN A2007800301454A CN 200780030145 A CN200780030145 A CN 200780030145A CN 101501826 A CN101501826 A CN 101501826A
- Authority
- CN
- China
- Prior art keywords
- semiconductor regions
- shape semiconductor
- aforementioned
- select
- extra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 239000002070 nanowire Substances 0.000 claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000005516 engineering process Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 18
- 238000000151 deposition Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000000407 epitaxy Methods 0.000 description 5
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 5
- 239000004926 polymethyl methacrylate Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 241000811606 Ancora Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- ZNKMCMOJCDFGFT-UHFFFAOYSA-N gold titanium Chemical compound [Ti].[Au] ZNKMCMOJCDFGFT-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种用于制造具有半导体主体(1)的半导体器件(10)的方法，所述半导体主体(1)配备有至少一个半导体元件，其中，在所述半导体主体(1)的表面上形成台形半导体区域(2)，在所述台形半导体区域(2)之上沉积掩模层(3)，去除所述掩模层(3)中的位于所述台形半导体区域(2)的顶部附近的与所述台形半导体区域(2)的侧表面接界的部分(3A)，并在所得到的结构上形成导电连接区域(4)，其形成了用于所述台形半导体区域(2)的接触。根据本发明，在去除所述掩模层(3)的所述部分(3A)之后，但在形成所述导电连接区域(4)之前，在通过去除所述掩模层(3)的所述部分(3A)而露出的所述台形半导体区域(2)的侧表面上，利用额外的半导体区域(5)来加宽所述台形半导体区域(2)。通过这种方式，可以以简单的方法获得接触电阻非常低的器件(10)。优选地，通过诸如VLS等另外的外延生长工艺来形成作为纳米线的所述台形半导体区域(2)。例如，可以利用MOVPE来获得所述额外的区域(5)。
Description
技术领域
本发明涉及一种用于制造具有衬底和半导体主体的半导体器件的方法，所述半导体主体配备有至少一个半导体元件，其中，在所述半导体主体的表面上形成台形半导体区域，在所述台形半导体区域之上沉积掩模层，去除所述掩模层中的位于所述台形半导体区域的顶部附近的与所述台形半导体区域的侧表面接界的一部分，并在所得到的结构上形成导电连接区域，其形成了用于所述台形半导体区域的接触(contact)。本发明还涉及利用该方法获得的半导体器件。
背景技术
该方法非常适合于制作诸如IC(集成电路)等半导体器件或者诸如分立器件等其他器件，它们都包括作为台形半导体区域的纳米线元件。这里，利用纳米线，旨在使主体具有至少一个介于0.5和100nm之间的横向尺寸，更具体而言具有1和50nm之间的横向尺寸。纳米线优选具有在两个横向方向内均介于所述范围内的尺寸。例如，纳米线的长度通常约为1-10μm。这里，还应指出：在半导体加工当中，形成与半导体中的极小尺寸的接触是一项复杂的技术。但是，虽然这里旨在使台形半导体区域具体包括纳米线，但是本发明同样适用于具有其他尺寸或者通过纳米线通常采用的形成方式以外的其他方式形成的台形半导体区域。台形区域是指所述区域在半导体主体的表面上形成了突起。
从2005年7月公开的公开号为WO 2005/064664的PCT(专利合作协定)专利申请获知了一种在开头段落中所述的方法。在该文献中，描述了如何制作包括异质结的器件。在由诸如硅等IV族材料构成的衬底的表面上形成由(例如)III-V族材料构成的纳米线。将纳米线形成为晶体管器件周围的栅极。衬底形成其漏极，所述纳米线形成了沟道区，所述沟道区受到与所述纳米线隔离的栅极区的包围。将所述纳米线掩埋在电绝缘层内，并通过对所述纳米线的上表面抛光而使其露出。之后，通过有选择的蚀刻去除所述绝缘层的额外部分，并且通过这种方式使所述纳米线的侧表面的接近顶部的上部露出。接下来，在所得的结构上沉积导电层，其形成了所述纳米线的导电连接区域。
这种方法的缺陷在于：并不总是能够容易地在所述纳米线与所述导电连接区域之间获得低欧姆接触。在纳米线包括除了硅以外的材料，例如，在纳米线包括III-V族材料时，尤其是这种情况。
发明内容
因此，本发明的目的在于消除上述缺陷，并提供一种适合于制造包括诸如纳米线等台形半导体区域的半导体器件的方法，所述方法允许在所述纳米线与连接区域之间形成非常低的欧姆接触。
为了实现这一目的，在开头段落中描述的这种方法的特征在于：在去除所述掩模层的所述部分之后但在形成导电连接区域之前，在通过去除所述掩模层的所述部分而露出的所述台形半导体区域的侧表面上，利用额外的半导体区域来加宽所述台形半导体区域。本发明以下述认识为基础。首先，通过采用额外的半导体区域加宽所述台形半导体区域，增大了连接区域与所述台形半导体区域之间的接触面积。通过这种方式已经能够降低接触电阻。此外，对于所述半导体区域的加宽而言，即，对于所述额外的半导体区域而言，可以选择不同于所述台形半导体区域所选的材料的另一种半导体材料。这样，通过适当选择所述材料，能够进一步降低接触电阻。此外，由于通过外延工艺完成所述加宽，因而能够针对所述额外区域(加宽区域)内的材料来选择最佳的工艺条件和外延工艺类型，其中，考虑到预期的低接触电阻，所述材料形成了最佳选择。
在根据本发明的方法的优选实施例中，所述台形半导体区域是利用另外的外延生长工艺形成的。通过这种方式，对于采用纳米线作为所述台形半导体区域而言，根据本发明的方法可以是最佳的。有利地，可以利用所谓的VLS(气液固)外延工艺来形成这样的纳米线。
优选地，在比所述另外的外延生长工艺高的温度下执行所述外延生长工艺。所述另外的外延工艺，特别是前述VLS工艺需要相对适中的温度来获得最佳结果。另一方面，所述额外的半导体区域，即，所述加宽区域需要较高的生长温度，以便在选择所述加宽区域的半导体材料方面获得预期的选择自由度。这样的“高”生长温度外延工艺可以是VPE(气相外延)、MBE(分子束外延)、MOVPE(金属有机气相外延)、MOMBE(金属有机分子束外延)、LPE(液相外延)或ALE(原子层外延)。这些工艺可以在(例如)200和900摄氏度，优选在(例如)550和700摄氏度之间实施，而前述VLS工艺则在350到450摄氏度的温度范围内实施。此外，根据所生长的材料，还可以采用更高的温度。对于氮化物纳米线而言，典型的生长温度在700-800摄氏度的范围内。
在有利的改进中，在同一生长设备中执行所述外延生长工艺和所述另外的外延生长工艺。这种做法是有效的并且能够提供诸如保持器件清洁等优点。可以间歇地采用这两个生长工艺来修改所述额外区域的形状。另一种可能性是在已经利用所述额外区域加宽纳米线之后继续所述纳米线生长。对于后一种变型而言，未必在同一设备内执行两生长过程。
在另一实施例中，所述额外的半导体区域受到高度掺杂，优选高于所述台形半导体区域。这样允许降低肖特基势垒(的厚度)，因而还能够实现低接触电阻。此外，可以选择所述额外区域的材料来实现对其的非常高的掺杂。此外，依靠外扩散，这样的高掺杂能够用来掺杂所述纳米线，或者至少掺杂其上部。如果需要，可以采用RTA(快速热退火)工艺来获得这一结果。
优选地，对于所述额外的半导体区域和所述台形半导体区域而言，选择不同的半导体材料。在上文中已经介绍了其优点。为了降低所述结构中因各种材料之间的晶格失配导致的可能应变，可以采用成分的渐变(grading)。而且，可以将所述额外区域的厚度选择得足够低，从而实现低应变。如果无法对所述纳米线的顶部进行所述外延生长工艺，那么可以使所述生长只是横向的并且可以通过选择使所述纳米线的从所述掩模层突出的部分具有非常有限的高度而使所述额外区域的厚度低到预期的程度。如果还允许在所述纳米线的顶部进行生长，那么可以通过额外的蚀刻步骤来降低所述额外区域的厚度。
在另一实施例中，对于所述台形半导体区域而言，选择高带隙的III-V族半导体材料，对于所述额外的半导体区域而言，选择低带隙的III-V族半导体材料。通过这种方式，所述纳米线可以对于充当晶体管的部分而言具有最佳的特性，而所述额外区域对于低接触电阻而言是最佳的。
优选地，将所述导电连接区域形成为与所述额外的半导体区域接触。但是，所述连接区域还可以与所述纳米线的上表面接触。对于所述掩模层而言，优选选择绝缘层。对于在未被这样的层覆盖的半导体区域上所实施的有选择的外延而言，这样的层能够起到很好的作用。适当的材料可以是二氧化硅或氮化硅。优选地，为所述掩模层提供比所述台形半导体区域的高度小得多的厚度，并且在所述掩模层的顶部上沉积光刻胶层，该光刻胶层的厚度小于所述半导体区域的高度但接近所述半导体区域的高度，此后，去除所述掩模层的未被所述光刻胶层覆盖的部分，接下来去除所述光刻胶层。这样的方法相对快捷、便宜，这是因为所涉及的工艺快，所采用的材料的数量小或者价格便宜。如果不采用常规的光刻胶，那么在此可以采用PMMA(聚甲基丙烯酸甲酯)材料。这种PMMA材料的优点在于：它将以自平面化的方式覆盖所述结构。在沉积之后，可以采用简单并且短暂的干法或湿法PMMA蚀刻来降低所述层的厚度，以便暴露出所述纳米线(或使所述纳米线暴露得更多)。
在形成所述额外的半导体区域之后，优选沉积厚的隔离区域，并且至少在处于所述额外的半导体区域下方的水平面上使所述结构平面化。
如前所述，优选选择纳米线作为所述台形半导体区域。优选选择硅衬底作为所述半导体主体的起点。利用硅衬底形成半导体主体，这允许利用标准的硅技术来集成其他器件或部件。硅还非常适于采用VLS技术来形成纳米线。
优选选择晶体管作为所述半导体元件。所述台形半导体区域(纳米线)可以形成双极晶体管的发射极或集电极或者形成与场效应晶体管的源极或漏极的接触。
最后，本发明还包括通过根据本发明的方法获得的半导体器件。
通过参考下文所述的结合附图阅读的实施例，本发明的这些和其他方面将变得显而易见并得到阐释。
附图说明
图1—图8是一种半导体器件在根据本发明的方法实施的该半导体器件的制造的各个阶段中的截面图。
具体实施方式
这些附图都是示意性的，并且这些附图并非按比例绘制，为了更加清晰起见，显著放大了在厚度方向上的尺寸。在各幅图中，总体上以相同的附图标记和相同的阴影线表示相对应的部分。
图1—图8是一种半导体器件在根据本发明的方法实施的该半导体器件的制造的各个相关阶段中的截面图。所要制造的半导体器件可以在图1之前的阶段已经含有按照通常方式形成的半导体元件或者多个所述元件。例如，所述元件可以是场效应晶体管或双极晶体管。通过该例子的方法形成的台形区域可以是(例如)用于场效应晶体管的源极/漏极区的接触结构、双极晶体管的发射极或者倒置双极晶体管的集电区。为了简化起见，在图中未示出这样的晶体管的特征。
在器件10的制造的第一相关步骤中(参见图1)，为硅衬底11提供台形半导体区域2，其中，所述硅衬底11形成了硅半导体主体1，在所述硅半导体主体l内已经(大致)形成了诸如场效应晶体管或双极晶体管等半导体元件，这里，纳米线2包括(例如)诸如GaN等宽带隙III-V族材料。例如，如“Vapor-liquid-solid mechanism of single crystal growth”，R.S.Wagner和W.C.Ellis，Applied Physics Letters，vol.4，no.5，1964年3月1日，89-90页中所述，可以通过(例如)光刻技术以及对均匀沉积层的蚀刻来形成这些线2，也可以通过选择性沉积技术来形成这些线2。在这一例子中，柱2的高度大约为500nm，其直径大约为50nm。位于线2的顶部的区域9是通过(例如)在所述VLS生长技术中使用的金滴形成的。就这一方面而言，请注意：这里已经提供了在不采用Au作为催化剂的情况下而生长的自催化GaN纳米线。
接下来(参见图2)，采用CVD(化学气相沉积)并以TEOS(四乙基原硅酸盐)作为源材料来沉积二氧化硅的薄层3。在这一例子中，层3具有10nm的厚度，其厚度在每一个位置都基本相同。所述层3的功能在于形成锚状物以及针对随后的外延沉积过程中的外延生长为细柱1形成掩模层。
接下来(参见图3)，通过(例如)旋涂在所述结构上沉积厚的光刻胶层6。将所述光刻胶层6的厚度选定为大约475nm。因而，由掩模层3的部分3A覆盖的纳米线2的部分从光刻胶层6中突出，并且具有大约25nm(＝500nm-475nm)的高度。如前所述，可以通过沉积(PMMA)光刻胶层6和紧随其后的对所述层的回蚀的结合来实现纳米线2在其顶部附近露出期望的长度。可以通过相同的方式来调整所述长度。这样，对于光刻胶厚度而言，不需要任何苛刻的加工标准。
在下文中(参见图4)，通过有选择的蚀刻，例如，通过含有缓冲剂的HF水溶液去除绝缘层3的部分3A。以时间为基准，采用已知的蚀刻速率来完成所述蚀刻。
接下来(参见图5)，通过(例如)适当的有机溶液去除光刻胶层6。现在，可以通过各种方式来清洁所述结构，并且可以通过浸在HF的水溶液中来去除可自由触及到的所述半导体区域2的表面上的任何氧化物。
之后，将所得到的结构(参见图6)放到诸如MOVPE设备之类的外延生长设备内。在加热到处于550到700摄氏度范围内的生长温度之后，在纳米线2的暴露侧面上生长额外的半导体区域5。在这一例子中，金滴9仍然存在于纳米线2的顶部，并且金滴9阻止了在纳米线2顶部上的外延生长，因而所述外延生长基本是横向的。这里，为额外的区域5提供了高度掺杂的GaAs或GaInAs。一旦额外的区域5的横向尺寸大约处于(例如)100到1000nm的范围内就终止所述生长。
接下来(参见图7)，通过沉积厚的电介质7来使器件结构10平面化。可以通过在欧洲申请No.05110790.2中描述的方案完成这一处理。所述电介质7可以包括二氧化硅。
现在(参见图8)，采用(例如)溅射或气相沉积技术在所述结构上沉积金属层，这里所述金属层是厚度例如处于0.1到1μm的范围内的钛—金双层。可以通过图案化步骤，例如，通过光刻并在光刻后再接着对金属层进行蚀刻来将所述金属层转换为连接区域4，之后，如果需要，可以接下来对所述结构进行热处理。所得到的结构含有纳米线，所述纳米线具有欧姆接触电阻非常低的连接区域。
接下来(图中未示出下述步骤)，采用CVD来沉积PMD(金属前电介质)层，该层包括厚度为(例如)1000nm的二氧化硅。该步骤之后，采用光刻和蚀刻在所述PMD层内形成接触孔。最后，沉积由(例如)铝构成的金属层，并使其图案化，从而使之接触尺寸更大的连接区域4。在应用了诸如蚀刻或锯切等分离技术之后获得了适于安装的各个器件10。
显然，本发明不限于文中描述的例子，对于本领域技术人员而言，在本发明的范围内，多种变型和改进都是可能的。
例如，应当指出，本发明不仅适于制造诸如晶体管等分立器件，而且还适于制造IC，例如(C)MOS或BI(C)MOS IC以及双极型IC。每一纳米线区域可以是用于单个器件的部分(器件的部分)，但是也可能采用多个纳米线，所述多个纳米线将形成单个器件的部分或者器件的单个区域的部分。
此外，应当指出，可以对各个步骤进行各种修改。例如，可以选择其他沉积技术来替代例子中采用的技术。材料的选择也一样。因而，所述(另一个)绝缘层可以由(例如)氮化硅制成。
最后，还要强调，本发明允许制作具有横向尺寸非常小的台形区域的器件，例如，所述台形区域可以是纳米线，其一方面含有非常高的掺杂水平，另一方面又设置有大的接触焊盘。
Claims (16)
1、一种用于制造具有半导体主体(1)的半导体器件(10)的方法，所述半导体主体(1)配备有至少一个半导体元件，其中，在所述半导体主体(1)的表面上形成台形半导体区域(2)，在所述台形半导体区域(2)之上沉积掩模层(3)，去除所述掩模层(3)中的位于所述台形半导体区域(2)的顶部附近的与所述台形半导体区域(2)的侧表面接界的部分(3A)，并在所得到的结构上形成导电连接区域(4)，其形成了用于所述台形半导体区域(2)的接触，所述方法的特征在于：在去除所述掩模层(3)的所述部分(3A)之后，但在形成所述导电连接区域(4)之前，在通过去除所述掩模层(3)的所述部分(3A)而露出的所述台形半导体区域(2)的侧表面上，利用额外的半导体区域(5)来加宽所述台形半导体区域(2)。
2、根据权利要求1所述的方法，其特征在于：所述台形半导体区域(2)是利用另外的外延生长工艺形成的。
3、根据权利要求2所述的方法，其特征在于：在比所述另外的外延生长工艺高的温度下执行外延生长工艺。
4、根据权利要求2或3所述的方法，其特征在于：在同一生长设备中执行所述外延生长工艺和所述另外的外延生长工艺。
5、根据权利要求1、2、3或4所述的方法，其特征在于：所述额外的半导体区域(5)受到高度掺杂，优选高于所述台形半导体区域(2)。
6、根据前述权利要求中的任何一项所述的方法，其特征在于：对于所述额外的半导体区域(5)和所述台形半导体区域(2)而言，选择不同的半导体材料。
7、根据权利要求6所述的方法，其特征在于：对于所述台形半导体区域(2)而言，选择高带隙的III-V族半导体材料，对于所述额外的半导体区域(5)而言，选择低带隙的III-V族半导体材料。
8、根据前述权利要求中的任何一项所述的方法，其特征在于：将所述导电连接区域(4)形成为与所述额外的半导体区域(5)接触。
9、根据前述权利要求中的任何一项所述的方法，其特征在于：选择绝缘层作为所述掩模层(3)。
10、根据前述权利要求中的任何一项所述的方法，其特征在于：为所述掩模层(3)提供比所述台形半导体区域(2)的高度小得多的厚度，并且在所述掩模层(3)的顶部上沉积光刻胶层(6)，所述光刻胶层(6)的厚度小于所述台形半导体区域(2)的所述高度但接近所述台形半导体区域(2)的所述高度，此后，去除所述掩模层(3)的未被所述光刻胶层(6)覆盖的部分(3A)，接下来去除所述光刻胶层(6)。
11、根据前述权利要求中的任何一项所述的方法，其特征在于：在形成所述额外的半导体区域(5)之后，沉积厚的隔离区域(7)，并且至少在处于所述额外的半导体区域(5)下方的水平面上使所述结构平面化。
12、根据前述权利要求中的任何一项所述的方法，其特征在于：选择纳米线作为所述台形半导体区域(2)。
13、根据前述权利要求中的任何一项所述的方法，其特征在于：选择硅衬底(11)作为所述半导体主体(1)的起点。
14、根据前述权利要求中的任何一项所述的方法，其特征在于：选择晶体管作为所述半导体元件。
15、根据权利要求14所述的方法，其特征在于：所述台形半导体区域(2)形成双极晶体管的发射极或集电极或者形成与场效应晶体管的源极或漏极的接触。
16、通过根据前述权利要求中的任何一项所述方法获得的半导体器件(10)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06118967.6 | 2006-08-16 | ||
| EP06118967 | 2006-08-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101501826A true CN101501826A (zh) | 2009-08-05 |
Family
ID=38846843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007800301454A Pending CN101501826A (zh) | 2006-08-16 | 2007-08-13 | 制造半导体器件的方法和利用该方法获得的半导体器件 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20100230821A1 (zh) |
| EP (1) | EP2054926A1 (zh) |
| JP (1) | JP2010500773A (zh) |
| KR (1) | KR20090046830A (zh) |
| CN (1) | CN101501826A (zh) |
| TW (1) | TW200816369A (zh) |
| WO (1) | WO2008020394A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106663695A (zh) * | 2014-09-19 | 2017-05-10 | 英特尔公司 | 用于创建缓冲区以减少微电子晶体管中的泄漏的装置和方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8969145B2 (en) * | 2013-01-19 | 2015-03-03 | International Business Machines Corporation | Wire-last integration method and structure for III-V nanowire devices |
| US10217819B2 (en) * | 2015-05-20 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor device including metal-2 dimensional material-semiconductor contact |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705321A (en) * | 1993-09-30 | 1998-01-06 | The University Of New Mexico | Method for manufacture of quantum sized periodic structures in Si materials |
| US6265289B1 (en) * | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
| US6340822B1 (en) * | 1999-10-05 | 2002-01-22 | Agere Systems Guardian Corp. | Article comprising vertically nano-interconnected circuit devices and method for making the same |
| JP2003218034A (ja) * | 2002-01-17 | 2003-07-31 | Sony Corp | 選択成長方法、半導体発光素子及びその製造方法 |
| US20060276043A1 (en) * | 2003-03-21 | 2006-12-07 | Johnson Mark A L | Method and systems for single- or multi-period edge definition lithography |
| EP1609176A2 (en) * | 2003-03-21 | 2005-12-28 | North Carolina State University | Method and systems for single- or multi-period edge definition lithography |
| US20080230802A1 (en) * | 2003-12-23 | 2008-09-25 | Erik Petrus Antonius Maria Bakkers | Semiconductor Device Comprising a Heterojunction |
-
2007
- 2007-08-13 TW TW096129890A patent/TW200816369A/zh unknown
- 2007-08-13 CN CNA2007800301454A patent/CN101501826A/zh active Pending
- 2007-08-13 US US12/377,610 patent/US20100230821A1/en not_active Abandoned
- 2007-08-13 KR KR1020097002857A patent/KR20090046830A/ko not_active Application Discontinuation
- 2007-08-13 WO PCT/IB2007/053211 patent/WO2008020394A1/en active Application Filing
- 2007-08-13 EP EP07805393A patent/EP2054926A1/en not_active Withdrawn
- 2007-08-13 JP JP2009524291A patent/JP2010500773A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106663695A (zh) * | 2014-09-19 | 2017-05-10 | 英特尔公司 | 用于创建缓冲区以减少微电子晶体管中的泄漏的装置和方法 |
| CN106663695B (zh) * | 2014-09-19 | 2021-03-30 | 英特尔公司 | 用于创建缓冲区以减少微电子晶体管中的泄漏的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2054926A1 (en) | 2009-05-06 |
| TW200816369A (en) | 2008-04-01 |
| KR20090046830A (ko) | 2009-05-11 |
| WO2008020394A1 (en) | 2008-02-21 |
| US20100230821A1 (en) | 2010-09-16 |
| JP2010500773A (ja) | 2010-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9590085B2 (en) | Method and structure for III-V FinFET | |
| US8530293B2 (en) | Continuous metal semiconductor alloy via for interconnects | |
| US9257535B2 (en) | Gate-all-around metal-oxide-semiconductor transistors with gate oxides | |
| US10269790B2 (en) | Forming horizontal bipolar junction transistor compatible with nanosheets | |
| JP5396369B2 (ja) | 半導体基板構造および半導体素子 | |
| US9525027B2 (en) | Lateral bipolar junction transistor having graded SiGe base | |
| US7538337B2 (en) | Nanowire semiconductor device | |
| CN101145573A (zh) | 半导体结构及其制造方法 | |
| CN110277446A (zh) | 高电子迁移率晶体管 | |
| US20070108435A1 (en) | Method of making nanowires | |
| US6674101B2 (en) | GaN-based semiconductor device | |
| US20150064884A1 (en) | Trench sidewall protection for selective epitaxial semiconductor material formation | |
| KR20190130032A (ko) | 고전력 소자의 열관리를 위한 다이아몬드 에어 브리지 | |
| CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
| US20170288042A1 (en) | Method for manufacturing a transistor | |
| CN101501826A (zh) | 制造半导体器件的方法和利用该方法获得的半导体器件 | |
| JP2008507838A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US11552189B2 (en) | High electron mobility transistor (HEMT) devices and methods | |
| KR20070026826A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN110875385A (zh) | 半导体装置结构及其制造方法 | |
| TWI670775B (zh) | 半導體裝置結構及其製造方法 | |
| TWI789694B (zh) | 半導體結構、半導體元件及其形成方法 | |
| CN114503261B (zh) | 氮化物基半导体电路及其制造方法 | |
| CN115663015A (zh) | 一种半导体器件结构及其制备方法 | |
| CN114450804A (zh) | 氮化物基半导体电路及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090805 |