KR20190137692A - 적층 세라믹 콘덴서 - Google Patents
적층 세라믹 콘덴서 Download PDFInfo
- Publication number
- KR20190137692A KR20190137692A KR1020190060423A KR20190060423A KR20190137692A KR 20190137692 A KR20190137692 A KR 20190137692A KR 1020190060423 A KR1020190060423 A KR 1020190060423A KR 20190060423 A KR20190060423 A KR 20190060423A KR 20190137692 A KR20190137692 A KR 20190137692A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- plating layer
- multilayer ceramic
- internal electrode
- ceramic capacitor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/129—Ceramic dielectrics containing a glassy phase, e.g. glass ceramic
Abstract
외부 전극으로부터의 수소의 침입을 억제할 수 있는 적층 세라믹 콘덴서를 제공한다. 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성되고, 대략 직육면체 형상을 갖는 적층 칩과, 상기 2단부면에 형성된 한 쌍의 외부 전극을 구비하며, 상기 한 쌍의 외부 전극은, 하지층 위에 도금층이 형성된 구조를 갖고, 상기 하지층은, Ni 및 Cu 중 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하여, 상기 도금층측의 표면의 적어도 일부에, Mo를 포함하는 개재물이 구비되는 것을 특징으로 한다.
Description
본 발명은, 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서는, 복수의 유전체층과 복수의 내부 전극이 교대로 적층된 적층체와, 적층체의 표면으로 인출된 내부 전극과 도통하도록 적층체의 표면에 형성된 한 쌍의 외부 전극을 구비하고 있다. 외부 전극은, 하지층 위에 도금 처리가 실시되어 있다. 특허문헌 1에서는, 도금 처리 시에 발생하는 수소가 내부 전극에 흡장되고, 유전체층을 환원함으로써 절연 저항이 열화되는 것이 기재되어 있다. 또한, 특허문헌 1에서는, 귀금속을 주성분으로 하는 내부 전극을 사용한 경우에 수소의 흡수를 억제하는 금속으로서 Ni(니켈)을 첨가하는 것이 기재되어 있다. 한편, 특허문헌 2에서는, 내부 전극에 Ni가 사용되고 있는 경우라도, 수소의 영향에 의해 절연 저항의 열화가 발생되는 것이 기재되어 있다.
수소의 영향을 억제하기 위해서는, 수소의 침입 경로인 외부 전극으로부터의 수소의 침입을 억제하는 것이 요망된다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 외부 전극으로부터의 수소의 침입을 억제할 수 있는 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명에 따른 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성되고, 대략 직육면체 형상을 갖는 적층 칩과, 상기 2단부면에 형성된 한 쌍의 외부 전극을 구비하며, 상기 한 쌍의 외부 전극은, 하지층 위에 도금층이 형성된 구조를 갖고, 상기 하지층은, Ni 및 Cu 중 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하여, 상기 도금층측의 표면의 적어도 일부에, Mo를 포함하는 개재물이 구비되는 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 도금층은, Sn 도금층을 포함하고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 하지층의 주성분 금속을 Ni로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 내부 전극층은, Ni를 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층의 주성분 세라믹은, 페로브스카이트 구조를 갖고 있어도 된다.
본 발명에 따르면, 외부 전극으로부터의 수소의 침입을 억제할 수 있다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도이다.
도 2는 도 1의 A-A선의 부분 단면도이다.
도 3은 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면이다.
도 4의 (a)는 STEM을 사용하여 하지층 및 Cu 도금층을 관찰한 결과를 나타내는 도면이며, (b)는 STEM-EDS를 사용하여 하지층 및 Cu 도금층에 있어서의 Mo의 분포를 측정한 결과이다.
도 5의 (a)는 측정 개소를 예시하는 도면이며, (b)는 B선 단면에 있어서의 Mo 농도의 측정 결과이다.
도 2는 도 1의 A-A선의 부분 단면도이다.
도 3은 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면이다.
도 4의 (a)는 STEM을 사용하여 하지층 및 Cu 도금층을 관찰한 결과를 나타내는 도면이며, (b)는 STEM-EDS를 사용하여 하지층 및 Cu 도금층에 있어서의 Mo의 분포를 측정한 결과이다.
도 5의 (a)는 측정 개소를 예시하는 도면이며, (b)는 B선 단면에 있어서의 Mo 농도의 측정 결과이다.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
우선, 적층 세라믹 콘덴서에 대하여 설명한다. 도 1은, 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 1에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는, 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10) 중 어느 것의 대향하는 2단부면에 설치된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2단부면 이외의 4면을 측면이라고 칭한다. 외부 전극(20a, 20b)은, 4개의 측면으로 연장되어 있다. 단, 외부 전극(20a, 20b)은, 4개의 측면에 있어서 서로 이격되어 있다.
적층 칩(10)은, 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 비금속 재료를 포함하는 내부 전극층(12)이, 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 테두리는, 적층 칩(10)의 외부 전극(20a)이 설치된 단부면과, 외부 전극(20b)이 설치된 단부면에, 교대로 노출되어 있다. 그것에 의해, 각 내부 전극층(12)은, 외부 전극(20a)과 외부 전극(20b)에, 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는, 복수의 유전체층(11)이 내부 전극층(12)을 통해 적층된 구성을 갖는다. 또한, 적층 칩(10)에 있어서, 4개의 측면 중, 유전체층(11)과 내부 전극층(12)의 적층 방향(이하, '적층 방향'이라고 칭함) 의 상면과 하면에 대응하는 2측면은, 커버층(13)에 의해 덮여 있다. 커버층(13)은, 세라믹 재료를 주성분으로 한다. 예를 들어, 커버층(13)의 재료는, 유전체층(11)과 세라믹 재료의 주성분이 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.25㎜, 폭 0.125㎜, 높이 0.125㎜이며, 또는 길이 0.4㎜, 폭 0.2㎜, 높이 0.2㎜, 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이며, 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이며, 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이며, 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들 사이즈로 한정되는 것은 아니다.
내부 전극층(12)은, Ni, Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 사용해도 된다. 유전체층(11)은, 예를 들어 일반식ABO3으로 표시되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 비화학양론조성을 가진 ABO3 -α를 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1-x-yCaxSryTi1-zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
도 2는, 외부 전극(20a)의 단면도이며, 도 1의 A-A선의 부분 단면도이다. 또한, 도 2에서는 단면을 표시하는 해칭을 생략하였다. 도 2에서 예시한 바와 같이, 외부 전극(20a)은, 하지층(21) 위에, Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)이 형성된 구조를 갖는다. 하지층(21), Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)은, 적층 칩(10)의 양 단부면으로부터 4개의 측면으로 연장되어 있다. 또한, 도 2에서는, 외부 전극(20a)에 대하여 예시하고 있지만, 외부 전극(20b)도 마찬가지의 구조를 갖는다.
하지층(21)은, Ni 및 Cu 중 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하여, 하지층(21)의 치밀화를 위한 유리 성분을 포함하고 있어도 되며, 하지층(21)의 소결성을 제어하기 위한 공재(共材)를 포함하고 있어도 된다. 유리 성분은, Ba, Sr, Ca, Zn(아연), Al(알루미늄), Si(규소), B(붕소) 등의 산화물이다. 공재는, 세라믹 성분으로서, 예를 들어 유전체층(11)의 주성분인 세라믹 성분이다.
또한, 하지층(21)의 도금층측의 표면에, Mo(몰리브덴)을 포함하는 개재물(25)이 형성되어 있다. 하지층(21)의 표면에 Mo를 포함하는 개재물(25)이 형성 되어 있는 점에서, Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성하는 경우에 발생하는 수소가 하지층(21) 및 내부 전극층(12)에 침입하는 것이 억제된다. 예를 들어, Mo는, 수소 투과를 방해하는 작용을 갖고 있다. 수소 투과를 방해하는 Mo를 포함하는 개재물(25)이 하지층(21)의 표면에 존재함으로써, 외부 전극(20a, 20b)에 있어서의 수소의 투과성이 저하되고, 수소의 침입 경로를 차단하고 있다 (블로킹 효과를 발휘하고 있다)고 생각된다. 수소의 침입 경로가 차단되면, 하지층(21) 및 내부 전극층(12)으로의 수소의 흡장이 억제되어, 유전체층(11)의 환원이 억제된다. 그것에 의해, 적층 세라믹 콘덴서(100)의 절연 저항의 저하가 억제된다. 또한, Cu 도금층(22) 및 Ni 도금층(23)의 도금 공정에서는, 도금 대상의 표면에 수소가 많이 발생한다. 따라서, 수소의 침입 경로를 차단하는 것은 특히 효과적이다.
개재물(25)의 형상은, 특별히 한정되는 것은 아니다. 예를 들어, 개재물(25)은, 하지층(21)의 표면을 덮도록 층 형상으로 형성되어 있어도 된다. 또는, 개재물(25)은, 하지층(21)의 표면에 있어서 섬 형상으로 점재되어 있어도 된다. 또한, 개재물(25)은, Mo의 화합물을 주성분으로 한다. 개재물(25)의 주성분인 Mo 화합물은, 산화몰리브덴(MoO2, MoO3) 등이다.
또한, 본 실시 형태에 있어서는, 하지층(21)의 표면에 존재하는 원소로서 Mo에 착안하고 있지만, 그것으로 한정되지 않는다. 수소 투과를 방해하는 효과를 갖는 원소를 Mo의 대신에 사용해도 된다.
또한, 내부 전극층(12)이 Ni를 주성분으로 하면, 내부 전극층(12)의 수소 흡장성이 높아진다. 따라서, 내부 전극층(12)이 Ni를 주성분으로 하는 경우에는, 외부 전극(20a, 20b)으로부터의 수소 침입을 억제하는 것이 특히 효과적이다. 또한, Cu 도금층(22) 및 Ni 도금층(23)의 도금 공정에서는, 도금 대상의 표면에 수소가 많이 발생한다. 따라서, 수소의 침입 경로를 차단하는 것은 특히 효과적이다.
또한, Sn은 높은 치밀성을 갖고 있다. 이것은, Sn이 최밀 충전 구조를 갖는 것에 기인한다. 하지층(21) 위에 Sn 도금층(34)이 형성되어 있으면, 수소가 Sn 도금층(34)보다도 적층 칩(10)측에 갇히게 된다. 즉, 수소의 영향이 발생하기 쉬워진다. 따라서, 하지층(21) 위에 Sn 도금층(34)이 형성되어 있는 경우에는, 외부 전극(20a, 20b)으로부터의 수소 침입을 억제하는 것이 특히 효과적이다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 3은, 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
우선, 유전체층(11)의 주성분인 세라믹 재료의 분말에, 목적에 따라서 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mg(마그네슘), Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀뮴), Er(에르븀), Tm(툴륨) 및 Yb(이테르븀))의 산화물, 및 Co(코발트), Ni, Li(리튬), B, Na(나트륨), K(칼륨) 및 Si의 산화물 혹은 유리를 들 수 있다. 예를 들어, 우선, 세라믹 재료의 분말에 첨가 화합물을 포함하는 화합물을 혼합하여 하소(calcination)를 행한다. 계속해서, 얻어진 세라믹 재료의 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄해서 세라믹 재료의 분말을 조제한다.
(적층 공정)
다음으로, 얻어진 세라믹 재료의 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 위에 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도포 시공하여 건조시킨다.
다음으로, 유전체 그린 시트의 표면에, 내부 전극 형성용 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 내부 전극층(12)의 패턴을 배치한다. 내부 전극층 형성용 도전 페이스트는, 내부 전극층(12)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라서 기타 보조제를 포함하고 있다. 바인더 및 용제는, 상기한 세라믹 슬러리와 상이한 것을 사용하는 것이 바람직하다. 또한, 내부 전극 형성용 도전 페이스트에는, 공재로서, 유전체층(11)의 주성분인 세라믹 재료를 분산시켜도 된다.
다음으로, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈리게 되도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면으로 단부 테두리가 교대로 노출되어 극성이 서로 다른 한 쌍의 외부 전극으로 교대로 인출되도록, 소정층 수(예를 들어 200 내지 500층)만큼 적층한다. 적층한 패턴 형성 시트의 상하에 커버층(13)으로 되는 커버 시트를 압착시켜, 소정 칩 치수(예를 들어 1.0㎜×0.5㎜)로 커트한다. 이에 의해, 대략 직육면체 형상의 세라믹 적층체가 얻어진다.
(금속 페이스트 도포 공정)
다음으로, 적층 공정에서 얻어진 세라믹 적층체를, 200℃ 내지 500℃의 N2 분위기 중에서 탈바인더한 후에, 세라믹 적층체의 양 단부면으로부터 각 측면에 걸쳐 금속 필러, 공재, 바인더, 용제 및 Mo원을 포함하는 금속 페이스트를 도포하고, 건조시킨다. 이 금속 페이스트는, 외부 전극 형성용 금속 페이스트이다. 이때, Mo원의 농도가 표면측에서 높아지도록 도포하고, 건조시키는 것이 바람직하다. 예를 들어, Mo원의 농도가 서로 다른 외부 전극 형성용 금속 페이스트를 준비하여, 세라믹 적층체의 단부면측의 Mo원의 농도가 낮고, 표면측의 Mo원의 농도가 높아지도록 해도 된다.
Mo원의 종류, 형상 등은 특별히 한정되지 않는다. 예를 들어, Mo원으로서, 구체적으로는, 산화몰리브덴(MoO2, MoO3), 염화몰리브덴(MoCl2, MoCl3, MoCl4), 수산화몰리브덴(Mo(OH)3, Mo(OH)5), 몰리브덴산바륨(BaMoO4), 몰리브덴산암모늄 ((NH4)6Mo7O24·4H2O), 몰리브덴-니켈 합금 등을 사용할 수 있다. 또한, 공재에 Mo를 미리 고용시켜 두고, 당해 공재를 Mo원으로서 사용해도 된다.
(소성 공정)
다음으로, 외부 전극 형성용 금속 페이스트가 도포된 세라믹 적층체를, 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성한다. 이와 같이 하여, 내부에 소결체로 이루어지는 유전체층(11)과 내부 전극층(12)이 교대로 적층되어 이루어지는 적층 칩(10)과, 적층 방향 상하의 최외층으로서 형성되는 커버층(13)과, 하지층(21)을 갖는 소결체가 얻어진다.
(도금 처리 공정)
그 후, 도금 처리 공정을 실시함으로써, Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을, 하지층(21) 위에 순서대로 형성한다. 이상의 공정을 거쳐, 적층 세라믹 콘덴서(100)가 완성된다.
도 4의 (a)는, STEM(Scanning Transmission Electron Microscope)을 사용하여 하지층(21) 및 Cu 도금층(22)을 관찰한 결과이다. 도 4의 (a)에 도시한 바와 같이, 하지층(21)과 Cu 도금층(22)의 사이에 계면(26)이 발생하고 있음을 알 수 있다.
도 4의 (b)는, STEM-EDS(Energy-Dispersive-Spectroscopy)를 사용하여 하지층(21) 및 Cu 도금층(22)에 있어서의 Mo의 분포를 측정한 결과이다. 도 4의 (b)의 측정 영역은, 도 4의 (a)의 측정 영역과 동일 범위이다. 도 4의 (b)의 예에서는, 중앙 부분의 망점(형) 부분이 Mo 농도가 비교적 높은 분포 영역이며, 개재물(25)에 상당한다. 망점으로 되어 있지 않은 영역이 Mo가 검출되지 않은 영역이다. 도 4의 (a) 및 도 4의 (b)의 결과로부터, 하지층(21)의 도금층측 표면에, Mo를 포함하는 개재물(25)이 형성되어 있음을 알 수 있다.
도 4의 (a)와 도 4의 (b)를 대비하면, Mo가 국재화되어 있음을 알 수 있다. 이 결과로부터, Ni나 Cu와 Mo는 서로 고용되지 않고 금속 간 화합물을 형성하지 않으며, 서로 독립하여 분포되어 있음을 알 수 있다. 따라서, Mo는 수소 투과 계수가 매우 낮은 단체의 Mo로서 존재하고 있음을 알 수 있다. 이상으로부터, 외부 전극(20a, 20b)으로부터의 수소의 침입 경로를 차단하고 있는(블로킹 효과를 발휘하고 있는) 것이 뒷받침되었다. 또한, Mo가 국재화되는 이유로서는, Mo원을 포함하는 금속 페이스트의 베이킹을, Mo원의 융점보다 높은 온도에서 행함으로써, 융해된 Mo원이 하지층(21)의 표면으로 석출된 것이라고 생각된다.
다음으로, XPS(X-ray Photoelectron Spectroscopy)와 Ar(아르곤) 스퍼터에 의한, 하지층(21)의 표면으로부터 유전체층(11)을 향하는 깊이 방향에 있어서의, Mo 농도의 측정 결과에 대하여 설명한다. 도 5의 (a)는, 측정 개소를 예시하는 도면이다. 도 5의 (a)에서 예시한 바와 같이, 하지층(21)의 표면으로부터 유전체층(11)을 향하는 깊이 방향에 있어서의 B선 단면에 대하여 Ni 농도를 기준으로 한 Mo 농도를 측정하였다. 도 5의 (b)는, B선 단면에 있어서의 Mo 농도의 측정 결과이다. 도 5의 (b)에 있어서, 횡축은 하지층(21)의 표면으로부터 유전체층(11)을 향하는 깊이 방향의 거리를 나타내고, 종축은 Ni 농도를 기준으로 한 Mo 농도의 정규화값이다. 구체적으로는, 각 측정 지점에 있어서 XPS에 의한 조성 분석을 행하여, Ni 농도를 기준으로 하여 Mo의 농도를 산출하고, 적층 칩(10)의 단부면에 있어서의 Ni 농도를 1로 한 경우의 정규화값(at%)이다. B선 단면에 있어서, 하지층(21)의 표면 근방에 Mo가 존재하고 있음을 알 수 있다. 즉, 하지층(21)의 표면에 있어서 Mo가 검출되고, 하지층(21)의 표면으로부터 유전체층(11)을 향하는 깊이 방향에 있어서 표면 이외로부터 검출 한계 이상의 Mo가 검출되지 않았다. 즉, 하지층(21)의 표면에 Mo가 국재되어 있는 것이 뒷받침되고 있다. 또한, 깊이 방향으로 20㎚ 간격으로 측정을 행한 바, 최초의 측정 지점에서만 검출 한계 이상의 Mo가 검출되고 있기 때문에, Mo의 국재는 깊이 방향에 있어서 20㎚ 이하의 두께인 점도 확인되었다.
본 실시 형태에 따른 제조 방법에 의하면, 하지층(21)의 도금층측의 표면에 Mo를 포함하는 개재물(25)이 형성된다. 이 경우, Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성하는 경우에 발생하는 수소가 내부 전극층(12)에 침입하는 것이 억제된다. 그것에 의해, 내부 전극층(12)으로의 수소의 흡장이 억제되어, 유전체층(11)의 환원이 억제된다. 그 결과, 절연 저항의 저하가 억제된다. 또한, Mo를 포함하는 개재물(25)이 20㎚ 이하의 두께로 형성됨으로써, 하지층(21) 위에 형성되는 도금층에 대한 밀착성의 저하가 억제된다.
또한, 외부 전극 형성 전의 금속 페이스트에 Mo원을 첨가하지 않고, 예를 들어 금속 페이스트 도포 후에, 스퍼터 등으로 Mo원의 막을 형성하는 방법도 가능하다.
[실시예]
이하, 실시 형태에 따른 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사하였다.
(실시예)
티타늄산바륨 분말에 필요한 첨가물을 첨가하고, 볼 밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 유전체 재료에 유기 바인더 및 용제를 첨가하여 닥터 블레이드법으로 유전체 그린 시트를 제작하였다. 유전체 그린 시트의 도포 시공 두께를 0.8㎛로 하고, 유기 바인더로서 폴리비닐부티랄(PVB) 등을 사용하여, 용제로서 에탄올, 톨루엔산 등을 첨가하였다. 그 밖에, 가소제 등을 첨가하였다. 이어서, 내부 전극층(12)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라서 기타 보조제를 포함하고 있는 내부 전극 형성용 도전 페이스트를 제작하였다. 내부 전극 형성용 도전 페이스트의 유기 바인더 및 용제에는, 유전체 그린 시트와는 상이한 것을 사용하였다. 유전체 시트에 내부 전극 형성용 도전 페이스트를 스크린 인쇄하였다. 내부 전극 형성용 도전 페이스트를 인쇄한 시트를 250장 겹치고, 그 상하에 커버 시트를 각각 적층하였다. 그 후, 열 압착에 의해 세라믹 적층체를 얻어, 소정의 형상으로 절단하였다.
얻어진 세라믹 적층체를 N2 분위기 중에서 탈바인더한 후에, 세라믹 적층체의 양 단부면으로부터 각 측면에 걸쳐 Ni를 주성분으로 하는 금속 필러, 공재, 바인더, 용제 및 Mo원을 포함하는 금속 페이스트를 도포하고, 건조시켰다. Mo원으로서, MoO3을 사용하였다. 실시예에서는, 금속 페이스트의 고형분에 대해서 0.1wt%의 MoO3을 첨가하였다. 그 후, 환원 분위기 중에서 1100℃ 내지 1300℃에서 10분 내지 2시간, 금속 페이스트를 세라믹 적층체와 동시에 소성하여 소결체를 얻었다.
얻어진 소결체의 형상 치수는, 길이=0.6㎜, 폭=0.3㎜, 높이 0.3㎜였다. 소결체를 N2 분위기하에서 800℃의 조건에서 재산화 처리를 행한 후, 도금 처리하여 하지층(21)의 표면에 Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성하고, 적층 세라믹 콘덴서(100)를 얻었다. 실시예에 따른 샘플을 각각 100개 작성하였다.
(비교예)
비교예에서는 하지층(21)용 금속 페이스트에 Mo원을 첨가하지 않았다. 그 밖에는, 실시예와 마찬가지의 조건으로 하였다. 비교예에 따른 샘플을 각각 100개 작성하였다.
STEM을 사용하여 하지층(21) 및 Cu 도금층(22)을 관찰한 결과, 실시예 및 비교예의 어느 것에서도, 하지층(21)과 Cu 도금층(22)의 사이에 계면(26)이 발생하고 있음이 확인되었다. 또한, STEM-EDS를 사용하여 하지층(21) 및 Cu 도금층(22)에 있어서의 Mo의 분포를 측정한 결과, 실시예에서는 Mo를 포함하는 개재물(25)이 확인되었다. 비교예에서는, 개재물(25)이 확인되지 않았다.
실시예 및 비교예 각각에 대하여, 온도=85℃, 상대 습도 85%, 10V의 내압 시험을 100h 시간 행하였다. 이 경우에, 60초간 100MΩ 이하로 되는 샘플의 발생률을 조사하였다. 표 1은, 그 결과를 나타낸다. 표 1에 나타낸 바와 같이, 비교예에서는, 당해 발생률이 18% 이상으로 높아졌다. 이것은, 외부 전극(20a, 20b)을 투과해서 내부 전극층(12)에 수소가 흡장되고, 당해 수소에 의해 유전체층(11)이 환원되었기 때문이라고 생각된다. 이에 반하여, 실시예에서는, 당해 발생률이 대폭으로 저하되었다. 이것은, 하지층(21)의 Cu 도금층측 표면에 Mo를 포함하는 개재물(25)이 형성됨으로써 외부 전극(20a, 20b)의 수소 투과가 억제되어, 내부 전극층(12)으로의 수소 흡장이 억제되었기 때문이라고 생각된다.
이상, 본 발명의 실시예에 대하여 상세히 설명하였지만, 본 발명은 이러한 특정한 실시예로 한정되는 것이 아니라, 청구범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형 및 변경이 가능하다.
10: 적층 칩
11: 유전체층
12: 내부 전극층
20a, 20b: 외부 전극
21: 하지층
22: Cu 도금층
23: Ni 도금층
24: Sn 도금층
100: 적층 세라믹 콘덴서
11: 유전체층
12: 내부 전극층
20a, 20b: 외부 전극
21: 하지층
22: Cu 도금층
23: Ni 도금층
24: Sn 도금층
100: 적층 세라믹 콘덴서
Claims (5)
- 세라믹을 주성분으로 하는 유전체층과, 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2단부면에 노출되도록 형성되고, 대략 직육면체 형상을 갖는 적층 칩과,
상기 2단부면에 형성된 한 쌍의 외부 전극
을 구비하며,
상기 한 쌍의 외부 전극은, 하지층 위에 도금층이 형성된 구조를 갖고,
상기 하지층은, Ni 및 Cu 중 적어도 어느 한쪽을 포함하는 금속 또는 합금을 주성분으로 하여, 상기 도금층측의 표면의 적어도 일부에, Mo를 포함하는 개재물이 구비되는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항에 있어서,
상기 도금층은, Sn 도금층을 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 하지층의 주성분 금속은, Ni인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 내부 전극층은, Ni를 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 유전체층의 주성분 세라믹은, 페로브스카이트 구조를 갖는 것을 특징으로 하는 적층 세라믹 콘덴서.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2018-106422 | 2018-06-01 | ||
JP2018106422A JP7145652B2 (ja) | 2018-06-01 | 2018-06-01 | 積層セラミックコンデンサおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20190137692A true KR20190137692A (ko) | 2019-12-11 |
Family
ID=68692732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190060423A KR20190137692A (ko) | 2018-06-01 | 2019-05-23 | 적층 세라믹 콘덴서 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11264168B2 (ko) |
JP (1) | JP7145652B2 (ko) |
KR (1) | KR20190137692A (ko) |
CN (1) | CN110556248B (ko) |
TW (1) | TWI807030B (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101912291B1 (ko) * | 2017-10-25 | 2018-10-29 | 삼성전기 주식회사 | 인덕터 |
JP7089402B2 (ja) | 2018-05-18 | 2022-06-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7145652B2 (ja) * | 2018-06-01 | 2022-10-03 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7446705B2 (ja) * | 2018-06-12 | 2024-03-11 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
US10971302B2 (en) * | 2018-06-19 | 2021-04-06 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor and manufacturing method of the same |
JP7348890B2 (ja) | 2020-10-30 | 2023-09-21 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480011A (en) | 1987-09-21 | 1989-03-24 | Murata Manufacturing Co | Laminated ceramic capacitor |
JP2016066783A (ja) | 2014-09-19 | 2016-04-28 | 株式会社村田製作所 | 積層セラミックコンデンサ及びその製造方法 |
Family Cites Families (100)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3034857A (en) * | 1959-08-03 | 1962-05-15 | Du Pont | Compounds of the formula ab'0.5 b"0.5 o3 and process for preparing the same |
US4511601A (en) * | 1983-05-13 | 1985-04-16 | North American Philips Corporation | Copper metallization for dielectric materials |
JPS60118666A (ja) * | 1983-11-30 | 1985-06-26 | 太陽誘電株式会社 | 誘電体磁器組成物 |
JPS61147406A (ja) * | 1984-12-18 | 1986-07-05 | 太陽誘電株式会社 | 誘電体磁器組成物 |
JPH0650701B2 (ja) * | 1989-05-18 | 1994-06-29 | 松下電器産業株式会社 | 積層コンデンサ素子とその製造方法 |
RU2082237C1 (ru) * | 1990-03-19 | 1997-06-20 | Асахи Касеи Когио Кабусики Кайся | Композиция |
EP0581251A3 (en) * | 1992-07-31 | 1995-02-08 | Taiyo Yuden Kk | Ceramic materials with a high dielectric constant and capacitors made from them. |
DE69404189T2 (de) * | 1993-03-31 | 1998-01-08 | Texas Instruments Inc | Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante |
JP3307211B2 (ja) * | 1996-02-08 | 2002-07-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP3180690B2 (ja) * | 1996-07-19 | 2001-06-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP3147785B2 (ja) * | 1996-09-02 | 2001-03-19 | 株式会社村田製作所 | チップ状電子部品 |
JP2001513697A (ja) * | 1997-02-24 | 2001-09-04 | スーペリア マイクロパウダーズ リミテッド ライアビリティ カンパニー | エアロゾル法及び装置、粒子製品、並びに該粒子製品から製造される電子装置 |
US6159267A (en) * | 1997-02-24 | 2000-12-12 | Superior Micropowders Llc | Palladium-containing particles, method and apparatus of manufacture, palladium-containing devices made therefrom |
JP3567759B2 (ja) * | 1998-09-28 | 2004-09-22 | 株式会社村田製作所 | 誘電体セラミック組成物および積層セラミックコンデンサ |
JP3699617B2 (ja) * | 1999-06-30 | 2005-09-28 | 京セラ株式会社 | 積層セラミックコンデンサ |
TW508600B (en) * | 2000-03-30 | 2002-11-01 | Taiyo Yuden Kk | Laminated ceramic capacitor and its manufacturing method |
JP2002050536A (ja) * | 2000-07-31 | 2002-02-15 | Murata Mfg Co Ltd | 耐還元性誘電体セラミックおよび積層セラミックコンデンサ |
US20020150777A1 (en) * | 2001-04-11 | 2002-10-17 | Kerchner Jeffrey A. | Electrode additives including compositions and structures formed using the same |
US7524528B2 (en) * | 2001-10-05 | 2009-04-28 | Cabot Corporation | Precursor compositions and methods for the deposition of passive electrical components on a substrate |
US20040126484A1 (en) * | 2002-12-30 | 2004-07-01 | Robert Croswell | Method for forming ceramic film capacitors |
US7083744B2 (en) * | 2003-01-24 | 2006-08-01 | E. I. Du Pont De Nemours And Company | Terminal electrode compositions for multilayer ceramic capacitors |
JP4110978B2 (ja) * | 2003-01-24 | 2008-07-02 | 株式会社村田製作所 | 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ |
JP4111006B2 (ja) * | 2003-03-03 | 2008-07-02 | 株式会社村田製作所 | 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ |
JP2005159224A (ja) * | 2003-11-28 | 2005-06-16 | Tdk Corp | 積層セラミックコンデンサ |
JP4776913B2 (ja) * | 2004-01-08 | 2011-09-21 | Tdk株式会社 | 積層型セラミックコンデンサ及びその製造方法 |
JP4407299B2 (ja) * | 2004-01-30 | 2010-02-03 | Tdk株式会社 | 積層セラミックコンデンサ |
JP2005294314A (ja) * | 2004-03-31 | 2005-10-20 | Tdk Corp | 積層セラミックコンデンサ |
EP2013888A2 (de) | 2006-04-26 | 2009-01-14 | Basf Se | Verfahren zur herstellung einer beschichtung eines porösen, elektrisch leitfähigen trägermaterials mit einem dielektrikum und herstellung von kondensatoren hoher kapazitätsdichte unter einsatz dieses verfahrens |
JP4936825B2 (ja) * | 2006-08-02 | 2012-05-23 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP4936850B2 (ja) * | 2006-09-15 | 2012-05-23 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
US8184427B2 (en) * | 2006-09-27 | 2012-05-22 | Kyocera Corporation | Multilayer ceramic capacitor and method for production thereof |
JP5144052B2 (ja) * | 2006-10-13 | 2013-02-13 | 太陽誘電株式会社 | 誘電体セラミック組成物、積層セラミックコンデンサ及びその製造方法 |
CN101675013B (zh) * | 2007-02-26 | 2013-07-03 | 株式会社村田制作所 | 电介质陶瓷及叠层陶瓷电容器 |
US7808770B2 (en) | 2007-06-27 | 2010-10-05 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
JP5297011B2 (ja) * | 2007-07-26 | 2013-09-25 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP2009044017A (ja) * | 2007-08-09 | 2009-02-26 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
JP5282634B2 (ja) * | 2008-06-25 | 2013-09-04 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP5018839B2 (ja) * | 2009-07-22 | 2012-09-05 | 株式会社村田製作所 | 誘電体セラミックおよび積層セラミックコンデンサ |
TW201133525A (en) | 2010-03-23 | 2011-10-01 | Samsung Electro Mech | Y5V characteristic multi-layer ceramic capacitor |
JP5234035B2 (ja) * | 2010-03-24 | 2013-07-10 | 株式会社村田製作所 | 誘電体セラミックおよび積層セラミックコンデンサ |
JPWO2011125543A1 (ja) * | 2010-04-02 | 2013-07-08 | 株式会社村田製作所 | 誘電体セラミックおよびそれを用いた積層セラミックコンデンサ |
JP5267583B2 (ja) * | 2011-01-21 | 2013-08-21 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR101435398B1 (ko) | 2011-03-04 | 2014-08-28 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 |
US8574983B2 (en) * | 2011-05-13 | 2013-11-05 | Intermolecular, Inc. | Method for fabricating a DRAM capacitor having increased thermal and chemical stability |
US20130107419A1 (en) * | 2011-10-28 | 2013-05-02 | Kemet Electronics Corporation | Multilayered ceramic capacitor with improved lead frame attachment |
JP2013165180A (ja) * | 2012-02-10 | 2013-08-22 | Tdk Corp | 電子部品及び電子部品の製造方法 |
JP2013201318A (ja) * | 2012-03-26 | 2013-10-03 | Taiyo Yuden Co Ltd | ポーラスコンデンサ |
US20130309591A1 (en) * | 2012-04-25 | 2013-11-21 | Nanotune Technologies Corp. | Nanoporous energy chips and related devices and methods |
JP5910533B2 (ja) * | 2012-05-08 | 2016-04-27 | 株式会社村田製作所 | 電子部品、電子部品内蔵基板及び電子部品の製造方法 |
JP5708586B2 (ja) * | 2012-07-26 | 2015-04-30 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP5655039B2 (ja) * | 2012-07-31 | 2015-01-14 | 太陽誘電株式会社 | 誘電体セラミックス、積層セラミックコンデンサ及びそれらの製造方法 |
WO2014097678A1 (ja) | 2012-12-21 | 2014-06-26 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその製造方法 |
JP5689143B2 (ja) * | 2013-03-19 | 2015-03-25 | 太陽誘電株式会社 | 低背型積層セラミックコンデンサ |
JP6106009B2 (ja) * | 2013-04-03 | 2017-03-29 | 太陽誘電株式会社 | セラミック電子部品 |
JP6513328B2 (ja) * | 2013-07-10 | 2019-05-15 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6398349B2 (ja) | 2013-08-23 | 2018-10-03 | Tdk株式会社 | 積層型セラミック電子部品 |
JP5897661B2 (ja) | 2013-08-30 | 2016-03-30 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
US9959973B2 (en) * | 2014-09-19 | 2018-05-01 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor and method for manufacturing same |
JP6502092B2 (ja) | 2014-12-26 | 2019-04-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
US9922770B2 (en) * | 2014-12-26 | 2018-03-20 | Taiyo Yuden Co., Ltd. | Through-type multilayer ceramic capacitor |
JP6218725B2 (ja) * | 2014-12-26 | 2017-10-25 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6415337B2 (ja) * | 2015-01-28 | 2018-10-31 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
KR102139753B1 (ko) * | 2015-02-26 | 2020-07-31 | 삼성전기주식회사 | 세라믹 전자 부품 및 이의 제조방법 |
JP2016181597A (ja) * | 2015-03-24 | 2016-10-13 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
KR101808794B1 (ko) * | 2015-05-07 | 2018-01-18 | 주식회사 모다이노칩 | 적층체 소자 |
US10074482B2 (en) * | 2015-07-27 | 2018-09-11 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component having side face external electrode and method of producing the same |
JP6533429B2 (ja) | 2015-07-28 | 2019-06-19 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6378651B2 (ja) * | 2015-07-28 | 2018-08-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6470228B2 (ja) * | 2016-05-24 | 2019-02-13 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6570478B2 (ja) * | 2016-05-31 | 2019-09-04 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP2017216330A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社村田製作所 | セラミックコンデンサ |
JP6945972B2 (ja) * | 2016-06-20 | 2021-10-06 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6955846B2 (ja) * | 2016-06-20 | 2021-10-27 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6955845B2 (ja) * | 2016-06-20 | 2021-10-27 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6955849B2 (ja) * | 2016-06-20 | 2021-10-27 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6571048B2 (ja) * | 2016-06-24 | 2019-09-04 | 太陽誘電株式会社 | 積層セラミックコンデンサ、セラミック粉末、およびそれらの製造方法 |
JP2018032788A (ja) | 2016-08-25 | 2018-03-01 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP6823975B2 (ja) * | 2016-09-06 | 2021-02-03 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP6823976B2 (ja) | 2016-09-06 | 2021-02-03 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP2018098327A (ja) * | 2016-12-13 | 2018-06-21 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP6933461B2 (ja) * | 2016-12-21 | 2021-09-08 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
US10734159B2 (en) * | 2016-12-22 | 2020-08-04 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor |
JP6795422B2 (ja) | 2017-02-16 | 2020-12-02 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP6909011B2 (ja) * | 2017-02-21 | 2021-07-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6955363B2 (ja) * | 2017-04-17 | 2021-10-27 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
TWI814730B (zh) * | 2017-07-19 | 2023-09-11 | 日商太陽誘電股份有限公司 | 積層陶瓷電容器及其製造方法 |
JP7227690B2 (ja) * | 2017-07-26 | 2023-02-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7131897B2 (ja) * | 2017-09-27 | 2022-09-06 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
JP2019091813A (ja) * | 2017-11-15 | 2019-06-13 | 太陽誘電株式会社 | 電子部品および電子部品実装回路基板 |
JP7098340B2 (ja) | 2018-01-26 | 2022-07-11 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7193918B2 (ja) * | 2018-02-08 | 2022-12-21 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7347926B2 (ja) * | 2018-03-02 | 2023-09-20 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
JP7107712B2 (ja) * | 2018-03-19 | 2022-07-27 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
JP7424740B2 (ja) | 2018-05-18 | 2024-01-30 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7089402B2 (ja) * | 2018-05-18 | 2022-06-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7089404B2 (ja) * | 2018-05-22 | 2022-06-22 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
JP7145652B2 (ja) * | 2018-06-01 | 2022-10-03 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
JP7446705B2 (ja) * | 2018-06-12 | 2024-03-11 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
US10971302B2 (en) * | 2018-06-19 | 2021-04-06 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor and manufacturing method of the same |
-
2018
- 2018-06-01 JP JP2018106422A patent/JP7145652B2/ja active Active
-
2019
- 2019-05-20 US US16/417,323 patent/US11264168B2/en active Active
- 2019-05-21 TW TW108117485A patent/TWI807030B/zh active
- 2019-05-23 KR KR1020190060423A patent/KR20190137692A/ko active Search and Examination
- 2019-05-30 CN CN201910461518.8A patent/CN110556248B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480011A (en) | 1987-09-21 | 1989-03-24 | Murata Manufacturing Co | Laminated ceramic capacitor |
JP2016066783A (ja) | 2014-09-19 | 2016-04-28 | 株式会社村田製作所 | 積層セラミックコンデンサ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110556248A (zh) | 2019-12-10 |
TW202004794A (zh) | 2020-01-16 |
US11264168B2 (en) | 2022-03-01 |
JP2019212717A (ja) | 2019-12-12 |
US20190371526A1 (en) | 2019-12-05 |
TWI807030B (zh) | 2023-07-01 |
CN110556248B (zh) | 2023-01-17 |
JP7145652B2 (ja) | 2022-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102468200B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
US11551868B2 (en) | Ceramic electronic device and manufacturing method of ceramic electronic device | |
KR102648161B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
KR20190137692A (ko) | 적층 세라믹 콘덴서 | |
KR20220140684A (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
JP7446705B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP7262181B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
US11081282B2 (en) | Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same | |
KR20210060319A (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
KR20210063238A (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
CN110690047B (zh) | 层叠陶瓷电容器及其制造方法 | |
JP2023050840A (ja) | セラミック電子部品およびその製造方法 | |
KR20190054928A (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
US10607782B2 (en) | Ceramic electronic device and manufacturing method of ceramic electronic device | |
KR20230109095A (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
US11823843B2 (en) | Ceramic electronic device with a ceramic protection section having a cover layer and a side margin, and manufacturing method of the same | |
JP2018182107A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2021068734A (ja) | セラミック電子部品およびその製造方法 | |
KR20230032950A (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
JP2024050136A (ja) | セラミック電子部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |