KR20110066236A - 프린트 배선판 및 그 제조 방법 - Google Patents

프린트 배선판 및 그 제조 방법 Download PDF

Info

Publication number
KR20110066236A
KR20110066236A KR1020117012456A KR20117012456A KR20110066236A KR 20110066236 A KR20110066236 A KR 20110066236A KR 1020117012456 A KR1020117012456 A KR 1020117012456A KR 20117012456 A KR20117012456 A KR 20117012456A KR 20110066236 A KR20110066236 A KR 20110066236A
Authority
KR
South Korea
Prior art keywords
hole
insulating resin
substrate
wiring board
printed wiring
Prior art date
Application number
KR1020117012456A
Other languages
English (en)
Other versions
KR101516851B1 (ko
Inventor
도모유키 이케다
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20110066236A publication Critical patent/KR20110066236A/ko
Application granted granted Critical
Publication of KR101516851B1 publication Critical patent/KR101516851B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/119Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836Oblique hole, via or bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

절연성 수지 기재에 형성한 관통공 내에 도금 충전하여 이루어지는 스루홀을 갖는 프린트 배선판에 있어서, 절연성 수지 기재의 표면 및 이면으로부터 노출되는 각 스루홀의 중심축의 위치를 서로 어긋나게 하여 배치시킴으로써, 보이드 등의 결함이나 크랙의 발생을 저감시켜, 기판의 접속 불량을 저감시키고, 또한 기판의 기계적 강도를 향상시키는 스루홀 구조를 갖는 프린트 배선판을 제공한다.

Description

프린트 배선판 및 그 제조 방법{PRINTED WIRING BOARD AND PROCESS FOR PRODUCING THE SAME}
본 발명은 절연성 재료에 형성한 관통공 내에 도금 도체가 형성되어 이루어지는 프린트 배선판에 관한 것으로서, 더욱 상세하게는, 도금 도체의 도통 (道通) 불량을 개선하고, 또한 기판 강도를 향상시킨 프린트 배선판과 그 제조 방법에 관한 것이다.
종래의 프린트 배선판에 있어서, 코어가 되는 절연성 수지 기재의 표면 및 이면에 각각 형성한 도체 회로를 전기적으로 접속하기 위한 도금 스루홀로서, 절연성 수지 기재에 형성한 관통공 내에, 도금에 의해 금속을 충전하여 이루어지는 필드 타입의 스루홀이 있다.
예를 들어, 일본특허공개공보 제 2004-311919 호에는, 이와 같은 스루홀을 형성하는 방법이 종래 기술로서 기재되어 있다. 스루홀을 형성하기 위해서는, 먼저, 도 9(a) 에 나타내는 바와 같이, 절연성 수지 기재 (1) 에 관통공 (2) 을 형성한 후, 도 9(b) 에 나타내는 바와 같이, 관통공의 내벽면을 포함하는 절연성 수지 기재 (1) 의 표면에, 무전해 도금에 의해, 금속으로 이루어지는 시트층 (3) 을 형성한다.
다음으로, 시트층 (3) 을 급전층으로서 전해 도금을 실시하고, 시트층 (3) 상에 전해 도금층 (4) 을 형성한다. 이 전해 도금층 (4) 은, 도 9(c) 에 나타내는 바와 같이, 관통공 (2) 의 개구부의 모서리부에 형성된 부분이 관통공 (2) 의 내측부에 형성된 부분보다 두꺼워진다.
또한, 전해 도금 처리를 실시하여, 도 9(d) 에 나타내는 바와 같이, 관통공 (2) 을 금속으로 충전하여 스루홀 (6) 을 형성함과 함께, 전해 도금층 (4) 을 원하는 두께로 할 수 있다.
그 후, 이 전해 도금층 (4) 에 패터닝을 실시함으로써, 절연성 수지 기재 (1) 의 표면 및 이면에 원하는 배선 패턴을 형성하고, 이와 같은 배선 패턴을 전기적으로 접속하는 스루홀 (6) 이 형성된 배선 기판을 얻을 수 있다.
그러나, 이와 같은 방법에 의해 형성된 스루홀 내에는, 도 9(d) 에 나타내는 바와 같이, 내부에 보이드 (8) 가 형성되기 쉽다는 문제가 있었다.
그래서, 보이드 등의 결함이 없는 스루홀을 형성할 수 있는 기술이 제안되고 있다 (예를 들어, 상기 특허 문헌 참조). 이 방법은, 도 10(a) ∼ 도 10(b) 에 나타내는 바와 같이, 절연성 수지 기재 (1) 에, 종단면이 장구 모양을 한 관통공 (2) 을 형성한 후, 관통공의 내벽면에, 무전해 도금에 의해, 금속으로 이루어지는 시트층 (3) 을 형성하고, 다음으로 이 시트층을 급전층으로서 전해 도금 처리함으로써, 장구 모양의 관통공 내에 금속 (4) 을 충전하고, 보이드 등의 결함이 발생하는 경우가 적은 스루홀 (6) 을 형성하는 방법이다.
그런데, 상술한 바와 같은 종단면이 장구 모양을 한 스루홀을 갖는 프린트 배선판에서는, 도금 충전되어 이루어지는 스루홀이, 표면 개구로부터 중앙부를 향함에 따라 직경이 감소되는, 이른바 네크 부분을 가짐과 함께, 중심축을 사이에 두고 거의 대칭인 형상이기 때문에, 절연성 수지 기재에 휨이 발생한 경우에는, 그 응력이 스루홀의 네크 부분 주변에 집중되기 쉬워진다. 그 결과, 네크 부분 주변에 크랙이 발생하기 쉬워지므로, 그 크랙 발생에 의해 접속 불량이 발생하거나, 기판이 접히기 쉬워져 충분한 기계적 강도가 얻어지지 않는다는 문제가 있다.
그래서, 본 발명의 목적은, 보이드 등의 결함을 저감시킬 뿐만 아니라, 크랙의 발생도 저감시킴으로써, 기판의 접속 불량을 저감시키고, 또한 기판의 기계적 강도를 향상시킬 수 있는 스루홀 구조를 갖는 프린트 배선판을 제공하는 것에 있다.
본 발명자는 상기 과제를 해결하기 위하여 검토를 거듭한 결과, 도금 충전되어 이루어지는 단면이 장구 모양인 스루홀 구조, 예를 들어 기판의 일방의 면에 노출되는 제 1 개구부와, 기판의 타방의 면에 노출되는 제 2 개구부가, 기판의 중앙부 부근을 향함에 따라 직경이 감소되어, 그 중앙부 부근에서 일체화되어 이루어지는 형태, 즉 단면이 장구 모양인 형태를 갖는 스루홀 구조에 있어서, 제 1 개구부의 중심축과, 제 2 개구부의 중심축이 소정 범위 내에서 서로 어긋난 구조인 경우에, 도금의 충전성이 좋다는 것과, 도금 충전된 스루홀이 받는 응력이 효과적으로 완화된다는 것을 알아내어, 본 발명에 도달하였다.
즉, 본 발명은,
(1) 절연성 수지 기재에 형성한 관통공 내에 도금 충전하여 이루어지는 스루홀을 갖는 프린트 배선판으로서,
상기 절연성 수지 기재의 표면 및 이면으로부터 노출되는 각 스루홀의 중심축 위치가 서로 어긋나 있는 것을 특징으로 하는 프린트 배선판이다.
또한, 본 발명은,
(2) 절연성 수지 기재에 형성한 관통공 내에 도금 충전하여 이루어지는 스루홀을 갖고, 또한 그 스루홀에 의해 전기적으로 접속되는 내층의 도체 회로를 상기 절연성 수지 기재의 표면 및 이면에 갖는 코어 기판과, 그 코어 기판 상에 절연성 수지층과 외층의 도체 회로를 교대로 형성하여 이루어지는 프린트 배선판으로서,
상기 절연성 수지 기재의 표면 및 이면으로부터 각각 노출되는 각 스루홀의 중심축 위치가 서로 어긋나 있는 것을 특징으로 하는 프린트 배선판이다.
상기 (1) 및 (2) 에 기재된 발명에 있어서, 상기 어긋남 양은 5 ㎛ ∼ 30 ㎛ 의 범위로 할 수 있다.
또한, 본 발명에 있어서, 상기 절연성 수지 기재의 두께는 100 ㎛ ∼ 500 ㎛ 의 범위로 할 수 있다.
또한, 본 발명에 있어서, 상기 스루홀은, 절연성 수지 기재의 표면 및 이면의 각각으로부터 내부를 향함에 따라 직경이 감소되어 네크부가 형성되어 이루어지는 형상, 즉 내부에 네크부를 갖는 장구 모양으로 형성할 수 있고, 절연성 수지 기재의 표면 및 이면 측에 각각 노출되는 개구의 직경을 75 ㎛ ∼ 300 ㎛ 로 하고, 절연성 수지 기재 내부의 네크부의 직경을 50 ㎛ ∼ 250 ㎛ 로 할 수 있다.
또한, 인접하는 스루홀 사이의 피치는 100 ㎛ ∼ 400 ㎛ 의 범위로 할 수 있다.
여기서,「중심축」이란, 코어 기판의 표면 (이면) 의 스루홀의 개구부의 중심점을 통과하여, 코어 기판의 표면 (이면) 과 실질적으로 수직인 직선을 가리킨다.
또한, 본 발명은,
(3) 절연성 수지 기재를 관통하는 관통공에 도금 충전되어 이루어지는 스루홀을 갖고, 또한 그 스루홀에 의해 전기적으로 접속되는 도체 회로를 상기 절연성 수지 기재의 표면 및 이면에 갖는 프린트 배선판을 제조할 때에,
적어도 이하의 (1) ∼ (4) 의 공정, 즉,
(1) 절연성 수지 기재의 양면에 동박 (銅箔) 이 부착되어 이루어지는 동장 (銅張) 적층판의 일방의 표면의 소정 위치에 레이저를 조사하여, 절연성 수지 기재의 내부를 향함에 따라 직경이 감소되는 형상을 갖는 제 1 개구부를 형성하는 공정,
(2) 상기 절연성 수지 기재를 사이에 두고 상기 소정 위치와 대면하는 상기 동장 적층판의 타방의 표면의 지점으로부터, 상기 제 1 개구부의 중심 위치와 겹쳐지지 않는 위치에 레이저를 조사하여, 상기 절연성 수지 기재의 내부를 향함에 따라 직경이 감소되는 형상을 갖고, 또한 절연성 수지 기재의 두께 방향 중앙부 부근에서 상기 제 1 개구부와 연통하는 제 2 개구부를 형성하는 공정,
(3) 상기 기판에 대하여 무전해 도금을 실시하고, 상기 제 1 개구부 및 상기 제 2 개구부의 내벽에 무전해 도금막을 형성하는 공정,
(4) 상기 기판에 전해 도금을 실시하고, 상기 무전해 도금막 상에 전해 도금막을 형성함과 함께, 상기 제 1 개구부 및 상기 제 2 개구부 내부에 도금 충전하여 스루홀을 형성하는 공정을 포함하고 있는 것을 특징으로 하는 프린트 배선판의 제조 방법이다.
또한, 상기 (2) 의 공정과 (3) 의 공정 사이에, 상기 제 1 개구부 및 상기 제 2 개구부 내에 잔류하는 수지 잔류물을 제거하는 공정을 포함해도 된다.
도 1 은 본 발명의 프린트 배선판에 있어서의 스루홀의 형상을 설명하기 위한 개략도이다.
도 2 는 스루홀의 네크부의 접합 단면을 나타내는 개략도이다.
도 3 은 인접하는 스루홀의 중심 위치가 상이한 예를 나타내는 개략도이다.
도 4(a) ∼ 도 4(d) 는 본 발명의 일 실시예에 관한 프린트 배선판을 제조하는 공정의 일부를 나타내는 도면이다.
도 5(a) ∼ 도 5(d) 는 본 발명의 일 실시예에 관한 프린트 배선판을 제조하는 공정의 일부를 나타내는 도면이다.
도 6(a) ∼ 도 6(d) 는 본 발명의 일 실시예에 관한 프린트 배선판을 제조하는 공정의 일부를 나타내는 도면이다.
도 7(a) ∼ 도 7(b) 는 스루홀의 중심 위치의 어긋남 양이 큰 경우의 기형상 (奇形狀) 을 설명하기 위한 개략도이다.
도 8 은 관통공의 내벽에 스루홀 도체를 형성하고, 추가로 스루홀 도체로 둘러싸인 공극에 충전재를 충전하여 이루어지는 스루홀을 나타내는 개략도이다.
도 9(a) ∼ 도 9(d) 는 종래 기술에 관한 프린트 배선판의 제조 공정을 나타내는 도면이다.
도 10(a) ∼ 도 10(b) 는 종래 기술에 관한 다른 프린트 배선판의 스루홀 형상을 설명하기 위한 도면이다.
본 발명에 관한 프린트 배선판은, 절연성 수지 기재에 형성한 관통공 내에 도금 도체를 갖는 프린트 배선판, 또는 그러한 프린트 배선판을 코어 기판으로 하고, 그 코어 기판 상에 도체층과 수지 절연층을 교대로 형성하여 이루어지는 프린트 배선판으로서,
상기 절연성 수지 기재의 표면으로부터 노출되는 스루홀의 중심축 위치와, 상기 절연성 수지 기재의 이면으로부터 노출되는 스루홀의 중심축 위치가 서로 어긋나 있는 것을 특징으로 하는 것이다.
이와 같이, 절연성 수지 기재의 표면 및 이면에 각각 노출되는 스루홀의 중심축 위치를 서로 어긋난 상태로 배치함으로써, 스루홀의 네크부, 즉 절연성 수지 기재의 표면 또는 이면에 평행한 평면에 의해 절단되는 부분의 단면적이 최소가 되는 지점이, 어긋난 상태가 되기 때문에, 절연성 수지 기재에 휨이 발생해도, 네크부의 어긋남 만큼 그 응력이 가해지는 영역이 넓어지거나, 혹은 코어 기판의 표면과 각 네크부의 중심을 이어서 생기는 면이 서로 평행이 되지 않기 때문에 응력이 완화되고, 네크부 주변에 크랙이 발생하기 어려워진다. 그 결과, 크랙에 의한 접속 불량이 발생하기 어려워짐과 함께, 기판의 기계적 강도를 향상시킬 수 있다.
또한, 인접하는 스루홀에 있어서, 네크부의 중심 위치가 상이하도록 형성해도 된다.
또한, 스루홀의 네크부 주변의 단면적이 커지므로, 도통 저항이 저하되어, 기판의 전기 특성을 향상시킬 수 있다.
또한, 본 발명에 관한 다층 프린트 배선판에 있어서, 가장 외측의 도체층의 일부를, 소정의 피치로 범프 접속용 패드에 형성하고, 상기 절연성 수지 기재의 표면 및 이면으로부터 노출되는 각 스루홀의 표면의 중심 위치를, 서로 어긋난 상태로 유지함과 함께, 인접하는 스루홀 사이의 피치를, 상기 범프 접속용 패드의 피치와 동일하게 형성하는 것이 바람직하다.
본 발명에 있어서 사용되는 절연성 수지 기재로는, 유리 포 (布) 에폭시 수지 기재, 유리 포 비스말레이미드트리아진 수지 기재, 유리 포 폴리페닐렌에테르 수지 기재, 아라미드 부직포-에폭시 수지 기재, 아라미드 부직포-폴리이미드 수지 기재로부터 선택되는 경질 기재가 사용되는 것이 바람직하고, 유리 포 에폭시 수지 기재가 보다 바람직하다.
상기 절연성 수지 기재의 두께는, 100 ㎛ ∼ 500 ㎛ 정도로 하는 것이 바람직하다. 그 이유는, 100 ㎛ 미만의 두께에서는, 강성이 불충분하고, 500 ㎛ 를 초과하면, 스루홀 내에 도금을 충전하기 어려워져, 도금 보이드가 발생하는 경우가 있기 때문이다.
이러한 절연성 수지 기재의 양면에 형성되는 도체 회로는, 후술하는 바와 같이, 스루홀에 대한 도금 충전 후에, 절연성 수지 기재의 양면에 부착된 금속박 및 그 위에 형성된 도금층을 에칭 처리함으로써 형성하는 것이 바람직하다.
상기 절연성 수지 기재 및 금속박으로 구성되는 기판은, 특히 에폭시 수지를 유리 크로스에 함침시켜 B 스테이지로 한 프리프레그 (prepreg) 와, 동박을 적층시켜 가열 프레스함으로써 얻어지는 양면 동장 적층판을 사용할 수 있다. 이와 같은 기판은, 동박이 에칭된 후의 취급 중에, 배선 패턴이나 비아 위치가 어긋나지 않고, 위치 정밀도가 우수하다.
본 발명의 제 1 실시형태에 의한 스루홀은, 예를 들어, 도 1 에 나타내는 바와 같이, 절연성 수지 기재의 일방의 면으로부터 내부를 향함에 따라 직경이 감소되는 형상을 갖는 제 1 개구부와, 절연성 수지 기재의 타방의 면으로부터 내부를 향함에 따라 직경이 감소되는 형상을 갖고, 또한 상기 절연성 수지 기재의 두께 방향 중앙부 부근에서 상기 제 1 개구부에 연통하고 있는 제 2 개구부로 이루어지며, 제 1 개구부와 제 2 개구부가 교차하는 지점에 네크부가 형성된 형태이다. 즉, 전체로서 장구 모양의 관통공이 소정의 거리만큼 기판 표면 방향으로 어긋난 형태의 관통공에, 도금 충전되어 이루어지는 것으로서, 상기 절연성 수지 기재의 일방의 면 및 타방의 면에 각각 노출되는 제 1 개구부 및 제 2 개구부의 중심축 (제 1 개구부, 제 2 개구부의 중심점을 통과하고, 기판 표면 (이면) 과 실질적으로 수직인 직선) 은, 서로 어긋난 위치에 배치되어 있다.
상기 스루홀은, 제 1 개구부 및 제 2 개구부로 이루어지는 관통공을 레이저 가공에 의해 형성한 후, 그들 관통공에 금속 도금을 충전함으로써 형성되는 것이 바람직하다.
또한, 레이저 가공에 있어서의 조사 레이저 광의 흡수 효율을 높이기 위하여, 미리 절연성 수지 기판 상의 금속박에 공지된 흑화 처리를 실시해 두는 것이 바람직하다.
레이저 가공에 의해 스루홀 형성용의 관통공을 형성하려면, 먼저 절연성 수지 기재의 일방의 표면을 향하여 소정 위치로부터 레이저를 조사하고, 절연성 수지 기재의 일방의 표면으로부터 내부를 향함에 따라 직경이 감소되고, 또한 절연성 수지 기재의 일방의 표면으로부터 그 중앙부 부근까지 연장된 형태의 제 1 개구부를 형성한다. 그 후, 상기 소정 위치에 대향하는 절연성 수지 기재의 타방의 표면 위치로부터 소정의 거리만큼 어긋난 위치로부터, 그 절연성 수지 기재의 타방의 표면을 향하여 레이저를 조사하고, 절연성 수지 기재의 타방의 표면으로부터 내부를 향함에 따라 직경이 감소되고, 절연성 수지 기재의 타방의 표면으로부터 그 중앙부 부근까지 연장된 형태의 제 2 개구부를 형성함과 함께, 절연성 수지 기재의 중앙부 부근에서 제 1 개구부와 제 2 개구부가 연통하여 스루홀 형성용의 관통공이 형성되는 것이 바람직하다.
상기 절연성 수지 기재에 레이저를 사용하여 스루홀 형성용 관통공을 형성하려면, 레이저 조사에 의해 금속박과 절연성 수지 기재를 동시에 천공하는 다이렉트 레이저법과, 금속박의 관통공에 해당하는 금속박 부분을 에칭에 의해 제거한 후, 레이저 조사에 의해 절연성 수지 기재에 천공하는 컨포멀법이 있는데, 본 발명에서는 그 중 어느 것을 이용해도 된다.
상기 레이저 가공은, 펄스 발진형 탄산 가스 레이저 가공 장치에 의해 실시되는 것이 바람직하고, 그 가공 조건은, 절연성 수지 기재의 표면으로부터 내부를 향함에 따라 직경이 감소되는 스루홀 형성용 관통공 (제 1 개구부 및 제 2 개구부) 의 형상, 즉 절연성 수지 기재의 표면과 관통공의 측벽이 이루는 각도 (이하,「테이퍼각」이라고 한다) 및 관통공의 깊이에 의해 결정된다.
예를 들어, 펄스폭을 10 ㎲ ∼ 20 ㎲, 쇼트수를 1 ∼ 5 의 범위 내로 함으로써, 스루홀 형성용 관통공의 테이퍼각 및 깊이를 조정할 수 있다.
그리고, 상기 가공 조건 하에서 형성될 수 있는 스루홀 형성용 관통공은, 절연성 수지 기재 내부의 네크부의 직경 (도 1 에 있어서, 부호 X 로 나타낸다) 이 50 ㎛ ∼ 250 ㎛ 인 것이 바람직하다. 직경이 50 ㎛ 미만에서는, 지나치게 가늘어서, 도금 충전된 스루홀의 접속 신뢰성이 나쁘기 때문이고, 직경이 250 ㎛ 를 초과하면, 도금 충전된 스루홀 내에 보이드가 발생하기 쉬워지기 때문이다. 따라서, 상기 범위 내이면, 보이드 발생이 적고, 접속 신뢰성이 우수한 스루홀을 형성할 수 있다.
또한, 상기 스루홀을 형성하는 관통공의 중심 위치의 어긋남 양은, 5 ㎛ ∼ 30 ㎛ 의 범위인 것이 바람직하다. 그 이유는, 어긋남 양이 5 ㎛ 미만에서는, 응력 완화의 효과가 작기 때문이고, 한편 어긋남 양이 30 ㎛ 를 초과하면, 관통공의 형상이 도 7(a) ∼ 도 7(b) 에 나타내는 바와 같은 기형상이 되기 쉽기 때문이다.
또한, 인접하는 스루홀 사이의 피치는, 100 ㎛ ∼ 400 ㎛ 인 것이 바람직하다. 그 이유는, 피치가 100 ㎛ 미만에서는, 절연 신뢰성이 낮기 때문이며, 피치가 400 ㎛ 를 초과하면, 미세화에 적합하지 않기 때문이다.
또한, 레이저 조사에 의해 형성된 관통공의 측면에 잔류하는 수지 잔재를 제거하기 위하여, 데스미어 처리를 실시하는 것이 바람직하다. 이 데스미어 처리는, 산 혹은 산화제 (예를 들어 크롬산, 과망간산) 의 약액 처리 등의 습식 처리나, 산소 플라즈마 방전 처리, 코로나 방전 처리, 자외선 레이저 처리 또는 엑시머 레이저 처리 등의 건식 처리에 의해 실시한다.
이들 데스미어 처리 방법 중에서 어느 방법을 선택할 지는, 절연 기재의 종류, 두께, 비아홀의 개구 직경, 레이저 조사 조건 등에 따라, 잔류가 예상되는 스미어 양을 고려하여 선택한다.
본 발명에 있어서, 상기 관통공에 도금 충전하여 스루홀을 형성하려면, 먼저 관통공 내벽에 통상의 무전해 도금 처리에 의해 무전해 도금막을 형성한 후, 도금액을 분류 (噴流) 하여 기판에 부딪치는 스파저 (sparger) 도금 방법 등의 전해 도금 방법에 의해, 관통공 내를 도금 충전하는 것이 바람직하다.
상기 무전해 도금 또는 전해 도금으로는, 예를 들어 구리, 주석, 은, 각종 땜납, 구리/주석, 구리/은 등의 금속 도금이 바람직하고, 특히 무전해 구리 도금 또는 전해 구리 도금이 적합하다.
본 발명에 있어서, 절연성 수지 기재의 양면에 형성되는 도체 회로는, 도금 충전 스루홀의 형성과 동시에 형성된 도체층을 에칭 처리함으로써 형성되는 것이 바람직하다.
이 도체 회로 형성 공정은, 먼저 상기 도체층의 표면에 감광성 드라이 필름 레지스트를 부착한 후, 소정의 회로 패턴을 따라 노광, 현상 처리하여 에칭 레지스트를 형성하고, 에칭 레지스트 비형성 부분의 도체층을 에칭하여, 전극 패드를 포함한 도체 회로 패턴으로 한다.
상기 처리 공정에 있어서, 에칭액으로는, 황산-과산화 수소, 과황산염, 염화 제 2 구리, 염화 제 2 철의 수용액으로부터 선택되는 적어도 1 종의 수용액을 사용할 수 있다.
또한, 상기 도체층을 에칭하여 도체 회로를 형성하는 전처리로서, 미세 패턴을 형성하기 쉽게 하기 위하여, 미리 도체층의 표면 전체면을 에칭하여, 두께를 1 ㎛ ∼ 10 ㎛, 보다 바람직하게는 2 ㎛ ∼ 8 ㎛ 정도까지 얇게 할 수 있다.
이와 같은 프린트 배선판을 코어 기판으로 하고, 그 코어 기판 상에, 통상의 방법에 따라 도체층과 수지 절연층을 교대로 형성하여 이루어지는 빌드업 배선층을 형성하여 이루어지는 다층 프린트 배선판을 형성할 수 있다.
이와 같은 다층 프린트 배선판에 있어서는, 그 가장 외측의 도체층의 일부를 소정의 피치로 범프 접속용 패드에 형성하고, 코어 기판에 형성한 인접하는 도금 충전 스루홀 사이의 피치를 상기 범프 접속용 패드의 피치와 동일하게 형성하는 것이 바람직하다. 이와 같은 구성에 의하면, PKG 에 실장되는 칩을 개재한 배선 저항을 낮출 수 있으므로, 전원 공급 확보의 면에서 유리하다.
이하, 본 발명에 관한 프린트 배선판을 제조하는 방법의 일례에 대하여, 구체적으로 설명한다.
(1) 본 발명에 관한 프린트 배선판을 제조할 때에, 절연성 수지 기재의 양면에 동박이 부착된 것을 출발 재료로서 사용할 수 있다.
이 절연성 수지 기재는, 예를 들어, 유리 포 에폭시 수지 기재, 유리 포 비스말레이미드트리아진 수지 기재, 유리 포 폴리페닐렌에테르 수지 기재, 아라미드 부직포-에폭시 수지 기재, 아라미드 부직포-폴리이미드 수지 기재로부터 선택되는 경질의 적층 기재가 사용되고, 특히 유리 포 에폭시 수지 기재가 가장 바람직하다.
상기 절연성 수지 기재의 두께는, 100 ㎛ ∼ 500 ㎛ 정도의 범위인 것이 바람직하다. 그 이유는, 두께가 100 ㎛ 미만에서는, 강성이 불충분하기 때문이고, 두께가 500 ㎛ 를 초과하면, 관통공 내에 도금 충전하는 것이 어렵고, 보이드가 발생하는 경우가 있기 때문이다.
상기 절연성 수지 기재에 레이저를 사용하여 스루홀 형성용 관통공을 형성하려면, 레이저 조사에 의해 동박과 절연 기재를 동시에 천공하는 다이렉트 레이저법과, 동박의 관통공에 해당하는 부분을 에칭에 의해 제거한 후, 레이저 조사에 의해 절연 기재에 천공하는 컨포멀법이 있는데, 본 발명에서는 그 중 어느 것을 이용해도 된다. 이 동박은, 하프 에칭에 의해 그 두께를 조정해도 된다.
상기 절연성 수지 기재 및 동박으로는, 특히 에폭시 수지를 유리 크로스에 함침시켜 B 스테이지로 한 프리프레그와, 동박을 적층시켜 가열 프레스함으로써 얻어지는 양면 동장 적층판을 사용하는 것이 바람직하다.
그 이유는, 동박이 에칭된 후의 제조 공정 중에, 배선 패턴의 위치가 어긋나지 않고, 위치 정밀도가 우수하기 때문이다.
(2) 다음으로, 레이저 가공에 의해 절연성 수지 기재에 스루홀 형성용 관통공을 형성한다.
회로 기판의 형성에 양면 동장 적층판을 사용하는 경우에는, 먼저 절연성 수지 기재의 일방의 표면에 부착한 금속박을 향하여 소정 위치로부터 레이저를 조사하고, 금속박을 관통함과 함께, 절연성 수지 기재의 일방의 표면으로부터 내부를 향함에 따라 직경이 감소되고, 또한 절연성 수지 기재의 일방의 표면으로부터 그 중앙부 부근까지 연장된 형태의 제 1 개구부를 형성하거나, 혹은 절연성 수지 기재에 부착된 일방의 동박 표면의 소정 위치에, 스루홀의 표면에 있어서의 직경과 거의 동등한 직경의 구멍을 미리 에칭에 의해 형성 (레이저용 마스크) 한 후, 그 구멍을 조사 마크로 하여 탄산 가스 레이저를 조사하고, 절연성 수지 기재의 내부를 향함에 따라 직경이 감소되고, 또한 절연성 수지 기재의 일방의 표면으로부터 그 중앙부 부근까지 연장된 형태의 제 1 개구부를 형성한다.
*다음으로, 상기 소정 위치에 대향하는 절연성 수지 기재의 타방의 표면 위치로부터 소정의 거리만큼 어긋난 위치로부터, 그 절연성 수지 기재의 타방의 표면에 부착한 금속박을 향하여 레이저를 조사하고, 절연성 수지 기재의 타방의 표면으로부터 내부를 향함에 따라 직경이 감소되고, 절연성 수지 기재의 타방의 표면으로부터 그 중앙부 부근까지 연장된 형태의 제 2 개구부를 형성하거나, 혹은 절연성 수지 기재에 부착된 타방의 동박 표면의 소정 위치에, 스루홀의 표면에 있어서의 직경과 거의 동등한 직경의 구멍을 미리 에칭에 의해 형성 (레이저용 마스크) 한 후, 그 구멍을 조사 마크로 하여 탄산 가스 레이저를 조사하고, 절연성 수지 기재의 내부를 향함에 따라 직경이 감소되고, 또한 절연성 수지 기재의 타방의 표면으로부터 그 중앙부 부근까지 연장된 형태의 제 2 개구부를 형성한다.
이 제 2 개구부를 형성할 때에, 절연성 수지 기재의 중앙부 부근에서 제 1 개구부와 제 2 개구부가 연통하여 스루홀 형성용의 관통공이 형성되고, 또한 네크부를 이은 선으로 둘러싸이는 평면 영역이 기판 표면과 평행이 되지 않도록 (도 2 참조), 제 1 개구부와 제 2 개구부의 중심간 거리 (어긋남 양) 를 레이저 조사 위치에 따라 조정한다.
상기 레이저 가공은, 펄스 발진형 탄산 가스 레이저 가공 장치에 의해 실시되고, 그 가공 조건은, 절연성 수지 기재의 표면으로부터 내부를 향함에 따라 직경이 감소되는 스루홀 형성용 관통공의 형상에 의해 결정되며, 예를 들어 펄스폭을 10 ㎲ ∼ 20 ㎲, 쇼트수를 1 ∼ 5 로 한다.
이와 같은 레이저 가공 조건에서, 스루홀 형성용 관통공의 개구 직경 (제 1 개구부 및 제 2 개구부의 개구 직경) 을 75 ㎛ ∼ 300 ㎛ 로 하고, 네크부의 최단 직경을 50 ㎛ ∼ 250 ㎛ 로 하여, 스루홀을 형성하는 관통공의 중심 위치의 어긋남 양을 5 ㎛ ∼ 30 ㎛ 의 범위로 할 수 있다.
(3) 상기 (2) 의 공정에서 형성된 관통공의 측벽에 잔류하는 수지 잔재를 제거하기 위한 데스미어 처리를 실시한다.
이 데스미어 처리는, 산 혹은 산화제 (예를 들어, 크롬산, 과망간산) 의 약액 처리 등의 습식 처리나, 산소 플라즈마 방전 처리, 코로나 방전 처리, 자외선 레이저 처리 또는 엑시머 레이저 처리 등의 건식 처리에 의해 실시된다.
(4) 다음으로, 무전해 도금 처리를 실시하여, 스루홀용 관통공의 내벽 및 동박 상에 무전해 도금막을 형성한다. 이 경우, 무전해 도금막은 구리, 니켈, 은 등의 금속을 사용해도 된다.
(5) 또한, 상기 (4) 에서 형성한 무전해 도금막을 리드로 하여 전해 도금 처리를 실시하고, 기판의 동박을 피복하고 있는 무전해 도금막 상에 전해 도금막을 형성함과 함께, 관통공 내벽면에 부착 형성되는 도금층을 점차 두껍게 하고, 관통공 내에 전해 도금막을 충전함으로써, 장구 모양의 스루홀을 형성한다.
(6) 다음으로, 상기 (5) 에 있어서, 기판 상에 형성된 전해 구리 도금막 상에 에칭 레지스트층을 형성한다. 에칭 레지스트층은, 레지스트액을 도포하는 방법 혹은 미리 필름상으로 한 것을 부착하는 방법 중 어느 방법이어도 된다. 이 레지스트층 상에 미리 회로가 묘화된 마스크를 탑재하고, 노광, 현상 처리함으로써 에칭 레지스트층을 형성하고, 에칭 레지스트 비형성 부분의 금속층을 에칭하여, 스루홀 랜드를 포함한 도체 회로 패턴을 형성한다.
이 에칭액으로는, 황산-과산화 수소, 과황산염, 염화 제 2 구리, 염화 제 2 철의 수용액으로부터 선택되는 적어도 1 종의 수용액이 바람직하다.
상기 에칭 처리에 의해 도체 회로를 형성하는 전처리로서, 미세 패턴을 형성하기 쉽게 하기 위하여, 미리 전해 구리 도금막의 표면 전체면을 에칭함으로써, 두께를 조정해도 된다.
상기 (1) ∼ (6) 의 공정에 따라 제조된 본 발명에 관한 프린트 배선판을 코어로 하고, 그 코어 기판의 편면 또는 양면에, 절연성 수지층과 도체 회로층을 교대로 적층시켜 이루어지는 빌드업 배선층을 형성함으로써, 다층 프린트 배선판을 형성할 수 있다.
이 다층 프린트 배선판에 있어서는, 빌드업 배선층의 최외층, 즉 가장 외측의 도체 회로가 형성된 절연 수지층의 표면에 솔더 레지스트층을 각각 형성한다. 이 경우, 기판의 최외층 표면 전체에 솔더 레지스트 조성물을 도포하고, 그 도포막을 건조시킨 후, 이 도포막에 접속 패드의 개구부를 묘화한 포토마스크 필름을 탑재하여 노광, 현상 처리함으로써, 접속 패드 부분을 노출시킨다. 이 경우, 솔더 레지스트층을 드라이 필름화한 것을 부착하고, 노광·현상 혹은 레이저에 의해 개구를 형성시켜도 된다.
솔더 레지스트층으로부터 노출된 접속 패드 상에, 니켈-금 등의 내식층을 형성한다. 이 때, 니켈층의 두께는, 1 ㎛ ∼ 7 ㎛ 가 바람직하고, 금층의 두께는, 0.01 ㎛ ∼ 0.1 ㎛ 가 바람직하다. 이들 금속 이외에도, 니켈-팔라듐-금, 금 (단층), 은 (단층) 등을 형성해도 된다.
그 후, 접속 패드 상에 땜납체를 공급하고, 이 땜납체의 용융·고화에 의해 땜납 범프를 형성하여, 다층 회로 기판이 형성된다.
상술한 바와 같은 공정에 의해 형성한 다층 프린트 배선판에 있어서, 그 가장 외측의 도체층의 일부가 소정의 피치로 접속 패드로서 형성되고, 이 접속 패드의 피치를 코어 기판에 형성한 인접하는 도금 충전 스루홀 사이의 피치와 동일하게 형성하는 것이, PKG 에 실장되는 칩을 개재한 배선 저항을 낮출 수 있으므로, 전원 공급 확보라는 관점에서 유리하다.
( 실시예 )
(실시예 1-1)
(1) 먼저, 다층 프린트 배선판을 구성하는 하나의 단위로서의 회로 기판 (코어) 을 제조한다. 이 회로 기판은, 적층되어야 할 복수의 절연층 중 적층 중심이 되어야 할 기판으로서, 에폭시 수지를 유리 크로스에 함침시켜 B 스테이지로 한 프리프레그와, 동박을 적층시켜 가열 프레스함으로써 얻어지는 양면 동장 적층판 (10) 을 출발 재료로서 사용한다 (도 4(a) 참조).
상기 절연성 수지 기재 (12) 의 두께는 300 ㎛, 동박 (14) 의 두께는 3 ㎛ 이다. 이 적층판의 동박을 3 ㎛ 보다 두꺼운 것을 사용하고, 에칭 처리에 의해 동박의 두께를 3 ㎛ 로 조정해도 된다.
(2) 양면 회로 기판 (10) 의 일방의 표면의 소정 위치에 대하여 탄산 가스 레이저를 조사하고, 일방의 동박 (14) 을 관통하고, 또한 절연성 수지 기재 (12) 의 두께 방향의 중앙부로부터 타방의 표면에 가까운 부분에 이르는 제 1 개구부 (16) 를 형성함 (도 4(b) 참조) 과 함께, 양면 회로 기판 (10) 의 타방의 표면의 상기 소정 위치에 대응하는 위치로부터 15 ㎛ 어긋난 위치에 탄산 가스 레이저를 조사하여, 타방의 동박 (14) 을 관통하고, 또한 절연성 수지 기재 (12) 의 두께 방향의 중앙부에서 일방의 표면에 가까운 부분에 이르게, 상기 제 1 개구부 (16) 에 연통하는 제 2 개구부 (18) 를 형성한다. 결과적으로, 제 1 개구부 (16) 및 제 2 개구부 (18) 가 연통함으로써, 스루홀 형성용의 관통공 (20) 을 형성한다.
또한, 이 실시예에 있어서, 스루홀 형성용의 관통공 (20) 의 형성에는, 예를 들어, 히타치 비아사 제조의 고피크 단펄스 발진형 탄산 가스 레이저 가공기를 사용하고, 펄스폭 : 10 ㎲ ∼ 20 ㎲, 쇼트수 : 1 ∼ 5 의 레이저 가공 조건에서 실시한다. 제 1 개구부 (16) 및 제 2 개구부 (18) 의 개구 직경이 거의 150 ㎛ 임과 함께, 기판의 두께 방향의 거의 중앙부 부근에서의 네크부의 구경, 즉 가장 직경이 감소된 부분의 최단 거리 (도 1 중, X 로 표시된다) 가 거의 87 ㎛ 이며, 제 1 개구부 (16) 및 제 2 개구부 (18) 의 중심축의 어긋남 양이 15 ㎛ 인 관통공 (20) 을 피치 150 ㎛ 로 형성한다.
이와 같은 조건에서 형성된 관통공 (20) 은, 중심축이 서로 어긋나 배치된 제 1 개구부 (16) 및 제 2 개구부 (18) 가, 그 내벽이 절연성 수지 기재 (12) 의 표면에 대하여 테이퍼 (내각) 를 이루는 거꾸로 선 원추 사다리꼴 형상의 일부로 형성되고, 기재의 두께 방향의 중앙부 부근에서, 공통의 접합 단면에서 접합된 형태로 형성되어 있다.
이 접합 단면 (도 2 참조) 은 절연성 수지 기재의 표면과 평행은 아니다. 또한, 이웃하는 접합 단면의 중심 위치는, 절연성 수지 기재의 단면 방향에 있어서 어긋나 있는 것이 바람직하다 (도 3 참조).
(3) 그 후, 레이저 가공에 의해 형성한 관통공 (20) 내를, O2 플라즈마나, CF4 플라즈마 등의 물리적 방법에 의해, 내벽에 잔존하는 수지나 입자의 잔류물을 제거하는 데스미어 처리를 실시한다. 또한, 데스미어 처리를 끝낸 기판을 수세, 산성 탈지한 후, 소프트 에칭 처리를 실시해도 된다.
(4) 이어서, 데스미어 처리한 기판을, 이하와 같은 조성의 무전해 구리 도금 수용액 중에 침지시키고, 기판의 양면에 부착한 동박 (14) 의 표면 전체 및 관통공 (20) 의 내벽에, 두께 0.6 ㎛ 의 무전해 구리 도금막 (22) 을 형성하였다 (도 4(d) 참조).
(무전해 구리 도금액)
황산 구리 : 0.03 mol/l
EDTA : 0.200 mol/l
HCHO : 0.18 g/l
NaOH : 0.100 mol/l
α,α'-비피리딜 : 100 mg/l
폴리에틸렌글리콜 : 0.10 g/l
(도금 조건)
*액온 : 30 ℃ ∼ 50 ℃
시간 : 40 분 ∼ 60 분
(5) 이어서, 기판을 50 ℃ 의 물로 세정하여 탈지하고, 25 ℃ 의 물로 수세 후, 추가로 황산으로 세정하고 나서, 이하의 조건에서 전해 도금을 실시하여, 전해 도금막 (24) 을 형성하였다 (도 5(a) 참조).
〔전해 구리 도금액〕
황산 : 2.24 mol/l
황산 구리 : 0.26 mol/l
첨가제 : 19.5 ml/l
레벨링제 : 50 mg/l
광택제 : 50 mg/l
〔전해 도금 조건〕
전류 밀도 : 1.0 A/dm2
시간 : 30 분 ∼ 90 분
온도 : 22 ± 2 ℃
(6) 또한, 도 5 에 있어서는, 무전해 구리 도금막 (22) 의 표시를 간단화하기 위하여 생략하였다. 상기 전해 구리 도금막을 형성한 기판에, 필름상 레지스트막을 부착하고, 이 레지스트막 상에 미리 회로가 묘화된 마스크를 탑재하여, 노광, 현상 처리함으로써, 에칭 레지스트층 (28) 을 형성하였다 (도 5(b) 참조). 그 후, 에칭 레지스트 비형성 부분의 금속층을 에칭하고, 절연성 수지 기재의 표면 및 이면에 두께가 20 ㎛ ∼ 30 ㎛ 의 내층의 도체 회로 (30) 를 형성함과 함께, 스루홀 (26) 의 바로 위에 위치하여 스루홀 랜드 (32) 를 형성함으로써, 코어 기판을 제조하였다 (도 5(c) 참조).
또한, 도체 회로 (30) 나 스루홀 랜드 (32) 를 개재하여 스루홀이 100 개 연결된 배선을 형성하고 있다.
이어서, 코어 기판 상에 층간 수지 절연층과 도체층을 교대로 적층시켜 빌드업 배선층을 형성함으로써, 다층화된 프린트 배선판을 형성한다.
(7) 상기 기판을 수세, 산성 탈지한 후, 소프트 에칭하고, 이어서 에칭액을 기판의 양면에 스프레이로 분사하고, 내층 도체 회로 (30) (스루홀 랜드 (32) 를 포함한다) 의 표면을 에칭함으로써, 내층 도체 회로 (30) (스루홀 랜드 (32) 를 포함한다) 의 전체 표면에 조화면 (粗化面) (도시를 생략) 을 형성하였다.
에칭액으로는, 이미다졸 구리 (II) 착물 10 중량부, 글리콜산 7 중량부, 염화 칼륨 5 중량부로 이루어지는 에칭액 (메크사 제조, 메크 에치본드) 을 사용하였다.
(8) 기판의 양면에, 기판보다 조금 큰 층간 수지 절연층용 수지 필름 (예를 들어, 아지노모토사 제조의 ABF) 을 기판 상에 탑재하고, 압력 0.4 MPa, 온도 80 ℃, 압착 시간 10 초의 조건에서 가 (假) 압착하여 재단한 후, 추가로 이하의 방법에 의해 진공 라미네이터 장치를 사용하여 부착함으로써, 층간 수지 절연층 (36) 을 형성하였다.
즉, 층간 수지 절연층용 수지 필름을 기판 상에, 진공도 67 Pa, 압력 0.4 MPa, 온도 80 ℃, 압착 시간 60 초의 조건에서 본 (本) 압착하고, 그 후 170 ℃ 에서 30 분간 열경화시켰다.
(9) 이어서, 층간 수지 절연층 (36) 에, 두께 1.2 mm 의 관통공이 형성된 마스크를 개재하고, 파장 10.4 ㎛ 의 CO2 가스 레이저로, 빔 직경 4.0 mm, 탑 핫 모드, 펄스폭 8.0 ㎲, 마스크의 관통공의 직경 1.0 mm, 1 쇼트 ∼ 3 쇼트의 조건에서, 층간 수지 절연층에 직경 60 ㎛ 의 비아홀용 개구 (38) 를 형성하였다 (도 5(d) 참조).
(10) 비아홀용 개구 (38) 를 형성한 기판을, 60 g/l 의 과망간산을 함유하는 80 ℃ 의 용액에 10 분간 침지하고, 층간 수지 절연층 (36) 의 표면에 존재하는 입자를 제거함으로써, 비아홀용 개구 (38) 의 내벽을 포함하는 층간 수지 절연층 (36) 의 표면을 조화면 (도시를 생략) 으로 하였다.
(11) 이어서, 상기 처리를 끝낸 기판을 중화 용액 (시프레이사 제조) 에 침지시키고 나서, 수세하였다.
또한, 조면화 처리 (조화 깊이 3 ㎛) 한 그 기판의 표면에 팔라듐 촉매를 부여함으로써, 층간 수지 절연층 (36) 의 표면 및 비아홀용 개구 (38) 의 내벽면에 촉매핵을 부착시켰다 (도시 생략). 즉, 상기 기판을 염화 팔라듐 (PdCl2) 과 염화 제 1 주석 (SnCl2) 을 함유하는 촉매액 중에 침지시키고, 팔라듐 금속을 석출시킴으로써, 촉매를 부여하였다.
(12) 이어서, 이하의 조성의 무전해 구리 도금 수용액 중에, 촉매를 부여한 기판을 침지시키고, 조면 전체에 두께 0.6 ㎛ ∼ 3.0 ㎛ 의 무전해 구리 도금막을 형성하여, 비아홀용 개구 (38) 의 내벽을 포함하는 층간 수지 절연층 (36) 의 표면에 무전해 구리 도금막 (도시를 생략) 이 형성된 기판을 얻었다.
〔무전해 구리 도금 수용액〕
황산 구리 : 0.03 mol/l
EDTA : 0.200 mol/l
HCHO : 0.18 g/l
NaOH : 0.100 mol/l
α,α'-비피리딜 : 100 mg/l
폴리에틸렌글리콜 : 0.10 g/l
(도금 조건)
액온 : 30 ℃ ∼ 50 ℃
시간 : 40 분 ∼ 60 분
(13) 무전해 구리 도금막이 형성된 기판에, 시판되는 감광성 드라이 필름을 부착하여 마스크를 탑재하고, 100 mJ/cm2 로 노광시켜, 0.8 % 탄산 나트륨 수용액에서 현상 처리함으로써, 두께 20 ㎛ 의 도금 레지스트 (도시를 생략) 를 형성하였다.
(14) 이어서, 기판을 50 ℃ 의 물로 세정하여 탈지하고, 25 ℃ 의 물로 수세 후, 추가로 황산으로 세정하고 나서, 이하의 조건에서 전해 도금을 실시하여, 전해 도금막을 형성하였다.
〔전해 도금액〕
황산 : 2.24 mol/l
황산 구리 : 0.26 mol/l
첨가제 : 19.5 ml/l
레벨링제 : 50 mg/l
광택제 : 50 mg/l
〔전해 도금 조건〕
전류 밀도 : 1 A/dm2
시간 : 65 분
온도 : 22 ± 2 ℃
이 도금 처리에 있어서, 도금 레지스트 비형성부에 두께 20 ㎛ 의 전해 구리 도금막을 형성함과 함께, 비아홀용 개구 (38) 에 전해 도금막을 충전하였다.
(15) 또한, 도금 레지스트를 5 % KOH 로 박리 제거한 후, 그 도금 레지스트 하의 무전해 도금막을 황산과 과산화 수소의 혼합액으로 에칭 처리하여 용해 제거하고, 비아 랜드를 포함한 필드 비아 (40) 및 독립적인 외층의 도체 회로 (44) 를 형성하였다 (도 6(a) 참조).
(16) 이어서, 상기 (8) 과 동일한 처리를 실시하고, 외층의 도체 회로 (44) 의 표면, 필드 비아 (40) 의 표면에 조화면 (도시를 생략) 을 형성하였다.
(17) 상기 (8) ∼ (15) 의 공정을 반복함으로써, 추가로 외층의 층간 절연층 (46), 외층의 도체 회로 (48), 필드 비아 (50) 를 형성하여, 다층 배선판을 얻었다 (도 6(b) 참조).
(18) 이어서, 다층 배선 기판의 양면에, 시판되는 솔더 레지스트 조성물을 20 ㎛ 의 두께로 도포하고, 70 ℃ 에서 20 분간, 70 ℃ 에서 30 분간의 조건에서 건조 처리한 후, 솔더 레지스트 개구부의 패턴이 묘화된 두께 5 mm 의 포토마스크를 솔더 레지스트층에 밀착시켜 1000 mJ/cm2 의 자외선으로 노광시킨 후, 현상 처리하여, 60 ㎛ 의 직경의 개구 (54) 를 형성하였다 (도 6(c) 참조).
그리고, 추가로 80 ℃ 에서 1 시간, 100 ℃ 에서 1 시간, 120 ℃ 에서 1 시간, 150 ℃ 에서 3 시간의 조건에서 각각 가열 처리하여 솔더 레지스트층을 경화시켜, 개구를 가지며 그 두께가 20 ㎛ 인 솔더 레지스트 패턴층 (52) 을 형성하였다.
(19) 이어서, 솔더 레지스트층 (52) 을 형성한 기판을, 염화 니켈 (2.3 × 10-1 mol/l), 하이포아인산 나트륨 (2.8 × 10-1 mol/l), 시트르산 나트륨 (1.6 × 10-1 mol/l) 을 함유하는 pH = 4.5 의 무전해 니켈 도금액에 20 분간 침지시켜, 개구부 (54) 에 두께 5 ㎛ 의 니켈 도금층 (도시를 생략) 을 형성하였다. 추가로, 그 기판을 시안화 금 칼륨 (7.6 × 10-3 mol/l), 염화 암모늄 (1.9 × 10-1 mol/l), 시트르산 나트륨 (1.2 × 10-1 mol/l), 하이포아인산 나트륨 (1.7 × 10-1 mol/l) 을 함유하는 무전해 금 도금액에 80 ℃ 의 조건에서 7.5 분간 침지시켜, 니켈 도금층 상에 두께 0.03 ㎛ 의 금 도금층 (도시를 생략) 을 형성하였다.
(20) 또한, 기판의 IC 칩을 탑재하는 면의 솔더 레지스트층 (52) 의 개구 (54) 에, 주석-납을 함유하는 땜납 페이스트를 인쇄하고, 추가로 타방의 면의 솔더 레지스트층 (52) 의 개구 (54) 에 주석-안티몬을 함유하는 땜납 페이스트를 인쇄한 후, 230 ℃ 에서 리플로우함으로써 땜납 범프 (56) 를 형성하여, 다층 프린트 배선판으로 하였다 (도 6(d) 참조).
(실시예 1-2)
제 1 개구부 (16) 및 제 2 개구부 (18) 의 중심축의 어긋남 양이 5 ㎛, 네크부의 구경이 76 ㎛ 인 관통공 (20) 을 레이저 빔 조사에 의해 형성한 것 이외에는, 실시예 1-1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
(실시예 1-3)
제 1 개구부 (16) 및 제 2 개구부 (18) 의 중심축의 어긋남 양이 10 ㎛, 네크부의 구경이 80 ㎛ 인 관통공 (20) 을 레이저 빔 조사에 의해 형성한 것 이외에는, 실시예 1-1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
(실시예 1-4)
제 1 개구부 (16) 및 제 2 개구부 (18) 의 중심축의 어긋남 양이 20 ㎛, 네크부의 구경이 91 ㎛ 인 관통공 (20) 을 레이저 빔 조사에 의해 형성한 것 이외에는, 실시예 1-1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
(실시예 1-5)
제 1 개구부 (16) 및 제 2 개구부 (18) 의 중심축의 어긋남 양이 25 ㎛, 네크부의 구경이 97 ㎛ 인 관통공 (20) 을 레이저 빔 조사에 의해 형성한 것 이외에는, 실시예 1-1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
(실시예 1-6)
제 1 개구부 (16) 및 제 2 개구부 (18) 의 중심축의 어긋남 양이 30 ㎛, 네크부의 구경이 110 ㎛ 인 관통공 (20) 을 레이저 빔 조사에 의해 형성한 것 이외에는, 실시예 1-1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
(참고예 1-1)
제 1 개구부 (16) 및 제 2 개구부 (18) 의 중심축의 어긋남 양이 3 ㎛, 네크부의 구경이 74 ㎛ 인 관통공 (20) 을 레이저 빔 조사에 의해 형성한 것 이외에는, 실시예 1-1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
(참고예 1-2)
제 1 개구부 (16) 및 제 2 개구부 (18) 의 중심축의 어긋남 양이 35 ㎛, 네크부의 구경이 95 ㎛ 인 관통공 (20) 을 레이저 빔 조사에 의해 형성한 것 이외에는, 실시예 1-1 과 동일하게 하여 다층 프린트 배선판을 제조하였다.
실시예 1-1 ∼ 실시예 1-6 및 참고예 1-1 ∼ 참고예 1-2 에 있어서, 절연성 수지 기재의 두께가 100 ㎛ 인 양면 동장 적층판을 사용하고, 레이저용 마스크의 개구 직경, 탄산 가스 레이저 조사 조건을 바꾸어, 제 1 개구부 (16) 및 제 2 개구부 (18) 의 직경을 75 ㎛ 로 하는 것 이외에는 동일하게 하여 다층 프린트 배선판을 제조하고, 이들을 실시예 2-1 ∼ 실시예 2-6 및 참고예 2-1 ∼ 참고예 2-2 로 한다.
이 때의 중심축의 어긋남 양과 네크부의 구경을 표 1 및 표 2 에 기재한다.
마찬가지로, 실시예 1-1 ∼ 실시예 1-6 및 참고예 1-1 ∼ 참고예 1-2 에 있어서, 절연성 수지 기재의 두께가 500 ㎛ 인 양면 동장 적층판을 사용하고, 레이저용 마스크의 개구 직경, 탄산 가스 레이저 조사 조건을 바꾸어, 제 1 개구부 (16) 및 제 2 개구부 (18) 의 직경을 300 ㎛ 로 하는 것 이외에는 동일하게 하여 다층 프린트 배선판을 제조하고, 이들을 실시예 3-1 ∼ 실시예 3-6 및 참고예 3-1 ∼ 참고예 3-2 로 한다.
이 때의 중심축의 어긋남 양과 네크부의 구경을 표 2 에 기재한다.
상기 실시예 1-1 ∼ 실시예 3-6 및 참고예 1-1 ∼ 참고예 3-2 에 따라 제조된 다층 프린트 배선판에 대하여, 이하의 A 와 같은 평가 시험을 실시하였다. 그들 평가 시험의 결과를, 표 1 및 표 2 에 나타낸다.
A. 히트 사이클 시험
다층 프린트 배선판의 코어 기판의 표리의 도체 회로에서, 스루홀을 100 개 연결한 배선의 접속 저항을 측정하고 (초기값), 그 후 -55 ℃ × 5 분 ⇔ 125 ℃ × 5 분을 1 사이클로 하는 히트 사이클 조건 하에서, 1000 회의 사이클 시험을 반복하고, 다시 접속 저항을 측정한다.
여기서, 접속 저항의 변화량 (100 × (히트 사이클 후의 접속 저항치-초기값의 접속 저항치)/초기값의 접속 저항치) 이 10 % 이내이면, 합격 (○ 로 나타낸다) 으로 하고, 10 % 를 초과한 것을 불량 (× 로 나타낸다) 으로 한다.
측정 결과는, 각 실시예에서는 모두 합격이며, 각 참고예에서는 모두 불합격이다.
각 참고예의 다층 프린트 배선판의 코어 기판에 대하여, 관통공에 충전된 도금 (스루홀) 내에 보이드가 존재하는지 여부를, X 선 TV 시스템 (시마즈 제작소 제조, 상품명「SMX-100」) 을 사용하여 관찰하였다. 스루홀은 랜덤하게 100 개 선택하여 관찰하였다.
각 참고예의 코어 기판에서는, 보이드의 존재가 다수 확인되었다. 어긋남 양이 적으면, 보이드가 발생하는 것은, 코어 기판의 표리로부터 스루홀 내에 들어 오는 도금액이 정면 충돌하기 때문은 아닐까 추찰하고 있다. 한편, 어긋남 양이 30 ㎛ 를 초과하면, 어긋남 양이 지나치게 크기 때문에, 관통공이 도 7(a) ∼ 도 7(b) 에 나타내는 바와 같은 기형상이 되기 쉽기 때문은 아닐까 추찰하고 있다.
[표 1]
Figure pat00001
[표 2]
Figure pat00002
상기 평가 시험 A 의 결과로부터, 각 실시예에 따라 제조된 프린트 배선판에서는, 도금 충전 스루홀의 직경이 감소된 중앙부 주변에서의 크랙 발생이 저지되고, 양호한 전기적 접속성이나 기계적 강도가 얻어지는 것이 확인되었다.
상기 각 실시예에서는, 절연성 수지 기재 (코어 기판) 에 형성한 관통공 내에 도금 충전되어 있는데, 관통공의 내벽에 스루홀 도체를 형성하고, 추가로 스루홀 도체로 둘러싸인 공극에 충전재를 충전하여 이루어지는 스루홀 (도 8 참조) 로 해도, 어긋남 양에 대한 히트 사이클 시험 결과는 동일하다.
이상 설명한 바와 같이, 본 발명은, 보이드 등의 결함이나 크랙의 발생을 저감시켜, 기판의 접속 불량을 저감시키고, 또한 기판의 기계적 강도의 향상에 유리한 프린트 배선판을 제공한다.

Claims (6)

  1. 절연성 수지 기재에 형성한 관통공 내에 도금 충전하여 이루어지는 스루홀을 갖는 프린트 배선판으로서,
    상기 스루홀의 최소 단면적이 중심축이 겹치는 경우의 최소 단면적보다 커지도록, 상기 절연성 수지 기재의 표면 및 이면으로부터 노출되는 각 스루홀의 중심축의 위치가 서로 어긋나 있는 것을 특징으로 하는 프린트 배선판.
  2. 절연성 수지 기재에 형성한 관통공 내에 도금 충전하여 이루어지는 스루홀을 갖고, 또한 그 스루홀에 의해 전기적으로 접속되는 내층의 도체 회로를 상기 절연성 수지 기재의 표면 및 이면에 갖는 코어 기판과, 그 코어 기판 상에 수지 절연층과 외층의 도체 회로를 교대로 형성하여 이루어지는 프린트 배선판으로서,
    상기 스루홀의 최소 단면적이 중심축이 겹치는 경우의 최소 단면적보다 커지도록, 상기 절연성 수지 기재의 표면 및 이면으로부터 노출되는 각 스루홀의 중심축의 위치가 서로 어긋나 있는 것을 특징으로 하는 프린트 배선판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 어긋남 양은 5 ㎛ ∼ 30 ㎛ 인 것을 특징으로 하는 프린트 배선판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 절연성 수지 기재의 두께는 100 ㎛ ∼ 500 ㎛ 인 것을 특징으로 하는 프린트 배선판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 스루홀은, 상기 절연성 수지 기재의 표면 및 이면으로부터 각각 내부를 향함에 따라 직경이 감소되어 이루어지는 네크부를 갖는 형상으로서, 상기 절연성 수지 기재의 표면 및 이면 측에 각각 노출되는 개구의 직경이 75 ㎛ ∼ 300 ㎛ 이고, 상기 절연성 수지 기재의 내부의 네크부의 직경이 50 ㎛ ∼ 250 ㎛ 인 것을 특징으로 하는 프린트 배선판.
  6. 제 1 항 또는 제 2 항에 있어서,
    인접하는 스루홀 사이의 피치는 100 ㎛ ∼ 400 ㎛ 인 것을 특징으로 하는 프린트 배선판.
KR1020117012456A 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법 KR101516851B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006044968A JP5021216B2 (ja) 2006-02-22 2006-02-22 プリント配線板およびその製造方法
JPJP-P-2006-044968 2006-02-22
PCT/JP2007/053455 WO2007097440A1 (ja) 2006-02-22 2007-02-20 プリント配線板およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020107028885A Division KR101153761B1 (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110066236A true KR20110066236A (ko) 2011-06-16
KR101516851B1 KR101516851B1 (ko) 2015-05-04

Family

ID=38437475

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020087006576A KR20080037096A (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법
KR1020117012456A KR101516851B1 (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법
KR1020107004243A KR20100029858A (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법
KR1020107004246A KR101039547B1 (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법
KR1020107004245A KR101008239B1 (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법
KR1020107028885A KR101153761B1 (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087006576A KR20080037096A (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020107004243A KR20100029858A (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법
KR1020107004246A KR101039547B1 (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법
KR1020107004245A KR101008239B1 (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법
KR1020107028885A KR101153761B1 (ko) 2006-02-22 2007-02-20 프린트 배선판 및 그 제조 방법

Country Status (7)

Country Link
US (6) US7786390B2 (ko)
EP (1) EP1988758A4 (ko)
JP (1) JP5021216B2 (ko)
KR (6) KR20080037096A (ko)
CN (6) CN101790283B (ko)
TW (5) TWI383722B (ko)
WO (1) WO2007097440A1 (ko)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
WO2008069055A1 (ja) * 2006-11-28 2008-06-12 Kyocera Corporation 配線基板およびそれを用いた半導体素子の実装構造体
JP5019995B2 (ja) * 2007-08-27 2012-09-05 京セラ株式会社 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
US8309864B2 (en) * 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
JP5331350B2 (ja) * 2008-02-18 2013-10-30 日立協和エンジニアリング株式会社 配線基板
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
US20090277670A1 (en) * 2008-05-10 2009-11-12 Booth Jr Roger A High Density Printed Circuit Board Interconnect and Method of Assembly
KR100953116B1 (ko) * 2008-05-30 2010-04-19 엘지전자 주식회사 연성필름
US8410217B2 (en) * 2008-12-15 2013-04-02 Exxonmobil Chemical Patents Inc. Thermoplastic polyolefin blends
EP2475234A3 (en) * 2009-04-24 2012-09-19 Sumitomo Electric Industries, Ltd. Substrate for printed wiring board, printed wiring board, and methods for producing same
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101319902B1 (ko) * 2009-08-24 2013-10-18 가부시키가이샤 무라타 세이사쿠쇼 수지 다층 기판 및 그 수지 다층 기판의 제조방법
JPWO2011062037A1 (ja) 2009-11-20 2013-04-04 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR101276333B1 (ko) * 2009-11-30 2013-06-18 한국전자통신연구원 3차원 인터커넥션 구조 및 그 제조 방법
US8304863B2 (en) 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US8304657B2 (en) 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5560834B2 (ja) * 2010-03-29 2014-07-30 住友ベークライト株式会社 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置
US8759691B2 (en) * 2010-07-09 2014-06-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US9049808B2 (en) 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
TWI399138B (zh) * 2010-08-24 2013-06-11 Hon Hai Prec Ind Co Ltd 印刷電路板
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
JP2013038374A (ja) 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012164952A (ja) 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
US9078343B2 (en) * 2011-02-22 2015-07-07 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US20120235969A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US20120314389A1 (en) * 2011-03-25 2012-12-13 Ibiden Co., Ltd. Wiring board and method for manufacturing same
JP2012212858A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd 多層プリント配線板の製造方法
US8724832B2 (en) 2011-08-30 2014-05-13 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8824706B2 (en) 2011-08-30 2014-09-02 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
JP5432228B2 (ja) * 2011-11-14 2014-03-05 イビデン株式会社 プリント配線板およびその製造方法
KR20130053289A (ko) * 2011-11-15 2013-05-23 삼성전기주식회사 인쇄회로기판의 제조방법
JP5860303B2 (ja) * 2011-11-24 2016-02-16 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
JP2013197548A (ja) * 2012-03-22 2013-09-30 Ibiden Co Ltd 配線板及びその製造方法
JP5865771B2 (ja) * 2012-04-26 2016-02-17 日本特殊陶業株式会社 多層配線基板
CN102686051B (zh) * 2012-06-07 2014-12-10 杭州华三通信技术有限公司 Pcb的加工方法以及pcb
JP2014045020A (ja) * 2012-08-24 2014-03-13 Ibiden Co Ltd プリント配線板の製造方法
TWI452955B (zh) * 2012-10-08 2014-09-11 Subtron Technology Co Ltd 基板結構的製作方法
KR20140048564A (ko) * 2012-10-16 2014-04-24 삼성전기주식회사 코어기판, 그의 제조방법 및 메탈 비아용 구조체
KR20140067380A (ko) * 2012-11-26 2014-06-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI462661B (zh) * 2012-12-05 2014-11-21 Unimicron Technology Corp 電路基板及其製造方法
CN103929875B (zh) * 2013-01-10 2017-04-12 欣兴电子股份有限公司 电路基板及其制造方法
JP2014154621A (ja) 2013-02-06 2014-08-25 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法
JP6222723B2 (ja) * 2013-03-27 2017-11-01 Necプラットフォームズ株式会社 端子構造、端子構造の製造方法およびトランス
JP2014192321A (ja) * 2013-03-27 2014-10-06 Ibiden Co Ltd 電子部品内蔵配線板およびその製造方法
JP6303364B2 (ja) * 2013-09-27 2018-04-04 凸版印刷株式会社 コア基板の貫通孔形成方法
CN103496212B (zh) * 2013-09-27 2015-08-19 东莞美维电路有限公司 薄型防折芯板设计
CN103496213B (zh) * 2013-09-27 2015-08-19 东莞美维电路有限公司 薄型防折芯板设计
JP2015106610A (ja) 2013-11-29 2015-06-08 イビデン株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP2015106653A (ja) 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板の製造方法
CN103687337B (zh) * 2013-12-11 2017-02-15 广州兴森快捷电路科技有限公司 封装基板通孔的激光加工方法
JP2016004888A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TWI571185B (zh) * 2014-10-15 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN104394664B (zh) * 2014-10-20 2017-12-01 佳禾智能科技股份有限公司 一种加强塑胶基底立体电路可靠性的方法及其制备的装置
US9666507B2 (en) * 2014-11-30 2017-05-30 United Microelectronics Corp. Through-substrate structure and method for fabricating the same
DE102015103724B4 (de) * 2015-03-13 2021-03-25 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit Verwerfungsstabilisierungsstruktur und Verfahren zur Herstellung dazu
KR101679736B1 (ko) * 2015-05-14 2016-11-25 한양대학교 산학협력단 센서 패키징 및 그 제조 방법
CN104889575A (zh) * 2015-06-15 2015-09-09 博敏电子股份有限公司 一种用于印制电路板的co2激光制作通孔的方法
US9627255B1 (en) * 2015-12-10 2017-04-18 Nxp Usa, Inc. Semiconductor device package substrate having a fiducial mark
US20170318673A1 (en) * 2016-04-29 2017-11-02 Arista Networks, Inc. Connector for printed circuit board
CN106488649B (zh) * 2016-11-15 2022-01-25 智恩电子(大亚湾)有限公司 一种防断裂的印制线路板
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US9991161B1 (en) 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling
JP2018163901A (ja) * 2017-03-24 2018-10-18 イビデン株式会社 プリント配線板
KR20190132987A (ko) 2017-03-31 2019-11-29 미츠비시 가스 가가쿠 가부시키가이샤 프린트 배선판의 제조 방법
US10249567B2 (en) 2017-08-18 2019-04-02 Industrial Technology Research Institute Redistribution layer structure of semiconductor package
TWI678782B (zh) * 2017-08-18 2019-12-01 財團法人工業技術研究院 半導體封裝重佈線層結構
CN109411432B (zh) * 2017-08-18 2020-09-18 财团法人工业技术研究院 半导体封装重布线层结构
US10622326B2 (en) 2017-08-18 2020-04-14 Industrial Technology Research Institute Chip package structure
JP6943681B2 (ja) * 2017-08-24 2021-10-06 住友電気工業株式会社 プリント配線板
WO2020027022A1 (ja) * 2018-07-31 2020-02-06 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
US10531577B1 (en) * 2019-01-31 2020-01-07 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
US10440835B1 (en) * 2019-01-31 2019-10-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
CN111511103A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有前和后侧窗口大小不同的通孔的低悬伸部件承载件
CN111511104B (zh) * 2019-01-31 2024-05-28 奥特斯奥地利科技与系统技术有限公司 部件承载件以及制造部件承载件的方法
EP3916770A4 (en) * 2019-03-07 2022-11-02 Absolics Inc. ENCAPSULATING SUBSTRATE AND SEMICONDUCTOR DEVICE COMPRISING THEM
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
JP7254930B2 (ja) 2019-03-12 2023-04-10 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
JP7302318B2 (ja) * 2019-06-13 2023-07-04 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、memsデバイスおよび発振器
JP7207192B2 (ja) * 2019-06-19 2023-01-18 Tdk株式会社 センサー用パッケージ基板及びこれを備えるセンサーモジュール、並びに、センサー用パッケージ基板の製造方法
CN110167286B (zh) * 2019-06-27 2021-03-26 浪潮商用机器有限公司 一种pcb板孔壁镀层加工方法
CN110446349B (zh) * 2019-07-29 2021-04-06 华芯电子(天津)有限责任公司 一种芯板层通孔镀铜填孔加工方法
CN110545620A (zh) * 2019-08-06 2019-12-06 宁波华远电子科技有限公司 一种线路板通孔的填孔工艺
TWI723835B (zh) * 2020-04-07 2021-04-01 健鼎科技股份有限公司 任意層高密度連接板的製造方法
CN113015343B (zh) * 2021-04-27 2022-07-22 四会富仕电子科技股份有限公司 一种层间交叉线连接结构的制作方法及电路板

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
US4970553A (en) 1989-12-04 1990-11-13 Xerox Corporation Electrical component with conductive path
JPH04154187A (ja) * 1990-10-18 1992-05-27 Mitsubishi Materials Corp スルーホール配線板の構造及びその製造方法
JPH07115272A (ja) 1993-10-20 1995-05-02 Hitachi Ltd 薄膜多層配線実装基板の製造方法及び製造装置
US5730620A (en) * 1995-09-08 1998-03-24 International Business Machines Corporation Method and apparatus for locating electrical circuit members
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JPH11121923A (ja) 1997-10-14 1999-04-30 Hitachi Aic Inc プリント配線板の製造方法
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
JP2000216514A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP3238380B2 (ja) * 1999-07-02 2001-12-10 日本メクトロン株式会社 回路基板の微細スル−ホ−ル導通部の形成法
JP3608990B2 (ja) 1999-10-19 2005-01-12 新光電気工業株式会社 多層回路基板およびその製造方法
JP4249887B2 (ja) * 2000-07-28 2009-04-08 イビデン電子工業株式会社 多ピース基板およびその製造方法
JP2003023250A (ja) 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP4256603B2 (ja) * 2001-08-02 2009-04-22 イビデン株式会社 積層配線板の製造方法
KR100641809B1 (ko) 2001-12-28 2006-11-02 다이니폰 인사츠 가부시키가이샤 고분자 전해질형 연료전지 및 그 제조방법
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
CN100550355C (zh) 2002-02-06 2009-10-14 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
EP1418121A1 (en) * 2002-11-06 2004-05-12 Eaton Fluid Power GmbH Emergency door actuator system
JP2004311919A (ja) 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2004335655A (ja) * 2003-05-06 2004-11-25 Internatl Business Mach Corp <Ibm> 穴形成方法、プリント配線基板および穴形成装置
JP2004363212A (ja) * 2003-06-03 2004-12-24 Hitachi Metals Ltd スルーホール導体を持った配線基板
JP2005072168A (ja) * 2003-08-22 2005-03-17 Nitto Denko Corp 両面配線回路基板およびその製造方法
CN100417313C (zh) * 2004-06-29 2008-09-03 台湾吉德门国际股份有限公司 提升电路板制程良率的方法
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
JP4551730B2 (ja) 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
JPWO2008053833A1 (ja) 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
JP5013973B2 (ja) * 2007-05-31 2012-08-29 株式会社メイコー プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
US8304657B2 (en) * 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Also Published As

Publication number Publication date
KR101153761B1 (ko) 2012-06-13
TW201132261A (en) 2011-09-16
KR101008239B1 (ko) 2011-01-17
US9029711B2 (en) 2015-05-12
TWI383723B (zh) 2013-01-21
KR20100029859A (ko) 2010-03-17
KR101039547B1 (ko) 2011-06-09
CN101790283A (zh) 2010-07-28
KR20110009261A (ko) 2011-01-27
TWI383719B (zh) 2013-01-21
CN101790283B (zh) 2012-08-29
CN101790282B (zh) 2012-02-08
TWI383722B (zh) 2013-01-21
KR20100029858A (ko) 2010-03-17
TWI383721B (zh) 2013-01-21
CN101790282A (zh) 2010-07-28
US20100089632A1 (en) 2010-04-15
US8324506B2 (en) 2012-12-04
JP2007227512A (ja) 2007-09-06
US20100155112A1 (en) 2010-06-24
TW201136475A (en) 2011-10-16
JP5021216B2 (ja) 2012-09-05
TWI383720B (zh) 2013-01-21
US20080257591A1 (en) 2008-10-23
US8101865B2 (en) 2012-01-24
TW200738092A (en) 2007-10-01
EP1988758A1 (en) 2008-11-05
TW201136474A (en) 2011-10-16
CN101888742A (zh) 2010-11-17
CN101352109A (zh) 2009-01-21
CN101790281A (zh) 2010-07-28
WO2007097440A1 (ja) 2007-08-30
KR101516851B1 (ko) 2015-05-04
CN101888742B (zh) 2013-05-08
US20150216055A1 (en) 2015-07-30
KR20100031781A (ko) 2010-03-24
US20120012464A1 (en) 2012-01-19
US7786390B2 (en) 2010-08-31
CN103025055A (zh) 2013-04-03
TW201136473A (en) 2011-10-16
US8890000B2 (en) 2014-11-18
CN101352109B (zh) 2010-09-22
EP1988758A4 (en) 2011-03-23
KR20080037096A (ko) 2008-04-29
US20120175155A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
KR101008239B1 (ko) 프린트 배선판 및 그 제조 방법
US8966750B2 (en) Method of manufacturing a multilayered printed wiring board
JP5188816B2 (ja) 多層プリント配線板およびその製造方法
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
CN102265709A (zh) 印刷电路板及其制造方法
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
JP3942535B2 (ja) 多層配線基板の製造方法
JP5432228B2 (ja) プリント配線板およびその製造方法
JP2003168860A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140430

Effective date: 20150205

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 5