TWI462661B - 電路基板及其製造方法 - Google Patents

電路基板及其製造方法 Download PDF

Info

Publication number
TWI462661B
TWI462661B TW101145641A TW101145641A TWI462661B TW I462661 B TWI462661 B TW I462661B TW 101145641 A TW101145641 A TW 101145641A TW 101145641 A TW101145641 A TW 101145641A TW I462661 B TWI462661 B TW I462661B
Authority
TW
Taiwan
Prior art keywords
recess
central axis
channel portion
substrate
conductive layer
Prior art date
Application number
TW101145641A
Other languages
English (en)
Other versions
TW201424476A (zh
Inventor
Cheng Ming Weng
Wei Ming Cheng
Han Pei Huang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101145641A priority Critical patent/TWI462661B/zh
Priority to US13/845,325 priority patent/US9320143B2/en
Publication of TW201424476A publication Critical patent/TW201424476A/zh
Application granted granted Critical
Publication of TWI462661B publication Critical patent/TWI462661B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電路基板及其製造方法
本發明有關於一種電氣組件及其製造方法，且特別是有關於一種電路基板及其製造方法。
近年來，電子產品已常見於娛樂、通訊、功率轉換、網路、電腦及消費產品之領域。電子產品亦可見於軍事應用、航空、汽車、工業控制器、與辦公室設備。現今的電子產品講求輕薄短小，除了需要維持高效能且穩定的品質，更必須節省空間以達到輕薄短小的目的。使用者對於系統加快處理速度(processing speed)與縮小尺寸的需求也日益增加。
為滿足電子封裝件微型化(Miniaturization)的封裝需求，電路板亦逐漸由雙層電路板演變成多層電路板(Multi-layer board)，並可在有限的電路板空間中，運用層間連接技術(Interlayer connection)以擴大電路板上可供利用的線路佈局面積。
本發明實施例提供一種電路基板及其製造方法，所述電路基板及其製造方法透過形成於基板之貫通孔中的導電件，以提供電性連接。
本發明實施例提供一種電路基板包括基板、第一導電層、第二導電層及導電件。基板具有第一表面、相對第一表面的第二表面及至少一個貫通孔。第一導電層形成於第一表面上，而第二導電層形成於第二表面上。導電件則形成於貫通孔中，而導電件電性連接第一導電層以及第二導 電層。貫通孔具有第一凹部、第二凹部及通道部。第一凹部裸露於第一表面，而第二凹部裸露於第二表面，且第一凹部與第二凹部相互偏離。通道部連接於第一凹部與第二凹部之間，且通道部的內徑小於第一凹部於第一表面的孔徑與第二凹部於第二表面的孔徑。
除此之外，本發明實施例還提供一種電路基板的製造方法，包括下列步驟。首先，形成至少一個貫通孔於初始基板上，所述貫通孔裸露於初始基板之第一表面與初始基板之第二表面。所述貫通孔具有第一凹部、第二凹部以及通道部。第一凹部裸露於第一表面，而第二凹部裸露於第二表面，且第一凹部與第二凹部相互偏離。通道部連接於第一凹部與第二凹部之間，且通道部的內徑小於第一凹部於第一表面的孔徑與第二凹部於第二表面的孔徑。接著，形成第一導電層於第一表面上。然後，形成第二導電層於第二表面上。最後，形成導電件於所述貫通孔中，導電件電性連接第一導電層以及第二導電層。
綜上所述，本發明實施例所提供的電路基板及其製造方法透過貫通孔之第一凹部、第二凹部與通導部，可增加第一導電層於第一表面的配置位置或第二導電層於第二表面的配置位置之設計彈性，並可提供可靠的層間電性連接。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
〔電路基板及其製造方法之實施例〕
請同時參照圖1A至1F，圖1A是本發明一實施例之電路基板100的剖面示意圖，其中電路基板100包括基板110、第一導電層130、第二導電層140以及導電件150。圖1B至圖1F則顯示圖1A中電路基板100在製造過程中的剖面示意圖。
在電路基板100的製造方法中，首先，提供初始基板，並且在初始基板上形成至少一個貫通孔120(如圖1A、圖1D與圖1E所示)，從而形成具有貫通孔120的基板110。基板110(或是初始基板)具有電絕緣性，且基板110的材料例如為環氧樹脂、聚醯亞胺(PI，polyimide)、雙馬來醯亞胺三嗪樹脂(BT樹脂，bismaleimide triazine resin)或烯丙基化苯醚樹脂(A-PPE樹脂，Allylated Polyphenylene ether resin)等。於本實施例中，初始基板可作為核心層(core)，並且可以在基板110上用增層法(build-up)來交替地形成絕緣層與電路層。初始基板也可為包含加強材的纖維強化基板110，所述加強材例如為已硬化之樹脂與玻璃布、玻璃不織布或芳族聚醯胺不織布等。
整體而言，初始基板之厚度與基板110的厚度(即第一表面111與第二表面112的垂直距離D2)相同，而初始基板之厚度較佳例如介於50微米至200微米之間，再者，初始基板之厚度更佳例如介於100微米至150微米之間。初始基板具有第一表面111以及相對第一表面111的第二表面112，如圖1B所示，第一表面111為初始基板的上表面，而第二表面112為初始基板的下表面。
接下來，形成至少一個貫通孔120於初始基板上，而貫通孔120裸露於初始基板的第一表面111與初始基板的 第二表面112。貫通孔120具有第一凹部121、第二凹部122以及通道部123。具體而言，第一凹部121裸露於第一表面111，第二凹部122裸露於第二表面112，且第一凹部121與第二凹部122相互偏離。通道部123連接於第一凹部121與第二凹部122之間，且通道部123的內徑r小於第一凹部121於第一表面111的孔徑R1與第二凹部122於第二表面112的孔徑R2。
以下將詳細說明本實施例中形成貫通孔120於初始基板上的方法。如圖1B所示，形成第一凹部121於初始基板上，而第一凹部121裸露於第一表面111。第一凹部121為第一表面111內凹所形成，也就是說，第一表面111內凹之區域形成第一凹部121的側壁101。形成第一凹部121的方法例如採用雷射鑽孔製程(laser drilling process)，對初始基板進行鑽孔，以移除部分初始基板而形成第一凹部121，其中雷射能量束垂直入射第一表面111，意即雷射能量束與第一表面111的夾角(即入射角)大約為90度。上述雷射鑽孔製程所使用的雷射可以是二氧化碳雷射、紫外光亞格雷射(UV-YAG laser)或是其他適當的雷射。
如圖1B所示，於本實施例中，第一凹部121的形狀為大致半圓錐體，而第一凹部121裸露於第一表面111的形狀為大致圓形，且第一凹部121的孔徑自第一表面111向第二表面112的方向逐漸縮小。此外，第一凹部121於第一表面111的孔徑R1例如介於40微米至80微米之間。值得說明的是，在圖式中，第一凹部121具有中心軸X1，其為虛擬直線且通過第一凹部121之裸露於第一表面111的中心點，並定義第一凹部121的延伸方向。第一凹部121 自第一表面111的深度H1介於10微米至100微米之間，詳細而言，第一凹部121自第一表面111的深度H1意即第一凹部121相對於第一表面111的最大深度。
接著，如圖1C所示，形成貫通孔120於初始基板上的步驟包括形成第二凹部122於初始基板上，而第二凹部122裸露於第二表面112。第二凹部122為第二表面112內凹所形成，詳細而言，第二表面112內凹之區域形成第二凹部122的側壁102。形成第二凹部122的方法可與形成第一凹部121的方法相似，例如皆採用雷射鑽孔製程(laser drilling process)，對初始基板進行鑽孔，以移除部分初始基板而形成第二凹部122，其中雷射能量束垂直入射第二表面112，意即雷射能量束與第二表面112的夾角(即入射角)大約為90度。
於本實施例中，第二凹部122的形狀與第一凹部121的形狀相似，為大致半圓錐體，而第二凹部122裸露於第二表面112的形狀亦為大致圓形，且第二凹部122的孔徑自第二表面112向第一表面111的方向逐漸縮小。舉例而言，第二凹部122於第二表面112的孔徑R2介於40微米至80微米之間。值得說明的是，在圖式中，第二凹部122也具有中心軸X2，其為虛擬直線且通過第二凹部122之裸露於第二表面112的中心點，並定義第二凹部122的延伸方向。第二凹部122自第二表面112的深度H2介於10微米至100微米之間，詳細而言，第二凹部122自第二表面112的深度H2意即第二凹部122相對於第二表面112的最大深度。
值得一提的是，第一凹部121與第二凹部122相互偏 離，也就是說，第一凹部121裸露於第一表面111的中心點位置在第二表面112的垂直投影不重疊於第二凹部122裸露於第二表面112的中心點位置，且第二凹部122裸露於第二表面112的中心點位置在第一表面111的垂直投影不重疊於第一凹部121裸露於第一表面111的中心點位置。舉例而言，於本實施例中，第一凹部121的中心軸X1實質上平行於第二凹部122的中心軸X2，且第一凹部121的中心軸X1與第二凹部122的中心軸X2之間的距離D1介於5微米至40微米之間，因此，第一凹部121與第二凹部122相互偏離，即中心軸X1與中心軸X2不共軸(non-coaxial)。
再者，於本實施例中，第一凹部121自第一表面111的深度H1以及第二凹部122自第二表面112的深度H2之總合不大於第一表面111與第二表面112的垂直距離D2。舉例而言，第一凹部121自第一表面111的深度H1以及第二凹部122自第二表面112的深度H2大致相等，且深度H1與H2二者其中之一為第一表面111與第二表面112的垂直距離D2之二分之一。
然後，請同時參考圖1D與圖1E，圖1D與圖1E顯示圖1A中電路基板100在製造過程中之實質上相同步驟的剖面示意圖。形成通道部123於初始基板內，而通道部123連接於第一凹部121與第二凹部122之間。詳細而言，可採用雷射鑽孔製程，從第一凹部121或第二凹部122入射雷射能量束，將第一凹部121與第二凹部122之間的部分初始基板移除而形成通道部123，以形成貫通孔120於初始基板，而完成具有貫通孔120的基板110。所述雷射能 量束傾斜於第一表面111或第二表面112，而雷射能量束與第一表面111或第二表面112的夾角G6例如介於30度至80度之間，於本實施例中，雷射能量束與第一表面111或第二表面112的夾角G6例如介於40度至60度之間。
通道部123連接於第一凹部121與第二凹部122之間，詳細而言，通道部123形成於基板110內，且通道部123的一端裸露於第一凹部121的側壁101，而通道部123的另一端裸露於第二凹部122的側壁102。於本實施例中，通道部123的形狀為大致圓柱形狀，而通道部123的內徑r皆相同。值得一提的是，通道部123的內徑r小於第一凹部121於第一表面111的孔徑1R與第二凹部122位於第二表面112的孔徑R2。通道部123的內徑r例如介於10微米至70微米之間。
通道部123具有一中心軸X3，並且通道部123的中心軸X3不平行於第一凹部121的中心軸X1與第二凹部122的中心軸X2。於本實施例中，通道部123的中心軸X3可以與第一凹部121的中心軸X1交錯，且通道部123的中心軸X3與第二凹部122的中心軸X2交錯。舉例而言，通道部123的中心軸X3與第一凹部121的中心軸X1兩者交錯而形成夾角G1，夾角G1介於120度至175度之間，而通道部123的中心軸X3與第二凹部122的中心軸X2兩者交錯而形成夾角G2，夾角G2介於120度至175度之間。
另外，第一凹部121的側壁101與通道部123的側壁103相連接以形成第一頸部L1，而第二凹部122的側壁102與通道部123的側壁103相連接以形成第二頸部L2。第一頸部L1位於第一參考平面S1上，第二頸部L2位於第二 參考平面S2上。第一參考平面S1與第一凹部121的側壁101之夾角G3大於45度，例如可介於45度至80度之間，且第二參考平面S2與第二凹部122的側壁102之夾角G4大於45度，例如可介於50度至80度之間。
於其他實施例中，也可採用其他移除部分初始基板之方法，例如電漿蝕刻、化學蝕刻或機械鑽孔等，以形成第一凹部121、第二凹部122或通道部123。此外，第一凹部121、第二凹部122與通道部123的大小、形狀或位置是本技術領域中具有通常知識者可依據實際需求而設計，故本發明之實施例並不限制。
接下來，請參考圖1F，形成第一導電層130於第一表面111上，並且形成第二導電層140於第二表面112上。第一導電層130與第二導電層140可藉由沉積導電材料的方式形成，例如藉由噴鍍(spray coating)、電鍍(electroplating)、無電電鍍(electroless plating)、蒸鍍或濺鍍(sputtering)等製程。舉例而言，形成第一導電層130或第二導電層140的步驟還可包括圖案化金屬層
此外，也可設置圖案化遮罩(mask)於第一表面111與第二表面112上再進行導電材料之沉積，藉以形成第一導電層130與第二導電層140，其中此圖案化遮罩例如是光阻或乾膜(dry film)。第一導電層130與第二導電層140的厚度依材料不同而不同，且其可由例如金屬材料、合金材料、導電高分子材料或上述材料之組合沉積複數層導電材料所形成。
然後，形成導電件150於貫通孔120中，而導電件150電性連接第一導電層130以及第二導電層140。於本實施 例中，如圖1F所示，可將金屬材料填充於貫通孔120中以形成導電件150，例如藉由孔電鍍製程(plating hole process)而將金屬材料填充於貫通孔120中以形成導電件150。詳細而言，可將形成有貫通孔120的基板110浸漬於電鍍液中，以將金屬材料填充於貫通孔120中。形成導電件150的材料例如為銅、錫、銀、等金屬材料、合金材料、導電高分子材料或上述材料之組合沉積複數層導電材料。
另外，於上述形成第一導電層130於第一表面111上的步驟、形成第二導電層140於第二表面112上的步驟中或者形成導電件150於貫通孔120的步驟中，可先藉由無電電鍍製程於第一表面111、第二表面112或者貫通孔120的內壁形成無電電鍍金屬層，也就是說，可於第一表面111、第二表面112、第一凹部121的側壁101、第二凹部122的側壁102或者通道部123的側壁103形成無電電鍍金屬層。接著，可藉由電鍍製程於所述無電電鍍金屬層上形成電鍍金屬層，以將金屬材料填充貫通孔120而形成導電件150，並同時將第一表面111或第二表面112上之金屬層增厚，以形成第一導電層130與第二導電層140。
值得一提的是，於上述藉由孔電鍍製程以形成導電件150於貫通孔120的步驟中，透過第一凹部121、第二凹部122與通道部123的設計，電鍍金屬層可先於貫通孔120內形成。也就是說，藉由孔電鍍製程以將金屬材料填充於貫通孔120中以形成導電件150時，金屬材料可先填滿貫通孔120之通道部123，而後逐漸把貫通孔120之其餘空間(即第一凹部121與第二凹部122)完全填滿，以形成導電件150。如此，可減少貫通孔120內形成空洞(cavity) 的機率。
在形成導電件150之後，電路基板100大致上已形成。如圖1A所示之本發明之第一實施例，電路基板100包括基板110、第一導電層130、第二導電層140及導電件150。基板110具有第一表面111、相對第一表面111的第二表面112及至少一個貫通孔120。第一導電層130形成於第一表面111上，而第二導電層140形成於第二表面112上。導電件150則形成於貫通孔120中，導電件150電性連接第一導電層130以及第二導電層140。貫通孔120具有第一凹部121、第二凹部122及通道部123。第一凹部121裸露於第一表面111，而第二凹部122裸露於第二表面112，且第一凹部121與第二凹部122相互偏離。通道部123連接於第一凹部121與第二凹部122之間，且通道部123的內徑r小於第一凹部121於第一表面111的孔徑R1與第二凹部122於第二表面112的孔徑R2，進而建構成本實施例之電路基板100。
請參照圖2，圖2為根據本實施例之電路基板100的製造方法的步驟流程圖。具體來說，首先，形成至少一個貫通孔120於初始基板上，所述貫通孔120裸露於初始基板之第一表面111與初始基板之第二表面112，所述貫通孔120具有第一凹部121、第二凹部122以及通道部123，第一凹部121裸露於第一表面111，而第二凹部122裸露於第二表面112，第一凹部121與第二凹部122相互偏離，通道部123連接於第一凹部121與第二凹部122之間，且通道部123的內徑r小於第一凹部121於第一表面111的孔徑R1與第二凹部122於第二表面112的孔徑R2(步驟 S201)；然後，形成第一導電層130於第一表面111上(步驟S203)；接下來，形成第二導電層140於第二表面112上(步驟S205)；然後，形成導電件150於所述貫通孔120中，導電件150電性連接第一導電層130以及第二導電層140(步驟S207)。
依據不同產品，本實施例之電路基板100的製造方法，詳細而言，上述步驟S201可包括形成第一凹部121於初始基板上，而第一凹部121裸露於第一表面111；並且，形成第二凹部122於初始基板上，而第二凹部122裸露於第二表面112；再者，形成通道部123於初始基板內，而通道部123連接於第一凹部121與第二凹部122之間。詳細而言，形成通道部123於初始基板內的步驟可包括從第一凹部121或第二凹部122入射雷射能量束，其中此雷射能量束傾斜於第一表面111或第二表面112。
〔電路基板及其製造方法之另一實施例〕
請參照圖3A與圖3B，圖3A是本發明另一實施例之電路基板200的剖面示意圖，而圖3B顯示圖3A中電路基板200在製造過程中的剖面示意圖。本實施例之電路基板200及其製造方法與前述實施例相似之處不再描述，而以下僅針對本實施例與前述實施例之間的不同之處進行詳細說明。如圖3B所示，通道部123的中心軸X3平行於第一凹部121的中心軸X1與第二凹部122的中心軸X2。詳細而言，可採用雷射鑽孔製程，從第一凹部121或第二凹部122入射雷射能量束，其中此雷射能量束垂直於第一表面111或第二表面112，將第一凹部121與第二凹部122之間的部分初始基板移除而形成通道部123，以形成貫通孔220 於初始基板。也就是說，雷射能量束與第一表面111或第二表面112的夾角G6大約為90度。
於本實施例中，通道部123的形狀為大致圓柱形狀，而通道部123的內徑r例如介於40微米至80微米之間。第一參考平面S1與第一凹部121的側壁101之夾角G3大於45度，例如可介於45度至90度之間，且第二參考平面S2與第二凹部122的側壁102之夾角G4大於45度，例如可介於45度至90度之間。圖3A與圖3B中的其餘製程細節如圖1A至圖1F所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不加贅述。
〔電路基板及其製造方法之另一實施例〕
請參照圖4A與圖4B，圖4A是本發明另一實施例之電路基板300的剖面示意圖，而圖4B顯示圖4A中電路基板300在製造過程中的剖面示意圖。本實施例之電路基板300及其製造方法與前述實施例相似之處不再描述，而以下僅針對本實施例與前述實施例之間的不同之處進行詳細說明。如圖4A所示，第一凹部121的中心軸X1與第二凹部122的中心軸X2交錯而形成的夾角G5介於5度至70度之間。舉例而言，形成第一凹部121的方法可例如採用雷射鑽孔製程，對初始基板進行鑽孔，以移除部分初始基板而形成第一凹部121，其中雷射能量束傾斜入射第一表面111。形成第二凹部122的方法可例如採用雷射鑽孔製程，對初始基板進行鑽孔，以移除部分初始基板而形成第二凹部122，其中雷射能量束垂直入射第二表面112，即雷射能量束與第二表面112的夾角大約為90度。
接下來，可採用雷射鑽孔製程，從第一凹部121或第二 凹部122入射雷射能量束，其中此雷射能量束傾斜於第一表面111或第二表面112，將第一凹部121與第二凹部122之間的部分初始基板移除而形成通道部123，以形成貫通孔320於初始基板。於本實施例中，通道部123的形狀為大致圓柱形狀，而通道部123的內徑r例如介於10微米至70微米之間。第一參考平面S1與第一凹部121的側壁101之夾角G3大於45度，例如可介於45度至90度之間，且第二參考平面S2與第二凹部122的側壁102之夾角G4大於45度，例如可介於45度至90度之間。圖4A與圖4B中的其餘製程細節如圖1A至圖1F所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不加贅述。
〔電路基板及其製造方法之另一實施例〕
請參照圖5A與圖5B，圖5A是本發明另一實施例之電路基板400的剖面示意圖，而圖5B顯示圖5A中電路基板400在製造過程中的剖面示意圖。本實施例之電路基板400及其製造方法與前述實施例相似之處不再描述，而以下僅針對本實施例與前述實施例之間的不同之處進行詳細說明。如圖5所示，貫通孔420之第一凹部121自第一表面111的深度H1以及貫通孔420之第二凹部122自第二表面112的深度H2之總合大於第一表面111與第二表面112的垂直距離D2，且第一凹部121自第一表面111的深度H1不相等於第二凹部122自第二表面112的深度H2。舉例而言，第二凹部122自第二表面112的深度H2例如為第一表面111與第二表面112的垂直距離D2之二分之一，而第一凹部121自第一表面111的深度H1大於第二凹部122自第二表面112的深度H2。
於本實施例中，貫通孔420之通道部123的形狀為大致圓柱形狀，而通道部123的內徑r例如介於10微米至70微米之間。第一參考平面S1與第一凹部121的側壁101之夾角G3大於45度，例如可介於45度至90度之間，且第二參考平面S2與第二凹部122的側壁102之夾角G4大於45度，例如可介於45度至90度之間。圖5A與圖5B中的其餘製程細節如圖1A至圖1E所述，本技術領域具有通常知識者應可輕易推知其實施方式，在此不加贅述。
根據上述本發明實施例，本發明實施例提供一種電路基板100、200、300、400及其製造方法，透過形成於基板110的貫通孔120、220、320、420中的導電件150，以電性連接第一導電層130與第二導電層140，可縮減基板110在第一表面111與第二表面112之間的線路的路徑。
本發明實施例之電路基板100、200、300、400及其製造方法透過貫通孔120、220、320、420之第一凹部121、第二凹部122與通道部123，使貫通孔120、220、320、420裸露於第一表面111的位置與裸露於第二表面112的位置相互偏離，可增加第一導電層130於第一表面111的配置位置或第二導電層140於第二表面112的配置位置之設計彈性。
再者，本發明實施例之電路基板100、200、300、400及其製造方法透過第一凹部121、第二凹部122與通道部123的設計，可減少貫通孔內形成空洞的機率，從而促使提升層間電性連接的品質。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發 明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
100、200、300、400‧‧‧電路基板
110‧‧‧基板
111‧‧‧第一表面
112‧‧‧第二表面
120、220、320、420‧‧‧貫通孔
121‧‧‧第一凹部
101‧‧‧第一凹部側壁
122‧‧‧第二凹部
102‧‧‧第二凹部側壁
123‧‧‧通道部
103‧‧‧通道部側壁
L1‧‧‧第一頸部
L2‧‧‧第二頸部
130‧‧‧第一導電層
140‧‧‧第二導電層
150‧‧‧導電件
S1‧‧‧第一參考平面
S2‧‧‧第二參考平面
X1~X3‧‧‧中心軸
D1~D2‧‧‧距離
G1~G6‧‧‧夾角
R1~R2‧‧‧孔徑
H1~H2‧‧‧深度
r‧‧‧內徑
圖1A是本發明一實施例之電路基板的剖面示意圖。
圖1B至圖1F顯示圖1A中電路基板在製造過程中的剖面示意圖。
圖2是本發明一實施例之電路板基板的製造方法的步驟流程圖。
圖3A是本發明另一實施例之電路板基板的剖面示意圖。
圖3B顯示圖3A中電路基板在製造過程中的剖面示意圖。
圖4A是本發明另一實施例之電路板基板的剖面示意圖。
圖4B顯示圖4A中電路基板在製造過程中的剖面示意圖。
圖5A是本發明另一實施例之電路板基板的剖面示意圖。
圖5B顯示圖5A中電路基板在製造過程中的剖面示意圖。
100‧‧‧電路基板
110‧‧‧基板
111‧‧‧第一表面
112‧‧‧第二表面
120‧‧‧貫通孔
121‧‧‧第一凹部
122‧‧‧第二凹部
123‧‧‧通道部
130‧‧‧第一導電層
140‧‧‧第二導電層
150‧‧‧導電件
X1~X3‧‧‧中心軸
D1‧‧‧距離
R1~R2‧‧‧孔徑
r‧‧‧內徑

Claims (18)

  1. 一種電路基板，包括：一基板，該基板具有一第一表面、一相對該第一表面的第二表面以及至少一貫通孔；一第一導電層，形成於該第一表面上；一第二導電層，形成於該第二表面上；一導電件，形成於該至少一貫通孔中，該導電件電性連接該第一導電層以及該第二導電層；其中，該至少一貫通孔具有一第一凹部、一第二凹部以及一通道部，該第一凹部裸露於該第一表面，而該第二凹部裸露於該第二表面，該第一凹部與該第二凹部相互偏離且互不接觸，該通道部連接於該第一凹部與該第二凹部之間，且該通道部的內徑小於該第一凹部於該第一表面的孔徑與該第二凹部於該第二表面的孔徑。
  2. 如申請專利範圍第1項所述之電路基板，其中該第一凹部的側壁與該通道部的側壁相連接以形成一第一頸部，該第一頸部位於一第一參考平面上，而該第二凹部的側壁與該通道部的側壁相連接以形成一第二頸部，該第二頸部位於一第二參考平面上，其中該第一參考平面與該第一凹部的側壁之夾角大於45度，且該第二參考平面與該第二凹部的側壁之夾角大於45度。
  3. 如申請專利範圍第1項或第2項所述之電路基板，其中該通道部的中心軸不平行於該第一凹部的中心軸與該第二凹部的中心軸。
  4. 如申請專利範圍第1項或第2項所述之電路基板，其中該第一凹部的中心軸平行於該第二凹部的中心軸，且 該第一凹部的中心軸與該第二凹部的中心軸之間的距離介於5微米至40微米之間。
  5. 如申請專利範圍第1項或第2項所述之電路基板，其中該第一凹部的中心軸與該第二凹部的中心軸交錯而形成的夾角介於5度至70度之間。
  6. 如申請專利範圍第1項或第2項所述之電路基板，其中該第一凹部的孔徑自該第一表面向該第二表面的方向逐漸縮小，且該第二凹部的孔徑自該第二表面向該第一表面的方向逐漸縮小。
  7. 如申請專利範圍第1項或第2項所述之電路基板，其中該第一凹部自該第一表面的深度以及該第二凹部自該第二表面的深度之總合不大於該第一表面與該第二表面之間的垂直距離。
  8. 如申請專利範圍第1項或第2項所述之電路基板，其中該第一凹部自該第一表面的深度以及該第二凹部自該第二表面的深度之總合大於該第一表面與該第二表面的垂直距離，且該第一凹部自該第一表面的深度不相等於該第二凹部自該第二表面的深度。
  9. 一種電路基板的製造方法，包括：形成至少一貫通孔於一初始基板上，其中該至少一貫通孔裸露於該初始基板之一第一表面與該初始基板之一第二表面，該至少一貫通孔具有一第一凹部、一第二凹部以及一通道部，該第一凹部裸露於該第一表面，而該第二凹部裸露於該第二表面，該第一凹部與該第二凹部相互偏離且互不接觸，該通道部連接於該第一凹部與該第二凹部之間，且該通道部的內徑小於該第一凹部於該第一表面的孔 徑與該第二凹部於該第二表面的孔徑；形成一第一導電層於該第一表面上；形成一第二導電層於該第二表面上；以及形成一導電件於該至少一貫通孔中，該導電件電性連接該第一導電層以及該第二導電層。
  10. 如申請專利範圍第9項所述之電路基板的製造方法，其中形成該至少一貫通孔於該初始基板上的步驟包括：形成該第一凹部於該初始基板上，該第一凹部裸露於該第一表面；形成該第二凹部於該初始基板上，該第二凹部裸露於該第二表面；以及形成該通道部於該初始基板內，而該通道部連接於該第一凹部與該第二凹部之間。
  11. 如申請專利範圍第10項所述之電路基板的製造方法，其中形成該通道部於該初始基板內的步驟包括從該第一凹部或該第二凹部入射雷射能量束，其中此雷射能量束傾斜於該第一表面或該第二表面。
  12. 如申請專利範圍第9項所述之電路基板的製造方法，其中該第一凹部的側壁與該通道部的側壁相連接以形成一第一頸部，該第一頸部位於一第一參考平面上，而該第二凹部的側壁與該通道部的側壁相連接以形成一第二頸部，該第二頸部位於一第二參考平面上，該第一參考平面與該第一凹部的側壁的夾角大於45度，且該第二參考平面與該第二凹部的側壁的夾角大於45度。
  13. 如申請專利範圍第9項至第12項中任一項所述之電路基板的製造方法，其中該通道部的中心軸不平行於該第一凹部的中心軸與該第二凹部的中心軸。
  14. 如申請專利範圍第9項至第12項中任一項所述之電路基板的製造方法，其中該第一凹部的中心軸平行於該第二凹部的中心軸，且該第一凹部的中心軸與第二凹部的中心軸之間的距離介於5微米至40微米之間。
  15. 如申請專利範圍第9項至第12項中任一項所述之電路基板的製造方法，其中該第一凹部的中心軸與該第二凹部的中心軸之間的夾角介於5度至70度之間。
  16. 如申請專利範圍第9項至第12項中任一項所述之電路基板的製造方法，其中該第一凹部的孔徑自該第一表面向該第二表面的方向逐漸縮小，且該第二凹部的孔徑自該第二表面向該第一表面的方向逐漸縮小。
  17. 如申請專利範圍第9項至第12項中任一項所述之電路基板的製造方法，其中該第一凹部自該第一表面的深度以及該第二凹部自該第二表面的深度之總合不大於該第一表面與該第二表面的垂直距離。
  18. 如申請專利範圍第9項至第12項中任一項所述之電路基板的製造方法，其中該第一凹部自該第一表面的深度以及該第二凹部自該第二表面的深度之總合大於該第一表面與該第二表面的垂直距離，且該第一凹部自該第一表面的深度不相等於該第二凹部自該第二表面的深度。
TW101145641A 2012-12-05 2012-12-05 電路基板及其製造方法 TWI462661B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101145641A TWI462661B (zh) 2012-12-05 2012-12-05 電路基板及其製造方法
US13/845,325 US9320143B2 (en) 2012-12-05 2013-03-18 Touch member and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101145641A TWI462661B (zh) 2012-12-05 2012-12-05 電路基板及其製造方法

Publications (2)

Publication Number Publication Date
TW201424476A TW201424476A (zh) 2014-06-16
TWI462661B true TWI462661B (zh) 2014-11-21

Family

ID=50824332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145641A TWI462661B (zh) 2012-12-05 2012-12-05 電路基板及其製造方法

Country Status (2)

Country Link
US (1) US9320143B2 (zh)
TW (1) TWI462661B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170318673A1 (en) * 2016-04-29 2017-11-02 Arista Networks, Inc. Connector for printed circuit board
EP4098086A4 (en) * 2020-01-31 2024-03-06 Ttm Technologies Inc. CIRCUIT BOARD ASSEMBLY USING ENGINEERED THERMAL PATHS AND MANUFACTURING PROCESSES

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200738092A (en) * 2006-02-22 2007-10-01 Ibiden Co Ltd Printed wiring board and process for producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217283A (en) * 1962-12-26 1965-11-09 Amp Inc Miniature printed circuit pinboard
US4593961A (en) * 1984-12-20 1986-06-10 Amp Incorporated Electrical compression connector
DE59301849D1 (de) * 1992-06-15 1996-04-18 Heinze Dyconex Patente Verfahren zur Herstellung von Substraten mit Durchführungen
US7262368B2 (en) * 2004-08-13 2007-08-28 Tessera, Inc. Connection structures for microelectronic devices and methods for forming such structures
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200738092A (en) * 2006-02-22 2007-10-01 Ibiden Co Ltd Printed wiring board and process for producing the same

Also Published As

Publication number Publication date
US20140151107A1 (en) 2014-06-05
US9320143B2 (en) 2016-04-19
TW201424476A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
US9417415B2 (en) Interposer with polymer-filled or polymer-lined optical through-vias in thin glass substrate
JP6079993B2 (ja) 多層穴を製作するためのプロセス
US20150027757A1 (en) Pcb having glass core
TW201422093A (zh) 混合疊層基板，其製造方法及封裝基板
US9252096B2 (en) Wiring substrate and method of manufacturing the same
TW201134329A (en) Multilayered wiring substrate
TWI462661B (zh) 電路基板及其製造方法
TWI392419B (zh) 線路結構的製作方法
JP2014131029A (ja) 回路基板及びその製造方法
JP2015115335A (ja) プリント配線板及びプリント配線板の製造方法
US11917751B2 (en) Multilayer wiring board and method of producing the same
CN105828520A (zh) 布线基板
CN103929875B (zh) 电路基板及其制造方法
KR102412000B1 (ko) 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법
CN112514544B (zh) 印刷布线板及印刷布线板的制造方法
JP4598438B2 (ja) 多層配線基板の製造方法
TWI705745B (zh) 基板結構及其製作方法
KR102054198B1 (ko) 배선 기판의 제조 방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
TWI505759B (zh) 印刷電路板及其製造方法
TWM598520U (zh) 通孔中有橋結構、利用可靠性增強參數組合的部件承載件
TW202239058A (zh) 天線結構及其形成方法
JP2023084015A (ja) 配線基板
KR20130116981A (ko) 스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법
CN113473748A (zh) 一种多层连接板的制造方法