KR20130116981A - 스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법 - Google Patents

스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20130116981A
KR20130116981A KR1020120039503A KR20120039503A KR20130116981A KR 20130116981 A KR20130116981 A KR 20130116981A KR 1020120039503 A KR1020120039503 A KR 1020120039503A KR 20120039503 A KR20120039503 A KR 20120039503A KR 20130116981 A KR20130116981 A KR 20130116981A
Authority
KR
South Korea
Prior art keywords
layer
hole
copper foil
stub
printed circuit
Prior art date
Application number
KR1020120039503A
Other languages
English (en)
Inventor
지용수
김규민
박종식
조영내
홍수용
윤재준
최광종
이세현
김용선
Original Assignee
주식회사 티엘비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘비 filed Critical 주식회사 티엘비
Priority to KR1020120039503A priority Critical patent/KR20130116981A/ko
Publication of KR20130116981A publication Critical patent/KR20130116981A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적층기판에 대해, 접속하고자 하는 내층 VIP를 관통해서 기판 양 표면의 외층 VIP를 관통하는 홀을 형성하고, 동도금을 실시하여 홀 내벽 벽면에 동도금층을 피복한 후, 홀 내부에 플러그를 삽입하고, 외층의 동박에 대해 이미지 공정을 진행해서 회로패턴을 전사한 후, 노출된 홀 표면에 대해 식각용액을 스프레이 노즐 분사함으로써, 홀 내벽에 피복된 스터브를 화학적으로 제거함으로써 원하지 않는 지점에서 내층 VIP와 외층 VIP가 연결되는 것을 차단한다. 화학적 식각 방법으로 식각률을 조절함으로써 제거하는 스터브의 길이를 정확히 조절하는 것이 가능하다.

Description

스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법{STUB REMOVING TECHNOLOGY AND MANUFACTURING METHOD OF AN ULTRA-THIN MUTI-LAYERED PRINTED CIRCUIT BOARD THEREOF}
본 발명은 초박형 다층 인쇄회로기판(PCB; printed circuit board) 제작공법에 관한 것으로서, 특히 다층의 동박회로를 서로 전기적으로 접속하기 위한 관통홀을 제작하는 데 있어서, 내층의 패드내 비아(VIP; via in pad; 이하, '내층 VIP'라 칭함)와 외층의 패드내 비아(VIP; 이하, '외층 VIP'라 칭함)를 분리해서 스터브(stub)를 제거하는 공법에 관한 것이다. 여기서, 내층 VIP란 내층의 패드 중 관통홀이 통과하는 패드를 의미하고, 외층 VIP란 외층의 패드 중 관통홀이 관통하는 패드를 지칭한다.
휴대용 전자제품의 크기가 경박단소화됨에 따라, 전자제품을 구성한 인쇄회로기판의 두께가 줄어들고 있다. 최근, 휴대용 전자제품의 두께는 15 ~ 25 mm 내외로 얇아지고 있으며, 전자제품의 슬림화 추세에 따라 인쇄회로기판의 두께 역시 0.7 ~ 1.0 mm 수준으로 슬림화하고 있다.
도1a 내지 도1f는 종래기술에 따른 다층회로기판 제조공정을 순차적으로 나타낸 도면이다. 도1a은 다층의 동박을 에폭시 수지층을 사이에 두고 적층한 모습을 나타내고 있으며, 내층의 동박들은 소정의 회로패턴에 따라 동박회로를 형성하고 있다.
도1b 및 도1c를 참조하면, 다층회로 사이의 층간접속을 위해서는, 적층 후에에 적층기판 전체를 관통하는 홀(10)을 드릴공정으로 일괄 제작한 후 동도금을 실시함으로써 홀 내벽에 동도금층(20)을 형성하여 전기적으로 접속을 한다.
예를 들어, L4와 L7을 층간접속하고자 하는 경우, L1에서 L7을 관통하는 홀(10)을 일괄적으로 가공한 후 동도금을 실시한다. 이어서, 도1d와 도1e를 참조하면, 홀(10)에 절연물질(30)을 충진해서 홀 플러깅(hole plugging)을 실시하고, 최외층 L1과 L7의 동박을 선택적으로 식각해서 외층의 동박회로를 형성한다. 도1e를 참조하면, 외층 L1에 형성된 패드 내 비아(이하, '외층 VIP'라 칭함; via in pad; 50)와, 외층 L7에 형성된 패드 내 비아(VIP; 40)가, 내층 L4의 패드내 비아(이하, '내층 VIP'라 칭함; via in pad; 60)와 전기적으로 접속되어 있음을 알 수 있다.
이때에, L4와 L7 사이의 층간접속만이 필요함에도 불구하고, L1과 L4 사이의 홀 내벽에도 불필요하게 동도금층(이를 당업계에서는 '스터브(stub)'라 칭함)이 남아 있게되는데, 회로의 동작주파수가 증가해서 고주파 대역으로 올라가면, 층간 홀벽에 불필요하게 남아 있는 스터브로 인해서, 신호의 혼선(crosstalk) 또는 교란(interference)이 발생할 가능성이 더욱 증가한다.
따라서 고집적 인쇄회로에 있어서, 관통홀 내벽에 불필요하게 남아 있는 스터브를 제거하는 것이 신호의 혼선을 방지하기 위해 필요한데, 당업계에서는 백 드릴링(back drilling) 공법을 적용하고 있다. 도1f는 종래기술에 따라 백 드릴링 공법을 적용해서 스터브를 제거하는 단계를 나타낸 도면이다. 백 드릴링 공법은, 홀 내벽에 형성된 동도금층에 대해 드릴 공정을 다시 실시해서, L1부터 L4까지의 동도금층을 제거하는 공정으로서, 스터브뿐 아니라 플러그 물질도 함께 제거된다.
도2는 종래기술에 따라 백 드릴링 공법으로 스터브를 제거하는 기술을 개념적으로 도시한 도면이다. 그런데, 인쇄회로기판의 두께가 초박형으로 얇아짐에 따라 스터브의 길이도 수십 마이크로미터 내지 백 마이크로미터 내외 정도로 미세화하게 되므로, 드릴 방식으로 L1으로부터 L4위치까지만을 정확히 콘트롤해서 스터브를 제거하는 것이 용이하지 않다. 그렇다고 해서, L4에서 L7까지의 내층기판을 제작한 후 홀가공, 도금, 패턴형성을 진행을 해서 L4와 L7 사이에 층간접속을 하고 나서, 추가로 L1와 L3가 형성된 외층을 차례로 적층할 수도 있으나, 이 경우 적층, 드릴, 도금, 패턴전사 등의 공정이 추가로 진행되어야 하므로 공정비용이 증가하게 되어, 이것 또한 바람직하지 않다.
따라서, 본 발명의 제1 목적은 초박형 다층인쇄회로기판, 특히 관통홀을 제조하는 공법을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 다층인쇄회로기판의 관통홀에 잔류하는 스터브를 제거하는 기술을 제공하는데 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 저비용으로 간단하게 다층인쇄회로기판의 스터브를 제거하는 기술을 제공하는데 있다.
전술한 목적을 달성하기 위하여, 본 발명은 적층기판에 대해, 접속하고자 하는 내층 VIP를 관통해서 기판 양 표면의 외층 VIP를 관통하는 홀을 형성하고, 동도금을 실시하여 홀 내벽 벽면에 동도금층을 피복한 후, 홀 내부에 플러그를 삽입하고, 외층의 동박에 대해 이미지 공정을 진행해서 회로패턴을 전사한 후, 노출된 홀 표면에 대해 식각용액을 스프레이 노즐 분사함으로써, 홀 내벽에 피복된 스터브를 화학적으로 용해시켜 제거함으로써, 내층 VIP와 외층 VIP가 불필요하게 스터브에 의해 전기적으로 연결되는 것을 차단한다. 본 발명은 화학적 식각률을 조절함으로써 제거하는 스터브의 길이를 정확히 조절하는 것이 가능하다.
이상과 같이, 플러그가 삽입된 홀에 대해 화학적 방법으로 홀 내벽에 피복된 스터브를 원하는 지점까지 정확히 콘트롤해서 제거할 수 있으므로, 드릴링이 불가능한 초박판 다층인쇄회로기판에도 본 발명의 스터브 제거기술을 적용하는 것이 가능하다. 그 결과, 동작주파수 또는 클록 주파수가 수 기가헤르츠(GHz) 내지 수십 기가헤르츠(GHz) 이상되는 고주파 인쇄회로기판에 대해서 층간 신호혼선 또는 교란을 방지할 수 있게 된다.
도1a 내지 도1f는 종래기술에 따른 다층인쇄회로기판의 스터브 제거공법을 나타낸 도면.
도2는 종래기술에 따른 백 드릴링 공법을 개념적으로 나타낸 도면.
도3a 내지 도3f는 본 발명에 따른 다층인쇄회로기판제조방법의 공정순서를 나타낸 도면.
도4a와 도4b는 본 발명의 스터브 제거공법을 실 제품에 적용한 결과를 보여주는 단면 사진.
본 발명은 L1, L2, … , Ln 층의 동박회로로 형성된 다층인쇄회로기판에 있어서, Lm (1 ≤ m ≤ n) 층의 패드와 Ln 층의 패드를 층간접속하기 위해서, (a) L1 층으로부터 Ln 층까지 관통하는 홀을 형성하는 단계; (b) 동도금을 실시해서 홀의 내벽 벽면과 L1 층 및 Ln 층의 표면에 동박을 형성하는 단계; (c) 상기 L1 층으로부터 Ln 층까지 관통하는 홀 속에 절연물질을 충진하는 단계; (d) 외층, 즉 L1 층과 Ln 층의 동박을 선택적으로 식각함으로써 소정의 회로패턴을 L1 층 및 Ln 층의 동박에 전사하고, 상기 L1 층의 동박을 선택식각하는 과정에서 홀 상부 표면에 덮여 있는 동박을 제거하여 홀의 상부 표면을 노출하는 단계; 및 (e) 상기 단계 (d)에 의해 노출된 홀 상부 표면에 화학식각용액을 스프레이 노즐 분사해서, 상기 홀의 내벽에 L1 층으로부터 Lm 층까지 피복된 동박(스터브)을 식각 제거하는 단계를 포함하는 다층 인쇄회로기판 제조방법을 제공한다.
이하에서는 첨부 도면 도3 및 도4를 참조하여, 본 발명에 따른 스터브 제거공법과 이를 적용한 다층 인쇄회로기판 제조방법을 상세히 설명한다.
도3a는 본 발명에 따른 스터브 제거공법을 설명하기 위한 초기도면으로서, 절연층(90)과 동박이 다층(L1, L2, L3, L4, L5, L6, L7)으로 기판을 나타낸 도면이다. 도3a에는 본 발명의 일 실시예로서, 7층 회로기판을 예시하고 있으나 반드시 이에 국한할 필요는 없다.
도3a에 도시한 적층기판은 동박/절연층/동박으로 구성된 동박적층판(CCL; copper cladded laminate)와 같은 자재에 대해 사진, 현상, 식각, 도금 등 일련의 공정을 통한 이미지 패턴 전사공정과, 적층 라미네이트 공정을 실시해서 7층의 기판을 형성할 수 있다. 이에 대한, 상세한 설명은 당업계에서 두루 통용되고 있는 전형적인 공정이므로, 상세한 설명을 생략한다. 도3a를 참조하면, L2 층에 향후 공정단계에 제작할 층간접속용 관통홀이 지나갈 내층 VIP(100)가 형성되어 있다.
도3b를 참조하면, 7층의 기판에 대해 소정의 위치에 드릴 공정을 실시해서 L1부터 L7까지의 적층기판을 관통하는 홀(10)을 형성한다. 이어서, 도3c를 참조하면, 동도금을 실시해서 외층의 동박(L1, L7) 표면 및 홀(10)의 내벽 벽면에 동도금층을 피복한다.
도3c에는 피복되는 동도금층을 고려해서 L1과 L7의 두께를 약간 두껍게 도시하였다. 도3d를 참조하면, 홀 내부에 에폭시 수지와 같은 절연물질(30)을 플러깅 재료(plugging material)로써 삽입해서 충진한다. 도3e를 참조하면, 외층의 동박에 대해, 사진, 현상, 식각 등 일련의 이미지 공정을 실시해서 회로패턴을 외층의 동박(L1, L7)에 전사한다. 이때에, 기판을 관통하는 홀(10)의 표면은 노출시킨다.
이어서, 화학용액(chemical solution)에 홀의 표면을 노출시키면, 화학용액이 홀 내벽의 동도금층을 공격해서 홀 내벽의 동도금층(스터브)이 식각 제거된다. 본 발명의 양호한 실시예로서, 염화동(CuCl2) 또는 과수 타입의 식각용액을 스프레이 노즐로 홀 부위에 분사함으로써 화학적 식각을 진행할 수 있다.
본 발명의 양호한 실시예로서, 황산 또는 과수 타입의 용액을 스프레이 노즐로 홀을 가공할 경우, 상온에서 약 1 ㎛/초의 식각률로 홀 내벽의 동도금을 벗겨낼 수 있으며, 0.7N의 염산과 염소산나트륨 타입의 화학용액(비중 1.38)을 50℃에서 스프레이 노즐로 식각을 할 경우 약 2 ㎛/초의 식각률로 홀 내벽의 동도금을 벗겨낼 수 있다. 3N 염산과 과수 타입의 화학용액(비중 1.32)을 45℃에서 스프레이 노즐로 식각을 할 경우 약 6 ㎛/초의 식각률로 홀 내벽의 동도금을 벗겨낼 수 있다.
도3f를 참조하면, 외층 동박(L1, L7)의 표면에 솔더레지스트(200)를 도포한다. 도3f를 참조하면, 내층 L2의 VIP(100)와 외층 L7의 VIP(140)가 홀에 의해 서로 접속되어 있는 것을 보여주고 있으며, L2의 VIP(100)와 외층 L1 사이의 스터브가 제거되고 빈 공간에 솔더레지스트로 채워짐을 나타내고 있다.
도4a는 본 발명에 따라 스터브를 제거한 다층인쇄회로기판 제품의 단면을 보여주는 사진으로서, 도4b는 도4a의 부분 확대도이다. 도4a를 참조하면, 기판을 관통하는 홀 내부가 플러그 물질에 의해 채워져 있으며, 홀 내벽 벽면은 동도금층에 의해 연결되어 있다. 또한, 내층의 VIP와 하층의 VIP가 홀에 의해 서로 접속되어 있는 것을 보여주고 있으며, 내층의 VIP(100)와 상층 사이의 스터브가 제거되고 빈 공간에 솔더레지스트로 채워져 있음을 보여주고 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. 또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 백드릴 공정에 의존하는 종래기술과 달리, 본 발명은 신호혼선이 예상되는 외층 패드(VIP)와 내층 패드(VIP) 사이의 홀 내벽에 남아 있는 스터브를 화학적 방법으로 식각 깊이를 정확히 콘트롤해서 제거할 수 있으므로, 본 발명에 따른 스터브 제거 공법은 고밀도 초박판 다층인쇄회로기판 생산에 적용하는 것이 가능하다.
90 : 절연층
L1, L2, L3, L4, L5, L6, L7 : 동박회로
10 : 홀
30 : 홀 내에 충진된 절연물질(홀 플러그)
100 : 내층 VIP
140 : 외층 VIP

Claims (3)

  1. L1, L2, … , Ln 층의 동박회로로 형성된 다층인쇄회로기판에 있어서, Lm (1 ≤ m ≤ n) 층의 패드와 Ln 층의 패드를 층간접속하기 위해서,
    (a) L1 층으로부터 Ln 층까지 관통하는 홀을 형성하는 단계;
    (b) 동도금을 실시해서 홀의 내벽 벽면과 L1 층 및 Ln 층의 표면에 동박을 형성하는 단계;
    (c) 상기 L1 층으로부터 Ln 층까지 관통하는 홀 속에 절연물질을 충진하는 단계;
    (d) 외층, 즉 L1 층과 Ln 층의 동박을 선택적으로 식각함으로써 소정의 회로패턴을 L1 층 및 Ln 층의 동박에 전사하고, 상기 L1 층의 동박을 선택식각하는 과정에서 홀 상부 표면에 덮여 있는 동박을 제거하여 홀의 상부 표면을 노출하는 단계; 및
    (e) 상기 단계 (d)에 의해 노출된 홀 상부 표면에 화학식각용액을 스프레이 노즐 분사해서, 상기 홀의 내벽에 L1 층으로부터 Lm 층까지 피복된 동박(스터브)을 식각 제거하는 단계
    를 포함하는 다층 인쇄회로기판 제조방법.
  2. 제1항에 있어서, 상기 단계 (e)의 화학식각용액은 염화동, 황산 또는 과수 타입의 화학용액인 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  3. 제1항에 있어서, 상기 단계 (e)에 후속해서
    (f) L1 및 Ln 층의 표면에 솔더레지스트를 도포하는 단계
    를 더 포함하는 다층 인쇄회로기판 제조방법.
KR1020120039503A 2012-04-17 2012-04-17 스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법 KR20130116981A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120039503A KR20130116981A (ko) 2012-04-17 2012-04-17 스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120039503A KR20130116981A (ko) 2012-04-17 2012-04-17 스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20130116981A true KR20130116981A (ko) 2013-10-25

Family

ID=49635834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120039503A KR20130116981A (ko) 2012-04-17 2012-04-17 스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR20130116981A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10764991B2 (en) 2018-08-09 2020-09-01 Samsung Electronics Co., Ltd. Printed circuit board including overvoltage controlling element and electronic device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10764991B2 (en) 2018-08-09 2020-09-01 Samsung Electronics Co., Ltd. Printed circuit board including overvoltage controlling element and electronic device including the same
US11122675B2 (en) 2018-08-09 2021-09-14 Samsung Electronics Co., Ltd. Printed circuit board including overvoltage controlling element and electronic device including the same

Similar Documents

Publication Publication Date Title
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2014082493A (ja) ハイブリッド積層基板及びその製造方法、並びにパッケージ基板
JP6819268B2 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
CN107801310A (zh) 电路板制作方法及电路板
JP2009283739A (ja) 配線基板および配線基板の製造方法
TW201225775A (en) Method of manufacturing multilayer wiring substrate
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR101304359B1 (ko) 캐비티 인쇄회로기판 제조방법
JP5407470B2 (ja) 多層回路基板の製造方法
JP2010016335A (ja) 金属積層板及びその製造方法
TW201519719A (zh) 配線基板及其製造方法
JP2013062293A (ja) 多層配線基板の製造方法
KR20130116981A (ko) 스터브 제거기술 및 이를 적용한 초박형 다층인쇄회로기판 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP6502106B2 (ja) 印刷配線板の製造方法
JP2009200151A (ja) 回路基板及びその製造方法
KR100945080B1 (ko) 인쇄회로기판 제조방법
TWI505759B (zh) 印刷電路板及其製造方法
JP6234132B2 (ja) 配線基板の製造方法
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
TWI640237B (zh) Thin type buried line roll manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20131004

Effective date: 20140523