CN113015343B - 一种层间交叉线连接结构的制作方法及电路板 - Google Patents

一种层间交叉线连接结构的制作方法及电路板 Download PDF

Info

Publication number
CN113015343B
CN113015343B CN202110458691.XA CN202110458691A CN113015343B CN 113015343 B CN113015343 B CN 113015343B CN 202110458691 A CN202110458691 A CN 202110458691A CN 113015343 B CN113015343 B CN 113015343B
Authority
CN
China
Prior art keywords
groove
connecting wire
circuit
line
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110458691.XA
Other languages
English (en)
Other versions
CN113015343A (zh
Inventor
黄明安
温淦尹
李轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIHUI FUJI ELECTRONICS TECHNOLOGY CO LTD
Original Assignee
SIHUI FUJI ELECTRONICS TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIHUI FUJI ELECTRONICS TECHNOLOGY CO LTD filed Critical SIHUI FUJI ELECTRONICS TECHNOLOGY CO LTD
Priority to CN202110458691.XA priority Critical patent/CN113015343B/zh
Publication of CN113015343A publication Critical patent/CN113015343A/zh
Application granted granted Critical
Publication of CN113015343B publication Critical patent/CN113015343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种层间交叉线连接结构的制作方法及电路板,所述制作方法包括以下步骤:在绝缘基材的第一面上制作出相连通的第一连接线槽和第一线路槽,在绝缘基材的第二面上制作出相连通第二连接线槽和第二线路槽,第一、第二连接线槽的深度≥绝缘基材厚度的1/2,第一、第二线路槽的深度小于绝缘基材厚度的1/2;第一、第二连接线槽交叉设置,以使两连接线槽的重叠区域形成通孔;对绝缘基材进行沉铜处理,通过磨板除去表面上的铜层;然后通过沉镍沉积一层镍层,并通过研磨使线路表面平整,制得精密线路。本发明采用激光烧蚀出两交叉线槽,并在两交叉线槽的重叠区域形成通孔的方式,让层间连接的通孔所占用的面积大大减小,适用于IC载板的层间连接。

Description

一种层间交叉线连接结构的制作方法及电路板
技术领域
本发明涉及印制线路板制作技术领域,具体涉及一种层间交叉线连接结构的制作方法及电路板。
背景技术
21世纪已进入了高度信息化的社会,信息消费的需求愈加旺盛,高速化、高性能化和轻薄短小化是未来电子产品的主流发展趋势,微电子封装技术也在高速发展,更轻、更薄及封装密度更高的器件应用越来越多,促使作为电子元器件支撑平台的电路板必须向高密度、高集成和细微化的方向转变;因此,电路板的布线密度越来越精密,线宽和间距逐步向微米级超精密方向发展。
目前主流的印制电路板精密线路制作有两种方法和流程;一种是负片流程:前流程(覆铜板开料→压合→钻孔)→化学沉铜→电镀→贴干膜→曝光→显影→蚀刻→退膜;另一种是正片流程:前流程(覆铜板开料→压合→钻孔)→化学沉铜→电镀→贴干膜→曝光→显影→镀铜/镀锡→蚀刻→退膜。
电路板中的线路层之间采用导通孔连接的方法,导通孔是在电路板中起导电作用的金属化孔,过孔和孔环占据电路板上较多的空间,对于常规电路板来说,有比较多的面积可以用来给孔和孔环的制作,但也会影响线路的精密化布局,同时对于面积比较小的IC载板来说,就更没有那么多的面积可以利用了。
在电路板的生产制作过程中,由于钻孔偏位和菲林变形、定位偏移都会造成孔相对孔环的偏移,孔环需要4mil以上才能确保孔不会破出孔环以外,如果钻孔破出孔环以外就会造成孔铜被腐蚀而出现过孔不通,所以采用圆形钻孔的方式已经不适应IC载板的发展需求了;常规的机械钻孔连接方式,其孔径大小为300微米,单侧孔环100微米,线宽100微米,那么常规的孔连接方式所占用的面积为196250平方微米,一是孔及孔环占用的空间较大,二是钻孔时机械加工会产生胶渣、基材裂隙和损伤等问题,孔连接的可靠性不高;即使采用激光钻孔的方式,对于IC载板来说其孔径一般是100微米,单侧孔环50微米,最终激光钻孔所占用的面积也要31400微米。
传统电子电路的布线技术主要基于减成法和半加成法工艺,而SAP(半加成法)和m-SAP(改进SAP法)都需要使用到化学铜、闪蚀、电镀、微蚀等湿法技术,采用化学蚀刻的方法就必然会存在侧蚀问题,侧蚀的大小跟铜厚密切相关,底铜厚度低于12μm就又存在铜箔制造、压合加工的难度;且为增大铜箔与基材的结合力,采用铜箔表面粗化、树脂表面粗化的方式,这些都会增加加工成本,而且粗化的表面对信号的传输有不良影响;上述工艺步骤还存在工序复杂、能耗高、成本高以及环境污染严重等问题。
另外,由于印制电路板表面完成铜厚一般要求大于25微米,同时,受电镀铜后均匀性、干膜的显影精度、对位曝光精度、蚀刻均匀性、侧蚀等因素的影响,传统印制电路板线路的制作方法得到的导线宽度和导线间间距一般控制在30μm/30μm(线宽/间距)以上,且随着线宽和线距越小、密度越高,产品生产成本越高,合格率也越低,很难生产制作出线路线宽/间距低于30μm/30μm的超精密线路,例如20μm/20μm、10μm/10μm等超高密度的线路,更精密的线路制造采用传统的方法困难重重,而采用高性能导电纳米导电墨水打印的方法又存在材料制备困难、生产效率极低的问题。
发明内容
本发明针对上述现有的技术缺陷,提供一种层间交叉线连接结构的制作方法,采用激光在两表面上烧蚀出两交叉线槽,并在两交叉线槽的交叉重叠区域形成通孔的方式,让层间连接的通孔所占用的面积大大减小,且没有机械钻孔时的冲击所产生的可靠性问题,特别适用于IC载板的层间连接。
为了解决上述技术问题,本发明提供了一种层间交叉线连接结构的制作方法,包括以下步骤:
S1、在绝缘基材的第一面上用激光烧蚀出第一连接线槽,所述第一连接线槽的深度≥所述绝缘基材厚度的1/2且小于所述绝缘基材的厚度;
S2、在绝缘基材的第一面上用激光烧蚀出与所述第一连接线槽连通的第一线路槽,所述第一线路槽的深度小于所述绝缘基材厚度的1/2;
S3、在绝缘基材的第二面上用激光烧蚀出第二连接线槽,且所述第二连接线槽与第一连接线槽交叉设置,所述第二连接线槽的深度≥所述绝缘基材厚度的1/2且小于所述绝缘基材的厚度,以使所述第二连接线槽和第一连接线槽的交叉重叠区域形成通孔;
S4、在绝缘基材的第二面上用激光烧蚀出与所述第二连接线槽连通的第二线路槽,所述第二线路槽的深度小于所述绝缘基材厚度的1/2;
S5、通过化学沉铜在绝缘基材的表面、连接线槽、线路槽和通孔的孔壁上均沉积一层铜层;
S6、而后通过磨板除去绝缘基材表面上的铜层;
S7、然后通过化学沉镍在连接线槽、线路槽和孔壁的铜层上沉积一层镍层,使线路槽被填平,并通过研磨使线路表面平整,制得精密线路。
进一步的,步骤S1中,所述绝缘基材为厚度≥25μm的聚酰亚胺薄膜、BT树脂、陶瓷基材或镜面玻璃。
进一步的,所述第一连接线槽和第二连接线槽的长度均小于0.1mm,且宽度均小于30μm;所述第一线路槽和第二线路槽的线宽和线隙均小于30μm。
进一步的,所述第一连接线槽和第二连接线槽呈十字交叉设置。
进一步的,步骤S1至S4中,激光烧蚀时均采用355纳米的UV激光,激光烧蚀时的标刻速度为100mm/s,频率为50KHz,脉冲宽度为5μS。
进一步的,所述第一线路槽和第二线路槽的截面为倒三角形。
进一步的,步骤S6中,磨板时采用含碳化硅磨料的针刷进行研磨,且磨料的颗粒大小≥800目,研磨压力电流为0.3A,研磨速度为3m/min。
进一步的,步骤S7中,在化学沉镍时不经过微蚀处理,在沉镍后通过磨板使板面平整,以使精密线路表面与绝缘基材表面齐平。
本发明还提供了另一种层间交叉线连接结构的制作方法,包括以下步骤:
S0、在已制作了内层线路的内层芯板的两表面上贴PI膜,形成生产板;所述内层芯板中间的介质层厚度为m,所述PI膜的厚度为n;
S1、在生产板的第一面上用激光烧蚀出第一连接线槽,所述第一连接线槽的深度大于(m/2)+n且小于m+n;
S2、在生产板的第一面上用激光烧蚀出与所述第一连接线槽连通的第一线路槽,所述第一线路槽的深度小于n;
S3、在生产板的第二面上用激光烧蚀出第二连接线槽,且所述第二连接线槽与第一连接线槽交叉设置,所述第二连接线槽的深度大于(m/2)+n且小于m+n,以使所述第二连接线槽和第一连接线槽的交叉重叠区域形成通孔;
S4、在生产板的第二面上用激光烧蚀出与所述第二连接线槽连通的第二线路槽,所述第二线路槽的深度小于n;
S5、通过化学沉铜在PI膜的表面、连接线槽、线路槽和通孔的孔壁上均沉积一层铜层;
S6、而后通过磨板除去PI膜表面上的铜层;
S7、然后通过化学沉镍在连接线槽、线路槽和孔壁的铜层上沉积一层镍层,使线路槽被填平,并通过研磨使线路表面平整,制得精密线路。
进一步的,步骤S0中,所述PI膜的厚度为25μm。
进一步的,所述第一连接线槽和第二连接线槽的长度均小于0.1mm,且宽度均小于30μm;所述第一线路槽和第二线路槽的线宽和线隙均小于30μm。
进一步的,所述第一连接线槽和第二连接线槽呈十字交叉设置。
进一步的,步骤S1至S4中,激光烧蚀时均采用355纳米的UV激光,激光烧蚀时的标刻速度为100mm/s,频率为50KHz,脉冲宽度为5μS。
进一步的,所述第一线路槽和第二线路槽的截面为倒三角形。
进一步的,步骤S6中,磨板时采用含碳化硅磨料的针刷进行研磨,且磨料的颗粒大小≥800目,研磨压力电流为0.3A,研磨速度为3m/min。
进一步的,步骤S7中,在化学沉镍时不经过微蚀处理,在沉镍后通过磨板使板面平整,以使精密线路表面与绝缘基材表面齐平。
本发明还提供了一种电路板,在电路板上制作有根据上述任一项所述的制作方法制成的精密线路。
与现有技术相比,本发明具有如下有益效果:
(1)先在基材的两表面上分别烧蚀出交叉设置的连接线槽,且使两连接线槽的交叉重叠区域形成通孔,用于后期金属化后连通上下两层线路,使得通孔的占用面积与连接线槽的宽度相关,在连接线槽的宽度随布线密度越来越精密时,通孔的占用面积也会越来越小,相对于现有技术中采用机械钻孔和激光钻孔时其孔径保持不变的方式,本发明方法可让层间连接的通孔所占用的面积大大减小,可有效提高布线密度,且没有机械钻孔时的冲击所产生的可靠性问题,特别适用于IC载板的层间连接,且具有加工成本低和生产效率高的特点;还采用十字交叉的方式布置两连接线槽,使两者交叉区域重叠处形成的通孔为常规形状方形,便于后期的金属化制作和提高金属化后导通孔品质;
(2)先在基材的两表面上出线路槽,而后在线路槽和通孔中通过沉积的方式形成上下层线路和连通上下层线路的导通孔,从而使线路与基材间形成镶嵌的结构,实现了在各种光滑的绝缘材料上布线,相对于现有技术,本发明省去了干膜、曝光、显影、药水蚀刻和镀铜等流程,且用于制作导通孔的通孔占用面积小,从而可制作出线路和线距均小于30μm的超精密线路,由现有30μm以上线宽线距制作能力提升到10μm的线宽线距制作能力,同时优化生产流程,提高了生产效率和成品合格率,不采用污染严重的电镀、蚀刻流程,实现了少用水生产,并降低了制造难度以及因化学蚀刻和电镀所产生的环保问题;
(3)先在线路槽和通孔沉积一层铜层,而后在线路槽和通孔中沉积一层自催化镍层形成线路,一是可解决沉铜厚度受限而不能很好直接形成铜线路的问题,二是避免绝缘基材表面的铜层厚度过厚而不便于研磨去除以及降低铜材料的成本支出,三是采用化学镍的方式,既增加了线路的导电性,又完成了线路的表面处理;
(4)相对于现有技术,不需要采用铜箔表面粗化和树脂表面粗化的方式,提高了线路的信号传输质量;
(5)线路槽的截面为倒三角形,使在线路槽中形成的线路截面也为倒三角形,增大了线路与绝缘基材之间的结合力,且不需要对线路槽的表面进行粗化处理,有利于减少粗糙导线的集肤效应和寄生电容的影响,从而减小了信号传输线的寄生电容,减小了传输损耗;
(6)磨板时采用含碳化硅磨料的针刷进行研磨,这种针刷不容易掉屑,掉屑就会有研磨砂粒破坏掉线路槽及其中的金属铜层,从而可提高线路品质,且磨料的颗粒大小为≥800目,并控制研磨时的参数,可有效去除绝缘基材表面的铜层和催化的钯;
(7)通过填平线路槽使线路的表面与绝缘基材的表面齐平,有利于后期与芯片或其它元器件的结合;
(8)本发明方法通过直接在绝缘基材表面形成精密线路,从而本发明方法可直接应用于聚酰亚胺薄膜、BT树脂、陶瓷基材和镜面玻璃等绝缘基材上,且整个流程简单,成本低,易导入批量生产。
附图说明
图1为实施例中第一连接线槽和第二连接线槽十字交叉设置的投影示意图。
具体实施方式
为了更充分的理解本发明的技术内容,下面将结合具体实施例对本发明的技术方案作进一步介绍和说明。
实施例1
本实施例所示的一种层间交叉线连接结构的制作方法,依次包括以下处理工序:
(1)开料:准备尺寸为500*600mm,厚度为25μm的绝缘基材,该绝缘基材为聚酰亚胺薄膜(即PI膜)。
(2)激光划线:在绝缘基材的第一面上采用355纳米的UV激光烧蚀出深度为15μm的第一连接线槽,且第一连接线槽的长度为0.1mm,宽度为20μm;在其它具体的实施例中,还可设置第一连接线槽的深度≥绝缘基材厚度的1/2且小于绝缘基材的厚度。
(3)激光切槽:根据设计所需制作的线路图形在绝缘基材的第一面采用355纳米的UV激光烧蚀出深度为10μm的第一线路槽,该第一线路槽与第一连接线槽连通;激光烧蚀时的标刻速度为100mm/s,频率为50KHz,脉冲宽度为5μS,第一线路槽的线宽为20μm,间距(即线隙)为20μm,深度20μm,且第一线路槽的横截面为倒三角形;在其它具体的实施例中,还可将第一线路槽的深度设置为小于绝缘基材厚度的1/2。
(4)激光划线:在绝缘基材的第二面上采用355纳米的UV激光烧蚀出深度为15μm的第二连接线槽,且第二连接线槽的长度为0.1mm,宽度为20μm,第二连接线槽与第一连接线槽的投影呈十字交叉设置,以使第二连接线槽和第一连接线槽的交叉重叠区域形成方形的通孔,作为后期上下层线路的导通作用;在其它具体的实施例中,还可设置第二连接线槽的深度≥所述绝缘基材厚度的1/2且小于绝缘基材的厚度,但在常规使用中,第一连接线槽和第二连接线槽的深度均大于绝缘基材厚度的1/2,确保在两者的交叉重叠区域形成上下贯穿的通孔,避免因加工误差或其它因素的影响在两连接线槽的深度均为绝缘基材的1/2时容易出现重叠区域未贯穿的问题。
(5)激光切槽:根据设计所需制作的线路图形在绝缘基材的第二面采用355纳米的UV激光烧蚀出深度为10μm的第二线路槽,该第二线路槽与第二连接线槽连通;激光烧蚀时的标刻速度为100mm/s,频率为50KHz,脉冲宽度为5μS,第二线路槽的线宽为20μm,间距(即线隙)为20μm,深度20μm,且第二线路槽的横截面为倒三角形;在其它具体的实施例中,还可将第二线路槽的深度设置为小于绝缘基材厚度的1/2,避免上下表面的线路槽被贯穿。
(6)沉铜:通过化学沉铜的方式在绝缘基材的表面、第一连接线槽、第二连接线槽、第一线路槽、第二线路槽和通孔的孔壁上均沉积一层厚度为0.3μm的铜层,使第一线路槽和第二线路槽上铜层通过孔壁铜层导通,从而实现上下层线路的导通,沉铜层比较薄,在后期研磨的时候聚酰亚胺薄膜表面的铜层和用于催化的钯会被研磨去除,只留下线槽内和通孔的铜层;化学沉铜可采用以离子钯为催化剂的水平化学铜生产线或以胶体钯为催化剂的垂直化学铜生产线。
(7)磨板:采用含碳化硅磨料的针刷对绝缘基材的表面进行研磨,以去除绝缘基材表面上的铜层和用于催化的钯,且磨料的颗粒大小≥800目,研磨压力电流为0.3A,研磨速度为3m/min。
(8)沉镍:以连接线槽、线路槽和通孔孔壁中的铜层为种子,通过化学沉镍在连接线槽、线路槽和通孔孔壁的铜层上沉积一层自催化镍层,利用沉镍无厚度限制的特点使第一线路槽和第二线路槽被填平,以使线路表面与绝缘基材表面齐平,制得上下层线路导通的精密线路;化学沉镍时采用电路板行业的化学镍金生产线生产,注意要把化学镍金生产线中微蚀槽的药水更换成纯水,即在化学沉镍过程中不经过微蚀处理,以免微蚀药液去除掉已沉积的化学铜层。
上述中,通孔所占用的面积只有20μm*20μm=400μm2,相对有现有技术中采用激光钻孔的孔径为100μm、单侧孔环50μm、所占用的面积为31400μm2的导通孔来说,本发明方法制作的通孔占用面积只有其的1/78.5;即使第一连接线槽和第二连接线槽的宽度是与机械钻孔方式时的线宽一样为100μm时,本发明方法制作的通孔所占用的面积只有10000μm2,是机械钻孔时导通孔所占用面积的1/20,即除了可将本发明方法运用于IC载板制作中,还可将本发明方法运用于除IC载板的其它常规线路板制作中,一样可以提高布线密度。
如图1的投影视图所示,横向的为第一连接线槽,纵向的为第二连接线槽,两者中间交叉重叠区域为贯穿形成通孔的区域。
于其它实施例中,绝缘基材还可以采用BT树脂、陶瓷基材或镜面玻璃等。
于其它实施例中,绝缘基材的厚度还可以为≥25μm的其它尺寸。
于其它实施例中,还可以将第一线路槽和第二线路槽的线宽和线隙还可以为<30μm的其它尺寸,同时第一连接线槽和第二连接线槽的宽度为与线路槽的宽度相同。
于其它实施例中,步骤(8)中,还可以通过化学沉镍使第一连接线槽、第二连接线槽、第一线路槽、第二线路槽和通孔均被填满之后采用磨板使板面平整,以使线路表面与绝缘基材表面齐平。
实施例2
本实施例所示的一种层间交叉线连接结构的制作方法,其与实施例1所述的制作方法基本相同,不同之处在于步骤(8)之后还包括以下步骤:
(9)磨板:在沉镍后通过磨板使板面平整,以使精密线路表面与绝缘基材表面齐平。
实施例3
本实施例所示的一种层间交叉线连接结构的制作方法,依次包括以下处理工序:
(1)开料:准备尺寸为500*600mm,厚度为25μm的PI膜以及相同长宽尺寸的内层芯板,该内层芯板为双面覆铜芯板,且该内层芯板中间的介质层厚度为0.15mm。
(2)制作内层线路:采用负片工艺在内层芯板的两表面上制作出内层线路。
(3)贴膜:在内层芯板的两表面上均贴PI膜,形成生产板。
(4)激光划线:在生产板的第一面上采用355纳米的UV激光烧蚀出深度第一连接线槽,该第一连接线槽的长度为0.1mm,宽度为20μm,深度为大于0.075mm+25μm且小于0.15mm+25μm。
(5)激光切槽:根据设计所需制作的线路图形在生产板的第一面采用355纳米的UV激光烧蚀出深度为15μm的第一线路槽,该第一线路槽与第一连接线槽连通;激光烧蚀时的标刻速度为100mm/s,频率为50KHz,脉冲宽度为5μS,第一线路槽的线宽为20μm,间距(即线隙)为20μm,且第一线路槽的横截面为倒三角形;在其它具体的实施例中,还可将第一线路槽的深度设置为小于PI膜厚度即可,避免线路槽贯穿PI膜。
(6)激光划线:在生产板的第二面上采用355纳米的UV激光烧蚀出第二连接线槽,该第二连接线槽的长度为0.1mm,宽度为20μm,深度为大于0.075mm+25μm且小于0.15mm+25μm,第二连接线槽与第一连接线槽的投影呈十字交叉设置,以使第二连接线槽和第一连接线槽的交叉重叠区域形成方形的通孔,作为后期上下层外层线路的导通作用。
(7)激光切槽:根据设计所需制作的线路图形在生产板的第二面采用355纳米的UV激光烧蚀出深度为15μm的第二线路槽,该第二线路槽与第二连接线槽连通;激光烧蚀时的标刻速度为100mm/s,频率为50KHz,脉冲宽度为5μS,第二线路槽的线宽为20μm,间距(即线隙)为20μm,且第二线路槽的横截面为倒三角形;在其它具体的实施例中,还可将第二线路槽的深度设置为小于PI膜的厚度即可,避免线路槽贯穿PI膜。
(8)沉铜:通过化学沉铜的方式在生产板的表面、第一连接线槽、第二连接线槽、第一线路槽、第二线路槽和通孔的孔壁上均沉积一层厚度为0.3μm的铜层,使第一线路槽和第二线路槽上铜层通过孔壁铜层导通,从而实现上下层外层线路的导通,沉铜层比较薄,在后期研磨的时候PI膜表面的铜层和用于催化的钯会被研磨去除,只留下线槽内和通孔的铜层;化学沉铜可采用以离子钯为催化剂的水平化学铜生产线或以胶体钯为催化剂的垂直化学铜生产线。
(9)磨板:采用含碳化硅磨料的针刷对PI膜的表面进行研磨,以去除PI膜表面上的铜层和用于催化的钯,且磨料的颗粒大小≥800目,研磨压力电流为0.3A,研磨速度为3m/min。
(10)沉镍:以连接线槽、线路槽和通孔孔壁中的铜层为种子,通过化学沉镍在连接线槽、线路槽和通孔孔壁的铜层上沉积一层自催化镍层,利用沉镍无厚度限制的特点使第一线路槽和第二线路槽被填平,以使线路表面与绝缘基材表面齐平,从而在生产板上制得上下层外层线路导通的精密线路,形成多层板;化学沉镍时采用电路板行业的化学镍金生产线生产,注意要把化学镍金生产线中微蚀槽的药水更换成纯水,即在化学沉镍过程中不经过微蚀处理,以免微蚀药液去除掉已沉积的化学铜层。
于其它实施例中,还可利用通孔使内层芯板上的内层线路与生产板上的外层线路导通。
于其它实施例中,PI膜的厚度还可以为≥25μm的其它尺寸。
于其它实施例中,还可以将第一线路槽和第二线路槽的线宽和线隙还可以为<30μm的其它尺寸,同时第一连接线槽和第二连接线槽的宽度为与线路槽的宽度相同。
实施例4
本实施例所示的一种层间交叉线连接结构的制作方法,其与实施例2所述的制作方法基本相同,不同之处在于步骤(10)之后还包括以下步骤:
(11)磨板:在沉镍后通过磨板使板面平整,以使精密线路表面与绝缘基材表面齐平。
实施例5
本实施例所示的一种电路板的制作方法,其在实施例1-4任一项所述的制作方法的基础上,即在上述不同实施例中的沉镍或磨板之后还包括以下步骤:
后工序:然后依次在聚酰亚胺薄膜上制作阻焊层、阻焊开窗位沉金处理、成型处理和FQC检测,制得电路板。
以上对本发明实施例所提供的技术方案进行了详细介绍,本文中应用了具体个例对本发明实施例的原理以及实施方式进行了阐述,以上实施例的说明只适用于帮助理解本发明实施例的原理;同时,对于本领域的一般技术人员,依据本发明实施例,在具体实施方式以及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种层间交叉线连接结构的制作方法,其特征在于,包括以下步骤:
S1、在绝缘基材的第一面上用激光烧蚀出第一连接线槽,所述第一连接线槽的深度≥所述绝缘基材厚度的1/2且小于所述绝缘基材的厚度;
S2、在绝缘基材的第一面上用激光烧蚀出与所述第一连接线槽连通的第一线路槽,所述第一线路槽的深度小于所述绝缘基材厚度的1/2;
S3、在绝缘基材的第二面上用激光烧蚀出第二连接线槽,且所述第二连接线槽与第一连接线槽交叉设置,所述第二连接线槽的深度≥所述绝缘基材厚度的1/2且小于所述绝缘基材的厚度,以使所述第二连接线槽和第一连接线槽的交叉重叠区域形成通孔;
S4、在绝缘基材的第二面上用激光烧蚀出与所述第二连接线槽连通的第二线路槽,所述第二线路槽的深度小于所述绝缘基材厚度的1/2;
S5、通过化学沉铜在绝缘基材的表面、连接线槽、线路槽和通孔的孔壁上均沉积一层铜层;
S6、而后通过磨板除去绝缘基材表面上的铜层;
S7、然后通过化学沉镍在连接线槽、线路槽和孔壁的铜层上沉积一层镍层,使线路槽被填平,并通过研磨使线路表面平整,制得精密线路。
2.根据权利要求1所述的层间交叉线连接结构的制作方法,其特征在于,步骤S1中,所述绝缘基材为厚度≥25μm的聚酰亚胺薄膜、BT树脂、陶瓷基材或镜面玻璃。
3.根据权利要求1所述的层间交叉线连接结构的制作方法,其特征在于,所述第一连接线槽和第二连接线槽的长度均小于0.1mm,且宽度均小于30μm;所述第一线路槽和第二线路槽的线宽和线隙均小于30μm。
4.根据权利要求1所述的层间交叉线连接结构的制作方法,其特征在于,所述第一连接线槽和第二连接线槽呈十字交叉设置。
5.根据权利要求1所述的层间交叉线连接结构的制作方法,其特征在于,步骤S1至S4中,激光烧蚀时均采用355纳米的UV激光,激光烧蚀时的标刻速度为100mm/s,频率为50KHz,脉冲宽度为5μs 。
6.根据权利要求1-5任一项所述的层间交叉线连接结构的制作方法,其特征在于,所述第一线路槽和第二线路槽的截面为倒三角形。
7.根据权利要求1所述的层间交叉线连接结构的制作方法,其特征在于,步骤S6中,磨板时采用含碳化硅磨料的针刷进行研磨,且磨料的颗粒大小≥800目,研磨压力电流为0.3A,研磨速度为3m/min。
8.根据权利要求1所述的层间交叉线连接结构的制作方法,其特征在于,步骤S7中,在化学沉镍时不经过微蚀处理,在沉镍后通过磨板使板面平整,以使精密线路表面与绝缘基材表面齐平。
9.一种层间交叉线连接结构的制作方法,其特征在于,包括以下步骤:
S0、在已制作了内层线路的内层芯板的两表面上贴PI膜,形成生产板;所述内层芯板中间的介质层厚度为m,所述PI膜的厚度为n;
S1、在生产板的第一面上用激光烧蚀出第一连接线槽,所述第一连接线槽的深度大于(m/2)+n且小于m+n;
S2、在生产板的第一面上用激光烧蚀出与所述第一连接线槽连通的第一线路槽,所述第一线路槽的深度小于n;
S3、在生产板的第二面上用激光烧蚀出第二连接线槽,且所述第二连接线槽与第一连接线槽交叉设置,所述第二连接线槽的深度大于(m/2)+n且小于m+n,以使所述第二连接线槽和第一连接线槽的交叉重叠区域形成通孔;
S4、在生产板的第二面上用激光烧蚀出与所述第二连接线槽连通的第二线路槽,所述第二线路槽的深度小于n;
S5、通过化学沉铜在PI膜的表面、连接线槽、线路槽和通孔的孔壁上均沉积一层铜层;
S6、而后通过磨板除去PI膜表面上的铜层;
S7、然后通过化学沉镍在连接线槽、线路槽和孔壁的铜层上沉积一层镍层,使线路槽被填平,并通过研磨使线路表面平整,制得精密线路。
10.一种电路板,其特征在于,在电路板上制作有根据权利要求1-9任一项所述的制作方法制成的精密线路。
CN202110458691.XA 2021-04-27 2021-04-27 一种层间交叉线连接结构的制作方法及电路板 Active CN113015343B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110458691.XA CN113015343B (zh) 2021-04-27 2021-04-27 一种层间交叉线连接结构的制作方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110458691.XA CN113015343B (zh) 2021-04-27 2021-04-27 一种层间交叉线连接结构的制作方法及电路板

Publications (2)

Publication Number Publication Date
CN113015343A CN113015343A (zh) 2021-06-22
CN113015343B true CN113015343B (zh) 2022-07-22

Family

ID=76380565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110458691.XA Active CN113015343B (zh) 2021-04-27 2021-04-27 一种层间交叉线连接结构的制作方法及电路板

Country Status (1)

Country Link
CN (1) CN113015343B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150216055A1 (en) * 2006-02-22 2015-07-30 Ibiden Co., Ltd. Method for manufacturing printed wiring board
CN108495474A (zh) * 2018-04-11 2018-09-04 深圳市百柔新材料技术有限公司 3d打印线路板的方法
CN108990298A (zh) * 2018-07-26 2018-12-11 深圳崇达多层线路板有限公司 一种以镍为种子层及抗蚀层制作精细线路的方法
CN111356296A (zh) * 2020-02-19 2020-06-30 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 电路板精密线路的制备方法、电路板精密线路及电路板
CN112423480A (zh) * 2020-11-27 2021-02-26 东莞市科佳电路有限公司 一种改善电路板电镀填孔工艺的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101080500A (zh) * 2003-02-28 2007-11-28 布朗大学 纳米孔,使用纳米孔的方法,制备纳米孔的方法和用纳米孔表征生物分子的方法
US8304657B2 (en) * 2010-03-25 2012-11-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN107949164A (zh) * 2017-11-27 2018-04-20 深圳光韵达激光应用技术有限公司 一种具有较高速率的电路基板线圈线路蚀刻工艺
CN108207082A (zh) * 2017-12-29 2018-06-26 上海美维科技有限公司 一种激光加工线路槽制作双面埋线印制电路板的方法
CN111542170A (zh) * 2020-04-16 2020-08-14 江苏普诺威电子股份有限公司 Mems载板的声孔的加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150216055A1 (en) * 2006-02-22 2015-07-30 Ibiden Co., Ltd. Method for manufacturing printed wiring board
CN108495474A (zh) * 2018-04-11 2018-09-04 深圳市百柔新材料技术有限公司 3d打印线路板的方法
CN108990298A (zh) * 2018-07-26 2018-12-11 深圳崇达多层线路板有限公司 一种以镍为种子层及抗蚀层制作精细线路的方法
CN111356296A (zh) * 2020-02-19 2020-06-30 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 电路板精密线路的制备方法、电路板精密线路及电路板
CN112423480A (zh) * 2020-11-27 2021-02-26 东莞市科佳电路有限公司 一种改善电路板电镀填孔工艺的方法

Also Published As

Publication number Publication date
CN113015343A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
TWI708352B (zh) 配線電路基板之製造方法及半導體裝置之製造方法
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
CN111356296A (zh) 电路板精密线路的制备方法、电路板精密线路及电路板
CN103491732A (zh) 一种电路板增层结构的制造方法
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
CN101516165A (zh) 印刷配线板及其制造方法
JP2017204527A (ja) 配線回路基板及びその製造方法
CN112312662A (zh) 一种精细线路印制电路板的制作方法
US20110089138A1 (en) Method of manufacturing printed circuit board
TWI233770B (en) Fabrication process of a multi-layered high-density printed circuit module
CN113015343B (zh) 一种层间交叉线连接结构的制作方法及电路板
CN101400220B (zh) 配线基板的制造方法
US10779408B2 (en) Printed wiring board
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
JP2014216406A (ja) 多層積層配線板のコア基板の製造方法、多層積層配線板のコア基板および多層積層配線板
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
CN113068311B (zh) 一种精密线路的制作方法及电路板
US9433107B2 (en) Printed circuit board and method of manufacturing the same
TW200522835A (en) Process for manufacturing a wiring substrate
JP2006253431A (ja) 部品内蔵型プリント配線板及びその製造方法
CN101360385A (zh) 印刷电路板及其制造方法
CN109302808B (zh) 一种制作精细线路的方法
KR100754061B1 (ko) 인쇄회로기판의 제조방법
CN112040677A (zh) 一种新型电路板积层方法
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant