KR20010032309A - 프로그램 가능 비휘발성 다-비트 메모리 셀을 포함한메모리 장치와 셀의 메모리 상태 구분용 장치 및 방법 - Google Patents
프로그램 가능 비휘발성 다-비트 메모리 셀을 포함한메모리 장치와 셀의 메모리 상태 구분용 장치 및 방법 Download PDFInfo
- Publication number
- KR20010032309A KR20010032309A KR1020007005519A KR20007005519A KR20010032309A KR 20010032309 A KR20010032309 A KR 20010032309A KR 1020007005519 A KR1020007005519 A KR 1020007005519A KR 20007005519 A KR20007005519 A KR 20007005519A KR 20010032309 A KR20010032309 A KR 20010032309A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- signal
- eanvm
- programming
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
다-비트 메모리 셀의 메모리 상태는, 메모리 상태의 경계를 구성하는 레벨을 갖는 판독 기준 신호를 생성하여 구분되어진다. 판독 기준 신호는 메모리 셀을 프로그래밍 하는 것을 제어하는 데 이용되는 프로그래밍 기준 신호의 레벨에 의존한다. 따라서, 메모리 셀은 프로그래밍 처리 중에 자신의 메모리 상태를 독출하지 않고도 프로그램될 수 있다. 기준 신호의 양 세트는, 온도 및 시스템 전압과 같은 조건의 변화에 따른 메모리 셀의 동작 특성의 변화를 추종하는 기준 셀에 의해 생성되어 메모리 프로그래밍 및 판독의 신뢰도를 향상시킨다.
Description
종래의 셀당 단일 비트 메모리 장치에서는, 메모리 셀은 온 상태 또는 오프 상태의 2 정보 저장 상태 중의 하나를 나타내었다. 온 또는 오프의 조합은 한 비트 정보를 정의한다. n 비트의 데이터를 저장하기 위해 상기 단일 비트를 사용하는 메모리 장치는 n 개의 독립적인 메모리 셀이 필요하다.
셀당 단일 비트 메모리 장치에 저장될 수 있는 비트의 수를 늘리려면 저장될 데이터 비트의 수와 1대1 관계로 메모리 셀의 수를 늘려야 한다. 한 메모리 장치에서 메모리 셀의 수를 늘리는 방법은 더 많은 메모리 셀을 수용하는 더 큰 칩을 생산하거나 한 칩의 주어진 면적에 더 많은 메모리 셀이 배치될 수 있도록 더 작은 메모리 셀을 생산[예컨대, 고해상도 리쏘그래피(lithography)에 의함]하는 향상된 제조 기술이 요구된다.
셀당 단일 비트 방식에 대한 대안으로서는 한 메모리 셀에 복수의 데이터 비트를 저장하는 것이 있다. 셀당 복수 비트의 비휘발성 메모리 장치를 구현하는 종래의 방식은 통상적으로 마스크-프로그램 가능 ROM을 수반한다. 상기 방식 중의 하나에서, 메모리 셀의 채널 폭 및/또는 길이가 2n의 상이한 도전율 값(conductivity value)으로 변화하여 이에 대응하는 2n의 상이한 상태를 얻을 수 있으며, 이에 따라 n 비트 데이터가 한 메모리 셀에 저장될 수 있다. 다른 방식에서, 임계 전압에 대한 이온 임플란트(ion implant)가 메모리 셀이 2n의 상이한 임계 전압(Vt)을 가지므로 이에 대응하는 2n의 상이한 도전율 값-2n의 상이한 상태에 대응함-을 갖게 되고, 이에 따라 한 메모리 셀에 n 비트 데이터를 저장할 수 있다. 상기 유형의 메모리 셀 장치의 예는 Craycraft에 허여된 미국 특허 제4,192,014호, Koike에 허여된 미국 특허 제4,586,163호, Stark에 허여된 미국 특허 제4,287,570호 및 Kobatake에 허여된 미국 특허 제4,847,808호에 개시되어 있다.
EANVM 장치가 셀당 복수의 비트 데이터를 저장할 수 있다는 것은 공지의 사실이다. 상기 장치들에서, 셀의 복수의 메모리 상태는 인접한 메모리 상태와의 경계를 정의하는 미리 결정된 기준 신호 레벨에 의해 구분된다. 메모리 셀은 셀로부터의 신호를 기준 신호와 비교하여 셀 신호의 상대적 레벨 및 기준 신호를 결정함으로써 독출된다. 비교 결과는 셀 신호 레벨이 각각의 메모리 상태 경계보다 높은지 또는 낮은지를 나타내고, 이에 따라 저장된 데이터에 대응하는 셀의 프로그램된 상태를 집합적으로 나타낸다. 비교 결과는 저장된 데이터를 재생산하기 위하여 인코드되고 셀 독출 동작이 완료된다. 일반적으로 말하자면, n 비트 데이터를 저장하기 위해서 n 메모리 상태를 구분하기 위하여 요구되는 기준 레벨의 수는 2n-1이다.
상기 수는 더 클 수도 있는데, 예컨대 최상 또는 최하의 메모리 상태는 양측에서 제한되어야 한다.
다-비트 EANVM 셀을 프로그램하는 종래의 방식은 셀에 대한 프로그램 및 독출의 반복 사이클에 기초한다. 프로그래밍 펄스를 공급함으로써 셀은 점증적으로 프로그램되고, 셀의 프로그램된 상태는 프로그래밍 처리 중에 전술한 바대로 도달한 프로그래밍 레벨을 확인하기 위하여 셀의 메모리 상태를 독출함으로써 반복적으로 검사된다. 프로그래밍은 목표 메모리 상태에 도달할 때-셀을 독출함으로써 나타남-까지 계속된다.
독출 에러 가능성을 최소화하기 위하여, 다-비트 EANVM 셀의 프로그래밍 레벨은 기순 신호 레벨 또는 목표 메모리 상태를 구분하는 레벨에 관하여 마진(margin)을 두고 설정되어야 한다. 프로그래밍 마진은 독출 에러를 막을 수 있기에 충분해야 하는데, 상기 독출 에러는 온도, 시스템 전압 또는 단순한 시간의 경과 등의 상태의 변화에 따른 셀의 동작 특성의 변화에 기인하여 발생할 수 있다. 더욱 구체적으로, 셀이 메모리 상태 경계와 너무 근접하게 프로그램되면, 동작 특성의 미소한 변화도 상태 경계 레벨에 대하여 셀 신호 레벨을 이동시킬 수 있어 셀에 대한 후속의 독출에 있어서 에러를 초래한다.
프로그래밍 마진을 두는 것은 셀당 단일 비트 메모리 장치에서는 특별히 문제될 것이 없는데, 이는 상기 장치는 오직 두 개의 메모리 상태만 있고 따라서 중간 메모리 상태가 없기 때문이다. 셀을 오버프로그램하여 목표 상태를 오버슈트하는 것이 불가능하므로, 셀은 두 메모리 상태를 경계 짖는 기준 레벨로부터 셀 신호 레벨을 설정하도록 가능한 한 단순히 프로그램될 것이다.
대조적으로, 셀당 다-비트의 장치에서는 하나 이상의 중간 메모리 상태로 인하여 프로그램 마지닝이 중요한 관심사인데, 중간 메모리 상태는 두 경계 레벨로부터 적절히 분리되는 것, 즉 상위 상태 및 하위 상태 모두와의 중간 메모리 상태의 경계를 짖는 것이 요구되기 때문이다. 상기 두 레벨 중의 하나에라도 너무 근접하게 셀이 프로그램되면 독출 에러를 초래할 수 있다. 또한, 오버프로그래밍 및 언더프로그래밍은 표적 중간 상태를 오버슈팅 및 언터슈팅하는 것을 막기 위해서 피해야 한다.
종래의 프로그램 마지닝 기술은, 프로그래밍의 목적으로, 셀 신호 레벨의 이동이나 정상 메모리 독출 중의 상기 신호 레벨 값에 대한 기준 신호 레벨의 이동을 포함한다. 두 경우의 효과는, 주어진 셀 프로그래밍 양에 대하여, 셀이 프로그래밍 중에는 정상 판독 동작 중에서와는 다르게 판독할 수 있다는 것이다. 상기 차이는 셀 신호 또는 기준 신호의 이동 량에 상응하며 프로그래밍 마진을 제공한다. 이러한 기술의 예는 Mehrotra 등에게 허여된 미국 특허 제5,172,338호 및 Beliker 등의 ″플로팅 게이트 메모리 셀을 이용한 4 상태 EEPROM(A Four-State EEPROM Using Floating-Gate Memory Cells″, IEEE Journal of Solid State Circuits, Vol. SC-22, No 3, June 1987, pp. 460-463)에 개시되어 있다.
다른 마지닝 기술은 상태-구분 기준 레벨인 중간 레벨을 갖는 추가의 기준 신호의 제공을 수반한다. 중간 기준 레벨은 상태-구분 레벨과 결합하여 프로그램 마진 범위를 정의한다. 셀이 상태 구분 신호로 비교함으로써 나타나는 목표 메모리 상태에 도달한 후, 프로그래밍은 프로그래밍 마진을 제공하기 위한 셀 신호와 하나 이상의 중간 기준 신호와의 추가의 비교에 기초하여 계속 진행된다. 이 기술의 예는 Devin에게 허여된 미국 특허 제4,964,079호에 개시되어 있다.
전술한 셀당 다-비트 EANVM 장치의 프로그래밍 방식에서, 프로그래밍 속도(셀이 목표 상태로 도달하기 위한 총 시간)는 프로그래밍 처리 중의 메모리 셀의 반복적 독출로 인하여 실질적으로 제한된다. 또한, 전술한 프로그램 마지닝 기술은 전체 회로 설계에 상당한 복잡성을 야기하는데, 이는 셀 신호 레벨 또는 상태-구분 기준 신호 레벨의 이동의 필요 또는 상태-구분 기순 신호 레벨과 결합하여 프로그램 마진 범위를 설정하기 위한 중간 기준 레벨의 제공에 기인한다. 더욱이, 전술한 마지닝 기술은 셀의 동작 특성의 변화에 걸친 최적 프로그래밍 마진을 보장하지 못하는데, 이는 이들 기술이 동작 특성에 영향을 주는 조건의 변경에 따른 상기 변화를 정확하게 추종하지 못하기 때문이다.
본 발명은 비휘발성 메모리 장치에 관한 것으로서, 더욱 구체적으로는 다-비트(multi-bit) 전기적 변경 가능 비휘발성 메모리(electrically alterable non-volatile memory; EANVM) 셀용 메모리 상태 구분(demarcation) 및 프로그램 참조 신호 발생의 신 개념에 기초한 장치 및 방법에 관한 것이다.
도 1은 비휘발성 플로팅 게이트 메모리 셀의 일반적 개략도.
도 2는 종래의 단일-비트 메모리 시스템의 블록도.
도 3은 종래의 셀당 단일-비트 EANVM 시스템의 전압 임계치를 도시한 것으로서 소거된 ″1″ 상태로부터 프로그램된 ″0″ 상태로 프로그램되는 경우의 타이밍도.
도 4는 종래의 셀당 단일-비트 EANVM 시스템의 판독 동작 중의 비트 라인 전압을 도시한 것으로서 프로그램된 상태 및 소거된 상태 모두에 대한 전압 신호를 나타내는 타이밍도.
도 5는 셀당 다-비트 EANVM 시스템에 구현된 M x n 메모리 어레이의 블록도.
도 6은 다-비트 EANVM 셀의 판독용 회로의 블록도.
도 7은 (0,0), (1,0), (0,1) 및 (1,1)의 4개의 가능한 상태 중의 하나로 프로그램되는 셀당 2-비트 EANVM에 대한 판독 사이클 중의 시간의 함수로서의 비트 라인 전압을 나타낸 도면.
도 8은 프로그램/확인(verify) 및 판독 회로를 결합한 셀당 다-비트 시스템의 블록도.
도 9는 완전히 소거된 (1,1) 상태로부터 다른 3개의 가능한 상태로 프로그램되는 2-비트 EANVM 셀의 전압 임계치에 대한 타이밍도.
도 10은 완전히 프로그램된 (0,0) 상태로부터 3개의 가능한 상태로 소거되는 2-비트 EANVM 셀의 전압 임계치에 대한 타이밍도.
도 11은 고정 폭의 프로그램 펄스를 이용하는 프로그램/확인 사이클 중에 2-비트 EANVM 셀의 전압 임계치를 나타낸 타이밍도.
도 12는 고정 폭의 프로그램 펄스를 이용하는 프로그램/확인 사이클 중에 2-비트 EANVM 셀의 비트 라인 전압을 나타낸 타이밍도.
도 13은 가변 폭의 프로그램 펄스를 이용하는 프로그램/확인 사이클 중에 2-비트 EANVM 셀의 전압 임계치를 나타낸 타이밍도.
도 14는 고정 폭의 프로그램 펄스를 이용하는 프로그램/확인 사이클 중에 2-비트 EANVM 셀의 비트 라인 전압을 나타낸 타이밍도.
도 15는 본 발명에 따라 셀당 2-비트 EANVM의 메모리 상태를 구분하기 위한 판독 기준 전압을 생성하는 회로의 단순화 도면.
도 16은 도 15에 도시된 회로를 이용하는 메모리 시스템의 판독과 프로그래밍 기준 전압 사이의 관계를 나타낸 도면.
도 17은 도 15에 도시된 회로의 변경을 나타낸 도면.
도 18은 판독 기준 전압을 생성하는 다른 회로를 도시한 도면.
도 19는 도 16에 도시된 회로가 어떻게 셀당 2-비트 EANVM 어레이에 적용될 수 있는지를 나타내는 더욱 일반화된 도면.
도 20은 본 발명에 따라 프로그래밍 기준 전압을 생성하는 회로의 단순화 도면으로서, 상기 회로는 프로그래밍 기준 전압으로부터 선택하기 위한 확인 기준 선택 회로(verify reference select circuit)와 결합된 것이 나타난 도면.
도 21a 내지 도 21d는 4개의 가능한 메모리 상태의 각각에 대한 프로그래밍 기준 신호에 따라 프로그램된 2-비트 EANVM 셀의 독출 중의 비트 라인 전압의 타이밍도.
도 22는 본 발명에 따르는 판독 및 프로그래밍 기준 전압 모두를 생성하는 결합된 회로를 도시한 단순화 도면.
도 23은 도 22와 유사하지만 기준 셀이 ROM 셀의 형태인 도면.
본 출원의 기초가 되는 선행 출원은 셀당 다-비트 EANVM 프로그래밍에 대한 완전히 다른 방식을 제시하며, 이하에서 이 방식을 설명한다. 본 방식에 따르면, 프로그래밍 제어 체계는 메모리 셀의 프로그램을 위하여 목표 메모리 상태에 대응하는 프로그램 기준 신호를 이용하고, 프로그래밍 중에 셀의 메모리 상태를 독출하지 않는다.
본 출원을 통하여 청구하는 본 발명은 메모리 상태 구분 및 프로그래밍 기준 신호의 발생에 대한, 전술한 방식에 비하여 대단히 많은 이점을 갖고 적용될 수 있는 새로운 개념에 기초한다. 제1 개념에 따르면, 복수의 프로그래밍 기준 신호(또는 실질적으로 이에 대응하도록 설정된 신호)가 상태-구분 기준 신호를 생성하기 위하여 이용된다. 이것은 각 프로그래밍 기준 신호(또는 대응하게 설정된 신호)가 대응하는 메모리 상태에 고유한 레벨을 갖는 방식으로 수행된다. 아래의 설명에 의하여 더욱 완전히 알 수 있듯이, 본 개념은 다-비트 EANVM 셀을 프로그래밍 동작 중에 셀의 메모리 상태를 독출함이 없이 프로그램할 수 있으며, 동시에 전술한 종래의 마지닝 기술과 연관된 복잡성 없이 효율적인 프로그램 마지닝을 제공한다.
본 발명의 폭 넓은 특징 중의 하나에 따라, 본 발명은 두개 이상의 메모리 상태를 갖는 EANVM 셀의 메모리 상태를 구분하는 장치를 제공한다. 상기 장치는 셀의 메모리 상태에 대응하는 복수의 신호를 생성하는 기준 신호 발생 회로를 포함하는데, 상기 각 신호는 자신이 대응하는 메모리 상태에 대해 고유한 레벨을 갖으며, 대응하는 메모리 상태에 대한 셀 프로그래밍을 제어하기 위한 프로그래밍 기준 레벨과 실질적으로 같다. 기준 신호 발생 회로는 복수의 신호를 이용하여 셀의 메모리 상태의 경계를 구성하는 레벨을 갖는 기준 신호를 생성한다.
또한, 본 발명은 프로그램 가능 다-레벨 메모리 장치를 제공하는데, 상기 장치는 둘이 상의 메모리 상태를 갖는 EANVM 셀, EANVM 셀 프로그램용 프로그래밍 회로 및 전술한 기준 신호 발생 회로를 포함한다.
본 발명의 폭 넓은 특징 중의 다른 하나에 따라, 본 발명은 둘 이상의 메모리 상태를 갖는 EANVM 셀의 메모리 상태를 구분하는 장치를 제공하는데, 상기 장치는 셀의 메모리 상태의 경계를 구성하는 레벨을 갖는 기준 신호를 생성하는 기준 신호 발생 회로를 포함한다. 기준 신호는 셀의 프로그래밍 제어를 위한 프로그래밍 기준 레벨과 실질적으로 상응하게 설정된 복수의 신호 레벨에 따라 발생하고, 각각의 상기 프로그래밍 기준 레벨은 셀의 상이한 메모리 상태에 대하여 고유하다.
또한, 본 발명은 프로그램 가능 다-레벨 메모리 장치를 제공하는데, 상기 장치는 둘 이상의 메모리 상태를 갖는 EANVM 셀, 셀 프로그래밍을 위한 프로그래밍 회로 및 전술한 기준 신호 발생 회로를 포함한다.
본 발명의 양호한 실시예에서, 상태-결합된(상태와 밀접히 연관된) 기준 신호를 생성하기 위한 복수의 신호는 동작 특성에 영향을 주는 조건의 변화에 따른 EANVM 셀의 동작 특성 변화를 실질적으로 추종하는 기준 셀에 의해 생성된 것들이다. 기준 셀은 실질적으로 EANVM 셀과 동일한 구성을 가질 수 있으며, 동일한 공정에 의해, EANVM 셀과 동일한 집적 회로의 요소로서 EANVM 셀과 동시에 제조될 수 있다. 따라서, 상태-결합된 기준 신호를 생성하는 데 이용되는 신호는 매우 높은 정확도로 EANVM 셀의 동작 특성의 변화를 추종할 수 있다. 이로 인하여 EANVM 셀의 동작 특성의 변화에 걸쳐 최적의 프로그래밍 마진을 유지하는 것이 가능해진다.
본 발명의 또 다른 신규한 개념은 프로그래밍 기준 신호의 생성에 관계되고, 특히 이 목적으로 기준 셀을 이용하는 것에 관한 것이다. 전술한 제1 개념과 결합하여 적용될 수 있는(그러나 꼭 결합하여 적용될 필요는 없음) 본 개념에 따라, 프로그래밍 기준 신호는 대응하는 기준 셀에 의하여 생성되는데, 상기 셀은 동작 특성에 영향을 주는 조건의 변화에 따른 EANVM 셀의 동작 특성 변화를 추종한다. 이것은 셀 신호 레벨과 프로그래밍 기준 신호 레벨 사이의 안정한 관계를 보장하고 더 나은 프로그래밍 일관성을 유도한다.
따라서, 본 발명의 폭 넓은 특징 중의 또 다른 하나에 따라, 본 발명은 둘 이상의 상태를 갖는 EANVM 셀, 프로그래밍 기준 신호 발생 회로 및 프로그래밍 회로를 포함하는 프로그램 가능 다-레벨 메모리 장치를 제공한다. 프로그램 기준 신호 발생 회로는 동작 특성의 변화에 영향을 주는 조건의 변화에 따른 EANVM 셀의 동작 특성의 변화를 실질적으로 추종하는 복수의 기준 셀을 포함한다. 기준 셀은 각 메모리 상태에 대응하는 기준 셀을 포함하며, 각 기준 셀은 프로그래밍 기준 신호 발생 회로가 대응하는 메모리 상태에 고유한 레벨을 갖는 프로그래밍 기준 신호를 생성하도록 프로그램된다. 프로그래밍 회로는 각 프로그래밍 기준 셀의 레벨에 따라 EANVM 셀을 선택적으로 프로그램한다.
본 발명의 또 다른 특징은 전술한 원리에 기초하여 다-레벨 EANVM 셀의 메모리 상태를 구분하는 방법에 관한 것이다.
본 발명의 다양한 양상, 특징 및 이점과 본 발명의 원리는 첨부한 도면을 참조한 이하의 설명에 의하여 더욱 자세하게 이해될 수 있다.
본 발명은 첨부 도면에 도시된 몇 개의 양호한 실시예에 관련하여 상세하게 실명된다. 물론, 예시된 실시예는 단지 예에 지나지 않으며 본 발명의 범위는 특허청구범위에 정의된 대로 본 명세서에 기재된 기본 원리에 입각하여 구현된 넓은 범위의 수정, 변경 및 등가물을 포함한다.
일반적으로, 본 명세서에 기재된 본 발명은 복수의 비트 정보가 효율적이고 신뢰성 있게 EANVM에로의 저장되고 EANVM로부터의 판독되는 것을 허용한다. 본 발명의 양호한 실시예에서, 플로팅 게이트 FET의 채널의 도전율의 전기적 변화 범위가 Kn도전율 범위에 속하는데, ″K″는 채택된 수체계의 기수를 나타내고(예컨대, 이진수에서 K=2임), n은 셀당 저장되는 비트의 수를 나타낸다(n ≥2). 도전율 범위는 도전율 범위의 경계에 상응하는 기준 신호 레벨에 기초하여 감지되고 인코드되어 메모리 셀을 판독한다. 플로팅 게이트 FET 도전율은 프로그래밍 하드웨어 및 알고리즘을 이용하여 전기적으로 변경될 수 있는데, 상기 하드웨어 및 알고리즘은 요구되는 도전율 레벨에 도달할 때까지 플로팅 게이트에 점증적으로 전자를 저장하는 프로그램/확인 제어 사이클 중에 EANVM 메모리 장치로 적절한 신호를 공급한다. 설명의 목적으로, 본 명세서에서 설명되는 시스템은 메모리 셀당 2-비트를 저장하는 이진 시스템으로 가정한다.
1. 종래의 단일-비트 EANVM 장치
본 발명을 상세하게 고려하기 전에, 전반적으로 보기 위하여, 종래의 셀당 단일-비트 EANVM 장치에 대해 고려하는 것이 적절하다.
도 1은 비휘발성 플로팅 게이트 FET 메모리 셀(10)의 일반적인 개략도이다.
FET 메모리 셀(10)은 판독을 위해 메모리 셀을 선택하거나 프로그래밍 처리 플로팅 게이트(14)로 전자를 주입케하는 제어 게이트(12)를 포함한다. 플로팅 게이트(14)는 무한정으로 전자를 저장할 수 있는 전기적으로 절연된 구조이다. FET의 드레인 영역(16)은 채널 영역(19)에 의해 소스 영역(18)과 결합된다. 플로팅 게이트(14)상에 전자의 존재 또는 결핍은 메모리 셀(10)의 전압 임계치를 변경시키고, 그 결과로서 채널 영역의 도전율을 변경시킨다. 플로팅 게이트(14)가 완전히 소거되고 제어 게이트(12)가 선택되면, 채널 영역(19)은 완전히 ″온″ 상태, 즉 고 도전율 상태가 된다. 플로팅 게이트(14)가 완전히 프로그램되면, 채널 영역은 완전히 ″오프″ 상태, 즉 저 도전율 상태가 된다.
도 2는 종래의 단일-비트 EANVM 메모리 시스템(30)의 블록도이다. 메모리 시스템(30)은 EANVM 셀(FET)(32)의 단일 비트 정보를 저장한다. 셀(32)은 도 1의 FET(10)와 동일한 구성을 가지며, 로우(row) 선택 신호, 즉 워드 선택 신호가 제어 게이트 단자(34)로 공급될 때 판독 또는 기록을 위하여 선택된다. 셀(32)에 대한 소스 단자(36)는 기준 접지 전위에 연결된다. 드레인 단자(38)는 풀업 장치(저항)(39)를 통하여 단자(40)에서 전압(Vpull-up)에 연결된다. 단자(38)는 셀(32)의 출력 단자로 기능한다. 셀(32)이 ″0″ 비트를 저장할 때, FET의 채널은 저 도전율, 즉 고 임피던스 상태이고, 따라서 단자(38)의 전압은 단자(40)의 전압 레벨(Vpull-up)까지 풀업된다. 셀(32)이 ″1″ 비트를 저장할 때, FET의 채널은 고 도전율 상태, 즉 저 임피던스 상태이고, 따라서 단자(38)의 전압은 단자(36)의 접지 전위까지 풀다운된다.
셀(32)에 저장되는 단일 비트의 값을 판독하기 위하여, 센스 증폭기(42)가 단자(38)의 전압을 단자(43)의 기준 전압(Ref)과 비교한다. EANVM 셀(32)에 ″0″이 저장되면, 셀은 저 도전율 상태로 되고, 그 결과로서 단자(38)의 전압은 단자(43)의 기준 전압보다 높게된다. 센스 증폭기(42)의 출력 단자(44)는 저전압 상태로 될 것이고, 출력 버퍼(46)를 통해 단자(48)로 전송된 다음 논리적 ″0″으로서 입력/출력 단자(50)에 결합된다. EANVM 셀(32)에 ″1″이 저장되면, 셀은 고 도전율 상태로 되고, 그 결과로서 단자(38)의 전압은 단자(43)의 기준 전압보다 낮게된다. 센스 증폭기(42)의 출력 단자(44)는 고전압 상태로 될 것이고, 논리적 ″1″로서 입력/출력 단자(50)에 전송된다.
셀(32)에 정보 비트의 값을 기록하기 위하여, 셀(32)은 초기에는 논리적 ″1″에 대응하는 소거된 상태, 즉 완전히 ″온″ 상태로 가정한다. 입력/출력 단자(50)는 입력 래치/버퍼(52)의 입력 단자에 연결된다. 입력 래치/버퍼(52)의 출력 단자는 프로그램 전압 스위치(56)의 인에이블/디스에이블 단자(54)에 연결된다. 프로그램 전압 스위치(56)는 단자(38)에 연결된 신호 라인(58)의 비트-라인 프로그램 전압을 제공한다. 프로그램 전압 스위치(56)의 다른 출력은 신호 라인(62)의 워드 라인 프로그램 전압으로서, EANVM 셀(32)의 제어 게이트 단자(34)에 연결된다. 논리적 ″0″이 입력 래치/버퍼(52)의 출력으로부터 프로그램 전압 스위치(56)의 단자(54)에 나타나고 프로그램 전압 스위치(56)가 프로그램 펄스 발생기(66)로부터의 신호 라인상의 프로그램 펄스 및 PGM/Write(Program/Write) 신호에 의해 동작되면, 프로그램 전압 스위치(56)는 프로그램 전압(Vpp)(통상적으로 12V)을 단자(68)로부터 신호 라인(62)을 통해 EANVM 셀(32)의 제어 게이트 단자(34)로 제공한다. 또한, 프로그램 전압 스위치(56)는 EANVM 셀(32)의 드레인을 Vpp보다 낮은 전압(통상적으로 8 내지 9V)에 바이어스한다. 상기 조건에서, 전자는 플로팅 열전자 주입(hot electron injection)으로 알려진 현상에 의해 게이트로 주입된다. 이 프로그래밍 절차는 EANVM 셀의 전압 임계치를 올리고, 이로 인해 셀의 소스-드레인 임피던스가 증가한다. 이것은 FET 메모리 셀(32)이 효과적으로 턴 오프(″0″ 상태에 대응함)될 때까지 계속된다. 입력 래치/버퍼(52)의 출력으로부터 단자(54)에 ″1″이 나타나고 PGM/Write 신호가 인에이블되면, 신호 라인(58)은 낮게되고 프로그래밍이 금지되어 ″1″, 즉 소거된 상태가 유지된다.
도 3은 메모리 셀이 완전히 소거된 ″1″ 상태에서 완전히 프로그램된 ″0″ 상태로 프로그램될 대, 워드 라인 및 비트 라인 프로그래밍 전압의 제어 하에 EANVM 셀(32)의 전압 임계치의 변화를 나타내는 타이밍 도이다. 단순화하기 위하여, PGM/Write 신호에 의해 제어되는 워드 라인 및 비트 라인 프로그래밍 전압이 단일 펄스로 도시된다. PGM/Write 펄스의 존속 기간 동안, 비트 및 워드 라인 프로그램 전압은 각각 비트 라인 단자(38)를 통해 메모리 셀(32)의 드레인 및 메모리 셀(32)의 제어 게이트 단자(34)를 통해 제어 게이트로 공급된다. 플로팅 게이트로 전자가 주입될 때, 메모리 셀의 전압 임계치가 증가하기 시작한다. 전압 임계치가 수평 점선으로 표시되는 특정 임계치 이상으로 증가하면, 메모리 셀(32)은 ″0″ 상태로 프로그램된다.
플로팅 게이트에 전자를 위치시키기 위해서 열전자 주입법 대신에 포울러-노르다임(Fowler-Nordheim) 터널링이 사용될 수 있다. 본 명세서에 기재된 다-비트 EANVM 장치는 여하한 메모리 셀 프로그래밍 기술과 함께 기능한다. 여하한 프로그램 유형을 위한 종래의 프로그래밍 알고리즘 및 회로는 가능한 한 많은 마진을 가능한 한 짧은 시간에 단일-비트 셀에 프로그램하도록 설계되었다. 단일-비트 메모리 셀에 대하여, 마진은 프로그램된 셀이 자신의 저장된 값을 시간이 경과하더라도 유지하는 것을 보장하는 데 필요한 추가의 전압 임계치로 정의된다.
도 4는 메모리 판독 동작 중에 시간의 함수로서 단자(38)에서의 비트 라인 전압을 나타낸 도면이다. 이 예에서, 시간(t1) 이전에 비트 라인은 Vpull-up 조건으로 충전된다. 비트 라인은 시간(t1) 이전에 임의의 다른 전압에서 시작될 수도 있음을 유의하라. 시간(t1)에서, EANVM 셀(32)이 선택되고, 셀(32)이 소거된 상태, 즉 ″1″ 상태이면, 셀(32)은 접지로 저 임피던스 경로를 제공한다. 그 결과, 비트 라인은 도 2의 단자(36)에서 제공되는 접지 준위 근처로 풀다운된다. EANVM 셀(32)이 ″0″ 상태, 즉 완전히 프로그램된 상태이면, 비트 라인 전압은 시간(t1) 이후에도 Vpull-up상태로 유지된다. 비트-라인 단자(38)의 전압 및 단자(43)의 기준 전압(Ref)은 센스 증폭기(42)에서 비교되고, 센스 증폭기의 버퍼된 출력은 입력/출력 단자(50)를 구동한다. 기준 전압이 비트 라인 전압보다 클 경우, 입력/출력 단자(50)의 출력은 논리적 ″1″이다. 기준 전압이 비트 라인 전압보다 작을 경우, 입력/출력 단자(50)의 출력은 논리적 ″0″이다.
2. 다-비트 EANVM 시스템용 메모리 어레이
도5는 본 발명에 따르는 셀당 다-비트 EANVM 시스템(100)의 블록도로서, 상기 시스템은 M x N의 EANVM 셀 어레이를 포함한다. 셀은 플로팅 게이트 FET 셀(102)로서 도시되고, 도 1에 관련하여 기술한 것과 동일한 구성을 갖는다. 시스템의 일반적 배치는 종래의 셀당 단일-비트 메모리 장치에 이용된 것과 유사한데, 세부적으로는 셀당 다-비트 구현에 관련하여 매우 많은 차이가 있음이 명백해질 것이다.
도 5의 각 셀(102)은 배열의 로우 및 컬럼에 속하고, 접지 기준 전위에 접속된 소스와 대응하는 컬럼 비트 라인(106)에 접속된 드레인을 구비한다. 컬럼 비트 라인은 집합적으로 블록(105)으로 표시된 대응하는 풀업 장치에 연결된다. 셀의 로우의 모든 제어 게이트는 대응하는 로우 선택 라인, 즉 워드 라인(104)에 연결된다. 로우는 로우 선택 회로(108)에 의해, 컬럼은 컬럼 선택 회로(110)에 의해 일반적 방식으로 선택된다. 로우 및 컬럼 어드레스 신호는 대응하는 어드레스 버스(103A, 103B)로 공급된다. 센스 증폭기(112)가 어레이의 각 컬럼에 배치된다. 디코드/인코드 회로(114) 및 n-비트 입력/출력 래치/버퍼(116)도 배치된다(셀당 2-비트 시스템에서는 n=2). PGM/Write 신호는 입력 단자(118)에 공급되어 모드 제어 회로(120) 및 타이밍 회로(122)를 시동시킨다.
본 셀당 다-비트 시스템(100)의 셀당 단일-비트 시스템에 비한 중요한 이점은 메모리 집적도가 n(n은 개개의 다-비트 메모리 셀에 저장되는 비트의 수)배만큼 증가한다는 것이다.
3. 다-비트 메모리 셀용 기본 판독 모드/회로
도 6은 다-비트 플로팅 게이트 메모리 셀(102)의 상태를 판독하기 위한 이진 시스템(150)을 도시한 도면이다. 이 예에서, 셀당 비트의 수(n)는 2라도 가정하면, 메모리 셀의 (0,0), (0,1), (1,0), (1,1)의 가능한 4개 상태 중에서 하나가 틀림없이 검출되어야 한다. 프로그램된 상태를 검출하기 위하여 4-레벨 센스 증폭기(152)를 배치한다. 상기 증폭기는 3개의 센스 증폭기(154, 156, 158)를 포함하는데, 각 센스 증폭기는 메모리 셀(102)의 출력 단자(138)에 연결된 부(negative)입력 단자를 구비한다. 센스 증폭기(154)는 자신의 정(positive)입력 단자에 연결된 기준 전압(Ref3)을 갖고, 센스 증폭기(156)는 자신의 정입력 단자에 연결된 기준 전압(Ref2)을 갖고, 센스 증폭기(156)는 자신의 정입력 단자에 연결된 기준 전압(Ref1)을 갖는다. 상기 기준 전압은 셀(102)의 4개의 상태를 구분하고 Vpull-up 〉 Ref3 〉 Ref2 〉 Ref1의 관계를 충족하도록 설정된다(상기 기준 전압을 생성하는 양호한 기술은 후술함). 3개의 센스 증폭기의 각각의 출력 신호(S3, S2, S1)는 인코드 논리 회로(160)를 구동하는데, 상기 회로는 감지된 신호(S3, S2, S1)를 적절한 2-비트 데이터 형식으로 인코드한다. 비트 0이 입력/출력 단자(162)에서 제공되고, 비트 1이 입력/출력 단자(164)에서 제공된다. 인코드 논리 회로(160)의 진리표는 다음과 같다.
S3 | S2 | S1 | I/O 1 | I/O 0 | 상태 |
L | L | L | 0 | 0 | (0,0) |
H | L | L | 1 | 0 | (1,0) |
H | H | L | 0 | 1 | (0,1) |
H | H | H | 1 | 1 | (1,1) |
다-비트 메모리 셀(102)의 판독 동작 중에, 센스 증폭기(154, 156, 158)의 각각의 출력 신호(S3, S2, S1)의 레벨은 판독 동작 중에 메모리 셀이 설정되는 도전율 값으로 결정된다(후술함). 완전히 소거되면, EANVM 셀(102)은 자신의 최저 임계 전압 상태, 즉 최고 도전율 상태로 된다. 결과적으로, 모든 기준 전압은 단자(138)의 비트 라인 전압보다 높게되어 (1,1) 상태를 나타낸다. 완전히 프로그램되면, EANVM 셀(102)은 최고 임계 전압 상태, 즉 최저 도전율 상태로 된다. 결과적으로, 모든 기준 전압은 단자(138)의 비트 라인 전압보다 낮게되어 (0,0) 상태를 나타낸다. 중간 임계 상태는 논리 회로(160)에 대한 표1의 진리표에 도시된 바와 같다.
도 7은 메모리 셀(102)의 판독 사이클 중에 단자(138)에서의 비트 라인 전압을 시간의 함수로서 나타낸다. 설명의 목적으로, 메모리 셀의 4개의 가능한 프로그램된 상태에 대응하는 각각의 4개의 가능한 전압 신호가 도시된다. 판독 사이클 중에, EANVM 셀의 실제 프로그램된 상태에 대응하는 단 하나의 신호가 발생한다. 예를 들어, EANVM 셀(102)이 (1,0) 상태로 프로그램됐다고 가정한다. 시간(t1) 전에, EANVM 셀(102)이 아직 선택되거나 시동되지 않았으므로, 비트 라인(106)은 Vpull-up으로 풀업된다. 시간(t1)에서 EANVM 셀이 표준 메모리 어드레스 디코딩 기술에 의하여 선택된다. EANVM 셀은 플로팅 게이트를 충전함으로써 특정 도전율 레벨로 프로그램되었기 때문에, 비트 라인은 셀이 특정 도전율 레벨에서 싱크(sink)할 수 있는 전류량에 대응하는 특정 전압 레벨로 풀다운된다. 시간(t2)에서 상기 점에 도달하면, 비트 라인 전압은 기준 전압(Ref3)과 기준 전압(Ref2) 사이의 전압 레벨 (Vref3)에서 안정화된다. EANVM 셀(102)이 선택 해제되면, 비트 라인 전압은 자신의 풀업된 상태로 복귀한다. 이와 유사하게, 비트-라인 전압은 (0,1) 상태에 대해 Vref2가 되고, (1,1) 상태에 대해 0 V가 된다.
4. 다-비트 EANVM 셀용 프로그램 및 판독 회로
도 8은 메모리 셀(102)을 프로그램하고 판독하는데 이용되는 회로의 블록도이다. 비록 설명의 목적으로 셀당 2-비트 이진 시스템을 도시하였으나, 본 발명의 원리는 EANVM 셀이 둘 이상의 상태를 갖는 어떠한 시스템에도 유사하게 적용될 수 있다는 것은 자명하다. 예를 들어, 이진 시스템이 아닌 경우, 메모리 상태는 비-이진수 체계의 3 이상의 복수의 상태가 될 수 있다.
시스템(200)은 비트 라인 출력 단자(138)를 구비한 메모리 셀(102)를 포함한다. 동작의 판독 모드를 위하여, 기준 전압(Ref1, Ref2, Ref3)을 공급받는 4-레벨 센스 증폭기(152)와 인코더(160)가 배치된다. 판독 데이터는 비트 0에서 입력/출력 단자(162), 비트 1에서 입력/출력 단자(164)로 공급된다.
동작의 기록 모드를 위하여, 확인 기준 선택 회로(222)가 아날로그 프로그래밍 전압 기준 레벨 신호(X)를 아날로그 비교기(202)의 한 입력 단자에 공급한다. 프로그래밍 기준 전압은 비트 라인(106)상의 비트 라인 전압이 가능한 한 빨리 목표 메모리 상태에 대응하는 프로그래밍 기준 전압 수준에 도달하도록 선택되고, EANVM 셀(102)은 목표 메모리 상태에 대응하는 올바른 임계치로 설정된다. 프로그래밍 기준 전압(Vref1, Vref2, Vref3, Vref4)은 Vref4 〉 Ref3 〉 Vref3 〉 Ref2 〉 Vref2 〉 Ref1 〉 Vref1의 관계가 되도록 설정된다. 임의의 중간 메모리 상태의 정상 판독 동작 중에, 비트 라인 전압은 메모리 내용의 판독 정확성을 보장하기 위하여 중간 상태를 구분하는 판독 기준 전압들 사이의 실질적인 중간이 될 것이다.
확인 기준 선택 회로(222)는 2-비트 입력 래치/버퍼 회로(224)로부터의 두개의 출력 비트에 의해 제어되는데, 상기 래치/버퍼 회로는 입력/출력 단자(162, 164)로부터의 2진 입력 비트를 수신한다. 아날로그 비교기(202)의 Y 신호 입력 단자는 다-레벨 메모리 셀(102)의 비트 라인 출력 단자(138)에 연결된다. 아날로그 비교기로부터의 출력 신호는 프로그램 전압 스위치(220)를 위한 인에이블/디스에이블 신호로서 신호 라인(204)에 공급된다.
프로그램 전압 스위치(220)로부터의 출력 신호 라인(206)은 EANVM 셀(102)의 제어 게이트로 워드 라인 프로그램 전압을 제공한다. 다른 출력 신호 라인(106)은 EANVM 셀(102)의 비트 라인 단자(138)로 비트 라인 프로그래밍 전압을 제공한다.
프로그램/확인 타이밍 회로(208)가 PGM/Write 단자(214)로부터 신호 라인(212)에 공급되는 PGM/Write 신호에 의해 인에이블된 후, 타이밍 회로(208)는 일련의 프로그램/확인 타이밍 펄스를 신호 라인(210)을 통해 프로그램 전압 스위치(220)로 공급한다. 펄스 폭은 프로그램밍 처리를 제어하도록 설정되어 EANVM 셀(102)의 전압 임계치가 EANVM 셀의 플로팅 게이트로의 전하 주입의 제어함으로써 점증적으로 변경된다. 각 프로그래밍 사이클은 전압 임계치를 변경시키고, 그 결과로서 메모리 셀(102)의 도전율이 변한다. 신호 라인(210)이 ″고″로 되어 나타나듯이 각 내부 프로그램 사이클이 완료된 후, 프로그램 전압 스위치(220)에 의해 공급된 프로그램 전압이 제거되고, 확인 사이클이 개시된다. 그러면, 메모리 셀(102)의 전압 임계치는 비교기(202)를 이용하여 단자(138)의 비트 라인 전압과 확인 기준 선택 회로(222)로부터의 선택된 프로그래밍 기준 전압을 비교함으로써 결정된다. 비트 라인 전압이 확인 기준 선택 회로(222)에 의해 공급되는 프로그램 기준 전압의 레벨에 도달하면, 비교기로부터의 라인(204)상의 출력 신호는 프로그램 전압 스위치(220)를 디스에이블시키고, 프로그래밍 사이클을 종료한다.
본 발명의 본 실시예에서, 판독 동작 중에, 현재 메몰 셀의 아날로그 내용을 메모리 셀(102)에 프로그램될 아날로그 정보와 비교하는 것이 아날로그 비교기(202)에 의해 수행된다. 확인 기준 선택 회로(222)의 아날로그 출력 전압(X)은 2-비트 입력 래치/버퍼(224)의 출력을 디코딩함으로써 결정된다. 아날로그 비교기(202)로의 입력 신호(Y)는 비트 라인 단자(138)로부터 직접 얻어진다. 4-레벨 센스/인코드 회로(152, 160) 및 확인 기준 선택 회로(222)는 도시된 바와 같이 완전히 독립적일 수 있다는 것을 유의하라. 대안으로서, 상기 양 회로는 공통 회로 소자를 교대로 공유하며 함께 결합될 수도 있다. 이것은 4-레벨 센스/인코드 회로(152, 160)가 동작의 판독 모드에 사용되는 반면에 확인 기준 선택 회로(222)가 동작의 기록/확인 모드에만 사용되기 때문에 가능하다.
5. 다-비트 EANVM 셀용 기본 기록 모드
기록 모드에서, 이진 셀당 다-비트 EANVM 시스템은 2n의 고유하고 상이한 임계 레벨(n은 셀당 비트수)을 제공하도록 메모리 셀을 전기적으로 프로그램할 수 있여야만 한다. 셀당 2-비트 구현에서, 설이 소거된 (1,1) 상태에서 시작하는 것으로 가정하면, 3개의 소거되지 않은 상태에 대응하는 3개의 상이한 임계치로 프로그램할 필요만 있다. 그러한 제1 임계치는, 판독 모드에서, 비트 라인 전압이 Ref2와 Ref3 사이로 떨어지도록 결정된다. 제2 임계치는, 판독 모드에서, 비트 라인 전압이 Ref2와 Ref3 사이로 떨어지도록 결정된다. 제3 임계치는, 판독 모드에서, 비트 라인 전압이 Ref3보다 크도록 결정된다.
도9는 플로팅 게이트가 소거된 (1,1) 임계 상태에서 3개의 가능한 상태로 충전(단순화를 위하여 충전이 연속적인 것처럼 도시됨)될 때, 4-레벨, 즉 2-비트 EANVM 셀의 전압 임계치의 변화를 도시한 것이다. 도 9의 전압(Vt1, Vt2, Vt3)은 판독 기준 레벨(Ref1, Ref2, Ref3)에 각각 대응하는 임계치이다. 플롯[(0,1), (1,0), (0,0)]은 각 상태(3개의 비소거 상태)에 대한 프로그래밍 임계치에 대응한다. 단 2개의 상태만 있던 종래의 단일-비트 메모리 셀에서는, 설계 목적은 도 3에 도시된 것처럼 셀의 프로그램된 전압 임계치가 가능한 한 높게되는 것을 보장하도록 플로팅 게이트에 충분한 전하를 공급하는 것이다. 셀당 단일-비트 시스템에서는 상위 임계치가 없기 때문에, 셀을 오버프로그래밍하더라도 메모리 셀에 저장될 데이터가 틀리지 않게 된다.
도 9에서 알 수 있듯이, 셀당 다-비트 시스템에서는, 메모리 셀은 전압 임계치가 특정 전압 임계 범위에 들 수 있는 점까지 충전되어야 한다. 예를 들어, 셀이 (1,0) 상태로 프로그램되면, 올바른 임계 범위는 임계 레벨(Vt2)보다 높고 임계 레벨(Vt3)보다 낮은 것으로 정의된다. 본 다-레벨 프로그래밍을 달성하기 위하여, 종래의 EANVM 회로를 도 8에 도시된 배열로 변경하였다. 예를 들어, 도 8의 비교기는 도시된 것처럼 아날로그인 것이 좋다. 그러나, 디지털 비교기가 사용될 수도 있다.
도 10은 플로팅 게이트가 (0,0) 상태로부터 소거된 때(단순화를 위하여 소거가 연속적인 것처럼 도시됨), 4-레벨, 즉 2-비트 EANVM 셀의 전압 임계치를 도시한 도면이다. EANVM 프로그래밍 동작 절차는 메모리 셀이 프로그램되기 전에 소거되도록 할 것이다. 상기 소거는 바이트, 블록 또는 칩 수준으로 수행될 수 있고 전기적, UV 또는 기타 수단으로 수행될 수 있다. 이러한 유형의 시스템에서, 셀은 프로그래밍 사이클을 개시하기 전에 (1,1) 상태로 완전히 소거된다. 시스템이 개별적 메모리 셀을 소거할 능력을 갖고 있으면, 프로그래밍 동작의 개시 저에 셀의 모든 그룹을 소거할 필요가 없다. 그러면, 플롯[(1,0), (0,1), (1,1)]으로 표시되는 전압 임계치 중의 적절한 하나로 셀을 프로그램할 필요가 있는 개별 메모리 셀 단위로 점차로 소거하는 것이 가능하다.
도 11은 전압 임계치 타이밍 도로서, 도 8에 도시된 시스템이 2-비트 EANVM 셀(102)을 소거된 (1,1) 상태로부터 (1,0) 상태로 고정 폭의 타이밍 펄스를 생성하는 타이밍 회로(208)를 이용하여 프로그램하는 방법을 나타낸다. 신호 라인(212)상의 PGM/Write 신호 저논리 레벨 상태가 타이밍 회로(208)를 인에이블시킨다. 시간(t1)에서 인에이블된 다음, 타이밍 회로(208)는 내부 고정 폭의 저-레벨 내부 PGM 타이밍 펄스를 신호 라인(210)을 통해 프로그램 전압 스위치(220)로 공급한다. 상기 펄스는 도 12를 참조하여 설명할 후속의 초기 확인 사이클의 출력이다. 내부 PGM 펄스의 저-상태의 기간 동안, 라인(106, 206)의 비트 라인 및 워드 라인 프로그램 전압 출력은 도 11에 도시된 그들 각각의 프로그래밍 전압 레벨로 상승된다. 상기 프로그래밍 처리 동안, 메모리 셀(102)의 플로팅 게이트로 전하가 추가된다. 타이밍 회로(208)로부터의 내부 PGM 타이밍 펄스는 고-레벨로 전환되고, 프로그래밍 전압이 제거되어 확인 사이클이 개시된다. 예를 들어, 확인 기준 전압(Vref3)이 비트 라인 전압과 비교된다. 내부적으로 제어되는 프로그램/확인 사이클은 단자(138)의 비트 라인 전압이 Vref3에 도달할 때까지 반복된다. 이 시점(t2)에서, EANVM 셀(102)은 (1,0) 상태로 프로그램되었음이 확인되고, 프로그래밍은 신호 라인(204)을 통해 프로그램 전압 스위치(220)로 디스에이블 신호를 공급하는 비교기(222)에 의해 중단된다.
도 12는 2-비트 EANVM 셀(102)이 완전히 소거된, 즉 완전히 ″온″ 상태 (1,1)에서 부분적으로 ″오프″ 상태 (1,0)로 고정 폭의 프로그램 펄스를 이용해서 프로그램된 때, EANVM 셀(102)의 비트 라인 전압을 도시한 도면이다. 외부에서 공급되는 PGM/Write 펄스가 시간(t1)에 공급되면, 프로그램/확인 타이밍 회로(208)는 메모리 셀(102)의 현 상태를 결정하기 위하여 우선 확인 사이클을 개시한다. 이것은, 비록 시간(t1) 전에, 비트 라인 전압이 임의의 전압으로 프리-셋되었더라도, 비트 라인 전압이, 본 예에서는 Vpull-up에서, 접지 상태로 풀되는 것에 의해 나타난다. 셀이 소거된 상태로 결정되면, 처음 프로그램 사이클이 개시된다. 이것은 비트 라인 전압이 Vprogram으로 풀업되는 것에 의해 표시된다. 제1 고정폭 프로그래밍 펄스가 종료되면, 확인 사이클이 개시된다. 이것은 비트 라인 전압이 접지 전위와 Ref1 사이의 중간 점으로 풀다운되는 것으로 표현된다. 각 후속 확인 사이클 중에, 비트 라인 전압은 점증적으로 증가하는 것이 관찰된다. 상기 프로그램/확인 사이클은 비트 라인 전압이 선택된 프로그래밍 기준 전압[본 경우에는 시간(t2)에서의 메모리 상태가 (1,0)인 것을 나타내는 Vref3임]에 도달할 때까지 계속된다.
도 13은 2-비트 EANVM 셀(102)이 가변폭 프로그래밍 펄스를 생성하는 타이밍 회로(208)를 이용하여 소거된 (1,1) 상태로부터 (1,0) 상태로 프로그램됨을 나타낸다. 본 실행을 위하여 내부 PGM 펄스는 도 11 및 도 12의 고정폭 실행보다 긴 저-상태로 시작한다. 저-상태 펄스 폭은 메모리 셀이 목표 전압 임계치에 도달할수록 점차 커진다. 상기 방법은 고정폭 방법보다 더욱 정확한 제어를 요구한다. 그러나, 프로그래밍 시간은 평균적으로 현격하게 감소한다.
도 14는 가변 길이 프로그램 펄스를 이용하여 완전한 ″온″ 상태(1,1)로부터 부분적 ″오프″상태(1,0)로 프로그램될 때, 셀(102)의 비트 라인 전압을 도시한 도면이다. 외부로부터 공급된 PGM/Write 펄스가 시간(t1)에서 활성화 상태의 저-레벨로 될 때, 프로그램/확인 타이밍 회로(208)는 처음 확인 사이클을 개시하여 메모리 셀(102)의 현 상태를 결정한다. 이것은 비록 시간(t1) 전에 비트 라인 전압이 임의의 전위로 프리셋되었더라도, 비트 라인 전압이, 본 예에서는 Vpull-up로부터,접지 상태(소거된 상태에 대응함)로 풀되는 것으로 나타난다. 셀이 소거된 상태로 결정되면, 처음 프로그램 사이클이 개시된다. 이것은 비트 라인 전압이 Vprogram으로 풀업되는 것으로 나타난다. 제1 가변 길이 프로그래밍 펄스가 종료되면, 또 다른 확인 사이클이 개시된다. 이것은 비트 라인 전압이 Ref1과 Ref2 사이의 중간 점에 위치하는 것으로 나타난다. 각각의 후속 확인 사이클 중에, 비트 라인 전압이 점증하는 것이 관찰된다. 상기 프로그램/확인 사이클은 비트 라인 전압이 시간(t2)에서 메모리 상태가 (1,0)임을 나타내는 선택된 프로그래밍 기준 전압에 도달할 때까지 계속된다.
전술한 바대로, 셀당 다-비트 EANVM에 대한 프로그래밍 처리는 프로그램/확인 사이클을 이용하여 점증적으로 셀을 프로그램한다. 상기 사이클의 시간은 타이밍 회로(208)에 의하여 결정된다. 시스템의 핵심 요소는 메모리 셀(102)의 정확한 프로그래밍을 제공하는 프로그램밍 체계를 제공하는 것이다. 이것은 타이밍 회로(208)의 타이밍 펄스의 펄스 폭을 사용되는 EANVM 셀의 프로그램 시간과 일치시킴으로써 달성된다. 도 11 및 도 13에 도시된 바대로, 요구되는 전압 임계치는 임계 전압 범위로 강하한다. 프로그램 펄스가 너무 길면, 메모리 셀(102)의 플로팅 게이트에 너무 많은 전하가 부가된다. 이것은 목표 전압 임계치의 오버슈트를 초래하여 메모리 셀에 부정확한 데이터가 저장되게 한다.
프로그래밍 펄스 폭은 셀(102)의 (N-1)번째 프로그래밍 펄스 후에, 전압 임계치가 목표 저압 임계치 바로 밑에 위치하면, (N)번째, 즉 최종의 프로그래밍 펄스가 메모리 셀에 대한 오버프로그램된 상태를 초래하는 오버슈트를 야기하지 않도록 설정된다.
6. 프로그래밍과 메모리 상태 구분을 위한 기준 전압 설정예.
도 8의 프로그램 및 판독 회로는 비트 라인 비교기로 공급되는 선택적 프로그래밍 기준 전압 신호를 이용하여 다-비트 메모리 셀의 프로그래밍을 제어한다. 프로그래밍은 셀을 독출함이 없이 이루어진다. 이것으로 말미암아 프로그래밍 처리 중에 셀의 메모리 상태를 반복적으로 독출할 필요가 있던 종래의 시스템에 비해 프로그래밍 시간을 현저하게 감소시킬 수 있다.
이하에서, 본 발명에 따른 기준 전압 생성의 양호한 실시예를 설명한다. 원칙적으로, 도 8의 시스템은 프로그래밍 및 판독 기준 신호가 설정되는 방식으로 제한되지는 않는다. 그러나, 본 명세서의 본 부분에서 설명하는 실시예는 시스템의 신뢰도를 강화하는 메모리 상태 구분 및 프로그래밍 제어의 새로운 개념을 구현한 것이다.
메모리 상태 구분의 실시예는 프로그래밍 기준 신호 또는 프로그래밍 기준 신호와 실질적으로 대응하도록 설정된 신호를 이용하여 판독 기준 신호를 생성하는 새로운 개념에 기초한다. 판단 기준 신호는 프로그래밍 기준 신호에 효율적으로 의존한다. 상기 의존성으로 인하여, 시스템 설계는 두 세트의 신호가 프로그램 마지닝에 대한 미리 결정된 관계를 밀접하게 확인하는 것을 보장한다. 예를 들어, 실시예에서 나타나듯이, 두 개의 인접한 메모리 상태의 프로그래밍 기준 전압은 끼워드는(intervening) 판독 기준 전압을 생성하는 전압 구획(voltage division)에 종속된다. 그 결과, 두 프로그래밍 기준 전압은 판독 기준 전압에서 동일하게 떨어져 있다.
프로그래밍 제어에 관한 실시예는 특히 프로그래밍 기준 전압 생성을 설명한다. 이 실시예는 온도, 시스템 전압 또는 단순한 시간의 경과 등과 같은 동작 특성에 영향을 줄 조건의 변화로 인한 메모리 셀의 동작 특성(따라서 비트 라인 신호도 포함함)의 변화를 실질적으로 추종하는 기준 셀을 채택한다. 바람직하게는 메모리 셀의 구성과 동일한 구성(또는 적어도 대부분은 동일한 구성)을 갖는 상기 기준 셀의 이용은 프로그래밍 기준 전압과 메모리 셀의 동작 특성 사이의 안정한 관계를 보장한다.
프로그램 전압 생성을 위한 기준 셀이 판독 기준 전압도 생성하는데 이용될 때, 판독 기준 전압도 또한 메모리 셀의 동작 특성의 변화를 면밀하게 추종할 것이다. 이것은 장기간에 걸쳐 메모리 셀에 저장된 데이터가 정확하게 판독됨을 보장한다. 상기 목적으로 프로그래밍 기준 셀을 이용하는 것의 대안은 분리된 기준 셀의 그룹을 이용하여 프로그래밍 기준 전압과 실질적으로 동일한 전압을 생성하는 것이다. 분리된 셀 그룹으로부터의 전압을 이용하여 판독 기준 전압을 생성하는 것은 판독 기준 전압에 대한 유사한 추종 효과를 제공한다.
도 15는 판독 기준 전압(Ref1, Ref2, Ref3)을 생성하는 회로의 단순화한 도면이다. 도시된 형태에서, 판독 기준 전압이 회로의 대응하는 컬럼(1210, 1211, 1212)에 의해 생성되는데, 각 컬럼은 대응하는 판독 기준 신호를 생성하기 위해 전압 분압기에 연결된 한 쌍의 기준 셀을 포함한다. 컬럼(1210)은 전압(Ref1)을 생성하는 제1 쌍의 기준 셀(1202, 1204)을 포함한다. 컬럼(1211)은 전압(Ref2)을 생성하는 제2 쌍의 기준 셀(1205, 1206)을 포함한다. 컬럼(1212)은 전압(Ref3)을 생성하는 제3 쌍의 기준 셀(1207, 1208)을 포함한다. 도 15에 비트 라인 컬럼(1209)도 도시되어 있다. 비트 라인 컬럼은 주 메모리 셀 어레이의 일부를 구성하고 메모리 셀(1202)을 포함한다.
판독 전압이 주 어레이 내의 메모리의 동작 특성에 영향을 미치는 조건의 변화에 따르는 메모리 셀 비트 라인 신호의 변화를 정확하게 추종하기 위하여 기준 전압 발생 회로의 기준 셀(1203-1208)은, 양호한 실시예에서, 주 어레이 내의 그들의 연관된 메모리 셀[예컨대, 셀(1202)]과 동일한 유형 및 구성을 가질 수 있다. 따라서, 도 15의 모든 셀(1202-1208)은 전술한 플로팅 게이트 FET 구성을 갖고, 모두 동일한 구성을 갖는다고 가정한다. 기준 셀, 실제로 기준 컬럼은 주 어레이의 컬럼의 제조에 적용된 것과 동일한 방법으로 동일한 시간에 상기 어레이를 구비하는 집적 회로의 일부로서 양호하게 제조될 수 있다. 대안으로서, 기준 컬럼은 주 메모리 셀 어레이의 제조 방법과 동일한 방법으로 제조되지만 다른 시간에 및/또는 별도의 집적회로의 일부로서 제조될 수 있다.
도 15의 각 기준 셀(1203-1208)은 공통 워드(로우 선택) 라인(1243)을 메모리 셀(1202)과 공유한다. 또한, 각 기준 셀은 자신의 비트 라인으로, 예컨대 NMOS 또는 PMOS 트랜지스터일 수 있는 연관된 선택 트랜지스터(FET)를 통해 컬럼 풀업 전압(Vpull-up) 및 연관된 컬럼 출력 단자에 결합된다. 선택 트랜지스터(1201)는 각각의 선택 라인(1214')을 통해 제어되고, 선택 트랜지스터(1213)은 각각의 선택 라인(1215')을 통해 제어된다. 각 기준 셀 쌍의 비트 라인 도시된 바대로 함께 연결되어 각각의 전압 분압 구성을 형성한다. 메모리 셀(1202)은 각각의 선택 라인(1214, 1215)에 의해 제어되는 한 쌍의 선택 트랜지스터(1201, 1213)를 통해 컬럼 풀업 전압 및 연관된 컬럼 비트 라인 출력에 결합된다.
기준 셀(1203-1208)은 공장에서 프로그램 기준 전압(Vref1-Vref4)에 대응하는 전압 임계치로 미리 프로그램된다. 구체적으로, 기준 셀(1203, 1204)은 각각 전압 임계치(V1, V2)로 프로그램되어 상기 셀의 각각의 비트 라인에 프로그래밍 기준 전압(Vref1, Vref2)과 동일한 전압을 생성한다. 기준 셀(1205, 1206)은 각각 전압 임계치(V2, V3)로 프로그램되어 프로그래밍 기준 전압(Vref2, Vref3)과 동일한 전압을 생성한다. 기준 셀(1207, 1208)은 각각 전압 임계치(V3, V4)로 프로그램되어 프로그래밍 기준 전압(Vref3, Vref4)과 동일한 전압을 생성한다. 기준 셀의 프로그래밍은 임의의 적절한 방법으로 수행될 수 있다. 예를 들어, 메모리 장치는 셀 충전을 위한 표준 기준 전압의 외부 공급용 전용 핀이 설치될 수 있다. 다음 대안으로서, 메모리 장치는 요구되는 프로그래밍 기준 전압에 대응하는 비트 라인 전압의 제공을 위하여 임플란트 도시지(implant dosage)를 갖는 ROM 셀의 온-보드(on-board) 세트에 편입될 수 있다. ROM 비트 라인 전압은 초기에 EANVM 기준 셀을 프로그램하는 프로그래밍 기준 전압으로서 이용될 수 있다. EANVM 기준 셀은 프로그램 확인용 비교기(202)(도 8에 도시됨)에 선택적으로 결합되어 신호(Y)를 공급하고, ROM 비트 라인 전압은 신호(X)로서 비교기에 선택적으로 공급되어 전술한 프로그램 동작에 의해 EANVM 기준 셀을 프로그램할 수 있다. 적은 폭의 프로그래밍 펄스를 이용하여, 기준 셀은 양호한 정밀도로 프로그램될 수 있다. 필요하다면, ROM 셀은 EANVM 기준 셀을 재프로그램(미리 결정된 표준 조건에서 수행함)하여 기준 셀의 전압 임계치를 설계치로 복원할 수 있다.
연이은 프로그래밍 기준 전압(Vref1-Vref4)을 동일한 간격으로 설정하고 이에 따라 기준 셀의 전압 임계치를 프로그래밍함으로써, 도 15의 기준 신호 발생 회로는 도 16에 도시된 바대로 프로그래밍 기준 전압 및 판독 기준 전압 사이의 관계를 확립한다. 비록 좋은 설계 관행은 메모리 시스템에 걸쳐 일관되게 지정하는 것이지만, 특정 메모리 상태를 프로그래밍 기준 전압(Vref1-Vref4)으로 지정하는 것은 중요한 일이 아니라는 것을 유의하라. 시스템이 채택한 에러 교정에서, 2진 시퀀스로부터 메모리 상태를 지정하는 것은 에러 검출 및 교정 알고리즘의 최적화를 돕기에 유리할 수 있다. 메모리 상태를 비-이진수 시퀀스로 프로그래밍 기준 전압에 지정하는 것으로 가정하고 설명한다. 구체적으로, 메모리 상태 (1,1)는 제1(최저) 프로그램밍 기준 전압(Vref1)에 지정되고, 메모리 상태 (0,1)는 제2 프로그램밍 기준 전압(Vref2)에 지정되고, 메모리 상태 (1,0)는 제3 프로그램밍 기준 전압(Vref3)에 지정되고, 메모리 상태 (0,0)는 제4(최고) 프로그램밍 기준 전압(Vref4)에 지정된다.
도 16에 도시된 것처럼, 각 판독 기준 전압은 메모리 상태용 프로그래밍 기준 전압이 판독 기준 전압에 대하여 동일한 마진을 갖고 판독 기준 전압의 바로 위 및 바로 밑이 되도록 된다. 더 구체적으로, 판독 기준 전압은 다음과 같이 정의된다.
Ref2 = (Vref2 + Vref3)/2
Ref3 = (Vref3 + Vref4)/2
전술한 관계로 인하여, 각 판독 기준 전압은 항상 프로그래밍 기준 레벨들의 사이에서 인접한 프로그래밍 기준 레벨에 대한 최적의 마진을 갖게 된다. 더욱이, 기준 셀의 동작 특성이 메모리 셀의 동작 특성에 영향을 주는 조건의 변화에 따른 메모리 셀의 동작 특성의 변화를 추종하므로, 도 16에 도시된 관계가 상기 변화에 걸쳐 유지된다. 이것은 장기간에 걸쳐 메모리 셀에 저장된 데이터가, 데이터 저장 시에 비하여 데이터 판독 시에 온도, 시스템 전압 등이 변화였더라도, 정확하게 판독될 수 있음을 보장한다. 도 16에 도시된 곡선은 셀이 프로그래밍 기준 전압(Vref1)으로 프로그램되었다고 가정할 때, 판독 중의 메모리 셀의 비트 라인 전압을 나타낸 것이다.
실제적인 적용에서, 기준 전압 컬럼(1210, 1211, 1212)의 출력에 나타나는 전압이 설계치에서 약간 벗어날 수 있다. 예컨대, 집적 회로의 소형화를 극대화하기 위하여 일반적으로 나타나는 회로 소자의 물리적 배치의 비대칭성으로 인하여 편차가 발생할 수 있다. 상기 비대칭성은 예컨대, 주어진 쌍의 개별 기준 셀에 관한 상이한 라인 길이 및 커패시턴스 효과로 인하여 발생할 수 있다. 상기 편차는 표준 컴퓨터 시뮬레이션 기술을 이용하여 회로를 컴퓨터 시뮬레이션하여 사전에 결정할 수 있다. 그러면, 기준 셀의 분압된 출력을 설계치로 풀하도록 판독 기준 라인 상에 적절한 신호 풀링(pulling) 장치를 부가하여 상기 편차를 보정할 수 있다. 그러한 장치는 유사한 이유로 주 어레이의 메모리 셀 비트 라인상에 설치될 수 있다.
도 17은 전술한 판독 기준 신호 발생 회로를 도시한다. 상기 회로는 전술한 신호 풀링 장치를 제외하고는 도 15의 회로와 동일하다. 이들 장치는 도시된 바와 같이 FET(1220-1223)으로 구성될 수 있고, 또는 상기 목적에 부합하는 임의의 다른 적절한 유형의 장치(예컨대, 커패시터와 저항의 조합 등)로 구성될 수 있다. 신호 풀링 장치는 판독 기준 신호(및 메모리 비트 라인 신호)가 메모리 셀 판독용 다-레벨 센스 증폭기로 피드(feed)되는 점에 최대한 근접하도록 양호하게 연결될 수 있다. 상기 배치는 센스 증폭기에 공급되는 전압치의 설계치에 대한 정확도를 최적화 시킨다. 물론, 이것은 고정밀도의 프로그램 마지닝 및 메모리 판독의 견지에서 바람직하다.
도 18은 판독 기준 신호(Ref1, Ref2, Ref3) 생성용 회로(1200'')의 다른 실시예를 도시한 단순화도이다. 이 회로는 도 17의 회로 설계에 기초하지만, 각 기준 컬럼의 더 높은 값의 기준 셀 및 신호 풀러(puller)가, 도시된 대로, 대응하는 단일 풀업 장치(1321, 1322, 1323)로 대체되어 전압 분압 구성을 제공한다. 도 18의 개별 판독 기준 라인상의 풀업 장치는 그들 각각의 설정된 신호-풀링 능력을 가지므로, 판독 기준 전압이 도 16에 도시된 프로그램 기준 전압에 대하여 동일한 관계를 갖게된다. 본 실시예는 판독 기준 라인상의 풀업 장치(1321, 1322, 1323)가 동작 조건의 변화에 따라 메모리 셀(1202)을 기준 셀이 추종하는 것보다 덜 추종하기 때문에, 도 17의 구성보다는 메모리 셀의 추종의 견지에서는 덜 양호함을 유의하라.
도 19는 도 15의 기준 신호 발생 회로가 메모리 어레이에 어떻게 적용될 수 있는지를 나타내는 더욱 일반화된 도면이다. 도 19에서, 편의를 위하여 선택 라인(1214) 및 선택 트랜지스터(1201)가 컬럼 풀업 장치의 일반화된 네트워크로 대체된다(컬럼 풀업 장치로 명시됨).
도 19에 도시된 바대로, 어레이 내의 메모리 셀의 각 로우는 기준 셀(1203-1208)의 대응하는 세트에 배치되고, 상기 셀은 전술한 전압 분압 구성에 연결된다. 기준 셀의 각 세트(로우)는 개별적으로 선택되어 주 어레이의 대응하는 로우의 메모리 셀의 판독을 위하여 기준 컬럼 비트 라인상에 신호를 공급한다. 어레이의 모든 메모리 셀에 대해 기준 셀의 단일 세트를 이용하는 것(이 경우에 어레이의 어떤 로우의 워드 라인도 기준 셀에 의해 공유될 필요는 없음)이 본 발명의 원리에 부합되는 것이지만, 어레이의 각 로우에 대한 기준 셀의 전용 세트를 이용하는 것이 정확도를 위하여 바람직하다. 더욱 구체적으로, 전용 기준 셀은 전체 메모리 회로 내의 메모리 셀의 대응하는 로우의 대칭성에 비하여 기준 셀의 각 세트의 배치에 있어서 더 양호한 대칭성을 갖게 한다. 예를 들어, 도 20의 메모리 어레이의 로우 M에 대한 기준 셀은 자신의 비트 라인 단자와 기준 컬럼 출력 사이에 연결된 동일한 수와 동일한 유형의 소자를 갖는데, 이것은 각 대응하는 메모리 셀(1202)이 자신의 비트 라인 단자와 컬럼 비트 라인 출력 사이에서 행하는 것과 같다. 또한, 기준 셀의 비트 라인 단자로부터 기준 컬럼 출력으로의 라인 길이는 각 대응하는 메모리 셀의 비트 라인 단자로부터 메모리 셀의 연관된 컬럼 비트 라인 출력까지의 라인 길이와 근사하거나 동일하다. 신호 풀링 장치는 비트 및 판독 기준 라인에 도 17에 도시된 것과 유사한 방식으로 부가된다. 이 경우에, 각 장치의 신호 풀링 용량은 컴퓨터 시뮬레이션 중에 적절한 계산에 의해 결정되어 시스템의 각 컬럼 내의 상이한 셀들에 의해 공급되는 신호 레벨의 최고의 전체적 정확도를 제공한다.
도 20은 프로그래밍 기준(Vref1-Vref4)을 생성하는 회로(1500)(점선 윗 부분) 및 프로그램 확인용의 선택된 신호(X)를 출력하는 연관된 확인 기준 선택 회로(222)(점선 아랫부분)를 도시한 단순화도이다. 도 20에 도시된 바대로, 메모리 어레이의 각 로우는 메모리 셀과 동일한 구성을 갖는 기준 셀(1503-1506)과 결합된다. 기준 셀은 메모리 어레이처럼 동일한 집적 회로의 일부일 필요는 없으나, 전술한 이유 때문에, 동일한 집적 회로의 일부로서 어레이와 동시에 그리고 동일한 공정을 거쳐 제조되는 것이 좋다. 도 20에 도시된 구성으로의 연결에 대해 전술한 것과 같은 이유로, 어레이의 각 로우에 대한 프로그래밍 기준 셀의 전용 세트를 이용하는 것이 좋다. 프로그래밍 기준 신호(Vref1-Vref4)를 생성하는 기준 셀은 대응하는 컬럼(1511-1514) 내에 배치되고, 상기 기준 셀의 비트 라인 단자는 대응하는 비트 라인 및 컬럼 풀업 장치의 네트워크(컬럼 풀업 장치로 명명됨)에 공통으로 연결된다. 기준 셀의 각 세트(로우)는 개별적으로 선택되어, 연관된 워드 라인(1543)을 통해, 주 메모리 어레이의 대응하는 로우의 메모리 셀의 프로그래밍 확인을 위한 대응하는 컬럼 비트 라인상의 신호를 공급한다.
컬럼(1511)의 각 기준 셀(1503)은 전압 임계치(V1)가 컬럼 비트 라인상의 전압(Vref1)을 생성하도록 공장에서 제조된다(예컨대, 도 15와 관련하여 전술한 것과 같음). 컬럼(1513)의 각 기준 셀은 전압 임계치(V3)가 컬럼 비트 라인상의 전압(Vref3)을 생성하도록 미리 프로그램된다. 컬럼(1514)의 각 기준 셀은 전압 임계치(V4)가 컬럼 비트 라인상의 전압(Vref4)을 생성하도록 미리 프로그램된다. 배치의 비대칭성 또는 이와 유사한 영향에 기인하여 컬럼 비트 라인 전압의 편차를 보정할 필요가 있으면, 전술한 것처럼 신호 풀링 장치가 컬럼 비트 라인상에 부가될 수 있다.
컬럼(1511-1514)의 비트 라인은 확인 기준 선택 회로(222)의 대응하는 선택 트랜지스터(예컨대, FET)(271-274)에 결합된다. NMOS 또는 PMOS일 수 있는 선택 트랜지스터는, 예컨대 도 20에 도시된 논리 회로(LC)와 같은 단순한 논리 회로에 의해 제어될 수 있다. 도 20의 회로(LC)는 표2의 진리표에 따라 동작한다. 신호(I/O 0) 및 신호(I/O 1)는 입력 래치/버퍼(224)(도 8에 도시됨)로부터의 입력으로서 공급된다.
I/O 0 | I/O 1 | Vref1 선택 | Vref2 선택 | Vref3 선택 | Vref4 선택 |
0 | 0 | L | L | L | H |
1 | 0 | L | L | H | L |
0 | 1 | L | H | L | L |
1 | 1 | H | L | L | L |
도 21a 내지 도 21d는 4개의 메모리 상태의 각각에 대한 프로그래밍 후에, 도 20의 선택된 메모리 셀의 비트 라인 전압 레벨을 나타내는 판독 타이밍도이다. 각 도면에서, 시간(t0)에, 비트 라인 전압은 자신의 미리 충전된 값(Vpull-up)이 되는데, 상기 값은 전압(Vref4)과 거의 근사하다. 시간(t1)에서, 전압 레벨은 두개의 인접한 선으로 나타나는 범위로 강하하는데, 상기 두개의 선은 프로그램된 상태에 대한 Vref 레벨을 중심으로 위치한다. 두개의 선은 메모리 셀의 판독 중에 프로그래밍 전압 기준 레벨에 대한 비트 라인 전압 레벨의 약간 범위의 허용을 나타낸다. 도 21a는 메모리 셀이 프로그래밍 기준 레벨(Vref1)에 대응하는 전압 임계치(V1)를 프로그램할 때의 비트 라인 전압을 도시한 것이다. 도 21b는 메모리 셀이 프로그래밍 기준 레벨(Vref2)에 대응하는 전압 임계치(V2)를 프로그램할 때의 비트 라인 전압을 도시한 것이다. 도 21c는 메모리 셀이 프로그래밍 기준 레벨(Vref3)에 대응하는 전압 임계치(V3)를 프로그램할 때의 비트 라인 전압을 도시한 것이다. 도 21d는 메모리 셀이 프로그래밍 기준 레벨(Vref4)에 대응하는 전압 임계치(V4)를 프로그램할 때의 비트 라인 전압을 도시한 것이다.
판독 기준 및 프로그래밍 기준 발생 회로가 별도의 회로로 위에 설명되고 도시되었지만, 상기 회로는 도 22에 도시된 것처럼 결합되어 소자를 공유할 수도 있다. 이것은 프로그래밍 기준 신호 및 판독 기준 신호가 동시에 사용될 필요가 없기 때문에 가능한 것이다. 더욱 구체적으로, 프로그래밍 기준 신호는 메모리 셀 프로그래밍 동작 중에만 필요하며, 판독 기준 신호는 메모리 셀 판독 동작 중에만 필요하다.
도 22에 도시된 회로는 도 19의 회로의 변형이다. 도 22의 회로에서, 비트 라인 기준 셀(1203)이 연결되어 프로그래밍 기준 전압(Vref1)을 공급하고, 비트 라인 기준 셀(1204)이 연결되어 프로그래밍 기준 전압(Vref2)을 공급하고, 비트 라인 기준 셀(1207)이 연결되어 프로그래밍 기준 전압(Vref3)을 공급하고, 비트 라인 기준 셀(1208)이 연결되어 프로그래밍 기준 전압(Vref4)을 공급한다. 선택 트랜지스터(271-274)는 도 20에 도시된 선택 트랜지스터에 대응한다.
도 23은 도 22의 회로의 변형을 도시하는데, 상기 변형 회로는 EANVM 셀(1203-1208)이 ROM 셀(2203-2208)로 각각 대치된 것이다. ROM 셀을 기준 셀로서 이용하는 것은, 비록 기준 신호의 추종 효과가 주 어레이 메모리의 EANVM 셀에 비하여 다소 감소하지만, EANVM 기준 셀의 초기 프로그래밍 요구가 필요 없기 때문에 유리한 점이 있다. 추종 효과를 극대화하기 위하여, ROM 셀 및 EANVM 셀의 대응하는 부분이 동일한 공정 단계에 의해 제조될 수 있다. 예를 들어, EANVM 셀의 소스, 드레인, 채널 영역 및 제어 게이트는 상기 방식으로 제조될 수 있고, EANVM 플로팅 게이트 및 ROM 임계치 임플란트를 설치하는데는 별도의 처리 단계가 이용될 수 있다.
전술한 바와 같이, 본 명세서에서 설명되어진 실시예들은 단지 예시에 불과한 것으로서, 다양한 변경 및 변형이 본 발명의 범주 내에서 이루어질 수 있다. 예컨대, 비록 본 발명이 메모리 셀 및 기준 셀로부터의 전압 신호를 이용하는 전압-기반 메모리 시스템의 관점에서 설명되었지만, 본 발명의 원리는 전압 레벨보다는 전류 레벨이 이용되는 전류-기반 메모리 시스템에도 적용될 수 있다.
본 발명은 다-비트 EANVM 셀을 프로그래밍 동작 중에 셀의 메모리 상태를 독출함이 없이 프로그램할 수 있으며, 이와 동시에 종래의 마지닝 기술과 연관된 복잡성 없이 효율적인 프로그램 마지닝을 제공한다. 또한, 본 발명은 프로그램 가능 다-레벨 메모리 장치를 제공한다.
더욱이, 본 발명은 프로그램 가능 다-레벨 메모리 장치를 제공하는데, 상기 장치는 둘 이상의 메모리 상태를 갖는 EANVM 셀, 셀 프로그래밍을 위한 프로그래밍 회로 및 전술한 기준 신호 발생 회로를 포함한다.
본 발명의 또 다른 특징은 전술한 원리에 기초하여 다-레벨 EANVM 셀의 메모리 상태를 구분하는 방법을 제공한다.
Claims (77)
- 둘 이상의 메모리 상태를 갖는 전기적 변경 가능 비휘발성 메모리(EANVM) 셀의 메모리 상태를 구분하는 장치에 있어서,상기 EANVM 셀의 메모리 상태에 대응하는 복수의 신호를 생성하는 것으로서, 상기 각 신호는, 자신에 대응하는 메모리 상태에 고유하고, 상기 EANVM 셀의 프로그래밍을 대응하는 메모리 상태로 제어하는 프로그래밍 기준 레벨과 실질적으로 동일한 레벨을 갖는 것인 기준 신호 발생 회로를 포함하고,상기 기준 신호 발생 회로는 상기 복수의 신호를 이용하여 상기 EANVM 셀의 메모리 상태의 경계를 구성하는 레벨을 갖는 기준 신호를 생성하는 것인 장치.
- 제1항에 있어서, 상기 기준 신호 발생 회로는 상기 복수의 신호로부터의 신호 그룹을 이용하여 상기 기준 신호를 생성하는 것인 장치.
- 제2항에 있어서, 상기 각 신호 그룹은 상기 복수의 신호 중 두 신호를 포함하는 것인 장치.
- 제3항에 있어서, 상기 기준 신호 발생 회로는 상기 두 신호의 결합된 신호 레벨을 분압(divide)하여 상기 대응하는 기준 신호를 생성하는 것인 장치.
- 제1항에 있어서, 상기 기준 신호 발생 회로는 상이한 메모리 상태에 대응하는 신호 그룹 내의 결합된 신호 레벨을 분압하여 대응하는 기준 신호를 생성하는 것이고, 상기 각 신호 그룹은 상기 복수의 신호 중의 적어도 하나를 포함하는 것인 장치.
- 제1항에 있어서, 상기 기준 신호 발생 회로는 복수의 기준 셀을 포함하여 상기 복수의 신호를 생성하는 것이고, 상기 기준 셀은 대응하는 프로그래밍 기준 레벨에 따라 프로그램되는 것인 장치.
- 제6항에 있어서, 상기 기준 셀은 동작 특성에 영향을 주는 조건의 변화에 따른 상기 EANVM 셀의 동작 특성의 변화를 실질적으로 추종하는 것인 장치.
- 제7항에 있어서, 상기 기준 셀은 상기 EANVM 셀과 실질적으로 동일한 구성을 갖는 것인 장치.
- 제7항에 있어서, 상기 기준 셀 및 상기 EANVM 셀은 한 집적 회로의 요소를 구성하는 것인 장치.
- 제9항에 있어서, 상기 기준 셀 및 상기 EANVM 셀은 서로 동시에 동일한 공정으로 제조되는 것인 장치.
- 제6항에 있어서, 상기 기준 셀은 분압 회로(divider circuit) 내에 배치되는 것인 장치.
- 제11항에 있어서, 상기 분압 회로 중의 적어도 하나는 분압기를 형성하기 위하여 신호 풀러(puller)에 연결된 기준 셀을 포함하는 것인 장치.
- 제11항에 있어서, 상기 분압 회로 중의 적어도 하나는, 상이한 메모리 상태에 대응하고 분압기를 형성하기 위하여 연결된 한 쌍의 기준 셀을 포함하는 것인 장치.
- 제13항에 있어서, 상기 한 쌍의 기준 셀의 비트 라인은 전압 분압기를 형성하도록 연결된 것인 장치.
- 제11항에 있어서, 상기 분압 회로의 상기 기준 셀은 동작 특성에 영향을 줄 조건의 변화에 따른 상기 EANVM 셀의 동작 특성의 변화를 실질적으로 추종하는 것인 장치.
- 제15항에 있어서, 상기 분압 회로의 상기 기준 셀은 상기 EANVM 셀과 실질적으로 동일한 구성을 갖는 것인 장치.
- 제15항에 있어서, 상기 EANVM 셀 및 상기 분압 회로의 상기 기준 셀은 한 집적 회로의 요소를 구성하는 것인 장치.
- 제17항에 있어서, 상기 기준 셀 및 상기 EANVM 셀은 서로 동시에 동일한 공정으로 제조되는 것인 장치.
- 제11항에 있어서, 상기 분압 회로는 전압 분압 회로인 장치.
- 프로그램 가능 다-레벨 메모리 장치에 있어서,둘 이상의 메모리 상태를 갖는 전기적 변경 가능 비휘발성 메모리(EANVM) 셀과,상기 EANVM 셀을 프로그램하는 프로그래밍 회로와,상기 EANVM 셀의 메모리 상태에 대응하는 복수의 신호를 생성하는 것으로서, 상기 각 신호는, 자신에 대응하는 메모리 상태에 고유하고, 상기 프로그래밍 회로로 하여금 상기 EANVM 셀의 프로그래밍을 대응하는 메모리 상태로 제어하도록 하는 프로그래밍 기준 레벨과 실질적으로 동일한 레벨을 갖는 것인 기준 신호 발생 회로를 포함하고,상기 기준 신호 발생 회로는 상기 복수의 신호를 이용하여 상기 EANVM 셀의 메모리 상태의 경계를 구성하는 레벨을 갖는 기준 신호를 생성하는 것인 장치.
- 제20항에 있어서, 상기 기준 신호 발생 회로는 상기 복수의 신호로부터의 신호 그룹을 이용하여 상기 기준 신호를 생성하는 것인 장치.
- 제21항에 있어서, 상기 각 신호 그룹은 상기 복수의 신호 중 두 신호를 포함하는 것인 장치.
- 제22항에 있어서, 상기 기준 신호 발생 회로는 상기 두 신호의 결합된 신호 레벨을 분압하여 대응하는 기준 신호를 생성하는 것인 장치.
- 제20항에 있어서, 상기 기준 신호 발생 회로는 상이한 메모리 상태에 대응하는 신호 그룹 내의 결합된 신호 레벨을 분압하여 대응하는 기준 신호를 생성하는 것이고, 상기 각 신호 그룹은 상기 복수의 신호 중의 적어도 하나를 포함하는 것인 장치.
- 제20항에 있어서, 상기 기준 신호 발생 회로는 복수의 기준 셀을 포함하여 상기 복수의 신호를 생성하는 것이고, 상기 기준 셀은 대응하는 프로그래밍 기준 레벨에 따라 프로그램되는 것인 장치.
- 제25항에 있어서, 상기 기준 셀은 동작 특성에 영향을 주는 조건의 변화에 따른 상기 EANVM 셀의 동작 특성의 변화를 실질적으로 추종하는 것인 장치.
- 제26항에 있어서, 상기 기준 셀은 상기 EANVM 셀과 실질적으로 동일한 구성을 갖는 것인 장치.
- 제26항에 있어서, 상기 기준 셀 및 상기 EANVM 셀은 한 집적 회로의 요소를 구성하는 것인 장치.
- 제28항에 있어서, 상기 기준 셀 및 상기 EANVM 셀은 서로 동시에 동일한 공정으로 제조되는 것인 장치.
- 제25항에 있어서, 상기 기준 셀은 분압 회로 내에 배치되는 것인 장치.
- 제30항에 있어서, 상기 분압 회로 중의 적어도 하나는 분압기를 형성하기 위하여 신호 풀러에 연결된 기준 셀을 포함하는 것인 장치.
- 제30항에 있어서, 상기 분압 회로 중의 적어도 하나는, 상이한 메모리 상태에 대응하고 분압기를 형성하기 위하여 연결된 한 쌍의 기준 셀을 포함하는 것인 장치.
- 제32항에 있어서, 상기 한 쌍의 기준 셀의 비트 라인은 전압 분압기를 형성하도록 연결된 것인 장치.
- 제30항에 있어서, 상기 분압 회로의 상기 기준 셀은 동작 특성에 영향을 줄 조건의 변화에 따른 상기 EANVM 셀의 동작 특성의 변화를 실질적으로 추종하는 것인 장치.
- 제34항에 있어서, 상기 분압 회로의 상기 기준 셀은 상기 EANVM 셀과 실질적으로 동일한 구성을 갖는 것인 장치.
- 제34항에 있어서, 상기 EANVM 셀 및 상기 분압 회로의 상기 기준 셀은 한 집적 회로의 요소를 구성하는 것인 장치.
- 제36항에 있어서, 상기 기준 셀 및 상기 EANVM 셀은 서로 동시에 동일한 공정으로 제조되는 것인 장치.
- 제30항에 있어서, 상기 분압 회로는 전압 분압 회로인 장치.
- 둘 이상의 메모리 상태를 갖는 전기적 변경 가능 비휘발성 메모리(EANVM) 셀의 메모리 상태를 구분하는 장치에 있어서,상기 EANVM 셀의 메모리 상태의 경계를 구성하는 레벨을 갖는 기준 신호를 생성하는 기준 신호 발생 회로를 포함하는 것으로서,상기 기준 신호는 상기 EANVM 셀의 프로그래밍을 제어하는 프로그래밍 기준 레벨에 실질적으로 대응하는 복수의 신호 레벨에 의존하여 생성되는 것이고,상기 각 프로그래밍 기준 레벨은 상기 EANVM 셀의 상이한 메모리 상태에 고유한 것인 장치.
- 제39항에 있어서, 상기 기준 신호 발생 회로는 상기 복수의 신호 레벨로부터의 신호 레벨 그룹에 의존하는 상기 기준 신호를 생성하는 것인 장치.
- 제40항에 있어서, 상기 각 신호 레벨 그룹은 상기 복수의 신호 레벨 중 두 신호 레벨을 포함하는 것인 장치.
- 제39항에 있어서, 상기 기준 신호 발생 회로는 신호 그룹의 레벨에 따라 상기 기준 신호를 생성하고, 각 그룹은 상기 복수의 신호 레벨의 적어도 하나를 포함하는 것인 장치.
- 제39항에 있어서, 상기 기준 신호 발생 회로는 상기 복수의 신호 레벨을 공급하도록 프로그램된 기준 셀을 포함하는 것인 장치.
- 제39항에 있어서, 상기 각 경계의 레벨은 상기 경계에 의해 분리된 메모리 상태의 프로그래밍 기준 레벨 사이의 실질적으로 중간인 것인 장치.
- 프로그램 가능 다-레벨 메모리 장치에 있어서,둘 이상의 메모리 상태를 갖는 전기적 변경 가능 비휘발성 메모리(EANVM) 셀과,상기 EANVM 셀을 프로그램하는 프로그래밍 회로와,상기 EANVM 셀의 메모리 상태의 경계를 구성하는 레벨을 갖는 기준 신호를 생성하는 기준 신호 발생 회로를 포함하고,상기 기준 신호는 상기 EANVM 셀의 프로그래밍을 제어하는 상기 프로그래밍 제어 회로를 위한 프로그래밍 기준 레벨에 실질적으로 대응하도록 설정된 복수의 신호 레벨에 따라 생성되는 것인 장치.
- 제45항에 있어서, 상기 기준 신호 발생 회로는 상기 복수의 신호 레벨로부터의 신호 레벨 그룹에 의존하는 상기 기준 신호를 생성하는 것인 장치.
- 제46항에 있어서, 상기 각 신호 레벨 그룹은 상기 복수의 신호 레벨 중 두 신호 레벨을 포함하는 것인 장치.
- 제45항에 있어서, 상기 기준 신호 발생 회로는 신호 그룹의 레벨에 따라 상기 기준 신호를 생성하고, 각 그룹은 상기 복수의 신호 레벨의 적어도 하나를 포함하는 것인 장치.
- 제45항에 있어서, 상기 기준 신호 발생 회로는 상기 복수의 신호 레벨을 공급하도록 프로그램된 기준 셀을 포함하는 것인 장치.
- 제45항에 있어서, 상기 각 경계의 레벨은 상기 경계에 의해 분리된 메모리 상태의 프로그래밍 기준 레벨 사이의 실질적으로 중간인 것인 장치.
- 프로그램 가능 다-레벨 메모리 장치에 있어서,둘 이상의 메모리 상태를 갖는 전기적 변경 가능 비휘발성 메모리(EANVM) 셀과,동작 특성에 영향을 주는 조건의 변화에 따른 상기 EANVM 셀의 동작 특성의 변화를 실질적으로 추종하는 복수 개의 기준 셀을 포함하는 프로그래밍 기준 신호 발생 회로와,상기 각 프로그래밍 기준 신호에 따라 상기 EANVM 셀을 선택적으로 프로그램하는 프로그래밍 회로를 포함하고,상기 복수 개의 기준 셀은 상기 메모리 상태에 대해 대응하는 기준 셀을 포함하고, 상기 기준 셀은 상기 프로그래밍 기준 신호 발생 회로가 대응하는 메모리 상태에 고유한 레벨을 갖는 프로그래밍 기준 신호를 생성하도록 프로그램된 것인 장치.
- 제51항에 있어서, 상기 기준 셀은 상기 EANVM 셀과 실질적으로 동일한 구성을 갖는 것인 장치.
- 제51항에 있어서, 상기 EANVM 셀 및 상기 복수 개의 기준 셀은 한 집적 회로의 요소를 구성하는 것인 장치.
- 제53항에 있어서, 상기 기준 셀은 비휘발성 메모리 셀인 것인 장치.
- 제54항에 있어서, 상기 기준 셀은 상기 EANVM 셀과 실질적으로 동일한 구성을 갖는 것인 장치.
- 제51항에 있어서, 상기 각 프로그래밍 기준 신호는 대응하는 기준 셀의 비트 라인 신호에 의해 구성되는 것인 장치.
- 제51항에 있어서, 상기 각 메모리 상태는 메모리 상태에 대한 프로그래밍 기준 신호 레벨과 인접한 메모리 상태에 대한 프로그래밍 기준 신호 레벨 사이의 실질적으로 중앙에 위치하는 적어도 하나의 기준 레벨에 의해 경계 지워지는 것인 장치.
- 둘 이상의 메모리 상태를 갖는 전기적 변경 가능 비휘발성 메모리(EANVM) 셀에 있어서,상기 EANVM 셀의 메모리 상태에 대응하는 복수의 신호를 생성하는 단계로서, 상기 각 신호는, 자신의 대응하는 메모리 상태에 고유하고, 상기 EANVM 셀을 상기 대응하는 메모리 상태로 프로그래밍 하는 것을 제어하는 프로그래밍 기준 레벨과 실질적으로 동일한 레벨을 갖는 것인 복수의 신호를 생성하는 단계와,상기 복수의 신호를 이용하여 상기 EANVM 셀의 메모리 상태의 경계를 구성하는 레벨을 갖는 기준 신호를 생성하는 단계를 포함하는 방법.
- 제58항에 있어서, 상기 기준 신호 생성 단계는 상기 복수의 신호로부터의 신호 그룹을 이용하는 것인 방법.
- 제59항에 있어서, 상기 기준 신호 생성 단계는 각 신호 그룹 내의 결합된 신호 레벨을 분압하는 단계를 포함하는 것인 방법.
- 제58항에 있어서, 상기 기준 신호 생성 단계는 상기 EANVM 셀의 상이한 메모리 상태에 대응하는 신호 그룹 내의 결합된 신호 레벨을 분압하여 대응하는 기준 신호를 생성하는 단계를 포함하는 것이고, 상기 각 신호 그룹은 상기 복수의 신호 중의 적어도 하나를 포함하는 것인 방법.
- 제58항에 있어서, 상기 복수의 신호는 복수 개의 기준 셀을 이용하여 생성하는 것이고, 상기 각 기준 셀은 대응하는 프로그램 기준 레벨에 따라 프로그램되는 것인 방법.
- 제62항에 있어서, 상기 기준 셀은 동작 특성에 영향을 주는 조건의 변화에 따른 상기 EANVM 셀의 동작 특성의 변화를 실질적으로 추종하는 것인 방법.
- 제63항에 있어서, 상기 기준 셀은 분압 회로 내에 배치되어 상기 기준 신호를 생성하는 것인 방법.
- 제64항에 있어서, 상기 분압 회로 중의 적어도 하나는 분압기를 형성하기 위하여 신호 풀러(puller)에 연결된 기준 셀을 포함하여 것인 방법.
- 제64항에 있어서, 상기 분압 회로 중의 적어도 하나는, 상이한 메모리 상태에 대응하고 분압기를 형성하기 위하여 연결된 한 쌍의 기준 셀을 포함하는 것인 방법.
- 둘 이상의 메모리 상태를 갖는 전기적 변경 가능 비휘발성 메모리 셀(EANVM)의 메모리 상태를 구분하는 방법에 있어서,상기 EANVM 셀의 프로그래밍을 제어하기 위한 프로그래밍 기준 레벨에 실질적으로 대응하는 복수의 신호 레벨을 설정하는 단계로서, 상기 각 프로그래밍 기준 레벨은 상기 EANVM 셀의 상이한 메모리 상태에 고유한 것인 설정 단계와,상기 복수의 신호 레벨에 의존하는 상기 EANVM의 메모리 상태의 경계를 구성하는 레벨을 갖는 기준 신호를 생성하는 단계를 포함하는 방법.
- 제67항에 있어서, 상기 기준 신호는 상기 복수의 신호로부터의 신호 그룹에 의존하여 생성되는 것인 방법.
- 제68항에 있어서, 상기 기준 신호는 각 신호 그룹 내의 결합된 신호 레벨의 분압 결과에 의존하여 생성되는 것인 방법.
- 제69항에 있어서, 상기 기준 신호는 상기 EANVM 셀의 상이한 메모리 상태에 대응하는 신호 그룹에 의존하여 생성되는 것이고, 상기 각 그룹은 상기 복수의 신호 중의 적어도 하나를 포함하는 것인 방법.
- 제69항에 있어서, 상기 설정 단계는 상기 프로그래밍 기준 신호 레벨과 실질적으로 동일한 신호 레벨을 공급하도록 프로그램된 기준 셀을 이용하는 것인 방법.
- 제71항에 있어서, 상기 기준 셀은 동작 특성에 영향을 주는 조건의 변화에 따른 EANVM 셀의 동작 특성의 변화를 실질적으로 추종하는 것인 방법.
- 제72항에 있어서, 상기 기준 셀은 상기 기준 신호를 생성하기 위하여 분압 회로 내에 배치된 것인 방법.
- 제73항에 있어서, 상기 분압 회로 중 적어도 하나는, 분압기를 형성하기 위하여 신호 풀러에 연결된 기준 셀을 포함하는 것인 방법.
- 제73항에 있어서, 상기 분압 회로의 적어도 하나는, 상이한 메모리 상태에 대응하고 분압기를 형성하기 위하여 연결된 한 쌍의 기준 셀을 포함하는 것인 방법.
- 제13항에 있어서, 상기 적어도 하나의 분압 회로는 기준 셀의 쌍에 의해 공급된 신호의 상기 레벨로부터의 편차를 보상하는 신호 풀러를 포함하는 것인 장치.
- 제32항에 있어서, 상기 적어도 하나의 분압 회로는 기준 셀의 쌍에 의해 공급된 신호의 상기 레벨로부터의 편차를 보상하는 신호 풀러를 포함하는 것인 장치.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/652,878 US5218569A (en) | 1991-02-08 | 1991-02-08 | Electrically alterable non-volatile memory with n-bits per memory cell |
US08/071,816 US5394362A (en) | 1991-02-08 | 1993-06-04 | Electrically alterable non-voltatile memory with N-bits per memory cell |
US08/410,200 US5764571A (en) | 1991-02-08 | 1995-02-27 | Electrically alterable non-volatile memory with N-bits per cell |
US8/975,919 | 1997-11-21 | ||
US08/975,919 US6002614A (en) | 1991-02-08 | 1997-11-21 | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US08/975,919 | 1997-11-21 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-7015722A Division KR100518499B1 (ko) | 1991-02-08 | 1997-12-11 | 프로그램 가능 비휘발성 다-비트 메모리 셀을 포함한메모리 장치와 셀의 메모리 상태 구분용 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010032309A true KR20010032309A (ko) | 2001-04-16 |
KR100518494B1 KR100518494B1 (ko) | 2005-10-05 |
Family
ID=24618564
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-7015722A KR100518499B1 (ko) | 1991-02-08 | 1997-12-11 | 프로그램 가능 비휘발성 다-비트 메모리 셀을 포함한메모리 장치와 셀의 메모리 상태 구분용 장치 및 방법 |
KR10-2000-7005519A KR100518494B1 (ko) | 1991-02-08 | 1997-12-11 | 비휘발성 반도체 메모리 장치 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-7015722A KR100518499B1 (ko) | 1991-02-08 | 1997-12-11 | 프로그램 가능 비휘발성 다-비트 메모리 셀을 포함한메모리 장치와 셀의 메모리 상태 구분용 장치 및 방법 |
Country Status (2)
Country | Link |
---|---|
US (19) | US5218569A (ko) |
KR (2) | KR100518499B1 (ko) |
Families Citing this family (345)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
DE69024086T2 (de) * | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US6002614A (en) * | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
US5295255A (en) * | 1991-02-22 | 1994-03-15 | Electronic Professional Services, Inc. | Method and apparatus for programming a solid state processor with overleaved array memory modules |
US5663901A (en) | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US7071060B1 (en) | 1996-02-28 | 2006-07-04 | Sandisk Corporation | EEPROM with split gate source side infection with sidewall spacers |
US5712180A (en) * | 1992-01-14 | 1998-01-27 | Sundisk Corporation | EEPROM with split gate source side injection |
US5369609A (en) * | 1992-03-13 | 1994-11-29 | Silicon Storage Technology, Inc. | Floating gate memory array with latches having improved immunity to write disturbance, and with storage latches |
US6549974B2 (en) * | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
US6000843A (en) * | 1992-07-03 | 1999-12-14 | Nippon Steel Corporation | Electrically alterable nonvolatile semiconductor memory |
US5592415A (en) * | 1992-07-06 | 1997-01-07 | Hitachi, Ltd. | Non-volatile semiconductor memory |
US5418743A (en) * | 1992-12-07 | 1995-05-23 | Nippon Steel Corporation | Method of writing into non-volatile semiconductor memory |
US5424978A (en) * | 1993-03-15 | 1995-06-13 | Nippon Steel Corporation | Non-volatile semiconductor memory cell capable of storing more than two different data and method of using the same |
JP3179943B2 (ja) * | 1993-07-12 | 2001-06-25 | 株式会社東芝 | 半導体記憶装置 |
JP2565104B2 (ja) * | 1993-08-13 | 1996-12-18 | 日本電気株式会社 | 仮想接地型半導体記憶装置 |
US5887145A (en) * | 1993-09-01 | 1999-03-23 | Sandisk Corporation | Removable mother/daughter peripheral card |
US7137011B1 (en) * | 1993-09-01 | 2006-11-14 | Sandisk Corporation | Removable mother/daughter peripheral card |
KR0169267B1 (ko) * | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
JP2713115B2 (ja) * | 1993-10-06 | 1998-02-16 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
EP0649147A1 (en) * | 1993-10-11 | 1995-04-19 | Texas Instruments France | Increased capacity storage device |
US5511026A (en) * | 1993-12-01 | 1996-04-23 | Advanced Micro Devices, Inc. | Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories |
US5828601A (en) * | 1993-12-01 | 1998-10-27 | Advanced Micro Devices, Inc. | Programmed reference |
JP3205658B2 (ja) * | 1993-12-28 | 2001-09-04 | 新日本製鐵株式会社 | 半導体記憶装置の読み出し方法 |
US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
GB9401227D0 (en) * | 1994-01-22 | 1994-03-16 | Deas Alexander R | Non-volatile digital memory device with multi-level storage cells |
JP3737525B2 (ja) * | 1994-03-11 | 2006-01-18 | 株式会社東芝 | 半導体記憶装置 |
US5608679A (en) * | 1994-06-02 | 1997-03-04 | Intel Corporation | Fast internal reference cell trimming for flash EEPROM memory |
CN1097268C (zh) * | 1994-06-02 | 2002-12-25 | 英特尔公司 | 动态每单元一位到多位转换的存贮器 |
CN1147866C (zh) * | 1994-06-02 | 2004-04-28 | 英特尔公司 | 含多级单元的快擦存储器的读出电路 |
US5497354A (en) | 1994-06-02 | 1996-03-05 | Intel Corporation | Bit map addressing schemes for flash memory |
US5539690A (en) * | 1994-06-02 | 1996-07-23 | Intel Corporation | Write verify schemes for flash memory with multilevel cells |
US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
US5748535A (en) * | 1994-10-26 | 1998-05-05 | Macronix International Co., Ltd. | Advanced program verify for page mode flash memory |
US5694356A (en) * | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
US5808937A (en) * | 1994-12-16 | 1998-09-15 | National Semiconductor Corporation | Self-convergent method for programming FLASH and EEPROM memory cells that moves the threshold voltage from an erased threshold voltage range to one of a plurality of programmed threshold voltage ranges |
US5594685A (en) * | 1994-12-16 | 1997-01-14 | National Semiconductor Corporation | Method for programming a single EPROM or flash memory cell to store multiple bits of data that utilizes a punchthrough current |
US5541886A (en) * | 1994-12-27 | 1996-07-30 | Intel Corporation | Method and apparatus for storing control information in multi-bit non-volatile memory arrays |
KR100470575B1 (ko) | 1995-01-31 | 2005-06-27 | 가부시끼가이샤 히다치 세이사꾸쇼 | 불휘발성메모리 |
US5550772A (en) * | 1995-02-13 | 1996-08-27 | National Semiconductor Corporation | Memory array utilizing multi-state memory cells |
US5511021A (en) * | 1995-02-22 | 1996-04-23 | National Semiconductor Corporation | Method for programming a single EPROM or flash memory cell to store multiple levels of data that utilizes a forward-biased source-to-substrate junction |
US5477485A (en) * | 1995-02-22 | 1995-12-19 | National Semiconductor Corporation | Method for programming a single EPROM or FLASH memory cell to store multiple levels of data that utilizes a floating substrate |
US6353554B1 (en) | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US5557567A (en) * | 1995-04-06 | 1996-09-17 | National Semiconductor Corp. | Method for programming an AMG EPROM or flash memory when cells of the array are formed to store multiple bits of data |
US5587949A (en) * | 1995-04-27 | 1996-12-24 | National Semiconductor Corporation | Method for programming an ETOX EPROM or flash memory when cells of the array are formed to store multiple bits of data |
JP2689948B2 (ja) * | 1995-04-28 | 1997-12-10 | 日本電気株式会社 | 多値メモリセルを有する半導体記憶装置 |
EP0741387B1 (en) * | 1995-05-05 | 2000-01-12 | STMicroelectronics S.r.l. | Nonvolatile memory device with sectors of preselectable size and number |
KR0164385B1 (ko) * | 1995-05-20 | 1999-02-18 | 김광호 | 센스앰프회로 |
EP0830684B1 (en) * | 1995-06-07 | 2004-08-25 | Macronix International Co., Ltd. | Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width |
JP3782840B2 (ja) * | 1995-07-14 | 2006-06-07 | 株式会社ルネサステクノロジ | 外部記憶装置およびそのメモリアクセス制御方法 |
US5973956A (en) * | 1995-07-31 | 1999-10-26 | Information Storage Devices, Inc. | Non-volatile electrically alterable semiconductor memory for analog and digital storage |
KR100192430B1 (ko) * | 1995-08-21 | 1999-06-15 | 구본준 | 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법 |
US5625584A (en) * | 1995-08-31 | 1997-04-29 | Sanyo Electric Co., Ltd. | Non-volatile multi-state memory device with memory cell capable of storing multi-state data |
JPH0969295A (ja) * | 1995-08-31 | 1997-03-11 | Sanyo Electric Co Ltd | 不揮発性多値メモリ装置 |
TW389909B (en) | 1995-09-13 | 2000-05-11 | Toshiba Corp | Nonvolatile semiconductor memory device and its usage |
US6166979A (en) * | 1995-09-13 | 2000-12-26 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for using the same |
KR0172831B1 (ko) * | 1995-09-18 | 1999-03-30 | 문정환 | 비휘발성 메모리를 프로그램하는 방법 |
US5687114A (en) * | 1995-10-06 | 1997-11-11 | Agate Semiconductor, Inc. | Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell |
KR0161867B1 (ko) * | 1995-10-11 | 1998-12-01 | 문정환 | 반도체 소자의 가변 문턱전압 조절회로 |
KR100253868B1 (ko) * | 1995-11-13 | 2000-05-01 | 니시무로 타이죠 | 불휘발성 반도체기억장치 |
KR0172401B1 (ko) * | 1995-12-07 | 1999-03-30 | 김광호 | 다수상태 불휘발성 반도체 메모리 장치 |
US5677869A (en) * | 1995-12-14 | 1997-10-14 | Intel Corporation | Programming flash memory using strict ordering of states |
US5701266A (en) * | 1995-12-14 | 1997-12-23 | Intel Corporation | Programming flash memory using distributed learning methods |
US5737265A (en) * | 1995-12-14 | 1998-04-07 | Intel Corporation | Programming flash memory using data stream analysis |
US5729489A (en) * | 1995-12-14 | 1998-03-17 | Intel Corporation | Programming flash memory using predictive learning methods |
US5875477A (en) | 1995-12-22 | 1999-02-23 | Intel Corporation | Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers |
US7229436B2 (en) * | 1996-01-05 | 2007-06-12 | Thermage, Inc. | Method and kit for treatment of tissue |
US5680341A (en) * | 1996-01-16 | 1997-10-21 | Invoice Technology | Pipelined record and playback for analog non-volatile memory |
DE69635105D1 (de) * | 1996-01-31 | 2005-09-29 | St Microelectronics Srl | Mehrstufige Speicherschaltungen und entsprechende Lese- und Schreibverfahren |
WO1997032253A1 (en) * | 1996-02-29 | 1997-09-04 | Hitachi, Ltd. | Semiconductor memory device having faulty cells |
JP3200012B2 (ja) * | 1996-04-19 | 2001-08-20 | 株式会社東芝 | 記憶システム |
US5815439A (en) * | 1996-04-30 | 1998-09-29 | Agate Semiconductor, Inc. | Stabilization circuits and techniques for storage and retrieval of single or multiple digital bits per memory cell |
US5835414A (en) * | 1996-06-14 | 1998-11-10 | Macronix International Co., Ltd. | Page mode program, program verify, read and erase verify for floating gate memory device with low current page buffer |
US5754469A (en) * | 1996-06-14 | 1998-05-19 | Macronix International Co., Ltd. | Page mode floating gate memory device storing multiple bits per cell |
JP4007457B2 (ja) * | 1996-06-20 | 2007-11-14 | エスティマイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ | 調整読み取り電圧によるマルチレベルメモリ回路 |
US5724284A (en) * | 1996-06-24 | 1998-03-03 | Advanced Micro Devices, Inc. | Multiple bits-per-cell flash shift register page buffer |
KR100192476B1 (ko) * | 1996-06-26 | 1999-06-15 | 구본준 | 다중 비트 메모리 셀의 데이타 센싱장치 및 방법 |
US6320785B1 (en) * | 1996-07-10 | 2001-11-20 | Hitachi, Ltd. | Nonvolatile semiconductor memory device and data writing method therefor |
US5742543A (en) * | 1996-08-19 | 1998-04-21 | Intel Corporation | Flash memory device having a page mode of operation |
US6857099B1 (en) * | 1996-09-18 | 2005-02-15 | Nippon Steel Corporation | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
JPH10105672A (ja) * | 1996-09-27 | 1998-04-24 | Nec Corp | コンピュータ及びそれに使用する演算機能付きメモリ集積回路 |
JP3930074B2 (ja) * | 1996-09-30 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路及びデータ処理システム |
US6134148A (en) | 1997-09-30 | 2000-10-17 | Hitachi, Ltd. | Semiconductor integrated circuit and data processing system |
US6728825B1 (en) * | 1996-10-15 | 2004-04-27 | Micron Technology, Inc. | Apparatus and method for reducing programming cycles for multistate memory system |
US5907855A (en) * | 1996-10-15 | 1999-05-25 | Micron Technology, Inc. | Apparatus and method for reducing programming cycles for multistate memory system |
US5864569A (en) * | 1996-10-18 | 1999-01-26 | Micron Technology, Inc. | Method and apparatus for performing error correction on data read from a multistate memory |
US6839875B2 (en) | 1996-10-18 | 2005-01-04 | Micron Technology, Inc. | Method and apparatus for performing error correction on data read from a multistate memory |
US5790453A (en) * | 1996-10-24 | 1998-08-04 | Micron Quantum Devices, Inc. | Apparatus and method for reading state of multistate non-volatile memory cells |
US6078518A (en) * | 1998-02-25 | 2000-06-20 | Micron Technology, Inc. | Apparatus and method for reading state of multistate non-volatile memory cells |
US5835406A (en) * | 1996-10-24 | 1998-11-10 | Micron Quantum Devices, Inc. | Apparatus and method for selecting data bits read from a multistate memory |
US5771346A (en) | 1996-10-24 | 1998-06-23 | Micron Quantum Devices, Inc. | Apparatus and method for detecting over-programming condition in multistate memory device |
US5768287A (en) | 1996-10-24 | 1998-06-16 | Micron Quantum Devices, Inc. | Apparatus and method for programming multistate memory device |
US5764568A (en) * | 1996-10-24 | 1998-06-09 | Micron Quantum Devices, Inc. | Method for performing analog over-program and under-program detection for a multistate memory cell |
JP3397600B2 (ja) * | 1996-11-01 | 2003-04-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100226769B1 (ko) * | 1996-11-19 | 1999-10-15 | 김영환 | 다중 비트 셀의 데이타 센싱장치 및 방법 |
US5761110A (en) * | 1996-12-23 | 1998-06-02 | Lsi Logic Corporation | Memory cell capable of storing more than two logic states by using programmable resistances |
US5771187A (en) * | 1996-12-23 | 1998-06-23 | Lsi Logic Corporation | Multiple level storage DRAM cell |
US5847990A (en) * | 1996-12-23 | 1998-12-08 | Lsi Logic Corporation | Ram cell capable of storing 3 logic states |
US5808932A (en) * | 1996-12-23 | 1998-09-15 | Lsi Logic Corporation | Memory system which enables storage and retrieval of more than two states in a memory cell |
US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
US5982659A (en) * | 1996-12-23 | 1999-11-09 | Lsi Logic Corporation | Memory cell capable of storing more than two logic states by using different via resistances |
KR100226746B1 (ko) * | 1996-12-30 | 1999-10-15 | 구본준 | 다중비트셀의데이타센싱장치및방법 |
US5761114A (en) * | 1997-02-19 | 1998-06-02 | International Business Machines Corporation | Multi-level storage gain cell with stepline |
JP3159105B2 (ja) * | 1997-02-21 | 2001-04-23 | 日本電気株式会社 | 不揮発性半導体記憶装置及びその書込方法 |
US5870335A (en) | 1997-03-06 | 1999-02-09 | Agate Semiconductor, Inc. | Precision programming of nonvolatile memory cells |
US6487116B2 (en) | 1997-03-06 | 2002-11-26 | Silicon Storage Technology, Inc. | Precision programming of nonvolatile memory cells |
AUPO799197A0 (en) * | 1997-07-15 | 1997-08-07 | Silverbrook Research Pty Ltd | Image processing method and apparatus (ART01) |
US5867423A (en) * | 1997-04-10 | 1999-02-02 | Lsi Logic Corporation | Memory circuit and method for multivalued logic storage by process variations |
JP3602294B2 (ja) * | 1997-05-28 | 2004-12-15 | 株式会社ルネサステクノロジ | 半導体メモリおよび情報記憶装置 |
US5841695A (en) * | 1997-05-29 | 1998-11-24 | Lsi Logic Corporation | Memory system using multiple storage mechanisms to enable storage and retrieval of more than two states in a memory cell |
US6046934A (en) * | 1999-01-12 | 2000-04-04 | Macronix International Co., Ltd. | Method and device for multi-level programming of a memory cell |
US6178118B1 (en) | 1997-08-26 | 2001-01-23 | Macronix International Co., Ltd. | Electrically programmable semiconductor device with multi-level wordline voltages for programming multi-level threshold voltages |
US5959892A (en) * | 1997-08-26 | 1999-09-28 | Macronix International Co., Ltd. | Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells |
JPH1196774A (ja) * | 1997-09-25 | 1999-04-09 | Sharp Corp | 不揮発性半導体メモリセルのデータ書き込み方法 |
US5889697A (en) * | 1997-10-08 | 1999-03-30 | Advanced Micro Devices | Memory cell for storing at least three logic states |
US5956350A (en) * | 1997-10-27 | 1999-09-21 | Lsi Logic Corporation | Built in self repair for DRAMs using on-chip temperature sensing and heating |
DE69723700D1 (de) * | 1997-11-03 | 2003-08-28 | St Microelectronics Srl | Verfahren zur Programmierung eines nichtflüchtigen Mehrpegelspeichers und nichtflüchtiger Mehrpegelspeicher |
US5910914A (en) * | 1997-11-07 | 1999-06-08 | Silicon Storage Technology, Inc. | Sensing circuit for a floating gate memory device having multiple levels of storage in a cell |
EP2273507A3 (en) | 1997-11-21 | 2012-01-11 | BTG International Inc | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus for demarcating memory states of the cell |
EP1715490A1 (en) * | 1997-11-21 | 2006-10-25 | BTG International Inc | A non-volatile semiconductor memory |
EP1211692B1 (en) * | 1997-11-21 | 2006-08-09 | BTG International Inc | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
KR100266744B1 (ko) * | 1997-12-29 | 2000-09-15 | 윤종용 | 고집적 가능한 멀티-비트 데이터 래치 회로를 갖는 반도체 메모리 장치 |
US6732322B1 (en) * | 1998-01-21 | 2004-05-04 | Sony Corporation | Encoding method and memory device |
US6606267B2 (en) * | 1998-06-23 | 2003-08-12 | Sandisk Corporation | High data rate write process for non-volatile flash memories |
US5896337A (en) | 1998-02-23 | 1999-04-20 | Micron Technology, Inc. | Circuits and methods for multi-level data through a single input/ouput pin |
US5969986A (en) * | 1998-06-23 | 1999-10-19 | Invox Technology | High-bandwidth read and write architectures for non-volatile memories |
US5909404A (en) * | 1998-03-27 | 1999-06-01 | Lsi Logic Corporation | Refresh sampling built-in self test and repair circuit |
US6038166A (en) * | 1998-04-01 | 2000-03-14 | Invox Technology | High resolution multi-bit-per-cell memory |
EP0971361B1 (en) | 1998-06-23 | 2003-12-10 | SanDisk Corporation | High data rate write process for non-volatile flash memories |
JP2000021185A (ja) * | 1998-06-30 | 2000-01-21 | Sharp Corp | 不揮発性半導体メモリの書込み方法 |
JP3853981B2 (ja) | 1998-07-02 | 2006-12-06 | 株式会社東芝 | 半導体記憶装置の製造方法 |
US6816968B1 (en) * | 1998-07-10 | 2004-11-09 | Silverbrook Research Pty Ltd | Consumable authentication protocol and system |
US5999451A (en) * | 1998-07-13 | 1999-12-07 | Macronix International Co., Ltd. | Byte-wide write scheme for a page flash device |
FR2786910B1 (fr) * | 1998-12-04 | 2002-11-29 | St Microelectronics Sa | Memoire a grille flottante multiniveau |
US6567302B2 (en) | 1998-12-29 | 2003-05-20 | Micron Technology, Inc. | Method and apparatus for programming multi-state cells in a memory device |
US6282145B1 (en) | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
US20030185826A1 (en) * | 1999-02-24 | 2003-10-02 | Tobinick Edward L. | Cytokine antagonists for the treatment of localized disorders |
EP1035473B1 (en) * | 1999-02-25 | 2003-02-05 | STMicroelectronics S.r.l. | Method for correcting errors in a multilevel memory |
DE69916783D1 (de) | 1999-02-26 | 2004-06-03 | St Microelectronics Srl | Leseverfahren eines mehrwertigen, nichtflüchtigen Speichers, und mehrwertiger,nichtflüchtiger Speicher |
JP3751173B2 (ja) * | 1999-03-17 | 2006-03-01 | ローム株式会社 | データ保持装置 |
US6515932B1 (en) * | 1999-04-13 | 2003-02-04 | Seiko Instruments Inc. | Memory circuit |
US6628544B2 (en) | 1999-09-30 | 2003-09-30 | Infineon Technologies Ag | Flash memory cell and method to achieve multiple bits per cell |
US6532556B1 (en) | 2000-01-27 | 2003-03-11 | Multi Level Memory Technology | Data management for multi-bit-per-cell memories |
JP4252183B2 (ja) * | 2000-02-17 | 2009-04-08 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置、該不揮発性半導体記憶装置からのデータの読み出し方法及び、該不揮発性半導体記憶装置へのデータの書き込み方法 |
US6343033B1 (en) | 2000-02-25 | 2002-01-29 | Advanced Micro Devices, Inc. | Variable pulse width memory programming |
US6301161B1 (en) * | 2000-04-25 | 2001-10-09 | Winbond Electronics Corporation | Programming flash memory analog storage using coarse-and-fine sequence |
US6327178B1 (en) * | 2000-07-18 | 2001-12-04 | Micron Technology, Inc. | Programmable circuit and its method of operation |
US6396742B1 (en) | 2000-07-28 | 2002-05-28 | Silicon Storage Technology, Inc. | Testing of multilevel semiconductor memory |
EP1197968B1 (en) * | 2000-09-18 | 2007-03-07 | STMicroelectronics S.r.l. | Method and circuit for programming a multibit non-volatile memory with a reduced number of pins |
JP2002100192A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 不揮発性半導体メモリ |
US6477083B1 (en) * | 2000-10-11 | 2002-11-05 | Advanced Micro Devices, Inc. | Select transistor architecture for a virtual ground non-volatile memory cell array |
US6684289B1 (en) * | 2000-11-22 | 2004-01-27 | Sandisk Corporation | Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory |
JP2002184190A (ja) * | 2000-12-11 | 2002-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7071771B2 (en) * | 2000-12-11 | 2006-07-04 | Kabushiki Kaisha Toshiba | Current difference divider circuit |
US6469931B1 (en) | 2001-01-04 | 2002-10-22 | M-Systems Flash Disk Pioneers Ltd. | Method for increasing information content in a computer memory |
US6466476B1 (en) | 2001-01-18 | 2002-10-15 | Multi Level Memory Technology | Data coding for multi-bit-per-cell memories having variable numbers of bits per memory cell |
US6466483B1 (en) * | 2001-02-08 | 2002-10-15 | Advanced Micro Devices, Inc. | Piggyback programming using timing control for multi-level cell flash memory designs |
US6738289B2 (en) * | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
US6400612B1 (en) * | 2001-03-08 | 2002-06-04 | Tachyon Semiconductor Corporation | Memory based on a four-transistor storage cell |
JP4170604B2 (ja) * | 2001-04-18 | 2008-10-22 | 株式会社東芝 | 不揮発性半導体メモリ |
DE60127125D1 (de) * | 2001-09-28 | 2007-04-19 | St Microelectronics Srl | Verfahren zum Speichern und Lesen von Daten in einem nichtflüchtigen Mehrpegelspeicher mit einer nichtbinären Anzahl von Pegeln und dazugehörige Schaltungsarchitektur |
KR100454119B1 (ko) * | 2001-10-24 | 2004-10-26 | 삼성전자주식회사 | 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들 |
US6700820B2 (en) * | 2002-01-03 | 2004-03-02 | Intel Corporation | Programming non-volatile memory devices |
JP4082913B2 (ja) * | 2002-02-07 | 2008-04-30 | 株式会社ルネサステクノロジ | メモリシステム |
US7111109B2 (en) * | 2002-03-13 | 2006-09-19 | Canon Kabushiki Kaisha | Control system, recording device and electronic apparatus |
US6714448B2 (en) * | 2002-07-02 | 2004-03-30 | Atmel Corporation | Method of programming a multi-level memory device |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
JP2004086991A (ja) * | 2002-08-27 | 2004-03-18 | Renesas Technology Corp | 不揮発性記憶装置 |
US6724662B2 (en) | 2002-09-04 | 2004-04-20 | Atmel Corporation | Method of recovering overerased bits in a memory device |
US6801454B2 (en) * | 2002-10-01 | 2004-10-05 | Sandisk Corporation | Voltage generation circuitry having temperature compensation |
US6963505B2 (en) | 2002-10-29 | 2005-11-08 | Aifun Semiconductors Ltd. | Method circuit and system for determining a reference voltage |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US6992932B2 (en) | 2002-10-29 | 2006-01-31 | Saifun Semiconductors Ltd | Method circuit and system for read error detection in a non-volatile memory array |
JP2004171686A (ja) * | 2002-11-20 | 2004-06-17 | Renesas Technology Corp | 不揮発性半導体記憶装置およびそのデータ消去方法 |
US7073103B2 (en) * | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
US6925011B2 (en) * | 2002-12-26 | 2005-08-02 | Micron Technology, Inc. | Programming flash memories |
US20040153902A1 (en) * | 2003-01-21 | 2004-08-05 | Nexflash Technologies, Inc. | Serial flash integrated circuit having error detection and correction |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
KR100506936B1 (ko) * | 2003-04-15 | 2005-08-05 | 삼성전자주식회사 | 집적 회로의 입출력 인터페이스 회로 및 방법 |
IL161648A0 (en) * | 2003-04-29 | 2004-09-27 | Saifun Semiconductors Ltd | Apparatus and methods for multi-level sensing in a memory array |
US7142464B2 (en) * | 2003-04-29 | 2006-11-28 | Saifun Semiconductors Ltd. | Apparatus and methods for multi-level sensing in a memory array |
DE10319271A1 (de) * | 2003-04-29 | 2004-11-25 | Infineon Technologies Ag | Speicher-Schaltungsanordnung und Verfahren zur Herstellung |
US7324374B2 (en) * | 2003-06-20 | 2008-01-29 | Spansion Llc | Memory with a core-based virtual ground and dynamic reference sensing scheme |
KR100512181B1 (ko) * | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
US6927993B2 (en) * | 2003-08-14 | 2005-08-09 | Silicon Storage Technology, Inc. | Multi-bit ROM cell, for storing on of N>4 possible states and having bi-directional read, an array of such cells |
US7177199B2 (en) * | 2003-10-20 | 2007-02-13 | Sandisk Corporation | Behavior based programming of non-volatile memory |
US6949423B1 (en) * | 2003-11-26 | 2005-09-27 | Oakvale Technology | MOSFET-fused nonvolatile read-only memory cell (MOFROM) |
US7352619B2 (en) * | 2004-02-05 | 2008-04-01 | Iota Technology, Inc. | Electronic memory with binary storage elements |
US20050174841A1 (en) * | 2004-02-05 | 2005-08-11 | Iota Technology, Inc. | Electronic memory with tri-level cell pair |
US7020026B2 (en) * | 2004-05-05 | 2006-03-28 | Sandisk Corporation | Bitline governed approach for program control of non-volatile memory |
US7009887B1 (en) * | 2004-06-03 | 2006-03-07 | Fasl Llc | Method of determining voltage compensation for flash memory devices |
US7145816B2 (en) * | 2004-08-16 | 2006-12-05 | Micron Technology, Inc. | Using redundant memory for extra features |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US7158421B2 (en) * | 2005-04-01 | 2007-01-02 | Sandisk Corporation | Use of data latches in multi-phase programming of non-volatile memories |
US7420847B2 (en) * | 2004-12-14 | 2008-09-02 | Sandisk Corporation | Multi-state memory having data recovery after program fail |
US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
ITMI20042538A1 (it) * | 2004-12-29 | 2005-03-29 | Atmel Corp | Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli |
US6950353B1 (en) | 2005-02-01 | 2005-09-27 | International Business Machines Corporation | Cell data margin test with dummy cell |
JP4203489B2 (ja) * | 2005-03-16 | 2009-01-07 | シャープ株式会社 | 半導体記憶装置 |
US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
US7447078B2 (en) | 2005-04-01 | 2008-11-04 | Sandisk Corporation | Method for non-volatile memory with background data latch caching during read operations |
US7206230B2 (en) | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
US7463521B2 (en) * | 2005-04-01 | 2008-12-09 | Sandisk Corporation | Method for non-volatile memory with managed execution of cached data |
US7656710B1 (en) | 2005-07-14 | 2010-02-02 | Sau Ching Wong | Adaptive operations for nonvolatile memories |
US7804126B2 (en) | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
EP1934986A1 (en) * | 2005-09-05 | 2008-06-25 | Megamem Ltd. | Method for increasing storage capacity of a memory device |
US7366022B2 (en) * | 2005-10-27 | 2008-04-29 | Sandisk Corporation | Apparatus for programming of multi-state non-volatile memory using smart verify |
US7301817B2 (en) * | 2005-10-27 | 2007-11-27 | Sandisk Corporation | Method for programming of multi-state non-volatile memory using smart verify |
US7372732B2 (en) * | 2005-11-23 | 2008-05-13 | Macronix International Co., Ltd. | Pulse width converged method to control voltage threshold (Vt) distribution of a memory cell |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7330373B2 (en) * | 2006-03-28 | 2008-02-12 | Sandisk Corporation | Program time adjustment as function of program voltage for improved programming speed in memory system |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
WO2007132457A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Combined distortion estimation and error correction coding for memory devices |
US8050086B2 (en) | 2006-05-12 | 2011-11-01 | Anobit Technologies Ltd. | Distortion estimation and cancellation in memory devices |
WO2007132456A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
WO2007132452A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
US7613043B2 (en) * | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
US7911834B2 (en) * | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
US7852690B2 (en) * | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
US7511646B2 (en) * | 2006-05-15 | 2009-03-31 | Apple Inc. | Use of 8-bit or higher A/D for NAND cell value |
US7639531B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
US7551486B2 (en) * | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
US7568135B2 (en) * | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
US7701797B2 (en) * | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
TWI316712B (en) * | 2006-06-27 | 2009-11-01 | Silicon Motion Inc | Non-volatile memory, repair circuit, and repair method thereof |
JP2008059740A (ja) * | 2006-08-24 | 2008-03-13 | Rohm & Haas Co | 情報の書き込みおよび読み込みのための装置および方法 |
US8060806B2 (en) | 2006-08-27 | 2011-11-15 | Anobit Technologies Ltd. | Estimation of non-linear distortion in memory devices |
JP2008077817A (ja) * | 2006-09-12 | 2008-04-03 | Rohm & Haas Co | 情報の書き込みおよび読み取り方法ならびにそれに基づく装置 |
KR100753156B1 (ko) | 2006-09-13 | 2007-08-30 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 메모리 셀 어레이 |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7821826B2 (en) | 2006-10-30 | 2010-10-26 | Anobit Technologies, Ltd. | Memory cell readout using successive approximation |
US7545681B2 (en) * | 2006-11-27 | 2009-06-09 | Sandisk Corporation | Segmented bitscan for verification of programming |
US7440319B2 (en) * | 2006-11-27 | 2008-10-21 | Sandisk Corporation | Apparatus with segmented bitscan for verification of programming |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
WO2008068747A2 (en) | 2006-12-03 | 2008-06-12 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7474565B2 (en) * | 2006-12-11 | 2009-01-06 | Macronix International Co., Ltd. | Programming scheme for non-volatile flash memory |
US7593263B2 (en) | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
US8369141B2 (en) | 2007-03-12 | 2013-02-05 | Apple Inc. | Adaptive estimation of memory cell read thresholds |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
WO2008139441A2 (en) | 2007-05-12 | 2008-11-20 | Anobit Technologies Ltd. | Memory device with internal signal processing unit |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US7830729B2 (en) * | 2007-06-15 | 2010-11-09 | Micron Technology, Inc. | Digital filters with memory |
US7839703B2 (en) | 2007-06-15 | 2010-11-23 | Micron Technology, Inc. | Subtraction circuits and digital-to-analog converters for semiconductor devices |
US8117520B2 (en) | 2007-06-15 | 2012-02-14 | Micron Technology, Inc. | Error detection for multi-bit memory |
US7971123B2 (en) * | 2007-07-02 | 2011-06-28 | International Business Machines Corporation | Multi-bit error correction scheme in multi-level memory storage system |
US7599224B2 (en) | 2007-07-03 | 2009-10-06 | Sandisk Corporation | Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7508715B2 (en) | 2007-07-03 | 2009-03-24 | Sandisk Corporation | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7747903B2 (en) * | 2007-07-09 | 2010-06-29 | Micron Technology, Inc. | Error correction for memory |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8527819B2 (en) | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US7848142B2 (en) | 2007-10-31 | 2010-12-07 | Micron Technology, Inc. | Fractional bits in memory cells |
US7742335B2 (en) * | 2007-10-31 | 2010-06-22 | Micron Technology, Inc. | Non-volatile multilevel memory cells |
KR101509836B1 (ko) | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US7961506B2 (en) | 2008-02-05 | 2011-06-14 | Micron Technology, Inc. | Multiple memory cells with rectifying device |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7639533B2 (en) * | 2008-02-08 | 2009-12-29 | Macronix International Co., Ltd. | Multi-level memory cell programming methods |
US7787294B2 (en) * | 2008-02-14 | 2010-08-31 | Macronix International Co., Ltd. | Operating method of memory |
US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8173412B2 (en) * | 2008-03-07 | 2012-05-08 | Golden Corn Technologies, Llc | Method of liberating bound oil present in stillage |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
JP5218228B2 (ja) * | 2008-04-23 | 2013-06-26 | 新東工業株式会社 | 搬送装置及びブラスト加工装置 |
US7729166B2 (en) | 2008-07-02 | 2010-06-01 | Mosaid Technologies Incorporated | Multiple-bit per cell (MBC) non-volatile memory apparatus and system having polarity control and method of programming same |
KR101466697B1 (ko) * | 2008-07-10 | 2014-12-01 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 프로그래밍 방법 |
US7859911B2 (en) * | 2008-07-21 | 2010-12-28 | Triune Ip Llc | Circuit and system for programming a floating gate |
US7995388B1 (en) | 2008-08-05 | 2011-08-09 | Anobit Technologies Ltd. | Data storage using modified voltages |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8261159B1 (en) | 2008-10-30 | 2012-09-04 | Apple, Inc. | Data scrambling schemes for memory devices |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
JP5422976B2 (ja) * | 2008-11-19 | 2014-02-19 | 富士通株式会社 | 半導体記憶装置 |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8223576B2 (en) * | 2009-03-31 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Regulators regulating charge pump and memory circuits thereof |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
US9099169B1 (en) * | 2010-04-27 | 2015-08-04 | Tagmatech, Llc | Memory device and method thereof |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
WO2012009812A1 (en) * | 2010-07-21 | 2012-01-26 | Mosaid Technologies Incorporated | Multipage program scheme for flash memory |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US8331129B2 (en) * | 2010-09-03 | 2012-12-11 | Hewlett-Packard Development Company, L. P. | Memory array with write feedback |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US8374031B2 (en) | 2010-09-29 | 2013-02-12 | SanDisk Technologies, Inc. | Techniques for the fast settling of word lines in NAND flash memory |
US8331164B2 (en) * | 2010-12-06 | 2012-12-11 | International Business Machines Corporation | Compact low-power asynchronous resistor-based memory read operation and circuit |
US8472280B2 (en) | 2010-12-21 | 2013-06-25 | Sandisk Technologies Inc. | Alternate page by page programming scheme |
US8631288B2 (en) | 2011-03-14 | 2014-01-14 | Micron Technology, Inc. | Methods, devices, and systems for data sensing in a memory system |
US8522174B2 (en) * | 2011-06-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory |
US8842471B2 (en) | 2012-01-06 | 2014-09-23 | Sandisk Technologies Inc. | Charge cycling by equalizing and regulating the source, well, and bit line levels during write operations for NAND flash memory: program to verify transition |
RU2608958C2 (ru) * | 2012-07-09 | 2017-01-27 | ЗетТиИ Корпорейшн | Способ и устройство сохранения данных |
US8737125B2 (en) * | 2012-08-07 | 2014-05-27 | Sandisk Technologies Inc. | Aggregating data latches for program level determination |
US8730724B2 (en) | 2012-08-07 | 2014-05-20 | Sandisk Technologies Inc. | Common line current for program level determination in flash memory |
KR20140020634A (ko) * | 2012-08-10 | 2014-02-19 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
JP2014142986A (ja) * | 2012-12-26 | 2014-08-07 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9013925B2 (en) * | 2013-07-22 | 2015-04-21 | Elite Semiconductor Memory Technology Inc. | Nonvolatile semiconductor memory device |
TWI511143B (zh) * | 2013-08-07 | 2015-12-01 | Elite Semiconductor Esmt | 非揮發性半導體記憶體元件 |
US9311999B2 (en) | 2013-09-06 | 2016-04-12 | Micron Technology, Inc. | Memory sense amplifiers and memory verification methods |
US9911492B2 (en) | 2014-01-17 | 2018-03-06 | International Business Machines Corporation | Writing multiple levels in a phase change memory using a write reference voltage that incrementally ramps over a write period |
US9443606B2 (en) | 2014-10-28 | 2016-09-13 | Sandisk Technologies Llc | Word line dependent two strobe sensing mode for nonvolatile storage elements |
FR3041508A1 (fr) | 2015-09-29 | 2017-03-31 | Salomon Sas | Article vestimentaire |
US10410724B2 (en) * | 2016-04-08 | 2019-09-10 | SK Hynix Inc. | Erase page indicator |
KR102469810B1 (ko) * | 2016-07-05 | 2022-11-24 | 에스케이하이닉스 주식회사 | 멀티-비트 데이터 저장을 위한 이피롬 장치 및 이피롬 장치의 리드 회로 |
WO2018236356A1 (en) * | 2017-06-20 | 2018-12-27 | Intel Corporation | FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS |
WO2018236361A1 (en) * | 2017-06-20 | 2018-12-27 | Intel Corporation | FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING INTERFACE LAYER DESIGNED AS A BAND |
US11139036B2 (en) * | 2020-02-10 | 2021-10-05 | Intel Corporation | Using variable voltages to discharge electrons from a memory array during verify recovery operations |
US20220243252A1 (en) * | 2021-02-03 | 2022-08-04 | Seagate Technology Llc | Isotope modified nucleotides for dna data storage |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (131)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US32401A (en) | 1861-05-21 | Strickland kneass | ||
US3660819A (en) * | 1970-06-15 | 1972-05-02 | Intel Corp | Floating gate transistor and method for charging and discharging same |
US3755721A (en) * | 1970-06-15 | 1973-08-28 | Intel Corp | Floating gate solid state storage device and method for charging and discharging same |
DE2135625B1 (de) * | 1971-07-16 | 1973-01-04 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schaltungsanordnung zur automatischen Schreib-Unterdrückung |
US4054864A (en) * | 1973-05-04 | 1977-10-18 | Commissariat A L'energie Atomique | Method and device for the storage of analog signals |
US4004159A (en) * | 1973-05-18 | 1977-01-18 | Sanyo Electric Co., Ltd. | Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation |
GB1493936A (en) * | 1974-04-04 | 1977-11-30 | Expert Ind Controls Ltd | Valve operator |
JPS5228824A (en) * | 1975-08-29 | 1977-03-04 | Toshiba Corp | Multiple storage unit |
US4139910A (en) * | 1976-12-06 | 1979-02-13 | International Business Machines Corporation | Charge coupled device memory with method of doubled storage capacity and independent of process parameters and temperature |
US4090258A (en) * | 1976-12-29 | 1978-05-16 | Westinghouse Electric Corp. | MNOS non-volatile memory with write cycle suppression |
US4149270A (en) * | 1977-09-26 | 1979-04-10 | Westinghouse Electric Corp. | Variable threshold device memory circuit having automatic refresh feature |
US4181980A (en) * | 1978-05-15 | 1980-01-01 | Electronic Arrays, Inc. | Acquisition and storage of analog signals |
USRE32401E (en) | 1978-06-13 | 1987-04-14 | International Business Machines Corporation | Quaternary FET read only memory |
US4192014A (en) * | 1978-11-20 | 1980-03-04 | Ncr Corporation | ROM memory cell with 2n FET channel widths |
US4272830A (en) * | 1978-12-22 | 1981-06-09 | Motorola, Inc. | ROM Storage location having more than two states |
US4338702A (en) * | 1979-03-29 | 1982-07-13 | Holly Harry H | Apparatus for making a ground food patty |
US4287570A (en) * | 1979-06-01 | 1981-09-01 | Intel Corporation | Multiple bit read-only memory cell and its sense amplifier |
IT1224062B (it) * | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
US4300210A (en) * | 1979-12-27 | 1981-11-10 | International Business Machines Corp. | Calibrated sensing system |
US4306300A (en) * | 1979-12-31 | 1981-12-15 | International Business Machines Corporation | Multi-level charge-coupled device memory system including analog-to-digital and trigger comparator circuits |
JPS56114199A (en) | 1980-02-13 | 1981-09-08 | Nec Corp | Nonvolatile semiconductor memory device |
US4322823A (en) * | 1980-03-03 | 1982-03-30 | International Business Machines Corp. | Storage system having bilateral field effect transistor personalization |
US4342102A (en) * | 1980-06-18 | 1982-07-27 | Signetics Corporation | Semiconductor memory array |
US4327424A (en) * | 1980-07-17 | 1982-04-27 | International Business Machines Corporation | Read-only storage using enhancement-mode, depletion-mode or omitted gate field-effect transistors |
JPS5856199B2 (ja) * | 1980-09-25 | 1983-12-13 | 株式会社東芝 | 半導体記憶装置 |
WO1982002276A1 (en) * | 1980-12-24 | 1982-07-08 | Jiang Ching Lin | Multi-bit read only memory cell sensing circuit |
US4449203A (en) * | 1981-02-25 | 1984-05-15 | Motorola, Inc. | Memory with reference voltage generator |
US4415992A (en) * | 1981-02-25 | 1983-11-15 | Motorola, Inc. | Memory system having memory cells capable of storing more than two states |
US4389713A (en) * | 1981-06-10 | 1983-06-21 | Harris Corporation | Dual pulse method of writing amorphous memory devices |
US4448400A (en) * | 1981-07-13 | 1984-05-15 | Eliyahou Harari | Highly scalable dynamic RAM cell with self-signal amplification |
US4417325A (en) * | 1981-07-13 | 1983-11-22 | Eliyahou Harari | Highly scaleable dynamic ram cell with self-signal amplification |
US4388702A (en) * | 1981-08-21 | 1983-06-14 | Mostek Corporation | Multi-bit read only memory circuit |
US4459609A (en) * | 1981-09-14 | 1984-07-10 | International Business Machines Corporation | Charge-stabilized memory |
US4462088A (en) * | 1981-11-03 | 1984-07-24 | International Business Machines Corporation | Array design using a four state cell for double density |
US4434478A (en) * | 1981-11-27 | 1984-02-28 | International Business Machines Corporation | Programming floating gate devices |
US4495602A (en) * | 1981-12-28 | 1985-01-22 | Mostek Corporation | Multi-bit read only memory circuit |
DE3205476A1 (de) * | 1982-02-16 | 1983-08-25 | Siemens AG, 1000 Berlin und 8000 München | Wortweise elektrisch umprogrammierbarer nichtfluechtiger speicher sowie verwendung eines solchen speichers |
DE3205473A1 (de) * | 1982-02-16 | 1983-08-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur funktionspruefung eines elektrisch wortweise umprogrammierbaren speichers |
US4460982A (en) * | 1982-05-20 | 1984-07-17 | Intel Corporation | Intelligent electrically programmable and electrically erasable ROM |
US4627027A (en) * | 1982-09-01 | 1986-12-02 | Sanyo Electric Co., Ltd. | Analog storing and reproducing apparatus utilizing non-volatile memory elements |
JPS5949022A (ja) * | 1982-09-13 | 1984-03-21 | Toshiba Corp | 多値論理回路 |
JPS6010495A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | センスアンプ |
JPS6013398A (ja) * | 1983-07-04 | 1985-01-23 | Hitachi Ltd | 半導体多値記憶装置 |
US4578777A (en) * | 1983-07-11 | 1986-03-25 | Signetics Corporation | One step write circuit arrangement for EEPROMS |
EP0136119B1 (en) * | 1983-09-16 | 1988-06-29 | Fujitsu Limited | Plural-bit-per-cell read-only memory |
EP0148488B1 (en) * | 1983-12-23 | 1992-03-18 | Hitachi, Ltd. | Semiconductor memory having multiple level storage structure |
US4852892A (en) * | 1984-08-07 | 1989-08-01 | Reid Richard M | Convenient dual fuel tank system |
US4563753A (en) * | 1984-09-04 | 1986-01-07 | Motorola, Inc. | Circuit for reducing degradation of voltage differential in a memory |
US4771404A (en) * | 1984-09-05 | 1988-09-13 | Nippon Telegraph And Telephone Corporation | Memory device employing multilevel storage circuits |
JPS61172300A (ja) * | 1985-01-26 | 1986-08-02 | Toshiba Corp | 半導体記憶装置 |
JPS61239497A (ja) | 1985-04-16 | 1986-10-24 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリの書込み方法 |
JPS61239498A (ja) | 1985-04-16 | 1986-10-24 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリの書込み方法 |
EP0198935A1 (de) * | 1985-04-23 | 1986-10-29 | Deutsche ITT Industries GmbH | Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz |
JPS6224499A (ja) | 1985-07-24 | 1987-02-02 | Mitsubishi Electric Corp | 半導体装置 |
KR900002664B1 (ko) * | 1985-08-16 | 1990-04-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 시리얼 데이터 기억 반도체 메모리 |
US5012448A (en) * | 1985-12-13 | 1991-04-30 | Ricoh Company, Ltd. | Sense amplifier for a ROM having a multilevel memory cell |
JPS62165793A (ja) * | 1986-01-17 | 1987-07-22 | Toshiba Corp | 連想メモリ |
JPS62222498A (ja) * | 1986-03-10 | 1987-09-30 | Fujitsu Ltd | 消去及び書き込み可能な読み出し専用メモリ |
JPH0828431B2 (ja) * | 1986-04-22 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置 |
US5218509A (en) * | 1986-05-30 | 1993-06-08 | Robertshaw Controls Company | Electrically operated control device and system for an appliance and method of operating the same |
US4943948A (en) * | 1986-06-05 | 1990-07-24 | Motorola, Inc. | Program check for a non-volatile memory |
JPS6342099A (ja) * | 1986-08-06 | 1988-02-23 | Fujitsu Ltd | 3値レベルrom |
JPS6342100A (ja) * | 1986-08-08 | 1988-02-23 | Fujitsu Ltd | 3値レベルrom |
JPS63149900A (ja) * | 1986-12-15 | 1988-06-22 | Toshiba Corp | 半導体メモリ |
US4903236A (en) * | 1987-07-15 | 1990-02-20 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device and a writing method therefor |
US5014242A (en) * | 1987-12-10 | 1991-05-07 | Hitachi, Ltd. | Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit |
JPH07120720B2 (ja) * | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
JPH01159895A (ja) | 1987-12-17 | 1989-06-22 | Sharp Corp | 電気的に書き込み可能な不揮発性メモリに於けるデータ書き込み方法 |
US5099297A (en) * | 1988-02-05 | 1992-03-24 | Emanuel Hazani | EEPROM cell structure and architecture with programming and erase terminals shared between several cells |
FR2630573B1 (fr) * | 1988-04-26 | 1990-07-13 | Sgs Thomson Microelectronics | Memoire programmable electriquement avec plusieurs bits d'information par cellule |
FR2630574A1 (fr) * | 1988-04-26 | 1989-10-27 | Sgs Thomson Microelectronics | Memoire programmable electriquement avec circuit de controle de programmation et procede correspondant |
US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5043940A (en) * | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
US5268318A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5168465A (en) * | 1988-06-08 | 1992-12-01 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5198380A (en) * | 1988-06-08 | 1993-03-30 | Sundisk Corporation | Method of highly compact EPROM and flash EEPROM devices |
US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
US5293560A (en) * | 1988-06-08 | 1994-03-08 | Eliyahou Harari | Multi-state flash EEPROM system using incremental programing and erasing methods |
US4890259A (en) * | 1988-07-13 | 1989-12-26 | Information Storage Devices | High density integrated circuit analog signal recording and playback system |
US4989179A (en) * | 1988-07-13 | 1991-01-29 | Information Storage Devices, Inc. | High density integrated circuit analog signal recording and playback system |
JPH07105146B2 (ja) * | 1988-07-29 | 1995-11-13 | 三菱電機株式会社 | 不揮発性記憶装置 |
AU617534B2 (en) * | 1988-08-29 | 1991-11-28 | Dow Chemical Company, The | Removal of hydrogen sulfide from fluid streams |
US4914631A (en) * | 1988-09-30 | 1990-04-03 | Micron Technology, Inc. | Pull up circuit for sense lines in a semiconductor memory |
GB8907045D0 (en) * | 1989-03-29 | 1989-05-10 | Hughes Microelectronics Ltd | Sense amplifier |
JPH02260298A (ja) * | 1989-03-31 | 1990-10-23 | Oki Electric Ind Co Ltd | 不揮発性多値メモリ装置 |
DE69024086T2 (de) * | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
US5163021A (en) * | 1989-04-13 | 1992-11-10 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
WO1990016069A1 (en) * | 1989-06-12 | 1990-12-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US5200959A (en) * | 1989-10-17 | 1993-04-06 | Sundisk Corporation | Device and method for defect handling in semi-conductor memory |
US5200920A (en) | 1990-02-08 | 1993-04-06 | Altera Corporation | Method for programming programmable elements in programmable devices |
US5122985A (en) * | 1990-04-16 | 1992-06-16 | Giovani Santin | Circuit and method for erasing eeprom memory arrays to prevent over-erased cells |
US5132935A (en) * | 1990-04-16 | 1992-07-21 | Ashmore Jr Benjamin H | Erasure of eeprom memory arrays to prevent over-erased cells |
JP2573416B2 (ja) * | 1990-11-28 | 1997-01-22 | 株式会社東芝 | 半導体記憶装置 |
JP3454520B2 (ja) * | 1990-11-30 | 2003-10-06 | インテル・コーポレーション | フラッシュ記憶装置の書込み状態を確認する回路及びその方法 |
US6002614A (en) * | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US5218569A (en) | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
US5272669A (en) * | 1991-02-20 | 1993-12-21 | Sundisk Corporation | Method and structure for programming floating gate memory cells |
US5295255A (en) * | 1991-02-22 | 1994-03-15 | Electronic Professional Services, Inc. | Method and apparatus for programming a solid state processor with overleaved array memory modules |
US5663901A (en) * | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
US5418743A (en) * | 1992-12-07 | 1995-05-23 | Nippon Steel Corporation | Method of writing into non-volatile semiconductor memory |
JPH06318683A (ja) * | 1993-05-01 | 1994-11-15 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US5432735A (en) * | 1993-07-08 | 1995-07-11 | Dellusa, L.P. | Ternary storage dynamic RAM |
JP3179943B2 (ja) * | 1993-07-12 | 2001-06-25 | 株式会社東芝 | 半導体記憶装置 |
SG47058A1 (en) * | 1993-09-10 | 1998-03-20 | Intel Corp | Circuitry and method for selecting a drain programming voltage for a nonvolatile memory |
JP3181454B2 (ja) * | 1993-12-13 | 2001-07-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5422845A (en) * | 1993-09-30 | 1995-06-06 | Intel Corporation | Method and device for improved programming threshold voltage distribution in electrically programmable read only memory array |
US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
US5497119A (en) * | 1994-06-01 | 1996-03-05 | Intel Corporation | High precision voltage regulation circuit for programming multilevel flash memory |
US5450363A (en) * | 1994-06-02 | 1995-09-12 | Intel Corporation | Gray coding for a multilevel cell memory system |
US5444656A (en) * | 1994-06-02 | 1995-08-22 | Intel Corporation | Apparatus for fast internal reference cell trimming |
US5523972A (en) * | 1994-06-02 | 1996-06-04 | Intel Corporation | Method and apparatus for verifying the programming of multi-level flash EEPROM memory |
US5485422A (en) * | 1994-06-02 | 1996-01-16 | Intel Corporation | Drain bias multiplexing for multiple bit flash cell |
US5539690A (en) * | 1994-06-02 | 1996-07-23 | Intel Corporation | Write verify schemes for flash memory with multilevel cells |
US5515317A (en) * | 1994-06-02 | 1996-05-07 | Intel Corporation | Addressing modes for a dynamic single bit per cell to multiple bit per cell memory |
US5469384A (en) * | 1994-09-27 | 1995-11-21 | Cypress Semiconductor Corp. | Decoding scheme for reliable multi bit hot electron programming |
US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
US5541886A (en) * | 1994-12-27 | 1996-07-30 | Intel Corporation | Method and apparatus for storing control information in multi-bit non-volatile memory arrays |
US5475693A (en) * | 1994-12-27 | 1995-12-12 | Intel Corporation | Error management processes for flash EEPROM memory arrays |
JP3336813B2 (ja) * | 1995-02-01 | 2002-10-21 | ソニー株式会社 | 不揮発性半導体メモリ装置 |
US5550772A (en) * | 1995-02-13 | 1996-08-27 | National Semiconductor Corporation | Memory array utilizing multi-state memory cells |
US5594691A (en) * | 1995-02-15 | 1997-01-14 | Intel Corporation | Address transition detection sensing interface for flash memory having multi-bit cells |
US6353554B1 (en) * | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US6188692B1 (en) * | 1995-05-11 | 2001-02-13 | Pmc-Sierra Ltd. | Integrated user network interface device for interfacing between a sonet network and an ATM network |
KR0172401B1 (ko) * | 1995-12-07 | 1999-03-30 | 김광호 | 다수상태 불휘발성 반도체 메모리 장치 |
DE69635105D1 (de) * | 1996-01-31 | 2005-09-29 | St Microelectronics Srl | Mehrstufige Speicherschaltungen und entsprechende Lese- und Schreibverfahren |
US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
US6104604A (en) * | 1998-01-06 | 2000-08-15 | Gateway 2000, Inc. | Modular keyboard |
US6343050B1 (en) | 2000-04-06 | 2002-01-29 | Moneray International Ltd. | Analog clock driven by radio signals with automatic resetting means |
KR100506936B1 (ko) * | 2003-04-15 | 2005-08-05 | 삼성전자주식회사 | 집적 회로의 입출력 인터페이스 회로 및 방법 |
-
1991
- 1991-02-08 US US07/652,878 patent/US5218569A/en not_active Expired - Lifetime
-
1993
- 1993-06-04 US US08/071,816 patent/US5394362A/en not_active Expired - Lifetime
-
1995
- 1995-02-27 US US08/410,200 patent/US5764571A/en not_active Expired - Lifetime
-
1997
- 1997-08-15 US US08/911,731 patent/US5872735A/en not_active Expired - Lifetime
- 1997-12-11 KR KR10-2001-7015722A patent/KR100518499B1/ko not_active IP Right Cessation
- 1997-12-11 KR KR10-2000-7005519A patent/KR100518494B1/ko not_active IP Right Cessation
-
1998
- 1998-11-18 US US09/195,201 patent/US6104640A/en not_active Expired - Fee Related
-
2000
- 2000-01-28 US US09/493,140 patent/US6343034B2/en not_active Expired - Fee Related
- 2000-01-28 US US09/493,138 patent/US6243321B1/en not_active Expired - Fee Related
- 2000-06-05 US US09/586,967 patent/US6356486B1/en not_active Expired - Fee Related
-
2001
- 2001-02-28 US US09/794,041 patent/US6404675B2/en not_active Expired - Fee Related
- 2001-02-28 US US09/794,042 patent/US6344998B2/en not_active Expired - Fee Related
- 2001-02-28 US US09/794,043 patent/US6339545B2/en not_active Expired - Fee Related
- 2001-02-28 US US09/794,032 patent/US6324121B2/en not_active Expired - Fee Related
- 2001-02-28 US US09/794,031 patent/US6327189B2/en not_active Expired - Fee Related
-
2002
- 2002-06-04 US US10/160,402 patent/US6584012B2/en not_active Expired - Fee Related
-
2003
- 2003-05-05 US US10/428,732 patent/US6724656B2/en not_active Expired - Fee Related
-
2004
- 2004-03-25 US US10/808,284 patent/US6870763B2/en not_active Expired - Fee Related
- 2004-03-25 US US10/808,286 patent/US7075825B2/en not_active Expired - Fee Related
-
2006
- 2006-06-05 US US11/446,222 patent/US20060221687A1/en not_active Abandoned
-
2007
- 2007-09-26 US US11/861,530 patent/US20080219049A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20010040824A1 (en) | 2001-11-15 |
US5872735A (en) | 1999-02-16 |
US20010019500A1 (en) | 2001-09-06 |
US6343034B2 (en) | 2002-01-29 |
US6344998B2 (en) | 2002-02-05 |
US20020186587A1 (en) | 2002-12-12 |
KR100518499B1 (ko) | 2005-10-05 |
US20030202378A1 (en) | 2003-10-30 |
US20080219049A1 (en) | 2008-09-11 |
US20040179397A1 (en) | 2004-09-16 |
US20010008489A1 (en) | 2001-07-19 |
US20060221687A1 (en) | 2006-10-05 |
US5764571A (en) | 1998-06-09 |
US6327189B2 (en) | 2001-12-04 |
US6404675B2 (en) | 2002-06-11 |
US6104640A (en) | 2000-08-15 |
US6724656B2 (en) | 2004-04-20 |
KR100518494B1 (ko) | 2005-10-05 |
US5218569A (en) | 1993-06-08 |
US20010033512A1 (en) | 2001-10-25 |
US6339545B2 (en) | 2002-01-15 |
US6324121B2 (en) | 2001-11-27 |
US5394362A (en) | 1995-02-28 |
US6356486B1 (en) | 2002-03-12 |
KR20020020726A (ko) | 2002-03-15 |
US6870763B2 (en) | 2005-03-22 |
US7075825B2 (en) | 2006-07-11 |
US20010006478A1 (en) | 2001-07-05 |
US20010006477A1 (en) | 2001-07-05 |
US20040242009A1 (en) | 2004-12-02 |
US6243321B1 (en) | 2001-06-05 |
US6584012B2 (en) | 2003-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100518494B1 (ko) | 비휘발성 반도체 메모리 장치 | |
US6002614A (en) | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell | |
US7911851B2 (en) | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell | |
JP3735082B2 (ja) | プログラマブル不揮発性複数ビットメモリセルを有する記憶装置およびそのセルの記憶状態を分界する装置と方法 | |
EP1211692B1 (en) | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell | |
EP1715490A1 (en) | A non-volatile semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130906 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |