JPH01159895A - 電気的に書き込み可能な不揮発性メモリに於けるデータ書き込み方法 - Google Patents
電気的に書き込み可能な不揮発性メモリに於けるデータ書き込み方法Info
- Publication number
- JPH01159895A JPH01159895A JP62320756A JP32075687A JPH01159895A JP H01159895 A JPH01159895 A JP H01159895A JP 62320756 A JP62320756 A JP 62320756A JP 32075687 A JP32075687 A JP 32075687A JP H01159895 A JPH01159895 A JP H01159895A
- Authority
- JP
- Japan
- Prior art keywords
- writing
- voltage
- data
- write
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241001455214 Acinonyx jubatus Species 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、電気的に書き込み可能な不揮発性メモリ（Ｅ
ＰＲＯＭ、ＥＥＰＲＯＭ等）に於けるデータ書き込み方
法に関するものである。
ＰＲＯＭ、ＥＥＰＲＯＭ等）に於けるデータ書き込み方
法に関するものである。
〈従来の技術〉
電気的に書き込み可能な不揮発性メモリに於いては、一
般に、書き込みに、安定化させた精度の高い電圧を使用
する。そして、その書き込み電圧が、メモリセルの書き
込みに最適な電圧となるよう、メモリセルのプロセスの
コントローｋｔ行っている。これは、もし、書き込み電
圧がメモリセルの書き込みに最適な電圧よシ低い電圧と
なると、データを書き込めなかったシ、或いは使用中に
データが消失したシし、また、高い電圧となると、メモ
リセルが破壊するためである。
般に、書き込みに、安定化させた精度の高い電圧を使用
する。そして、その書き込み電圧が、メモリセルの書き
込みに最適な電圧となるよう、メモリセルのプロセスの
コントローｋｔ行っている。これは、もし、書き込み電
圧がメモリセルの書き込みに最適な電圧よシ低い電圧と
なると、データを書き込めなかったシ、或いは使用中に
データが消失したシし、また、高い電圧となると、メモ
リセルが破壊するためである。
〈発明が解決しようとする問題点〉
従来の技術では、書き込み電圧の安定化のための装置の
バラツキ、及びメモリセルのプロセスバラツキがまった
く独立の要因よシ成るため、両者をマツチングさせるた
めには、それぞれの精度を上げる必要がるる。また、書
き込み電圧は、両者の温度・経時的変動、或いは書き込
みを繰υ返すことによる書き込み最適電圧の変動を見込
み、余裕を含んだ電圧とする必要があるが、これは多く
の場合、書き込み最適電圧よシ高く、結果的に、常に最
適電圧での書き込みを行った場合より、書き込み１回当
たυのメモリセルの劣化が大きくなシ、書き込み可能回
数が減少する。
バラツキ、及びメモリセルのプロセスバラツキがまった
く独立の要因よシ成るため、両者をマツチングさせるた
めには、それぞれの精度を上げる必要がるる。また、書
き込み電圧は、両者の温度・経時的変動、或いは書き込
みを繰υ返すことによる書き込み最適電圧の変動を見込
み、余裕を含んだ電圧とする必要があるが、これは多く
の場合、書き込み最適電圧よシ高く、結果的に、常に最
適電圧での書き込みを行った場合より、書き込み１回当
たυのメモリセルの劣化が大きくなシ、書き込み可能回
数が減少する。
く問題点を解決するための手段〉
上記問題点は、始めは低い書き込み電圧で書き込みを行
い、次に、データを書き込めたかどうかのチェックを行
い、書き込めていなければ、書き込み電圧を上げて、再
度、書き込みを行い、データを書き込めるまで、これを
繰り返す構成とすることで解決される。
い、次に、データを書き込めたかどうかのチェックを行
い、書き込めていなければ、書き込み電圧を上げて、再
度、書き込みを行い、データを書き込めるまで、これを
繰り返す構成とすることで解決される。
く作 用〉
これによシ、メモリセルのプロセスバラツキ。
温度、経時的あるいは書き込みを繰り返すことによる変
動を吸収し、常に最適電圧に近い電圧での書き込みが可
能となる。また、書き込み電圧も一連の書き込みシーケ
ンス中で安定であれば十分でロシ、絶対的な精度は必要
なく、温度的、経時的変化も無視できる。この事によシ
、歩留シの向上、書き換え保証回数の増加、及び使用中
の信頼性向上を図ることができる。
動を吸収し、常に最適電圧に近い電圧での書き込みが可
能となる。また、書き込み電圧も一連の書き込みシーケ
ンス中で安定であれば十分でロシ、絶対的な精度は必要
なく、温度的、経時的変化も無視できる。この事によシ
、歩留シの向上、書き換え保証回数の増加、及び使用中
の信頼性向上を図ることができる。
〈実施例〉
第１図は本発明に係る不揮発性メモリのブロック構成を
表わしており、書き込みデータを一時的に保存するレジ
スタ！と、電気的に書き込み可能なメモリセル２と、メ
モリセル２より読み出したデータとレジスタ１の内容と
を比較する比較装置３と、書き込み電圧制御装置４及び
以上の各装置をコントロールするコントローラ５よυ成
る。
表わしており、書き込みデータを一時的に保存するレジ
スタ！と、電気的に書き込み可能なメモリセル２と、メ
モリセル２より読み出したデータとレジスタ１の内容と
を比較する比較装置３と、書き込み電圧制御装置４及び
以上の各装置をコントロールするコントローラ５よυ成
る。
以下、この構成図にそって書き込み方法を説明する。
外部よシデータがレジスタＩに書き込まれると、コント
ローラ５は書き込み電圧制御装置４に対し、書き込み電
圧制御装置が発生できる最小電圧Ｖｍｉｎを出力するよ
う制御し、メモリセル２に対し書き込みを行う。次に、
コントローラ５はメモリセル２に対し読み出しを行うよ
う制御し、その読み出し結果と、入力データレジスタ１
の内容とを比較装置３により比較した結果が一致した場
合は、書き込み終了であるが、一致しない場合は、再び
、コントロー′：）５は書き込み電圧制御装置４に対し
、電圧ｖ＋ （＝Ｖｍｉｎ ＋ ｊ Ｖ ）を出力する
ｊ５制Ｎｕ、メモリセル２に対し書き込みを行う。以降
、これを、比較した結果が一致するまで、つまシデータ
を書き込めるまで、書き込み電圧を順次上げながら（Ｖ
２ （＝Ｖｍｉｎ＋２ ・ｊＶ）−＋Ｖ３（＝Ｖｍｉｎ
＋８ ・ｊＶ）→・・・→Ｖｎ （＝ Ｖｍｉｎ 十ｎ
・ｊＶ）→・・・）繰り返す。
ローラ５は書き込み電圧制御装置４に対し、書き込み電
圧制御装置が発生できる最小電圧Ｖｍｉｎを出力するよ
う制御し、メモリセル２に対し書き込みを行う。次に、
コントローラ５はメモリセル２に対し読み出しを行うよ
う制御し、その読み出し結果と、入力データレジスタ１
の内容とを比較装置３により比較した結果が一致した場
合は、書き込み終了であるが、一致しない場合は、再び
、コントロー′：）５は書き込み電圧制御装置４に対し
、電圧ｖ＋ （＝Ｖｍｉｎ ＋ ｊ Ｖ ）を出力する
ｊ５制Ｎｕ、メモリセル２に対し書き込みを行う。以降
、これを、比較した結果が一致するまで、つまシデータ
を書き込めるまで、書き込み電圧を順次上げながら（Ｖ
２ （＝Ｖｍｉｎ＋２ ・ｊＶ）−＋Ｖ３（＝Ｖｍｉｎ
＋８ ・ｊＶ）→・・・→Ｖｎ （＝ Ｖｍｉｎ 十ｎ
・ｊＶ）→・・・）繰り返す。
以上の書き込みのアルゴリズムを第２図に、また、書き
込みシーケンス中の書き込み電圧の推移を第３図に示す
。第３図は３度の書き込みでメモリセルに書き込めた例
である。
込みシーケンス中の書き込み電圧の推移を第３図に示す
。第３図は３度の書き込みでメモリセルに書き込めた例
である。
なお、書き込めた場合は、更に同一電圧で書き込むこと
も、データの信頼性を上げるために有効である。
も、データの信頼性を上げるために有効である。
次に、書き込みを繰り返すことによる書き込み最適電圧
が上昇した場合の書き込み電圧の推移を第４図に示す。
が上昇した場合の書き込み電圧の推移を第４図に示す。
これから、書き込み電圧は書き込み最適電圧に追従して
動的に変化することがわかる。この変化は書き込み時に
生じるため、メモリセル間での書き込み回数の差による
最適電圧の差に対しても有効である。
動的に変化することがわかる。この変化は書き込み時に
生じるため、メモリセル間での書き込み回数の差による
最適電圧の差に対しても有効である。
次に、書き込み電圧制御装置につｈて説明する。
本発明によれば、書き込み電圧制御装置よりの電圧は一
連の書き込み期間中で安定であれば十分て口）、書き込
み期間から見て緩慢な温度等による変動は無視でき、ま
た、その絶対的な精度は必要なく、最小電圧Ｖｍｉｎ、
及び最大電圧Ｖｙｙ１ａ）（、が、メモリセルの最適書
き込み電圧のプロセス的、温度的、書き込みの繰り返し
によるトータル変化の最小電圧Ｖｏｐｔ、ｍｉｎ、及び
最大電圧Ｖｏｐｔ、ｍａｘ。
連の書き込み期間中で安定であれば十分て口）、書き込
み期間から見て緩慢な温度等による変動は無視でき、ま
た、その絶対的な精度は必要なく、最小電圧Ｖｍｉｎ、
及び最大電圧Ｖｙｙ１ａ）（、が、メモリセルの最適書
き込み電圧のプロセス的、温度的、書き込みの繰り返し
によるトータル変化の最小電圧Ｖｏｐｔ、ｍｉｎ、及び
最大電圧Ｖｏｐｔ、ｍａｘ。
に対し、Ｖｍｉｎ、 ＜Ｖｏｐｔ、ｍｉｎ、及びＶｍａ
ｘ、 ＞Ｖｏｐｔ、ｍａｘ、 を満たせばよく、第５
図のような構成にて実現できる。ここで、ＤｏはＶｍｉ
ｎ、 （Ｖ）のツェナーダイオード、Ｄ１〜Ｄ、はＰＮ
順方向ダイオードであシ、１段当たり約０．６ｖの電圧
降下が生じる。段数ｎは、ＤＯ−Ｄｎの合計Ｖｍａｘが
Ｖｍａｘ、 ＞ Ｖｏ ｐ ｔ 、 ｍａｘ 、 と
なるように決定する。
ｘ、 ＞Ｖｏｐｔ、ｍａｘ、 を満たせばよく、第５
図のような構成にて実現できる。ここで、ＤｏはＶｍｉ
ｎ、 （Ｖ）のツェナーダイオード、Ｄ１〜Ｄ、はＰＮ
順方向ダイオードであシ、１段当たり約０．６ｖの電圧
降下が生じる。段数ｎは、ＤＯ−Ｄｎの合計Ｖｍａｘが
Ｖｍａｘ、 ＞ Ｖｏ ｐ ｔ 、 ｍａｘ 、 と
なるように決定する。
〈発明の効果〉
本発明により、メモリセルのプロセスバラツキが大きい
場合でも自動的にδき込み゛直圧が追従するため歩留り
向上が可能となる。また、常に最適電圧に近い電圧での
書き込みを行うため、書き込み可能回数の増加が可能と
なる。さらに、外部より書き込み電圧を与える場合は、
イ、の許容範囲を大きくとることが可能となシ、内部で
書き込み電圧を発生させる場合には、電圧安定化回路の
出力電圧の許容範囲を大きなものとすることが可能でろ
シ、歩留シ向上が可能となる。等の顕著な効果を奏する
ものでるる。
場合でも自動的にδき込み゛直圧が追従するため歩留り
向上が可能となる。また、常に最適電圧に近い電圧での
書き込みを行うため、書き込み可能回数の増加が可能と
なる。さらに、外部より書き込み電圧を与える場合は、
イ、の許容範囲を大きくとることが可能となシ、内部で
書き込み電圧を発生させる場合には、電圧安定化回路の
出力電圧の許容範囲を大きなものとすることが可能でろ
シ、歩留シ向上が可能となる。等の顕著な効果を奏する
ものでるる。
第１図は本発明に係る不揮発性メモリのブロック構成図
、第２図は書き込みのアルゴリズムを示す７０−チャー
ト、第３図は書き込みシーケンス中の書き込み電圧の推
移を示す図、第４図は書き込みの繰り返しによシ書き込
み最適電圧が変動した場合の書き込み電圧の追従例を示
す図、第５図は書き込み電圧制御装置の一例の回路構成
図であるＯ 符号の説明 １：レジスタ、２：メモリセル、３：比較装置、４：書
き込み電圧制御装置、５：コントローラ。 代理人 弁理士 杉 山 毅 至（他１名）チータ出力
、第２図は書き込みのアルゴリズムを示す７０−チャー
ト、第３図は書き込みシーケンス中の書き込み電圧の推
移を示す図、第４図は書き込みの繰り返しによシ書き込
み最適電圧が変動した場合の書き込み電圧の追従例を示
す図、第５図は書き込み電圧制御装置の一例の回路構成
図であるＯ 符号の説明 １：レジスタ、２：メモリセル、３：比較装置、４：書
き込み電圧制御装置、５：コントローラ。 代理人 弁理士 杉 山 毅 至（他１名）チータ出力
Claims (1)
- １、書き込みを行い、次に、データを書き込めたか否か
のチェックを行う動作を、書き込み電圧を順次上げなが
ら、データを書き込めるまで繰り返すことを特徴とする
、電気的に書き込み可能な不揮発性メモリに於けるデー
タ書き込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320756A JPH01159895A (ja) | 1987-12-17 | 1987-12-17 | 電気的に書き込み可能な不揮発性メモリに於けるデータ書き込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320756A JPH01159895A (ja) | 1987-12-17 | 1987-12-17 | 電気的に書き込み可能な不揮発性メモリに於けるデータ書き込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01159895A true JPH01159895A (ja) | 1989-06-22 |
Family
ID=18124920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320756A Pending JPH01159895A (ja) | 1987-12-17 | 1987-12-17 | 電気的に書き込み可能な不揮発性メモリに於けるデータ書き込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01159895A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07287983A (ja) * | 1990-08-20 | 1995-10-31 | Samsung Electron Co Ltd | 電気的に消去及びプログラム可能な半導体メモリ装置の自動消去最適化回路及びその方法 |
| US5815440A (en) * | 1992-12-03 | 1998-09-29 | Fujitsu Limited | Semiconductor memory device with electrically controllable threshold voltage |
| US6243321B1 (en) | 1991-02-08 | 2001-06-05 | Btg Int Inc | Electrically alterable non-volatile memory with n-bits per cell |
| JP2004503040A (ja) * | 2000-05-04 | 2004-01-29 | サイファン・セミコンダクターズ・リミテッド | 不揮発性メモリ・セルのプログラミング |
| US7031187B2 (en) | 1996-05-01 | 2006-04-18 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
| JP2012256398A (ja) * | 2010-08-06 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
| JP2015149116A (ja) * | 2010-08-31 | 2015-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
-
1987
- 1987-12-17 JP JP62320756A patent/JPH01159895A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07287983A (ja) * | 1990-08-20 | 1995-10-31 | Samsung Electron Co Ltd | 電気的に消去及びプログラム可能な半導体メモリ装置の自動消去最適化回路及びその方法 |
| US6356486B1 (en) | 1991-02-08 | 2002-03-12 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6243321B1 (en) | 1991-02-08 | 2001-06-05 | Btg Int Inc | Electrically alterable non-volatile memory with n-bits per cell |
| US6404675B2 (en) | 1991-02-08 | 2002-06-11 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6324121B2 (en) | 1991-02-08 | 2001-11-27 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6327189B2 (en) | 1991-02-08 | 2001-12-04 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6339545B2 (en) | 1991-02-08 | 2002-01-15 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6344998B2 (en) | 1991-02-08 | 2002-02-05 | Btg International Inc. | Electrically alterable non-volatile memory with N-Bits per cell |
| US6611464B2 (en) * | 1992-12-03 | 2003-08-26 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6288945B1 (en) | 1992-12-03 | 2001-09-11 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6414874B2 (en) | 1992-12-03 | 2002-07-02 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6563738B2 (en) | 1992-12-03 | 2003-05-13 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US5815440A (en) * | 1992-12-03 | 1998-09-29 | Fujitsu Limited | Semiconductor memory device with electrically controllable threshold voltage |
| US6618288B2 (en) | 1992-12-03 | 2003-09-09 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US6646920B2 (en) | 1992-12-03 | 2003-11-11 | Fujitsu Limited | Nonvolatile semiconductor memory device having electrically and collectively erasable characteristics |
| US7394697B2 (en) | 1996-05-01 | 2008-07-01 | Renesas Technology Corp. | Nonvolatile semiconductor memory device which stores multi-value information |
| US7031187B2 (en) | 1996-05-01 | 2006-04-18 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
| US7245532B2 (en) | 1996-05-01 | 2007-07-17 | Renesas Technology Corporation | Nonvolatile semiconductor memory device which stores multi-value information |
| JP2004503040A (ja) * | 2000-05-04 | 2004-01-29 | サイファン・セミコンダクターズ・リミテッド | 不揮発性メモリ・セルのプログラミング |
| JP2012256398A (ja) * | 2010-08-06 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
| US9123432B2 (en) | 2010-08-06 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device |
| JP2015149116A (ja) * | 2010-08-31 | 2015-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
| US9972389B2 (en) | 2015-01-23 | 2018-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61294565A (ja) | 半導体記憶装置 | |
| KR100312140B1 (ko) | 반도체집적회로장치및기억장치 | |
| JPH10302492A (ja) | 半導体集積回路装置および記憶装置 | |
| US6791884B2 (en) | Nonvolatile memory | |
| KR890007296A (ko) | 반도체 집적회로 장치 | |
| JPH01159895A (ja) | 電気的に書き込み可能な不揮発性メモリに於けるデータ書き込み方法 | |
| US6064603A (en) | Non-volatile semiconductor storage device | |
| KR20020043572A (ko) | 메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한방법 및 장치 | |
| JPH0696593A (ja) | 半導体記憶装置 | |
| JP3544815B2 (ja) | 電源回路及び不揮発性半導体記憶装置 | |
| JPH0457295A (ja) | 電気的書込消去可能メモリ回路 | |
| US20040125663A1 (en) | Low voltage sense amplifier for operation under a reduced bit line bias voltage | |
| US20030235086A1 (en) | Floating gate memory architecture with voltage stable circuit | |
| JPS58208994A (ja) | 不揮発性半導体記憶装置 | |
| US20200286565A1 (en) | Erase control circuit and method of non-volatile semiconductor memory device, and non-volatile semiconductor memory device | |
| JP4435203B2 (ja) | 半導体集積回路装置 | |
| JPH0883492A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
| US7450460B2 (en) | Voltage control circuit and semiconductor device | |
| JP2008103033A (ja) | 半導体記憶装置及びこれにおける電力供給方法 | |
| JP2003051193A (ja) | 半導体装置 | |
| KR20040006416A (ko) | 플래시 메모리 셀의 기준전압 트리밍 방법 및 트리밍 장치 | |
| JP3943352B2 (ja) | 不揮発性半導体記憶装置および情報処理装置 | |
| KR0179857B1 (ko) | 멀티저장형 메모리 | |
| CN117424599B (zh) | 基于zynq的多通道dac脉冲输出控制系统及方法 | |
| US6535429B2 (en) | Reading circuit for a memory cell |