JP6389294B2 - チャージポンプ装置 - Google Patents
チャージポンプ装置 Download PDFInfo
- Publication number
- JP6389294B2 JP6389294B2 JP2017033413A JP2017033413A JP6389294B2 JP 6389294 B2 JP6389294 B2 JP 6389294B2 JP 2017033413 A JP2017033413 A JP 2017033413A JP 2017033413 A JP2017033413 A JP 2017033413A JP 6389294 B2 JP6389294 B2 JP 6389294B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- inverter
- circuit
- delay circuit
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001934 delay Effects 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 claims 3
- 239000003990 capacitor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 230000003111 delayed effect Effects 0.000 description 11
- 102220580964 Induced myeloid leukemia cell differentiation protein Mcl-1_P44Y_mutation Human genes 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101150070189 CIN3 gene Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
104 リング発振器回路
106、506、806、906 論理回路
108、110、112、508、510 遅延回路
114 NANDゲート
116 ラッチ回路
PA、PA2 2相チャージポンプ回路
PB、PB2 4相チャージポンプ回路
VDD 入力電圧
CLK、CLKB、P11〜P44、P11D〜P44D クロック信号
Vout 出力電圧
ENOSC クロックイネーブル信号
Q ラッチ回路の出力端子
D ラッチ回路の入力端子
ZEN ラッチ回路の制御端子
SC1 制御信号
D1〜D6 反転器
M1、M2 n型トランジスタ
Q1〜Q16 P形トランジスタ
C1〜C6 キャパシタ
N1、N2、N3、N4 ノード
VSS 接地電圧
O1 出力端子
INV1〜INV8 反転器
OR1、OR2 ORゲート
NAND1、NAND2 NANDゲート
T1〜T5 時間
Claims (19)
- 直列結合された第1の2相チャージポンプ回路と第1の4相チャージポンプ回路と、ここで、前記第1の4相チャージポンプ回路は、前記第1の2相チャージポンプ回路の出力端子に結合され、
前記第1の2相チャージポンプ回路と前記第1の4相チャージポンプ回路に結合された駆動回路と、を備えるチャージポンプ装置において、
前記駆動回路は、
遅延回路チェーンとして直列接続された複数の遅延回路を有するリング発振器回路と、ここで、前記遅延回路チェーンの出力端子は、前記遅延回路チェーンの入力端子に結合されると共に、前記遅延回路チェーンの前記入力端子は、入力クロック信号を受け取り、
前記リング発振器回路、前記第1の2相チャージポンプ回路及び前記第1の4相チャージポンプ回路に結合された論理回路と、を備え、
前記論理回路は、前記遅延回路間の複数のノードを結合する複数の遅延信号に従って、前記第1の2相チャージポンプ回路を駆動するための第1の2相クロック信号と、前記第1の4相チャージポンプ回路を駆動するための第1の4相クロック信号とを生成し、
前記第1の4相クロック信号は、4つのクロック信号を含み、
前記第1の4相クロック信号の前記4つのクロック信号のうちの2つのクロック信号は、互いに反転すると共に、前記互いに反転した2つのクロック信号のうちの一方の立ち上がりエッジは、前記互いに反転した2つのクロック信号のうちの他方の立ち下がりエッジと重なる、
チャージポンプ装置。 - 前記遅延回路チェーンは、直列接続された第1の遅延回路と、第2の遅延回路と、第3の遅延回路とを有し、
前記第1の遅延回路は、前記入力クロック信号を遅延させ、
前記第2の遅延回路は、前記第1の遅延回路の出力信号を遅延させ、
前記第3の遅延回路は、前記第2の遅延回路の出力信号を遅延させ、
前記論理回路は、前記第1の遅延回路の前記出力信号に従って、前記第1の2相クロック信号を生成し、
前記第1の2相クロック信号は、互いに反転している第1のクロック信号と第2のクロック信号とを含む、請求項1に記載のチャージポンプ装置。 - 前記論理回路は、更に、前記第2の遅延回路の前記出力信号と前記第3の遅延回路の出力信号とに従って、前記第1の4相クロック信号を生成し、
前記第1の4相クロック信号は、第3のクロック信号と、第4のクロック信号と、第5のクロック信号と、第6のクロック信号とを含む、請求項2に記載のチャージポンプ装置。 - 前記論理回路は、
第1の反転器と、
第2の反転器と、
第3の反転器と、
第4の反転器と、
第5の反転器と、
第1のORゲートと、
第1のNANDゲートと、
を備え、
前記第1の反転器の入力端子は、前記第1の遅延回路の出力端子に結合され、
前記第1の反転器は、前記第1のクロック信号を出力し、
前記第2の反転器の入力端子は、前記第1の反転器の出力端子に結合され、
前記第2の反転器は、前記第2のクロック信号を出力し、
前記第3の反転器の入力端子は、前記第2の遅延回路の出力端子に結合され、
前記第3の反転器は、前記第3のクロック信号を出力し、
前記第4の反転器の入力端子は、前記第3の反転器の出力端子に結合され、
前記第4の反転器は、前記第4のクロック信号を出力し、
前記第5の反転器の入力端子は、前記第3の遅延回路の出力端子に結合され、
前記第1のORゲートの2つの入力端子は、それぞれ、前記第5の反転器の出力端子と前記第2の遅延回路の前記出力端子に結合され、
前記第1のORゲートは、前記第5のクロック信号を出力し、
前記第1のNANDゲートの2つの入力端子は、それぞれ、前記第5の反転器の前記出力端子と前記第2の遅延回路の前記出力端子に結合され、
前記第1のNANDゲートは、前記第6のクロック信号を出力する、
請求項3に記載のチャージポンプ装置。 - 前記第1の4相チャージポンプ回路の出力端子に結合されることで、前記第1の2相チャージポンプ回路と前記第1の4相チャージポンプ回路に直列接続された第2の4相チャージポンプ回路を更に備え、
前記論理回路は、前記遅延回路間の複数のノードを結合する前記遅延信号に従って、前記第2の4相チャージポンプ回路を駆動するための第2の4相クロック信号を更に生成する、請求項2又は3に記載のチャージポンプ装置。 - 前記遅延回路チェーンは、前記第3の遅延回路に直列接続された第4の遅延回路と第5の遅延回路をさらに有し、
前記第4の遅延回路は、前記第3の遅延回路の出力信号を遅延させ、
前記第5の遅延回路は、前記第4の遅延回路の出力信号を遅延させ、
前記論理回路は、前記第4の遅延回路の出力信号と前記第5の遅延回路の出力信号とに従って、前記第2の4相クロック信号をさらに生成し、
前記第2の4相クロック信号は、第7のクロック信号と、第8のクロック信号と、第9のクロック信号と、第10のクロック信号とを含む、請求項5に記載のチャージポンプ装置。 - 前記論理回路は、
第6の反転器と、
第7の反転器と、
第8の反転器と、
第2のORゲートと、
第2のNANDゲートと、
を備え、
前記第6の反転器の入力端子は、前記第4の遅延回路の出力端子に結合され、
前記第6の反転器は、前記第7のクロック信号を出力し、
前記第7の反転器の入力端子は、前記第6の反転器の出力端子に結合され、
前記第7の反転器は、前記第8のクロック信号を出力し、
前記第8の反転器の入力端子は、前記第5の遅延回路の出力端子に結合され、
前記第2のORゲートの2つの入力端子は、それぞれ、前記第8の反転器の出力端子と前記第4の遅延回路の出力端子に結合され、
前記第2のORゲートは、前記第9のクロック信号を出力し、
前記第2のNANDゲートの2つの入力端子は、それぞれ、前記第8の反転器の前記出力端子と前記第4の遅延回路の前記出力端子に結合され、
前記第2のNANDゲートは、前記第10のクロック信号を出力する、
請求項6に記載のチャージポンプ装置。 - 前記第1の2相チャージポンプ回路の前記出力端子と前記第1の4相チャージポンプ回路との間に結合された第2の2相チャージポンプ回路を更に備え、
前記論理回路は、前記遅延回路間の複数のノードを結合する前記遅延信号に従って、前記第2の2相チャージポンプ回路を駆動するための第2の2相クロック信号を更に生成する、請求項2から7のうちいずれか一項に記載のチャージポンプ装置。 - 前記論理回路は、前記第2の遅延回路の出力信号に従って前記第2の2相クロック信号を生成し、
前記第2の2相クロック信号は、互いに反転した第3のクロック信号と第4のクロック信号を含む、請求項8に記載のチャージポンプ装置。 - 前記遅延回路チェーンは、前記第3の遅延回路に直列接続された第4の遅延回路と第5の遅延回路をさらに有し、
前記第4の遅延回路は、前記第3の遅延回路の出力信号を遅延させ、
前記第5の遅延回路は、前記第4の遅延回路の出力信号を遅延させ、
前記論理回路は、前記第4の遅延回路の出力信号と前記第5の遅延回路の出力信号とに従って、前記第1の4相クロック信号を生成し、
前記第1の4相クロック信号は、第5のクロック信号と、第6のクロック信号と、第7のクロック信号と、第8のクロック信号とを含む、請求項9に記載のチャージポンプ装置。 - 前記論理回路は、
第1の反転器と、
第2の反転器と、
第3の反転器と、
第4の反転器と、
第5の反転器と、
第6の反転器と、
第7の反転器と、
ORゲートと、
NANDゲートと、
を備え、
前記第1の反転器の入力端子は、前記第1の遅延回路の出力端子に結合され、
前記第1の反転器は、前記第1のクロック信号を出力し、
前記第2の反転器の入力端子は、前記第1の反転器の出力端子に結合され、
前記第2の反転器は、前記第2のクロック信号を出力し、
前記第3の反転器の入力端子は、前記第2の遅延回路の出力端子に結合され、
前記第3の反転器は、前記第3のクロック信号を出力し、
前記第4の反転器の入力端子は、前記第3の反転器の出力端子に結合され、
前記第4の反転器は、前記第4のクロック信号を出力し、
前記第5の反転器の入力端子は、前記第4の遅延回路の出力端子に結合され、
前記第5の反転器は、前記第5のクロック信号を出力し、
前記第6の反転器の入力端子は、前記第5の反転器の出力端子に結合され、
前記第6の反転器は、前記第6のクロック信号を出力し、
前記第7の反転器の入力端子は、前記第5の遅延回路の出力端子に結合され、
前記ORゲートの2つの入力端子は、それぞれ、前記第7の反転器の出力端子と前記第4の遅延回路の出力端子に結合され、
前記ORゲートは、前記第7のクロック信号を出力し、
前記NANDゲートの2つの入力端子は、それぞれ、前記第7の反転器の出力端子と前記第4の遅延回路の出力端子に結合され、
前記NANDゲートは、前記第8のクロック信号を出力する、
請求項10に記載のチャージポンプ装置。 - 前記リング発振器回路は、NANDゲートを更に有し、
前記NANDゲートの一の入力端子は、前記入力クロック信号を受け取り、
前記NANDゲートの別の入力端子は、前記遅延回路チェーンの出力端子に結合され、
前記NANDゲートの出力端子は、前記遅延回路チェーンの入力端子に結合される、
請求項1から11のうちいずれか一項に記載のチャージポンプ装置。 - 前記リング発振器回路は、
前記遅延回路チェーンの前記出力端子と前記NANDゲートの前記別の入力端子との間に結合され、制御信号に従って前記遅延回路チェーンの出力端子から前記NANDゲートに信号を出力するかどうかを決定するラッチ回路を更に有する、請求項12に記載のチャージポンプ装置。 - 直列結合された2相チャージポンプ回路と複数の4相チャージポンプ回路と、ここで、前記複数の4相チャージポンプ回路は、前記2相チャージポンプ回路の出力端子に結合され、
前記2相チャージポンプ回路と前記4相チャージポンプ回路に結合された駆動回路と、を備えるチャージポンプ装置において、
前記駆動回路は、
遅延回路チェーンとして直列接続された複数の遅延回路を有するリング発振器回路と、ここで、前記遅延回路チェーンの出力端子は、前記遅延回路チェーンの入力端子に結合されると共に、前記遅延回路チェーンの前記入力端子は、入力クロック信号を受け取り、前記リング発振器回路、前記2相チャージポンプ回路及び前記4相チャージポンプ回路に結合された論理回路と、を備え、
前記論理回路は、前記遅延回路間の複数のノードを結合する複数の遅延信号に従って、前記2相チャージポンプ回路を駆動するための2相クロック信号と、前記4相チャージポンプ回路を駆動するための複数の第1の4相クロック信号と複数の第2の4相クロック信号とを生成し、
前記第1の4相クロック信号は、対応する奇数の4相チャージポンプ回路を駆動するように構成され、
前記第2の4相クロック信号は、対応する偶数の4相チャージポンプ回路を駆動するように構成され、
前記第1の4相クロック信号は、4つのクロック信号を含み、
前記第1の4相クロック信号の前記4つのクロック信号のうちの2つのクロック信号は、互いに反転すると共に、前記互いに反転した2つのクロック信号のうちの一方の立ち上がりエッジは、前記互いに反転した2つのクロック信号のうちの他方の立ち下がりエッジと重なり、
前記第2の4相クロック信号は、4つのクロック信号を含み、
前記第2の4相クロック信号の前記4つのクロック信号のうちの2つのクロック信号は、互いに反転すると共に、前記互いに反転した2つのクロック信号のうちの一方の立ち上がりエッジは、前記互いに反転した2つのクロック信号のうちの他方の立ち下がりエッジと重なる、
チャージポンプ装置。 - 前記遅延回路チェーンは、直列接続された第1の遅延回路と、第2の遅延回路と、第3の遅延回路と、第4の遅延回路とを有し、
前記第1の遅延回路は、前記入力クロック信号を遅延させ、
前記第2の遅延回路は、前記第1の遅延回路の出力信号を遅延させ、
前記第3の遅延回路は、前記第2の遅延回路の出力信号を遅延させ、
前記第4の遅延回路は、前記第3の遅延回路の出力信号を遅延させ、
前記論理回路は、
前記第1の遅延回路の出力信号に従って前記2相クロック信号をさらに生成し、
前記第2の遅延回路と前記第1の遅延回路の出力信号に従って前記第1の4相クロック信号を生成し、
前記第3の遅延回路と前記第4の遅延回路の出力信号に従って前記第2の4相クロック信号を生成する、請求項14に記載のチャージポンプ装置。 - 前記2相クロック信号は、互いに反転した第1のクロック信号と第2のクロック信号とを含み、
前記第1の4相クロック信号は、前記第1のクロック信号と、前記第2のクロック信号と、第3のクロック信号と、第4のクロック信号とを含み、
前記第2の4相クロック信号は、第5のクロック信号と、第6のクロック信号と、第7のクロック信号と、第8のクロック信号とを含み、
前記第5のクロック信号と前記第6のクロック信号が互いに反転している、
請求項15に記載のチャージポンプ装置。 - 前記駆動回路は、
第1の反転器と、
第2の反転器と、
第3の反転器と、
第1のORゲートと、
第1のNANDゲートと、
第4の反転器と、
第5の反転器と、
第6の反転器と、
第2のORゲートと、
第2のNANDゲートと、
を備え、
前記第1の反転器の入力端子は、前記第1の遅延回路の出力端子に結合され、
前記第1の反転器は、前記第1のクロック信号を出力し、
第2の反転器は、前記第1の反転器の出力端子に結合されて、前記第2のクロック信号を出力し、
前記第3の反転器の入力端子は、前記第2の遅延回路の出力端子に結合され、
前記第1のORゲートの2つの入力端子は、それぞれ、前記第3の反転器の出力端子と前記第1の遅延回路の出力端子に結合され、
前記第1のORゲートは、前記第3のクロック信号を出力し、
前記第1のNANDゲートの2つの入力端子は、それぞれ、前記第3の反転器の出力端子と前記第1の遅延回路の出力端子に結合され、
前記第1のNANDゲートは、前記第4のクロック信号を出力し、
前記第4の反転器の入力端子は、前記第3の遅延回路の出力端子に結合され、
前記第4の反転器は、前記第5のクロック信号を出力し、
前記第5の反転器の入力端子は、前記第4の反転器の出力端子に結合され、
前記第5の反転器は、前記第6のクロック信号を出力し、
前記第6の反転器の入力端子は、前記第4の遅延回路の出力端子に結合され、
前記第2のORゲートの2つの入力端子は、それぞれ、前記第6の反転器の出力端子と前記第3の遅延回路の出力端子とに結合され、
前記第2のORゲートは、前記第7のクロック信号を出力し、
前記第2のNANDゲートの2つの入力端子は、それぞれ、前記第6の反転器の出力端子と前記第3の遅延回路の出力端子に結合され、
前記第2のNANDゲートは、前記第8のクロック信号を出力する、
請求項16に記載のチャージポンプ装置。 - 前記リング発振器回路は、NANDゲートを更に有し、
前記NANDゲートの一の入力端子は、クロックイネーブル信号を受け取り、
前記NANDゲートの別の入力端子は、前記遅延回路チェーンの出力端子に結合され、
前記NANDゲートは前記入力クロック信号を出力する、
請求項14から17のうちいずれか一項に記載のチャージポンプ装置。 - 前記リング発振器回路は、
前記遅延回路チェーンの出力端子と前記NANDゲートの前記別の入力端子との間に結合され、制御信号に従って前記遅延回路チェーンの出力端子から前記NANDゲートに信号を出力するかどうかを決定するラッチ回路をさらに有する、請求項18に記載のチャージポンプ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662362068P | 2016-07-14 | 2016-07-14 | |
US62/362,068 | 2016-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018011498A JP2018011498A (ja) | 2018-01-18 |
JP6389294B2 true JP6389294B2 (ja) | 2018-09-12 |
Family
ID=57909468
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016236457A Active JP6316393B2 (ja) | 2016-07-14 | 2016-12-06 | 不揮発性メモリ用のドライブ回路 |
JP2017033413A Active JP6389294B2 (ja) | 2016-07-14 | 2017-02-24 | チャージポンプ装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016236457A Active JP6316393B2 (ja) | 2016-07-14 | 2016-12-06 | 不揮発性メモリ用のドライブ回路 |
Country Status (4)
Country | Link |
---|---|
US (3) | US9633734B1 (ja) |
JP (2) | JP6316393B2 (ja) |
CN (4) | CN107623438B (ja) |
TW (5) | TWI587310B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9882566B1 (en) * | 2017-01-10 | 2018-01-30 | Ememory Technology Inc. | Driving circuit for non-volatile memory |
KR102423675B1 (ko) * | 2017-09-22 | 2022-07-22 | 주식회사 디비하이텍 | 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치 |
US10797063B2 (en) * | 2018-01-10 | 2020-10-06 | Ememory Technology Inc. | Single-poly nonvolatile memory unit |
US10461635B1 (en) * | 2018-05-15 | 2019-10-29 | Analog Devices Global Unlimited Company | Low VIN high efficiency chargepump |
CN109887839A (zh) * | 2019-03-01 | 2019-06-14 | 上海华力微电子有限公司 | 一种改善闪存器件数据保存能力的方法 |
US10818592B1 (en) * | 2019-04-29 | 2020-10-27 | Nanya Technology Corporation | Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device |
US11508719B2 (en) * | 2019-05-13 | 2022-11-22 | Ememory Technology Inc. | Electrostatic discharge circuit |
CN112447739B (zh) * | 2019-09-02 | 2023-09-19 | 联芯集成电路制造(厦门)有限公司 | 半导体存储装置 |
US11424257B2 (en) * | 2019-10-15 | 2022-08-23 | Ememory Technology Inc. | Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers |
TWI765643B (zh) | 2021-04-06 | 2022-05-21 | 華邦電子股份有限公司 | 記憶體元件及其製造方法 |
US20220367651A1 (en) * | 2021-05-12 | 2022-11-17 | Ememory Technology Inc. | Stacked-gate non-volatile memory cell |
TWI802971B (zh) * | 2021-08-23 | 2023-05-21 | 旺宏電子股份有限公司 | 記憶體晶胞,記憶體裝置之製造方法及其操作方法 |
US12069857B2 (en) | 2021-08-23 | 2024-08-20 | Macronix International Co., Ltd. | Memory cell, memory device manufacturing method and memory device operation method thereof |
Family Cites Families (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625544A (en) * | 1996-04-25 | 1997-04-29 | Programmable Microelectronics Corp. | Charge pump |
JPH09297997A (ja) * | 1996-05-02 | 1997-11-18 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100235958B1 (ko) * | 1996-08-21 | 1999-12-15 | 김영환 | 반도체 메모리 장치의 복수 레벨 전압 발생기 |
US6487687B1 (en) * | 1997-01-02 | 2002-11-26 | Texas Instruments Incorporated | Voltage level shifter with testable cascode devices |
US5963061A (en) * | 1997-04-08 | 1999-10-05 | Micron Technology, Inc. | Switch for minimizing transistor exposure to high voltage |
JP2978467B2 (ja) * | 1998-03-16 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
JP3223504B2 (ja) * | 1998-03-31 | 2001-10-29 | 日本電気株式会社 | 昇圧回路 |
JP3446644B2 (ja) * | 1999-01-07 | 2003-09-16 | 日本電気株式会社 | 単一電子メモリ素子の駆動回路及びその駆動方法 |
JP4410945B2 (ja) * | 1999-02-02 | 2010-02-10 | マクロニクス インターナショナル カンパニー リミテッド | ピーク電流の低い4相チャージポンプ |
US6370071B1 (en) * | 2000-09-13 | 2002-04-09 | Lattice Semiconductor Corporation | High voltage CMOS switch |
US6914791B1 (en) * | 2002-11-06 | 2005-07-05 | Halo Lsi, Inc. | High efficiency triple well charge pump circuit |
CN1282238C (zh) * | 2003-03-24 | 2006-10-25 | 旺宏电子股份有限公司 | 半导体工序 |
CN1302536C (zh) * | 2003-06-04 | 2007-02-28 | 旺宏电子股份有限公司 | 虚接地阵列的混合信号嵌入式屏蔽只读存储器及其制造方法 |
CN1291481C (zh) * | 2003-08-12 | 2006-12-20 | 旺宏电子股份有限公司 | 具牺牲层的嵌入式非挥发性存储器的制造方法 |
US7145370B2 (en) | 2003-09-05 | 2006-12-05 | Impinj, Inc. | High-voltage switches in single-well CMOS processes |
US6980045B1 (en) * | 2003-12-05 | 2005-12-27 | Xilinx, Inc. | Merged charge pump |
TWI227963B (en) * | 2004-01-15 | 2005-02-11 | Via Tech Inc | Voltage shifter circuit |
US7580311B2 (en) | 2004-03-30 | 2009-08-25 | Virage Logic Corporation | Reduced area high voltage switch for NVM |
JP2005347589A (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP4967237B2 (ja) * | 2005-01-28 | 2012-07-04 | パナソニック株式会社 | 固体撮像装置 |
TWI334695B (en) * | 2005-09-20 | 2010-12-11 | Via Tech Inc | Voltage level shifter |
US7671401B2 (en) | 2005-10-28 | 2010-03-02 | Mosys, Inc. | Non-volatile memory in CMOS logic process |
KR100660903B1 (ko) * | 2005-12-23 | 2006-12-26 | 삼성전자주식회사 | 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법 |
US20080169500A1 (en) * | 2007-01-16 | 2008-07-17 | Atmel Corporation | Low voltage non-volatile memory cell with shared injector for floating gate |
JP2008198985A (ja) * | 2007-01-17 | 2008-08-28 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
JP2008253031A (ja) * | 2007-03-29 | 2008-10-16 | Univ Waseda | チャージポンプ回路 |
CN101315934B (zh) * | 2007-05-31 | 2012-06-27 | 联华电子股份有限公司 | 增进照光效能的内嵌式光抹除存储器及其制造方法 |
JP4969322B2 (ja) * | 2007-06-01 | 2012-07-04 | 三菱電機株式会社 | 電圧発生回路およびそれを備える画像表示装置 |
US7880274B2 (en) * | 2007-06-25 | 2011-02-01 | Macronix International Co., Ltd. | Method of enabling alignment of wafer in exposure step of IC process after UV-blocking metal layer is formed over the whole wafer |
US7968926B2 (en) * | 2007-12-19 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic non-volatile memory cell with improved data retention ability |
JP5259270B2 (ja) * | 2008-06-27 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI376097B (en) * | 2008-09-18 | 2012-11-01 | Ili Technology Corp | Level shift circuit |
US8222130B2 (en) * | 2009-02-23 | 2012-07-17 | Globalfoundries Singapore Pte. Ltd. | High voltage device |
US8053319B2 (en) * | 2009-02-23 | 2011-11-08 | Globalfoundries Singapore Pte. Ltd. | Method of forming a high voltage device |
US9184097B2 (en) * | 2009-03-12 | 2015-11-10 | System General Corporation | Semiconductor devices and formation methods thereof |
JP5494252B2 (ja) * | 2009-09-11 | 2014-05-14 | ソニー株式会社 | 同期発振器、クロック再生装置、クロック分配回路、およびマルチモード注入回路 |
JP2011192363A (ja) * | 2010-03-16 | 2011-09-29 | Seiko Epson Corp | 電源切換回路、不揮発性記憶装置、集積回路装置及び電子機器 |
CN101969305B (zh) * | 2010-11-09 | 2012-09-05 | 威盛电子股份有限公司 | 电位转换电路 |
JP5638408B2 (ja) * | 2011-01-28 | 2014-12-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8373485B2 (en) | 2011-04-20 | 2013-02-12 | Ememory Technology Inc. | Voltage level shifting apparatus |
US20120309155A1 (en) * | 2011-06-03 | 2012-12-06 | Nanya Technology Corporation | Semiconductor process |
TWI472155B (zh) * | 2011-10-19 | 2015-02-01 | Ememory Technology Inc | 電壓開關電路 |
WO2013095500A1 (en) | 2011-12-22 | 2013-06-27 | Intel Corporation | High-voltage level-shifter |
CN102543891B (zh) * | 2012-01-05 | 2014-09-03 | 复旦大学 | 栅控二极管半导体存储器器件的制备方法 |
US8658495B2 (en) | 2012-03-08 | 2014-02-25 | Ememory Technology Inc. | Method of fabricating erasable programmable single-poly nonvolatile memory |
US8772854B2 (en) * | 2012-04-02 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-time programming memory cells and methods for forming the same |
WO2013149669A1 (en) * | 2012-04-05 | 2013-10-10 | X-Fab Semiconductor Foundries Ag | A method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device |
CN102663980B (zh) * | 2012-04-13 | 2014-10-29 | 北京京东方光电科技有限公司 | 一种栅极驱动电路的控制电路及其工作方法、液晶显示器 |
US8796098B1 (en) * | 2013-02-26 | 2014-08-05 | Cypress Semiconductor Corporation | Embedded SONOS based memory cells |
US9041089B2 (en) * | 2013-06-07 | 2015-05-26 | Ememory Technology Inc. | Nonvolatile memory structure |
US9013229B2 (en) * | 2013-07-15 | 2015-04-21 | Texas Instruments Incorporated | Charge pump circuit |
CN103631723B (zh) * | 2013-11-29 | 2017-02-01 | 中国电子科技集团公司第四十七研究所 | 调节电路及电路调节方法 |
US9082500B1 (en) * | 2014-01-10 | 2015-07-14 | Ememory Technology Inc. | Non-volatile memory |
US9508396B2 (en) * | 2014-04-02 | 2016-11-29 | Ememory Technology Inc. | Array structure of single-ploy nonvolatile memory |
US20160006348A1 (en) * | 2014-07-07 | 2016-01-07 | Ememory Technology Inc. | Charge pump apparatus |
US9431111B2 (en) * | 2014-07-08 | 2016-08-30 | Ememory Technology Inc. | One time programming memory cell, array structure and operating method thereof |
TWI593052B (zh) * | 2015-01-07 | 2017-07-21 | 力旺電子股份有限公司 | 半導體元件及其製造方法 |
KR102340550B1 (ko) * | 2015-04-10 | 2021-12-21 | 에스케이하이닉스 주식회사 | 전원 제어장치 |
US9847133B2 (en) * | 2016-01-19 | 2017-12-19 | Ememory Technology Inc. | Memory array capable of performing byte erase operation |
US9728260B1 (en) * | 2016-04-28 | 2017-08-08 | United Microelectronics Corp. | Light-erasable embedded memory device and method of manufacturing the same |
-
2016
- 2016-11-10 US US15/348,369 patent/US9633734B1/en active Active
- 2016-12-06 JP JP2016236457A patent/JP6316393B2/ja active Active
- 2016-12-08 TW TW105140642A patent/TWI587310B/zh active
- 2016-12-19 TW TW105142017A patent/TWI593221B/zh active
- 2016-12-29 TW TW105143779A patent/TWI637489B/zh active
-
2017
- 2017-01-11 CN CN201710019400.0A patent/CN107623438B/zh active Active
- 2017-01-26 CN CN201710061448.8A patent/CN107622782B/zh active Active
- 2017-02-03 CN CN201710063562.4A patent/CN107634059B/zh active Active
- 2017-02-24 JP JP2017033413A patent/JP6389294B2/ja active Active
- 2017-06-22 US US15/630,927 patent/US20180019250A1/en not_active Abandoned
- 2017-07-13 US US15/648,464 patent/US10103157B2/en active Active
- 2017-08-17 TW TW106127876A patent/TW201906140A/zh unknown
- 2017-08-24 CN CN201710737673.9A patent/CN109119377A/zh active Pending
- 2017-09-19 TW TW106132048A patent/TWI649858B/zh active
Also Published As
Publication number | Publication date |
---|---|
US10103157B2 (en) | 2018-10-16 |
TWI637489B (zh) | 2018-10-01 |
US9633734B1 (en) | 2017-04-25 |
TW201803090A (zh) | 2018-01-16 |
TW201803259A (zh) | 2018-01-16 |
TW201810260A (zh) | 2018-03-16 |
JP2018011498A (ja) | 2018-01-18 |
TW201909392A (zh) | 2019-03-01 |
US20180019250A1 (en) | 2018-01-18 |
TWI649858B (zh) | 2019-02-01 |
CN109119377A (zh) | 2019-01-01 |
CN107622782B (zh) | 2020-07-14 |
TW201906140A (zh) | 2019-02-01 |
JP2018010708A (ja) | 2018-01-18 |
CN107623438B (zh) | 2019-10-25 |
CN107623438A (zh) | 2018-01-23 |
TWI593221B (zh) | 2017-07-21 |
CN107634059A (zh) | 2018-01-26 |
CN107622782A (zh) | 2018-01-23 |
JP6316393B2 (ja) | 2018-04-25 |
US20180019252A1 (en) | 2018-01-18 |
CN107634059B (zh) | 2019-12-20 |
TWI587310B (zh) | 2017-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6389294B2 (ja) | チャージポンプ装置 | |
TWI517541B (zh) | 四相電荷泵電路 | |
TWI683515B (zh) | 四相電荷泵電路 | |
TWI574498B (zh) | 電荷泵單元及電荷泵電路 | |
KR100900965B1 (ko) | 고전압용 씨모스 전하 펌프 | |
TWI433442B (zh) | 電壓轉換電路 | |
KR20030061406A (ko) | 전하 펌프 전원 공급 장치 | |
JP6223817B2 (ja) | チャージポンプ回路 | |
US7714636B2 (en) | Charge pump circuit and cell thereof | |
TWI382638B (zh) | 電荷幫浦 | |
US8441307B2 (en) | Methods and circuits for a low input voltage charge pump | |
KR20090071860A (ko) | 크로스 커플 전하펌프방식의 저전압 dram용 고전압발생기 | |
EP3270498A1 (en) | Charge pump apparatus | |
US10778203B2 (en) | Clock generation circuit and charge pumping system | |
JP5056427B2 (ja) | チャージポンプ回路 | |
TWI762401B (zh) | 升壓時脈產生器 | |
US11764673B2 (en) | NMOS-based negative charge pump circuit | |
CN109842294B (zh) | 四相电荷泵电路 | |
JP2018152725A (ja) | ラッチ回路及びコンパレータ回路 | |
KR100569602B1 (ko) | 고전압 발생 전하펌프회로 | |
JP5292912B2 (ja) | パルス昇圧回路、およびパルス昇圧方法 | |
KR100594286B1 (ko) | 승압회로 및 이를 이용하는 다단 승압회로 | |
JP4877332B2 (ja) | パルス昇圧回路 | |
JP2017042009A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6389294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |