CN107622782B - 非易失性存储器的驱动电路 - Google Patents

非易失性存储器的驱动电路 Download PDF

Info

Publication number
CN107622782B
CN107622782B CN201710061448.8A CN201710061448A CN107622782B CN 107622782 B CN107622782 B CN 107622782B CN 201710061448 A CN201710061448 A CN 201710061448A CN 107622782 B CN107622782 B CN 107622782B
Authority
CN
China
Prior art keywords
node
supply voltage
transistor
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710061448.8A
Other languages
English (en)
Other versions
CN107622782A (zh
Inventor
柏正豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN107622782A publication Critical patent/CN107622782A/zh
Application granted granted Critical
Publication of CN107622782B publication Critical patent/CN107622782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

一种非易失性存储器的驱动电路，包括：一第一驱动器、一切换电路与一第二驱动器。第一驱动器接收一输入信号与一反相的输入信号，并产生一驱动信号。切换电路，接收该驱动信号与一第一模式信号，并在一输出端产生一输出信号。第二驱动器，连接于该输出端。

Description

非易失性存储器的驱动电路
技术领域
本发明涉及一种驱动电路，且特别涉及一种运用于非易失性存储器的驱动电路。
背景技术
众所周知，非易失性存储器可在电源消失之后，仍可保存数据，因此非易失性存储器已经广泛的运用于电子产品中。再者，非易失性存储器中包括多个非易失性存储器胞(non-volatile cell)排列而成非易失性存储器胞阵列(non-volatile cell array)，而每个非易失性存储器胞中皆包含一浮动栅晶体管(floating gate transistor)。
请参照图1，其所绘示为易失性存储器示意图。非易失性存储器中包括一非易失性存储器胞阵列110与一驱动电路(driving circuit)120。其中，驱动电路120连接至非易失性存储器胞阵列110，且驱动电路120可在各种运作模式下提供各种驱动信号OUT至非易失性存储器胞阵列110。
举例来说，根据非易失性存储器胞阵列的运作模式，驱动电路120提供适当的驱动信号OUT来操控非易失性存储器胞阵列110进行读取运作(read operation)或者编程运作(program operation)。
发明内容
本发明的主要目的提出一种非易失性存储器中的驱动电路，可在高温的环境下，稳定地提供驱动信号至非易失性存储器胞阵列。
本发明涉及一种驱动电路，包括：一第一晶体管，其源极与体极连接至一第一供应电压，漏极连接至一节点a1、栅极连接至一节点b2；一第二晶体管，其源极与体极连接至该第一供应电压，漏极连接至一节点b1、栅极连接至一节点a2；一第三晶体管，其源极与体极连接至该第一供应电压，漏极与栅极连接至该节点a1；一第四晶体管，其源极与体极连接至该第一供应电压，漏极与栅极连接至该节点b1；一第五晶体管，其源极与体极连接至该节点a1，栅极连接至一第二供应电压、漏极连接至该节点a2；一第六晶体管，其源极与体极连接至该节点b1，栅极连接至该第二供应电压、漏极连接至该节点b2；其中，该节点b2产生一驱动信号；一第七晶体管，其源极与体极连接至该节点a2，栅极连接至一第三供应电压、漏极连接至一节点a3；一第八晶体管，其源极与体极连接至该节点b2，栅极连接至该第三供应电压、漏极连接至一节点b3；一第九晶体管，其漏极连接至该节点a3、栅极连接至该第三供应电压、源极连接至一节点a4、体极连接至一第四供应电压；一第十晶体管，其漏极连接至该节点b3、栅极连接至该第三供应电压、源极连接至一节点b4、体极连接至该第四供应电压；一第十一晶体管，其漏极连接至该节点a4、栅极接收一输入信号、源极与体极连接至该第四供应电压；一第十二晶体管，其漏极连接至该节点b4、栅极接收一反相的输入信号、源极连接至一第五供应电压、体极连接至该第四供应电压；一第一偏压电路，连接至该节点a2并提供一特定电压至该第四节点；以及一第二偏压电路，连接至该节点b2并提供该特定电压至该第二节点。
本发明涉及一种驱动电路，包括：一第一驱动器，包括：一第一晶体管，其源极与体极连接至一第一供应电压，漏极连接至一节点a1、栅极连接至一节点b2；一第二晶体管，其源极与体极连接至该第一供应电压，漏极连接至一节点b1、栅极连接至一节点a2；一第三晶体管，其源极与体极连接至该第一供应电压，漏极与栅极连接至该节点a1；一第四晶体管，其源极与体极连接至该第一供应电压，漏极与栅极连接至该节点b1；一第五晶体管，其源极与体极连接至该节点a1，栅极连接至一第二供应电压、漏极连接至该节点a2；一第六晶体管，其源极与体极连接至该节点b1，栅极连接至该第二供应电压、漏极连接至该节点b2；一第七晶体管，其源极与体极连接至该节点a2，栅极连接至一第三供应电压、漏极连接至一节点a3；一第八晶体管，其源极与体极连接至该节点b2，栅极连接至该第三供应电压(Vpp3)、漏极连接至一节点b3；一第九晶体管，其漏极连接至该节点a3、栅极连接至该第三供应电压、源极连接至一节点a4、体极连接至一第四供应电压；一第十晶体管，其漏极连接至该节点b3、栅极连接至该第三供应电压、源极连接至一节点b4、体极连接至该第四供应电压；一第十一晶体管，其漏极连接至该节点a4、栅极接收一输入信号、源极与体极连接至该第四供应电压；一第十二晶体管，其漏极连接至该节点b4、栅极接收一反相的输入信号、源极连接至一第五供应电压、体极连接至该第四供应电压；一第一偏压电路，连接至该节点a2并提供一特定电压至该第四节点；以及一第二偏压电路，连接至该节点b2并提供该特定电压至该第二节点；一第一切换电路，连接于该节点b2与一第一输出端之间；以及一第二驱动器，连接于该第一输出端，且该第一输出端产生一第一输出信号。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1所所绘示为易失性存储器示意图。
图2所绘示为本发明的第一实施例非易失性存储器的驱动电路。
图3A所绘示为本发明的第二实施例运用于非易失性存储器的驱动电路。
图3B所绘示为本发明第二实施例中的第一偏压电路。
图3C所绘示为本发明第二实施例中的第二偏压电路。
图4A所绘示为本发明的第三实施例运用于非易失性存储器的驱动电路。
图4B所绘示为本发明第三实施例中的第三偏压电路。
图4C所绘示为本发明第三实施例中的第四偏压电路。
图4D所绘示为本发明第三实施例驱动电路运作于各种模式时的真值表。
【符号说明】
110：非易失性存储器胞阵列
120、200、300：驱动电路
310、320、430、440：偏压电路
400、460、465：驱动器
450、455：切换电路
具体实施方式
请参照图2，其所绘示为本发明的第一实施例非易失性存储器的驱动电路。驱动电路200可提供一驱动信号OUT至非易失性存储器胞阵列(未绘示)。
驱动电路200包括：包括多个p型晶体管m1～m8，以及多个n型晶体管m9～m12。其中，晶体管m1～m4的体极(body terminal)连接至第一供应电压Vpp1，晶体管m9～m12的体极连接至第四供应电压Vnn，第一供应电压Vpp1有最高的电压值，第四供应电压Vnn有最低的电压值。
晶体管m1源极连接至第一供应电压Vpp1、栅极连接至节点b2、漏极连接至节点a1；晶体管m2源极连接至第一供应电压Vpp1、栅极连接至节点a2、漏极连接至节点b1；晶体管m3源极连接至第二供应电压Vpp2、栅极与漏极连接至节点a1；晶体管m4源极连接至第二供应电压Vpp2、栅极与漏极连接至节点b1；晶体管m5源极与体极连接至节点a1、栅极连接至第二供应电压Vpp2、漏极连接至节点a2；晶体管m6源极与体极连接至节点b1、栅极连接至第二供应电压Vpp2、漏极连接至节点b2；其中，第二供应电压Vpp2小于等于第一供应电压Vpp1，且节点b2可产生驱动信号OUT。
再者，晶体管m7源极与体极连接至节点a2、栅极连接至第三供应电压Vpp3、漏极连接至节点a3；晶体管m8源极与体极连接至节点b2、栅极连接至第三供应电压Vpp3、漏极连接至节点b3；其中，第三供应电压Vpp3小于等于第二供应电压Vpp2。
晶体管m9漏极连接至节点a3、栅极连接至第三供应电压Vpp3、源极连接至节点a4；晶体管m10漏极连接至节点b3、栅极连接至第三供应电压Vpp3、源极连接至节点b4；晶体管m11漏极连接至节点a4、栅极连接至输入信号IN、源极连接至第四供电压Vnn；晶体管m12漏极连接至节点b4、栅极连接至反相的输入信号INb、源极连接至第五供应电压Vpr。其中，第五供应电压Vpr小于等于第三供应电压Vpp3，且第五供应电压Vpr大于等于第四供应电压Vnn。
举例来说，第一供应电压Vpp1为为非易失性存储器的编程电压(programvoltage)，例如9V。第二供应电压Vpp2为6V。第三供应电压Vpp3为4.5V。第四供应电压Vnn为0V。第五供应电压Vpr为非易失性存储器的读取电压，例如1.5V。
基本上，第一实施例的驱动电路200操作在高温的环境时，例如150℃～250℃。由于在操作的过程，节点a2或者b2可能会呈现浮接的状态。举例来说，在节点b2呈现浮接状态时，晶体管m6的源极与漏极之间的电压差(voltage difference)可能超过其安全运作区(safe operation area，简称SOA)。同理，晶体管m1的源极与栅极之间的电压差也可能超过其安全运作区。另外，当晶体管m1、m6超过安全运作区后，会导致漏电流(leakage current)增加，进而影响供应电压与驱动信号OUT，并使得非易失性存储器胞阵列无法正常运作。
请参照图3A，其所绘示为本发明的第二实施例运用于非易失性存储器的驱动电路。与第一实施例的差异在于，第二实施例的驱动电路300中，增加一第一偏压电路310与第二偏压电路320分别连接至节点a2与b2。第一偏压电路310可提供一特定电压于节点a2，使得节点a2不会呈现浮接状态。同理，第二偏压电路320可提供一特定电压于节点b2，使得节点b2不会呈现浮接状态。
请参照图3B，其所绘示为本发明第二实施例中的第一偏压电路。请参照图3C，其所绘示为本发明第二实施例中的第二偏压电路。
第一偏压电路310：包括p型晶体管m13与m14。晶体管m13源极连接至节点a2，栅极接收控制信号C1；以及，晶体管m14源极连接至晶体管m13漏极，栅极接收控制信号C1，漏极接收特定电压B1。根据本发明的实施例，控制信号C1为节点a3上的电压，特定电压B1为第三供应电压Vpp3。亦即，晶体管m13与m14的栅极连接至节点a3，晶体管m14漏极连接至晶体管m9的栅极。因此，第一偏压电路310可提供第三供应电压Vpp3于节点a2。
第二偏压电路320：包括p型晶体管m15与m16。晶体管m15源极连接至节点b2，栅极接收控制信号D1；以及，晶体管m16源极连接至晶体管m15漏极，栅极接收控制信号D1，漏极接收特定电压B1。根据本发明的实施例，控制信号D1为节点b3上的电压，特定电压B1为第三供应电压Vpp3。亦即，晶体管m15与m16的栅极连接至节点b3，晶体管m16漏极连接至晶体管m10的栅极。因此，第二偏压电路320可提供第三供应电压Vpp3于节点b2。
另外，在晶体管m13～m16可以顺利运作的考虑下，晶体管m13的体极与源极可以相互连接，而晶体管m14～m16也是相同的连接方式。或者，可将晶体管m13～m16的体极连接至第一供应电压Vpp1或者其他的偏压电压(biasing voltage)。
以下以节点a2来做说明，当输入信号IN为高逻辑电平且反相的输入信号INb为低逻辑电平时，节点a3为第四供应电压Vnn，亦即控制信号C1为第四供应电压Vnn。再者，节点b2与b3为第一供应电压Vpp1，亦即控制信号D1为第一供应电压Vpp1，第二偏压电路320不会运作。再者，由于控制信号C1为第四供应电压Vnn，使得第一偏压电路310中晶体管m13与m14开启，并且第三供应电压Vpp3提供至节点a2。其中，高逻辑电平为Vdd，例如3.3V，低逻辑电平为接地电压，例如0V。
反之，当输入信号IN为低逻辑电平且反相的输入信号INb为高逻辑电平时，节点a2与a3为第一供应电压Vpp1，第一偏压电路310不会运作。再者，节点b3为第五供应电压Vpr，使得第二偏压电路320中晶体管m15与m16开启，节点b2即为第三供应电压Vpp3。
由以上的说明可知，第二实施例的驱动电路300可以使得节点a2不会呈现浮接状态。同理，第二实施例的驱动电路300也可以使得节点b2不会呈现浮接状态。
请参照图4A，其所绘示为本发明的第三实施例运用于非易失性存储器的驱动电路。第三实施例的驱动电路包括一第一驱动器(driver)400、一第二驱动器460、一第三驱动器465、一第一切换电路(switching circuit)450与一第二切换电路455。其中，第一驱动器400与第二实施例的驱动电路300完全相同，此处不再赘述。
相较于第二实施例，第三实施例增加了第一切换电路450、第二切换电路455、第二驱动器460与第三驱动器465。其中，第一切换电路450连接于节点b2与一第一输出端之间，且第一输出端可产生第一输出信号OUT1。第二切换电路455连接于节点b2与一第二输出端之间，且第二输出端可产生第二输出信号OUT2。再者，第二驱动器460连接至第一输出端；第三驱动器465连接至第二输出端。
第一切换电路450中，晶体管m17～m19作为开关的用途。其中，晶体管m17源极接收驱动信号OUT、体极连接至源极、栅极接收模式信号(mode signal)M1、漏极连接至节点x1；晶体管m18源极连接至节点x1、体极连接至源极、栅极接收第二供应电压Vpp2、漏极连接至节点x2；晶体管m19源极连接至节点x2、体极连接至源极、栅极接第三供应电压Vpp3、漏极连接至第一输出端以产生第一输出信号OUT1。
第二驱动器460包括n型晶体管m20～m22，晶体管m20～m22的体极皆连接至第四供应电压Vnn。晶体管m20漏极连接至第一输出端以产生第一输出信号OUT1，栅极接收第三供应电压Vpp3；晶体管m21漏极连接至晶体管m20源极、栅极接收反相的输入信号INb、源极连接至第五供应电压Vpr；晶体管m22极漏极连接至晶体管m20源极、栅极接收模式信号M2、源极连接至第五供应电压Vpr。
同理，为了防止节点x1与x2在驱动电路运作的过程呈现浮接状态，本发明更提供一第三偏压电路430连接于节点x1，以及提供一第四偏压电路440连接于节点x2。
第二切换电路455中，晶体管m26作为开关的用途。其中，晶体管m26源极接收驱动信号OUT、体极连接至源极、栅极接收第三供应电压Vpp3、漏极连接至第二输出端以产生第二输出信号OUT2。
第三驱动器465包括n型晶体管m27、m28，晶体管m27、28的体极皆连接至第四供应电压Vnn。晶体管m27漏极连接至第二输出端以产生第二输出信号OUT2，栅极接收第三供应电压Vpp3；晶体管m28漏极连接至晶体管m27源极、栅极接收反相的输入信号INb、源极连接至第五供应电压Vpr。
请参照图4B，其所绘示为本发明第三实施例中的第三偏压电路。请参照图4C，其所绘示为本发明第三实施例中的第四偏压电路。
第三偏压电路430：包括p型晶体管m23。晶体管m23源极连接接收特定电压B2、栅极与漏极皆连接至节点x1，体极连接至第一供应电压Vpp1。根据本发明的实施例，特定电压B2为第二供应电压Vpp2。因此，第三偏压电路430可供应(Vpp2-|Vthp|)至节点x1。其中，Vthp为晶体管m23的临限电压(threshold voltage)。
第四偏压电路440：包括p型晶体管m24与m25。晶体管m24源极连接至节点x2，栅极接收第一输出信号OUT1；以及，晶体管m25源极连接至晶体管m24漏极，栅极接收第一输出信号OUT1，漏极接收特定电压B3。根据本发明的实施例，特定电压B3为第三供应电压Vpp3。因此，第四偏压电路440可提供第三供应电压Vpp3于节点x2。
请参照图4D，其所绘示为本发明第三实施例驱动电路运作在各种模式时的真值表。
其中，在第一模式时，模式信号M1为Vpp1，模式信号M2为Vdd；在第二模式时，模式信号M1与M2为0V；或者，在第二模式时，模式信号M1也可以是第三供应电压Vp3用以降低晶体管m17的电压应力(stress)。
在第一情况下，驱动电路处于第一模式、输入信号IN为Vdd且反相的输入信号INb为0V时，节点a2为第三供应电压Vpp3、节点b2为第一供应电压Vpp1、节点x1为(Vpp2-|Vthp|)、x2为第三供应电压Vpp3、第一输出信号OUT1为第五供应电压Vpr。且第二输出信号OUT2为第一供应电压Vp1。
在第二情况下，驱动电路处于第二模式、输入信号IN为Vdd且反相的输入信号INb为0V时，节点a2为第三供应电压Vpp3、节点b2为第一供应电压Vpp1、节点x1、x2与第一输出信号OUT1皆为第一供应电压Vpp1。且第二输出信号OUT2为第一供应电压Vp1。
在第三情况下，驱动电路处于第一模式、输入信号IN为0V且反相的输入信号INb为Vdd时，节点a2为第一供应电压Vpp1、节点b2为第三供应电压Vpp3、节点x1为(Vpp2-|Vthp|)、x2为第三供应电压Vpp3、第一输出信号OUT1为第五供应电压Vpr。且第二输出信号OUT2为第五供应电压Vpr。
在第四情况下，驱动电路处于第二模式、输入信号IN为0V且反相的输入信号INb为Vdd时，节点a2为第一供应电压Vpp1、节点b2为第三供应电压Vpp3、节点x1为(Vpp2-|Vthp|)、节点x2为第三供应电压Vpp3，第一输出信号OUT1为第五供应电压Vpr。且第二输出信号OUT2为第五供应电压Vpr。
由以上的说明可知，本发明第二实施例与第三实施例的驱动电路确实可以让节点不会呈现浮接状态。因此，第二实施例与第三实施例的驱动电路可以稳定地操作在高温的环境，并使得非易失性存储器胞阵列正常运作。
再者，在此技术领域的技术人员也可以对本发明进行修改并达成本发明所教示的功能。举例来说，驱动电路可以修改为仅有第一驱动器、第二驱动器与第一切换电路。而驱动电路仅输出第一输出信号OUT1。而省略输出第二驱动信号OUT2的第三驱动器与第二切换电路。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (19)

1.一种驱动电路，连接至非易失性存储器胞阵列，该驱动电路包括：
第一晶体管，其源极与体极连接至第一供应电压，漏极连接至节点(a1)、栅极连接至节点(b2)；
第二晶体管，其源极与体极连接至该第一供应电压，漏极连接至节点(b1)、栅极连接至节点(a2)；
第三晶体管，其源极连接至第二供应电压，体极连接至该第一供应电压，漏极与栅极连接至该节点(a1)；
第四晶体管，其源极连接至该第二供应电压，体极连接至该第一供应电压，漏极与栅极连接至该节点(b1)；
第五晶体管，其源极与体极连接至该节点(a1)，栅极连接至该第二供应电压、漏极连接至该节点(a2)；
第六晶体管，其源极与体极连接至该节点(b1)，栅极连接至该第二供应电压、漏极连接至该节点(b2)；其中，该节点(b2)产生驱动信号；
第七晶体管，其源极与体极连接至该节点(a2)，栅极连接至第三供应电压、漏极连接至节点(a3)；
第八晶体管，其源极与体极连接至该节点(b2)，栅极连接至该第三供应电压、漏极连接至节点(b3)；
第九晶体管，其漏极连接至该节点(a3)、栅极连接至该第三供应电压、源极连接至节点(a4)、体极连接至第四供应电压；
第十晶体管，其漏极连接至该节点(b3)、栅极连接至该第三供应电压、源极连接至节点(b4)、体极连接至该第四供应电压；
第十一晶体管，其漏极连接至该节点(a4)、栅极接收输入信号、源极与体极连接至该第四供应电压；
第十二晶体管，其漏极连接至该节点(b4)、栅极接收反相的输入信号、源极连接至第五供应电压、体极连接至该第四供应电压；
第一偏压电路，连接至该节点(a2)并提供该第三供应电压至该节点(a2)；以及
第二偏压电路，连接至该节点(b2)并提供该第三供应电压至该节点(b2)。
2.如权利要求1所述的驱动电路，其中该第一偏压电路包括：
第十三晶体管，栅极连接至该节点(a3)、源极连接至该节点(a2)；以及
第十四晶体管，源极连接至该第十三晶体管的漏极、栅极连接至该节点(a3)、漏极连接至该第三供应电压。
3.如权利要求2所述的驱动电路，其中该第二偏压电路包括：
第十五晶体管，栅极连接至该节点(b3)、源极连接至该节点(b2)；以及
第十六晶体管，源极连接至该第十五晶体管的漏极、栅极连接至该节点(b3)、漏极连接至该第三供应电压。
4.如权利要求3所述的驱动电路，其中该第十三晶体管的体极与源极相互连接，该第十四晶体管的体极与源极相互连接，该第十五晶体管的体极与源极相互连接，该第十六晶体管的体极与源极相互连接。
5.如权利要求3所述的驱动电路，其中该第十三晶体管、该第十四晶体管、该第十五晶体管与该第十六晶体管的体极连接至偏压电压。
6.如权利要求1所述的驱动电路，其中该第一供应电压大于等于该第二供应电压，该第二供应电压大于等于该第三供应电压，该第三供应电压大于该第四供应电压。
7.一种驱动电路，连接至非易失性存储器胞阵列，该驱动电路包括：
第一驱动器，包括：
第一晶体管，其源极与体极连接至第一供应电压，漏极连接至节点(a1)、栅极连接至节点(b2)；
第二晶体管，其源极与体极连接至该第一供应电压，漏极连接至节点(b1)、栅极连接至节点(a2)；
第三晶体管，其源极连接至第二供应电压，体极连接至该第一供应电压，漏极与栅极连接至该节点(a1)；
第四晶体管，其源极连接至该第二供应电压，体极连接至该第一供应电压，漏极与栅极连接至该节点(b1)；
第五晶体管，其源极与体极连接至该节点(a1)，栅极连接至该第二供应电压、漏极连接至该节点(a2)；
第六晶体管，其源极与体极连接至该节点(b1)，栅极连接至该第二供应电压、漏极连接至该节点(b2)；
第七晶体管，其源极与体极连接至该节点(a2)，栅极连接至第三供应电压、漏极连接至节点(a3)；
第八晶体管，其源极与体极连接至该节点(b2)，栅极连接至该第三供应电压、漏极连接至节点(b3)；
第九晶体管，其漏极连接至该节点(a3)、栅极连接至该第三供应电压、源极连接至节点(a4)、体极连接至第四供应电压；
第十晶体管，其漏极连接至该节点(b3)、栅极连接至该第三供应电压、源极连接至节点(b4)、体极连接至该第四供应电压；
第十一晶体管，其漏极连接至该节点(a4)、栅极接收输入信号、源极与体极连接至该第四供应电压；
第十二晶体管，其漏极连接至该节点(b4)、栅极接收反相的输入信号、源极连接至第五供应电压、体极连接至该第四供应电压；
第一偏压电路，连接至该节点(a2)并提供该第三供应电压至该节点(a2)；以及
第二偏压电路，连接至该节点(b2)并提供该第三供应电压至该节点(b2)；
第一切换电路，连接于该节点(b2)与第一输出端之间；以及
第二驱动器，连接于该第一输出端，且该第一输出端产生第一输出信号。
8.如权利要求7所述的驱动电路，其中该第一偏压电路包括：
第十三晶体管，栅极连接至该节点(a3)、源极连接至该节点(a2)；以及
第十四晶体管，源极连接至该第十三晶体管的漏极、栅极连接至该节点(a3)、漏极连接至该第三供应电压。
9.如权利要求8所述的驱动电路，其中该第二偏压电路包括：
第十五晶体管，栅极连接至该节点(b3)、源极连接至该节点(b2)；以及
第十六晶体管，源极连接至该第十五晶体管的漏极、栅极连接至该节点(b3)、源极连接至该第三供应电压。
10.如权利要求9所述的驱动电路，其中该第十三晶体管的体极与源极相互连接，该第十四晶体管的体极与源极相互连接，该第十五晶体管的体极与源极相互连接，该第十六晶体管的体极与源极相互连接。
11.如权利要求9所述的驱动电路，其中该第十三晶体管、该第十四晶体管、该第十五晶体管与该第十六晶体管的体极连接至偏压电压。
12.如权利要求7所述的驱动电路，其中该第一供应电压大于等于该第二供应电压，该第二供应电压大于等于该第三供应电压，该第三供应电压大于该第四供应电压。
13.如权利要求7所述的驱动电路，其中该第一切换电路包括：
第十七晶体管，其源极与体极连接至该节点(b2)、栅极接收第一模式信号、漏极连接至节点(x1)；
第十八晶体管，其源极与体极连接至该节点(x1)、栅极接收该第二供应电压、漏极连接至节点(x2)；
第十九晶体管，其源极与体极连接至该节点(x2)、栅极接收该第三供应电压、漏极连接至该第一输出端；
第三偏压电路，连接至该节点(x1)；以及
第四偏压电路，连接至该节点(x2)。
14.如权利要求13所述的驱动电路，其中该第二驱动器包括：
第二十晶体管，漏极连接至该第一输出端、栅极连接至该第三供应电压、体极连接至该第四供应电压；
第二十一晶体管，漏极连接至该第二十晶体管的源极、栅极接收该反相的输入信号、体极连接至该第四供应电压、源极连接至该第五供应电压；以及
第二十二晶体管，漏极连接至该第二十晶体管的源极、栅极接收第二模式信号、体极连接至该第四供应电压、源极连接至该第五供应电压。
15.如权利要求13所述的驱动电路，其中该第三偏压电路包括：
第二十三晶体管，源极连接至该第二供应电压、栅极与漏极连接至该节点(x1)、体极连接至该第一供应电压。
16.如权利要求15所述的驱动电路，其中该第四偏压电路包括：
第二十四晶体管，源极连接至该节点(x2)、栅极连接至该第一输出端；
第二十五晶体管，源极连接至该第二十四晶体管的漏极、栅极连接至该第一输出端、漏极连接至该第三供应电压。
17.如权利要求7所述的驱动电路，还包括：
第二切换电路，连接于该节点(b2)与第二输出端之间；以及
第三驱动器，连接于该第二输出端，且该第二输出端产生第二输出信号。
18.如权利要求17所述的驱动电路，其中该第二切换电路包括：
第二十六晶体管，其源极与体极连接至该节点(b2)、栅极接收该第三供应电压、漏极连接至该第二输出端。
19.如权利要求17所述的驱动电路，其中该第三驱动器包括：
第二十七晶体管，漏极连接至该第二输出端、栅极连接至该第三供应电压、体极连接至该第四供应电压；
第二十八晶体管，漏极连接至该第二十七晶体管的源极、栅极接收该反相的输入信号、体极连接至该第四供应电压、源极连接至该第五供应电压。
CN201710061448.8A 2016-07-14 2017-01-26 非易失性存储器的驱动电路 Active CN107622782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662362068P 2016-07-14 2016-07-14
US62/362,068 2016-07-14

Publications (2)

Publication Number Publication Date
CN107622782A CN107622782A (zh) 2018-01-23
CN107622782B true CN107622782B (zh) 2020-07-14

Family

ID=57909468

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710019400.0A Active CN107623438B (zh) 2016-07-14 2017-01-11 电荷帮浦装置
CN201710061448.8A Active CN107622782B (zh) 2016-07-14 2017-01-26 非易失性存储器的驱动电路
CN201710063562.4A Active CN107634059B (zh) 2016-07-14 2017-02-03 半导体制程方法
CN201710737673.9A Pending CN109119377A (zh) 2016-07-14 2017-08-24 具有uv透射窗的uv可擦除存储器组件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710019400.0A Active CN107623438B (zh) 2016-07-14 2017-01-11 电荷帮浦装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201710063562.4A Active CN107634059B (zh) 2016-07-14 2017-02-03 半导体制程方法
CN201710737673.9A Pending CN109119377A (zh) 2016-07-14 2017-08-24 具有uv透射窗的uv可擦除存储器组件及其制造方法

Country Status (4)

Country Link
US (3) US9633734B1 (zh)
JP (2) JP6316393B2 (zh)
CN (4) CN107623438B (zh)
TW (5) TWI587310B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102423675B1 (ko) * 2017-09-22 2022-07-22 주식회사 디비하이텍 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치
US10797063B2 (en) * 2018-01-10 2020-10-06 Ememory Technology Inc. Single-poly nonvolatile memory unit
US10461635B1 (en) * 2018-05-15 2019-10-29 Analog Devices Global Unlimited Company Low VIN high efficiency chargepump
CN109887839A (zh) * 2019-03-01 2019-06-14 上海华力微电子有限公司 一种改善闪存器件数据保存能力的方法
US10818592B1 (en) * 2019-04-29 2020-10-27 Nanya Technology Corporation Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
JP7281805B2 (ja) * 2019-06-14 2023-05-26 エイブリック株式会社 チャージポンプ制御回路及びバッテリ制御回路
CN112447739B (zh) * 2019-09-02 2023-09-19 联芯集成电路制造(厦门)有限公司 半导体存储装置
US11424257B2 (en) * 2019-10-15 2022-08-23 Ememory Technology Inc. Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers
TWI765643B (zh) 2021-04-06 2022-05-21 華邦電子股份有限公司 記憶體元件及其製造方法
US20220367651A1 (en) * 2021-05-12 2022-11-17 Ememory Technology Inc. Stacked-gate non-volatile memory cell
US12069857B2 (en) 2021-08-23 2024-08-20 Macronix International Co., Ltd. Memory cell, memory device manufacturing method and memory device operation method thereof
TWI802971B (zh) * 2021-08-23 2023-05-21 旺宏電子股份有限公司 記憶體晶胞，記憶體裝置之製造方法及其操作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963061A (en) * 1997-04-08 1999-10-05 Micron Technology, Inc. Switch for minimizing transistor exposure to high voltage
JP2000207881A (ja) * 1999-01-07 2000-07-28 Nec Corp 単一電子メモリ素子の駆動回路及びその駆動方法
CN102543891A (zh) * 2012-01-05 2012-07-04 复旦大学 栅控二极管半导体存储器器件的制备方法
CN102663980A (zh) * 2012-04-13 2012-09-12 北京京东方光电科技有限公司 一种栅极驱动电路的控制电路及其工作方法、液晶显示器
US8611166B2 (en) * 2008-06-27 2013-12-17 Renesas Electronics Corporation Semiconductor device
CN103631723A (zh) * 2013-11-29 2014-03-12 中国电子科技集团公司第四十七研究所 调节电路及电路调节方法
CN104778976A (zh) * 2014-01-10 2015-07-15 力旺电子股份有限公司 非易失性存储器
CN105280230A (zh) * 2014-07-07 2016-01-27 力旺电子股份有限公司 电压切换电路

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625544A (en) * 1996-04-25 1997-04-29 Programmable Microelectronics Corp. Charge pump
JPH09297997A (ja) * 1996-05-02 1997-11-18 Toshiba Corp 不揮発性半導体記憶装置
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
US6487687B1 (en) * 1997-01-02 2002-11-26 Texas Instruments Incorporated Voltage level shifter with testable cascode devices
JP2978467B2 (ja) * 1998-03-16 1999-11-15 株式会社日立製作所 半導体集積回路装置の製造方法
JP3223504B2 (ja) * 1998-03-31 2001-10-29 日本電気株式会社 昇圧回路
CN1138333C (zh) * 1999-02-02 2004-02-11 旺宏电子股份有限公司 电荷泵及其集成电路以及减小电荷泵的峰值电流的方法
US6370071B1 (en) * 2000-09-13 2002-04-09 Lattice Semiconductor Corporation High voltage CMOS switch
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
CN1282238C (zh) * 2003-03-24 2006-10-25 旺宏电子股份有限公司 半导体工序
CN1302536C (zh) * 2003-06-04 2007-02-28 旺宏电子股份有限公司 虚接地阵列的混合信号嵌入式屏蔽只读存储器及其制造方法
CN1291481C (zh) * 2003-08-12 2006-12-20 旺宏电子股份有限公司 具牺牲层的嵌入式非挥发性存储器的制造方法
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US6980045B1 (en) * 2003-12-05 2005-12-27 Xilinx, Inc. Merged charge pump
TWI227963B (en) * 2004-01-15 2005-02-11 Via Tech Inc Voltage shifter circuit
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
JP2005347589A (ja) * 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP4967237B2 (ja) * 2005-01-28 2012-07-04 パナソニック株式会社 固体撮像装置
TWI334695B (en) * 2005-09-20 2010-12-11 Via Tech Inc Voltage level shifter
US7671401B2 (en) 2005-10-28 2010-03-02 Mosys, Inc. Non-volatile memory in CMOS logic process
KR100660903B1 (ko) * 2005-12-23 2006-12-26 삼성전자주식회사 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법
US20080169500A1 (en) * 2007-01-16 2008-07-17 Atmel Corporation Low voltage non-volatile memory cell with shared injector for floating gate
JP2008198985A (ja) * 2007-01-17 2008-08-28 Matsushita Electric Ind Co Ltd 昇圧回路
JP2008253031A (ja) * 2007-03-29 2008-10-16 Univ Waseda チャージポンプ回路
CN101315934B (zh) * 2007-05-31 2012-06-27 联华电子股份有限公司 增进照光效能的内嵌式光抹除存储器及其制造方法
JP4969322B2 (ja) * 2007-06-01 2012-07-04 三菱電機株式会社 電圧発生回路およびそれを備える画像表示装置
US7880274B2 (en) * 2007-06-25 2011-02-01 Macronix International Co., Ltd. Method of enabling alignment of wafer in exposure step of IC process after UV-blocking metal layer is formed over the whole wafer
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
TWI376097B (en) * 2008-09-18 2012-11-01 Ili Technology Corp Level shift circuit
US8053319B2 (en) * 2009-02-23 2011-11-08 Globalfoundries Singapore Pte. Ltd. Method of forming a high voltage device
US8222130B2 (en) * 2009-02-23 2012-07-17 Globalfoundries Singapore Pte. Ltd. High voltage device
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
JP5494252B2 (ja) * 2009-09-11 2014-05-14 ソニー株式会社 同期発振器、クロック再生装置、クロック分配回路、およびマルチモード注入回路
JP2011192363A (ja) * 2010-03-16 2011-09-29 Seiko Epson Corp 電源切換回路、不揮発性記憶装置、集積回路装置及び電子機器
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路
JP5638408B2 (ja) * 2011-01-28 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8373485B2 (en) 2011-04-20 2013-02-12 Ememory Technology Inc. Voltage level shifting apparatus
US20120309155A1 (en) * 2011-06-03 2012-12-06 Nanya Technology Corporation Semiconductor process
TWI472155B (zh) * 2011-10-19 2015-02-01 Ememory Technology Inc 電壓開關電路
WO2013095500A1 (en) 2011-12-22 2013-06-27 Intel Corporation High-voltage level-shifter
US8658495B2 (en) 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
US8772854B2 (en) * 2012-04-02 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time programming memory cells and methods for forming the same
US9627213B2 (en) * 2012-04-05 2017-04-18 X-Fab Semiconductor Foundries Ag Method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
US8796098B1 (en) * 2013-02-26 2014-08-05 Cypress Semiconductor Corporation Embedded SONOS based memory cells
US9041089B2 (en) * 2013-06-07 2015-05-26 Ememory Technology Inc. Nonvolatile memory structure
US9013229B2 (en) * 2013-07-15 2015-04-21 Texas Instruments Incorporated Charge pump circuit
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
TWI593052B (zh) * 2015-01-07 2017-07-21 力旺電子股份有限公司 半導體元件及其製造方法
KR102340550B1 (ko) * 2015-04-10 2021-12-21 에스케이하이닉스 주식회사 전원 제어장치
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9728260B1 (en) * 2016-04-28 2017-08-08 United Microelectronics Corp. Light-erasable embedded memory device and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963061A (en) * 1997-04-08 1999-10-05 Micron Technology, Inc. Switch for minimizing transistor exposure to high voltage
JP2000207881A (ja) * 1999-01-07 2000-07-28 Nec Corp 単一電子メモリ素子の駆動回路及びその駆動方法
US8611166B2 (en) * 2008-06-27 2013-12-17 Renesas Electronics Corporation Semiconductor device
CN102543891A (zh) * 2012-01-05 2012-07-04 复旦大学 栅控二极管半导体存储器器件的制备方法
CN102663980A (zh) * 2012-04-13 2012-09-12 北京京东方光电科技有限公司 一种栅极驱动电路的控制电路及其工作方法、液晶显示器
CN103631723A (zh) * 2013-11-29 2014-03-12 中国电子科技集团公司第四十七研究所 调节电路及电路调节方法
CN104778976A (zh) * 2014-01-10 2015-07-15 力旺电子股份有限公司 非易失性存储器
CN105280230A (zh) * 2014-07-07 2016-01-27 力旺电子股份有限公司 电压切换电路

Also Published As

Publication number Publication date
US10103157B2 (en) 2018-10-16
CN107634059A (zh) 2018-01-26
CN109119377A (zh) 2019-01-01
JP2018011498A (ja) 2018-01-18
TW201803090A (zh) 2018-01-16
TW201803259A (zh) 2018-01-16
US20180019252A1 (en) 2018-01-18
US9633734B1 (en) 2017-04-25
TW201810260A (zh) 2018-03-16
CN107622782A (zh) 2018-01-23
JP6389294B2 (ja) 2018-09-12
CN107623438B (zh) 2019-10-25
JP2018010708A (ja) 2018-01-18
TW201906140A (zh) 2019-02-01
TWI593221B (zh) 2017-07-21
CN107634059B (zh) 2019-12-20
JP6316393B2 (ja) 2018-04-25
TWI637489B (zh) 2018-10-01
TWI649858B (zh) 2019-02-01
TW201909392A (zh) 2019-03-01
US20180019250A1 (en) 2018-01-18
CN107623438A (zh) 2018-01-23
TWI587310B (zh) 2017-06-11

Similar Documents

Publication Publication Date Title
CN107622782B (zh) 非易失性存储器的驱动电路
CN108288486B (zh) 非易失性存储器的驱动电路
EP3196886B1 (en) Power switch circuit
US9224490B1 (en) Voltage switch circuit
JP2005278378A (ja) チャージポンプ回路
US9972394B2 (en) Level shifter circuit and associated memory device
US9076529B2 (en) Level shift circuit and semiconductor device using level shift circuit
TWI472155B (zh) 電壓開關電路
KR20160145744A (ko) 래치 및 d 플립플롭
JPH1196749A (ja) 電圧レベル変換回路
CN103269217A (zh) 输出缓冲器
JP4724575B2 (ja) レベル変換回路
US9620185B1 (en) Voltage supply devices generating voltages applied to nonvolatile memory cells
KR100903273B1 (ko) 반도체 소자의 전압 스위치 회로
US8779842B2 (en) Voltage output circuit and apparatus for selectively outputting negative voltage using the same
CN103580650A (zh) 具有宽摆幅输出端的d触发器
CN107293326B (zh) 与工作范围相关的非易失性存储器件
US10763849B2 (en) Semiconductor integrated circuit
CN112929015B (zh) 开关电路
TWI756084B (zh) 針對電池電壓的分壓器電路以及具備分壓器電路的電子裝置
CN110417402B (zh) 防浮接电路
KR100372684B1 (ko) 메모리셀 값 판독용 센스앰프
KR19990005881A (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant