CN103580650A - 具有宽摆幅输出端的d触发器 - Google Patents

Abstract

本发明涉及涉及具有宽摆幅输出端的D触发器，该D触发器包括内置的第一开关、电平转换器和第二开关。第一开关包括第一输入端和第一输出端。电平转换器包括连接至第一输入端的第二输入端，和第二输出端。第二开关包括连接至第二输出端的第三输入端，和第三输出端。第一输入端和第三输出端形成D触发器的输入端和输出端。

Description

具有宽摆幅输出端的D触发器

本申请要求于2012年7月20日临时提交的美国专利申请第61/674,134号题为“具有宽摆幅输出端的D触发器”的权益，其全部内容结合于此作为参考。

技术领域

本发明总体涉及集成电路领域，更具体地，涉及具有宽摆幅输出端的D触发器。

背景技术

D触发器广泛用于集成电路器件。D触发器包括数据输入端、数据输出端和时钟输入端。D触发器捕捉在时钟周期的确定部分时的数据输入端上的值，如，时钟输入端接收的时钟信号的上升沿。在另一个时刻，例如，在时钟信号的互补时钟的上升沿，将捕捉的值发送给输出端。在其他时刻，D触发器的输出端不会发生变化。可以将D触发器看成是存储单元、零阶保持器、或延迟线。在集成电路中D触发器具有很多作用。例如，D触发器可以用作移位寄存器。

发明内容

为解决上述问题，本发明提供了一种器件，包括：第一开关，包括第一输入端和第一输出端；电平转换器，包括：第二输入端，连接到第一输入端；和第二输出端；以及第二开关，包括：第三输入端，连接到第二输出端；和第三输出端，第一开关、电平转换器和第二开关形成D触发器，并且第一输入端和第三输出端形成D触发器的输入端和输出端。

其中，电平转换器被配置成根据第一输入端上的小摆幅信号产生大摆幅信号，大摆幅信号的摆幅大于小摆幅信号的摆幅。

其中，电平转换器进一步包括第四输出端，第四输出端被配置成将大摆幅信号输出至D触发器的外部。

其中，电平转换器包括占空比控制输入端，并且电平转换器被配置成响应于占空比控制输入端上的电压变化调整第三输出端上的信号的占空比。

其中，第一开关是多输入端开关，其包括：第四输入端；以及至少一个输入选择节点，第一开关被配置成响应于至少一个输入选择节点上的选择信号选择来自第一输入端或第四输入端的信号，并将该信号传送到第一输出端。

其中，第一开关包括：第一NMOS晶体管，包括连接到第一开关的第一输入端的第一源极/漏极区以及连接到第一输出端的第二源极/漏极区；以及第二NMOS晶体管，包括连接到第一开关的第四输入端的第三源极/漏极区以及连接到第一输出端的第四源极/漏极区，并且至少一个输入选择节点包括：第一时钟输入端，连接到第一NMOS晶体管的栅极；以及第二时钟输入端，连接到第二NMOS晶体管的栅极。

该器件进一步包括时钟源，时钟源包括：第一输出端，连接到第一NMOS晶体管的栅极；第二输出端，连接到第二NMOS晶体管的栅极；以及第三输出端，连接到第二开关，其中，时钟源被配置成：将第一时钟信号输出至时钟源的第一输出端；将第二时钟信号输出至时钟源的第二输出端，时钟源被配置成使第一时钟信号和第二时钟信号中的至多一个在一个时间段内进行切换；以及将第三时钟信号输出至时钟源的第三输出端，时钟源被配置成产生第三时钟信号作为第一时钟信号和第二时钟信号中的被切换时钟信号的互补信号。

此外，还提供了一种器件，包括：第一开关，包括：第一输入端和第二输入端；第一输出端；和至少一个输入选择节点，被配置成控制第一输入端和第二输入端中的第一端与第一输出端之间的第一连接，以及控制第一输入端和第二输入端中的第二端与第一输出端之间的第二连接；以及第二开关，包括：第三输入端，连接到第一输出端；和第二输出端，第一开关和第二开关形成多输入D触发器。

其中，第一开关进一步包括：第一NMOS晶体管，包括：第一源极/漏极区，连接到第一输入端；第二源极/漏极区，连接到第一输出端；和第一栅极，连接到至少一个输入选择节点；以及第二NMOS晶体管，包括：第三源极/漏极区，连接到第二输入端；第四源极/漏极区，连接到第一输出端；以及第二栅极，连接到至少一个输入选择节点。

该器件进一步包括时钟源，时钟源包括：第一输出端，连接到第一栅极，时钟源被配置成输出第一时钟信号至第一栅极；第二输出端，连接到第二栅极，时钟源被配置成输出第二时钟信号至第二栅极；以及第三输出端，连接到第二开关的控制节点，时钟源被配置成输出第三时钟信号至第二开关的控制节点，并且时钟源被配置成产生第三时钟信号作为第一时钟信号和第二时钟信号中的被切换时钟信号的互补信号。

其中，时钟源被配置成使第一时钟信号和第二时钟信号中的至多一个时钟信号在一个时间段内进行切换。

其中，时钟源被配置成产生第一时钟信号、第二时钟信号和第三时钟信号，第一时钟信号、第二时钟信号和第三时钟信号的摆幅大于第一输入端和第二输入端上的输入信号的摆幅。

该器件进一步包括连接在第一开关和第二开关之间的电平转换器。

其中，电平转换器被配置成根据第一输出端上的小摆幅信号产生大摆幅信号，大摆幅信号的摆幅大于小摆幅信号的摆幅。

其中，电平转换器进一步包括第四输出端，第四输出端被配置成输出大摆幅信号。

其中，电平转换器包括占空比控制输入端，电平转换器被配置成响应于占空比控制输入端上的电压变化调整电平转换器的第四输出端上的信号的占空比。

此外，还提供了一种方法，包括：在第一时间段内，响应于第一时钟信号，接收来自D触发器的第一输入节点的第一输入信号至D触发器，其中，第一输入信号具有第一摆幅；根据第一输入信号产生具有第二摆幅的第二信号，第二摆幅大于第一摆幅；从D触发器的第一输出端输出第二信号；以及响应于与第一时钟信号互补的第二时钟信号，从D触发器的第二输出端输出第一输入信号。

其中，使用电平转换器进行产生第二信号的步骤。

该方法进一步包括：在第二时间段内，响应于第三时钟信号，接收来自D触发器的第二输入节点的第二输入信号至D触发器，其中，第二输入信号具有第一摆幅；根据第二输入信号产生具有第二摆幅的第三信号；从D触发器的第一输出端输出第三信号；以及响应于与第三时钟信号互补的第二时钟信号，从D触发器的第二输出端输出第二输入信号。

其中，在第一时间段内，第三时钟是非切换信号，以及在第二时间段内，第一时钟是非切换信号。

附图说明

为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：

图1示出了根据示例性实施例的D触发器的框图，其中，D触发器包括多个输入端和内置在D触发器中的电平转换器；

图2示出了根据可选的示例性实施例的D触发器的框图，其中，D触发器包括内置在D触发器中的电平转换器，用来接收来自多输入端开关(switch)的输出；

图3示出了实现图1所示的D触发器的D触发器的电路图；

图4示出了图3所示的D触发器中节点电压的示例性时序图；以及

图5示出了图3所示的D触发器使用的示例性时钟信号。

具体实施方式

下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。

根据不同的示例性实施例，提供了D触发器(DFF)。讨论了实施例的变化和操作。在所有图和示出的实施例中，相同的参考数字用于表示相同元件。

图1示出了DFF10的框图。在一些实施例中，DFF10是包括多个输入端DIN1、DIN2...和DINx的多输入端DFF，其中，x是等于或大于2的整数。在可选的实施例中，DFF10是单输入端DFF，其包括作为单输入端的DIN1。输入选择节点SEL用于从输入端DIN1、DIN2...和DINx中选择一个输入端，被选择的输入端上的数据被传送到输出节点QOUT，而未被选择的输入端上的数据不被传送到输出节点QOUT。在一个特定的时段内，从输入端DIN1、DIN2...和DINx中最多选择一个输入端。输入选择节点SEL上的信号可以不断地变化，使得在不同时期内，可从输入端DIN1、DIN2...和DINx中选择出不同的输入端。因此，通过控制输入选择节点SEL上的选择控制信号，从输入端DIN1、DIN2...和DINx中被选择的输入端上的数据就可以穿过开关SW1并提供给输出节点QOUT。

图1还包括电平转换器20，其用于接收穿过开关SW1的第一信号以及产生第二信号，其中第一信号具有第一摆幅，且第二信号的第二摆幅大于第一摆幅。根据一些实施例，第一摆幅等于或小于正电源电压VDDL，例如，可以是1.2V。电平转换器20将输出信号输出至输出节点14，其中，输出信号的摆幅等于大约正电源电压VDDH。输出节点14也是D触发器10的输出节点。在一些示例性实施例中，正电源电压VDDH可以是大约2.5V。在一些实施例中，正电源电压VDDH也可以介于大约正电源电压VDDL的150％到250％之间，但是它们的相对值可以不同。电平转换器20具有第二输出节点16，第二输出节点16的摆幅等于或小于正电源电压VDDL。节点16上的输出信号穿过开关SW2并且输出至输出节点QOUT，输出节点QOUT是DFF10的输出节点。

电平转换器20进一步包括输入节点18，该输入节点18用于接收电压(占空比控制电压)并且使用占空比控制电压调节电平转换器20的占空比。因此，通过调整占空比控制信号，就可以调节电平转换器20的输出节点14上的输出信号的占空比。

互补时钟CLK和CLKB用来操作DFF10，并且被提供给各自的时钟节点(也可分别使用参考符号CLK和CLKB来表示)。在一些示例性实施例中，在时钟信号CLK的上升沿将从输入端DIN1，DIN2...DINx之间选择的输入端上的数据传送给节点12，然后再传送给电平转换器20的输出节点16。在可选的实施例中，可以使用时钟信号CLK的下降沿。在时钟信号CLKB的上升沿可以将节点16上存储的数据传送到输出节点QOUT，但是，也可以使用下降沿。因此，图1所示的DFF10具有捕捉来自其输入端(如节点12)上的值的功能，也具有将该值传送到输出节点14和16的功能。

图2示出了根据可选的实施例的DFF10。除了图1所示的多输入端的开关SW1被分隔成多输入端开关SW0和开关SW1’之外，这些实施例与图1所示的实施例相似。在示出的实施例中，开关SW1’是DFF10的集成部分，且多输入端开关SW0在DFF10的外部。但是，在可选的实施例中，多输入端开关SW0也可以是DFF10的集成部分。

图3示出了实现图1所示的DFF10的示例性电路图。在示出的示例性实施例中，开关SW1包括NMOS晶体管MN1和MN2，每个晶体管具有连接到节点12的源极/漏极(即源极或漏极)。例如，输入端DF和DR对应于图1所示的输入端DIN1和DIN2。虽然用两个输入端作为例子，但是可以将附加的输入端和附加的MOS晶体管(未示出)添加并连接到节点12，其中，附加的输入端和MOS晶体管可以与输入端DF和DR以及NMOS晶体管MN1和MN2大致相同。在一些实施例中，可以具有16、32、64、128、256或更多输入端以及连接到节点12的相应的NMO晶体管。在可选的实施例中，在开关SW1中可以使用PMOS晶体管代替NMOS晶体管。

时钟节点CLK1F和CLK1R形成图1所示的输入选择节点SEL。时钟节点CLK1F和CLK1R上的时钟信号也可分别表示为CLK1F和CLK1R。时钟信号CLK1F和CLK1R分别提供给NMOS晶体管MN1和MN2的栅极，以控制输入节点DF和DR与节点12之间的连接。使用时钟源24可以产生时钟信号CLK1F、CLK1R和CLKB。这样配置时钟源24，使得在一段时间内，最多可以切换(toggle)时钟信号CLK1F和CLK1R中的一个，但不切换其他时钟信号。通过整篇描述，切换的时钟信号(CLK1F或CLK1R，但不是两者都)被称为有源时钟信号，而不接收切换的时钟信号的节点CLK1F和CLK1R中的一个用作接收无源时钟信号。被有源时钟信号控制的输入节点DF或DR也被称为有源输入节点，且被无源时钟信号控制的输入节点DF或DR被称为无源输入节点。例如，假如在一时刻，时钟信号CLK1F进行切换，而时钟节点CLK1R不接收任何切换的时钟信号，在该时间段内，时钟信号CLK1F被称为有源时钟信号，时钟信号CLK1R(因为其不切换，所以从理论上讲，其不是时钟信号)被称为无源时钟信号。因此，输入节点DF和DR被分别称为有源输入节点和无源节点。如果存在两个以上输入端，也会存在两个以上时钟信号，并且在一时间段内，时钟信号中最多一个是有源时钟信号，而其他时钟信号是不切换的无源时钟信号。

时钟信号CLKB是切换的有源时钟信号的互补信号，在一已选择的时间段内，该时钟信号CLKB可以是时钟信号CLK1F或者CLK1R，但不可两者皆是。例如，图5示出了示例性时钟信号CLK1F、CLK1R和CLKB。在时间段TP1内，时钟信号CLK1F是有源的，时钟信号CLK1R是无源的。因此，在时间段TP1内，时钟信号CLKB是时钟信号CLK1F的互补信号。在时间段TP2内，时钟信号CLK1R是有源的，且时钟信号CLK1F是无源的。因此，在时间段TP2内，时钟信号CLKB是时钟信号CLK1R的互补信号。

在后续的实施例讨论中，假设输入节点DF是有源输入节点，来解释实施例的概念。图4示出了图3所示的DFF10的示例性序列时序图，其中，示出了DFF10的不同节点的波形。在这些波形中，信号LCLK表示被时钟源24使用的示例性信号，以产生时钟信号CLK1F、CLK1R和CLKB。在下列关于DFF10的示例性操作的讨论中，可以从引用的图3和图4中找到讨论的参考符号。参见图4，在时钟CLK1F的上升沿(图4中的时间点T1)，接通导通NMOS晶体管MN1(图3)，因此输入节点DF上的信号被传送到节点12。如图4所示，在时间点T1的输入节点DF上的输入信号是逻辑高信号，如，1.2V。由于NMOS晶体管MN1的特点，节点12上的信号摆幅小于时钟信号CLK1F的摆幅，两者差值等于NMOS晶体管MN1的阈值电压。为了补偿这种差值，可以过驱动时钟信号CLK1F(和CLK1R和CLKB)以保证使节点12上的信号摆幅增大。例如，假设输入节点DF(图3)上的输入信号的摆幅等于电源电压VDDL(例如，1.2V)，那么，将时钟信号CLK1F的摆幅设置为1.5V，再假设NMOS晶体管MN1的阈值电压是0.3V，这样，从而将节点12上的信号摆幅恢复到VDDL。由于过驱动时钟信号CLK1F、CLK1R和CLKB，所以开关SW1和SW2(图1)可以具有简单的结构，例如，使用单NMOS晶体管而不是通道栅极(passing gate)，这样，使得开关SW1和SW2的芯片占用面积减少了。

由于逻辑高信号被发送到节点12，反相器INV1(图3)将节点12上的逻辑高信号转换为逻辑低信号(VSS，例如，其可以是电接地)并将该逻辑低信号放置在节点22上。因此，节点16通过电平转换器20的操作获得逻辑低信号。在时间点T2(图4)上，时钟信号CLKB的上升沿使NMOS晶体管MN3(图3)被接通导通，因此，反相器INV2(图3)的输入端接收逻辑低信号且输出逻辑高信号至输出节点QOUT。因此，在时间点T1(图4)被捕捉到的逻辑高信号被输出到节点QOUT。

示出的时间点T3和T4用来表示在时间点T3，从输入节点DF上捕捉逻辑低信号，然后在时间点T4，将该逻辑低信号输出到输出节点QOUT。

输入节点DF和DR上的输入信号和节点12、22、16和QOUT上的信号被称为具有第一摆幅的小摆幅信号。小摆幅信号可以在0V和VDDL(例如1.2V)之间进行切换，因此，第一摆幅是VDDL。电平转换器20接收来自节点12和22的输入信号，然后将输入信号电平位移成具有第二摆幅的高摆幅信号，其中第二摆幅大于第一摆幅。例如，高摆幅信号可以在0V和VDDH(例如，2.5V)之间进行切换，因此，第二摆幅是VDDH。高摆幅信号可以通过输出节点14从DFF10中输出。图4示出了输出节点14上的输出信号的波形。

再参见图3，在一些示例性实施例中，电平转换器20包括NMOS晶体管MN4、MN5、MN6和MN7以及PMOS晶体管MP1、MP2、MP3和MP4。晶体管MN4、MN6、MP3和MP1是串联在一起，且晶体管MN5、MN7、MP4和MP2是串联在一起。NMOS晶体管MN6和MN7的栅极连接到正电源电压VDDL。正电源电压VDDH为电平转换器20供电。PMOS晶体管MP1、MP2、MP3和MP4形成锁存器。

PMOS晶体管MP3和MP4的栅极连接到输入节点18，用于接收占空比控制电压VDCC。占空比控制电压VDCC接近于电压VDDL并且可以在电压VDDL周围进行调整。通过调整占空比控制电压VDCC，就可以调整提供给输出节点14和QOUT的输出信号的占空比。例如，参见图4中节点14上的输出信号，可以调节脉冲宽度PW1等于脉冲宽度PW2，其中，脉冲宽度PW1是半电压电平VDDH/2以上的脉冲的宽度，而脉冲宽度PW2是半电压电平VDDH/2以下的脉冲的宽度。

在电平转换器20中，所有的MOS晶体管都可以使用薄氧化物。例如，假设电源电压VDDH是大约2.5V，电源电压VDDL和占空比控制电压VDCC是大约1.2V，可以将电平转换器20中的所有MOS晶体管的栅极氧化物配置为电压等于或小于大约1.3V。因此，使用薄氧化物可以形成电平转换器20中的所有MOS晶体管，使得电平转换器20的芯片占用面积变小。类似地，DFF10中的所有MOS晶体管可以使用薄氧化物。

在实施例中，多输入端DFF可以选择性地接收来自多个输入端的输入信号并且将被选择的输入信号输出。因此，提高了操作效率。此外，内置的电平转换器从接收的小摆幅信号中产生高摆幅信号。从多输入端DFF中产生的高摆幅信号可以用于不同应用中，包括但不限于，动态图案生成器(DPG)，它们是用于控制电子束的电子反应装置，而电子束直接写入集成电路制造过程中的晶圆。

根据实施例，D触发器包括内置的第一开关、电平转换器以及第二开关。第一开关包括第一输入端和第一输出端。电平转换器包括连接到第一输入端的第二输入端，和第二输出端。第二开关包括连接到第二输出端的第三输入端，和第三输出端。第一输入端和第三输出端形成D触发器的输入端和输出端。

根据其他实施例，器件包括第一开关和第二开关。第一开关包括第一输入端，第二输入端，第一输出端和至少一个输入选择节点。将至少一个输入选择节点配置成控制第一和第二输入端中的第一个和第一输出端之间的第一连接，以及配置成控制第一和第二输入端中的第二个和第一输出端之间的第二连接。第二开关包括连接到第一输出端的第三输入端，和第二输出端。第一开关和第二开关形成一个多输入端D触发器。

根据其他实施例，一种方法包括：在第一时间段内，响应于第一时钟信号，接收来自D触发器的第一输入节点的第一输入信号至D触发器，其中，第一输入信号具有第一摆幅。该方法还包括：从第一输入信号产生具有第二摆幅的第二信号，其中第二摆幅大于第一摆幅；从D触发器的第一输出端输出第二信号；以及响应于第二时钟信号，其是第一时钟信号的互补信号，从D触发器的第二输出端输出第一输入信号。

尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结构的工艺、机器、制造、材料组分、装置、方法或步骤本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种器件，包括：

第一开关，包括第一输入端和第一输出端；

电平转换器，包括：

第二输入端，连接到所述第一输入端；和

第二输出端；以及

第二开关，包括：

第三输入端，连接到所述第二输出端；和

第三输出端，所述第一开关、所述电平转换器和所述第二开关形成D触发器，并且所述第一输入端和第三输出端形成所述D触发器的输入端和输出端。

2.根据权利要求1所述的器件，其中，所述电平转换器被配置成根据所述第一输入端上的小摆幅信号产生大摆幅信号，所述大摆幅信号的摆幅大于所述小摆幅信号的摆幅。

3.根据权利要求2所述的器件，其中，所述电平转换器进一步包括第四输出端，所述第四输出端被配置成将所述大摆幅信号输出至所述D触发器的外部。

4.根据权利要求1所述的器件，其中，所述电平转换器包括占空比控制输入端，并且所述电平转换器被配置成响应于所述占空比控制输入端上的电压变化调整所述第三输出端上的信号的占空比。

5.根据权利要求1所述的器件，其中，所述第一开关是多输入端开关，其包括：

第四输入端；以及

至少一个输入选择节点，所述第一开关被配置成响应于所述至少一个输入选择节点上的选择信号选择来自所述第一输入端或所述第四输入端的信号，并将该信号传送到所述第一输出端。

6.根据权利要求5所述的器件，其中，所述第一开关包括：

第一NMOS晶体管，包括连接到所述第一开关的所述第一输入端的第一源极/漏极区以及连接到所述第一输出端的第二源极/漏极区；以及

第二NMOS晶体管，包括连接到所述第一开关的所述第四输入端的第三源极/漏极区以及连接到所述第一输出端的第四源极/漏极区，并且所述至少一个输入选择节点包括：

第一时钟输入端，连接到所述第一NMOS晶体管的栅极；以及

第二时钟输入端，连接到所述第二NMOS晶体管的栅极。

7.根据权利要求6所述的器件，进一步包括时钟源，所述时钟源包括：

第一输出端，连接到所述第一NMOS晶体管的栅极；

第二输出端，连接到所述第二NMOS晶体管的栅极；以及

第三输出端，连接到所述第二开关，其中，所述时钟源被配置成：

将第一时钟信号输出至所述时钟源的第一输出端；

将第二时钟信号输出至所述时钟源的第二输出端，所述时钟源被配置成使所述第一时钟信号和所述第二时钟信号中的至多一个在一个时间段内进行切换；以及

将第三时钟信号输出至所述时钟源的第三输出端，所述时钟源被配置成产生所述第三时钟信号作为所述第一时钟信号和所述第二时钟信号中的被切换时钟信号的互补信号。

8.一种器件，包括：

第一开关，包括：

第一输入端和第二输入端；

第一输出端；和

至少一个输入选择节点，被配置成控制所述第一输入端和所述第二输入端中的第一端与所述第一输出端之间的第一连接，以及控制所述第一输入端和所述第二输入端中的第二端与所述第一输出端之间的第二连接；以及

第二开关，包括：

第三输入端，连接到所述第一输出端；和

第二输出端，所述第一开关和所述第二开关形成多输入D触发器。

9.根据权利要求8所述的器件，其中，所述第一开关进一步包括：

第一NMOS晶体管，包括：

第一源极/漏极区，连接到所述第一输入端；

第二源极/漏极区，连接到所述第一输出端；和

第一栅极，连接到所述至少一个输入选择节点；以及

第二NMOS晶体管，包括：

第三源极/漏极区，连接到所述第二输入端；

第四源极/漏极区，连接到所述第一输出端；以及

第二栅极，连接到所述至少一个输入选择节点。

10.一种方法，包括：

在第一时间段内，响应于第一时钟信号，接收来自D触发器的第一输入节点的第一输入信号至所述D触发器，其中，所述第一输入信号具有第一摆幅；

根据所述第一输入信号产生具有第二摆幅的第二信号，所述第二摆幅大于所述第一摆幅；

从所述D触发器的第一输出端输出所述第二信号；以及

响应于与所述第一时钟信号互补的第二时钟信号，从所述D触发器的第二输出端输出所述第一输入信号。

Images