CN107634059A - 半导体制程方法 - Google Patents

半导体制程方法 Download PDF

Info

Publication number
CN107634059A
CN107634059A CN201710063562.4A CN201710063562A CN107634059A CN 107634059 A CN107634059 A CN 107634059A CN 201710063562 A CN201710063562 A CN 201710063562A CN 107634059 A CN107634059 A CN 107634059A
Authority
CN
China
Prior art keywords
area
group
wellblock
semiconductor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710063562.4A
Other languages
English (en)
Other versions
CN107634059B (zh
Inventor
黎俊霄
陈纬仁
孙文堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN107634059A publication Critical patent/CN107634059A/zh
Application granted granted Critical
Publication of CN107634059B publication Critical patent/CN107634059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种用以形成半导体结构及存储器单元的半导体制程方法，包括于基底布植第一深井区及第二深井区；于该第一深井区设置一组第一隔离区、一组第一井区及一组第三井区，以形成一组第一通道区及一组第四通道区，及于该第二深井区设置一组第二隔离区及第二井区，以形成第二通道区及第三通道区；使用第一光罩以使光阻遮盖该组第一通道区及该第二通道区，露出该组第四通道区的至少一第四通道区及该第三通道区；及执行屬於第一型半导体的掺杂以同步提升露出的该至少一第四通道区及该第三通道区的掺杂浓度。

Description

半导体制程方法
技术领域
本发明提供一种半导体制程方法，尤其涉及一种可避免使用双井区以缩减存储器单元的面积的半导体制程方法。
背景技术
当前的非易失性存储器(non-volatile memory)，例如电可擦可编程只读存储器(electrically erasable programmable read-only memory；EEPROM)，其制程实不易与一般的互补金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)的制程整合。于非易失性存储器的制程中，双井区是常用结构。举例而言，浮动闸极可位于一井区(例如为n型半导体)，且控制闸极可位于另一井区(例如为p型半导体)，两井区之间可以隔离区(isolation)区隔。此结构中，两井区之间的距离须满足设计规则检查(design rulechecking；DRC)的包围规则(enclosure rule)。举例而言，两井区之间须预留符合制程规则的间距，因此，存储器的面积难以缩减。若不采用双井区结构，则可能造成两闸极的控制电压无法区隔，导致存储器的功能无法顺利执行。因此，本领域实须一解决方案，用以缩减存储器单元的面积，且可维持存储器单元的正常操作。
发明内容
本发明一实施例提供一种半导体制程方法，所述半导体制程方法用以形成半导体结构及存储器单元，所述半导体制程方法包括于基底上布植第一深井区及第二深井区，其中所述第一深井区屬於所述半导体结构，且所述第二深井区屬於所述存储器单元；于所述第一深井区设置第一组隔离区，及于所述第二深井区设置第二组隔离区；同步于所述第一深井区对应于所述第一组隔离区形成的第一组间隙，布植一组第一井区，从而形成一组第一通道区，及于所述第二深井区对应于所述第二组隔离区形成的第二组间隙布植第二井区，从而形成第二通道区及第三通道区；于所述第一深井区对应于所述第一组隔离区形成的第二组间隙，布植一组第三井区，从而形成一组第四通道区；使用第一光罩以使光阻遮盖所述组第一通道区、及所述第二通道区，露出所述组第四通道区的至少一第四通道区及所述第三通道区；及执行屬於第一型半导体的掺杂以同步提升露出的所述至少一第四通道区及所述第三通道区的掺杂浓度；其中所述基底及所述组第三井区屬於所述第一型半导体，所述第一深井区、所述第二深井区、所述组第一井区及所述第二井区屬於第二型半导体。
本发明另一实施例提供一种半导体制程方法，所述半导体制程方法用以形成半导体结构及存储器单元，所述半导体制程方法包括于基底上设置多個隔离区，从而形成多個间隙；于所述多個间隙的一组第一间隙，布植一组第一井区，从而形成一组第一通道区；于所述多個间隙的第二间隙布植第二井区，及于所述多個间隙的一组第三间隙布植第三井区，从而于第二井区形成第二通道区，及于所述第三井区形成第三通道区及第四通道区；对应于所述多個间隙的一组第四间隙，布植一组第四井区，从而形成一组第五通道区；使用第一光罩以使光阻遮盖所述组第一通道区、所述第二通道区及所述第四通道区，露出所述组第五通道区的至少一第五通道区及所述第三通道区；及执行屬於第一型半导体的掺杂以同步提升露出的所述至少一第五通道区及所述第三通道区的掺杂浓度；其中所述基底及所述组第四井区屬於所述第一型半导体，所述组第一井区、所述第二井区及所述第三井区屬於第二型半导体，所述组第一井区、所述组第四井区及所述第二井区屬於所述半导体结构，所述第三井区屬於所述存储器单元。
本发明另一实施例提供一种半导体制程方法，所述半导体制程方法用以形成半导体结构及存储器单元，所述半导体制程方法包括于基底上布植第一深井区，其中所述第一深井区屬於所述半导体结构；于所述第一深井区设置第一组隔离区，及于所述第一深井区的外设置第二组隔离区；于所述第一深井区对应于所述第一组隔离区形成的第一组间隙，布植一组第一井区，从而形成一组第一通道区，及对应于所述第二组隔离区形成的第二组间隙形成第二通道区及第三通道区，其中所述第二通道区及所述第三通道区屬於所述存储器单元；于所述第一深井区对应于所述第一组隔离区形成的第二组间隙，布植一组第三井区，从而形成一组第四通道区；使用第一光罩以使光阻遮盖所述组第一通道区、所述第二通道区，露出所述组第四通道区的至少一第四通道区及所述第三通道区；执行对应于第一型半导体的掺杂以同步调整露出的所述至少一第四通道区及所述第三通道区的掺杂浓度；及于所述第三通道区的两边界区执行屬於所述第一型半导体的掺杂以形成两电极区；其中所述基底及所述组第三井区屬於所述第一型半导体，所述第一深井区及所述组第一井区屬於第二型半导体。
本发明另一实施例提供一种半导体制程方法，所述半导体制程方法用以形成半导体结构及存储器单元，所述制程方法包括于基底上设置多個隔离区，从而形成多個间隙；于所述多個间隙的一组第一间隙，布植一组第一井区，从而形成一组第一通道区；于所述多個间隙的第二间隙，布植第二井区，从而于第二井区形成第二通道区；对应于所述多個间隙的一组第三间隙形成第三通道区及第四通道区，其中所述第三通道区及所述第四通道区屬於所述存储器单元；对应于所述多個间隙的一组第四间隙，布植一组第四井区，从而形成一组第五通道区，其中所述组第一通道区、所述组第五通道区及所述第二通道区屬於所述半导体结构；使用第一光罩以使光阻遮盖所述组第一通道区、所述第二通道区及所述第四通道区，露出所述组第五通道区的至少一第五通道区及所述第三通道区；执行屬於第一型半导体的掺杂以同步提升露出的所述至少一第五通道区及所述第三通道区的掺杂浓度；及于所述第三通道区的两边界区执行对应于所述第一型半导体的掺杂以形成两电极区；其中所述基底及所述组第四井区屬於所述第一型半导体，所述组第一井区及所述第二井区屬於第二型半导体。
附图说明
图1是本发明一实施例的半导体制程方法的流程图。
图2至图4是对应于图1的步骤的制程构造示意图。
图5是图1的半导体制程方法可另包括的步骤的流程图。
图6至图8是对应于图5的步骤的制程构造示意图。
图9是本发明一实施例的存储器单元的布局示意图。
图10是图9的存储器单元的剖面示意图。
图11是图1的半导体制程方法可另包括的步骤的流程图。
图12是本发明一实施例的半导体制程方法的流程图。
第13至20图是对应于图12的步骤的制程构造示意图。
图21是本发明一实施例的存储器单元的剖面示意图。
图22是本发明一实施例的存储器单元的剖面示意图。
图23是本发明一实施例的存储器单元的剖面示意图。
其中，附图标记说明如下：
100、1100 半导体制程方法
110至160、510至560、1010至 步骤
1020、1105至1165
288 存储器单元
230、240、250、1210 隔离区
210、2295 基底
220a、220b 深井区
310a至310d、320、330a至330d、 井区
1220a至1220c、1230a至1230c、
1240、1250、2065
ch11至ch14、ch21至ch24、 通道区
chFG、chCG、ch31至ch33、ch41
至ch43、ch51、ch61
Cpl、Cpr、Cph、Cnl、Cnr、Cnh 核心元件
IOp、IOn 输入输出元件
410、610、710、810、1291至 光阻
1298
p1、p2、p3、n1、n2、n3、p11、 通道掺杂
p12、p13、n11、n12、n13、2030
V1、V2、V3 电压
CG 电容耦合闸极
FG 浮动闸极
BL 位元线
WL 字元线
CL 控制线
SL 源极线
910 热电子
CE 共电极
2010 介电层
2040 停止层
2050 阻隔层
2020a、2020b、2105a、2105b、 掺杂区
2120a、2120b
2110a、2110b 电极区
A、A’ 端点
具体实施方式
图1是本发明实施例的半导体制程方法100的流程图。图2至图4可为半导体制程方法100的步骤对应的制程构造示意图。步骤110、120可对照于图2，步骤130、140可对照于图3，步骤150、160可对照于图4。半导体制程方法100是包括制作半导体结构及存储器单元的步骤。所述的半导体结构可包括存储器单元以外的元件结构，如核心元件(core device)及输入输出元件(I/O device等)的结构。半导体制程方法100可包括：
步骤110：于基底210上布植第一深井区220a及第二深井区220b，其中第一深井区220a屬於半导体结构，且第二深井区220b可屬於存储器单元288；
步骤120：于第一深井区220a设置第一组隔离区230，及于第二深井区220设置第二组隔离区240，第一深井区220a及第二深井区220b可设置隔离区250予以分隔；
步骤130：同步于第一深井区220a对应于第一组隔离区230形成的第一组间隙，布植一组第一井区310a、310b、330c及310d，从而形成一组第一通道区ch11、ch12、ch13及ch14，及于第二深井区220b对应于第二组隔离区240形成的第二组间隙布植第二井区320，从而形成第二通道区chFG及第三通道区chCG；
步骤140：于第一深井区220a对应于第一组隔离区230形成的第二组间隙，布植一组第三井区330a、330b、330c及330d，从而形成一组第四通道区ch21、ch22、ch23及ch24；
步骤150：使用第一光罩以使光阻410可遮盖第一通道区ch11至ch14、及第二通道区chFG，露出第四通道区ch21至ch24的至少一第四通道区(例如露出第四通道区ch22及ch23)及第三通道区chCG；及
步骤160：执行屬於第一型半导体(例如p型半导体)的掺杂，以同步提升露出的第四通道区(例如图4所示的第四通道区ch22及ch23)及该第三通道区chCG的掺杂浓度。
其中，基底210及第三井区330a至330d可屬於第一型半导体(例如p型半导体)，而第一深井区220a、第二深井区220b、第一井区310a至310d及第二井区320可屬於第二型半导体(例如n型半导体)。根据本发明实施例，步骤120所述的隔离区230、240或250可例如为浅沟槽隔离区(shallow trench isolation；STI)。通道掺杂p1至p3可屬於第一型半导体的掺杂，通道掺杂n1至n3可屬於第二型半导体的掺杂。
本文可以第一型半导体是p型半导体，且第二型半导体是n型半导体为例，以便说明本发明实施例的原理，但此非用以限制本发明的范围。使用者可视需要，改变半导体类型。步骤130中，更可包括执行通道掺杂，以调整通道区的掺杂浓度。举例而言，参酌图3，当第一井区310a至310d是n型半导体井区，则第一通道区ch11至ch14可为p型金氧半导体(P-type Metal-Oxide-Semiconductor；PMOS)的通道，故可于第一通道区ch11至ch14执行n型半导体的掺杂n1。此外，因第二井区320的半导体类型是相同于第一井区310a至310d，故第二通道区chFG及第三通道区chCG可如图3所示，执行n型半导体的掺杂n1。上述的第一通道区ch11至ch14、第二通道区chFG及第三通道区chCG的通道掺杂n1，可同步执行。同理，第四通道区ch21至ch22可执行p型半导体的通道掺杂p1。于本发明实施例中，掺杂n1、及掺杂p2可分作两阶段执行，而非同步执行。第一通道区ch11至ch14的每一通道的两端可执行p型半导体的掺杂以形成金氧半导体的源极区及汲极区，且第二通道区ch21至ch24的每一通道的两端可执行n型半导体的掺杂以形成金氧半导体的源极区及汲极区。于图2至4、6至8及12至20中，并未将该些源极区及汲极区绘出，以简化图示，然本领域工程人员应可知悉其原理，于图9、20至23，则可见掺杂形成的电极区。
图4及步骤160中，光阻410遮盖第四通道区ch21及ch24，露出第四通道区ch22及ch23，是为执行通道掺杂p2于第四通道区ch22及ch23。在图1至4的示例中，第四通道区ch21、ch22、ch23及ch24可分别为低门槛电压(low threshold voltage；low Vt)的核心元件(core device)Cnl、中门槛电压(regular Vt)的核心元件Cnr、高门槛电压(high Vt)的核心元件Cnh、及输入输出元件(IO device)IOn的通道区。第四通道区ch11、ch12、ch13及ch14可分别为低门槛电压的核心元件Cpl、中门槛电压的核心元件Cpr、高门槛电压的核心元件Cph、及输入输出元件IOp的通道区。相较于核心元件，输入输出元件可具有较厚的闸氧化层(gate oxide)。由于第四通道区ch22、ch23对应的元件的门槛电压较高，故第四通道区ch22、ch23须比第四通道区ch21具有更高浓度的通道掺杂，故可如图4，用光阻410遮盖第四通道区ch21，对于第四通道区ch22、ch23执行通道掺杂p2。于图4及步骤160中，可见光阻410可遮盖第二通道区chFG，露出第三通道区chCG。因此，当对于第四通道区ch22、ch23执行通道掺杂p2时，可使第三通道区chCG也被执行通道掺杂p2。
于本例中，第二通道区chFG可位于存储器单元288的浮动闸极的下方，第三通道区chCG可位于存储器单元288的电容耦合闸极(或可称为控制闸极)的下方。当存储器单元288以福勒-诺德汉穿隧(Fowler-Nordheim tunneling)效应执行抹除(erase)操作时，须将热电子由浮动闸极拉出，拉至存储器单元288的下方的井区(如第二井区320)。于抹除操作时，第二井区320可被施加一较高电压，且浮动闸极预期须接收一较低电压，方可驱使热电子从浮动闸极被拉至井区，以达成抹除操作。由于浮动闸极的操作电压是利用耦合效应而随着电容耦合闸极的操作电压改变，故先前技术中，是将浮动闸极及电容耦合闸极形成于两相异的井区，以便施加相异电压，但此两井区造成元件面积无法缩减。根据本发明实施例，浮动闸极及电容耦合闸极可形成于共同的井区(例如本例的第二井区320)，然而，须于电容耦合闸极对应的第三通道区chCG，执行额外的通道掺杂，方可达成区隔功效，使执行抹除操作时，当第二井区320被施加较高电压，电容耦合闸极仍可保持较低电压，从而将浮动闸极耦合至较低电压，以顺利完成热电子移除及抹除操作。若要执行上述的第三通道区chCG的额外的通道掺杂(如图4的通道掺杂p2)，一般而言，须使用额外的光罩。但如步骤150、160及图4所示，第三通道区chCG的通道掺杂p2可随同第四通道区ch22、ch23的通道掺杂p2一并执行。故根据本发明实施例，可省略使用额外的光罩，使存储器单元288可形成于单一井区，且确保抹除操作可顺利执行。图4中，以第四通道区ch22为例，通道掺杂p1及p2绘成两层仅为示意，用以表示执行两次通道掺杂，以提高通道的掺杂浓度，而非表示存在两个边界分明的层状结构，于此叙明。
图5是本发明实施例的半导体制程方法100可另包括的步骤的流程图。图6、7、8是本发明实施例中，对应于图5的制程构造示意图。图6可对应于步骤510、520，图7可对应于步骤530、540，且图8可对应于步骤550、560。根据本发明实施例，半导体制程方法100可另包括：
步骤510：使用第二光罩以使光阻610遮盖第二通道区chFG、第三通道区chCG及第四通道区ch21至ch24，露出第一通道区ch11至ch14的至少一第一通道区(例如ch12及ch13)；
步骤520：执行屬於第二型半导体(例如n型半导体)的掺杂以调整露出的第一通道区(如ch12及ch13)的掺杂浓度。
步骤530：使用第三光罩以使光阻710遮盖第一通道区ch11至ch14、及第二通道区chFG，露出第四通道区ch21至ch24的至少一第四通道区(如ch23)及该第三通道区chCG；
步骤540：执行屬於第一型(如p型)半导体的掺杂以同步提升露出的第四通道区(如ch23)及第三通道区chCG的掺杂浓度。
步骤550：使用第四光罩以使光阻810遮盖第二通道区chFG、第三通道区chCG及第四通道区ch21至ch24，露出第一通道区ch11至ch14的至少一第一通道区(例如ch13)；
步骤560：执行屬於第二型半导体(例如n型半导体)的掺杂以调整露出的第一通道区(如ch13)的掺杂浓度。
步骤510至560可(但不限于)接续步骤160执行。由图6可见，第一通道区ch12及ch13是露出，以执行通道掺杂n2。于图1至4、6的示例中，因对应于第四通道区ch11、ch12、ch13的元件的门槛电压分别为低门槛电压、中门槛电压、高门槛电压，故第四通道区ch12、ch13相较于第四通道区ch11须更高浓度的通道掺杂，故步骤510、520可遮蔽第四通道区ch11，而对第四通道区ch12、ch13执行通道掺杂。由于第三通道区chCG须是第一型半导体(本例中可为p型)的通道掺杂，与第四通道区ch12、ch13所须的通道掺杂的类型相异，故步骤510可遮盖第三通道区chCG。由图7可见，当执行第四通道区ch23的通道掺杂p3时，因第三通道区chCG也须第一型半导体的通道掺杂，故可同步执行通道掺杂。经步骤530、540后，可见第四通道区ch21的掺杂浓度小于第四通道区ch22，且第四通道区ch22的掺杂浓度小于第四通道区ch23，故第四通道区ch21、ch22、ch23可对应于低门槛电压核心元件、中门槛电压核心元件及高门槛电压核心元件。图8中，由于第一通道区ch13对应于高门槛电压元件，故须再次执行通道掺杂n3，但其他通道区可不须掺杂，故可使用光阻810遮盖其他通道区，仅对于第一通道区ch13执行通道掺杂n3。执行步骤540后可见，第二通道区chFG仅有通道掺杂n1，但第三通道区chCG具有通道掺杂n1、p2、p3，故可有效区隔第三通道区chCG下方的第二井区320及第三通道区chCG上方的电容耦合闸极，从而达到可正常执行记体体抹除操作的功效。
图9是本发明实施例的存储器单元288的布局(layout)示意图。图10是图9的存储器单元288的示意图。第2至4、6至8图中，为同时呈现核心元件、输出输入元件及存储器单元的结构，故省略细节，然而图9及图10可绘出较多存储器单元288的结构。存储器单元288可包括电容耦合闸极CG、浮动闸极FG、控制线CL、位元线BL、共电极CE、字元线WL及源极线SL。存储器单元288的布局方式以俯瞰方向观看时，可如(但不限于)图9所示。上述的存储器单元288的各部分可根据布局最佳化及设计规则检查(DRC)予以设计。于图9所示的布局方式中，可由端点A至端点A’沿一剖面线，途经位于井区320的隔离区250、源极线SL、字元线WL、共电极CE、浮动闸极FG、位元线BL、位于井区320的隔离区240、电容耦合闸极CG、控制线CL及位于井区320的隔离区240，以对应于图10的存储器单元288的剖面图。图9中，源极线SL、共电极CE、位元线BL及控制线CL可例如为半导体的掺杂区，字元线WL、共电极CE、浮动闸极FG及电容耦合闸极CG可例如为多晶硅层(polysilicon layer)，但本发明实施例不限于此。
图11是半导体制程方法100可另包括的步骤的流程图。搭配图10，半导体制程方法100可另包括：
步骤1010：于第二通道区chFG形成浮动闸极FG及字元线WL，及于第三通道区chCG形成该电容耦合闸极CG；及
步骤1020：于第二井区320执行屬於第一型(例如p型)半导体的掺杂以于电容耦合闸极CG的一侧形成控制线CL，于浮动闸极FG的第一侧形成位元线
BL，于浮动闸极FG的第二侧及字元线WL的第一侧形成共电极CE，及于字元线WL的第二侧形成源极线SL。
如上述，浮动闸极FG的操作电压可透过耦合效应，随电容耦合闸极CG的操作电压改变，图10的虚线可示意浮动闸极FG及电容耦合闸极CG之间的电性耦合。现以第一型半导体是p型、第二型半导体是n型为例，图10中，对应于第二井区320、位元线BL、源极线SL的电压V1可为高电压(例如约11伏特)，对应于控制线CL、电容耦合闸极CG、浮动闸极FG的电压V2可为低电压(例如约0伏特)，且对应于字元线WL的电压V3可为中电压(例如约6伏特)。此是对应于抹除操作时的电压分布。如图10所示，控制线CL的低电压可使电容耦合闸极CG的操作电压是低电压，进而耦合浮动闸极FG，使其操作于低电压。此时位于浮动闸极FG的热电子910可因穿隧效应被拉向第二井区320，从而执行存储器单元288抹除操作。表格1可为本发明实施例中，图10的存储器单元288执行写入操作、抹除操作及读取操作的操作电压示意表。表格1中所示的电压值仅为举例，作为电压高低调配的参考，并非用以限制本发明的范围：
(表格1)
表格1所示的字元线WL的操作电压是对应于被选择(selected)的存储器单元，若是未被选择(unselected)的存储器单元，其字元线WL于写入操作时可具有操作电压6伏特，于读取操作时可具有操作电压2伏特。如表格1所示，本发明实施例的存储器单元288可正常执行存储器的各种操作。
图12是本发明实施例的半导体制程方法1100的流程图。图13至20对应于半导体制程方法1100的结构示意图。图13可对应于步骤1105至1115，图14可对应于步骤1120至1125，图15可对应于步骤1130至1135，图16可对应于步骤1140至1145，图17至20可分别对应于步骤1150、1155、1160及1165。半导体制程方法1100可包括：
步骤1105：于基底210上设置多個隔离区1210，从而形成多個间隙；
步骤1110：于该多個间隙的一组间隙，布植一组井区1220a至1220c，从而形成一组通道区ch31、ch32及ch33；
步骤1115：使用第一光罩以使光阻1291遮盖通道区ch31至ch33以外的间隙，露出通道区ch31至ch33，以对于通道区ch31至ch33执行通道掺杂n11；
步骤1120：对应于另一组间隙，布植一组井区1230a、1230b、1230c，从而形成一组通道区ch41、ch42及ch43；
步骤1125：使用第二光罩以使光阻1292遮盖通道区ch41、ch42及ch43以外的间隙，露出通道区ch41、ch42及ch43，且对于通道区ch41至ch43执行通道掺杂p11；
步骤1130：于另一间隙布植井区1240，及另一组间隙布植井区1250，从而于井区1240形成通道区ch51，及于井区1250形成通道区chCG及通道区chFG；
步骤1135：使用第三光罩以使光阻1293遮盖通道区ch51、chFG及chCG以外的通道区，露出通道区ch51、chFG及chCG，且对于通道区ch51、chFG及chCG执行通道掺杂n21；
步骤1140：于另一间隙，布植井区1260，从而形成通道区ch61；
步骤1145：使用第四光罩以使光阻1294遮盖通道区ch61以外的通道区，露出通道区ch61，且对于通道区ch61执行通道掺杂p21；
步骤1150：使用第五光罩以使光阻1295遮盖通道区ch42、ch43及chCG以外的通道区，露出通道区ch42、ch43及chCG，且对于通道区ch42、ch43及chCG执行通道掺杂p12；
步骤1155：使用第六光罩以使光阻1296遮盖通道区ch32及ch33以外的通道区，露出通道区ch32及ch33，且对于通道区ch32及ch43执行通道掺杂n12；
步骤1160：使用第七光罩以使光阻1297遮盖通道区ch43及chCG以外的通道区，露出通道区ch43及chCG，且对于通道区ch43及chCG执行通道掺杂p13；及
步骤1165：使用第八光罩以使光阻1298遮盖通道区ch33以外的通道区，露出通道区ch33，且对于通道区ch33执行通道掺杂n13。
上述步骤及图13至20中，基底210、井区1230a至1230c及1260可屬於第一型(例如p型)半导体，井区1220a至1220c、1240及1250屬於第二型(例如n型)半导体。井区1220a至1220c、1230a至1230c、1240及1260可屬於半导体结构。井区1250可屬於存储器单元388。因此，通道区ch31、ch32、ch33可例如为第一型金氧半导体(例如PMOS)的通道，且通道区ch41、ch42、ch43可例如为第二型金氧半导体(例如NMOS)的通道。其中，通道区ch31、ch32、ch33可分别对应于低门槛电压、中门槛电压、高门槛电压的核心元件Cpl、Cpr、Cph。通道区ch41、ch42、ch43可分别对应于低门槛电压、中门槛电压、高门槛电压的核心元件Cnl、Cnr、Cnh。通道区ch51、ch61可分别为输入输出元件IOp、IOn的通道区，其中输入输出元件IOp可为第一型金氧半导体，IOn可为第二型金氧半导体。通道区chFG及chCG可对应于存储器单元388。通道掺杂p11至p13可为第一型半导体的通道掺杂，且通道掺杂n11至n13可为第二型半导体的通道掺杂。根据本发明实施例，通道区chCG的通道掺杂n21可为不具功效的通道掺杂，但由于步骤1130至1135中，井区1240、1250是同步布植，且井区1240、1250是同步执行通道掺杂，故通道区chCG也执行通道掺杂n21。相较于图1至8的示例，图12至图20所示的制程中，可不具有图2至图8所示的深井区220a、220b。存储器单元388中，对应于浮动闸极的通道区chFG及对应于电容耦合闸极的通道区chCG仍可形成于同一井区1250，故可有效缩减面积。相似于半导体制程方法100的原理，在半导体制程方法1100中，通道区chCG可于核心元件Cnr及Cnh的通道区ch42及ch43执行第一型半导体(例如p型)通道掺杂时，使用同一套光罩、光阻同步执行通道掺杂，可达到阻隔井区1250及电容耦合闸极的功效，且可避免使用额外的光罩。关于存储器单元388的细节架构，同前理，可如图10所示，形成电容耦合闸极CG、浮动闸极FG、字元线WL、位元线BL、源极线SL及控制线CL等，以利操作。因原理相似于存储器单元288，故细节不另重述，但存储器单元388中，其包括的各电极及线路是形成于图15至图20的井区1250。
存储器单元的电容耦合闸极的通道，如上述的通道chCG，其两侧的边界崩溃值(junction breakdown)可影响存储器的操作。若边界崩溃值过低，例如低于操作电压，可能造成存储器单元操作失败。因此，本发明实施例可提供避免此缺失的半导体结构。图21是本发明一实施例的存储器单元的剖面示意图。图21的存储器单元，可为(但不限于)前述的存储器单元288或388。根据本发明实施例，可于电容耦合闸极CG的通道区chCG的两侧，执行屬於第一型(如p型)半导体的低浓度掺杂以形成掺杂区2020a、2020b，以形成两电极区，例如汲极及源极，从而提高电容耦合闸极CG的边界崩溃值(junction breakdown)。图21的通道掺杂2030可对应于图8的通道区chCG的通道掺杂n1、p2及p3，或图20的通道区chCG的通道掺杂n21、p12及p13。井区2065可屬於第二型(如n型)半导体。井区2065可为通道区chCG所在的井区，例如可对应于图8的井区320、或图20的井区1250。图21所示的介电层2010可为层间介电质(interlayer dielectric；ILD)，用以降低多层导线之间的电容效应。停止层2040可为接触蚀刻停止层(Contact Etch Stop Layer；CESL)，用以提供局部的应力以提升载子的移动率。阻隔层2050可为自对准多晶硅化物阻隔(self-aligned silicide block；SAB)层，用以调整阻值。本发明实施例中，可使用图21的架构，以避免低浓度掺杂区2020a或2020b与井区2065之间的边界崩溃值低于操作电压，导致存储器单元操作失败。
图22是本发明另一实施例的存储器单元的剖面示意图。根据图22的实施例，可于通道区chCG的两侧的执行屬於第一型(例如p型)半导体的低浓度掺杂以形成掺杂区2105a及2105b，于通道区chCG的两侧的第一深度执行屬於第一型半导体的高浓度掺杂以形成两电极区2110a及2110b，且于通道区chCG的两侧的第二深度执行屬於第一型半导体的低浓度掺杂以形成掺杂区2120a及2120b，以调整两电极区2110a、2110b的掺杂浓度的梯度，从而提高电容耦合闸极CG对应的边界崩溃值，其中第二深度可深于第一深度。当使用图22所示的结构，也可避免边界崩溃值低于操作电压，导致存储器单元操作失败。
图23本发明另一实施例的存储器单元的剖面示意图。如图23的实施例，可于电容耦合闸极CG的通道区2030的两端执行第一型半导体的低浓度掺杂以形成两掺杂区2205a及2205b，且于通道区2030的两端，接近两掺杂区2205a及2205b的外侧，执行第一型半导体的高浓度掺杂，以形成两电极区2210a及2210b。图23的实施例与图21、图22的实施例的相异处在于，通道区2030、电极区2210a及2210b是直接形成于基底2295，而非形成于井区。此处的基底2295可对应于图2或图13的基底210。换句话说，上述的图1的流程步骤中，可选择性的省略布植第二深井区220b及第二井区320，此外，上述的图12的流程步骤中，可选择性地省略布植井区1250，从而可根据图23的结构制作存储器单元。由于图23的结构也可避免浮动闸极与电容耦合闸极形成于相异井区，故也具有缩小存储器单元面积的功效。此外，也可避免边界崩溃值过低而造成存储器单元操作失败的缺失。
综上可知，使用本发明实施例提供的半导体制程方法，所制作的存储器单元的浮动闸极与电容耦合闸极可不须形成于相异井区，故可节省存储器面积。此外，本发明实施例中，可搭配使用制作非存储器单元的元件所用的光罩，于电容耦合闸极执行通道掺杂，以使存储器单元可正常操作，而不须使用多余的光罩，故可有效简化流程及光罩成本。此外，也可使用适宜的掺杂方式，改善边界崩溃值过低的问题。因此，本发明对于本领域，实有助益。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种半导体制程方法，其特征在于，所述半导体制程方法用以形成半导体结构及存储器单元，所述半导体制程方法包括：
在基底上布植第一深井区及第二深井区，其中所述第一深井区属于所述半导体结构，且所述第二深井区属于所述存储器单元；
在所述第一深井区设置第一组隔离区，及在所述第二深井区设置第二组隔离区；
同步在所述第一深井区对应于所述第一组隔离区形成的第一组间隙，布植一组第一井区，从而形成一组第一通道区，及在所述第二深井区对应于所述第二组隔离区形成的第二组间隙布植第二井区，从而形成第二通道区及第三通道区；
在所述第一深井区对应于所述第一组隔离区形成的第二组间隙，布植一组第三井区，从而形成一组第四通道区；
使用第一光罩以使光阻遮盖所述组第一通道区、及所述第二通道区，露出所述组第四通道区的至少一第四通道区及所述第三通道区；及
执行属于第一型半导体的掺杂以同步提升露出的所述至少一第四通道区及所述第三通道区的掺杂浓度；
其中所述基底及所述组第三井区属于所述第一型半导体，所述第一深井区、所述第二深井区、所述组第一井区及所述第二井区属于第二型半导体。
2.如权利要求1所述的半导体制程方法，其特征在于，其中所述存储器单元包括电容耦合闸极、浮动闸极、控制线、位元线、共电极、字元线及源极线，所述半导体制程方法另包括：
在所述第二通道区形成所述浮动闸极及所述字元线，及在所述第三通道区形成所述电容耦合闸极；及
在所述第二井区执行属于所述第一型半导体的掺杂以在所述电容耦合闸极的一侧形成所述控制线，在所述浮动闸极的第一侧形成所述位元线，在所述浮动闸极的第二侧及所述字元线的第一侧形成所述共电极，及在所述字元线的第二侧形成所述源极线。
3.如权利要求1所述的半导体制程方法，其特征在于，所述半导体制程方法另包括：
使用第二光罩以使光阻遮盖所述第二通道区、所述第三通道区及所述组第四通道区，露出所述组第一通道区的至少一第一通道区；及
执行属于所述第二型半导体的掺杂以调整露出的所述至少一第一通道区的掺杂浓度。
4.一种半导体制程方法，其特征在于，所述半导体制程方法用以形成半导体结构及存储器单元，所述半导体制程方法包括：
在基底上设置多个隔离区，从而形成多个间隙；
在所述多个间隙的一组第一间隙，布植一组第一井区，从而形成一组第一通道区；
在所述多个间隙的第二间隙布植第二井区，及在所述多个间隙的一组第三间隙布植第三井区，从而在第二井区形成第二通道区，及在所述第三井区形成第三通道区及第四通道区；
对应于所述多个间隙的一组第四间隙，布植一组第四井区，从而形成一组第五通道区；
使用第一光罩以使光阻遮盖所述组第一通道区、所述第二通道区及所述第四通道区，露出所述组第五通道区的至少一第五通道区及所述第三通道区；及
执行属于第一型半导体的掺杂以同步提升露出的所述至少一第五通道区及所述第三通道区的掺杂浓度；
其中所述基底及所述组第四井区属于所述第一型半导体，所述组第一井区、所述第二井区及所述第三井区属于第二型半导体，所述组第一井区、所述组第四井区及所述第二井区属于所述半导体结构，所述第三井区属于所述存储器单元。
5.如权利要求4所述的半导体制程方法，其特征在于，其中所述存储器单元包括电容耦合闸极、浮动闸极、控制线、位元线、共电极、字元线及源极线，所述半导体制程方法另包括：
在所述第四通道区形成所述浮动闸极及所述字元线，及在所述第三通道区形成所述电容耦合闸极；及
在所述第三井区执行属于所述第一型半导体的掺杂以在所述电容耦合闸极的一侧形成所述控制线，在所述浮动闸极的第一侧形成所述位元线，在所述浮动闸极的第二侧及所述字元线的第一侧形成所述共电极，及在所述字元线的第二侧形成所述源极线。
6.如权利要求4所述的半导体制程方法，其特征在于，所述半导体制程方法另包括：
在所述多个间隙的第五间隙，布植第五井区，从而形成第六通道区，其中所述第五井区属于所述第一型半导体及所述半导体结构。
7.如权利要求4所述的半导体制程方法，其特征在于，所述半导体制程方法另包括：
使用第二光罩以使光阻遮盖所述组第五通道区、所述第三通道区及所述第四通道区，露出所述组第一通道区的至少一第一通道区；及
执行掺杂以调整露出的所述至少一第一通道区的掺杂浓度。
8.如权利要求1或4所述的半导体制程方法，其特征在于，所述半导体制程方法另包括：
在所述第三通道区的两侧执行属于所述第一型半导体的低浓度掺杂以形成两电极区，从而提高所述电容耦合闸极的边界崩溃值。
9.如权利要求1或4所述的半导体制程方法，其特征在于，所述半导体制程方法另包括：
在所述第三通道区的两侧的第一深度执行属于所述第一型半导体的高浓度掺杂以形成两电极区，且在所述两侧的第二深度执行属于所述第一型半导体的低浓度掺杂以调整所述两电极区的掺杂浓度梯度，从而提高所述电容耦合闸极的边界崩溃值，其中所述第二深度深于所述第一深度。
10.一种半导体制程方法，其特征在于，所述半导体制程方法用以形成半导体结构及存储器单元，所述半导体制程方法包括：
在基底上布植第一深井区，其中所述第一深井区属于所述半导体结构；
在所述第一深井区设置第一组隔离区，及在所述第一深井区的外设置第二组隔离区；
在所述第一深井区对应于所述第一组隔离区形成的第一组间隙，布植一组第一井区，从而形成一组第一通道区，及对应于所述第二组隔离区形成的第二组间隙形成第二通道区及第三通道区，其中所述第二通道区及所述第三通道区属于所述存储器单元；
在所述第一深井区对应于所述第一组隔离区形成的第二组间隙，布植一组第三井区，从而形成一组第四通道区；
使用第一光罩以使光阻遮盖所述组第一通道区、所述第二通道区，露出所述组第四通道区的至少一第四通道区及所述第三通道区；
执行对应于第一型半导体的掺杂以同步调整露出的所述至少一第四通道区及所述第三通道区的掺杂浓度；及
在所述第三通道区的两边界区执行属于所述第一型半导体的掺杂以形成两电极区；
其中所述基底及所述组第三井区属于所述第一型半导体，所述第一深井区及所述组第一井区属于第二型半导体。
11.一种半导体制程方法，其特征在于，所述半导体制程方法用以形成半导体结构及存储器单元，所述制程方法包括：
在基底上设置多个隔离区，从而形成多个间隙；
在所述多个间隙的一组第一间隙，布植一组第一井区，从而形成一组第一通道区；
在所述多个间隙的第二间隙，布植第二井区，从而在第二井区形成第二通道区；
对应于所述多个间隙的一组第三间隙形成第三通道区及第四通道区，其中所述第三通道区及所述第四通道区属于所述存储器单元；
对应于所述多个间隙的一组第四间隙，布植一组第四井区，从而形成一组第五通道区，其中所述组第一通道区、所述组第五通道区及所述第二通道区属于所述半导体结构；
使用第一光罩以使光阻遮盖所述组第一通道区、所述第二通道区及所述第四通道区，露出所述组第五通道区的至少一第五通道区及所述第三通道区；
执行属于第一型半导体的掺杂以同步提升露出的所述至少一第五通道区及所述第三通道区的掺杂浓度；及
在所述第三通道区的两边界区执行对应于所述第一型半导体的掺杂以形成两电极区；
其中所述基底及所述组第四井区属于所述第一型半导体，所述组第一井区及所述第二井区属于第二型半导体。
12.如权利要求1、4、10或11所述的半导体制程方法，其特征在于，其中所述半导体结构包括至少一核心元件结构及至少一输出输入元件结构。
13.如权利要求1、4、10或11所述的半导体制程方法，其特征在于，其中所述第一型半导体是p型半导体，且所述第二型半导体是n型半导体。
CN201710063562.4A 2016-07-14 2017-02-03 半导体制程方法 Active CN107634059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662362068P 2016-07-14 2016-07-14
US62/362,068 2016-07-14

Publications (2)

Publication Number Publication Date
CN107634059A true CN107634059A (zh) 2018-01-26
CN107634059B CN107634059B (zh) 2019-12-20

Family

ID=57909468

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710019400.0A Active CN107623438B (zh) 2016-07-14 2017-01-11 电荷帮浦装置
CN201710061448.8A Active CN107622782B (zh) 2016-07-14 2017-01-26 非易失性存储器的驱动电路
CN201710063562.4A Active CN107634059B (zh) 2016-07-14 2017-02-03 半导体制程方法
CN201710737673.9A Pending CN109119377A (zh) 2016-07-14 2017-08-24 具有uv透射窗的uv可擦除存储器组件及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710019400.0A Active CN107623438B (zh) 2016-07-14 2017-01-11 电荷帮浦装置
CN201710061448.8A Active CN107622782B (zh) 2016-07-14 2017-01-26 非易失性存储器的驱动电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710737673.9A Pending CN109119377A (zh) 2016-07-14 2017-08-24 具有uv透射窗的uv可擦除存储器组件及其制造方法

Country Status (4)

Country Link
US (3) US9633734B1 (zh)
JP (2) JP6316393B2 (zh)
CN (4) CN107623438B (zh)
TW (5) TWI587310B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670155A (zh) * 2019-10-15 2021-04-16 力旺电子股份有限公司 制造半导体结构及可控制氧化层厚度的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102423675B1 (ko) * 2017-09-22 2022-07-22 주식회사 디비하이텍 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치
US10797063B2 (en) * 2018-01-10 2020-10-06 Ememory Technology Inc. Single-poly nonvolatile memory unit
US10461635B1 (en) * 2018-05-15 2019-10-29 Analog Devices Global Unlimited Company Low VIN high efficiency chargepump
CN109887839A (zh) * 2019-03-01 2019-06-14 上海华力微电子有限公司 一种改善闪存器件数据保存能力的方法
US10818592B1 (en) * 2019-04-29 2020-10-27 Nanya Technology Corporation Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
CN112447739B (zh) * 2019-09-02 2023-09-19 联芯集成电路制造(厦门)有限公司 半导体存储装置
TWI765643B (zh) 2021-04-06 2022-05-21 華邦電子股份有限公司 記憶體元件及其製造方法
US20220367651A1 (en) * 2021-05-12 2022-11-17 Ememory Technology Inc. Stacked-gate non-volatile memory cell
TWI802971B (zh) * 2021-08-23 2023-05-21 旺宏電子股份有限公司 記憶體晶胞，記憶體裝置之製造方法及其操作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516259A (zh) * 1998-03-16 2004-07-28 ������������ʽ���� 半导体集成电路器件和制造半导体集成电路器件的方法
CN1532918A (zh) * 2003-03-24 2004-09-29 旺宏电子股份有限公司 半导体制程
CN1553497A (zh) * 2003-06-04 2004-12-08 旺宏电子股份有限公司 虚接地阵列的混合信号嵌入式屏蔽只读存储器及其制造方法
CN1581467A (zh) * 2003-08-12 2005-02-16 旺宏电子股份有限公司 具牺牲层的嵌入式非挥发性存储器的制造方法
CN101853856A (zh) * 2009-03-12 2010-10-06 崇贸科技股份有限公司 半导体装置以及构成半导体结构的方法
CN102810505A (zh) * 2011-06-03 2012-12-05 南亚科技股份有限公司 半导体制程

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625544A (en) * 1996-04-25 1997-04-29 Programmable Microelectronics Corp. Charge pump
JPH09297997A (ja) * 1996-05-02 1997-11-18 Toshiba Corp 不揮発性半導体記憶装置
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
US6487687B1 (en) * 1997-01-02 2002-11-26 Texas Instruments Incorporated Voltage level shifter with testable cascode devices
US5963061A (en) * 1997-04-08 1999-10-05 Micron Technology, Inc. Switch for minimizing transistor exposure to high voltage
JP3223504B2 (ja) * 1998-03-31 2001-10-29 日本電気株式会社 昇圧回路
JP3446644B2 (ja) * 1999-01-07 2003-09-16 日本電気株式会社 単一電子メモリ素子の駆動回路及びその駆動方法
DE69914379T2 (de) * 1999-02-02 2004-12-09 Macronix International Co. Ltd., Hsinchu Vierphasenladungspumpe mit geringem spitzenstrom
US6370071B1 (en) * 2000-09-13 2002-04-09 Lattice Semiconductor Corporation High voltage CMOS switch
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US6980045B1 (en) * 2003-12-05 2005-12-27 Xilinx, Inc. Merged charge pump
TWI227963B (en) * 2004-01-15 2005-02-11 Via Tech Inc Voltage shifter circuit
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
JP2005347589A (ja) * 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP4967237B2 (ja) * 2005-01-28 2012-07-04 パナソニック株式会社 固体撮像装置
TWI334695B (en) * 2005-09-20 2010-12-11 Via Tech Inc Voltage level shifter
US7671401B2 (en) 2005-10-28 2010-03-02 Mosys, Inc. Non-volatile memory in CMOS logic process
KR100660903B1 (ko) * 2005-12-23 2006-12-26 삼성전자주식회사 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법
US20080169500A1 (en) * 2007-01-16 2008-07-17 Atmel Corporation Low voltage non-volatile memory cell with shared injector for floating gate
JP2008198985A (ja) * 2007-01-17 2008-08-28 Matsushita Electric Ind Co Ltd 昇圧回路
JP2008253031A (ja) * 2007-03-29 2008-10-16 Univ Waseda チャージポンプ回路
CN101315934B (zh) * 2007-05-31 2012-06-27 联华电子股份有限公司 增进照光效能的内嵌式光抹除存储器及其制造方法
JP4969322B2 (ja) * 2007-06-01 2012-07-04 三菱電機株式会社 電圧発生回路およびそれを備える画像表示装置
US7880274B2 (en) * 2007-06-25 2011-02-01 Macronix International Co., Ltd. Method of enabling alignment of wafer in exposure step of IC process after UV-blocking metal layer is formed over the whole wafer
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
JP5259270B2 (ja) * 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
TWI376097B (en) * 2008-09-18 2012-11-01 Ili Technology Corp Level shift circuit
US8053319B2 (en) * 2009-02-23 2011-11-08 Globalfoundries Singapore Pte. Ltd. Method of forming a high voltage device
US8222130B2 (en) * 2009-02-23 2012-07-17 Globalfoundries Singapore Pte. Ltd. High voltage device
JP5494252B2 (ja) * 2009-09-11 2014-05-14 ソニー株式会社 同期発振器、クロック再生装置、クロック分配回路、およびマルチモード注入回路
JP2011192363A (ja) * 2010-03-16 2011-09-29 Seiko Epson Corp 電源切換回路、不揮発性記憶装置、集積回路装置及び電子機器
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路
JP5638408B2 (ja) * 2011-01-28 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8373485B2 (en) 2011-04-20 2013-02-12 Ememory Technology Inc. Voltage level shifting apparatus
TWI472155B (zh) * 2011-10-19 2015-02-01 Ememory Technology Inc 電壓開關電路
US9252775B2 (en) 2011-12-22 2016-02-02 Intel Corporation High-voltage level-shifter
CN102543891B (zh) * 2012-01-05 2014-09-03 复旦大学 栅控二极管半导体存储器器件的制备方法
US8658495B2 (en) 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
US8772854B2 (en) * 2012-04-02 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time programming memory cells and methods for forming the same
US9627213B2 (en) * 2012-04-05 2017-04-18 X-Fab Semiconductor Foundries Ag Method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
CN102663980B (zh) * 2012-04-13 2014-10-29 北京京东方光电科技有限公司 一种栅极驱动电路的控制电路及其工作方法、液晶显示器
US8796098B1 (en) * 2013-02-26 2014-08-05 Cypress Semiconductor Corporation Embedded SONOS based memory cells
US9041089B2 (en) * 2013-06-07 2015-05-26 Ememory Technology Inc. Nonvolatile memory structure
US9013229B2 (en) * 2013-07-15 2015-04-21 Texas Instruments Incorporated Charge pump circuit
CN103631723B (zh) * 2013-11-29 2017-02-01 中国电子科技集团公司第四十七研究所 调节电路及电路调节方法
US9082500B1 (en) * 2014-01-10 2015-07-14 Ememory Technology Inc. Non-volatile memory
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
TWI593052B (zh) * 2015-01-07 2017-07-21 力旺電子股份有限公司 半導體元件及其製造方法
KR102340550B1 (ko) * 2015-04-10 2021-12-21 에스케이하이닉스 주식회사 전원 제어장치
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9728260B1 (en) * 2016-04-28 2017-08-08 United Microelectronics Corp. Light-erasable embedded memory device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516259A (zh) * 1998-03-16 2004-07-28 ������������ʽ���� 半导体集成电路器件和制造半导体集成电路器件的方法
CN1532918A (zh) * 2003-03-24 2004-09-29 旺宏电子股份有限公司 半导体制程
CN1553497A (zh) * 2003-06-04 2004-12-08 旺宏电子股份有限公司 虚接地阵列的混合信号嵌入式屏蔽只读存储器及其制造方法
CN1581467A (zh) * 2003-08-12 2005-02-16 旺宏电子股份有限公司 具牺牲层的嵌入式非挥发性存储器的制造方法
CN101853856A (zh) * 2009-03-12 2010-10-06 崇贸科技股份有限公司 半导体装置以及构成半导体结构的方法
CN102810505A (zh) * 2011-06-03 2012-12-05 南亚科技股份有限公司 半导体制程

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670155A (zh) * 2019-10-15 2021-04-16 力旺电子股份有限公司 制造半导体结构及可控制氧化层厚度的方法
CN112670155B (zh) * 2019-10-15 2024-04-26 力旺电子股份有限公司 制造半导体结构及可控制氧化层厚度的方法

Also Published As

Publication number Publication date
CN107623438B (zh) 2019-10-25
TW201810260A (zh) 2018-03-16
CN107623438A (zh) 2018-01-23
TW201906140A (zh) 2019-02-01
US9633734B1 (en) 2017-04-25
JP2018011498A (ja) 2018-01-18
TW201909392A (zh) 2019-03-01
JP6389294B2 (ja) 2018-09-12
CN107634059B (zh) 2019-12-20
TWI649858B (zh) 2019-02-01
TWI637489B (zh) 2018-10-01
JP6316393B2 (ja) 2018-04-25
CN109119377A (zh) 2019-01-01
TW201803090A (zh) 2018-01-16
CN107622782A (zh) 2018-01-23
US10103157B2 (en) 2018-10-16
TWI593221B (zh) 2017-07-21
JP2018010708A (ja) 2018-01-18
US20180019252A1 (en) 2018-01-18
CN107622782B (zh) 2020-07-14
TW201803259A (zh) 2018-01-16
TWI587310B (zh) 2017-06-11
US20180019250A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
CN107634059A (zh) 半导体制程方法
DE112004003060B4 (de) Halbleitervorrichtung mit einem Feld aus Flashspeicherzellen sowie zugehöriges Betriebsverfahren und Prozess zum Herstellen einer System-on-Chip-Vorrichtung in einem Halbleitersubstrat
CN106952923B (zh) 非易失性存储单元结构与阵列结构以及制造方法
CN105244352A (zh) 可高度微缩的单层多晶硅非易失性存储单元
KR100295149B1 (ko) 셀프-얼라인소오스공정을이용하는비휘발성메모리장치의제조방법
KR100479399B1 (ko) 불휘발성 반도체 기억 장치
CN104517966A (zh) 单层多晶硅非易失性存储器单元
JP2008098677A (ja) 不揮発性半導体メモリ装置の製造方法
US9515152B2 (en) Simple and cost-free MTP structure
JP2006303448A (ja) 半導体記憶装置およびその製造方法
US20090053885A1 (en) Manufacturing method of semiconductor memory device using insulating film as charge storage layer
US20110233643A1 (en) PMOS Flash Cell Using Bottom Poly Control Gate
US7696556B2 (en) Nonvolatile memory devices including high-voltage MOS transistors with floated drain-side auxiliary gates and methods of fabricating the same
CN106340516A (zh) 半导体器件
CN100547787C (zh) 半导体器件及其制造方法
US8648406B2 (en) Single poly EEPROM having a tunnel oxide layer
US6774428B1 (en) Flash memory structure and operating method thereof
US20190355583A1 (en) Method of forming drain extended mos transistors for high voltage circuits
CN102263110A (zh) 嵌入bcd工艺的eeprom核结构及其形成方法
CN108091658B (zh) 闪存的工艺集成结构和方法
EP2251907B1 (en) Semiconductor Storage Device and Manufacturing Method
CN100565843C (zh) 半导体存储装置及其制造方法
CN100578757C (zh) 双栅极半导体的制造方法
US10062698B2 (en) P-channel multi-time programmable (MTP) memory cells
JP2008166415A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant