CN112670155A - 制造半导体结构及可控制氧化层厚度的方法 - Google Patents

制造半导体结构及可控制氧化层厚度的方法 Download PDF

Info

Publication number
CN112670155A
CN112670155A CN202010949573.4A CN202010949573A CN112670155A CN 112670155 A CN112670155 A CN 112670155A CN 202010949573 A CN202010949573 A CN 202010949573A CN 112670155 A CN112670155 A CN 112670155A
Authority
CN
China
Prior art keywords
oxide layer
thickness
region
layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010949573.4A
Other languages
English (en)
Other versions
CN112670155B (zh
Inventor
孙文堂
黎俊霄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN112670155A publication Critical patent/CN112670155A/zh
Application granted granted Critical
Publication of CN112670155B publication Critical patent/CN112670155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了制造半导体结构的方法，包括于晶圆上产生第一氧化层；于该第一氧化层上产生氮化硅层；产生复数个沟槽；以氧化材料填补该复数个沟槽以形成复数个浅沟槽隔离区；移除该氮化硅层且不移除该第一氧化层；使用光罩以施加光阻，以于第一区域遮盖该第一氧化层的第一部分，且于第二区域露出该第一氧化层的第二部分；及移除该第一氧化层的该第二部分，且保留该第一氧化层的该第一部分。

Description

制造半导体结构及可控制氧化层厚度的方法
技术领域
本发明涉及制造半导体结构的方法，尤指制造半导体结构及可控制氧化层厚度的方法。
背景技术
于存储装置中，编程操作可透过热载子注入(HEI)效应，将电子拉入栅极(例如浮动栅极)而执行。擦除操作可透过福勒-诺德海姆(F-N)穿隧效应，将电子拉出栅极而执行。
为了妥适地执行编程操作及擦除操作，栅极的氧化层厚度应被精确控制。然而，控制栅极的氧化层厚度并非易事。
当栅极的氧化层过厚，则难以拉入或拉出电子，故编程操作及擦除操作易失败。当栅极的氧化层过薄，存放于栅极的电子易逸散而导致漏电流，且结构易产生缺陷，而使可靠度下降。
如上述，控制存储装置的氧化层厚度是个难题。若考量输入输出(IO)装置，还有另一难题如下。
根据输入输出电压的操作电压，输入输出装置应具有适当厚度。然而，输入输出装置及存储装置形成于相同晶圆，且输入输出装置的氧化层是随存储装置的氧化层而形成，这将导致存储装置的氧化层过厚或过薄。
因此，本领域仍欠缺适宜的解决方案，以分别精确控制存储装置及输入输出装置的氧化层厚度。
发明内容
一种制造半导体结构的方法，包括于晶圆上产生第一氧化层；于该第一氧化层上产生氮化硅层；产生复数个沟槽；以氧化材料填补该复数个沟槽以形成复数个浅沟槽隔离区；执行研磨程序以平坦化该氮化硅层的表面；移除该氮化硅层且不移除该第一氧化层；使用光罩以施加光阻，以于第一区域遮盖该第一氧化层的第一部分，且于第二区域露出该第一氧化层的第二部分；及移除该第一氧化层的该第二部分，且保留该第一氧化层的该第一部分。
一种制造半导体结构的方法，包括于晶圆上产生第一氧化层；于该第一氧化层上产生氮化硅层；产生复数个沟槽；以氧化材料填补该复数个沟槽以形成复数个浅沟槽隔离区；执行研磨程序以平坦化该氮化硅层的表面；移除该氮化硅层及该第一氧化层；形成第二氧化层；植入离子以形成复数个井区；使用第一光罩以施加第一光阻，以于第一区域遮盖该第二氧化层的第一部分，且于第二区域露出该第二氧化层的第二部分；及移除该第二氧化层的该第二部分且保留该第二氧化层的该第一部分。
附图说明
图1为实施例中，制造半导体结构的方法的流程图。
图2至图8为执行图1的方法的制程剖面图。
图9为另一实施例中，制造半导体结构的方法的流程图。
图10至图13为执行图9的方法的制程剖面图。
图14为另一实施例中，制造半导体结构的方法的流程图。
图15至图20为执行图14的方法的制程剖面图。
其中，附图标记说明如下：
1,9,14 半导体结构
100,900,1400 方法
110,120,130,920,930,1440 氧化层
115 氮化硅层
155 晶圆
166,966,1466 光阻
188 浅沟槽隔离区
A1,A2 区域
A21 第一部分
A22 第二部分
S110至S170,S910至S965,S1410至S1485 步骤
TH1,TH3,TH92,TH93 厚度
W1,W2,W3,W4 阱
具体实施方式
图1为实施例中，制造半导体结构1的方法100的流程图。图2至图8为制造半导体结构1的制程剖面图。
步骤S110至S130可对应于图2。步骤S135可对应于图3。步骤S140至S145可对应于图4。步骤S150至S155可对应于图5。步骤S160可对应于图6。步骤S165可对应于图7。步骤S170可对应于图8。
方法100可包含以下步骤。
步骤S110：于晶圆155上产生氧化层110；
步骤S115：于氧化层110上产生氮化硅层115；
步骤S120：产生复数个沟槽；
步骤S125：以氧化材料填补该些沟槽以形成复数个浅沟槽隔离区188；
步骤S130：执行研磨程序以平坦化氮化硅层115的表面；
步骤S135：移除氮化硅层115且不移除氧化层110；
步骤S140：使用光罩以施加光阻166，以于区域A1遮盖氧化层110的第一部分，且于区域A2露出氧化层110的第二部分；
步骤S145：移除氧化层110的第二部分，且保留氧化层110的第一部分
步骤S150：移除光阻166；
步骤S155：执行第一氧化程序以于区域A2形成氧化层120，及增加氧化层110的第一部分的厚度；
步骤S160：植入离子以形成复数个阱W1、W2及W3；
步骤S165：移除氧化层120；及
步骤S170：执行第二氧化程序，以于区域A2形成氧化层130，及增加氧化层110的第一部分的厚度。
根据实施例，图1至图8中，氧化层110可为垫氧化层(pad oxide layer)，氧化层120可为牺牲氧化层(sacrificial oxide layer)，且氧化层130可为输入输出(input/output，IO)装置的栅极氧化层，又称输入输出栅极氧化层。
垫氧化层可用化学气相沉积(CVD)程序或热氧化程序来制造，且可形成于硅材料及氮化硅材料之间，以防止温度变化或其他原因引发的应力。牺牲氧化层可减少因离子植入导致的损害。可根据输入输出装置的操作电压，将输入输出栅极氧化层的厚度调整到适当值，否则，输入输出装置无法于操作电压下正常运作。
图2至图8中，区域A1可对应于存储装置，且区域A2可对应于输入输出装置。
步骤S125中，填入沟槽的氧化材料可为二氧化硅(SiO2)。
步骤S130的研磨程序可包含化学机械研磨(CMP)程序，也就是化学机械平坦化程序。
步骤S135中，磷酸(例如H3PO4)或其他适宜的化学物质可用于蚀刻程序，以移除氮化硅层115。
步骤S135至S150中，藉由使用光罩，氧化层110的部分可被选择性地移除，如图4所示。藉由蚀刻程序，可移除未被光阻166遮盖的氧化层110的第二部分。举例而言，氢氟酸(例如HF)或其他适宜的化学物质可用于蚀刻程序。
步骤S155及S170中，第一氧化程序及第二氧化程序的每一者可包含物理气相沉积程序(PVD)、化学气相沉积(CVD)程序、电浆增强化学气相沉积(PECVD)程序及热氧化程序的一者。
步骤S155中，若氧化层120是以沉积程序(例如，电浆增强化学气相沉积)产生，则氧化层110的第一部分的厚度可从顶部增加，因为新增的氧化物可沉积于氧化层110的上。
另一情况中，于步骤S155，若氧化层120是以热氧化程序产生，则氧化层110的第一部分的厚度可从底部增加，因为氧离子可进入氧化层110的第一部分的底部，以产生新增的氧化物。然而，无论使用沉积程序或热氧化程序，皆可形成相似的结构。
步骤S160及图6中，离子可穿透氧化层110及氧化层120而植入，故氧化层110及氧化层120的品质会劣化。为改善输入输出栅极层的品质及厚度，可如图7及步骤S165所述，移除氧化层120，且氧化层130可如图8及步骤S170所述而新增形成。
如图6所示，阱W1、W2及W3的种类可决定于所植入的离子。举例来说，阱W1、W2及W3可分别为(但不限于)n型阱、p型阱及n型阱。
于此例中，阱W1及W2可用以产生非挥发性存储器(NVM)的元件。阱W3可用以产生输入输出装置的元件。
步骤S165及图7中，相似于步骤S145，可用蚀刻程序移除氧化层120，且蚀刻程序可降低氧化层110的厚度。然而，氧化层110的厚度之后又可被增加，如下文所述。
步骤S170及图8中，相似于步骤S155，随着氧化层130的形成，氧化层110的厚度可随之增加。根据第二氧化程序的类型，氧化层110的厚度可从顶部或从底部增加。
于执行步骤S170的第二氧化程序后，如图8所示，氧化层110的厚度TH1可大于氧化层130的厚度TH3。
举例而言，氧化层110的厚度TH1可为70至100埃
Figure BDA0002676465870000051
甚至大于100埃，以使区域A1的存储装置可操作于3.3伏特的操作电压。
氧化层130的厚度TH3可约为50埃，以使区域A2的输入输出装置可操作于2.5伏特的操作电压。
上述的厚度与电压值仅为举例，而非限制实施例的范围。
如图8所示，(位于区域A1的存储装置的)氧化层110及(位于区域A2的输入输出装置的)氧化层130可具有相异厚度。存储装置(也称为存储器单元)的氧化层可较厚。由于氧化层130是重新产生，故可优化输入输出栅极氧化层的品质。藉由使用步骤S140所述的光罩与光阻，可改善对于相异氧化层的厚度的控制。
图9为实施例中，制造半导体结构9的方法900的流程图。图10至图13为制造半导体结构9的制程剖面图。
图9的步骤S910至S930可相似于图1的步骤S110至S130，且对应于图2，故不重述该些步骤及相关的结构剖面图。
步骤S935至S945可对应于图10，步骤S947可对应于图11，步骤S950至S955可对应于图12，步骤S960至S965可对应于图13。
方法900可包含以下步骤。
步骤S910：于晶圆155上产生氧化层110；
步骤S915：于氧化层110上产生氮化硅层115；
步骤S920：产生复数个沟槽；
步骤S925：以氧化材料填补该些沟槽以形成复数个浅沟槽隔离区188；
步骤S930：执行研磨程序以平坦化氮化硅层115的表面；
步骤S935：移除氮化硅层115及氧化层110；
步骤S940：形成氧化层920；
步骤S945：植入离子以形成复数个阱W1、W2及W3；
步骤S947：执行打薄程序以减少氧化层920的厚度；
步骤S950：使用第一光罩以施加光阻966，以于区域A1遮盖氧化层920的第一部分，且于区域A2露出氧化层920的第二部分；
步骤S955：移除氧化层920的第二部分且保留氧化层920的第一部分；
步骤S960：移除光阻966；及
步骤S965：执行氧化程序以于区域A2形成氧化层930，及增加氧化层920的第一部分的厚度。
图10及图13中，氧化层920可为牺牲氧化层，且氧化层930可为输入输出装置的栅极氧化层(也就是输入输出栅极氧化层)。
图10中，氧化层920的厚度可为90埃至120埃。
图11及步骤S947中，打薄程序可为(但不限于)蚀刻程序。于执行打薄程序后，氧化层920的厚度可为40埃至80埃。
图12及步骤S950中，光阻966可相似于图4的光阻166，且用以保留区域A1的氧化层920，其中存储装置可形成于区域A1。图11至图12，氧化层920的厚度可维持相同。步骤S955中，可用蚀刻方式移除区域A2的氧化层920。
图13及步骤S965中，氧化程序可包含化学气相沉积程序、物理气相沉积程序、电浆增强化学气相沉积程序及热氧化程序的至少一者。根据步骤S965的氧化程序的类型，图13的氧化层920的厚度TH92可由顶部或底部增加。
图13中，于执行氧化程序后，氧化层920的厚度TH92可大于氧化层930的厚度TH93。
举例而言，图13中，厚度TH92可增加至约为90埃至120埃，且厚度TH93可约为50埃。
存储装置可形成于区域A1，且输入输出装置可形成于区域A2。根据图13的厚度TH92及TH93，存储装置可操作于3.3伏特的操作电压，且输入输出装置可操作于2.5伏特的操作电压。
图13中，相似于图8，存储装置(也就是存储器单元)的氧化层可更厚。因为氧化层930为新增形成，故可优化输入输出栅极层的品质。藉由使用步骤S950的光罩与光阻，可改善对于相异氧化层的厚度的控制。
图14为实施例中，制造半导体结构14的方法1400的流程图。图15至图20为制造半导体结构14的制程剖面图。图14中，步骤S1410至S1445可相似于图9的步骤S910至S945，且相关结构可相似于图2至图10，故不另重述。
然而，图14的流程中，因形成的浅沟槽隔离区188较多，故浅沟槽隔离区188的数量比图9的流程多。
图14中，步骤S1445至S1450可对应于图15，步骤S1455可对应于图16，步骤S1460至S1465可对应于图17，步骤S1470可对应于图18，步骤S1475可对应于图19，步骤S1480至1485可对应于图20。
如图14所示，方法1400可包含以下步骤。
步骤S1410：于晶圆155上产生氧化层110；
步骤S1415：于氧化层110上产生氮化硅层115；
步骤S1420：产生复数个沟槽；
步骤S1425：以氧化材料填补该些沟槽以形成复数个浅沟槽隔离区188；
步骤S1430：执行研磨程序以平坦化氮化硅层115的表面；
步骤S1435：移除氮化硅层115及氧化层110；
步骤S1440：形成氧化层920；
步骤S1445：植入离子以形成复数个阱W1、W2、W3及W4；
步骤S1450：使用第一光罩以施加光阻966，以于区域A1遮盖氧化层920的第一部分，且于区域A2露出氧化层920的第二部分；
步骤S1455：移除氧化层920的第二部分且保留氧化层920的第一部分；
步骤S1460：移除光阻966；
步骤S1465：执行第一氧化程序以于区域A2形成氧化层930，及增加氧化层920的第一部分的厚度；
步骤S1470：使用第二光罩以施加光阻1466，以遮盖氧化层930的第一部分，及露出氧化层930的第二部分；
步骤S1475：执行蚀刻程序以移除氧化层930的第二部分，及减少氧化层920的第一部分的厚度；
步骤S1480：移除光阻1466；及
步骤S1485：执行第二氧化程序以产生氧化层1440，增加氧化层920的第一部分的厚度，及增加氧化层930的第一部分的厚度。
步骤S1445中，相较于图9的步骤S945，另形成阱W4。
相较于图9，如图14所示，图9的步骤S947可选择性地省略，而不打薄氧化层920。
图14至图20中，阱W1及W3可为n型阱，且阱W2及W4可为p型阱。然而，此仅为举例，而非限制实施例的范围。
图14的流程中，氧化层110(如图2所示)可为垫氧化层，氧化层920(如图20所示)可为牺牲氧化层，氧化层930(如图20所示)可为输入输出装置的栅极氧化层(也就是输入输出栅极氧化层)，且氧化层1440是核心装置的氧化层。举例而言，核心装置可包含逻辑门元件组成的电路。
图18及步骤S1470中，氧化层930的第一部分可位于区域A2的第一部分A21，且氧化层930的第二部分可位于区域A2的第二部分A22。
区域A1可对应于存储装置，区域A2的第一部分A21可对应于输入输出装置，且区域A2的第二部分A22可对应于核心装置。
于图1、图9及图14的方法中，可于植入离子后，对氧化层920进行退火，以提升氧化层920的品质。
于步骤S965及S1485中，第一氧化程序及第二氧化程序的每一者包含物理气相沉积程序(PVD)、化学气相沉积(CVD)程序、电浆增强化学气相沉积(PECVD)程序及热氧化程序的一者。
图15及图16中，氧化层920的厚度可为90埃至120埃。
图17及图18中，氧化层920的厚度可增加至约为140埃至170埃。氧化层930的厚度可约为50埃。
图19中，氧化层920的厚度可减少至约为90埃至120埃。氧化层930的厚度可约为50埃。上述的厚度仅为举例，以描述氧化层于相异阶段的厚度变化，而非用以限制实施例的范围。
如图20所示，于执行步骤S1485后，氧化层920可比氧化层930更厚，氧化层930可比氧化层1440更厚。氧化层1440的厚度可小于50埃。
于执行步骤S1485后，可执行标准(STD)逻辑制程，以制造核心装置。
总上，根据图1、图9及图14的方法，藉由使用上述的光阻966及/或光阻1466，存储装置、输入输出装置及核心装置的氧化层可被精确且分别制作，以具有相异厚度。因此，可改善存储装置的编程及擦除，以提高可靠度。输入输出装置可被操作在适宜的操作电压，例如3.3伏特、5伏特、2.5伏特或1.8伏特。先进制程可被更佳地用于制造输入输出装置及存储装置，且可减少氧化层相关的问题。故对于减少本领域的难题，实有助益。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种制造半导体结构的方法，其特征在于，所述方法包括：
于晶圆上产生第一氧化层；
于所述第一氧化层上产生氮化硅层；
产生复数个沟槽；
以氧化材料填补所述复数个沟槽以形成复数个浅沟槽隔离区；
执行研磨程序以平坦化所述氮化硅层的表面；
移除所述氮化硅层且不移除所述第一氧化层；
使用光罩以施加光阻，以于第一区域遮盖所述第一氧化层的第一部分，且于第二区域露出所述第一氧化层的第二部分；及
移除所述第一氧化层的所述第二部分，且保留所述第一氧化层的所述第一部分。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
移除所述光阻；
执行第一氧化程序以于所述第二区域形成第二氧化层，及增加所述第一氧化层的所述第一部分的厚度；
植入离子以形成复数个阱；
移除所述第二氧化层；及
执行第二氧化程序，以于所述第二区域形成第三氧化层，及增加所述第一氧化层的所述第一部分的厚度。
3.如权利要求2所述的方法，其特征在于，所述第一氧化层是垫氧化层，所述第二氧化层是牺牲氧化层，且所述第三氧化层是输入输出装置的栅极氧化层。
4.如权利要求2所述的方法，其特征在于，于执行所述第二氧化程序后，所述第一氧化层的所述第一部分的厚度大于所述第三氧化层的厚度。
5.如权利要求2所述的方法，其特征在于，所述第一氧化程序及所述第二氧化程序的每一者包括物理气相沉积程序、化学气相沉积程序、电浆增强化学气相沉积程序及热氧化程序的一者。
6.如权利要求1所述的方法，其特征在于，所述第一区域对应于存储装置，且所述第二区域对应于输入输出装置。
7.如权利要求1所述的方法，其中所述研磨程序包括化学机械研磨程序。
8.一种制造半导体结构的方法，包括：
于晶圆上产生第一氧化层；
于所述第一氧化层上产生氮化硅层；
产生复数个沟槽；
以氧化材料填补所述复数个沟槽以形成复数个浅沟槽隔离区；
执行研磨程序以平坦化所述氮化硅层的表面；
移除所述氮化硅层及所述第一氧化层；
形成第二氧化层；
植入离子以形成复数个阱；
使用第一光罩以施加第一光阻，以于第一区域遮盖所述第二氧化层的第一部分，且于第二区域露出所述第二氧化层的第二部分；及
移除所述第二氧化层的所述第二部分且保留所述第二氧化层的所述第一部分。
9.如权利要求8所述的方法，其特征在于，所述方法还包括执行打薄程序以减少所述第二氧化层的厚度。
10.如权利要求8所述的方法，其特征在于，所述方法还包括：
移除所述第一光阻；及
执行氧化程序以于所述第二区域形成一第三氧化层，及增加所述第二氧化层的所述第一部分的厚度。
11.如权利要求10所述的方法，其特征在于，所述第一氧化层是垫氧化层，所述第二氧化层是牺牲氧化层，且所述第三氧化层是输入输出装置的栅极氧化层。
12.如权利要求10所述的方法，其特征在于，于执行所述氧化程序后，所述第二氧化层的所述第一部分的厚度大于所述第三氧化层的厚度。
13.如权利要求8所述的方法，其特征在于，所述第一区域对应于存储装置，且所述第二区域对应于输入输出装置。
14.如权利要求8所述的方法，其特征在于，所述方法还包括：
移除所述第一光阻；
执行第一氧化程序以于所述第二区域形成第三氧化层，及增加所述第二氧化层的所述第一部分的厚度；及
使用第二光罩以施加第二光阻，以遮盖所述第三氧化层的第一部分，及露出所述第三氧化层的第二部分；
其中所述第三氧化层的所述第一部分位于所述第二区域的第一部分，且所述第三氧化层的所述第二部分位于所述第二区域的第二部分。
15.如权利要求14所述的方法，其特征在于，所述方法还包括：
执行蚀刻程序以移除所述第三氧化层的所述第二部分，及减少所述第二氧化层的所述第一部分的厚度；
移除所述第二光阻；及
执行第二氧化程序以于所述第二区域的所述第二部分上产生第四氧化层，增加所述第二氧化层的所述第一部分的厚度，及增加所述第三氧化层的所述第一部分的厚度。
16.如权利要求15所述的方法，其特征在于，所述第一氧化层是垫氧化层，所述第二氧化层是牺牲氧化层，所述第三氧化层是输入输出装置的栅极氧化层，且所述第四氧化层是核心装置的氧化层。
17.如权利要求15所述的方法，其特征在于，所述第二氧化层的所述第一部分的厚度大于所述第三氧化层的所述第一部分的厚度，且所述第三氧化层的所述第一部分的厚度大于所述第四氧化层的厚度。
18.如权利要求14所述的方法，其特征在于，所述第一区域对应于存储装置，所述第二区域的所述第一部分对应于输入输出装置，且所述第二区域的所述第二部分对应于核心装置。
19.如权利要求8所述的方法，其特征在于，所述研磨程序包括化学机械研磨程序。
20.如权利要求8所述的方法，其特征在于，所述方法还包括于植入离子后，对所述第二氧化层进行退火。
CN202010949573.4A 2019-10-15 2020-09-10 制造半导体结构及可控制氧化层厚度的方法 Active CN112670155B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962915619P 2019-10-15 2019-10-15
US62/915,619 2019-10-15
US16/853,764 2020-04-21
US16/853,764 US11424257B2 (en) 2019-10-15 2020-04-21 Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers

Publications (2)

Publication Number Publication Date
CN112670155A true CN112670155A (zh) 2021-04-16
CN112670155B CN112670155B (zh) 2024-04-26

Family

ID=75383357

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010949573.4A Active CN112670155B (zh) 2019-10-15 2020-09-10 制造半导体结构及可控制氧化层厚度的方法
CN202011092809.3A Pending CN112670291A (zh) 2019-10-15 2020-10-13 制造半导体结构的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011092809.3A Pending CN112670291A (zh) 2019-10-15 2020-10-13 制造半导体结构的方法

Country Status (3)

Country Link
US (3) US11424257B2 (zh)
CN (2) CN112670155B (zh)
TW (3) TWI742776B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424257B2 (en) * 2019-10-15 2022-08-23 Ememory Technology Inc. Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers
US11735266B2 (en) * 2021-08-13 2023-08-22 Ememory Technology Inc. Antifuse-type one time programming memory cell and cell array structure with same

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020031882A1 (en) * 1998-03-05 2002-03-14 Tetsuya Uchida Method for manufacturing a semiconductor integrated circuit of triple well structure
CN1391284A (zh) * 2001-06-11 2003-01-15 力旺电子股份有限公司 拟动态通过信道写入/抹除的闪存存储单元结构制造方法及其操作方法
TW558796B (en) * 2002-07-12 2003-10-21 Taiwan Semiconductor Mfg A method of forming gate dielectrics having various equivalent oxide thickness
JP2004246315A (ja) * 2002-12-20 2004-09-02 Seiko Epson Corp 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器
JP2004253458A (ja) * 2003-02-18 2004-09-09 Seiko Epson Corp 複合半導体基板の製造方法、複合半導体基板、電気光学装置並びに電子機器
TW200419729A (en) * 2003-03-27 2004-10-01 Taiwan Semiconductor Mfg Novel one-transistor RAM approach for high density memory application
US20050079674A1 (en) * 2003-10-09 2005-04-14 Chartered Semiconductor Manufacturing Ltd. Multi-level gate SONOS flash memory device with high voltage oxide and method for the fabrication thereof
US20070117391A1 (en) * 2002-11-01 2007-05-24 Samsung Electronics, Co., Ltd. Method for manufacturing multi-thickness gate dielectric layer of semiconductor device
US20100120213A1 (en) * 2008-11-13 2010-05-13 Mosys, Inc. Embedded DRAM with multiple gate oxide thicknesses
US20110318897A1 (en) * 2010-06-25 2011-12-29 International Business Machines Corporation Method of Forming a Shallow Trench Isolation Embedded Polysilicon Resistor
US20120129317A1 (en) * 2009-12-01 2012-05-24 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
CN102664167A (zh) * 2012-05-04 2012-09-12 上海华力微电子有限公司 提高静态随机存储器写入冗余度的方法
CN103311188A (zh) * 2012-03-12 2013-09-18 力旺电子股份有限公司 可编程可抹除的单一多晶硅层非挥发性存储器的制造方法
CN107634059A (zh) * 2016-07-14 2018-01-26 力旺电子股份有限公司 半导体制程方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW343364B (en) 1997-09-26 1998-10-21 United Microelectronics Corp Process for producing twin gate oxide elements
US6835987B2 (en) * 2001-01-31 2004-12-28 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures
US6448137B1 (en) 2001-11-02 2002-09-10 Macronix International Co. Ltd. Method of forming an NROM embedded with mixed-signal circuits
KR100524809B1 (ko) * 2003-12-19 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 이중게이트 절연막 형성방법
CN101346772B (zh) * 2005-12-27 2012-05-09 富士通株式会社 存储电路及控制该存储电路的方法
US7670913B2 (en) * 2006-03-20 2010-03-02 Texas Instruments Incorporated Method for forming ultra-thin low leakage multiple gate devices using a masking layer over the semiconductor substrate
US20080057645A1 (en) * 2006-09-05 2008-03-06 Ememory Technology Inc. Fabricating method of mosfet with thick gate dielectric layer
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
TWI330844B (en) * 2007-02-16 2010-09-21 Ind Tech Res Inst High-bandwidth magnetoresistive random access memory devices
JP5316532B2 (ja) * 2008-03-31 2013-10-16 富士通セミコンダクター株式会社 半導体装置
US8501562B1 (en) 2010-03-05 2013-08-06 Synopsys, Inc. Fabricating a gate oxide
TWI460827B (zh) * 2010-03-31 2014-11-11 Taiwan Memory Company 快閃記憶體之製作方法
US8575035B2 (en) * 2012-02-22 2013-11-05 Omnivision Technologies, Inc. Methods of forming varying depth trenches in semiconductor devices
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US9536888B2 (en) 2014-12-23 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method to prevent oxide damage and residue contamination for memory device
US9330956B1 (en) * 2015-01-26 2016-05-03 United Microelectronics Corporation Method for manufacturing semiconductor device
WO2018073708A1 (en) * 2016-10-20 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Storage device, driving method thereof, semiconductor device, electronic component, and electronic device
CN107845636B (zh) * 2017-10-23 2020-05-15 上海华力微电子有限公司 一种闪存晶圆的制作方法
US11424257B2 (en) * 2019-10-15 2022-08-23 Ememory Technology Inc. Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020031882A1 (en) * 1998-03-05 2002-03-14 Tetsuya Uchida Method for manufacturing a semiconductor integrated circuit of triple well structure
CN1391284A (zh) * 2001-06-11 2003-01-15 力旺电子股份有限公司 拟动态通过信道写入/抹除的闪存存储单元结构制造方法及其操作方法
TW558796B (en) * 2002-07-12 2003-10-21 Taiwan Semiconductor Mfg A method of forming gate dielectrics having various equivalent oxide thickness
US20070117391A1 (en) * 2002-11-01 2007-05-24 Samsung Electronics, Co., Ltd. Method for manufacturing multi-thickness gate dielectric layer of semiconductor device
JP2004246315A (ja) * 2002-12-20 2004-09-02 Seiko Epson Corp 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器
JP2004253458A (ja) * 2003-02-18 2004-09-09 Seiko Epson Corp 複合半導体基板の製造方法、複合半導体基板、電気光学装置並びに電子機器
TW200419729A (en) * 2003-03-27 2004-10-01 Taiwan Semiconductor Mfg Novel one-transistor RAM approach for high density memory application
US20050079674A1 (en) * 2003-10-09 2005-04-14 Chartered Semiconductor Manufacturing Ltd. Multi-level gate SONOS flash memory device with high voltage oxide and method for the fabrication thereof
US20100120213A1 (en) * 2008-11-13 2010-05-13 Mosys, Inc. Embedded DRAM with multiple gate oxide thicknesses
US20120129317A1 (en) * 2009-12-01 2012-05-24 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
US20110318897A1 (en) * 2010-06-25 2011-12-29 International Business Machines Corporation Method of Forming a Shallow Trench Isolation Embedded Polysilicon Resistor
CN103311188A (zh) * 2012-03-12 2013-09-18 力旺电子股份有限公司 可编程可抹除的单一多晶硅层非挥发性存储器的制造方法
CN102664167A (zh) * 2012-05-04 2012-09-12 上海华力微电子有限公司 提高静态随机存储器写入冗余度的方法
CN107634059A (zh) * 2016-07-14 2018-01-26 力旺电子股份有限公司 半导体制程方法

Also Published As

Publication number Publication date
US20210111180A1 (en) 2021-04-15
TWI733567B (zh) 2021-07-11
TWI742776B (zh) 2021-10-11
CN112670155B (zh) 2024-04-26
US20220352191A1 (en) 2022-11-03
TW202117845A (zh) 2021-05-01
TW202117849A (zh) 2021-05-01
TW202117735A (zh) 2021-05-01
CN112670291A (zh) 2021-04-16
US11569252B2 (en) 2023-01-31
US20210111273A1 (en) 2021-04-15
US11665895B2 (en) 2023-05-30
US11424257B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
KR100843244B1 (ko) 반도체 소자 및 그 제조 방법
CN112670155B (zh) 制造半导体结构及可控制氧化层厚度的方法
JP2008010806A (ja) Ｎａｎｄフラッシュメモリ素子の製造方法
JP2006310845A (ja) Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法
TWI313908B (en) Method for forming isolation film in semiconductor memory device
US6812120B1 (en) Method of forming floating gate of memory device
JP4992012B2 (ja) フラッシュメモリ素子の製造方法
TWI255524B (en) Method of forming isolation film in semiconductor device
JP2010147394A (ja) 半導体装置の製造方法及び半導体装置
CN108039323B (zh) 浮栅型闪存的制作方法及集成电路
CN108122920B (zh) 提高浮栅型闪存擦除效率的方法以及浮栅型闪存
KR100652351B1 (ko) 플래시 소자 제조 방법
US6794263B1 (en) Method of manufacturing a semiconductor device including alignment mark
JP4070703B2 (ja) 不揮発性半導体記憶装置の製造方法
KR100548577B1 (ko) 플래쉬 메모리 소자의 게이트 산화막 형성방법
JP2008042171A (ja) フラッシュメモリ素子とその製造方法
KR100598334B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2007012906A (ja) 不揮発性半導体装置の製造方法
KR100823694B1 (ko) 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법
JP2004200267A (ja) 半導体装置の製造方法
KR100660276B1 (ko) 반도체 소자의 ｓｔｉ 코너 라운딩 방법
KR20060066874A (ko) 플래쉬 메모리 소자의 제조방법
US20070026607A1 (en) Method for forming floating gate in flash memory device
TW471141B (en) Formation of non-volatile memory
KR20060059281A (ko) 비휘발성 메모리 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant