JP6246004B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関する。

１つの画素アンプが複数の光電変換素子に共有されるＣＭＯＳイメージセンサにおいて、各列に配置された画素信号を高速に読み出すために、画素１列に対して２本の垂直出力線を用いて２行の画素信号を同時に読み出す手法が特許文献１に開示されている。

特許文献１では以下の構成が撮像素子の一実施形態として開示されている。画素セットがフォトダイオード及び転送スイッチを２つずつ有する。画素セットはさらに、リセットスイッチ、画素アンプ及び行選択スイッチを１つずつ有する。２つのフォトダイオードはそれぞれ転送スイッチを介して１つのフローティングディフュージョンに接続され、リセットスイッチ、画素アンプ及び行選択スイッチを共有する。

特許文献１の構成では、画素列１列ごとに２本の垂直出力線を有している。これにより、２本の垂直出力線から、列に沿った方向に連続した２つの画素セットの画素信号を同時に読み出すことが可能となる。以上により、フォトダイオードの面積の確保と高速な読み出しが両立できる。なお、当該実施形態では、同時に読み出す２行は、同一の画素セット内の２行ではなく、連続した２つの画素セットからそれぞれ１行ずつ選択される２行である。

特開２０１１−１３００３２号公報

上述のように、２本の垂直出力線から同時に画素信号を読み出す構成において、読み出しの順序が実際の画素の空間的配置と一致しなくなる場合がある。特許文献１に記載の従来技術では、画素信号が空間情報通りに読み出されていない。さらに、１つの画素アンプに対し１つの光電変換素子を備える構成においても、画像信号は空間情報通りに読み出されない場合がある。そのため、外部のデジタル信号処理回路で、画像信号を空間情報通りに並べ替える必要があった。

本発明は上述した課題に鑑みてなされたものであり、その目的は、画像信号が画素の空間的配置と一致する順序で読み出されるようにすることで、外部のデジタル信号処理回路でデータの並べ替えを行う必要がなく、画像処理を効率的に行うことである。

このような目的を達成するために、本発明に係る固体撮像装置は、光電変換素子を有する画素ユニットが複数行列状に配置された画素部と、画素部の１列ごとに複数本ずつ配置され、前記光電変換素子から出力された信号を伝送させる、複数の垂直出力線と、光電変換素子から出力された信号を記憶させる複数のメモリと、複数の垂直出力線と複数のメモリの間に接続され、複数の垂直出力線のうちの１つ又は複数の垂直出力線から伝送される信号を、複数のメモリのうちの１つ又は複数のメモリに選択的に記憶させる、書き込みメモリ選択手段と、複数のメモリに記憶された信号が入力される複数の水平走査チャネルと、複数のメモリと複数の水平走査チャネルの間に接続され、複数のメモリのうちの１つ又は複数のメモリに記憶された信号を、複数の水平走査チャネルのうちの１つ又は複数の水平走査チャネルに選択的に出力させる、読み出しメモリ選択手段とを備え、読み出しメモリ選択手段は、前記光電変換素子の空間的配置に対応する順序で信号を出力することを特徴とする。

本発明によれば、画像信号が画素の空間的配置と一致する順序で読み出されるため、外部のデジタル信号処理回路でデータの並べ替えを行う必要がなく、画像処理を効率的に行うことができる。

本発明の第１の実施形態に係る固体撮像装置の構成例を示す図である。 本発明の第１の実施形態に係る画素部及び信号処理部の構成例を示す図である。 本発明の第１の実施形態に係る画素ユニットの構成例を示す図である。 本発明の第１の実施形態に係る駆動タイミングを説明するための回路例を示す図である。 本発明の第１の実施形態に係る駆動タイミングを示す図である。 本発明の第２の実施形態に係る駆動タイミングを説明するための回路例を示す図である。 本発明の第２の実施形態に係る駆動タイミングを示す図である。 本発明の第３の実施形態に係る駆動タイミングを説明するための回路例を示す図である。 本発明の第３の実施形態に係る駆動タイミングを示す図である。 本発明の第４の実施形態に係る駆動タイミングを説明するための回路例を示す図である。 本発明の第４の実施形態に係る駆動タイミングを示す図である。 本発明の第５の実施形態に係る駆動タイミングを説明するための回路例を示す図である。 本発明の第５の実施形態に係る駆動タイミングを示す図である。 本発明の第６の実施形態に係る撮像システムの構成を示す図である。

本発明を実施するための形態について図面を参照しつつ説明する。各図面を通じて同一の構成要素には同一の参照符号を付し、重複する構成要素についてはその説明を省略することもある。

（第１の実施形態）
図１は本発明の第１の実施形態に係る固体撮像装置の回路構成例を示した概略図である。固体撮像装置は、画素部１、信号処理部２、水平走査回路３及び垂直走査回路４を有する。

画素部１は複数の画素ユニットを複数行列状に配置して構成される。信号処理部２は画素部１の各列の画素ユニットに接続され、各列から信号を読み出すとともに、読み出した信号を記憶するための記憶手段を備える。水平走査回路３は各信号処理部２に接続され、各信号処理部に記憶された信号を選択的に読み出す。垂直走査回路４は画素部１の各行の画素ユニットに接続され、信号を読み出す画素の選択等の処理を行う。

図２は本発明の第１の実施形態に係る画素部１及び信号処理部２の構成例を示した概略図である。画素部１は、画素ユニット２００と、画素ユニット２００の各列に対し２本ずつ接続された垂直出力線２０１、２０２とを有する。

同一列の画素ユニット２００の出力は、それぞれ垂直出力線２０１、２０２及び定電流源２０３、２０４に接続されており、垂直出力線２０１、２０２は信号処理部２と接続されている。信号処理部２は、増幅器２０５、ＡＤ変換器２０６及び記憶部２０７を有する。垂直出力線２０１、２０２のそれぞれに対し、増幅器２０５及びＡＤ変換器２０６が接続される。

増幅器２０５は、垂直出力線へ出力された画素信号を増幅してＡＤ変換器２０６に出力し、ＡＤ変換器２０６は、増幅された画素信号をＡＤ変換し、記憶部２０７へデジタルデータとして出力する。

記憶部２０７は、書き込みメモリ選択手段２０８、並列接続された複数のメモリ２０９及び読み出しメモリ選択手段２１０を有し、デジタルデータとして画素信号を保持する機能を有する。

本明細書において、各手段はスイッチング機能又は増幅機能を有していればよく、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ等により構成できる。以下、各手段はゲート、ソース及びドレイン端子を有するＦＥＴであるものとして説明する。
書き込みメモリ選択手段２０８は記憶部２０７に入力されたデジタルデータを記憶するメモリ２０９を選択可能なように構成される。

書き込みメモリ選択手段２０８と読み出しメモリ選択手段２１０との間には複数のメモリ２０９が接続されている。メモリ２０９は信号処理部と接続される垂直出力線の本数以上の数の列数が並列接続された構成となっている。本実施形態においては、垂直出力線２０１、２０２の２本に対してメモリ２０９が４つ並列接続されている。１つのメモリ２０９は、画素で発生するノイズ成分を含むリセット信号Ｎと、リセット信号Ｎに相当するノイズが重畳された光電変換信号Ｓとの２種類の信号を記憶できる。（Ｓ−Ｎ）の差分処理は固体撮像装置の外部で行ってもよく、メモリ２０９内部等の固体撮像装置の内部にその機能を有していてもよい。メモリ２０９よりも前段で（Ｓ−Ｎ）の差分処理を行う構成の場合は、メモリ２０９は１種類のデータのみ記憶可能な構成であってもよい。

読み出しメモリ選択手段２１０は各メモリ２０９のうち、いずれのメモリから信号を読み出すかを選択する機能を有する。読み出しメモリ選択手段２１０からの信号の読み出しは水平走査回路３によって制御される。

これら画素から垂直出力線への画素信号の読み出しに係る一連の動作は、垂直走査回路４で画素部１の画素行を適宜選択しながら行われる。なお、各回路は別途設けられた不図示のタイミング制御部からのパルス信号によって制御される。

なお、図２に示す画素ユニット２００と垂直出力線２０１、２０２との関係は、画素１列につき垂直出力線が２本という関係となっている。しかしながら、画素と垂直出力線との列数及び本数の関係はこれに限定されるものではなく、画素１列につき複数本であればよい。

図２の信号処理部２では、垂直出力線２本に対し、各々に増幅器２０５及びＡＤ変換器２０６が１つずつ接続され、２つのＡＤ変換器２０６に対し、４つのメモリ２０９を有する記憶部２０７が接続されている。しかしながら、この構成に限定されるものではなく、増幅器２０５及びＡＤ変換器２０６は必須ではない。すなわち、垂直出力線が直接ＡＤ変換器２０６へ接続されてもよく、またＡＤ変換器２０６を有さずアナログ信号のまま記憶部２０７へ接続されてもよい。

図３は第１の実施形態に係る画素ユニットの構成例を示す図である。画素ユニット２００は、２つの光電変換素子３０１、３０２と、電荷転送手段３０３、３０４と、フローティングディフュージョン部ＦＤと、リセット手段３０５と、画素信号増幅手段３０６と、行選択手段３０７とを有する。

光電変換素子３０１、３０２は、光電変換により検出した光の強度に応じた電荷を生成する、フォトダイオード等の素子を有する。電荷転送手段３０３、３０４は、光電変換素子３０１、３０２と、共通のフローティングディフュージョン部ＦＤとの間に接続されている。ここで、共通のフローティングディフュージョン部というのは、共通のノードを意味しており、共通の画素増幅部に接続されるとも言い換えることができる。例えば固体撮像装置を半導体基板上に形成する場合には、複数の拡散領域を用いて１個のフローティングディフュージョン部を構成しても良い。
また、画素ユニット２００に含まれる複数の光電変換素子３０１に対して、共通のマイクロレンズを設けてもよい。これにより、位相差情報を得ることが可能となり、焦点検出を行うことができる。

電荷転送手段３０３、３０４は、光電変換素子３０１、３０２に蓄積された電荷を読み出すための転送用トランジスタであり、画素転送信号ＰＴＸ１、ＰＴＸ２により導通／非導通（オン／オフ）が制御される。

リセット手段３０５は、電源電圧ＶＤＤとフローティングディフュージョン部ＦＤとの間に接続される。リセット手段３０５は、フローティングディフュージョン部ＦＤに電源電圧ＶＤＤを供給して、回路をリセットするためのリセット用トランジスタであり、画素部リセット信号ＰＲＥＳにより導通／非導通（オン／オフ）が制御される。

画素信号増幅手段３０６のゲート端子にはフローティングディフュージョン部ＦＤが接続され、ドレイン及びソースの各端子には電源電圧ＶＤＤ及び行選択手段３０７がそれぞれ接続される。画素信号増幅手段３０６は、フローティングディフュージョン部ＦＤに蓄積された電荷による電圧を増幅して、信号電圧として垂直出力線２０１、２０２に出力するソースフォロワ用トランジスタである。

行選択手段３０７は、画素信号増幅手段３０６の出力と垂直出力線２０１又は２０２との接続を制御することによって、２次元状に配列された画素の信号を出力する行を選択する行選択用トランジスタである。行選択手段３０７は、行選択信号ＰＳＥＬにより導通／非導通（オン／オフ）が制御される。

図３に示す画素ユニット２００は、２個の光電変換素子が１つのフローティングディフュージョン部ＦＤを共有しているが、これに限定されるものではない。より多数の光電変換素子で１つのフローティングディフュージョン部ＦＤが共有されていてもよく、共有されていなくてもよい。

図４は、本発明の第１の実施形態に係る駆動タイミングを説明するための回路例を示す図である。図４は、画素部１の１列と、その列の信号処理部２と、水平走査回路３のうち、駆動タイミングの説明に必要な部分を抜き出して示した図である。図４の回路では、光電変換素子４１１、４１２は１つのフローティングディフュージョン部ＦＤを共有し、垂直出力線２０１と接続されている。光電変換素子４２１、４２２は１つのフローティングディフュージョン部ＦＤを共有し、垂直出力線２０２と接続されている。同様に、上から奇数番目の画素ユニットに含まれる光電変換素子は垂直出力線２０１と接続され、偶数番目の画素ユニットに含まれる光電変換素子は垂直出力線２０２と接続されている。以下同様に、図４には光電変換素子４１１〜４６２まで計１２個の光電変換素子が例示されている。また、各光電変換素子４１１〜４６２にそれぞれ接続された画素転送手段は画素転送信号ＰＴＸ４１１〜４６２によって導通／非導通（オン／オフ）が制御される。

書き込みメモリ選択手段２０８は、垂直出力線２０１及び２０２と各メモリとの間で信号を選択的に伝送する機能を有し、垂直出力線とメモリの接続関係は書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１〜４によって制御される。書き込みメモリ選択手段２０８は、例えば入力端子及び出力端子をそれぞれ１又は複数個ずつ有するスイッチ等によって構成できる。読み出しメモリ選択手段２１０も同様に各メモリと水平走査回路との間で選択的に信号を伝送する機能を有し、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ１〜４によって制御される。水平走査回路３は２つの水平走査チャネルｃｈ１及び２を有し、読み出しメモリ選択手段２１０から入力された信号は水平走査チャネルｃｈ１又は２に出力される。

図５は本実施形態に係る駆動タイミングを示すタイミングチャートである。図５のＭＥＭ１〜４及び水平走査チャネルｃｈ１〜２は、メモリ２０９及び出力チャンネルのデータ占有期間の遷移を示す遷移図である。遷移図に記載の５１１〜５６１の符号は、それぞれ図４の光電変換素子４１１〜４６１に対応する画素信号である。つまり、遷移図に記載の符号５１１は光電変換素子４１１から出力された画素信号というように、下２桁の符号が画素信号と光電変換素子との対応関係を示している。また、ＭＥＭ１の行に記載の区間５１１は、メモリ２０９のＭＥＭ１に、この区間において、図４の光電変換素子４１１の光電荷に基づく信号５１１が占有（保持）されていることを示している。なお、図４及び５において画素部リセット信号ＰＲＥＳと行選択信号ＰＳＥＬは簡略化のため省略している。

本実施形態における、ＭＳＥＬ＿Ｗ１〜４による、垂直出力線２０１及び２０２からの信号を記憶するＭＥＭ１〜４の選択と、ＭＳＥＬ＿Ｒ１〜４による、ＭＥＭ１〜４からｃｈ１及び２への信号の読み出しの対応関係を表１に示す。なお、各制御信号に対応して信号の書き込み又は読み出しの処理として複数の処理が併記されているが、これはすべての動作が行われることを意味する。

次に、２つの画素ユニット２００が同時に駆動され、２つの画素ユニット２００からのデータがメモリ２０９に書き込まれ、データの順番を変えて読み出しが行われる本実施形態の動作を、図５のタイミングチャートを参照して説明する。なお、本明細書の説明において、電荷転送手段等の導通／非導通（オン／オフ）はタイミングチャートに示した各信号がＨｉｇｈのときにオンとなり、Ｌｏｗのときにオフとなるように構成されている。

期間ＴＷ５１において、ＰＴＸ４１１とＰＴＸ４２１がＨｉｇｈとなり、光電変換素子４１１、４２１から画素信号４１１、４２１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１がＨｉｇｈとなり、ＭＥＭ１に画素信号５１１が、ＭＥＭ３に画素信号５２１が書き込まれる。

期間ＴＷ５２において、ＰＴＸ４１２とＰＴＸ４２２がＨｉｇｈとなり、光電変換素子４１２、４２２から画素信号５１２と５２２が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ２がＨｉｇｈとなり、ＭＥＭ２に画素信号５１２が、ＭＥＭ４に画素信号５２２が書き込まれる。

期間ＴＲ５１において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ１がＨｉｇｈとなり、ＭＥＭ１から画素信号５１１が、ＭＥＭ２から画素信号５１２が読み出される。

期間ＴＷ５３において、ＰＴＸ４３１とＰＴＸ４４１がＨｉｇｈとなり、光電変換素子４３１、４４１から画素信号５３１と５４１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ３がＨｉｇｈとなり、ＭＥＭ１に画素信号５３１が、ＭＥＭ２に画素信号５４１が書き込まれる。

期間ＴＲ５２において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ２がＨｉｇｈとなり、ＭＥＭ３から画素信号５２１が、ＭＥＭ４から画素信号５２２が読み出される。

期間ＴＷ５４において、ＰＴＸ４３２とＰＴＸ４４２がＨｉｇｈとなり、光電変換素子４３２、４４２から画素信号５３２、５４２が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ４がＨｉｇｈとなり、ＭＥＭ３に画素信号５３２が、ＭＥＭ４に画素信号５４２が書き込まれる。

期間ＴＲ５３において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ３がＨｉｇｈとなり、ＭＥＭ１から画素信号５３１が、ＭＥＭ３から画素信号５３２が読み出される。

期間ＴＷ５５において、ＰＴＸ４５１とＰＴＸ４６１がＨｉｇｈとなり、光電変換素子４５１、４６１から画素信号５５１、５６１が読み出される。この時書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１がＨｉｇｈとなり、ＭＥＭ１に画素信号５５１が、ＭＥＭ３に画素信号５６１が書き込まれる。

期間ＴＲ５４において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ４がＨｉｇｈとなり、ＭＥＭ２から画素信号５４１が、ＭＥＭ４から画素信号５４２が読み出される。

なお、図５のタイミングチャートは、本実施形態を説明するための概略図であり、実際に記憶部２０７を制御するパルスのタイミングを限定するものではない。例えば、本実施形態では画素転送信号ＰＴＸと読み出しメモリ選択信号ＭＳＥＬ＿ＲはＨｉｇｈとなるタイミングを一致させている。これにより、フレームレートを向上させることができる。ただし、タイミングを一致させることは本実施形態において必須ではなく、タイミングをずらすように構成してもよい。

本実施形態において、画素部１からの信号の読み出しは以下の順序で行われる。第１に光電変換素子４１１と４２１からの信号が同時に読み出される。第２に光電変換素子４１２と４２２からの信号が同時に読み出される。第３に光電変換素子４３１と４４１からの信号が同時に読み出される。第４に光電変換素子４３２と４４２からの信号が同時に読み出される。このように２行の垂直出力線２０１及び２０２から同時に信号が読み出されるため、読み出しが高速に行われる。

記憶部２０７から水平走査回路３への読み出しは、仮に本実施形態の回路及びその駆動方法を適用せず、画素部１から読み出した順序どおりに行った場合、空間的配置は上述と同じ順序である。すなわち、画素信号５１１及び５２１、画素信号５１２及び５２２、画素信号５３１及び５４１、画素信号５３２及び５４２の順に読み出される。これに対し、図４に記載された画素の空間的配置は上から４１１、４１２、４２１、４２２、４３１、４３２、４４１、４４２の順である。すなわち、読み出しの順序は画素の空間的配置と異なるものになる。

これに対し、本実施形態の回路及びその駆動方法を適用した場合は、信号の読み出しは以下の順序で行われる。第１に画素信号５１１、５１２を同時に読み出す。第２に画素信号５２１、５２２を同時に読み出す。第３に画素信号５３１、５３２を同時に読み出す。第４に画素信号５４１、５４２を同時に読み出す。よって、読み出し空間的配置の順序は以下の通り、画素の空間的配置と一致したものとなる。すなわち、画素信号５１１及び５１２、画素信号５２１及び５２２、画素信号５３１及び５３２、画素信号５４１及び５４２の順に読み出される。

よって、上述のように２つずつ同時に信号を読み出すことによる読み出しの高速化を維持しながら、読み出される信号の順序も画素の空間的配置と一致したものとすることができる。

固体撮像装置を備えた撮像システム内において、現像、補正、補間等の画素信号に対して行われる画像処理は、特に列方向においては、空間的配置順に処理される場合がある。本実施形態に係る固体撮像装置は、空間的配置順、すなわち処理順に画素信号を後段の回路に供給することができる。

以下、本明細書において、空間的配置順と一致する（同時読出しを含む）ように信号を読み出すことを、「空間情報通りに読み出す」と表現する。換言すると、前述の本実施形態を適用しない場合の例のように、画素４１２より画素４２１が先に読み出されることを、「空間情報通りに読み出されていない」と表現する。

本実施形態によれば、記憶部２０７のメモリ２０９への書き込み及び読み出しの順序を切り替えることによって、画素部１から出力された信号が空間情報通りに読み出され、水平走査回路３へ出力されるよう構成可能である。

また、本実施形態では、読み出し順序を切り替えるためのメモリ２０９は、水平走査回路３によって列ごとに読み出された信号を保存するための不図示の列メモリよりも上流側（信号を発生する光電変換素子に近い側）に設けられている。これにより、この列メモリより下流側にメモリ２０９を配置した場合に比べ、撮像システム全体に配置されるメモリの数を少なくすることができ、装置の小型化及び経済性の向上が可能となる。さらに、メモリの数が少ないため、駆動が低速であってもよく、消費電力も低減できる。

また、上述の通り、記憶部２０７よりも後段にＡＤ変換器２０６を配置する変形が可能であるが、その場合、垂直出力線２０１及び２０２から読み出された画素信号は、アナログ信号のまま書き込まれ、保持されるようメモリ２０９が構成されてもよい。ただし、メモリ等に保持されたアナログ信号には、ノイズやリーク電流等による劣化が発生し得る。そのため、従来よりもメモリへの信号の保持期間が長くなる本実施形態においては、アナログ信号と比較してノイズやリーク電流等による劣化が発生しにくいデジタル信号が保持される構成の方がより好ましい。

本実施形態では、１つの画素アンプに対し２つの光電変換素子を備え、２本の垂直出力線を有する場合を例示した。この構成において、垂直出力線の複数本化による読み出しの高速化が達成され、かつ信号が空間的配置通りに読み出されることを説明した。しかしながら、本実施形態は、これ以外の光電変換素子の数や垂直出力線の本数の構成に対しても適宜変形して、適用できる。その一例を以下の実施形態において説明する。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本実施形態に係る固体撮像装置は、画素部の構成、記憶部の構成及び駆動方法を除いて前述した第１の実施形態に係る固体撮像装置と同様であるので、以下では第１の実施形態と異なる部分について説明する。

図６は、第２の実施形態に係る駆動タイミングを説明するための回路例を示す図である。画素ユニット６００において、２行２列の計４つの光電変換素子６１１、６１２、６１３及び６１４は１つのフローティングディフュージョン部ＦＤを共有し、垂直出力線２０１と接続されている。光電変換素子６１１の行に沿った方向（横方向）には光電変換素子６１２が隣接して配置される。光電変換素子６１１の列に沿った方向（縦方向）には光電変換素子６１３が隣接して配置される。同様に、２行２列の計４つの光電変換素子６２１、６２２、６２３及び６２４は１つのフローティングディフュージョン部ＦＤを共有し、垂直出力線２０１と接続されている。図６には光電変換素子６１１〜６２４まで計８個の光電変換素子が例示されている。また、各光電変換素子６１１〜６２４にそれぞれ接続された画素転送手段は画素転送信号ＰＴＸ６１１〜６２４によって導通／非導通（オン／オフ）が制御される。

メモリ２０９は画素ユニット２列に対し８つ（ＭＥＭ１〜８）搭載されている。記憶部２０７から水平走査回路３への読み出し線は４本あり、ｃｈ１〜４に接続されている。

図７は本実施形態に係る駆動タイミングを示すタイミングチャートである。表記方法は、第１の実施形態と同様である。ＭＥＭ１〜８及び水平走査チャネルｃｈ１〜４の遷移図に記載の７１１〜７２４の番号は、それぞれ図６の光電変換素子６１１〜６２４に対応する画素信号である。なお、図６、７において画素部リセット信号ＰＲＥＳと画素選択信号ＰＳＥＬは簡略化のため省略している。なお、図７のタイミングチャートは、本実施形態を説明するための概略図であり、実際に記憶部２０７を制御するパルスのタイミングを限定するものではない。

本実施形態における、ＭＳＥＬ＿Ｗ１〜４による、垂直出力線２０１及び２０２からの信号を記憶するＭＥＭ１〜８の選択と、ＭＳＥＬ＿Ｒ１〜２による、ＭＥＭ１〜８からｃｈ１〜４への信号の読み出しの対応関係を表２に示す。なお、各制御信号に対応して信号の書き込み又は読み出しの処理として複数の処理が併記されているが、これはすべての動作が行われることを意味する。

期間ＴＷ７１において、ＰＴＸ６１１とＰＴＸ６２１がＨｉｇｈとなり、光電変換素子６１１、６２１から画素信号７１１、７２１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１がＨｉｇｈとなり、ＭＥＭ１に画素信号７１１が、ＭＥＭ５に画素信号７２１が書き込まれる。

期間ＴＷ７２において、ＰＴＸ６１２とＰＴＸ６２２がＨｉｇｈとなり、光電変換素子６１２、６２２から画素信号７１２、７２２が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ２がＨｉｇｈとなり、ＭＥＭ２に画素信号７１２が、ＭＥＭ６に画素信号７２２が書き込まれる。

期間ＴＷ７３において、ＰＴＸ６１３とＰＴＸ６２３がＨｉｇｈとなり、光電変換素子６１３、６２３から画素信号７１３、７２３が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ３がＨｉｇｈとなり、ＭＥＭ３に画素信号７１３が、ＭＥＭ７に画素信号７２３が書き込まれる。

期間ＴＷ７４において、ＰＴＸ６１４とＰＴＸ６２４がＨｉｇｈとなり、光電変換素子６１４、６２４から画素信号７１４、７２４が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ４がＨｉｇｈとなり、ＭＥＭ４に画素信号７１４が、ＭＥＭ８に画素信号７２４が書き込まれる。

期間ＴＲ７１において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ１がＨｉｇｈとなり、ＭＥＭ１から画素信号７１１が、ＭＥＭ２から画素信号７１２が、ＭＥＭ３から画素信号７１３が、ＭＥＭ４から画素信号７１４が読み出される。

期間ＴＲ７２において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ２がＨｉｇｈとなり、ＭＥＭ５から画素信号７２１が、ＭＥＭ６から画素信号７２２が、ＭＥＭ７から画素信号７２３が、ＭＥＭ８から画素信号７２４が読み出される。

本実施形態においては、画素部１からの信号の読み出しは以下の順序で行われる。第１に光電変換素子６１１と６２１が同時に読み出される。第２に光電変換素子６１２と６２２が同時に読み出される。第３に光電変換素子６１３と６２３が同時に読み出される。第４に光電変換素子６１４と６２４が同時に読み出される。第１の実施形態と同様に２行の垂直出力線２０１及び２０２から同時に信号が読み出されるため、読み出しが高速に行われる。

これに対し、記憶部から水平走査回路への読み出しは以下の順序で行われる。第１に画素信号７１１、７１２、７１３、７１４が同時に読み出される。第２に画素信号７２１、７２２、７２３、７２４が同時に読み出される。したがって、本実施形態においても画素ユニットごとに信号を読み出される。

すなわち、上述のように２つずつ同時に信号を読み出すことによる読み出しの高速化を維持しながら、読み出される信号の順序も画素の空間的配置と一致したものとすることができる。
固体撮像装置を備えた撮像システム内において、現像、補正、補間等の画像処理に対して行われる画像処理は、特に列方向においては、空間的配置順に処理される場合がある。本実施形態に係る固体撮像装置は、空間的配置順、すなわちこの処理順に画素信号を供給することができる。

つまり、図６において、光電変換素子６１１、６１２、６１３、６１４、６２１、６２２、６２３、６２４、・・・という順に読み出される（同時読み出しの場合も含む）ように記憶部２０７でメモリ２０９への書き込み及び読み出しの順序の切り替えができる。その結果、光電変換素子６１１、６１２、６１３、６１４から出力された画素信号が同時に読み出され、その後光電変換素子６２１、６２２、６２３、６２４から出力された画素信号が同時に読み出されること、すなわち、空間情報通りの読み出しが実現される。

また、本実施形態において、各光電変換素子に特定の波長の光を透過する、複数色のカラーフィルタを搭載して、カラーでの撮像に対応させることもできる。各光電変換素子へのカラーフィルタの配列は、例えば、Ｒ（赤色画素）、Ｇ（緑色画素）、Ｇ、Ｂ（青色画素）の４素子を２×２の正方形に並べたものを１単位とする、ベイヤ（Ｂａｙｅｒ）配列とすることができる。この場合、例えば、光電変換素子６１１がＲ、６１２と６１３がＧ、６１４がＢのように配置することにより、現像処理の単位ごとに信号を読み出される。ただし、カラーフィルタの配列は複数個の画素を１単位とする繰り返し配列であれば他の配列であってもよく、その１単位を一群として読み出すように本実施形態を変形することで同様の効果を得ることができる。なお、前述の「１単位を一群として読み出す」とは、読み出しの順序において、ある１単位の画素ユニットからの連続する信号の間に他の１単位の画素ユニットからの信号が入っていないことを意味する。

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態に係る固体撮像装置は、画素部の構成、記憶部の構成及び駆動方法を除いて前述した第１の実施形態に係る固体撮像装置と同様であるので、以下では第１の実施形態と異なる部分について説明する。

図８は、第３の本実施形態に係る駆動タイミングを説明するための回路例を示す図である。画素ユニット１列ごとに３本の垂直出力線８０１、８０２及び８０３が接続されている。またメモリ２０９は画素１列に対し６つ（ＭＥＭ１〜６）搭載されている。記憶部２０７から水平走査回路への読み出し線は２本であり、ｃｈ１及び２に接続されている。

図９は本実施形態に係る駆動タイミングを示すタイミングチャートである。表記方法は、第１の実施形態と同様である。ＭＥＭ１〜６及び水平走査チャネルｃｈ１〜２に記載の９１１〜９３２の番号は、それぞれ図８の光電変換素子８１１〜８３２に対応する画素信号である。なお、図８、９において画素部リセット信号ＰＲＥＳと画素選択信号ＰＳＥＬは簡略化のため省略している。なお、図９のタイミングチャートは、本実施形態を説明するための概略図であり、実際に記憶部２０７を制御するパルスのタイミングを限定するものではない。

本実施形態における、ＭＳＥＬ＿Ｗ１〜４による、垂直出力線８０１、８０２及び８０３からの信号を記憶するＭＥＭ１〜６の選択と、ＭＳＥＬ＿Ｒ１〜３による、ＭＥＭ１〜６からｃｈ１〜２への信号の読み出しの対応関係を表３に示す。なお、各制御信号に対応して信号の書き込み又は読み出しの処理として複数の処理が併記されているが、これはすべての動作が行われることを意味する。

期間ＴＷ９１において、ＰＴＸ８１１とＰＴＸ８２１とＰＴＸ８３１がＨｉｇｈとなり、光電変換素子８１１、８２１、８３１から画素信号９１１、９２１、９３１が読み出される。この時書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１がＨｉｇｈとなり、ＭＥＭ１に画素信号９１１が、ＭＥＭ３に画素信号９２１が、ＭＥＭ５に画素信号９３１が書き込まれる。

期間ＴＷ９２において、ＰＴＸ８１２、ＰＴＸ８２２、ＰＴＸ８３２がＨｉｇｈとなり、光電変換素子８１２、８２２、８３２から画素信号９１２、９２２、９３２が読み出される。この時書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１がＨｉｇｈとなり、ＭＥＭ２に画素信号９１２が、ＭＥＭ４に画素信号９２２が、ＭＥＭ６に画素信号９３２が書き込まれる。

期間ＴＲ９１において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ１がＨｉｇｈとなり、ＭＥＭ１から画素信号９１１が、ＭＥＭ２から画素信号９１２が読み出される。

期間ＴＲ９２において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ２がＨｉｇｈとなり、ＭＥＭ３から画素信号９２１が、ＭＥＭ４から画素信号９２２が読み出される。

期間ＴＲ９３において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ３がＨｉｇｈとなり、ＭＥＭ５から画素信号９３１が、ＭＥＭ６から画素信号９３２が読み出される。

本実施形態においては、画素部１からの信号の読み出しは以下の順序で行われる。第１に光電変換素子８１１と８２１と８３１が同時に読み出される。第２に光電変換素子８１２と８２２と８３２が同時に読み出される。３行の垂直出力線８０１、８０２及び８０３から同時に信号が読み出されるので、読み出しが高速に行われる。これに対し、記憶部から水平走査回路への読み出しは以下の順序で行われる。第１に画素信号９１１、９１２が同時に読み出される。第２に画素信号９２１、９２２が同時に読み出される。第３に画素信号９３１、９３２が同時に読み出される。すなわち、隣り合う画素同士が同時に読み出される。

本実施形態によれば、記憶部２０７でメモリ２０９への書き込み及び読み出しの順序を切り替えることによって、画素部１から出力された信号を空間情報通りに読み出し、水平走査回路３に出力することができる。

（第４の実施形態）
次に、本発明の第４の実施形態について説明する。本実施形態に係る固体撮像装置は、画素部の構成、記憶部の構成及び駆動方法を除いて前述した第１の実施形態に係る固体撮像装置と同様であるので、以下では第１の実施形態と異なる部分について説明する。

図１０は、第４の本実施形態に係る駆動タイミングを説明するための回路例を示す図である。１つの画素につき１つのフローティングディフュージョン部ＦＤを有する画素ユニット１列ごとに２本の垂直出力線２０１及び２０２が接続されている。

また、各光電変換素子にはカラーフィルタが搭載されている。光電変換素子１００１と１００３にはそれぞれ同色のカラーフィルタが搭載される。光電変換素子１００２と１００４にはそれぞれ同色のカラーフィルタであって、光電変換素子１００１及び１００３のカラーフィルタとは異なる色のカラーフィルタが配置されている。すなわち、同色の光電変換素子が異なる垂直出力線に接続され、同時に読み出され得る配置となっている。

仮に、光電変換素子１００１と光電変換素子１００２の出力を異なる垂直信号線に接続され、これらが同時に読み出されるように構成すれば、画素信号は、空間情報通りの順番で、垂直出力線の本数分だけ同時に読み出され得る。しかしながら、以下に説明するように他の要因によりこのように構成することが困難な場合がある。

例えばベイヤ配列のカラーフィルタを搭載した固体撮像装置においては赤色画素と緑色画素又は青色画素と緑色画素が隣接する。これらを同時に読み出そうとした場合、垂直出力線間のクロストーク等により、混色等の問題が生じるため、同色画素同士を同時に読み出すことが好ましい。したがって、混色等の低減のため、同色の光電変換素子１００１と光電変換素子１００３の出力とが異なる垂直信号線に接続されていることがある。この場合隣接する光電変換素子１００１と光電変換素子１００２の出力は同じ垂直信号線に接続される。

また、垂直方向の同色画素から出力された信号を、画素からの読出しと同時に列ごとに配置された増幅器を用いて演算処理する場合には、同色画素が同じ垂直信号線に接続される。

本実施形態によれば、上述のような同色の光電変換素子が異なる垂直出力線に接続された構成においても、「空間情報通りの読み出し」が実現される。

図１１は本実施形態に係る駆動タイミングを示すタイミングチャートである。表記方法は、第１の実施形態と同様である。ＭＥＭ１〜４及び水平走査チャネルｃｈ１〜２の遷移図に記載の１１０１〜１１０４の番号は、それぞれ図１０の光電変換素子１００１〜１００４に対応する画素信号である。なお、図１０、１１において画素部リセット信号ＰＲＥＳと画素選択信号ＰＳＥＬは簡略化のため省略している。なお、図１１のタイミングチャートは、本実施形態を説明するための概略図であり、実際に記憶部２０７を制御するパルスのタイミングを限定するものではない。

本実施形態における、ＭＳＥＬ＿Ｗ１及び２による、垂直出力線２０１及び２０２からの信号を記憶するＭＥＭ１〜４の選択と、ＭＳＥＬ＿Ｒ１及び２による、ＭＥＭ１〜４からｃｈ１及び２への信号の読み出しの対応関係を表４に示す。なお、各制御信号に対応して信号の書き込み又は読み出しの処理として複数の処理が併記されているが、これはすべての動作が行われることを意味する。

期間ＴＷ１１１において、ＰＴＸ１００１とＰＴＸ１００３がＨｉｇｈとなり、光電変換素子１００１、１００３から画素信号１１０１、１１０３が読み出される。この時書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１がＨｉｇｈとなり、ＭＥＭ１に画素信号１１０１が、ＭＥＭ３に画素信号１１０３が書き込まれる。

期間ＴＷ１１２において、ＰＴＸ１００２とＰＴＸ１００４がＨｉｇｈとなり、光電変換素子１００２、１００４から画素信号１１０２、１１０４が読み出される。この時書き込みメモリ選択信号ＭＳＥＬ＿Ｗ２がＨｉｇｈとなり、ＭＥＭ２に画素信号１１０２が、ＭＥＭ４に画素信号１１０４が書き込まれる。

期間ＴＲ１１１において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ１がＨｉｇｈとなり、ＭＥＭ１から画素信号１１０１が、ＭＥＭ２から画素信号１１０２が読み出される。

期間ＴＲ１１２において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ２がＨｉｇｈとなり、ＭＥＭ３から画素信号１１０３が、ＭＥＭ４から画素信号１１０４が読み出される。

本実施形態においては、画素部１からの信号の読み出しは以下の順序で行われる。第１に光電変換素子１００１と１００３が同時に読み出される。第２に光電変換素子１００２と１００４が同時に読み出される。２行の垂直出力線２０１及び２０２から同時に信号を読み出されるので、読み出しが高速に行われる。これに対し、記憶部から水平走査回路への読み出しは以下の順序で行われる。第１に画素信号１００１、１００２が同時に読み出される。第２に画素信号１００３、１００４が同時に読み出される。すなわち、隣り合う画素同士が同時に読み出されている。

本実施形態によれば、記憶部２０７でメモリ２０９への書き込み及び読み出しの順序の切り替えが行われる。これによって、同色の光電変換素子が異なる垂直出力線に接続された構成において、「空間情報通りの読み出し」が提供される。よって、「空間情報通りの読み出し」と垂直出力線間のクロストークによる混色を低減が両立され、同色画素から出力された信号を、画素からの読出しと同時に列ごとに配置された増幅器を用いて演算処理することもできる。

（第５の実施形態）
次に、本発明の第５の実施形態について説明する。本実施形態に係る固体撮像装置は、画素部の構成、信号処理部の構成及び駆動方法を除いて、前述した第１の実施形態に係る固体撮像装置と同様であるので、以下では第１の実施形態と異なる部分について説明する。

本実施形態に係る画素部及び信号処理部は第１のモード及び第２のモードの２種類のモードで駆動される。第１のモードは、画素ユニット１列を１本の垂直出力線に接続し、順次読み出すモードである。第２のモードは、画素ユニット１列を２本の垂直出力線に接続し、２行分の画素ユニットから同時に読み出すモードである。

図１２は、第５の実施形態に係る駆動タイミングを説明するための回路例を示す図である。画素ユニット１２００の１列ごとに２本の垂直出力線１２０１、１２０２が接続されている。各画素ユニット１２００は、いずれの垂直出力線と接続するかを選択するための垂直出力線選択手段として、２つのスイッチを有している。各スイッチは制御信号ＳＥＬ１２１１〜１２４２によってオン又はオフに制御される。

図１３（ａ）及び（ｂ）は本実施形態に係る駆動タイミングを示すタイミングチャートである。表記方法は、第１の実施形態と同様である。図１３（ａ）は第１のモードの駆動タイミングを、図１３（ｂ）は第２のモードの駆動タイミングをそれぞれ示している。ＭＥＭ１〜４及び水平走査チャネルｃｈ１〜２に記載の１３１１〜１３４１の番号は、それぞれ図１２の光電変換素子１２１１〜１２４１に対応する画素信号である。なお、図１２、１３（ａ）、１３（ｂ）において、第１のモードと第２のモードの切り替えに係る切替手段及び／又は切り替え制御信号と、画素部リセット信号ＰＲＥＳは簡略化のため省略している。なお、図１３（ａ）、１３（ｂ）のタイミングチャートは、本実施形態を説明するための概略図であり、実際に記憶部２０７を制御するパルスのタイミングを限定するものではない。

本実施形態における、ＭＳＥＬ＿Ｗ１〜４による、垂直出力線１２０１及び１２０２からの信号を記憶するＭＥＭ１〜４の選択と、ＭＳＥＬ＿Ｒ１及び２による、ＭＥＭ１〜４からｃｈ１及び２への信号の読み出しの対応関係を表５に示す。なお、各制御信号に対応して信号の書き込み又は読み出しの処理として複数の処理が併記されているが、これはすべての動作が行われることを意味する。

図１３（ａ）に示す第１のモードの駆動について説明する。期間ＴＷ１３１において、ＳＥＬ１２１１、ＰＴＸ１２１１がＨｉｇｈとなり、光電変換素子１２１１から画素信号１３１１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１がＨｉｇｈとなり、ＭＥＭ１に画素信号１３１１が書き込まれる。

期間ＴＷ１３２において、ＳＥＬ１２２１、ＰＴＸ１２２１がＨｉｇｈとなり、光電変換素子１２２１から画素信号１３２１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ２がＨｉｇｈとなり、ＭＥＭ２に画素信号１３２１が書き込まれる。

期間ＴＷ１３３において、ＳＥＬ１２３１、ＰＴＸ１２３１がＨｉｇｈとなり、光電変換素子１２３１から画素信号１３３１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ３がＨｉｇｈとなり、ＭＥＭ３に画素信号１３３１が書き込まれる。

期間ＴＷ１３４において、ＳＥＬ１２４１、ＰＴＸ１２４１がＨｉｇｈとなり、光電変換素子１２４１から画素信号１３４１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ４がＨｉｇｈとなり、ＭＥＭ４に画素信号１３４１が書き込まれる。

期間ＴＲ１３１において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ１がＨｉｇｈとなり、ＭＥＭ１から画素信号１３１１が、ＭＥＭ２から画素信号１３２１が読み出される。

期間ＴＲ１３２において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ２がＨｉｇｈとなり、ＭＥＭ３から画素信号１３３１が、ＭＥＭ４から画素信号１３４１が読み出される。

第１のモードでは、垂直出力線１２０１から読み出した信号の順序は空間情報通りであるため、メモリ２０９を用いた書き込み及び読み出しの順序の切り替えは行われていない。

次に、図１３（ｂ）に示す第２のモードの駆動について説明する。期間ＴＷ１３１’において、ＳＥＬ１２１１、ＰＴＸ１２１１とＳＥＬ１２３２、ＰＴＸ１２３１がＨｉｇｈとなり、光電変換素子１２１１、１２３１から画素信号１３１１、１３３１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ１がＨｉｇｈとなり、ＭＥＭ１に画素信号１３１１が、ＭＥＭ３に画素信号１３３１が書き込まれる。

期間ＴＷ１３２’において、ＳＥＬ１２２１、ＰＴＸ１２２１とＳＥＬ１２４２、ＰＴＸ１２４１がＨｉｇｈとなり、光電変換素子１２２１、１２４１から画素信号１３２１、１３４１が読み出される。この時、書き込みメモリ選択信号ＭＳＥＬ＿Ｗ２がＨｉｇｈとなり、ＭＥＭ２に画素信号１３２１が、ＭＥＭ４に画素信号１３４１が書き込まれる。

期間ＴＲ１３１’において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ１がＨｉｇｈとなり、ＭＥＭ１から画素信号１３１１が、ＭＥＭ２から画素信号１３２１が読み出される。

期間ＴＲ１３２’において、読み出しメモリ選択信号ＭＳＥＬ＿Ｒ２がＨｉｇｈとなり、ＭＥＭ３から画素信号１３３１が、ＭＥＭ４から画素信号１３４１が読み出される。

すなわち、特に第２のモードにおいて、記憶部２０７でメモリ２０９への書き込み及び読み出しの順序を切り替わることで、空間情報通りの読み出しを実現される。

第１のモードにおいては、ＳＥＬ１２１２等に接続されている垂直出力線１２０２に接続された定電流源２０４、各列の増幅器２０５、ＡＤ変換器２０６の駆動を停止させることができる。これにより、消費電力を低減することができる。１本の垂直出力線１２０１のみから信号が読み出されるため、第１のモードは低速読み出しモードとして好適である。

一方、第１〜第４実施形態と同様に複数本の垂直出力線から信号を読み出すことにより、第２のモードにおいては読み出しが高速である。すなわち、第２のモードは短時間で読み出すための高速読み出しモードとして好適である。

例えば、第１のモードをフルＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）３０ｆｐｓ（ｆｒａｍｅ ｐｅｒ ｓｅｃｏｎｄ）低消費電力モードとして、第２のモードをフルＨＤ６０ｆｐｓ高速モードとして使い分けることができる。このようにして、駆動タイミングを変えるだけで、１つの固体撮像装置を２つのモードに切り替えて使用することができる。

なお、第２のモードにおいて、記憶部２０７よりも前段で、異なる画素列の画素信号を加算する処理又はいくつかの画素列の画素信号を間引く処理を行ってもよい。これにより、水平方向の空間情報を圧縮又は低減することができ、メモリ２０９の個数を少なくすることができる。

なお、第１〜第３及び第５の実施形態において、各光電変換素子はカラーフィルタを備えてもよく、備えなくてもよい。カラーフィルタを備える場合、色配列をベイヤ配列等の配列とすることによりカラーでの撮像に対応可能となる。カラーフィルタを備えない場合、３板式カラーセンサのような別の方法によってカラーでの撮像が可能なように構成することもでき、モノクロセンサとして構成することもできる。いずれの場合においても各実施形態を適用して、同様の効果を得ることができる。

また、第１〜第５の実施形態において、出力される信号の順序は空間的配置と完全に一致する例のみを示しているが、一部又は全部の信号の順序が空間的配置と一致しないように各実施形態を変形することもできる。例えば、信号の順序を部分的に空間情報通りにしてもよく、その場合においても本願発明の各実施形態の効果を全部又は一部得ることができる。

（第６の実施形態）
図１４は、本発明の第６の実施形態に係る撮像素子を用いた撮像システムの構成を示す図である。撮像システム１４００は、光学部１４１０、撮像装置１４２０、記録・通信部１４４０、タイミング制御部１４５０、システム制御部１４６０、及び再生・表示部１４７０を備える。撮像装置１４２０は、固体撮像装置１４８０及び映像信号処理部１４３０を備える。固体撮像装置１４８０には、前述の第１〜第５の実施形態で説明した固体撮像装置が用いられる。

レンズ等の光学系である光学部１４１０は、被写体からの光を固体撮像装置１４８０の、複数の画素が２次元状に配列された画素部１に結像させ、被写体の像を形成する。固体撮像装置１４８０は、タイミング制御部１４５０からの信号に基づくタイミングで、画素部１に結像された光に応じた信号を出力する。固体撮像装置１４８０から出力された信号は、映像信号処理部１４３０に入力される。映像信号処理部１４３０は、プログラム等によって定められた方法に従って、入力された信号の画像データへの変換等の信号処理を行う。映像信号処理部１４３０での処理によって得られた信号は画像データとして記録・通信部１４４０に送られる。記録・通信部１４４０は、画像を形成するための信号を再生・表示部１４７０に送り、再生・表示部１４７０に動画や静止画像を再生・表示させる。記録・通信部１４４０は、また、映像信号処理部１４３０からの信号を受けて、システム制御部１４６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部１４６０は、撮像システムの動作を統括的に制御するものであり、光学部１４１０、タイミング制御部１４５０、記録・通信部１４４０、及び再生・表示部１４７０の駆動を制御する。また、システム制御部１４６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部１４６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的には、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等の切り替えを行うための信号が供給される。タイミング制御部１４５０は、システム制御部１４６０による制御に基づいて固体撮像装置１４８０及び映像信号処理部１４３０の駆動タイミングを制御する。

本実施形態に係る固体撮像装置１４８０は画像信号を画素の空間的配置と一致する順序で読み出すことができるため、外部のデジタル信号処理回路でデータの並べ替えを行う必要がなく、画像処理を効率的に行うことができる。したがって、本実施形態に係る固体撮像装置１４８０を搭載することにより、高速な処理が可能な撮像システム１４００を実現することができる。

１：画素部
２００、６００、１２００：画素ユニット
２０１、２０２、８０１〜８０３、１２０１、１２０２：垂直出力線
２０８：書き込みメモリ選択手段
２０９：メモリ
２１０：読み出しメモリ選択手段
３０１、３０２、４１１〜４６２、６１１〜６２４、８１１〜８３２、１００１〜１００４、１２１１〜１２４１：光電変換素子

Claims (10)

1. 光電変換素子を有する画素ユニットが複数行列状に配置された画素部と、
   前記画素部の１列ごとに複数本ずつ配置され、前記光電変換素子から出力された信号を伝送させる、複数の垂直出力線と、
   前記光電変換素子から出力された信号を記憶させる複数のメモリと、
   前記複数の垂直出力線と前記複数のメモリの間に接続され、前記複数の垂直出力線のうちの１つ又は複数の垂直出力線から伝送される信号を、前記複数のメモリのうちの１つ又は複数のメモリに選択的に記憶させる、書き込みメモリ選択手段と、
   前記複数のメモリに記憶された信号が入力される複数の水平走査チャネルと、
   前記複数のメモリと前記複数の水平走査チャネルの間に接続され、前記複数のメモリのうちの１つ又は複数のメモリに記憶された信号を、前記複数の水平走査チャネルのうちの１つ又は複数の水平走査チャネルに選択的に出力させる、読み出しメモリ選択手段とを備え、
   前記読み出しメモリ選択手段は、前記光電変換素子の空間的配置に対応する順序で信号を出力する、固体撮像装置。
2. 前記画素ユニットは複数の光電変換素子を有し、前記複数の光電変換素子から出力された前記信号が一群として読み出される、請求項１に記載の固体撮像装置。
3. 前記画素ユニットは、複数の光電変換素子と、画素増幅部とを有し、前記各光電変換素子はそれぞれ電荷転送手段を介して前記画素増幅部に接続される、請求項１に記載の固体撮像装置。
4. 前記読み出しメモリ選択手段から前記複数のメモリに記憶された信号を出力させる順序は、前記光電変換素子の列に沿った方向の順序と一致する、請求項１に記載の固体撮像装置。
5. 複数色のカラーフィルタをさらに備え、前記画素ユニットは、前記カラーフィルタの色配列の１単位と対応する、請求項１に記載の固体撮像装置。
6. 複数色のカラーフィルタをさらに備え、同色のカラーフィルタを備える光電変換素子から同時に信号を出力させるよう、前記読み出しメモリ選択手段が制御される、請求項１に記載の固体撮像装置。
7. 前記複数の垂直出力線のうちの１本のみを選択して信号を読み出すことにより、垂直出力線から伝送される信号の順序と、前記読み出しメモリ選択手段から信号を出力させる順序とを一致させる垂直出力線選択手段をさらに備える、請求項１に記載の固体撮像装置。
8. 前記複数の垂直出力線の本数よりも前記複数のメモリの個数の方が多い、請求項１に記載の固体撮像装置。
9. 各前記メモリは複数の信号を記憶できるよう構成されており、前記複数の信号は少なくともリセット信号及び光電変換信号を含む、請求項１に記載の固体撮像装置。
10. 請求項１乃至９のいずれか１項に記載の固体撮像装置を備える、撮像システム。

Images