JP7373542B2

JP7373542B2 - 光電変換装置および機器

Info

Publication number: JP7373542B2
Application number: JP2021197870A
Authority: JP
Inventors: 秀央小林; 蒼長谷川; 一速水
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2021-12-06
Filing date: 2021-12-06
Publication date: 2023-11-02
Anticipated expiration: 2041-12-06
Also published as: JP2023083895A; CN116233632A; US20230179890A1

Description

本発明は、光電変換装置および機器に関する。

特許文献１には、画素列ごとに信号を読み出す信号線に対して、並列に２つの比較部を接続した個体撮像素子が示されている。時間的に変化する参照レベルを２つの比較部で互いに異ならせ、画素信号の信号レベルに応じて２つの比較部を切り替えて使用することによって、ＡＤ変換速度の維持やノイズの低減など、画素信号を使用する際の自由度が向上しうる。

また、特許文献２には、比較器に入力するランプ信号を選択するセレクタが設けられた構成が記載されている。このセレクタを用いることによって、画素信号に対して異なるゲインを印加することが記載されている。

特開２０１１－０４１０９１号公報特開２０１９－０６８３１８号公報

本発明は、画素から出力される信号に対する処理の自由度をより向上させるのに有利な技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係る光電変換装置は、複数の行および複数の列を構成するように配された複数の画素と、複数の処理回路と、前記複数の処理回路を制御するための制御回路と、を含み、前記複数の処理回路のそれぞれは、前記複数の列のうち対応する列に配された画素から出力される１つの画素信号をデジタル信号に変換するＡＤ変換を行う第１列回路および第２列回路を含み、前記制御回路は、前記ＡＤ変換に用いる第１信号と、前記第１信号とは別の信号であって、前記ＡＤ変換に用いる第２信号と、を生成する生成回路を含み、前記第１列回路に前記第１信号が供給されている期間に、前記第１信号と前記第２信号とが入力され、前記第１信号と前記第２信号との一方を選択して前記第２列回路に供給する選択回路を備えることを特徴とする。

本発明によれば、画素から出力される信号に対する処理の自由度をより向上させるのに有利な技術を提供することができる。

本実施形態の光電変換装置の構成例を示す図。図１の光電変換装置の画素の構成例を示す図。図１の光電変換装置のマルチプレクサの構成例を示す回路図。図１の光電変換装置の動作例を示すタイミング図。図１の光電変換装置の動作例を示すタイミング図。図１の光電変換装置の動作を説明する図。図１の光電変換装置の動作例を示すタイミング図。図１の光電変換装置の変形例を示す図。図１の光電変換装置の変形例を示す図。図１の光電変換装置の変形例を示す図。図１の光電変換装置の変形例を示す図。図１の光電変換装置の変形例を示す図。図１２の光電変換装置の画素の構成例を示す図。図１２の光電変換装置の変形例を示す図。図１の光電変換装置の構成例を示す図。本実施形態の光電変換装置が組み込まれた機器の構成例を示す図。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

図１～図１５を参照して、本開示の実施形態による光電変換装置について説明する。以下に説明する実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。しかしながら、それぞれの実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、光電変換装置の例として、測距装置（焦点検出やＴＯＦ（ＴｉｍｅＯｆＦｌｉｇｈｔ）を用いた距離測定などの装置）、測光装置（入射光量の測定などの装置）などがある。

図１は、本実施形態の光電変換装置１の構成例を示す図である。光電変換装置１は、複数の行および複数の列を構成するように配された複数の画素１０が配された画素アレイ２０と、複数の列にそれぞれ対応する複数の処理回路１１０と、複数の処理回路１１０を制御するための制御回路５０と、を含む。ここで、図１に示されるように、複数の処理回路１１０のうち特定の処理回路を示す場合、処理回路１１０「ａ」のように、参照符号の後に添え字する。それぞれの処理回路を区別する必要がない場合、単に「処理回路１１０」と記載する。他の構成要素も同様である。

画素１０から出力される画素信号は、複数の列のうち対応する列に配された画素１０に接続された信号線３０を介して、１つの信号線３０に対応する処理回路１１０に入力する。信号線３０には、それぞれ電流源４０が接続されている。複数の処理回路１１０によって処理された画素信号は、処理部９５を介して出力回路１００から光電変換装置１（チップ）の外部に出力される。

複数の処理回路１１０のそれぞれは、複数の列のうち対応する列に配された画素１０から出力される画素信号を処理する列回路１１１および列回路１１２を含む。より具体的には、列回路１１１および列回路１１２は、対応する列に配された画素１０から出力される１つの画素信号をデジタル信号に変換するＡＤ変換を行う。図１に示される構成において、それぞれの列回路１１１、１１２は、比較器６０、６１、メモリ７０、７１、メモリ８０、８１を含む。また、メモリ７０、７１には、カウンタ９０が接続されている。

制御回路５０は、ＡＤ変換に用いる第１信号と、第１信号とは別の信号であって、ＡＤ変換に用いる第２信号と、を生成する生成回路５１ａ、５１ｂを含む。列回路１１１および列回路１１２における信号処理（ＡＤ変換）を制御する第１信号を生成する生成回路５１ａ、および、第１信号とは異なる（列回路１１１および列回路１１２における信号処理（ＡＤ変換）を制御する）第２信号を生成する生成回路５１ｂを含む。図１に示される構成において、制御回路５０は、第１信号を生成する生成回路５１ａと第２信号を生成する生成回路５１ｂを含むが、これに限られることはない。制御回路５０が、１つの生成回路５１を含み、生成回路５１が、第１信号および第２信号を生成してもよい。

光電変換装置１は、列回路１１１に第１信号が供給されている期間に、第１信号と第２信号とが入力され、第１信号と第２信号の一方を選択して列回路１１２に供給する選択回路２００を備える。本実施形態において、列回路１１２に第１信号または第２信号を選択的に供給するために配された選択回路２００は、複数の処理回路１１０にそれぞれ対応して設けられた複数のマルチプレクサのそれぞれである。

図２は、１つの画素１０の回路構成の例を示す。画素１０は、光電変換素子としてフォトダイオード４００、転送トランジスタ４１０、ソースフォロワトランジスタ４３０、選択トランジスタ４４０、リセットトランジスタ４５５を含む。リセットトランジスタ４５５は、フローティングディフュージョンとして機能するノード４２０の電位をリセットする。フォトダイオード４００で発生した電荷は、転送トランジスタ４１０をオン動作させることによってノード４２０に転送される。ノード４２０に転送された電荷は、ノード４２０に付随する寄生容量によって信号電圧に変換される。信号電圧は、ソースフォロワトランジスタ４３０、選択トランジスタ４４０を介して画素信号として信号線３０へ出力される。ソースフォロワトランジスタ４３０は、図１に示される電流源４０とともにソースフォロワを構成し、ノード４２０上の信号電圧は、ソースフォロワにてバッファされて信号線３０に出力される。

図１に示される構成において、第１信号および第２信号は、傾きが互いに異なるランプ波ＲＡＭＰ１、ＲＡＭＰ２である。比較器６０ａ、６０ｂは、信号線３０ａ、３０ｃに出力された画素信号と、生成回路５１ａから出力されるランプ波ＲＡＭＰ１と、を比較する。比較器６０ａ、６０ｂの出力が反転するタイミングでメモリ７０ａ、７０ｂは、カウンタ９０のカウント信号を取り込む。また、比較器６１ａ、６１ｂの出力が反転するタイミングでメモリ７１ａ、７１ｂは、カウンタ９０のカウント信号を取り込む。これらによって、画素１０から出力される画素信号はＡＤ変換される。メモリ７０、７１に取り込まれたデジタル信号は、メモリ８０、８１へ転送された後に、処理部９５で信号処理され、出力回路１００を介してチップ外へ出力される。

ここで、本実施形態では複数の処理回路１１０で共通のカウンタ９０を用いた例を示しているが、共通のカウントクロックを供給し、それぞれの信号線３０に対応する処理回路１１０ごとにカウンタを配する構成であってもよい。このような構成においても本実施形態を適用することが可能である。この場合、複数のカウンタ９０が、メモリ７０、７１それぞれに対応して配される。また、図１において、画素アレイ２０の偶数列の画素１０に接続される信号線３０ｂに接続される回路は、信号線３０ａに接続される回路と同様の構成であってもよいため、図示を省略している。

選択回路２００として用いられるマルチプレクサの構成例が、図３に示されている。マルチプレクサ（選択回路２００）のそれぞれは、第１信号および第２信号をそれぞれ受ける入力端子ＩＮ１、ＩＮ２と、対応する列回路１１２に第１信号または第２信号を供給する出力端子ＯＵＴと、を含む。マルチプレクサ（選択回路２００）は、列回路１１２に第１信号または第２信号を供給するために、スイッチ素子２５０およびスイッチ素子２６０を有する。本実施形態において、選択回路２００としてマルチプレクサが配されることによって、画素アレイ２０から画素信号の多様な読み出しが可能となっている。以下では、３通りの読み出し方法について、図４～７を用いて説明する。

まず、図４のタイミング図を用いて、信号線３０に画素１０から出力される画素信号を比較器６０と比較器６１とにおいて同一ゲインでＡＤ変換する動作について説明する。この場合、選択回路２００は、制御回路５０の生成回路５１ａが第１信号として出力するランプ波ＲＡＭＰ１を、処理回路１１０の比較器６１に供給する。例えば、図３に示されるマルチプレクサ（選択回路２００）のスイッチ素子２５０がオン動作をし、スイッチ素子２６０がオフ動作をすることによって、生成回路５１ａから比較器６１にランプ波ＲＡＭＰ１が供給される。このとき、制御回路５０の生成回路５１ｂは、オフ状態になっていてもよい。

時刻ｔ０～ｔ１において、図２に示される制御信号ＲＥＳがハイレベルになり、リセットトランジスタ４５５がオン動作することによって、ノード４２０がリセットされる。ノード４２０のリセットに応じて信号線３０ａ、３０ｃの電位はリセットレベルになっている。時刻ｔ１において、制御信号ＲＥＳをローレベルにし、リセットトランジスタ４５５をオフ動作させる。その後、時刻ｔ２において、生成回路５１ａは、ランプ波ＲＡＭＰ１の生成を開始する。また、時刻ｔ２において、カウンタ９０は、カウント信号出力のカウントアップを開始する。

時刻ｔ３において、比較器６０、６１に入力するランプ波ＲＡＭＰ１および画素１０から信号線３０ａ、３０ｃに出力された画素信号が等しくなることによって、比較器６０、６１の出力が反転する。カウンタ９０を用いて比較器６０、６１の出力が反転するまでにかかる時間を計測し、メモリ７０、７１に保持することよって、リセットレベルのＡＤ変換が行われる。ＡＤ変換の結果は、メモリ８０、８１へ送られた後、処理部９５へ送られる。時刻ｔ４において、生成回路５１ａが生成するランプ波ＲＡＭＰ１のリセットが行われる。

時刻ｔ５～ｔ６において、図２に示される制御信号ＴＸがハイレベルになり、転送トランジスタ４１０がオン動作することによって、フォトダイオード４００からノード４２０へフォトダイオード４００に入射した光に応じた電荷が転送される。ノード４２０の電位は、電荷の量に応じて低下する。これによって、信号線３０ａ、３０ｃの電位が低下する。時刻ｔ７から再び、生成回路５１ａは、ランプ波ＲＡＭＰ１の生成を開始する。時刻ｔ８において、比較器６０、６１の出力が反転する。カウンタ９０を用いて比較器６０、６１の出力が反転するまでにかかる時間を計測し、メモリ７０、７１に保持することによって、光信号レベルのＡＤ変換が行われる。ＡＤ変換の結果は、メモリ８０、８１へ送られた後、処理部９５へ送られる。処理部９５において、光信号レベルのＡＤ変換の結果とリセットレベルのＡＤ変換の結果と、の差分をとることによって、所謂、デジタルＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ）処理が実施されてもよい。さらに、メモリ７０ａとメモリ７１ａとから取得したデータ同士、また、メモリ７０ｂとメモリ７１ｂとから取得したデータ同士で平均化を行うことによって、ノイズの低減を行うことが可能になっている。また、さらに、生成回路５１ｂをオフ状態とすることによって、光電変換装置１における消費電力が削減可能になる。

次に、図５を用いて、画素から信号線３０に出力される信号を２つの比較器６０、６１を用いて、互いに異なるゲインでＡＤ変換する動作について説明する。この場合、選択回路２００は、制御回路５０の生成回路５１ｂが第２信号として出力するランプ波ＲＡＭＰ２を、処理回路１１０の比較器６１に供給する。例えば、図３に示されるマルチプレクサ（選択回路２００）のスイッチ素子２６０がオン動作をし、スイッチ素子２５０がオフ動作をすることによって、生成回路５１ｂから比較器６１にランプ波ＲＡＭＰ２が供給される。

以下、上述の図４に示される場合とは異なる点を中心に説明する。図５に示されるように、時間的に変化するランプ波ＲＡＭＰ１の傾きは、ランプ波ＲＡＭＰ２の傾きよりも小さい。これによって、比較器６０と比較器６１との間で、互いに異なるゲインでＡＤ変換を行うことが可能になる。時刻ｔ３で、比較器６０の入力となるランプ波ＲＡＭＰ１と、信号線３０ａ、３０ｃのリセットレベルの画素信号と、が等しくなることによって、比較器６０の出力が反転する。また、比較器６１の入力となるランプ波ＲＡＭＰ２と、信号線３０ａ、３０ｃのリセットレベルの画素信号と、が等しくなることによって、比較器６１の出力が反転する。カウンタ９０を用いて、比較器６０、６１の出力が反転するまでにかかる時間を計測し、メモリ７０、７１に保持することよって、リセットレベルのＡＤ変換が行われる。ＡＤ変換の結果は、メモリ８０、８１へ送られた後、処理部９５へ送られる。

時刻ｔ５～ｔ６において、図２に示される制御信号ＴＸがハイレベルになり、転送トランジスタ４１０がオン動作することによって、フォトダイオード４００からノード４２０へフォトダイオード４００に入射した光に応じた電荷が転送される。ノード４２０の電位は、電荷の量に応じて低下する。これによって、信号線３０ａ、３０ｃの電位が低下する。ここで、信号線３０ａに接続された画素１０から出力される画素信号の信号振幅が、信号線３０ｃに接続された画素１０から出力される画素信号よりも小さく、低輝度である場合を例として説明する。

時刻ｔ８において、比較器６１ａの入力となるランプ波ＲＡＭＰ２と、信号線３０ａの光信号レベルの画素信号と、が等しくなることによって、比較器６１の出力が反転する。また、時刻ｔ９で、比較器６０ａの入力となるランプ波ＲＡＭＰ１と、信号線３０の画素信号と、が等しくなることによって、比較器６０の出力が反転する。さらに、比較器６１ｂの入力となるランプ波ＲＡＭＰ２と、信号線３２の光信号レベルの画素信号と、が等しくなることによって、比較器６３の出力が反転する。カウンタ９０を用いて比較器６０、６１の出力が反転するまでにかかる時間を計測し、メモリ７０、７１に保持することによって、光信号レベルのＡＤ変換が行われる。一方、時刻ｔ１０となっても、比較器６０ｂの入力となるランプ波ＲＡＭＰ１と、信号線３０ｃの画素信号と、は等しくならないため、比較器６０ｂの出力は反転しない。

したがって、メモリ７０ａは、例えば、「０」の値が保持されたままの状態となる。これらのＡＤ変換の結果は、メモリ８０、８１へ送られた後、処理部９５へ送られる。次いで、処理部９５において、光信号レベルのＡＤ変換の結果とリセットレベルのＡＤ変換の結果と、の差分をとることによって、所謂、デジタルＣＤＳ処理が実施されてもよい。メモリ７０ａから信号線３０ａに出力された画素信号の高ゲインでのＡＤ変換信号、メモリ７１ａから信号線３０ａに出力された画素信号の低ゲインＡＤでのＡＤ変換信号が得られる。また、メモリ７１ｂから信号線３０ｃに出力された画素信号の低ゲインでのＡＤ変換信号が得られる。一方、メモリ７０ｂの信号は、光信号レベルの画素信号のＡＤ変換の結果が「０」であるため、無効とみなされ、以降の信号処理には使用されない。

以下、処理部９５において、さらに信号処理を行う例について説明する。上述のように、信号線３０ａに供給された低輝度の画素信号に対して、低ゲインと高ゲインとの両方のＡＤ変換信号が得られた。一方、信号線３０ｃに供給された高輝度の画素信号に対して、低ゲインのＡＤ変換信号のみが得られている。低輝度の画素信号に対しては高ゲインのＡＤ変換信号を用いた方が入力換算ノイズを抑制されるため、高ゲインのＡＤ変換信号を用いてもよい。一方、高輝度の画素信号に対しては低ゲインのＡＤ変換信号のみしか得られないため、列回路１１２ｂにおいて得られたＡＤ変換信号を用いる。この場合の照度に対する出力の関係が、図６に示されている。

ランプ波ＲＡＭＰ１を用いた高ゲインのＡＤ変換信号を用いる低輝度側と、ランプ波ＲＡＭＰ２を用いた低ゲインのＡＤ変換信号を用いる高輝度側と、でゲインが異なることがわかる。この場合、処理部９５において、ランプ波ＲＡＭＰ１を用いた高ゲインのＡＤ変換信号を用いる低輝度側に対して、デジタルゲインでゲインを低下させる処理を行うことによって、ゲインを揃えて２つの信号の合成を行ってもよい。低輝度側では、先述のように低ゲインのＡＤ変換信号と高ゲインのＡＤ変換信号との両方が得られるため、つなぎ目近辺にあたる照度に対しては、両方の信号を用いる処理を行ってもより。つまり、低輝度では高ゲインのＡＤ変換信号、中輝度では低ゲインのＡＤ変換信号と高ゲインのＡＤ変換信号と、高輝度では低ゲインのＡＤ変換信号を、それぞれ用いてもよい。これによって、高輝度と低輝度とのつなぎ目近辺でのリニアリティ誤差を抑制する効果を得ることが可能になる。

上述のように、低輝度では高ゲインのＡＤ変換信号を用いるため、低ゲインのＡＤ変換信号が無駄になってしまう。そこで図７に示されるように、信号線３０ｃに供給された画素信号は、低ゲインおよび高ゲインでＡＤ変換する一方、信号線３０ａに供給された低輝度の画素信号については、列回路１１１ａ、１１２ａの比較器６０ａ、６１ａの両方にランプ波ＲＡＭＰ１を供給し、比較器６０ａ、６１ａの両方で高ゲインのＡＤ変換を行ってもよい。つまり、列ごとに選択回路２００の動作を異ならせてもよい。これによって、信号線３０ａから得られる２つの高ゲインのＡＤ変換信号を平均化することによって、さらにノイズを低減することが可能となる。この場合は、図７に示されるように、信号線３０ａに供給される画素信号のＡＤ変換については、ランプ波ＲＡＭＰ１のみを用いることになる。

例えば、信号線３０ａに接続される画素１０の感度が低く、信号線３０ａから常に低輝度相当の信号が出力される場合に、図７に示されるような動作が行われてもよい。また、例えば、光電変換装置１が信号線３０の信号振幅をモニタする回路を備え、画素１０から信号線３０に供給される画素信号の振幅に応じて、信号線３０ごとに選択回路２００の動作を個別に切り替えてもよい。この場合、例えば、リセットレベルの画素信号をＡＤ変換する際には、２つの比較器６０、６１において高ゲインのＡＤ変換を行い、光信号レベルの画素信号をＡＤ変換する際は、画素１０に入射した光の輝度に応じて、適当なゲインでＡＤ変換を行うことができる。

以上、説明したように、信号線３０に供給される画素信号を２つの比較器６０、６１を用いて同一ゲインでＡＤ変換する際、ランプ波を生成する生成回路５１ａ、５１ｂのうち片方をパワーオフすることが可能になり、省電力の読み出しが可能になる。また、信号線３０に供給される画素信号を２つの比較器６０、６１を用いて異なるゲインでＡＤ変換することが可能である。また、例えば、信号線３０ｃに供給される画素信号は、比較器６０ａ、６１ａを用いて同一ゲインでＡＤ変換し、信号線３０ｃに供給される画素信号は、比較器６０ｂ、６１ｂを用いて異なるゲインでＡＤ変換する、という動作が可能となっている。このように、光電変換装置１は、多様な読み出し方法に対応することが可能となり、画素１０から出力される信号に対する処理の自由度を高めることができる。

図１に示される構成において、複数の処理回路１１０にそれぞれ対応して複数の選択回路２００が配されているが、これに限られることはない。図８に示されるように、生成回路５１ａ、５１ｂと、列回路１１１、１１２と、の間に選択回路２００を配してもよい。つまり、制御回路５０が、選択回路２００として、例えば、マルチプレクサを含んでいてもよい。選択回路２００、第１信号（ランプ波ＲＡＭＰ１）および第２信号（ランプ波ＲＡＭＰ２）をそれぞれ受ける入力端子と、複数の処理回路１１０にそれぞれ配された複数の列回路１１２に第１信号または第２信号を供給する出力端子と、を含む。ただし、図８に示される構成は、上述の３通りの読み出し方法のうち、図７を用いて説明した列ごとに選択回路２００の動作を変えることはできない。また、図８に示される構成において、選択回路２００内のスイッチ素子２５０、２６０のオン抵抗が、比較器６０、６１に対して共通インピーダンス成分になるため、比較器６０、６１同士の干渉の要因になる可能性がある。したがって、選択回路２００の配置は、自由度の高さや回路動作などから、図８に示される構成よりも、図１に示される構成の方が適しているといえる。

また、図１に示される構成において、比較器６０、６１のＡＤ変換のゲイン制御を例に、画素から出力される信号に対する処理の自由度の向上について説明したが、これに限られることはない。図９に示されるように、ゲイン可変アンプを用いた場合であっても画素１０から画素信号の読み出しの多様化を図ることが可能である。

図９に示される構成において、制御回路５０は、ゲイン制御回路３０１ａ、３０１ｂを含む。また、複数の処理回路１１０のそれぞれの、対応する列に配された画素１０から出力される画素信号を処理する列回路１１１および列回路１１２は、ゲイン可変アンプ３５０およびゲイン可変アンプ３５１を含む。ゲイン可変アンプ３５０、３５１は、反転アンプ３２０、入力容量３３０、フィードバック容量３４０を含みうる。ゲイン可変アンプ３５０、３５１は、信号線３０に供給される画素信号を、ゲイン制御回路３０１ａから供給される第１信号およびゲイン制御回路３０１ｂから供給される第２信号に従って互いに異なる増幅率で増幅する。この場合も、図３に示されるようなマルチプレクサ（選択回路２００）の入力端子と出力端子との間のスイッチ素子２５０、２６０の切り替えによって、信号線３０ａ、３０ｃに供給される画素信号の同一ゲインでの読み出し、信号線３０ａ、３０ｃに供給される画素信号の異なるゲインでの読み出し、信号線３０ａ、３０ｃごとに同一または異なるゲインを切り替えての読み出しを行うことが可能である。

図１～９を用いた説明において、処理回路１１０に配された列回路１１２に選択回路２００が接続され、制御回路５０は、列回路１１２に第１信号または第２信号を選択的に供給することを説明したが、これに限られることはない。第１信号と第２信号が入力され、第１信号と第２信号との一方を選択して列回路１１１に供給する構成を有していてもよい。つまり、選択回路２００とは別に、列回路１１１に第１信号または第２信号を供給する選択回路２１０が配されていてもよい。例えば、図１０に示されるように、選択回路２１０は、複数の処理回路１１０にそれぞれ対応して設けられ、第１信号および第２信号をそれぞれ受ける入力端子ＩＮ１、ＩＮ２と、対応する列回路１１１に第１信号または第２信号を供給する出力端子ＯＵＴと、をそれぞれ含む複数のマルチプレクサのそれぞれである。図１０では、列回路１１１、１１２のうち比較器６０、６１よりも処理部９５の側に配された回路は省略されている。

選択回路２１０が配されることによって、比較器６０にも生成回路５１ｂからランプ波ＲＡＭＰ２を供給可能になり、さらに、画素信号の多様な読み出しが可能になる。また、比較器６０、６１で同一のゲインでＡＤ変換する場合に、比較器６０、６１のいずれにも選択回路２００、２１０を介して第１信号（ランプ波ＲＡＭＰ１）または第２信号（ランプ波ＲＡＭＰ２）を供給することによって、ランプ波ＲＡＭＰ１、ＲＡＭＰ２のインピーダンスが概略同等になり、画素信号を読み出す際の特性差を低減することが可能となる。

また、図１１に示されるように、制御回路５０が、生成回路５１ａの出力と生成回路５１ｂの出力とを短絡するスイッチ素子２２０をさらに含んでいてもよい。これによって、生成回路５１ａと生成回路５１ｂとから同じの傾きのランプ波ＲＡＭＰを供給する（ランプ波ＲＡＭＰ１とランプ波ＲＡＭＰ２とのスロープ信号を同じにする。）場合に、スイッチ素子２２０をオン動作させ、生成回路５１ａの出力と生成回路５１ｂの出力とをショートさせることによって、２本の信号線を用いてランプ波ＲＡＭＰを伝送可能となり、ランプ信号線のインピーダンスを低減することが可能になる。

次に、図１２を用いて図１の光電変換装置１の変形例について説明する。図１に示される構成において、列回路１１１および列回路１１２が、画素アレイ２０の複数の列のうち対応する１つの列に配された画素１０に接続された信号線３０にそれぞれ並列に接続されている。一方、図１２に示される構成において、画素１０が配される１つの列に２つの信号線３０、３１が配されている。これによって、上述の３通りの読み出し方法に加えて、２行分の画素１０の画素信号を同時に読み出すことが可能である。また、選択回路２００を備えることによって、例えば、２行の画素１０から同時に画素信号を読み出す際に、同じ生成回路５１ａが生成するランプ波ＲＡＭＰ１を使用してＡＤ変換することが可能になる。これによって、画素信号が読み出される２つの行の間での特性差が生じることを抑制することが可能になっている。

図１２に示される構成において、列回路１１１が、画素アレイ２０の複数の列のうち対応する１つの列に配された画素に接続された信号線３０に接続され、列回路１１２が、信号線３０、または、信号線３０に接続された画素１０のうち一部の画素１０に接続された信号線３１に選択的に接続されるように構成されている。このため、光電変換装置１は、処理回路１１０にそれぞれ対応して設けられた複数のマルチプレクサなどの選択回路５００を備えている。選択回路５００は、信号線３０、３１に接続された入力端子と、信号線３０に出力された画素信号または信号線３１に出力された画素信号を対応する列回路１１２に供給する出力端子と、を含む。

列回路１１２が、画素アレイ２０の複数の列のうち対応する１つの列に配された画素１０に接続された信号線３０に接続され、列回路１１１が、信号線３０、または、信号線３０に接続された画素１０のうち一部の画素１０に接続された信号線３１に選択的に接続されるように構成されていていてもよい。つまり、列回路１１１および列回路１１２のうち一方が、画素アレイ２０の複数の列のうち対応する１つの列に配された画素１０に接続された信号線３０に接続され、列回路１１１および列回路１１２のうち他方が、信号線３０、または、信号線３０に接続された画素１０のうち一部の画素１０に接続された信号線３１に選択的に接続されるように構成されていていてもよい。また、列回路１１１および列回路１１２が共に、信号線３０、または、信号線３０に接続された画素１０のうち一部の画素１０に接続された信号線３１に選択的に接続されるように構成されていていてもよい。

図１３は、図１２に示される構成における画素１０の回路の例を示す。画素１０は、図２の画素１０の構成と比較して、選択トランジスタ４４１をさらに含む。これによって、画素１０から、信号線３０、３１の両方へ画素信号を出力することが可能になっている。図１２の構成において、選択トランジスタ４４０の接続先は、行ごとに交互に信号線３０と信号線３１とになっている。一方、選択トランジスタ４４１の接続先は、全ての行において信号線３０のみになっている。本実施形態において、画素アレイ２０の画素１０から１行ずつ画素信号を読み出す際には、選択トランジスタ４４１を用いて、信号線３０に画素信号を出力する。画素アレイ２０の画素１０から２行ずつ画素信号を読み出す際には、選択トランジスタ４４０、４４１を用いて、２行分の信号を信号線３０、３１へ同時に画素信号を出力する。

１行ずつ画素信号を読み出す場合、選択回路５００を用いて、信号線３０は比較器６１に接続される。この場合、上述と同様の３通りの読み出し方法に対応することが可能である。また、２行ずつ画素信号を読み出す場合、選択回路５００を用いて、信号線３１は比較器６１に接続される。この場合、２行分の画素１０の画素信号を同時に読み出すことが可能である。また、選択回路２００が配されていることによって、２行同時に画素信号を読み出す際に、比較器６０、６１で同一のランプ波ＲＡＭＰ１を用いて読み出すことが可能となる。これによって、同時に画素信号が読み出される２つの行の信号の間での行間差などの特性差が生じることを抑制することが可能になる。

図１４は、図１２に示される光電変換装置１の変形例である。以下では、図１２の構成との相違点について主に説明する。図１４に示される構成において、画素１０が配される１つの列に４つの信号線３０、３１、３２、３３が配されている。また、複数の処理回路１１０にそれぞれ対応して、マルチプレクサなどの選択回路５０１が配される。さらに、複数の処理回路１１０のそれぞれは、画素信号を処理する列回路１１３および列回路１１４を含む。これによって、４行分の画素信号を同時に読み出すことが可能となっている。また、制御回路５０の選択回路２００は、比較器６１と比較器６３とに接続されている。これによって、処理回路１１０の面積の縮小が可能になる。図１４では、列回路１１１～１１４のうち比較器６０～６３よりも処理部９５の側に配された回路は省略されている。

図１４に示される構成において、列回路１１１が、画素アレイ２０の複数の列のうち対応する１つの列に配された画素に接続された信号線３０に接続され、列回路１１２が、信号線３０、または、信号線３０に接続された画素１０のうち一部の画素１０に接続された信号線３１に選択的に接続されるように構成されている。選択回路５００は、信号線３０、３１に接続された入力端子と、信号線３０に出力された画素信号または信号線３１に出力された画素信号を対応する列回路１１２に供給する出力端子と、を含む。

さらに図１４に示される構成において、列回路１１３が、信号線３０に接続された画素１０と同じ画素１０に接続された信号線３２に接続され、列回路１１４が、信号線３２、または、信号線３２に接続された画素１０のうち一部の画素１０に接続された信号線３３に選択的に接続されるように構成されている。上述のように、処理回路１１０にそれぞれ対応して選択回路５０１が配される。選択回路５０１は、信号線３２、３３に接続された入力端子と、信号線３２に出力された画素信号または信号線３３に出力された画素信号を対応する列回路１１４に供給する出力端子と、を含む。

列回路１１４が、画素アレイ２０の複数の列のうち対応する１つの列に配された画素１０に接続された信号線３２に接続され、列回路１１３が、信号線３２、または、信号線３２に接続された画素１０のうち一部の画素１０に接続された信号線３３に選択的に接続されるように構成されていていてもよい。つまり、列回路１１３および列回路１１４のうち一方が、画素アレイ２０の複数の列のうち対応する１つの列に配された画素１０に接続された信号線３２に接続され、列回路１１３および列回路１１４のうち他方が、信号線３２、または、信号線３２に接続された画素１０のうち一部の画素１０に接続された信号線３３に選択的に接続されるように構成されていていてもよい。また、列回路１１３および列回路１１４が共に、信号線３２、または、信号線３２に接続された画素１０のうち一部の画素１０に接続された信号線３３に選択的に接続されるように構成されていていてもよい。

図１４において、４行同時に画素信号を読み出す際、選択回路５００を用いて、信号線３１は比較器６１に接続され、選択回路５０１を用いて、信号線３３は比較器６３に接続される。これによって、信号線３０～３３に画素１０から出力される画素信号を比較器６０～６３で同時に読み出すことが可能となる。また、選択回路２００が配されていることによって、４行同時に画素信号を読み出す際に、比較器６０～６３で同一のランプ波ＲＡＭＰ１を用いて読み出すことが可能となる。これによって、同時に画素信号が読み出される４つの行の分の信号間で、行間差などの特性差が発生することを抑制することが可能になる。さらに、比較器６１と比較器６３とで選択回路２００を共有していることによって、処理回路１１０の回路規模、例えば、面積の縮小が可能になる。

複数の画素１０は、互いに異なる色を検出する画素を含んでいてもよい。例えば、複数の画素１０は、赤色の光を検出するための画素、青色の光を検出するための画素、緑色の光を検出するための画素を含んでいてもよい。この場合、比較器６１と比較器６３とは、同色の画素１０から出力される画素信号を読み出すのに用いられてもよい。選択回路２００を共有することによって、異なる色間でクロストークが発生することを防止することが可能になる。

光電変換装置１の形態は上述の実施形態に限られものではない。例えば、画素１０は、図２に示される構成に限られない。例えば、ノード４２０が備える容量を切り替え可能な構成が用いられてもよい。また、画素１０は、複数のフォトダイオード４００でノード４２０を共有していてもよい。画素１０が、１つのマイクロレンズの下に複数のフォトダイオード４００が配され、位相差を検出可能な構成を有していてもよい。また、例えば、比較器６０～６３が、オートゼロ動作用の容量やスイッチなどを有する構成でも構わない。

また、例えば、光電変換装置１は、図１５のように、少なくとも一部が互いに積層された基板１００１と基板１００２とを含んでいてもよい。この場合、基板１００１に、複数の画素１０を備える画素アレイ２０が配され、基板１００２に、複数の処理回路１１０が配されていてもよい。また、基板１００２に、制御回路５０が配されていてもよい。基板１００１と基板１００２とを積層する場合、図１５の矢印で示されるように、基板１００１の側から光が入射しうる。基板１００１と基板１００２とを積層した構成にすることによって、例えば、画素１０と対応する処理回路１１０との間の配線長が長くなることを抑制し、配線パターンの寄生容量を低減することが可能になる。これによって、光電変換装置１の処理能力を向上させることが可能になる。また、基板１００１と基板１００２とを積層した構成にすることによって、例えば、光電変換装置１のチップ面積を抑制できる。さらに、光電変換装置１が、３層以上の基板を備えていてもよい。この場合、例えば、処理部９５、出力回路１００などの構成が、基板１００１、１００２とは別の基板に配されていてもよい。

また、これまでランプ波を使用した、いわゆるスロープ型のＡＤ変換を行う形態を説明したが、他のＡＤ変換形式にも適用可能である。例えば、逐次比較型のＡＤ変換に適用することができ、この場合には生成回路５１ａ、５１ｂはランプ波の代わりに、基準信号を出力するようにしてもよい。この場合、生成回路５１ａが出力する基準信号と生成回路５１ｂが出力する基準信号には電位差（オフセット）を設けるようにしてもよい。それぞれの列回路１１１は、基準信号が入力される容量素子群を備え、容量素子群から出力される信号がランプ波の代わりに比較器６０、６１に入力される。これによって、逐次比較型のＡＤ変換動作を行うことができる。

また、本実施形態では、複数の生成回路を用いて複数のランプ波を出力する形態を説明したが、１つの生成回路が複数のランプ波を生成するようにしてもよい。この形態として、例えばランプ波ＲＡＭＰ１を伝送する配線パターンとランプ波ＲＡＭＰ２を伝送する配線パターンとのそれぞれの容量値を異ならせることでランプ波ＲＡＭＰ１とランプ波ＲＡＭＰ２との傾きを異ならせるようにすることができる。容量値を異ならせる方法として、例えばランプ波ＲＡＭＰ１を伝送する配線パターンとランプ波ＲＡＭＰ２を伝送する配線パターンとの一方の配線パターンには容量素子を接続させる。そして、他方の配線パターンには容量素子を接続させないようにする方法がある。

上述の実施形態に係る光電変換装置１の応用例を以下に説明する。図１６は、光電変換装置１を搭載した機器ＥＱＰの模式図である。機器ＥＱＰは、電子機器とも呼ばれうる。図１６は、機器ＥＱＰの一例としてカメラを示している。ここで、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータや、スマートフォンなどの携帯端末）も含まれる。

光電変換装置１は、画素アレイ２０が設けられた積層構造の半導体チップでありうる。光電変換装置１は、図１５に示されるように、半導体パッケージＰＫＧに収容されている。パッケージＰＫＧは、光電変換装置１が固定された基体と、光電変換装置１に対向するガラスなどの蓋体と、基体に設けられた端子と光電変換装置１に設けられた端子とを接続するボンディングワイヤやバンプなどの導電性の接続部材と、を含みうる。機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備えていてもよい。

光学系ＯＰＴは、光電変換装置１に結像するものであり、例えば、レンズやシャッタ、ミラーでありうる。制御装置ＣＴＲＬは、光電変換装置１の動作を制御するものであり、例えば、ＡＳＩＣなどの半導体デバイスでありうる。処理装置ＰＲＣＳは、光電変換装置１から出力された信号を処理する信号処理部として機能するものであり、ＣＰＵやＡＳＩＣなどの半導体デバイスでありうる。表示装置ＤＳＰＬは、光電変換装置１で得られた画像データを表示する、ＥＬ表示装置や液晶表示装置でありうる。記憶装置ＭＭＲＹは、光電変換装置１で得られた画像データを記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリでありうる。機械装置ＭＣＨＮはモーターやエンジンなどの可動部あるいは推進部を有する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッタ動作のために光学系ＯＰＴの部品を駆動することができる。機器ＥＱＰでは、光電変換装置１から出力された画像データを表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。このため、機器ＥＱＰは、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを備えていてもよい。

光電変換装置１が組み込まれたカメラは、監視カメラや、自動車や鉄道車両、船舶、航空機あるいは産業用ロボットなどの輸送機器に搭載される車載カメラなどにも適用されうる。加えて、光電変換装置１が組み込まれたカメラは、輸送機器に限らず、高度道路交通システム（ＩＴＳ）など、広く物体認識を利用する機器に適用することができる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１：光電変換装置、１０：画素、５０：制御回路、５１：生成回路、１１０：処理回路、１１１，１１２：列回路、２００：選択回路

Claims

複数の行および複数の列を構成するように配された複数の画素と、
複数の処理回路と、
前記複数の処理回路を制御するための制御回路と、を含み、
前記複数の処理回路のそれぞれは、前記複数の列のうち対応する列に配された画素から出力される１つの画素信号をデジタル信号に変換するＡＤ変換を行う第１列回路および第２列回路を含み、
前記制御回路は、前記ＡＤ変換に用いる第１信号と、前記第１信号とは別の信号であって、前記ＡＤ変換に用いる第２信号と、を生成する生成回路を含み、
前記第１列回路に前記第１信号が供給されている期間に、前記第１信号と前記第２信号とが入力され、前記第１信号と前記第２信号との一方を選択して前記第２列回路に供給する選択回路を備えることを特徴とする光電変換装置。
前記選択回路は、前記複数の処理回路にそれぞれ対応して設けられた複数のマルチプレクサのそれぞれであり、
前記複数のマルチプレクサのそれぞれは、前記第１信号および前記第２信号をそれぞれ受ける入力端子と、対応する前記第２列回路に前記第１信号または前記第２信号を供給する出力端子と、を含むことを特徴とする請求項１に記載の光電変換装置。
前記制御回路が、前記選択回路としてマルチプレクサを含み、
前記マルチプレクサは、前記第１信号および前記第２信号をそれぞれ受ける入力端子と、前記複数の処理回路にそれぞれ配された複数の前記第２列回路に前記第１信号または前記第２信号を供給する出力端子と、を含むことを特徴とする請求項１に記載の光電変換装置。
前記第１信号と前記第２信号とが入力され、前記第１信号と前記第２信号との一方を選択して前記第１列回路に供給する、前記選択回路とは別の選択回路を備えることを特徴とする請求項１乃至３の何れか１項に記載の光電変換装置。
前記別の選択回路が、前記複数の処理回路にそれぞれ対応して設けられ、前記第１信号および前記第２信号をそれぞれ受ける入力端子と、対応する前記第１列回路に前記第１信号または前記第２信号を供給する出力端子と、をそれぞれ含む複数のマルチプレクサのそれぞれであることを特徴とする請求項４に記載の光電変換装置。
前記生成回路として、前記第１信号を生成する第１生成回路と、前記第２信号を生成する第２生成回路と、を備えることを特徴とする請求項１乃至５の何れか１項に記載の光電変換装置。
前記制御回路が、前記第１生成回路の出力と前記第２生成回路の出力とを短絡するスイッチ素子をさらに含むことを特徴とする請求項６に記載の光電変換装置。
前記第１信号および前記第２信号は、傾きが互いに異なるランプ波であり、
前記第１列回路および前記第２列回路が、前記画素信号と、前記ランプ波と、を比較する比較器を含むことを特徴とする請求項６または７に記載の光電変換装置。
前記第１列回路および前記第２列回路が、ゲイン可変アンプを含み、
前記ゲイン可変アンプは、前記画素信号を、前記第１信号および前記第２信号に従って互いに異なる増幅率で増幅することを特徴とする請求項１乃至７の何れか１項に記載の光電変換装置。
前記第１列回路および前記第２列回路が、前記複数の列のうち対応する１つの列に配された画素に接続された信号線にそれぞれ並列に接続されていることを特徴とする請求項１乃至９の何れか１項に記載の光電変換装置。
前記第１列回路および前記第２列回路のうち一方が、前記複数の列のうち対応する１つの列に配された画素に接続された第１信号線に接続され、
前記第１列回路および前記第２列回路のうち他方が、前記第１信号線、または、前記第１信号線に接続された画素のうち一部の画素に接続された第２信号線に選択的に接続されることを特徴とする請求項１乃至９の何れか１項に記載の光電変換装置。
前記複数の処理回路のそれぞれは、前記画素信号をデジタル信号に変換するＡＤ変換を行う第３列回路および第４列回路をさらに含み、
前記選択回路は、前記第３列回路に前記第１信号が供給されている期間に、前記第１信号と前記第２信号との一方を選択して前記第４列回路に供給し、
前記第１列回路および前記第２列回路のうち一方が、前記複数の列のうち対応する１つの列に配された画素に接続された第１信号線に接続され、
前記第１列回路および前記第２列回路のうち他方が、前記第１信号線、または、前記第１信号線に接続された画素のうち一部の画素に接続された第２信号線に選択的に接続され、
前記第３列回路および前記第４列回路のうち一方が、前記第１信号線に接続された画素と同じ画素に接続された第３信号線に接続され、
前記第３列回路および前記第４列回路のうち他方が、前記第３信号線、または、前記第３信号線に接続された画素のうち一部の画素に接続された第４信号線に選択的に接続されることを特徴とする請求項１乃至９の何れか１項に記載の光電変換装置。
少なくとも一部が互いに積層された第１基板と第２基板とをさらに含み、
前記第１基板に、前記複数の画素が配され、
前記第２基板に、前記複数の処理回路が配されていることを特徴とする請求項１乃至１２の何れか１項に記載の光電変換装置。
前記第２基板に、前記制御回路が配されていることを特徴とする請求項１３に記載の光電変換装置。
請求項１乃至１４の何れか１項に記載の光電変換装置と、
前記光電変換装置から出力された信号を処理する信号処理部と、
を備えることを特徴とする機器。