JP7471871B2 - 電子デバイス、システム及び電子デバイスの制御方法 - Google Patents

Description

本発明は、電子デバイス、システム及び電子デバイスの制御方法に関する。

特許文献１には、画素アレイブロックとＣＤＳ（Correlated Double Sampling）回路との間の画素出力線がバッファの入力端子に接続されている固体撮像装置が開示されている。このバッファは、画素出力線の電位に応じた信号を出力することができる。出力された信号は、固体撮像装置の不具合の解析等に用いられる。

特開２００５－２５２９５１号公報

特許文献１の固体撮像装置には、複数の画素出力線のうちの一部のみがバッファの入力端子に接続されている。特許文献１の固体撮像装置の構成では、バッファが接続されていない画素出力線の電位は出力されず、十分な検査を行うことができない場合がある。そのため、信号をより適切に入力又は出力する手法が求められている。

本発明は、信号をより適切に入力又は出力することができる電子デバイス、システム及び電子デバイスの制御方法を提供することを目的とする。

本発明の一観点によれば、セルが複数の行及び複数の列をなすように配されたセルアレイ部と、前記複数の行又は前記複数の列の各々に対応して配され、対応する複数の前記セルに接続された複数の信号線と、前記複数の信号線が伝送する信号に応じた信号をそれぞれ保持する複数のメモリと、前記複数のメモリを順次選択して信号の読み出しを行う走査回路と、前記走査回路によって前記複数のメモリから順次読み出された出力信号が通る第１電極と、前記複数の信号線のうちの一部の信号線を選択するためのクロック信号が入力される第２電極と、前記複数の列の各々に対応して配された複数のスイッチと、前記第２電極を介して前記クロック信号が入力され、前記複数のスイッチを制御するシフトレジスタと、前記クロック信号に基づいて選択された前記一部の信号線に接続されたセルと前記第１電極の間のノードへ電気的に接続される第３電極と、を有し、前記第３電極の電位と、前記クロック信号に基づいて選択された前記一部の信号線の電位とが、相関することを特徴とする電子デバイスが提供される。

本発明の他の一観点によれば、セルが複数の行及び複数の列をなすように配されたセルアレイ部と、前記複数の行又は前記複数の列の各々に対応して配され、対応する複数の前記セルに接続された複数の信号線と、前記複数の信号線が伝送するアナログ信号に応じたデジタル信号をそれぞれ保持する複数のメモリと、前記複数のメモリを順次選択してデジタル信号の読み出しを行う走査回路と、前記走査回路によって前記複数のメモリから順次読み出されたデジタル信号である出力信号が通る第１電極と、前記複数の信号線のうちの一部の信号線を選択するためのクロック信号が入力される第２電極と、前記複数の列の各々に対応して配された複数のスイッチと、前記第２電極を介して前記クロック信号が入力され、前記複数のスイッチを制御するシフトレジスタと、前記クロック信号に基づいて選択された前記一部の信号線で伝送されるアナログ信号に応じたアナログ信号が通る第３電極と、を有することを特徴とする電子デバイスが提供される。

本発明の他の一観点によれば、複数の信号線と、第１電極と、第２電極と、第３電極と、前記複数の信号線が伝送するアナログ信号に応じたデジタル信号をそれぞれ保持する複数のメモリと、前記複数のメモリを順次選択してデジタル信号の読み出しを行う走査回路と、前記複数の信号線の各々に対応して配された複数のスイッチと、前記第２電極を介してクロック信号が入力され、前記複数のスイッチを制御するシフトレジスタと、を備える電子デバイスの制御方法であって、前記走査回路によって前記複数のメモリから順次読み出されたデジタル信号を前記第１電極から出力し、前記複数の信号線のうちの一部の信号線の電位に基づくアナログ信号を前記第３電極から取得し、前記一部の信号線を、前記第２電極へ入力する前記クロック信号に含まれる１以上のパルスの数によって選択することを特徴とする制御方法が提供される。

本発明によれば、信号をより適切に入力又は出力することができる電子デバイス、システム及び電子デバイスの制御方法が提供される。

第１実施形態に係る光電変換装置の概略構成を示すブロック図である。 第２実施形態に係る光電変換装置の回路図である。 第２実施形態に係る電位出力部の動作を示すタイミングチャートである。 第３実施形態に係る光電変換装置の回路図である。 第４実施形態に係る光電変換装置の回路図である。 第５実施形態に係る光電変換装置の概略構成を示すブロック図である。 第６実施形態に係る光電変換装置の概略構成を示すブロック図である。 第７実施形態に係る光電変換装置の概略構成を示すブロック図である。 第７実施形態に係る電位出力部の動作を示すタイミングチャートである。 第８実施形態に係る撮像システムの構成例を示すブロック図である。 第９実施形態に係る撮像システム及び移動体の構成例を示す図である。

以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。

［第１実施形態］
図１は、本実施形態に係る電子デバイスの一例としての光電変換装置１００の概略構成を示すブロック図である。光電変換装置１００は、例えば、撮像装置、焦点検出装置、測距装置等であり得るがこれらに限定されるものではない。本実施形態では、光電変換装置１００は、静止画、動画等の画像を撮影する撮像装置であるものとする。光電変換装置１００は、画素部１１０、垂直走査回路１２０、制御回路１３０、電位出力部１４０及び映像信号出力部１５０を有している。画素部１１０は、複数の行及び複数の列をなすように配された複数の画素を含む。複数の画素の各々は、入射光を光電変換することにより電荷を生成する光電変換素子を含む。

制御回路１３０は、垂直走査回路１２０、電位出力部１４０及び映像信号出力部１５０の各部の駆動タイミングを制御する。垂直走査回路１２０は、画素部１１０内の画素に含まれる複数のトランジスタをオン（導通状態）又はオフ（非導通状態）に制御するための制御信号を供給する。当該制御信号は、画素部１１０の各行に対応して配された制御線を介して各画素に供給される。垂直走査回路１２０は、シフトレジスタ、アドレスデコーダ等の論理回路により構成され得る。画素部１１０には信号線ＶＬＩＮＥ１、…ＶＬＩＮＥｋ、…ＶＬＩＮＥｎが設けられている。「ＶＬＩＮＥ」に付された添字の「ｋ」等は１からｎまでの列番号を示しており、図１では、１列目、ｋ列目及びｎ列目の信号線ＶＬＩＮＥ１、ＶＬＩＮＥｋ、ＶＬＩＮＥｎのみが図示されている。以下の説明では、信号線が設けられている列が何列目であるかを具体的に特定する必要がない場合には、単にＶＬＩＮＥｋと表記することもある。画素からのアナログ信号は、対応する列の信号線ＶＬＩＮＥｋに読み出される。

映像信号出力部１５０は、信号線ＶＬＩＮＥｋの信号の補正、アナログデジタル変換、シリアル化等の処理を行う回路である。映像信号出力部１５０は、信号線ＶＬＩＮＥｋの各々の電位に応じた映像信号を光電変換装置１００の外部に出力する回路であり、映像信号が通るパッド電極１５６（第１電極）を有している。映像信号出力部１５０は、信号の増幅処理、画素のリセット時の信号及び光電変換時の信号に基づく相関二重サンプリング処理等の機能を有していてもよい。映像信号出力部１５０から出力される映像信号は典型的にはデジタル信号であるが、映像信号出力部１５０がアナログデジタル変換を行わない場合にはアナログ信号であってもよい。

電位出力部１４０は、電位線１４１、パッド電極１４２（第３電極）、パッド電極１４６（第２電極）及び複数のスイッチＳＷ１、…ＳＷｋ、…ＳＷｎを有する回路である。「ＳＷ」に付された添字の「ｋ」等は１からｎまでの列番号を示しており、図１では、１列目、ｋ列目及びｎ列目のスイッチＳＷ１、ＳＷｋ、ＳＷｎのみが図示されている。以下の説明では、スイッチが設けられている列が何列目であるかを具体的に特定する必要がない場合には、単にＳＷｋと表記することもある。スイッチＳＷｋは、各列の信号線ＶＬＩＮＥｋに対応して設けられている。

スイッチＳＷｋの第１端子は、信号線ＶＬＩＮＥｋのうちの画素部１１０と映像信号出力部１５０の間のノードＮＬに接続されている。スイッチＳＷｋの第２端子は、電位線１４１に接続されている。制御回路１３０が電位出力部１４０を制御するため、制御回路１３０は電位出力部１４０へ接続されている。制御回路１３０が電位出力部１４０へは後述する制御信号（例えば後述するφＤＡＴＡ＿ＩＮ）が入力される。スイッチＳＷｋは、例えば、制御回路１３０からの制御信号及びパッド電極１４６に入力された選択信号（例えば後述するφＣＫ）に応じてオン又はオフに制御される。スイッチＳＷｋがオンに制御されることにより、電位線１４１の電位は、スイッチＳＷｋがオンになっている列の信号線ＶＬＩＮＥｋの電位になる。

パッド電極１４２は、電位線１４１に接続されている。パッド電極１４２は、光電変換装置１００の出力端子の１つである。パッド電極１４２にオシロスコープ等の電位計測装置のプローブを接触させることにより、電位線１４１の電位がパッド電極１４２を介して光電変換装置１００の外部に出力される。このとき、パッド電極１４２の電位は、選択された列の信号線ＶＬＩＮＥｋの電位と相関している。

このように、電位出力部１４０は、複数の列のうちの少なくとも１つを選択する選択回路である複数のスイッチＳＷｋを備えている。これにより、電位出力部１４０は、選択された列の信号線ＶＬＩＮＥｋにおける画素部１１０と映像信号出力部１５０の間のノードＮＬの電位に応じた電位信号を光電変換装置１００の外部に出力する。

複数の信号線ＶＬＩＮＥｋのうちのいずれかが電位線１４１に直接接続されている回路構成においては、電位線１４１に接続されていない信号線ＶＬＩＮＥｋの電位に応じた信号は出力されない。これに対し、本実施形態の光電変換装置１００は、複数の信号線ＶＬＩＮＥｋのうちの少なくとも１つを選択回路により選択する。そして、選択された信号線ＶＬＩＮＥｋの電位に応じた電位信号が光電変換装置１００の外部に出力される。この構成では、選択回路により選択される信号線ＶＬＩＮＥｋを変えることにより、異なる列の電位信号を出力することができる。したがって、本実施形態によれば、検査用の信号をより適切に出力することができる光電変換装置１００が提供される。

光電変換装置１００から出力された電位信号は、例えば、光電変換装置１００の故障検査、故障要因解析等に用いられ得る。映像信号出力部１５０から出力される映像信号は、アナログデジタル変換、補正等の信号処理が行われた後の信号である。そのため、映像信号を用いて故障検査等を行うと、映像信号にこの信号処理の影響が重畳されていることにより、十分な精度が得られない場合がある。また、映像信号は、相関二重サンプリング処理等の信号処理を行うことにより信号レベルの基準が接地電位を基準としたものではないこともある。そのため、映像信号を用いて故障検査等を行うと、故障検査に必要な情報が得られにくい場合もある。

これに対し、本実施形態では、映像信号出力部１５０の前段にあるノードＮＬから電位を取得するため、信号処理を行う前の信号を取得することができる。更に、本実施形態では、パッド電極１４２から接地電位を基準とした電位を取得することができる。そのため、本実施形態では、映像信号を用いる場合と比べてより高精度に故障検査等を行うことができる。

また、本実施形態では、上述のように、より多くの信号線ＶＬＩＮＥｋから電位信号を取得することができるため、より高精度に故障検査等を行うことができる。また、複数の列の信号線ＶＬＩＮＥｋから取得された電位信号を参照してシェーディングの検出を行うことができ、シェーディング補正用のデータを取得することもできる。

また、本実施形態では、映像信号の取得とは独立して信号線ＶＬＩＮＥｋから直接電位信号を取得することができるため、信号線ＶＬＩＮＥｋの電位の時間変化を測定することができる。電位の時間変化を解析することにより、故障箇所の推定、故障原因の推定等を行うことができる。したがって、故障の根本原因により近い情報を得ることができる。これにより、製造プロセスの不良原因を把握することができ、歩留まりの向上、すなわち、内部失敗コスト（Internal Failure Cost）の低減を実現することができる。

また、光電変換装置１００を市場に出荷した後に点キズ、線キズ等の不良が生じる場合もある。このような場合にも点キズ、線キズ等が生じている箇所に対応する信号線ＶＬＩＮＥｋの電位の時間変化を解析することにより、故障箇所の推定、故障原因の推定等を行うことができる。この結果を用いて市場出荷後の故障の予防を図ることにより、外部失敗コスト（External Failure Cost）の低減を実現することができる。

なお、図１においては、すべての信号線ＶＬＩＮＥｋに対してスイッチＳＷｋが設けられているものとしているが、これは必須ではない。一部の信号線ＶＬＩＮＥｋに対してスイッチＳＷｋが設けられる構成であってもよく、例えば、すべての信号線ＶＬＩＮＥｋのうちの半分程度の信号線ＶＬＩＮＥｋに対してスイッチＳＷｋが設けられる構成であってもよい。信号線ＶＬＩＮＥｋの数とスイッチＳＷｋの数の比率は、例えば、全体の回路規模等を考慮して適宜設定され得る。

［第２実施形態］
本実施形態では、第１実施形態の光電変換装置１００の各部の具体的な構成の一例を示す。本実施形態の説明において、第１実施形態と共通する部分については説明を省略又は簡略化する場合がある。

図２は、本実施形態に係る光電変換装置１００の回路図である。図２においては、第１実施形態で述べた画素部１１０、電位出力部１４０及び映像信号出力部１５０の具体的な構成例が図示されている。垂直走査回路１２０及び制御回路１３０については第１実施形態と同様であるため、図２においては図示が省略されている。

画素部１１０は、複数の行及び複数の列をなすように配された複数の画素１１１を含む。図２では単純化のため２行３列分の画素１１１のみが図示されているが、実際には画素部１１０は、数千行及び数千列の画素１１１のアレイを含み得る。１行１列目の画素１１１は、フォトダイオードＤａ１、Ｄｂ１、Ｄａ２、Ｄｂ２、転送トランジスタＭａ１、Ｍｂ１、Ｍａ２、Ｍｂ２、リセットトランジスタＭ２１、出力トランジスタＭ３１及び選択トランジスタＭ４１を有している。他の画素１１１は、付されている符号の違い等を除いて概ね同様の構成を有している。したがって、以下では、主として１行１列目の画素１１１について説明し、他の画素１１１については説明を省略する。

フォトダイオードＤａ１、Ｄｂ１、Ｄａ２、Ｄｂ２は、入射光を光電変換することにより電荷を生成する光電変換素子である。フォトダイオードＤａ１、Ｄｂ１、Ｄａ２、Ｄｂ２のアノードは、接地ノードに接続されている。フォトダイオードＤａ１、Ｄｂ１、Ｄａ２、Ｄｂ２のカソードは、転送トランジスタＭａ１、Ｍｂ１、Ｍａ２、Ｍｂ２のソースにそれぞれ接続されている。転送トランジスタＭａ１、Ｍｂ１、Ｍａ２、Ｍｂ２のドレインは、リセットトランジスタＭ２１のソース及び出力トランジスタＭ３１のゲートに接続されている。転送トランジスタＭａ１、Ｍｂ１、Ｍａ２、Ｍｂ２のドレイン、リセットトランジスタＭ２１のソース及び出力トランジスタＭ３１のゲートが接続されているノードＮＦは、いわゆるフローティングディフュージョンである。ノードＮＦは、容量成分を含み、電荷保持部として機能するとともに、この容量成分からなる電荷電圧変換部を構成する。

リセットトランジスタＭ２１のドレイン及び出力トランジスタＭ３１のドレインは、電源ノードに接続されている。出力トランジスタＭ３１のソースは、選択トランジスタＭ４１のドレインに接続されている。選択トランジスタＭ４１のソースは、信号線ＶＬＩＮＥ１に接続されている。なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型又は着目する機能等に応じて異なることがあり、上述のソースとドレインとは逆の名称で呼ばれることもある。

垂直走査回路１２０は、制御信号φＳＥＬ１を選択トランジスタＭ４１のゲートに供給し、制御信号φＲＥＳ１をリセットトランジスタＭ２１のゲートに供給する。また、垂直走査回路１２０は、制御信号φＴＸａ１、φＴＸｂ１、φＴＸａ２、φＴＸｂ２を転送トランジスタＭａ１、Ｍｂ１、Ｍａ２、Ｍｂ２のゲートにそれぞれ供給する。

画素１１１の各トランジスタがＮチャネルトランジスタで構成される場合、垂直走査回路１２０からハイレベルの制御信号が供給されると対応するトランジスタがオンとなる。また、垂直走査回路１２０からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。なお、画素１１１の各トランジスタは、Ｐチャネルトランジスタで構成してもよい。画素１１１の各トランジスタをＰチャネルトランジスタで構成する場合、各トランジスタを駆動する制御信号の信号レベルはＮチャネルトランジスタの場合とは逆になる。

被写体の光学像が画素部１１０に入射すると、各画素１１１のフォトダイオードＤａ１、Ｄｂ１、Ｄａ２、Ｄｂ２は、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭａ１、Ｍｂ１、Ｍａ２、Ｍｂ２は、オンになることでフォトダイオードＤａ１、Ｄｂ１、Ｄａ２、Ｄｂ２に蓄積された電荷をノードＮＦに転送する。

ノードＮＦは、フォトダイオードＤａ１、Ｄｂ１、Ｄａ２、Ｄｂ２から転送された電荷を保持するとともに、その容量成分による電荷電圧変換によって、転送された電荷の量に応じた電位となる。出力トランジスタＭ３１は、ドレインに電源電位が印加され、ソースに選択トランジスタＭ４１を介して映像信号出力部１５０内の電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより出力トランジスタＭ３１は、ノードＮＦの電位に基づく画素信号を、選択トランジスタＭ４１を介して信号線ＶＬＩＮＥ１に出力する。リセットトランジスタＭ２１は、オンになることでノードＮＦを電源電位に応じた電位にリセットする。

電位出力部１４０は、第１実施形態と同様に電位線１４１、パッド電極１４２、パッド電極１４６及び複数のスイッチＳＷ１、ＳＷ２、ＳＷ３を有している。また、本実施形態の電位出力部１４０は、複数のスイッチＳＷ１、ＳＷ２、ＳＷ３に対応して配されたフリップフロップＦＦ１、ＦＦ２、ＦＦ３を有している。スイッチＳＷ１、ＳＷ２、ＳＷ３は、制御端子を有しており、制御端子に入力される電位がハイレベルの場合にオンになり、制御端子に入力される電位がローレベルの場合にオフになるものとする。

フリップフロップＦＦ１、ＦＦ２、ＦＦ３は、入力端子Ｄ、出力端子Ｑ及びクロック端子ＣＫを有している。フリップフロップＦＦ１の入力端子Ｄには、制御回路１３０から制御信号φＤＡＴＡ＿ＩＮが入力される。フリップフロップＦＦ１の出力端子Ｑは、スイッチＳＷ１の制御端子及びフリップフロップＦＦ２の入力端子Ｄに接続されている。フリップフロップＦＦ２の出力端子Ｑは、スイッチＳＷ２の制御端子及びフリップフロップＦＦ３の入力端子Ｄに接続されている。以後の列のフリップフロップにおいても同様に、ある列の出力端子Ｑは、同じ列のスイッチの制御端子と次の列の入力端子Ｄに接続されている。フリップフロップＦＦ１、ＦＦ２、ＦＦ３のクロック端子ＣＫには、パッド電極１４６を介して選択信号φＣＫが入力される。本例では、選択信号φＣＫの入力は、光電変換装置１００の外部からの入力であるが、選択信号φＣＫの入力は、光電変換装置１００の内部の回路、例えば制御回路１３０からの入力であってもよい。選択信号φＣＫが入力される電極は光電変換装置１００の外部に露出したパッド電極１４６でなくて、光電変換装置１００の外部に露出しない電極であってもよい。

映像信号出力部１５０は、電流源Ｉｂ１、Ｉｂ２、Ｉｂ３、容量素子Ｃ１、Ｃ２、Ｃ３、コンパレータＣｏｍｐ１、Ｃｏｍｐ２、Ｃｏｍｐ３を有している。電流源Ｉｂ１、容量素子Ｃ１及びコンパレータＣｏｍｐ１は、信号線ＶＬＩＮＥ１に対応して配されている。電流源Ｉｂ２、容量素子Ｃ２及びコンパレータＣｏｍｐ２は、信号線ＶＬＩＮＥ２に対応して配されている。電流源Ｉｂ３、容量素子Ｃ３及びコンパレータＣｏｍｐ３は、信号線ＶＬＩＮＥ３に対応して配されている。映像信号出力部１５０は、更に、デジタルラインメモリ１５１、水平走査回路１５２、シリアライザ１５３及びパッド電極１５４、１５５を有している。パッド電極１５４、１５５（第１電極）は、第１実施形態におけるパッド電極１５６に相当する。

電流源Ｉｂ１は、信号線ＶＬＩＮＥ１に接続されている。電流源Ｉｂ１は、信号線ＶＬＩＮＥ１及び選択トランジスタＭ４１を介して出力トランジスタＭ３１に電流を供給する。

容量素子Ｃ１の第１端子は、信号線ＶＬＩＮＥ１に接続されており、容量素子Ｃ１の第２端子は、コンパレータＣｏｍｐ１の反転入力端子に接続されている。コンパレータＣｏｍｐ１の非反転入力端子には、制御回路１３０から参照信号ＲＡＭＰが入力される。コンパレータＣｏｍｐ１の出力端子は、デジタルラインメモリ１５１に接続されている。

参照信号ＲＡＭＰは、例えば、時間に応じて電位が直線状、階段状等に変化する信号である。コンパレータＣｏｍｐ１は、非反転入力端子に入力される参照信号ＲＡＭＰの電位と、容量素子Ｃ１を介して反転入力端子に入力される信号線ＶＬＩＮＥ１の電位とを比較する。比較結果を示す信号は、コンパレータＣｏｍｐ１の出力端子からデジタルラインメモリ１５１に出力される。コンパレータＣｏｍｐ１の出力信号のレベルが反転すると、その時刻を示すカウント値が、信号線ＶＬＩＮＥ１の電位を示すデジタル値としてデジタルラインメモリ１５１に記憶される。このようにして、コンパレータＣｏｍｐ１及びデジタルラインメモリ１５１は、信号線ＶＬＩＮＥ１の電位をデジタル信号に変換するアナログデジタル変換回路として機能する。

信号線ＶＬＩＮＥ２、ＶＬＩＮＥ３、電流源Ｉｂ２、Ｉｂ３、容量素子Ｃ２、Ｃ３及びコンパレータＣｏｍｐ２、Ｃｏｍｐ３等の接続関係は、上述と同様であるため説明を省略する。デジタルラインメモリ１５１は、信号線の電位を示すデジタル信号を列ごとに記憶する。

水平走査回路１５２は、制御回路１３０からのタイミング信号に基づいて、デジタルラインメモリ１５１に記憶されているデジタル信号をシリアライザ１５３に出力させるための制御信号をデジタルラインメモリ１５１に出力する。シリアライザ１５３は、デジタルラインメモリ１５１から入力される信号をシリアル化して、パッド電極１５４、１５５を介して光電変換装置１００の外部に出力する。なお、パッド電極１５４、１５５から光電変換装置１００の外部に出力される信号は、ＬＶＤＳ（Low Voltage Differential Signaling）等の差動伝送方式に基づくデジタル信号であり得る。

図３（ａ）及び図３（ｂ）は、本実施形態に係る電位出力部１４０の動作を示すタイミングチャートである。図３（ａ）及び図３（ｂ）を参照して、フリップフロップＦＦ１、ＦＦ２、ＦＦ３の動作を説明する。図３（ａ）は、信号線ＶＬＩＮＥ２の電位が出力される場合のタイミングチャートであり、図３（ｂ）は、信号線ＶＬＩＮＥ３の電位が出力される場合のタイミングチャートである。

図３（ａ）を参照して、信号線ＶＬＩＮＥ２の電位が出力される場合の電位出力部１４０の動作を説明する。なお、初期状態においては、フリップフロップＦＦ１、ＦＦ２、ＦＦ３に記憶されている電位はローレベルであるものとする。

時刻ｔ１において、制御信号φＤＡＴＡ＿ＩＮがハイレベルになる。これにより、フリップフロップＦＦ１の入力端子Ｄにハイレベルの電位が入力される。

時刻ｔ２において、選択信号φＣＫがハイレベルになり、時刻ｔ３において選択信号φＣＫがローレベルになる。すなわち、時刻ｔ２から時刻ｔ３の期間において、フリップフロップＦＦ１のクロック端子ＣＫに１つのパルスが入力される。これにより、フリップフロップＦＦ１の入力端子Ｄに入力されているハイレベルの電位がフリップフロップＦＦ１に記憶される。そして、フリップフロップＦＦ１の出力端子Ｑから出力される電位はハイレベルになる。

時刻ｔ４において、制御信号φＤＡＴＡ＿ＩＮがローレベルになる。これにより、フリップフロップＦＦ１の入力端子Ｄにローレベルの電位が入力される。

時刻ｔ５において、選択信号φＣＫがハイレベルになり、時刻ｔ６において選択信号φＣＫがローレベルになる。すなわち、時刻ｔ５から時刻ｔ６の期間において、フリップフロップＦＦ２のクロック端子ＣＫに１つのパルスが入力される。これにより、フリップフロップＦＦ２の入力端子Ｄに入力されているハイレベルの電位がフリップフロップＦＦ２に記憶される。そして、フリップフロップＦＦ２の出力端子Ｑから出力される電位はハイレベルになる。

同時刻において、フリップフロップＦＦ１のクロック端子ＣＫにも１つのパルスが入力される。これにより、フリップフロップＦＦ１の入力端子Ｄに入力されているローレベルの電位がフリップフロップＦＦ１に記憶される。そして、フリップフロップＦＦ１の出力端子Ｑから出力される電位はローレベルになる。

すなわち、時刻ｔ６の直後の時点において、フリップフロップＦＦ１、ＦＦ３に記憶されている電位はローレベルであり、フリップフロップＦＦ２に記憶されている電位はハイレベルである。これにより、スイッチＳＷ２はオン状態になり、スイッチＳＷ１、ＳＷ３はオフ状態になる。したがって、電位線１４１の電位は信号線ＶＬＩＮＥ２の電位になる。パッド電極１４２にオシロスコープ等の電位計測装置のプローブを接触させることにより、信号線ＶＬＩＮＥ２の電位に相当する電位が光電変換装置１００の外部に出力される。

この動作においては、縦続接続されているフリップフロップＦＦ１、ＦＦ２、ＦＦ３はシフトレジスタとして動作する。すなわち、選択信号φＣＫのパルスが入力される度にハイレベルの電位が記憶されているフリップフロップがシフトする。したがって、選択信号φＣＫのパルスの個数をｐとするとｐ番目のフリップフロップの出力がハイレベルになり、ｐ列目の信号線ＶＬＩＮＥｐの電位が光電変換装置１００の外部に出力される。このように、本実施形態の電位出力部１４０は、選択信号φＣＫに含まれるパルスの個数に応じて、電位を出力する信号線を変えることができる。

図３（ｂ）は、選択信号φＣＫのパルスの個数を３個に変更した例である。本例では、パルスの個数が３個であるため、信号線ＶＬＩＮＥ３の電位に相当する電位が光電変換装置１００の外部に出力される。同様にして選択信号φＣＫのパルスの個数を変えることで、１列目を選択することも可能であり、４列目以降を選択することも可能である。

なお、制御信号φＤＡＴＡ＿ＩＮがハイレベルになっている期間内の選択信号φＣＫのパルスの個数を複数個にしてもよい。制御信号φＤＡＴＡ＿ＩＮがハイレベルになっている期間内の選択信号φＣＫのパルスの個数がｑ個である場合、ｑ列分の信号線が同時に選択される。

本実施形態においては、第１実施形態の光電変換装置１００の具体的な構成例を述べた。したがって、本実施形態によれば、第１実施形態で述べたものと同様の効果が得られる光電変換装置１００が提供される。また、本実施形態の電位出力部１４０は、フリップフロップＦＦ１、ＦＦ２、ＦＦ３により構成されたシフトレジスタ及びスイッチＳＷ１、ＳＷ２、ＳＷ３を含む選択回路が用いられている。これにより、本実施形態の光電変換装置１００は、外部から供給される選択信号φＣＫのパルスの個数に応じて任意の信号線ＶＬＩＮＥｋを選択することができ、選択された信号線ＶＬＩＮＥｋの電位を出力することができる。

本実施形態では、電位出力部１４０にフリップフロップＦＦ１、ＦＦ２、ＦＦ３により構成された順序回路を用いている。これにより、小さい回路規模で選択回路を実現することができる。具体的には、この順序回路を用いた電位出力部１４０の占有面積は、映像信号出力部１５０の占有面積よりも小さくすることができる。そのため、電位出力部１４０を設けたことによる占有面積の増大はさほど問題とはならない。しかしながら、電位出力部１４０は、信号線ＶＬＩＮＥｋの本数が少ない場合等、回路規模の増大の影響が許容できる場合には、アドレスデコーダを用いる方式であってもよい。

［第３実施形態］
本実施形態では、第１実施形態の光電変換装置１００の各部の具体的な構成の別の例を示す。本実施形態の説明において、第１実施形態又は第２実施形態と共通する部分については説明を省略又は簡略化する場合がある。

図４は、本実施形態に係る光電変換装置１００の回路図である。図４においては、第１実施形態で述べた画素部１１０、電位出力部１４０及び映像信号出力部１５０の具体的な構成例が図示されている。垂直走査回路１２０及び制御回路１３０については第１実施形態と同様であるため、図４においては図示が省略されている。画素部１１０及び映像信号出力部１５０の構成は第２実施形態と同様であるため、説明を省略する。

本実施形態の電位出力部１４０は、差動増幅器１４３を更に有している。差動増幅器１４３の非反転入力端子には、電位線１４１が接続されている。差動増幅器１４３の反転入力端子及び出力端子は、パッド電極１４２に接続されている。差動増幅器１４３の反転入力端子と出力端子が接続されているため、差動増幅器１４３は、ボルテージフォロワとして動作する。すなわち、本実施形態の電位出力部１４０においては、電位線１４１と外部端子であるパッド電極１４２との間にバッファ回路が設けられている。

本実施形態では、電位出力部１４０に差動増幅器１４３により構成されたボルテージフォロワが設けられており、電位線１４１の電位はボルテージフォロワを介してパッド電極１４２に伝達される。ボルテージフォロワは、電流増幅及び入出力間の分離を行うバッファ回路として機能し、電位計測装置の負荷の影響を低減することができるため、電位をより正確に測定することができる。

［第４実施形態］
本実施形態では、第１実施形態の光電変換装置１００の各部の具体的な構成の別の例を示す。本実施形態の説明において、第１実施形態乃至第３実施形態と共通する部分については説明を省略又は簡略化する場合がある。

図５は、本実施形態に係る光電変換装置１００の回路図である。図５においては、第１実施形態で述べた画素部１１０、電位出力部１４０及び映像信号出力部１５０の具体的な構成例が図示されている。垂直走査回路１２０及び制御回路１３０については第１実施形態と同様であるため、図５においては図示が省略されている。画素部１１０及び映像信号出力部１５０の構成は第２実施形態と同様であるため、説明を省略する。

本実施形態の電位出力部１４０は、差動増幅器１４３及び抵抗素子１４４、１４５を更に有している。差動増幅器１４３の非反転入力端子には、電位線１４１が接続されている。抵抗素子１４４の第１端子は差動増幅器１４３の反転入力端子に接続されており、抵抗素子１４４の第２端子は接地ノードに接続されている。抵抗素子１４５の第１端子は差動増幅器１４３の反転入力端子及び抵抗素子１４４の第１端子に接続されている。抵抗素子１４５の第２端子は差動増幅器１４３の出力端子及びパッド電極１４２に接続されている。この回路構成により、差動増幅器１４３及び抵抗素子１４４、１４５は、電位を増幅する増幅回路として動作する。

本実施形態では、第３実施形態で述べたものと同様の機能に加え、電位を増幅する機能を更に有する。これにより、電位線１４１の電位のより微小な変化を計測することができる。

［第５実施形態］
本実施形態では、光電変換装置１００の変形例を示す。本実施形態の説明において、第１実施形態乃至第４実施形態と共通する部分については説明を省略又は簡略化する場合がある。

図６は、本実施形態に係る光電変換装置１００の概略構成を示すブロック図である。本実施形態の光電変換装置１００は、互いに積層された第１基板１０１（第１部品）と、第２基板１０２（第２部品）とを有している。第１基板１０１には画素部１１０が配されている。第２基板１０２には、垂直走査回路１２０、制御回路１３０、電位出力部１４０及び映像信号出力部１５０が配されている。すなわち、ノードＮＬとパッド電極１４２の間の回路（第２回路）は第２基板に配されており、ノードＮＬとパッド電極１５６の間の回路（第１回路）も第２基板に配されている。画素部１１０が形成された第１基板１０１と、垂直走査回路１２０、制御回路１３０、電位出力部１４０及び映像信号出力部１５０が形成された第２基板１０２を貼り合わせることにより本実施形態の光電変換装置１００が製造される。

本実施形態によれば、画素部１１０が形成されている基板と、他の回路が形成されている基板とを分離することにより、受光領域の面積の割合を大きくすることができる。これにより、入射光の検出感度が向上する。

［第６実施形態］
本実施形態では、光電変換装置１００の変形例を示す。本実施形態の説明において、第１実施形態乃至第５実施形態と共通する部分については説明を省略又は簡略化する場合がある。

図７は、本実施形態に係る光電変換装置１００の概略構成を示すブロック図である。本実施形態における第５実施形態に対する相違点は、電位出力部１４０が第２基板１０２ではなく第１基板１０１に形成されている点である。

本実施形態では、第１基板１０１に画素部１１０及び電位出力部１４０の両方が配されている。これにより、第１基板１０１単体で画素部１１０から出力される電位を電位出力部１４０から出力させることもできるため、第１基板１０１と第２基板１０２を貼り合わせる前に第１基板１０１内の画素部１１０の不良を検査することができる。したがって、第５実施形態のように貼り合わせた後でないと画素部１１０の検査を行うことができない構成と比べて、早い段階の工程で検査を行って良否を判断できるため、内部失敗コストをより低減することができる。

［第７実施形態］
本実施形態では、第７実施形態の光電変換装置１００の各部の具体的な構成の別の例を示す。本実施形態の説明において、第１実施形態乃至第６実施形態と共通する部分については説明を省略又は簡略化する場合がある。

図８は、本実施形態に係る光電変換装置１００の概略構成を示すブロック図である。本実施形態における第１実施形態に対する相違点は、電位出力部１４０が電位入力部１６０に置き換えられている点である。第１実施形態の電位出力部１４０のパッド電極１４２は、外部の電位計測装置に対して電位を出力する機能を有している。これに対し、本実施形態の電位入力部１６０のパッド電極１４２は、外部の電位供給装置から電位を受け取る機能を有している。この機能の違いはパッド電極１４２に接続される外部装置の種類の差によるものであるため、光電変換装置１００の回路構成そのものは第１実施形態と同一である。

本実施形態では、光電変換装置１００の各部の具体的な回路構成は図２と概ね同様であるものとし、説明を省略する。本実施形態における第２実施形態に対する相違点は、電位入力部１６０に対して入力される制御信号と、信号線ＶＬＩＮＥｋの本数（すなわち、画素部１１０の列数）である。本実施形態においては、画素部１１０の列数は１２列であり、信号線ＶＬＩＮＥｋの本数は１２本であるものとする。

図９は、本実施形態に係る電位入力部１６０の動作を示すタイミングチャートである。図９に示されている制御信号φＤＡＴＡ＿ＩＮ及び選択信号φＣＫの意味は図３と同様である。図９に示されている入力信号Ａｎａｌｏｇ＿ＤＡＴＡは、外部の電位供給装置からパッド電極１４２に入力される電位を示している。

期間Ｔ１において、制御信号φＤＡＴＡ＿ＩＮがハイレベルになる。この期間において、選択信号φＣＫのパルスが４個入力される。これにより、１列目から４列目のフリップフロップの出力がハイレベルになる。

期間Ｔ２において、制御信号φＤＡＴＡ＿ＩＮがローレベルになる。この期間において、選択信号φＣＫのパルスが４個入力される。これにより、１列目から４列目のフリップフロップに記憶されている電位レベルが４列分だけシフトして、５列目から８列目のフリップフロップの出力がハイレベルになる。このようにして、期間Ｔ１、Ｔ２の動作によって５列目から８列目の信号線ＶＬＩＮＥｋが選択され、スイッチＳＷｋを介して電位線１４１に接続される。すなわち、１２本の信号線ＶＬＩＮＥｋのうちの中央の４本がスイッチＳＷｋ及び電位線１４１を介してパッド電極１４２に接続された状態となる。

期間Ｔ３において、入力信号Ａｎａｌｏｇ＿ＤＡＴＡの電位が時間に応じて徐々に低下する。このとき、パッド電極１４２に接続されている５列目から８列目の信号線ＶＬＩＮＥｋの電位も入力信号Ａｎａｌｏｇ＿ＤＡＴＡの電位の変化に応じて徐々に低下する。この期間において、映像信号出力部１５０は、各列の信号線ＶＬＩＮＥｋの電位に応じた映像信号を光電変換装置１００の外部に出力する。

本処理の期間Ｔ３においては、５列目から８列目の信号線ＶＬＩＮＥｋに他の信号線ＶＬＩＮＥｋよりも低い電位が与えられた状態で映像信号が出力される。この映像信号を解析することにより、映像信号出力部１５０等で生じるクロストークを測定することができる。したがって、本実施形態によれば、映像信号出力部１５０等の故障検査用の映像信号を出力することができる。

また、本実施形態により得られる映像信号と、画素部１１０の中央部に局所的に光を照射して得られる映像信号とを比較して故障原因の推定を行ってもよい。一般に、横スミア等の複数の列にわたる異常が生じた場合には、複数の故障原因が考えられる。映像信号出力部１５０に故障がある場合には、本実施形態により得られる映像信号と、画素部１１０の中央部に局所的に光を照射して得られる映像信号の両方に異常が生じる。これに対し、画素部１１０に故障がある場合には、本実施形態により得られる映像信号のみに異常が生じる。これを利用して、横スミア等の異常に対して故障箇所の推定を行うことができる。

なお、本実施形態では説明の便宜のために仮に信号線ＶＬＩＮＥｋの本数を１２本としているが、これに限定されるものではない。信号線ＶＬＩＮＥｋの本数が異なっていてもタイミングチャート内の選択信号φＣＫのパルスの個数を適宜変更することで同様の処理を行うことが可能である。

［第８実施形態］
次に、上述の実施形態による光電変換装置１００を適用した装置の例を説明する。図１０は、本実施形態による撮像システム５００の構成を示すブロック図である。図１０に示す撮像装置１０は、上述の第１乃至第７実施形態で述べた光電変換装置１００のいずれかである。すなわち、本実施形態による撮像システム５００は、上述の第１乃至第７実施形態で述べた光電変換装置１００が適用され得る光電変換システムの一例である。撮像装置１０が適用可能な撮像システム５００としては、例えば、デジタルカメラ、デジタルカムコーダー、監視カメラなどが挙げられる。図１０に、上述の実施形態に記載の光電変換装置１００の一例である撮像装置１０を適用したデジタルカメラの構成例を示す。

図１０に例示した撮像システム５００は、撮像装置１０、被写体の光学像を撮像装置１０に結像させるレンズ５０２、レンズ５０２を通過する光量を可変にするための絞り５０４、レンズ５０２の保護のためのバリア５０６を有する。レンズ５０２及び絞り５０４は、撮像装置１０に光を集光する光学系である。

撮像システム５００は、また、撮像装置１０から出力される出力信号の処理を行う信号処理部５０８を有する。信号処理部５０８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。

撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム５００は、各種演算を行うとともにデジタルカメラ全体を制御する全体制御・演算部５１８、撮像装置１０と信号処理部５０８に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置１０と、撮像装置１０から出力された出力信号を処理する信号処理部５０８とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、上述の実施形態における制御信号の生成、参照電圧の生成等の光電変換装置１００の制御に関する機能の一部又は全部を実行するように構成してもよい。

撮像装置１０は、映像信号を信号処理部５０８に出力する。信号処理部５０８は、撮像装置１０から出力される映像信号（パッド電極１５４、１５５又はパッド電極１５６の電位に基づく信号）に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８は、映像信号を用いて、画像を生成する。また、信号処理部５０８又は全体制御・演算部５１８は、撮像装置１０から出力される電位信号（パッド電極１４２の電位）に基づいて撮像装置１０の故障を検出する処理を行ってもよい。信号処理部５０８及び全体制御・演算部５１８はより一般的に制御部とも呼ばれ得る。

以上のように、本実施形態の撮像システム５００は、第１乃至第７実施形態による撮像装置１０を含む。したがって、より適切に検査を行うことが可能な撮像システム５００を実現することができる。

なお、撮像システム５００は、点キズ、線キズ等の故障箇所から出力された電位信号の測定結果に基づいて故障による影響の補正処理を行う機能、あるいは、故障箇所の除外処理を行う機能を有していてもよい。この場合、点キズ、線キズ等の故障の影響が低減される。この処理は、信号処理部５０８において行われてもよく、全体制御・演算部５１８において行われてもよい。

［第９実施形態］
図１１（ａ）及び図１１（ｂ）は、本実施形態による撮像システム６００及び移動体の構成を示す図である。図１１（ａ）は、車載カメラに関する撮像システム６００の一例を示したものである。撮像システム６００は、上述の第１乃至第７実施形態のいずれかに記載の光電変換装置１００の一例である撮像装置１０を有する。撮像システム６００は、撮像装置１０により取得された複数の画像データに対し、画像処理を行う画像処理部６１２と、撮像システム６００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部６１４を有する。また、撮像システム６００は、算出された視差に基づいて対象物までの距離を算出する距離計測部６１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部６１８と、を有する。ここで、視差算出部６１４及び距離計測部６１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部６１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム６００は、車両情報取得装置６２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム６００には、衝突判定部６１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ６３０が接続されている。すなわち、制御ＥＣＵ６３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム６００は、衝突判定部６１８での判定結果に基づいて、ドライバーへ警報を発する警報装置６４０とも接続されている。例えば、衝突判定部６１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ６３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置６４０は、音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与える等によりユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム６００で撮像する。図１１（ｂ）に、車両前方（撮像範囲６５０）を撮像する場合の撮像システム６００の構成を示す。車両情報取得装置６２０は、撮像システム６００を動作させ撮像を実行させるように指示を送る。

本実施形態の撮像装置１０は、車載用であるため、高温、多湿等の過酷な環境で用いられる。そのため、市場出荷後に点キズ、線キズ等が発生する場合もある。このような点キズ、線キズ等が発生すると、物体認識の精度に影響を与える場合もある。本実施形態では、電位出力部１４０から出力される電位信号（パッド電極１４２の電位）に基づいてこれらの点キズ、線キズ等の測定を行うことができる。したがって、より適切に検査を行うことが可能な撮像システム及び移動体が実現される。なお、この検査処理は、例えば、画像処理部６１２において行われ得る。

また、撮像システム６００は、点キズ、線キズ等の故障箇所から出力された電位信号の測定結果に基づいて故障による影響の補正処理を行う機能、あるいは、故障箇所の除外処理を行う機能を有していてもよい。この場合、点キズ、線キズ等の故障の影響が低減される。この処理は、画像処理部６１２において行われてもよい。

以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機、産業用ロボット等の移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［その他の実施形態］
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。

上述の実施形態により開示されている技術の適用対象は光電変換装置に限定されるものではない。例えば、本技術は、セルが複数の行及び複数の列をなすように配されたセルアレイ部を有し、複数の列又は複数の列に対応して配された信号線を介して複数のセルの各々が信号の入力又は出力を行う電子デバイスにも適用可能である。そのような電子デバイスの例としては、光電変換装置の他に、液晶ディスプレイ、ＯＬＥＤディスプレイ等の表示装置及びＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等のメモリ装置が挙げられる。セルアレイ部は、複数の行及び複数の列をなすように配された複数のセルを有する。複数のセルの各々はトランジスタを含むセル回路を有しうる。上述した例のセルアレイ部における複数のセルの各々は光電変換部を有する画素回路（セル回路）を含む画素セルである。セルアレイ部のセルは画素セルに限らず、メモリセルであってもよい。複数の画素セルを有するセルアレイ部を画素アレイ部あるいは画素部と称することができる。セルアレイ部には、セル回路が複数の行及び複数の列に渡って２次元状に配列されている。セルアレイ部の各列には、対応する列に配されたセル回路に接続された信号線が少なくとも１線ずつ設けられている。光電変換部を有する画素回路は例えば、転送トランジスタのゲート、リセットトランジスタのゲート、選択トランジスタを有し、画素信号は選択トランジスタを介して信号線へ出力される。セル回路からの信号が信号線に出力されるため、信号線を出力線と称することができる。また、信号線が対応する列に配されていることから、信号線を列配線と称することもできる。セルアレイ部の各行には、対応する行に配されたセル回路に接続された不図示の信号線が少なくとも１線ずつ設けられている。対応する行に配されたセル回路に接続された不図示の信号線は、例えば転送トランジスタのゲート、リセットトランジスタのゲート、選択トランジスタのゲートにそれぞれ接続された４本の信号線である。セル回路への信号が信号線から入力されるため、信号線を入力線と称することができる。また、入力線が対応する行に配されていることから、入力線を行配線と称することもできる。なお、行配線や列配線には、入力線や出力線などの信号線の他に、接地電位あるいは駆動電位を供給するための電源線なども含まれる。

上述の実施形態の画素部１１０はセルアレイ部の一例であり、画素１１１はセルの一例であり、信号線ＶＬＩＮＥｋは信号線の一例である。表示装置の場合、上述のセルは画素、副画素等の表示素子に相当し、上述の信号線はデータ線又はアドレス線に相当する。表示装置の場合、映像信号出力部１５０の代わりに映像信号入力部が用いられる。メモリ装置の場合、上述のセルはメモリセルに相当し、上述の信号線は、ビット線又はワード線に相当する。映像信号出力部１５０又は映像信号入力部は、アナログ信号及びデジタル信号の一方をアナログ信号及びデジタル信号の他方に変換する変換回路を有し得る。

表示装置、メモリ装置等の例においても、上述の光電変換装置の実施形態と同様にして、選択信号に基づいて選択された一部の信号線に電気的に接続されるようなパッド電極を設けた構成が実現可能である。これにより、複数の信号線のうちの選択された一部の信号線に、このパッド電極を介して直接的に電位を入力又は出力することができる。したがって、この変形実施形態においても、上述の実施形態と同様に、信号をより適切に入力又は出力することができる電子デバイスが実現できる。なお、電位や信号がパッド電極を通ることは、パッド電極を介して電位や信号を入力又は出力することを意味する。

また、上述の第９実施形態では、撮像装置１０により取得された情報に基づいて移動体と移動体を制御する移動体制御手段が開示されているが、これに限定されるものではない。本技術は、上述の電子デバイスと、電子デバイスから取得された情報に基づいて移動体等の機械装置を駆動する駆動部とを設けたシステム全般に適用可能である。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書及び本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢである」旨の記載があれば、本明細書において「ＡはＢではない」旨の記載を省略しても、本明細書は「ＡはＢでない」旨を開示しているものとする。なぜなら、発明者が「ＡはＢである」旨を記載している場合には、「ＡはＢでない」場合を考慮していることが前提だからである。

１００ 光電変換装置
１１０ 画素部
１１１ 画素
１４０ 電位出力部
１５０ 映像信号出力部
ＮＬ ノード
ＶＬＩＮＥｋ 信号線

Claims (18)

1. セルが複数の行及び複数の列をなすように配されたセルアレイ部と、
   前記複数の行又は前記複数の列の各々に対応して配され、対応する複数の前記セルに接続された複数の信号線と、
   前記複数の信号線が伝送する信号に応じた信号をそれぞれ保持する複数のメモリと、
   前記複数のメモリを順次選択して信号の読み出しを行う走査回路と、
   前記走査回路によって前記複数のメモリから順次読み出された出力信号が通る第１電極と、
   前記複数の信号線のうちの一部の信号線を選択するためのクロック信号が入力される第２電極と、
   前記複数の列の各々に対応して配された複数のスイッチと、
   前記第２電極を介して前記クロック信号が入力され、前記複数のスイッチを制御するシフトレジスタと、
   前記クロック信号に基づいて選択された前記一部の信号線に接続されたセルと前記第１電極の間のノードへ電気的に接続される第３電極と、
   を有し、
   前記第３電極の電位と、前記クロック信号に基づいて選択された前記一部の信号線の電位とが、相関する
   ことを特徴とする電子デバイス。
2. 前記クロック信号に含まれる１以上のパルスの数に応じた数の信号線が前記一部の信号線として選択される
   ことを特徴とする請求項１に記載の電子デバイス。
3. 前記ノードと前記第３電極との間に配されたバッファ回路を更に有する
   ことを特徴とする請求項１又は２に記載の電子デバイス。
4. 前記ノードと前記第３電極との間に配された増幅回路を更に有し、前記増幅回路は前記ノードの電位を増幅する
   ことを特徴とする請求項１乃至３のいずれか１項に記載の電子デバイス。
5. 前記ノードと前記第１電極との間に配された変換回路を更に有し、
   前記変換回路は、アナログ信号及びデジタル信号の一方をアナログ信号及びデジタル信号の他方に変換する
   ことを特徴とする請求項１乃至４のいずれか１項に記載の電子デバイス。
6. 前記ノードと前記第１電極との間には第１回路が設けられており、前記ノードと前記第３電極との間には第２回路が設けられている、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の電子デバイス。
7. 互いに積層された第１部品及び第２部品を有し、
   前記セルアレイ部は、前記第１部品に配されており、
   前記第１回路は、前記第２部品に配されている
   ことを特徴とする請求項６に記載の電子デバイス。
8. 前記第２回路は、前記第２部品に配されている
   ことを特徴とする請求項７に記載の電子デバイス。
9. セルが複数の行及び複数の列をなすように配されたセルアレイ部と、
   前記複数の行又は前記複数の列の各々に対応して配され、対応する複数の前記セルに接続された複数の信号線と、
   前記複数の信号線が伝送するアナログ信号に応じたデジタル信号をそれぞれ保持する複数のメモリと、
   前記複数のメモリを順次選択してデジタル信号の読み出しを行う走査回路と、
   前記走査回路によって前記複数のメモリから順次読み出されたデジタル信号である出力信号が通る第１電極と、
   前記複数の信号線のうちの一部の信号線を選択するためのクロック信号が入力される第２電極と、
   前記複数の列の各々に対応して配された複数のスイッチと、
   前記第２電極を介して前記クロック信号が入力され、前記複数のスイッチを制御するシフトレジスタと、
   前記クロック信号に基づいて選択された前記一部の信号線で伝送されるアナログ信号に応じたアナログ信号が通る第３電極と、
   を有する
   ことを特徴とする電子デバイス。
10. 前記セルは光電変換素子又は表示素子を含む
    ことを特徴とする請求項１乃至９のいずれか１項に記載の電子デバイス。
11. 請求項１乃至１０のいずれか１項に記載の電子デバイスと、
    前記第１電極を通る前記出力信号を処理する処理部と、
    を有することを特徴とするシステム。
12. 請求項１乃至１０のいずれか１項に記載の電子デバイスと、
    前記電子デバイスから取得された情報に基づいて機械装置を駆動する駆動部と、
    を有することを特徴とするシステム。
13. 請求項１乃至１０のいずれか１項に記載の電子デバイスと、
    前記第２電極及び前記第３電極に接続された制御部と、
    を有することを特徴とするシステム。
14. 前記制御部は、前記第３電極の電位に基づいて前記電子デバイスの故障を検出する
    ことを特徴とする請求項１３に記載のシステム。
15. 前記制御部は、前記故障を検出した場合に、前記故障による影響を補正する処理又は前記故障が生じている箇所を除外する処理を行う
    ことを特徴とする請求項１４に記載のシステム。
16. 複数の信号線と、
    第１電極と、
    第２電極と、
    第３電極と、
    前記複数の信号線が伝送するアナログ信号に応じたデジタル信号をそれぞれ保持する複数のメモリと、
    前記複数のメモリを順次選択してデジタル信号の読み出しを行う走査回路と、
    前記複数の信号線の各々に対応して配された複数のスイッチと、
    前記第２電極を介してクロック信号が入力され、前記複数のスイッチを制御するシフトレジスタと、
    を備える電子デバイスの制御方法であって、
    前記走査回路によって前記複数のメモリから順次読み出されたデジタル信号を前記第１電極から出力し、
    前記複数の信号線のうちの一部の信号線の電位に基づくアナログ信号を前記第３電極から取得し、
    前記一部の信号線を、前記第２電極へ入力する前記クロック信号に含まれる１以上のパルスの数によって選択する
    ことを特徴とする制御方法。
17. 前記アナログ信号に基づいて前記電子デバイスの故障を検出する
    ことを特徴とする請求項１６に記載の制御方法。
18. 前記故障を検出した場合に、前記故障による影響を補正する処理又は前記故障が生じている箇所を除外する処理を行う
    ことを特徴とする請求項１７に記載の制御方法。

Images