JP7580362B2

JP7580362B2 - 光電変換装置及び機器

Info

Publication number: JP7580362B2
Application number: JP2021185152A
Authority: JP
Inventors: 秀央小林
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2021-11-12
Filing date: 2021-11-12
Publication date: 2024-11-11
Anticipated expiration: 2041-11-12
Also published as: US12407947B2; US20230171514A1; JP2023072534A

Description

本発明は、光電変換装置及び機器に関する。

特許文献１には、１つの画素列に対して２つの信号線が配置された撮像装置を提案する。１つの画素列に含まれる複数の画素回路は、２つの信号線の一方に接続された画素回路と、２つの信号線の他方に接続された画素回路とを交互に有する。このような構成を有することによって、同一の画素列に含まれる２つの画素回路から信号を並行して読み出すことが可能となる。

特開２０１９－２１３１５９号公報

特許文献１に記載された撮像装置では、１つの画素列に対して配置された２つの信号線のそれぞれに別個の電流源が接続され、これらの電流源から対応する信号線にバイアス電流が供給される。この構成では、撮像装置の動作モードに応じて信号線と電流源との間の接続状態を切り替えることが考慮されていない。本発明の１つの側面は、複数の信号線と複数の電流源との間の接続関係の自由度を向上するための技術を提案することを目的とする。

上記課題に鑑みて、光電変換装置であって、複数の画素行及び複数の画素列を構成するように配置された複数の画素回路と、前記複数の画素回路から信号を読み出すための複数の信号線と、前記複数の信号線に電流を供給するための複数の電流源と、前記複数の信号線と前記複数の電流源との間の接続状態を切り替えるための切替回路と、前記切替回路の前記接続状態を制御する制御回路と、を備え、前記複数の信号線は、前記複数の画素回路の第１画素回路から信号を読み出すための第１信号線と、前記第１画素回路と同じ画素列に含まれる第２画素回路から信号を読み出すための第２信号線とを含み、前記複数の電流源は、第１電流源及び第２電流源を含み、前記切替回路は、前記第１信号線と前記第２信号線とが互いに絶縁されており、前記第１電流源が前記第１信号線に導通しており、前記第２電流源が前記第２信号線に導通している第１接続状態と、少なくとも前記第１電流源が少なくとも前記第２信号線に導通している第２接続状態と、を実現可能であり、前記制御回路は、第１動作モードにおいて、前記第１接続状態を選択し、前記第１画素回路からの信号と前記第２画素回路からの信号とを並行して読み出し、第２動作モードにおいて、前記第２接続状態を選択し、前記第１画素回路からの信号と前記第２画素回路からの信号とを別々に読み出すことを特徴とする光電変換装置が提供される。

上記手段により、複数の信号線と複数の電流源との間の接続関係の自由度を向上する。

一部の実施形態の光電変換装置の構成例を説明する図。一部の実施形態の画素回路の構成例を説明する図。一部の実施形態の切替回路の接続状態例を説明する図。一部の実施形態の切替回路の回路構成例を説明する図。一部の実施形態の高速動作モードの動作例を説明する図。一部の実施形態の通常動作モードの動作例を説明する図。一部の実施形態の光電変換装置の変形例を説明する図。一部の実施形態の光電変換装置の変形例を説明する図。一部の実施形態の光電変換装置の構成例を説明する図。一部の実施形態の光電変換装置の動作例を説明する図。様々な実施形態に係る機器を説明する図。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

本発明の一部の実施形態は、光電変換装置に関する。以下では、光電変換装置が撮像に用いられる実施形態について主に説明する。この場合に、光電変換装置は、画像を生成するための撮像素子（イメージセンサ）として使用されうる。また、光電変換装置の他の例として、測距素子（焦点検出やＴＯＦ（Time Of Flightの略語。）を用いた距離測定等に用いられるセンサ）、測光素子（入射光量の測定等に用いられるセンサ）、ＬｉＤＡＲ（Light Detection and Rangingの略語。）センサなどがある。以下に説明する実施形態は光電変換装置一般に適用されうる。

図１のブロック図を参照して、一部の実施形態に係る光電変換装置１００の構成例について説明する。図１に示す例において、光電変換装置１００は、画素部１１０と、ＡＤ変換部１３０と、水平走査回路１４０と、信号処理回路１５０と、出力回路１６０と、垂直走査回路１７０と、タイミング制御回路１８０とを有する。また、光電変換装置１００は、切替回路１２０と、電流源１２１と、制御回路１２２とを有する。

画素部１１０は、複数の画素行及び複数の画素列を構成するように２次元アレイ状に配置された複数の画素回路１１１と、画素行の方向にそれぞれ延びた複数の駆動線１１２と、画素列の方向にそれぞれ延びた複数の信号線１１３とを含む。画素行とは、図１において左右方向に並んだ複数の画素回路１１１のことである。画素列とは、図１において上下方向に並んだ複数の画素回路１１１のことである。

複数の画素行の各画素行に対して１つの駆動線１１２が配置されている。１つの画素行に含まれる複数の画素回路１１１は同一の１つの駆動線１１２に接続されている。複数の画素列の各画素列（１つの画素列）に対して２つの信号線１１３が配置されている。１つの画素列に含まれる複数の画素回路１１１は、当該１つの画素列に対して配置された２つの信号線１１３の何れか一方に接続されている。図１の例では、１つの画素列に含まれる複数の画素回路１１１のうち、画素部１１０の一端（例えば、上端）から奇数番目の画素行に含まれる画素回路１１１は、２つの信号線１１３のうちの一方（例えば、図３の信号線１１３ａ）に接続されている。１つの画素列に含まれる複数の画素回路１１１のうち、画素部１１０の一端（例えば、上端）から偶数番目の画素行に含まれる画素回路１１１は、２つの信号線１１３のうちの他方（例えば、図３の信号線１１３ｂ）に接続されている。このように、１つの画素列に含まれる複数の画素回路１１１は、交互に異なる信号線１１３に接続されている。信号線１１３は、画素回路１１１から信号を読み出すために使用される。

画素回路１１１は、入射した光を電気信号に変換する。そのため、画素回路１１１は、受光回路とも呼ばれうる。複数の画素回路１１１のそれぞれに、駆動線１１２を通じて垂直走査回路１７０から制御信号が供給される。アクティブレベルの制御信号が供給された画素回路１１１から信号線１１３を通じて電気信号が読み出される。

１つの画素列に対して配置された２つの信号線１１３は、同一の１つの切替回路１２０に接続されている。そのため、光電変換装置１００は、２つの信号線１１３ごとに１つの切替回路１２０を有する。複数の切替回路１２０のそれぞれには、２つの電流源１２１も接続されている。電流源１２１の一端は切替回路１２０に接続されており、電流源１２１の他端は接地ラインに接続されている。切替回路１２０は、自身に接続されている２つの信号線１１３と、自身に接続されている２つの電流源１２１との間の接続関係を切り替えることが可能である。切替回路１２０が実現可能な接続状態については後述する。制御回路１２２は、切替回路１２０の接続状態を制御する。例えば、制御回路１２２は、切替回路１２０が実現可能な複数の接続状態から１つの接続状態を選択し、当該１つの接続状態となるように切替回路１２０を制御する。

ＡＤ変換部１３０は、信号線１１３ごとに設けられた複数のＡＤ変換器１３１と、これらのＡＤ変換器１３１の動作を制御する制御回路１３２とを含む。ＡＤ変換器１３１は、信号線１１３を通じて画素回路１１１から供給されたアナログ信号をデジタル信号に変換する。以下の説明において、ＡＤ変換器１３１は、ΔΣＡＤ変換器であってもよいし、スロープ型ＡＤ変換器であってもよいし、逐次比較型ＡＤ変換器であってもよい。

水平走査回路１４０は、複数のＡＤ変換器１３１から順にデジタル信号を読み出し、信号処理回路１５０に供給する。光電変換装置１００は、ＡＤ変換部１３０と水平走査回路１４０との間に、デジタル信号を記憶するためのメモリ回路を有してもよい。信号処理回路１５０は、各画素回路１１１で生成された電気信号に相当するデジタル信号を処理する。信号処理回路１５０は、例えばデジタル信号に対して補正処理や補完処理などを行ってもよい。

信号処理回路１５０によって処理されたデジタル信号は出力回路１６０から光電変換装置１００の外部にある外部装置１９０に出力される。外部装置１９０は、例えば光電変換装置１００を組み込んだ機器の制御装置であってもよい。タイミング制御回路１８０は、光電変換装置１００の各回路に制御信号を供給することによって、光電変換装置１００の全体的な動作を制御する。

図２の回路図を参照して、画素回路１１１の具体的な回路構成例について説明する。画素回路１１１は、入射した光を電気信号に変換する任意の構成をとりうる。図２では、その一例について説明するが、画素回路１１１は他の構成であってもよい。

図２に説明する例において、画素回路１１１は、光電変換素子２０１と、転送トランジスタ２０２と、リセットトランジスタ２０３と、増幅トランジスタ２０４と、選択トランジスタ２０５とを含む。図２の例では、画素部１１０は、各画素行に対して３本の駆動線１１２を含み、それぞれ制御信号ＰＲＥＳ、ＰＴＸ、ＰＳＥＬを画素回路１１１に供給する。

光電変換素子２０１は、入射した光を電荷に変換し、この電荷を蓄積する。光電変換素子２０１は、例えばフォトダイオードやフォトトランジスタであってもよい。光電変換素子２０１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサであってもよい。これにかえて、光電変換素子２０１は、ＳＰＡＤ（Single Photon Avalanche Diode）センサであってもよい。

光電変換素子２０１は、転送トランジスタ２０２を通じてフローティングディフュージョン２０６に接続されている。転送トランジスタ２０２のゲートには垂直走査回路１７０から制御信号ＰＴＸが供給される。制御信号ＰＴＸがアクティブレベルになったことに応じて、転送トランジスタ２０２が導通状態となる。これに応じて、光電変換素子２０１に蓄積されていた信号電荷がフローティングディフュージョン２０６に転送される。

フローティングディフュージョン２０６は、増幅トランジスタ２０４のゲートにも接続されている。増幅トランジスタ２０４の一方の主電極は、選択トランジスタ２０５を介して信号線１１３に接続されている。増幅トランジスタ２０４の他方の主電極は、電源電位ＶＤＤに接続されている。選択トランジスタ２０５のゲートには垂直走査回路１７０から制御信号ＰＳＥＬが供給される。制御信号ＰＳＥＬがアクティブレベルになったことに応じて、選択トランジスタ２０５が導通状態となる。これに応じて、増幅トランジスタ２０４の一方の主電極が電流源１２１に接続される。これによって、増幅トランジスタ２０４はソースフォロワとして動作し、フローティングディフュージョン２０６の電位に応じた信号が信号線１１３に読み出される。

リセットトランジスタ２０３は、フローティングディフュージョン２０６と電源電位ＶＤＤとの間に接続されている。リセットトランジスタ２０３のゲートには、垂直走査回路１７０から制御信号ＰＲＥＳが供給される。制御信号ＰＲＥＳがアクティブレベルになったことに応じて、リセットトランジスタ２０３が導通状態となる。これに応じて、フローティングディフュージョン２０６の電位が電源電位ＶＤＤにリセットされる。

図３は、切替回路１２０が実現可能な２つの信号線１１３と２つの電流源１２１との間の様々な接続状態について説明する。以下、図３（ａ）～図３（ｇ）に示される接続状態を、それぞれ接続状態Ａ～接続状態Ｇのように表す。切替回路１２０は、図３のすべての接続状態を実現可能でなくてもよく、個別の実施形態で使用される接続状態のみを実現可能であってもよい。図３では、１つの切替回路１２０に接続される２つの信号線１１３を信号線１１３ａ及び信号線１１３ｂとして表す。また、１つの切替回路１２０に接続される２つの電流源１２１を電流源１２１ａ及び電流源１２１ｂとして表す。信号線１１３ａは、例えば、１つの画素列に含まれる複数の画素回路１１１のうち、画素部１１０の一端（例えば、上端）から奇数番目の画素行に含まれる画素回路１１１に接続されている。信号線１１３ｂは、例えば、１つの画素列に含まれる複数の画素回路１１１のうち、画素部１１０の一端（例えば、上端）から偶数番目の画素行に含まれる画素回路１１１に接続されている。

図３（ａ）は、接続状態Ａを示す。接続状態Ａにおいて、電流源１２１ａは、信号線１１３ａに導通しており、信号線１１３ｂから絶縁されている。接続状態Ａにおいて、電流源１２１ｂは、信号線１１３ａから絶縁されており、信号線１１３ｂに導通している。接続状態Ａにおいて、信号線１１３ａと信号線１１３ｂとは、互いに絶縁されている。

図３（ｂ）は、接続状態Ｂを示す。接続状態Ｂにおいて、電流源１２１ａは、信号線１１３ａ及び信号線１１３ｂに導通している。接続状態Ｂにおいて、電流源１２１ｂは、信号線１１３ａ及び信号線１１３ｂから絶縁されている。接続状態Ｂにおいて、信号線１１３ａと信号線１１３ｂとは、互いに導通している。

図３（ｃ）は、接続状態Ｃを示す。接続状態Ｃにおいて、電流源１２１ａは、信号線１１３ａ及び信号線１１３ｂに導通している。接続状態Ｃにおいて、電流源１２１ｂは、信号線１１３ａ及び信号線１１３ｂに導通している。接続状態Ｃにおいて、信号線１１３ａと信号線１１３ｂとは、互いに導通している。

図３（ｄ）は、接続状態Ｄを示す。接続状態Ｄにおいて、電流源１２１ａは、信号線１１３ａに導通しており、信号線１１３ｂから絶縁されている。接続状態Ｄにおいて、電流源１２１ｂは、信号線１１３ａ及び信号線１１３ｂから絶縁されている。接続状態Ｄにおいて、信号線１１３ａと信号線１１３ｂとは、互いに絶縁されている。

図３（ｅ）は、接続状態Ｅを示す。接続状態Ｅにおいて、電流源１２１ａは、信号線１１３ａから絶縁されており、信号線１１３ｂに導通している。接続状態Ｅにおいて、電流源１２１ｂは、信号線１１３ａ及び信号線１１３ｂから絶縁されている。接続状態Ｅにおいて、信号線１１３ａと信号線１１３ｂとは、互いに絶縁されている。

図３（ｆ）は、接続状態Ｆを示す。接続状態Ｆにおいて、電流源１２１ａは、信号線１１３ａに導通しており、信号線１１３ｂから絶縁されている。接続状態Ｆにおいて、電流源１２１ｂは、信号線１１３ａに導通しており、信号線１１３ｂから絶縁されている。接続状態Ｆにおいて、信号線１１３ａと信号線１１３ｂとは、互いに絶縁されている。

図３（ｇ）は、接続状態Ｇを示す。接続状態Ｇにおいて、電流源１２１ａは、信号線１１３ａから絶縁されており、信号線１１３ｂに導通している。接続状態Ｇにおいて、電流源１２１ｂは、信号線１１３ａから絶縁されており、信号線１１３ｂに導通している。接続状態Ｇにおいて、信号線１１３ａと信号線１１３ｂとは、互いに絶縁されている。

図４は、図３で説明した様々な接続状態の少なくとも一部を実現するための切替回路１２０の具体的な回路構成について説明する。図３の接続状態を実現する回路構成は、図４の例に限られない。

図４（ａ）は、接続状態Ａと、接続状態Ｃとを実現可能な切替回路１２０の具体例な回路構成を示す。切替回路１２０は、信号線１１３ａと電流源１２１ａとの間の経路上にあるノード４２０と、信号線１１３ｂと電流源１２１ｂとの間の経路上にあるノード４２１との間の経路上にスイッチ素子４０１を含む。ノード４２０とノード４２１とはスイッチ素子４０１によって互いに接続されている。切替回路１２０は、信号線１１３ａと電流源１２１ａとの間の経路上に回路素子を含まず、信号線１１３ｂと電流源１２１ｂとの間の経路上に回路素子を含まない。

スイッチ素子４０１のオン・オフは、制御回路１２２から供給される制御信号によって切り替わる。スイッチ素子４０１がオフの場合に、切替回路１２０は接続状態Ａになる。スイッチ素子４０１がオンの場合に、切替回路１２０は接続状態Ｃになる。

電流源１２１ａ及び電流源１２１ｂのそれぞれは、トランジスタ４１０によって構成される。電流源１２１ａを構成するトランジスタ４１０のゲートと、電流源１２１ｂを構成するトランジスタ４１０のゲートとに、同一のバイアス電圧Ｖｂが供給される。トランジスタ４１０は、ゲートに供給されているバイアス電流に応じた電流を生成する。トランジスタ４１０が何れかの信号線１１３に導通している場合に、この電流が信号線１１３に供給される。

図４（ｂ）は、接続状態Ａと、接続状態Ｂと、接続状態Ｃとを実現可能な切替回路１２０の具体例な回路構成を示す。切替回路１２０は、上述のスイッチ素子４０１に加えて、ノード４２１と電流源１２１ｂとの間の経路上にスイッチ素子４０２をさらに含む。ノード４２１と電流源１２１ｂとはスイッチ素子４０２によって互いに接続されている。切替回路１２０は、信号線１１３ａと電流源１２１ａとの間の経路上に回路素子を含まず、信号線１１３ｂとスイッチ素子４０２との間の経路上に回路素子を含まない。

スイッチ素子４０２のオン・オフは、制御回路１２２から供給される制御信号によって切り替わる。スイッチ素子４０１がオフであり、スイッチ素子４０２がオンの場合に、切替回路１２０は接続状態Ａになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオフの場合に、切替回路１２０は接続状態Ｂになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオンの場合に、切替回路１２０は接続状態Ｃになる。

図４（ｃ）は、接続状態Ａと、接続状態Ｂと、接続状態Ｃと、接続状態Ｄと、接続状態Ｅと、接続状態Ｇとを実現可能な切替回路１２０の具体例な回路構成を示す。切替回路１２０は、上述のスイッチ素子４０１及びスイッチ素子４０２に加えて、ノード４２０と信号線１１３ａとの間の経路上にスイッチ素子４０３をさらに含む。ノード４２０と信号線１１３ａとはスイッチ素子４０３によって互いに接続されている。切替回路１２０は、スイッチ素子４０３と電流源１２１ａとの間の経路上に回路素子を含まず、信号線１１３ｂとスイッチ素子４０２との間の経路上に回路素子を含まない。

スイッチ素子４０３のオン・オフは、制御回路１２２から供給される制御信号によって切り替わる。スイッチ素子４０１がオフであり、スイッチ素子４０２がオンであり、スイッチ素子４０３がオンである場合に、切替回路１２０は接続状態Ａになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオフであり、スイッチ素子４０３がオンである場合に、切替回路１２０は接続状態Ｂになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオンであり、スイッチ素子４０３がオンである場合に、切替回路１２０は接続状態Ｃになる。スイッチ素子４０１がオフであり、スイッチ素子４０２がオフであり、スイッチ素子４０３がオンである場合に、切替回路１２０は接続状態Ｄになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオフであり、スイッチ素子４０３がオフである場合に、切替回路１２０は接続状態Ｅになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオンであり、スイッチ素子４０３がオフである場合に、切替回路１２０は接続状態Ｇになる。

図４（ｄ）は、接続状態Ａと、接続状態Ｃと、接続状態Ｄと、接続状態Ｆと、接続状態Ｇとを実現可能な切替回路１２０の具体例な回路構成を示す。切替回路１２０は、上述のスイッチ素子４０１及びスイッチ素子４０３に加えて、ノード４２１と信号線１１３ｂとの間の経路上にスイッチ素子４０４をさらに含む。ノード４２１と信号線１１３ｂとはスイッチ素子４０４によって互いに接続されている。切替回路１２０は、スイッチ素子４０３と電流源１２１ａとの間の経路上に回路素子を含まず、スイッチ素子４０４と電流源１２１ｂの間の経路上に回路素子を含まない。

スイッチ素子４０４のオン・オフは、制御回路１２２から供給される制御信号によって切り替わる。スイッチ素子４０１がオフであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオンである場合に、切替回路１２０は接続状態Ａになる。スイッチ素子４０１がオンであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオンである場合に、切替回路１２０は接続状態Ｃになる。スイッチ素子４０１がオフであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオフである場合に、切替回路１２０は接続状態Ｄになる。スイッチ素子４０１がオンであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオフである場合に、切替回路１２０は接続状態Ｆになる。スイッチ素子４０１がオンであり、スイッチ素子４０３がオフであり、スイッチ素子４０４がオンである場合に、切替回路１２０は接続状態Ｇになる。

図４（ｅ）は、接続状態Ａ～接続状態Ｇのすべてを実現可能な切替回路１２０の具体例な回路構成を示す。切替回路１２０は、上述のスイッチ素子４０１～スイッチ素子４０４に加えて、ノード４２０と電流源１２１ａとの間の経路上にスイッチ素子４０５をさらに含む。ノード４２０と電流源１２１ａとはスイッチ素子４０５によって互いに接続されている。

スイッチ素子４０５のオン・オフは、制御回路１２２から供給される制御信号によって切り替わる。スイッチ素子４０１がオフであり、スイッチ素子４０２がオンであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオンであり、スイッチ素子４０５がオンである場合に、切替回路１２０は接続状態Ａになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオフであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオンであり、スイッチ素子４０５がオンである場合に、切替回路１２０は接続状態Ｂになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオンであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオンであり、スイッチ素子４０５がオンである場合に、切替回路１２０は接続状態Ｃになる。スイッチ素子４０１がオフであり、スイッチ素子４０２がオフであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオフであり、スイッチ素子４０５がオンである場合に、切替回路１２０は接続状態Ｄになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオフであり、スイッチ素子４０３がオフであり、スイッチ素子４０４がオンであり、スイッチ素子４０５がオンである場合に、切替回路１２０は接続状態Ｅになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオンであり、スイッチ素子４０３がオンであり、スイッチ素子４０４がオフであり、スイッチ素子４０５がオンである場合に、切替回路１２０は接続状態Ｆになる。スイッチ素子４０１がオンであり、スイッチ素子４０２がオンであり、スイッチ素子４０３がオフであり、スイッチ素子４０４がオンであり、スイッチ素子４０５がオンである場合に、切替回路１２０は接続状態Ｇになる。

図５及び図６を参照して、光電変換装置１００の動作例について説明する。光電変換装置１００は、複数の画素行を２行ずつ走査する高速動作モードと、複数の画素行を１行ずつ走査する通常動作モードとから選択された動作モードで動作可能である。

図５を参照して、高速動作モードにおける光電変換装置１００の動作例について説明する。図５の動作は、切替回路１２０が接続状態Ａを実現可能である光電変換装置１００によって実行される。高速動作モードで動作中に、制御回路１２２は、接続状態Ａを選択し、切替回路１２０が接続状態Ａとなるように切替回路１２０内のスイッチ素子へ制御信号を供給する。タイミング制御回路１８０は、２行の画素行ずつ、駆動線１１２にアクティブレベルの制御信号を供給する。これによって、画素部１１０から高速に信号を読み出すことができる。図５では、ｋ行目～ｋ＋２行目の画素行の駆動線１１２にアクティブレベルの制御信号が供給されるタイミングに着目して説明する。他の画素行も同様に制御される。以下の説明では、ｋ行目及びｋ＋２行目の画素回路１１１が信号線１１３ａに接続されており、ｋ＋１行目の画素回路１１１が信号線１１３ｂに接続されているとする。

時刻ｔ１で、タイミング制御回路１８０は、ｋ行目の画素行及びｋ＋１行目の画素行のそれぞれの駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。これによって、ｋ行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ａに導通し、ｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ｂに導通する。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ行目の画素行及びｋ＋１行目の画素行のそれぞれの駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。接続状態Ａにおいて、ｋ行目の画素回路１１１に信号線１１３ａを通じて電流源１２１ａからバイアス電流が供給され、ｋ＋１行目の画素回路１１１に信号線１１３ｂを通じて電流源１２１ｂからバイアス電流が供給される。信号線１１３ａと信号線１１３ｂとが互いに絶縁されているので、ｋ行目の画素回路１１１と、ｋ＋１行目の画素回路１１１とから、並行して独立に信号が読み出される。

時刻ｔ２で、タイミング制御回路１８０は、ｋ行目の画素行及びｋ＋１行目の画素行のそれぞれの駆動線１１２に供給する制御信号ＰＳＥＬをハイレベルからローレベルに切り替える。これによって、ｋ行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ａから絶縁され、ｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ｂから絶縁される。

時刻ｔ３から時刻ｔ４においても、時刻ｔ１から時刻ｔ２と同様にして、ｋ＋２行目の画素回路１１１と、ｋ＋３行目の画素回路１１１とから、並行して独立に信号が読み出される。

図６を参照して、通常動作モードにおける光電変換装置１００の動作例について説明する。図６（ａ）～図６（ｄ）は、通常動作モードで動作する光電変換装置１００の別個の実施形態を示す。何れの実施形態でも、タイミング制御回路１８０は、１行の画素行ずつ、駆動線１１２にアクティブレベルの制御信号を供給する。これによって、画素部１１０から低電力で信号を読み出すことができる。通常動作モードでは、複数の画素行のそれぞれから別々に信号が読み出される。図６では、ｋ行目～ｋ＋２行目の画素行の駆動線１１２にアクティブレベルの制御信号が供給されるタイミングに着目して説明する。他の画素行も同様に制御される。以下の説明では、ｋ行目及びｋ＋２行目の画素回路１１１が信号線１１３ａに接続されており、ｋ＋１行目の画素回路１１１が信号線１１３ｂに接続されているとする。

図６（ａ）に示される実施形態における動作は、切替回路１２０が接続状態Ｂを実現可能である光電変換装置１００によって実行される。通常動作モードで動作中に、制御回路１２２は、接続状態Ｂを選択し、切替回路１２０が接続状態Ｂとなるように切替回路１２０内のスイッチ素子へ制御信号を供給する。

時刻ｔ１で、タイミング制御回路１８０は、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。これによって、ｋ行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ａに導通する。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。接続状態Ｂにおいて、ｋ行目の画素回路１１１に信号線１１３ａを通じて電流源１２１ａからバイアス電流が供給される。このバイアス電流を利用して、ｋ行目の画素回路１１１から信号線１１３ａを通じて信号が読み出される。

接続状態Ｂでは、信号線１１３ａと信号線１１３ｂとが互いに導通しているため、信号線１１３ｂに接続されている画素回路１１１にも電流源１２１ａからバイアス電流が供給される。しかし、信号線１１３ｂは、いずれの画素回路１１１の増幅トランジスタ２０４からも絶縁されているので、信号線１１３ｂを通じて信号が読み出されることはない。

時刻ｔ２で、タイミング制御回路１８０は、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをハイレベルからローレベルに切り替える。これによって、ｋ行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ａから絶縁される。

時刻ｔ３で、タイミング制御回路１８０は、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。これによって、ｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ｂに導通する。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。接続状態Ｂにおいて、ｋ＋１行目の画素回路１１１に信号線１１３ｂを通じて電流源１２１ａからバイアス電流が供給される。このバイアス電流を利用して、ｋ＋１行目の画素回路１１１から信号線１１３ｂを通じて信号が読み出される。

接続状態Ｂでは、信号線１１３ａと信号線１１３ｂとが互いに導通しているため、信号線１１３ａに接続されている画素回路１１１にも電流源１２１ａからバイアス電流が供給される。しかし、信号線１１３ａは、いずれの画素回路１１１の増幅トランジスタ２０４からも絶縁されているので、信号線１１３ａを通じて信号が読み出されることはない。

時刻ｔ４で、タイミング制御回路１８０は、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをハイレベルからローレベルに切り替える。これによって、ｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ｂから絶縁される。

時刻ｔ５から時刻ｔ６においても、時刻ｔ１から時刻ｔ２と同様にして、ｋ＋２行目の画素回路１１１から信号が読み出される。

図６（ｂ）に示される実施形態における動作は、切替回路１２０が接続状態Ｃを実現可能である光電変換装置１００によって実行される。通常動作モードで動作中に、制御回路１２２は、接続状態Ｃを選択し、切替回路１２０が接続状態Ｃとなるように切替回路１２０内のスイッチ素子へ制御信号を供給する。図６（ｂ）の実施形態は、図６（ａ）の実施形態と比較して、電流源１２１ａと電流源１２１ｂとの両方から信号線１１３ａ及び信号線１１３ｂにバイアス電流が供給される点で異なり、他の点は同様であってもよい。そのため、重複する説明を省略する。

図６（ｃ）に示される実施形態における動作は、切替回路１２０が接続状態Ｄ及び接続状態Ｅを実現可能である光電変換装置１００によって実行される。通常動作モードで動作中に、制御回路１２２は、接続状態Ｄと接続状態Ｅとを交互に選択し、切替回路１２０が選択した接続状態となるように切替回路１２０内のスイッチ素子へ制御信号を供給する。

時刻ｔ１で、タイミング制御回路１８０は、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。これによって、ｋ行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ａに導通する。時刻ｔ１の段階で、切替回路１２０は接続状態Ｄである。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。接続状態Ｄにおいて、ｋ行目の画素回路１１１に信号線１１３ａを通じて電流源１２１ａからバイアス電流が供給される。このバイアス電流を利用して、ｋ行目の画素回路１１１から信号線１１３ａを通じて信号が読み出される。接続状態Ｂでは、信号線１１３ｂが電流源１２１ａ及び電流源１２１ｂから絶縁されているため、信号線１１３ｂに接続されている画素回路１１１にバイアス電流は供給されない。

時刻ｔ３で、タイミング制御回路１８０は、制御回路１２２を制御することによって、切替回路１２０を接続状態Ｄから接続状態Ｅに切り替える。

時刻ｔ４で、タイミング制御回路１８０は、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。これによって、ｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ｂに導通する。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。接続状態Ｅにおいて、ｋ＋１行目の画素回路１１１に信号線１１３ｂを通じて電流源１２１ａからバイアス電流が供給される。このバイアス電流を利用して、ｋ＋１行目の画素回路１１１から信号線１１３ｂを通じて信号が読み出される。接続状態Ｅでは、信号線１１３ａが電流源１２１ａ及び電流源１２１ｂから絶縁されているため、信号線１１３ａに接続されている画素回路１１１にバイアス電流は供給されない。

時刻ｔ５で、タイミング制御回路１８０は、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをハイレベルからローレベルに切り替える。これによって、ｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３ｂから絶縁される。

時刻ｔ６で、タイミング制御回路１８０は、制御回路１２２を制御することによって、切替回路１２０を接続状態Ｅから接続状態Ｄに切り替える。時刻ｔ７から時刻ｔ８においても、時刻ｔ１から時刻ｔ２と同様にして、ｋ＋２行目の画素回路１１１から信号が読み出される。

図６（ｄ）に示される実施形態における動作は、切替回路１２０が接続状態Ｆ及び接続状態Ｇを実現可能である光電変換装置１００によって実行される。通常動作モードで動作中に、制御回路１２２は、接続状態Ｆと接続状態Ｇとを交互に選択し、切替回路１２０が選択した接続状態となるように切替回路１２０内のスイッチ素子へ制御信号を供給する。図６（ｄ）の実施形態は、図６（ｃ）の実施形態と比較して、接続状態Ｄの代わりに接続状態Ｆを選択し、接続状態Ｅの代わりに接続状態Ｇを選択する点で異なり、他の点は同様であってもよい。そのため、重複する説明を省略する。図６（ｄ）の実施形態では、電流源１２１ａと電流源１２１ｂとの両方から信号線１１３ａ又は信号線１１３ｂにバイアス電流が供給される。

以下、上述の図６（ａ）～図６（ｄ）の実施形態の効果について説明する。比較例として、信号線１１３ａを通じた電流源１２１ａからのバイアス電流の供給と、信号線１１３ｂを通じた電流源１２１ｂからのバイアス電流の供給とを交互に行う場合について説明する。信号線１１３ａを通じて画素回路１１１から信号が読み出される場合に、信号線１１３ｂを通じて画素回路１１１から信号は読み出されない。そのため、電流源１２１ｂから供給されるバイアス電流によって、信号線１１３ｂの電位は接地電位の近くまで低下する。一方、信号線１１３ａの電位は、接地電位の近くから信号電圧へと上昇する。このような変化に起因して、トランジスタ４１０のドレイン電圧が変動し、ゲート・ドレイン間容量を介して、バイアス電圧Ｖｂも変動する。バイアス電圧Ｖｂが安定するまで待機すると、画素回路１１１からの信号の読み出し速度が低下する。

一方、上述の何れの実施形態においても、複数の画素行のそれぞれの画素回路１１１（すなわち、奇数行目の画素回路１１１及び偶数行目の画素回路１１１）へのバイアス電流が、同一の電流源から供給される。具体的に、図６（ａ）及び図６（ｃ）の実施形態では、電流源１２１ａのみからバイアス電流が供給される。図６（ｂ）及び図６（ｄ）では、電流源１２１ａ及び電流源１２１ｂからバイアス電流が供給される。また、図６（ｃ）及び図６（ｄ）の実施形態では、信号の読み出しに使用されない信号線１１３は、画素回路１１１及び電流源１２１から絶縁されるので、フローティング状態となる。そのため、この信号線は、切断前の電位を保持し、接地電位の近くに低下することはない。そのため、上述の実施形態では、比較例のようなバイアス電圧Ｖｂの変動が抑制されるため、画素回路１１１からの信号の読み出し速度の低下を抑制できる。

図６（ｃ）及び図６（ｄ）の実施形態では、信号線１１３ａと信号線１１３ｂとが互いに絶縁された状態が維持される。これによって、信号線１１３ａを通じて画素回路１１１から信号を読み出す際に、信号線１１３ｂが接続されることに起因する容量負荷を低減でき、それゆえ光電変換装置１００は高速に動作できる。

図６（ｂ）及び図６（ｄ）の実施形態では、信号線１１３に対して電流源１２１ａと電流源１２１ｂとの両方からバイアス電流が供給される。そのため、バイアス電圧Ｖｂを低下させたとしても、１つの電流源１２１からバイアス電流を供給する高速動作モードと同等の電流を信号線１１３に供給できる。信号線１１３の電位が低下しても、電流源１２１のトランジスタ４１０が飽和領域で動作可能となり、信号線１１３のダイナミックレンジを向上できる。

図７を参照して、上述の図６（ｃ）及び図６（ｄ）の実施形態の変形例について説明する。以下では、図６（ｃ）の実施形態との差として変形例を説明するが、図６（ｄ）の実施形態も同様に変形することが可能である。図７（ａ）に示されるように、この変形例で、光電変換装置１００は、信号線１１３ａに接続されたＰ型トランジスタ７０１と、信号線１１３ｂに接続されたＰ型トランジスタ７０２とをさらに有する。

Ｐ型トランジスタ７０１の一方の主電極は信号線１１３ａに接続されており、Ｐ型トランジスタ７０１の他方の主電極は電源電圧ラインに接続されている。Ｐ型トランジスタ７０１のゲートに供給される制御信号ＰＣＬ１がハイレベルの場合にＰ型トランジスタ７０１は非導通状態となる。一方、制御信号ＰＣＬ１がローレベルの場合にＰ型トランジスタ７０１は導通状態となり、信号線１１３ａが電源電圧ラインに導通する。このように、Ｐ型トランジスタ７０１は、信号線１１３ａの電位を安定させる安定回路として機能する。具体的に、Ｐ型トランジスタ７０１は、ローレベルの制御信号が供給された場合に、信号線１１３ａの電位を安定するように動作し、ハイレベルの制御信号が供給された場合に、このような動作を行わない。Ｐ型トランジスタ７０２もＰ型トランジスタ７０１と同様の構成を有しており、信号線１１３ｂの電位を安定させる安定回路として機能する。

図７（ｂ）を参照して、図７（ａ）の変形例の動作について説明する。Ｐ型トランジスタ７０１及びＰ型トランジスタ７０２以外の動作については、図６（ｃ）で説明した動作と同様であってもよいため、説明を省略する。

タイミング制御回路１８０は、切替回路１２０の接続状態として接続状態Ｄを選択する場合に、Ｐ型トランジスタ７０１を動作させず、Ｐ型トランジスタ７０２を動作させる。これによって、信号線１１３ｂは、フローティングとならずに、電源電圧に固定される。タイミング制御回路１８０は、切替回路１２０の接続状態として接続状態Ｅを選択する場合に、Ｐ型トランジスタ７０１を動作させ、Ｐ型トランジスタ７０２を動作させない。これによって、信号線１１３ａは、フローティングとならずに、電源電圧に固定される。電流源１２１から絶縁されている信号線１１３の電位を安定させる（具体的に、電源電圧に固定する）ことによって、信号を読み出している信号線１１３に発生するノイズを低減できる。

図８を参照して、上述の図６（ａ）～図６（ｄ）の実施形態の変形例について説明する。以下では、切替回路１２０が図４（ａ）の回路構成を有する場合について説明するが、切替回路１２０は他の回路構成を有していてもよい。

光電変換装置１００は、電流源１２１ａと切替回路１２０との間の経路上あるトランジスタ８０１と、電流源１２１ａと切替回路１２０との間の経路上あるトランジスタ８０１とをさらに有する。トランジスタ８０１のゲート及びトランジスタ８０２のゲートには、バイアス電圧Ｖｃが供給される。トランジスタ８０１及びトランジスタ８０２は、カスコードトランジスタとして機能する。本実施形態においても、通常動作モードにおいて、複数の画素行のそれぞれへのバイアス電流の供給に使用されるトランジスタ８０１及びトランジスタ８０２を固定できる。そのため、図６について上述したのと同様に、バイアス電圧Ｖｃの変動を抑制できる。

光電変換装置１００は、容量８０３及びスイッチ素子８０５によって構成されたサンプルホールド回路と、容量８０４及びスイッチ素子８０６によって構成されたサンプルホールド回路とをさらに有する。容量８０３及びスイッチ素子８０５によって構成されたサンプルホールド回路は、電流源１２１ａ（具体的に、そのトランジスタ４１０のゲート）に接続されており、電流源１２１ａに供給されるバイアス電圧Ｖｂを保持する。容量８０４及びスイッチ素子８０６によって構成されたサンプルホールド回路は、電流源１２１ｂ（具体的に、そのトランジスタ４１０のゲート）に接続されており、電流源１２１ｂに供給されるバイアス電圧Ｖｂを保持する。

上述の光電変換装置１００では、１つの画素列に対して２つの信号線１１３が配置された。これに代えて、１つの画素列に対して３つ以上の信号線１１３が配置されてもよい。この場合には、切替回路１２０に、１つの画素列に対して配置された３つ以上の信号線１１３が接続される。これにともない、切替回路１２０に、信号線１１３と同数の電流源１２１が接続される。１つの画素列に対して配置された信号線１１３の本数と同じ画素行の画素回路１１１から信号を並行して読み出すことが可能となる。

図９及び図１０を参照して、他の実施形態に係る光電変換装置９００について説明する。光電変換装置９００では、複数の画素列の各画素列（１つの画素列）に対して１つの信号線１１３が配置されている。１つの画素列に含まれる複数の画素回路１１１は、当該１つの画素列に対して配置された１つの信号線１１３に接続されている。光電変換装置１００と同様に、光電変換装置９００においても、１つの切替回路１２０に２つの信号線１１３が接続されている。光電変換装置１００とは異なり、光電変換装置９００において、１つの切替回路１２０に接続されている２つの信号線１１３は、別個の画素列に対して配置されている。

図１０を参照して、光電変換装置９００の動作例について説明する。光電変換装置９００は、複数の画素回路１１１のそれぞれから信号を読み出す高解像度動作モードと、高解像度動作モードよりも低い解像度で信号を読み出す低解像度動作モードとから選択された動作モードで動作可能である。

図１０（ａ）を参照して、高解像度動作モードにおける光電変換装置９００の動作例について説明する。図１０（ａ）の動作は、切替回路１２０が接続状態Ａを実現可能である光電変換装置９００によって実行される。高解像度動作モードで動作中に、制御回路１２２は、接続状態Ａを選択し、切替回路１２０が接続状態Ａとなるように切替回路１２０内のスイッチ素子へ制御信号を供給する。タイミング制御回路１８０は、１行の画素行ずつ、駆動線１１２にアクティブレベルの制御信号を供給する。これによって、画素部１１０から高解像度で信号を読み出すことができる。図１０（ａ）では、ｋ行目～ｋ＋２行目の画素行の駆動線１１２にアクティブレベルの制御信号が供給されるタイミングに着目して説明する。他の画素行も同様に制御される。

時刻ｔ１で、タイミング制御回路１８０は、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。これによって、ｋ行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３に導通する。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。接続状態Ａにおいて、ｋ行目の画素行に含まれる複数の画素回路１１１は、各画素列に対して配置された別個の信号線１１３を通じて電流源１２１からバイアス電流が供給される。複数の信号線１１３は互いに絶縁されているので、ｋ行目の画素行に含まれる複数の画素回路１１１から独立に信号が読み出される。

時刻ｔ２で、タイミング制御回路１８０は、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをハイレベルからローレベルに切り替える。これによって、ｋ行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３から絶縁される。

時刻ｔ３から時刻ｔ４においても、時刻ｔ１から時刻ｔ２と同様にして、ｋ＋１行目の画素回路１１１から信号が読み出される。時刻ｔ５から時刻ｔ６においても、時刻ｔ１から時刻ｔ２と同様にして、ｋ＋２行目の画素回路１１１から信号が読み出される。

図１０（ｂ）を参照して、低解像度動作モードにおける光電変換装置９００の動作例について説明する。図１０（ｂ）の動作は、切替回路１２０が接続状態Ｂを実現可能である光電変換装置９００によって実行される。低解像度動作モードで動作中に、制御回路１２２は、接続状態Ｂを選択し、切替回路１２０が接続状態Ｂとなるように切替回路１２０内のスイッチ素子へ制御信号を供給する。制御回路１２２は、接続状態Ｂの代わりに、接続状態Ｃを選択してもよい。

この動作例では、２行２列の４つの画素回路１１１から１つの信号が読み出される。タイミング制御回路１８０は、２行の画素行ずつ、駆動線１１２にアクティブレベルの制御信号を供給する。図１０（ｂ）では、ｋ行目～ｋ＋２行目の画素行の駆動線１１２にアクティブレベルの制御信号が供給されるタイミングに着目して説明する。他の画素行も同様に制御される。

時刻ｔ１で、タイミング制御回路１８０は、ｋ行目の画素行及びｋ＋１行目の画素行のそれぞれの駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。

時刻ｔ１で、タイミング制御回路１８０は、ｋ行目の画素行及びｋ＋１行目の画素行のそれぞれの駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。これによって、同一の画素列に含まれるｋ行目及びｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が同一の信号線１１３に導通する。接続状態Ｂにおいて、隣接する２つの画素列に対して配置された２つの信号線１１３に電流源１２１ａからバイアス電流が供給される。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ行目の画素行及びｋ＋１行目の画素行のそれぞれの駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。接続状態Ｂにおいて、隣接する２つの画素列に対して配置された２つの信号線１１３は、互いに導通している。そのため、これらの２つの信号線１１３から、ｋ行目及びｋ＋１行目にあり、隣接する２つの画素列に含まれる４つの画素回路１１１の信号が合わさって読み出される。

時刻ｔ２で、タイミング制御回路１８０は、ｋ行目の画素行及びｋ＋１行目の画素行のそれぞれの駆動線１１２に供給する制御信号ＰＳＥＬをハイレベルからローレベルに切り替える。これによって、ｋ行目及びｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３から絶縁される。

時刻ｔ３から時刻ｔ４においても、時刻ｔ１から時刻ｔ２と同様にして、ｋ＋１行目及びｋ＋２行目の画素回路１１１から信号が読み出される。

図１０（ｃ）を参照して、低解像度動作モードにおける光電変換装置９００の別の動作例について説明する。図１０（ｃ）の動作は、切替回路１２０が接続状態Ｄと接続状態Ｅとを実現可能である光電変換装置９００によって実行される。低解像度動作モードで動作中に、制御回路１２２は、接続状態Ｄと接続状態Ｅを交互に選択し、切替回路１２０が選択した接続状態となるように切替回路１２０内のスイッチ素子へ制御信号を供給する。制御回路１２２は、接続状態Ｄ及び接続状態Ｅの代わりに、接続状態Ｆ及び接続状態Ｇを選択してもよい。図１０（ｃ）の動作では、光電変換装置９００は、複数の画像を生成する。光電変換装置９００は、切替回路１２０を接続状態Ｄにし、複数の画素行のうちの半分（例えば、奇数行の画素行）及び複数の画素列のうちの半分（例えば、奇数列の画素列）を用いて１つの画像を生成する。その後、光電変換装置９００は、切替回路１２０を接続状態Ｅにして、複数の画素行のうちの他の半分（例えば、偶数行の画素行）及び複数の画素列の他の半分（例えば、偶数列の画素列）を用いて別の１つの画像を生成する。

時刻ｔ１で、タイミング制御回路１８０は、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。この時点で、接続状態Ｄが選択されている。そのため、ｋ行目に含まれる複数の画素回路１１１の半分（例えば、奇数列にある画素回路１１１）の増幅トランジスタ２０４が信号線１１３に導通する。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ行目の画素行の駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。これによって、ｋ行目に含まれる複数の画素回路１１１の半分（例えば、奇数列にある画素回路１１１）から独立に信号が読み出される。

時刻ｔ３から時刻ｔ４においても、時刻ｔ１から時刻ｔ２と同様にして、ｋ＋２行目に含まれる複数の画素回路１１１の半分（例えば、奇数列にある画素回路１１１）から信号が読み出される。これを最後の画素行まで繰り返すことによって、１つの画像が生成される。その後、制御回路１２２は、接続状態Ｄから接続状態Ｅに切り替える。

時刻ｔ５で、タイミング制御回路１８０は、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをローレベルからハイレベルに切り替える。この時点で、接続状態Ｅが選択されている。そのため、ｋ＋１行目に含まれる複数の画素回路１１１の他の半分（例えば、偶数列にある画素回路１１１）の増幅トランジスタ２０４が信号線１１３に導通する。

タイミング制御回路１８０は、制御信号ＰＳＥＬをハイレベルにしている間に、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＴＸを一時的にハイレベルに切り替える。これによって、ｋ＋１行目に含まれる複数の画素回路１１１の他の半分（例えば、偶数列にある画素回路１１１）から独立に信号が読み出される。

時刻ｔ６で、タイミング制御回路１８０は、ｋ＋１行目の画素行の駆動線１１２に供給する制御信号ＰＳＥＬをハイレベルからローレベルに切り替える。これによって、ｋ＋１行目の画素回路１１１の増幅トランジスタ２０４が信号線１１３から絶縁される。これを最後の画素行まで繰り返すことによって、別の１つの画像が生成される。その後、さらに画像を生成する場合に、制御回路１２２は、接続状態Ｅから接続状態Ｄに切り替える。

光電変換装置９００でも、光電変換装置１００の上述の効果が同様に得られる。また、光電変換装置１００に対する変形が光電変換装置９００に対して行われてもよい。

上述の光電変換装置９００では、１つの切替回路１２０に２つの信号線１１３が配置された。これに代えて、１つの画素列に対して３つ以上の信号線１１３が配置されてもよい。この場合には、切替回路１２０に、１つの画素列に対して配置された３つ以上の信号線１１３が接続される。これにともない、切替回路１２０に、信号線１１３と同数の電流源１２１が接続される。

＜その他の実施形態＞
図１１（ａ）を参照しながら、半導体装置１１０３を備える機器１１００に係る実施形態について詳細に説明する。半導体装置１１０３は、上述の何れの実施形態の光電変換装置に対応してもよい。半導体装置１１０３は、半導体デバイス１１０１と、半導体デバイス１１０１を収容するパッケージ１１０２とを含んでもよい。パッケージ１１０２は、半導体デバイス１１０１が固定された基体と、半導体デバイス１１０１に対向するガラスなどの蓋体と、を含んでもよい。パッケージ１１０２は、基体に設けられた端子と半導体デバイス１１０１に設けられた端子（ボンディングパッド）とを接続するボンディングワイヤやバンプなどの接合部材をさらに含んでもよい。

機器１１００は、光学装置１１０４、制御装置１１０５、処理装置１１０６、表示装置１１０７、記憶装置１１０８、および機械装置１１０９の少なくともいずれかを備えてもよい。光学装置１１０４は、例えばレンズやシャッター、ミラーである。制御装置１１０５は、半導体装置１１０３を制御する。制御装置１１０５は、例えばＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）などの半導体装置である。

処理装置１１０６は、半導体装置１１０３から出力された信号を処理する。処理装置１１０６は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵ（Central Processing Unit）やＡＳＩＣなどの半導体装置である。表示装置１１０７は、半導体装置１１０３で得られた情報（画像）を表示する、ＥＬ（Electro-Luminescence）表示装置や液晶表示装置である。記憶装置１１０８は、半導体装置１１０３で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置１１０８は、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの揮発性メモリ、又はフラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置１１０９は、モーターやエンジンなどの可動部又は推進部を有する。機器１１００では、半導体装置１１０３から出力された信号を表示装置１１０７に表示したり、機器１１００が備える通信装置（不図示）によって外部に送信したりする。そのために、機器１１００は、半導体装置１１０３が有する記憶回路や演算回路とは別に、記憶装置１１０８や処理装置１１０６をさらに備えてもよい。機械装置１１０９は、半導体装置１１０３から出力され信号に基づいて制御されてもよい。

また、機器１１００は、撮影機能を有する情報端末（例えばスマートフォンやウェアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置１１０９は、ズーミングや合焦、シャッター動作のために光学装置１１０４の部品を駆動してもよい。これにかえて、カメラにおける機械装置１１０９は防振動作のために半導体装置１１０３を移動してもよい。

また、機器１１００は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置１１０９は移動装置として用いられてもよい。輸送機器としての機器１１００は、半導体装置１１０３を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものであってもよい。運転（操縦）の補助および／または自動化のための処理装置１１０６は、半導体装置１１０３で得られた情報に基づいて移動装置としての機械装置１１０９を操作するための処理を行ってもよい。これにかえて、機器１１００は、内視鏡などの医療機器や、分析測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器であってもよい。

図１１（ｂ）及び図１１（ｃ）を用いて、撮像システム及び移動体に係る実施形態について説明する。図１１（ｂ）は、車載カメラに関する撮像システム１１１０の一例を示したものである。撮像システム１１１０は、光電変換装置１１１１を有する。光電変換装置１１１１は、上述の実施形態の何れの光電変換装置であってもよい。撮像システム１１１０は、光電変換装置１１１１により取得された複数の画像データに対し、画像処理を行う処理装置である画像処理部１１１２を有する。また、撮像システム１１１０は、光電変換装置１１１１により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である視差取得部１１１３を有する。さらに、撮像システム１１１０は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部１１１４と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部１１１５と、を有する。ここで、視差取得部１１１３や距離取得部１１１４は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１１１５はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述した各種の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置は、ＦＰＧＡ、ＡＳＩＣ等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム１１１０は、車両情報取得装置１１１６と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム１１１０は、衝突判定部１１１５での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１１１７に接続されている。すなわち、制御ＥＣＵ１１１７は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム１１１０は、衝突判定部１１１５での判定結果に基づいて、ドライバーへ警報を発する警報装置１１１８にも接続されている。例えば、衝突判定部１１１５の判定結果として衝突可能性が高い場合に、制御ＥＣＵ１１１７はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１１１８は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム１１１０で撮像する。図１１（ｃ）に、車両前方（撮像範囲１１１９）を撮像する場合の撮像システム１１１０を示した。車両情報取得装置１１１６は、撮像システム１１１０を動作させ撮像を実行させるように指示を送る。

以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の移動手段である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００光電変換装置、１１１画素回路、１１３信号線、１２０切替回路、１２１電流源、９００光電変換装置

Claims

光電変換装置であって、
複数の画素行及び複数の画素列を構成するように配置された複数の画素回路と、
前記複数の画素回路から信号を読み出すための複数の信号線と、
前記複数の信号線に電流を供給するための複数の電流源と、
前記複数の信号線と前記複数の電流源との間の接続状態を切り替えるための切替回路と、
前記切替回路の前記接続状態を制御する制御回路と、を備え、
前記複数の信号線は、前記複数の画素回路の第１画素回路から信号を読み出すための第１信号線と、前記第１画素回路と同じ画素列に含まれる第２画素回路から信号を読み出すための第２信号線とを含み、
前記複数の電流源は、第１電流源及び第２電流源を含み、
前記切替回路は、
前記第１信号線と前記第２信号線とが互いに絶縁されており、前記第１電流源が前記第１信号線に導通しており、前記第２電流源が前記第２信号線に導通している第１接続状態と、
少なくとも前記第１電流源が少なくとも前記第２信号線に導通している第２接続状態と、
を実現可能であり、
前記制御回路は、
第１動作モードにおいて、前記第１接続状態を選択し、前記第１画素回路からの信号と前記第２画素回路からの信号とを並行して読み出し、
第２動作モードにおいて、前記第２接続状態を選択し、前記第１画素回路からの信号と前記第２画素回路からの信号とを別々に読み出す
ことを特徴とする光電変換装置。
前記第２接続状態において、前記第１電流源は、前記第１信号線にさらに導通していることを特徴とする請求項１に記載の光電変換装置。
前記第２接続状態において、前記第２電流源は、前記第１信号線及び前記第２信号線から絶縁されていることを特徴とする請求項２に記載の光電変換装置。
前記第２接続状態において、前記第２電流源は、前記第１信号線及び前記第２信号線に導通していることを特徴とする請求項２に記載の光電変換装置。
前記切替回路は、前記第１電流源が前記第１信号線に導通している第３接続状態をさらに実現可能であり、
前記制御回路は、前記第２動作モードにおいて、前記第２接続状態と前記第３接続状態とを交互に選択することを特徴とする請求項１に記載の光電変換装置。
前記第２接続状態において、前記第１信号線は、前記第１電流源及び前記第２電流源から絶縁されており、
前記第３接続状態において、前記第２信号線は、前記第１電流源及び前記第２電流源から絶縁されていることを特徴とする請求項５に記載の光電変換装置。
前記第２接続状態において、前記第２電流源は、前記第２信号線に導通しており、
前記第３接続状態において、前記第２電流源は、前記第１信号線に導通していることを特徴とする請求項６に記載の光電変換装置。
前記第２接続状態において、前記第２電流源は、前記第２信号線から絶縁しており、
前記第３接続状態において、前記第２電流源は、前記第１信号線から絶縁していることを特徴とする請求項６に記載の光電変換装置。
前記光電変換装置は、
前記第１信号線の電位を安定させる第１安定回路と、
前記第２信号線の電位を安定させる第２安定回路と、を更に備え、
前記制御回路は、
前記第２接続状態を選択する場合に、前記第１安定回路を動作させ、前記第２安定回路を動作させず、
前記第３接続状態を選択する場合に、前記第２安定回路を動作させ、前記第１安定回路を動作させないことを特徴とする請求項６乃至８の何れか１項に記載の光電変換装置。
前記光電変換装置は、
前記第１電流源と前記切替回路との間の経路にある第１トランジスタと、
前記第２電流源と前記切替回路との間の経路にある第２トランジスタと、
前記第１電流源に供給される電圧を保持するための第１サンプルホールド回路と、
前記第２電流源に供給される電圧を保持するための第２サンプルホールド回路と、
をさらに備えることを特徴とする請求項１乃至９の何れか１項に記載の光電変換装置。
前記切替回路は、前記第１信号線と前記第１電流源との間の経路上にある第１ノードと、前記第２信号線と前記第２電流源との間の経路上にある第２ノードとの間の経路上に第１スイッチ素子を含むことを特徴とする請求項１乃至１０の何れか１項に記載の光電変換装置。
前記切替回路は、
前記第２ノードと前記第２電流源との間の経路上に第２スイッチ素子を含むことと、
前記第２ノードと前記第２電流源との間の経路上に第２スイッチ素子を含み、前記第１ノードと前記第１信号線との間の経路上に第３スイッチ素子を含むことと、
前記第１ノードと前記第１信号線との間の経路上に第３スイッチ素子を含み、前記第２ノードと前記第２信号線との間の経路上に第４スイッチ素子を含むことと、
のうちの少なくとも１つを満たすことを特徴とする請求項１１に記載の光電変換装置。
請求項１乃至１２の何れか１項に記載の光電変換装置と、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。