JP5542260B2 - 半導体装置及びモジュール - Google Patents

半導体装置及びモジュール Download PDF

Info

Publication number
JP5542260B2
JP5542260B2 JP2011212278A JP2011212278A JP5542260B2 JP 5542260 B2 JP5542260 B2 JP 5542260B2 JP 2011212278 A JP2011212278 A JP 2011212278A JP 2011212278 A JP2011212278 A JP 2011212278A JP 5542260 B2 JP5542260 B2 JP 5542260B2
Authority
JP
Japan
Prior art keywords
film
tft
gate
circuit
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011212278A
Other languages
English (en)
Other versions
JP2012053471A (ja
Inventor
舜平 山崎
潤 小山
徹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011212278A priority Critical patent/JP5542260B2/ja
Publication of JP2012053471A publication Critical patent/JP2012053471A/ja
Application granted granted Critical
Publication of JP5542260B2 publication Critical patent/JP5542260B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、同一の絶縁体上に画素部および画素部に信号を伝送するための駆動回路を含む発光装置に関する。具体的には、一対の電極間に発光性材料からなる薄膜を挟んだ素子（以下、発光素子という）を有する装置（以下、発光装置という）に有効な技術である。なお、有機ＥＬディスプレイや有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）は本発明の発光装置に含まれる。
特に本発明は、陽極および陰極の間にＥＬ（Electro Luminescence）が得られる発光性材料からなる薄膜（以下、ＥＬ膜という）を挟んだ素子（以下、ＥＬ素子という）を有する装置（以下、ＥＬ発光装置という）に有効な技術である。
なお、本発明に用いることのできる発光性材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む。
また、本発明は電極間に液晶材料を挟んだ素子（以下、液晶素子という）を有する装置（以下、液晶表示装置という）に実施することも可能である。
近年、アクティブマトリクス型ＥＬ発光装置の開発が進んでいる。アクティブマトリクス型ＥＬ発光装置は、画素部に設けられた各画素の各々に薄膜トランジスタ（以下、ＴＦＴという）を設け、ＴＦＴによりＥＬ素子に流れる電流量を制御して各画素の発光輝度を制御する。そのため、画素数が増えても各画素に均一に電圧を供給できるので高精細な画像を得る場合に適している。
また、アクティブマトリクス型ＥＬ発光装置の利点は、画素部に信号を伝送する駆動回路として、シフトレジスタ、ラッチもしくはバッファといった回路を同一の絶縁体上にＴＦＴで形成することが可能な点である。これにより非常に小さく軽量なＥＬ発光装置を作製することが可能となった。
しかしながら、アクティブマトリクス型ＥＬ発光装置はＴＦＴの製造工程が複雑であると、製造コストが高くなるという問題を抱えていた。また、複数のＴＦＴを同時に形成するため、製造工程が複雑になると歩留まりを確保することが難しい。特に駆動回路に動作不良があると画素一列が動作しないといった線状欠陥を引き起こすこともある。
ここでアクティブマトリクス型ＥＬ発光装置の基本的な構造を図１８（Ａ）、（Ｂ）に示す。図１８（Ａ）において、基板１８０１上にはＥＬ素子に流れる電流を制御するためのＴＦＴ（以下、電流制御ＴＦＴという）１８０２が形成され、電流制御ＴＦＴ１８０２には陽極１８０３が接続されている。また、陽極１８０３の上には有機ＥＬ膜（ＥＬが得られる発光性有機材料からなる薄膜）１８０４、陰極１８０５が形成され、陽極１８０３、有機ＥＬ膜１８０４および陰極１８０５からなるＥＬ素子１８０６が形成されている。
このとき、有機ＥＬ膜１８０４で生成された発光は陽極１８０３を透過して図中の矢印の方向に向かって放射される。従って、電流制御ＴＦＴ１８０２は観測者から見て発光を遮る遮蔽物となってしまい、有効発光領域（観測者が発光を観測しうる領域）を狭める要因となっていた。また、有効発光領域が狭い場合、明るい画像を得るには発光輝度を上げる必要があったが、発光輝度を上げることは有機ＥＬ膜の駆動電圧を上げることになり劣化を早めることが懸念されていた。
そこで、図１８（Ｂ）に示すような構造のアクティブマトリクス型ＥＬ発光装置が提案されている。図１８（Ｂ）において、基板１８０１上には電流制御ＴＦＴ１８０７が形成され、電流制御ＴＦＴ１８０７には陰極１８０８が接続されている。また、陰極１８０８の上には有機ＥＬ膜１８０９、陽極１８１０が形成され、陰極１８０８、有機ＥＬ膜１８０９および陽極１８１０からなるＥＬ素子１８１１が形成されている。即ち、図１８（Ａ）に示したＥＬ素子１８０６とはちょうど逆向きの構造のＥＬ素子１８１１となる。
このとき、有機ＥＬ膜１８０９で生成された光のうち陰極１８０８側へ進行したものは殆ど陰極１８０８で反射され陽極１８１０を透過して図中の矢印の方向に向かって放射される。従って、陰極１８０８が設けられた領域すべてを有効発光領域とすることが可能となり、光取り出し効率の高いアクティブマトリクス型ＥＬ発光装置が得られる。さらに、駆動電圧が低くても高い発光輝度が得られ、明るい画像が得られるといった利点がある。
本発明は、光取り出し効率の高い発光装置の製造コストを抑えることを課題とし、画質が明るく安価な発光装置を提供することを課題とする。また、本発明の発光装置を表示部に用いた画質が明るい表示部を有する安価な電気器具を提供することを課題とする。
本発明者らは図１８（Ｂ）に示すような光取り出し効率の高いＥＬ発光装置を作製する場合、電流制御ＴＦＴとしてはｎチャネル型ＴＦＴを用いることが望ましいと考えた。その理由について図１９を用いて説明する。
図１９（Ａ）は図１８（Ｂ）の構造に対して電流制御ＴＦＴにｐチャネル型ＴＦＴを用いた例である。このとき、電流制御ＴＦＴ１９０１のソースは電流供給線１９０２に接続され、ドレインはＥＬ素子１９０３の陰極に接続される。なお、この構造では電流供給線１９０２の電位をＶL（ローレベルの電位。ここでは接地電位に等しい。）とし、ＥＬ素子１９０３の陽極の電位をＶH（ハイレベルの電位。ここでは５〜１０Ｖ。）とする必要がある。
また、電流制御ＴＦＴ１９０１のゲートの電位をＶGとし、ソースの電位をＶSとし、ドレインの電位をＶDとする。このとき、電流制御ＴＦＴ１９０１にかかるゲート電圧はＶG−ＶS、ソースとドレインとの間にかかる電圧はＶD−ＶS、ソース電圧はＶS−ＶL、ドレイン電圧はＶD−ＶLで表される。また、ＶSはＥＬ素子１９０３の陰極の電位でもあり、電流制御ＴＦＴ１９０１のゲートが開くと電流供給線１９０２の電位ＶLに近づく。また、ドレインの電位ＶDは電流供給線１９０２の電位ＶLに等しい。
ところが、図１９（Ａ）の構造の場合、電流制御ＴＦＴ１９０１が開くと電位ＶSが変化する（ＶLに近づく）ため、ゲート電圧（ＶG−ＶS）およびソースとドレインとの間にかかる電圧（ＶD−ＶS）そのものが変化してしまう。その結果、電流制御ＴＦＴ１９０１を流れる電流量がＶSの変化とともに変化し、ＥＬ素子１９０３に安定した電流を供給することができないという問題を生じる。
一方、図１８（Ｂ）の構造において電流制御ＴＦＴをｎチャネル型ＴＦＴとした例を図１９（Ｂ）に示す。この場合、電流制御ＴＦＴ１９０４のソースの電位ＶSは常に電流供給線１９０２の電位ＶLに等しいため、ゲート電圧（ＶG−ＶS）
およびソースとドレインとの間にかかる電圧（ＶD−ＶS）が変化することはない。従って、ＥＬ素子１９０３に安定した電流を供給することができる。
以上のように、電流制御ＴＦＴのドレインにＥＬ素子の陰極が接続される構造の画素とする場合、電流制御ＴＦＴとしてｎチャネル型ＴＦＴを用いることが望ましいという認識を得た。
そこで本発明では、アクティブマトリクス型の発光装置の製造コストを低減するために全ての半導体素子（代表的には薄膜トランジスタ）をｎチャネル型の半導体素子とすることを特徴とする。これによりｐチャネル型の半導体素子の製造工程が削減されるため発光装置の製造工程が簡略化され製造コストを低減することができる。
また、ｎチャネル型の半導体素子だけで駆動回路を形成する点も特徴の一つである。即ち、一般的な駆動回路はｎチャネル型の半導体素子とｐチャネル型の半導体素子とを相補的に組み合わせたＣＭＯＳ回路を基本に設計されるが、本発明ではｎチャネル型の半導体素子のみを組み合わせて駆動回路を形成する点にも特徴がある。
本発明を実施することにより、高い歩留まりで且つ低いコストで光取り出し効率の高い発光装置を製造することができ、画質が明るく安価な発光装置を提供することができる。また、画質が明るく安価な発光装置を表示部に用いることで画質が明るい表示部を有する安価な電気器具を提供することが可能となる。
発光装置の断面構造を示す図。 発光装置の画素部の回路構成を示す図。 ＮＭＯＳ回路の構成を示す図。 シフトレジスタの構成を示す図。 ＥＬ発光装置の製造工程を示す図。 ＥＬ発光装置の製造工程を示す図。 ＥＬ発光装置の製造工程を示す図。 ＥＬ発光装置の回路ブロック構成を示す図。 ＥＬ発光装置の断面構造を示す図。 ＥＬ発光装置の断面構造を示す図。 ＥＬ発光装置の製造工程を示す図。 ゲート側駆動回路の構成を示す図。 デコーダ入力信号のタイミングチャートを示す図。 ソース側駆動回路の構成を示す図。 ゲート側駆動回路の構成を示す図。 ソース側駆動回路の構成を示す図。 画素部の構成を示す図。 従来のＥＬ発光装置の断面構造を示す図。 画素のＴＦＴの配置例を示す図。 電気器具の具体例を示す図。 電気器具の具体例を示す図。
本発明の実施の形態では、画素部と、その画素部に信号を伝送するための駆動回路とを同一の絶縁体上に形成したアクティブマトリクス型ＥＬ発光装置を図１に示す。
図１において、基板１１上には下地となる絶縁膜１２が設けられ、その上にはスイッチング素子となるＴＦＴ（以下、スイッチングＴＦＴという）２０１、電流制御素子となるＴＦＴ（以下、電流制御ＴＦＴという）２０２、ｎチャネル型ＴＦＴ２０３およびｎチャネル型ＴＦＴ２０４が設けられている。ここでは画素部に設けられるＴＦＴの例としてスイッチングＴＦＴ２０１および電流制御ＴＦＴ２０２を示し、駆動回路に設けられるインバータ回路の例としてｎチャネル型ＴＦＴ２０３およびｎチャネル型ＴＦＴ２０４を示す。
なお、本発明は基板１１としてプラスチック基板（プラスチックフィルムを含む）を用いる場合に特に有効な技術である。プラスチック基板上にＴＦＴを形成するにあたって、現状においてｐチャネル型ＴＦＴは良好な電気特性が得られていない。従って、全てのＴＦＴをｎチャネル型ＴＦＴで形成するという本発明はプラスチック基板を用いてアクティブマトリクス型ＥＬ発光装置を作製する上で特に有効な技術である。
まず、画素部について説明する。スイッチングＴＦＴ２０１はｎチャネル型ＴＦＴであり、ソース領域１３、分離領域（チャネル形成領域間に存在する不純物領域）１４、分離領域１５、ドレイン領域１６およびチャネル形成領域１７〜１９を含む活性層、ゲート絶縁膜２０、ゲート電極２１a〜２１c、無機絶縁膜２２、有機絶縁膜２３、ソース配線２４並びにドレイン配線２５を含む。このスイッチングＴＦＴ２０１は電流制御ＴＦＴのゲート電圧を制御するためのスイッチング素子である。
なお、無機絶縁膜２２は窒化珪素膜もしくは窒化酸化珪素膜（ＳｉＯｘＮｙで表される）であり、有機絶縁膜２３は樹脂膜（ポリイミド膜、アクリル樹脂膜、ポリアミド膜もしくはベンゾシクロブテン膜）である。有機絶縁膜２３には金属粒子もしくはカーボン粒子を分散させても良い。その場合、比抵抗が１×１０8〜１×１０10Ωｍとなるように金属粒子もしくはカーボン粒子の含有量を調節することで静電気の発生を抑制することができる。
また、ソース配線２４およびドレイン配線２５は、周期表の１族もしくは２族に属する元素（好ましくはセシウム、マグネシウム、リチウム、カルシウム、カリウム、バリウムもしくはベリリウム）を含む金属膜を用いることが好ましい。
また金属膜としてはアルミニウム膜、銅薄膜もしくは銀薄膜が好ましい。その他にもビスマス膜を用いることもできる。
次に、電流制御ＴＦＴ２０２はｎチャネル型ＴＦＴであり、ソース領域２６、ドレイン領域２７およびチャネル形成領域２８を含む活性層、ゲート絶縁膜２０、ゲート電極２９、無機絶縁膜２２、有機絶縁膜２３、ソース配線３０並びに画素電極３１を含む。このとき、スイッチングＴＦＴ２０１のドレイン配線２５は電流制御ＴＦＴ２０２のゲート電極２９に接続されている。また、電流制御ＴＦＴ２０２のドレイン領域２７に接続された画素電極３１はＥＬ素子４０の陰極として機能する。
なお、画素電極３１は、周期表の１族もしくは２族に属する元素（好ましくはセシウム、マグネシウム、リチウム、カルシウム、カリウム、バリウムもしくはベリリウム）を含む金属膜を用いることが好ましい。また金属膜としてはアルミニウム膜、銅薄膜もしくは銀薄膜が好ましい。その他にもビスマス膜を用いることもできる。
勿論、スイッチングＴＦＴ２０１のソース配線２４、ドレイン配線２５および電流制御ＴＦＴ２０２のソース配線３０は、画素電極３１と同時に形成されるため画素電極３１と同一の材料で形成される。
また、３２は金属粒子もしくはカーボン粒子を分散させた樹脂膜（ポリイミド膜、アクリル樹脂膜、ポリアミド膜もしくはベンゾシクロブテン膜）からなるバンクであり、比抵抗が１×１０8〜１×１０10Ωｍとなるように金属粒子もしくはカーボン粒子を含有している。このような比抵抗であれば成膜時にＴＦＴの静電破壊を抑制することができる。また、３３は有機ＥＬ膜を含む薄膜、３４はＥＬ素子４０の陽極（代表的には酸化物導電膜からなる電極）である。
さらに、画素電極（陰極）３１、有機ＥＬ膜を含む薄膜３３および陽極３４からなるＥＬ素子４０を覆うようにパッシベーション膜３６が設けられている。パッシベーション膜３６としては、窒化珪素膜、窒化酸化珪素膜、炭素膜（好ましくはダイヤモンドライクカーボン膜）、酸化アルミニウム膜もしくは酸化タンタル膜を用いることができる。これらは積層しても良い。
ここで画素部における一画素の回路構成を図２に示す。図２（Ａ）において、２０５はスイッチングＴＦＴ２０１のゲート電極２１a〜２１cにゲート電圧を加えるためのゲート配線であり、２０６はＥＬ素子４０に流れる電流を供給する電流供給線である。また、２０７はコンデンサであり、電流制御ＴＦＴ２０２のゲート電極２９に加わるゲート電圧を保持するために設けられる。この場合、電流制御ＴＦＴ２０２のソース配線３０をローレベルの電位（ＶL）とし、ＥＬ素子の陽極３４をハイレベルの電位（ＶH）とする。
また、一画素の別の回路構成を図２（Ｂ）に示す。図２（Ｂ）に示した回路構成の場合、電流供給線２０６と電流制御ＴＦＴ２０２との間にＥＬ素子２０８が形成される。この場合、電流制御ＴＦＴ２０２のソース配線３０をハイレベルの電位（ＶH）とし、ＥＬ素子の陽極３４をローレベルの電位（ＶL）とする。また、このとき電流供給線２０６がＥＬ素子の陽極３４として機能する。
なお、ここでは一画素に２個のＴＦＴ（スイッチングＴＦＴおよび電流制御ＴＦＴ）を設けた例を示しているが、ＴＦＴの個数は３個、４個、５個、６個もしくはそれ以上であっても良い。即ち、ソース配線２４から入力されるビデオ信号を切り替えるスイッチングＴＦＴおよびＥＬ素子４０に流れる電流量を制御する電流制御ＴＦＴに加え、その他の信号を制御するＴＦＴを設けることは可能である。
次に、駆動回路について図１を用いて説明する。ｎチャネル型ＴＦＴ２０３は、ソース領域４１、ドレイン領域４２およびチャネル形成領域４３を含む活性層、ゲート絶縁膜２０、ゲート電極４４、無機絶縁膜２２、有機絶縁膜２３、ソース配線４５並びにドレイン配線４６を含む。
また、ｎチャネル型ＴＦＴ２０４は、ソース領域４７、ドレイン領域４８およびチャネル形成領域４９を含む活性層、ゲート絶縁膜２０、ゲート電極５０、無機絶縁膜２２、有機絶縁膜２３、ソース配線５１並びにｎチャネル型ＴＦＴ２０３と共通のドレイン配線４６を含む。
なお、ｎチャネル型ＴＦＴ２０３のソース配線４５、ドレイン配線（ｎチャネル型ＴＦＴ２０４と共通の配線）４６およびｎチャネル型ＴＦＴ２０４のソース配線５１は画素電極３１と同一材料で形成されている。
なお、本実施例に示すＴＦＴはすべてエンハンスメント型のｎチャネル型ＴＦＴ（以下、Ｅ型ＮＴＦＴという）で形成されているが、ｎチャネル型ＴＦＴ２０３もしくはｎチャネル型ＴＦＴ２０４のいずれか一方をデプレーション型とすることもできる。その場合、チャネル形成領域となる半導体に周期表の１５族に属する元素（好ましくはリン）もしくは周期表の１３族に属する元素（好ましくはボロン）を添加することによりエンハンスメント型とデプレーション型とを作り分けることができる。
また、ｎチャネル型ＴＦＴ２０３およびｎチャネル型ＴＦＴ２０４を組み合わせてＮＭＯＳ回路を形成する場合、エンハンスメント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）と、エンハンスメント型とデプレーション型とを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）がある。
ここでＥＥＭＯＳ回路の例を図３（Ａ）に、ＥＤＭＯＳ回路の例を図３（Ｂ）
に示す。図３（Ａ）において、３０１、３０２はどちらもＥ型ＮＴＦＴである。
また、図３（Ｂ）において、３０３はＥ型ＮＴＦＴ、３０４はデプレーション型のｎチャネル型ＴＦＴ（以下、Ｄ型ＮＴＦＴという）である。
なお、図３（Ａ）、（Ｂ）において、ＶDHは正の電圧が印加される電源線（正電源線）であり、ＶDLは負の電圧が印加される電源線（負電源線）である。負電源線は接地電位の電源線（接地電源線）としても良い。
さらに、図３（Ａ）に示したＥＥＭＯＳ回路もしくは図３（Ｂ）に示したＥＤＭＯＳ回路を用いてシフトレジスタを作製した例を図４に示す。図４において、４００、４０１はフリップフロップ回路である。また、４０２、４０３はＥ型ＮＴＦＴであり、Ｅ型ＮＴＦＴ４０２のゲートにはクロック信号（ＣＬ）が入力され、Ｅ型ＮＴＦＴ４０３のゲートには極性の反転したクロック信号（ＣＬバー）
が入力される。また、４０４で示される記号はインバータ回路であり、図４（Ｂ）に示すように、図３（Ａ）に示したＥＥＭＯＳ回路もしくは図３（Ｂ）に示したＥＤＭＯＳ回路が用いられる。
本発明の実施の形態では全てのＴＦＴをｎチャネル型ＴＦＴとすることによりｐチャネル型ＴＦＴを形成する工程が削減されるため、ＥＬ発光装置の製造工程を簡略化することができる。また、それに伴って製造工程の歩留まりが向上し、ＥＬ発光装置の製造コストを下げることができる。
本実施例では、画素部とその周辺に設けられる駆動回路を同一の絶縁体上に製造する方法について説明する。但し、説明を簡単にするために、駆動回路に関してはｎチャネル型ＴＦＴを組み合わせたＮＭＯＳ回路を図示することとする。
まず、図５（Ａ）に示すように、プラスチックからなる絶縁体５０１を用意する。本実施例ではプラスチックからなる絶縁体５０１として、プラスチック基板５０１aの両面（表面および裏面）に保護膜（炭素膜、具体的にはダイヤモンドライクカーボン膜）５０１b、５０１cをコーティングした絶縁体を用意する。勿論、片面（表面もしくは裏面）に保護膜を設けた構成としても良い。
次に絶縁体５０１上に下地膜５０２を３００ｎｍの厚さに形成する。本実施例では下地膜５０２として窒化酸化珪素膜をスパッタ法で積層して用いる。この時、絶縁体５０１に接する層の窒素濃度を１０〜２５ｗｔ％としておき、他の層よりも高めに窒素を含有させると良い。
次に下地膜５０２の上に５０ｎｍの厚さの非晶質半導体膜（図示せず）をスパッタ法で形成する。絶縁体５０１がプラスチックであるため、成膜温度が２００℃（好ましくは１５０℃）を超えないことが好ましい。
なお、非晶質半導体膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。非晶質半導体膜としては非晶質珪素もしくは非晶質シリコンゲルマニウム膜を用いることができる。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
そして、公知のレーザー結晶化法を用いて非晶質珪素膜の結晶化を行い、結晶質半導体膜５０３を形成する。なお、本実施例では固体レーザー（具体的にはＮｄ：ＹＡＧレーザーの第２高調波）を用いるが、エキシマレーザーを用いても良い。また、結晶化方法はプラスチックからなる絶縁体５０１の耐熱性が許す範囲であれば如何なる手段を用いても良い。
次に、図５（Ｂ）に示すように、結晶質半導体膜５０３を１回目のフォトリソグラフィ工程によりエッチングして島状の半導体膜５０４〜５０７を形成する。
これらは後にＴＦＴの活性層となる半導体膜である。
なお、本実施例ではＴＦＴの活性層として結晶質半導体膜を用いているが、非晶質半導体膜を活性層として用いることも可能である。
ここで本実施例では、半導体膜５０４〜５０７上に酸化珪素膜からなる保護膜（図示せず）を１３０ｎｍの厚さにスパッタ法で形成し、半導体をｐ型半導体とする不純物元素（以下、ｐ型不純物元素という）を半導体膜５０４〜５０７に添加する。ｐ型不純物元素としては周期表の１３族に属する元素（典型的にはボロンもしくはガリウム）を用いることができる。なお、この保護膜は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
また、このとき添加されるｐ型不純物元素の濃度は、１×１０15〜５×１０17atoms/cm3（代表的には１×１０16〜１×１０17atoms/cm3）とすれば良い。この濃度で添加されたｐ型不純物元素はｎチャネル型ＴＦＴのしきい値電圧の調節に用いられる。
次に、半導体膜５０４〜５０７の表面を洗浄する。まず、オゾンを含む純水を用いて表面を洗浄する。その際、表面に薄い酸化膜が形成されるため、さらに１％に希釈したフッ酸水溶液を用いて薄い酸化膜を除去する。この処理により半導体膜５０４〜５０７の表面に付着した汚染物を除去できる。このときオゾンの濃度は６ｍｇ／Ｌ以上とすることが好ましい。これら一連の処理は大気開放することなく行われる。
そして、半導体膜５０４〜５０７を覆ってゲート絶縁膜５０８をスパッタ法で形成する。ゲート絶縁膜５０８としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では１１５ｎｍ厚の窒化酸化珪素膜を用いる。
本実施例では、半導体膜５０４〜５０７の表面洗浄からゲート絶縁膜５０８の形成までを大気開放することなく行い、半導体膜５０４〜５０７とゲート絶縁膜５０８の界面における汚染物および界面準位の低減を図っている。この場合、洗浄室とスパッタ室とを少なくとも有したマルチチャンバー方式（もしくはインライン方式）の装置を用いれば良い。
次に、第１の導電膜５０９として３０ｎｍ厚の窒化タンタル膜を形成し、さらに第２の導電膜５１０として３７０ｎｍのタングステン膜を形成する。他にも第１の導電膜としてタングステン膜、第２の導電膜としてアルミニウム合金膜を用いる組み合わせ、または第１の導電膜としてチタン膜、第２の導電膜としてタングステン膜を用いる組み合わせを用いても良い。
これらの金属膜はスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。また、タングステンターゲットの純度を９９．９９９９％とすることで、抵抗率が２０μΩｃｍ以下の低抵抗なタングステン膜を形成することができる。
また、前述の半導体膜５０４〜５０７の表面洗浄から第２の導電膜５１０の形成までを大気開放することなく行うことも可能である。この場合、洗浄室、絶縁膜を形成するスパッタ室および導電膜を形成するスパッタ室を少なくとも有したマルチチャンバー方式（もしくはインライン方式）の装置を用いれば良い。
次に、レジストマスク５１１a〜５１１gを形成し、第１の導電膜５０９及び第２の導電膜５１０をエッチングする。なお、本明細書中ではここで行うエッチング処理を第１のエッチング処理と呼ぶ。（図５（Ｃ））
本実施例では、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）
を用いたエッチング方法を採用する。
まず、エッチングガスとして四フッ化炭素（ＣＦ4）ガス、塩素（Ｃｌ2）ガスおよび酸素（Ｏ2）ガスの混合ガスを用い、１Ｐａの圧力とする。このとき各ガスの流量は、四フッ化炭素ガスが２．５×１０-5ｍ3/ｍｉｎ、塩素ガスが２．５×１０-5ｍ3/ｍｉｎ、酸素ガスが１．０×１０-5ｍ3/ｍｉｎである。
そして、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として１５０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。このエッチング条件を第１のエッチング条件と呼ぶ。
これにより第２の導電膜（タングステン膜）５１０が選択的にエッチングされる。これはエッチングガスに酸素が加わることで第１の導電膜（窒化タンタル膜）のエッチングの進行が極端に遅くなるためである。また、レジストマスク５１１a〜５１１eの後退を利用して１５〜４５°のテーパー角を有するテーパーを有する形状とすることができる。第１のエッチング条件では約２５°のテーパー角を得ることができる。
なお、テーパーとは、電極の端部における端面が斜めになった部分であり、下地との角度はテーパー角と呼ばれる。また、テーパーを有する形状とは電極端部があるテーパー角を持って斜めになった形状であり、台形はテーパーを有する形状に含まれる。
次に、エッチングガスを四フッ化炭素ガスおよび塩素ガスの混合ガスにしてエッチングを行う。このとき圧力を１Ｐａ、各ガスの流量は、四フッ化炭素ガスおよび塩素ガスともに３．０×１０-5ｍ3/ｍｉｎである。また、コイル型の電極には５００ＷのＲＦ電力を印加し、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力を印加する。この条件を第２のエッチング条件と呼ぶ。
こうして、第１の導電膜と第２の導電膜との積層膜からなるゲート電極５１２〜５１６並びにスイッチングＴＦＴのソース配線５１７およびドレイン配線５１８が形成される。
次に、ゲート電極５１２〜５１６、ソース配線５１７およびドレイン配線５１８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５１９〜５２７にはｎ型不純物元素が１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）の濃度で含まれる。これらの不純物領域５１９〜５２７はｎチャネル型ＴＦＴのソース領域およびドレイン領域を形成する。
次に、レジストマスク５１１a〜５１１gをそのまま用いてゲート電極のエッチングを行う。このエッチング条件は第１のエッチング条件において、自己バイアス電圧を２０Ｗとしたエッチング条件とすれば良い。この条件では第２の導電膜（タングステン膜）のみが選択的にエッチングされ、第２の導電膜からなるゲート電極（以下、第２ゲート電極という）５２８〜５３２、第２の導電膜からなるソース配線（以下、第２ソース配線という）５３３および第２の導電膜からなるドレイン配線（以下、第２ドレイン配線という）５３４が形成される。（図５（Ｄ））
次に、図５（Ｅ）に示すように、レジストマスク５１１a〜５１１gをそのまま用いて、ｎ型不純物元素（本実施例ではリン）を添加する。この工程では第２ゲート電極５２８〜５３２がマスクとして機能し、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれたｎ型不純物領域５３５〜５４４が形成される。なお、本明細書ではこの濃度でｎ型不純物元素が添加された不純物領域をｎ型不純物領域（ｂ）と呼ぶことにする。
また、ここでの添加条件は、リンが第１の導電膜およびゲート絶縁膜を貫通して半導体膜に到達するよう加速電圧を７０〜１２０ｋＶ（本実施例では９０ｋＶ）と高めに設定する。
次に、図６（Ａ）に示すように、ゲート絶縁膜５０８をドライエッチング法によりエッチングし、互いに孤立したゲート絶縁膜５４５〜５４９を形成する。なお、本実施例ではｎ型不純物領域（ａ）５１９〜５２７が露呈するようにゲート絶縁膜をエッチングした例を示しているが、ｎ型不純物領域（ａ）５１９〜５２７の表面にゲート絶縁膜が残っていても良い。
このエッチング条件は、エッチングガスとしてＣＨＦ3（三フッ化炭素）ガスを３．５×１０-5ｍ3/ｍｉｎの流量で流し、エッチング圧力を７．３×１０3Ｐａとする。また、印加電力は８００Ｗとする。
このとき、第１の導電膜（窒化タンタル膜）が同時にエッチングされ、第１の導電膜からなるゲート電極（以下、第１ゲート電極という）５５０〜５５４が形成される。従って、本実施例に示すＥＬ発光装置は、第１ゲート電極と第２ゲート電極とを積層した構造のゲート電極を有する。
また、図６（Ａ）に示すように、第１ゲート電極５５０はｎ型不純物領域（ｂ）５３５、５３６に一部が重なる（ゲート絶縁膜５４５を介して重なる）ことになる。即ち、ｎ型不純物領域（ｂ）５３５、５３６は第１ゲート電極５５０にゲート絶縁膜５４５を介して重なる領域５３５a、５３５bおよび第１ゲート電極５５０にゲート絶縁膜５４５を介して重ならない領域５３６a、５３６bを含むと言っても良い。
なお、第１ゲート電極５５０はゲート電極の一部として機能するが、第１ゲート電極５５０にゲート絶縁膜５４５を介して重なった領域５３５a、５３６aはホットキャリア効果の低減に有効である。これによりホットキャリア効果に起因する劣化を抑制することができる。以上の特徴は全てのＴＦＴに共通である。
次に、図６（Ｂ）に示すように、添加されたｎ型不純物元素を活性化する。活性化手段としては、レーザーアニールが好ましい。勿論、プラスチック基板５０１aの耐熱性が許せば、ランプアニール、ファーネスアニールもしくはそれらとレーザーアニールを併用した手段を用いても良い。なお、このとき処理雰囲気中の酸素濃度を極力低くしておくことが望ましい。これはゲート電極の酸化を防ぐためであり、望ましくは酸素濃度を１ｐｐｍ以下とする。
次に、図６（Ｃ）に示すように、窒化珪素膜もしくは窒化酸化珪素膜からなる無機絶縁膜５５５を５０〜２００ｎｍの厚さに形成する。この無機絶縁膜５５５はスパッタ法で形成すれば良い。
その後、水素（Ｈ2）ガスもしくはアンモニア（ＮＨ3）ガスを用いたプラズマ処理により水素化処理を行う。水素化処理が終了したら、有機絶縁膜５５６として可視光を透過する樹脂膜を１〜２μmの厚さに形成する。樹脂膜としては、ポリイミド膜、ポリアミド膜、アクリル樹脂膜もしくはＢＣＢ（ベンゾシクロブテン）膜を用いれば良い。また、感光性樹脂膜を用いることも可能である。
なお、本実施例では無機絶縁膜５５５および有機絶縁膜５５６の積層膜を層間絶縁膜と呼ぶ。
次に、図６（Ｄ）に示すように、層間絶縁膜に対してコンタクトホールを形成し、配線５５７〜５６２および画素電極５６３を形成する。なお、本実施例ではこの配線を、下層側から５０ｎｍのチタン膜、２００ｎｍのチタンを含むアルミニウム膜、２００ｎｍのリチウムを含むアルミニウム膜をスパッタ法で連続形成した三層構造の積層膜とする。また、リチウムを含むアルミニウム膜のみ蒸着法で形成することもできる。但し、その場合においても大気開放しないで連続形成することが望ましい。
ここで画素電極５６３の最表面が仕事関数の小さい金属面となるようにすることは重要である。これは画素電極５６３がそのままＥＬ素子の陰極として機能することになるからである。そのため、少なくとも画素電極５６３の最表面は周期表の１族もしくは２族に属する元素を含む金属膜またはビスマス（Ｂｉ）膜とすることが好ましい。また、配線５５７〜５６２は画素電極５６３と同時に形成されるため、同一の導電膜で形成されることになる。
このとき、配線５５７、５５９はＮＭＯＳ回路のソース配線、５５８はドレイン配線として機能する。また、配線５６０はソース配線５１７とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線５６１はドレイン配線５１８とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。また、５６２は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、５６３は電流制御ＴＦＴの画素電極である。
次に、図７に示すように画素電極５６３の端部を覆う絶縁膜（以下、バンクという）５６４を形成する。バンク５６４は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。このバンク５６４は画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。また、次に形成する発光層等の有機ＥＬ膜が画素電極５６３の端部に直接触れないようにする目的もある。
なお、バンク５６４は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク５６４の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
次に、ＥＬ層５６５を蒸着法により形成する。なお、本実施例では、正孔注入層および発光層の積層体をＥＬ層と呼んでいる。即ち、発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。なお、これらは有機材料であっても無機材料であっても良いし、高分子であっても低分子であっても良い。
本実施例では、まず電子注入層としてフッ化リチウム（ＬｉＦ）膜を２０ｎｍの厚さに成膜し、さらに発光層としてアルミキノリラト錯体（Ａｌｑ3）を８０ｎｍの厚さに形成する。また、発光層に対して発光中心となるドーパント（代表的には蛍光色素）を共蒸着により添加しても良い。このドーパントとして、三重項励起を経由して発光する有機材料を用いても良い。
次に、ＥＬ層５６５を形成したら、仕事関数が大きく、可視光に対して透明な酸化物導電膜からなる陽極５６６を３００ｎｍの厚さに形成する。本実施例では、酸化亜鉛に酸化ガリウムを添加した酸化物導電膜を蒸着法を用いて形成する。
また、他の酸化物導電膜として、酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれらを組み合わせた化合物からなる酸化物導電膜を用いることも可能である。こうして画素電極（陰極）５６３、ＥＬ層５６５および陽極５６６を含むＥＬ素子５６７が形成される。
なお、陽極５６６を形成した後、ＥＬ素子５６７を完全に覆うようにしてパッシベーション膜５６８を設けることは有効である。パッシベーション膜５６８としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層５６５の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層５６５の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層５６５が酸化するといった問題を防止できる。
さらに、パッシベーション膜５６８上に封止材５６９を設け、カバー材５７０を貼り合わせる。封止材５６９としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材５７０はプラスチック基板（プラスチックフィルムも含む）５７０aの両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）５７０b、５７０cを用いる。
こうして図７に示すような構造のＥＬ発光装置が完成する。なお、バンク５６４を形成した後、パッシベーション膜５６８を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材５７０を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
こうして、プラスチック基板を母体とする絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。ここまの製造工程で必要としたフォトリソグラフィ工程は５回であり、一般的なアクティブマトリクス型ＥＬ発光装置よりも少ない。
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。また、ＴＦＴおよびＥＬ素子がプラスチック基板を母体とする絶縁体（カバー材も含む）で挟まれた構造となったおり、非常にフレキシブルで軽量なＥＬ発光装置をも実現できる。
さらに、図６（Ａ）を用いて説明したように、第１ゲート電極にゲート絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高いＥＬ発光装置を実現できる。
また、本実施例のＥＬ発光装置の回路構成例を図８に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路８０１、画素部８０６及びゲート側駆動回路８０７を有している。なお、本明細書中において、駆動回路とはソース側駆動回路およびゲート側駆動回路を含めた総称である。
ソース側駆動回路８０１は、シフトレジスタ８０２、ラッチ（Ａ）８０３、ラッチ（Ｂ）８０４、バッファ８０５を設けている。なお、アナログ駆動の場合はラッチ（Ａ）、（Ｂ）の代わりにサンプリング回路（トランスファゲートもしくはアナログスイッチともいう）を設ければ良い。また、ゲート側駆動回路８０７は、シフトレジスタ８０８、バッファ８０９を設けている。なお、シフトレジスタ８０２、８０８としては図４に示したシフトレジスタを用いれば良い。
また、本実施例において、画素部８０６は複数の画素を含み、その複数の画素にＥＬ素子が設けられている。このとき、ＥＬ素子の陰極は電流制御ＴＦＴのドレインに電気的に接続されていることが好ましい。
これらソース側駆動回路８０１およびゲート側駆動回路８０７は全てｎチャネル型ＴＦＴで形成され、全ての回路は図３（Ａ）に示したＥＥＭＯＳ回路を基本単位として形成されている。従来のＣＭＯＳ回路に比べると消費電力は若干上がってしまうが、もともとＣＭＯＳ回路を駆動回路に用いたＥＬ発光装置は９５％近くの電力が画素部で消費されているので、多少ＮＭＯＳ回路を用いることで駆動回路の消費電力が上がったとしてもさほど問題とはならない。
なお、図示していないが、画素部８０６を挟んでゲート側駆動回路８０７の反対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。
なお、上記構成は、図５〜図７に示した製造工程に従ってＴＦＴを作製することによって実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
さらに、ＥＬ素子を保護するための封止（または封入）工程まで行った後の本実施例のＥＬ発光装置について図９（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図５〜図８で用いた符号を引用する。
図９（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良いし、ＴＣＰ（Tape Carrier Package）の形態となっていても良い。また、ＣＯＧ（Chip On Glass）によりＩＣを基板上に実装しても良い。
本明細書におけるＥＬ発光装置には、ＥＬ発光装置本体だけでなく、それにＦＰＣ、ＴＣＰもしくはＰＷＢが取り付けられた状態をも含むものとする。
次に、断面構造について図９（Ｂ）を用いて説明する。絶縁体５０１の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御用ＴＦＴ６０４とそのドレインに電気的に接続された画素電極５６３を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｎチャネル型ＴＦＴ６０２とを組み合わせたＮＭＯＳ回路（図３参照）を用いて形成される。
画素電極５６３はＥＬ素子の陰極として機能する。また、画素電極５６３の両端にはバンク５６４が形成され、画素電極５６３上にはＥＬ層５６５およびＥＬ素子の陽極５６６が形成される。陽極５６６は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陽極５６６およびパッシベーション膜５６７で覆われている。
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
ＥＬ素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
さらに本実施例ではプラスチック基板９０１aの両面に保護膜として炭素膜（具体的にはダイヤモンドライクカーボン膜）９０１b、９０１cを２〜３０ｎｍの厚さに設けている。このような炭素膜は、酸素および水の侵入を防ぐとともにプラスチック基板９０１aの表面を機械的に保護する役割をもつ。また、外側の炭素膜９０１bに偏光板（代表的には円偏光板）を貼り付けることも可能である。
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
以上のような構造でＥＬ素子を封止材９０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ発光装置が得られる。
本実施例では、実施例１に示したＥＬ発光装置とは異なる構造でＥＬ素子を封止した例について図１０（Ａ）、（Ｂ）を用いて説明する。なお、図９と同一の部分については同一の符号を用いる。また、図１０（Ｂ）は図１０（Ａ）をＡ−Ａ’で切断した断面図である。
まず、本実施例ではＴＦＴおよびＥＬ素子を形成する絶縁体１００１としてプラスチックフィルム１００１aの両面を保護膜として炭素膜（具体的にはダイヤモンドライクカーボン膜）１００１b、１００１cでコーティング（被覆）したものを用いる。なお、プラスチックフィルム１００１aの両面に炭素膜１００１b、１００１cを成膜する歳はロールトゥロール方式を用いれば良い。
また、実施例１に従ってＥＬ素子まで作製した基板に、封止材９０７を用いてカバー材１００２を貼り合わせる。カバー材１００２としてもプラスチックフィルム１００２aの両面を保護膜として炭素膜（具体的にはダイヤモンドライクカーボン膜）１００２b、１００２cでコーティングしたものを用いる。さらに、カバー材１００２の端面（端部）は第２シール材１００３により封止する。
本実施例では、実施例１においてｎチャネル型ＴＦＴ６０１をデプレーション型とし、ｎチャネル型ＴＦＴ６０２、スイッチングＴＦＴ６０３および電流制御ＴＦＴ６０４をエンハンスメント型とする場合について説明する。
まず、実施例１に従って図５（Ａ）の状態を得る。次に、スパッタ法で１００〜１５０ｎｍの酸化珪素膜１１０１を成膜し、その上にｎチャネル型ＴＦＴ６０１となる領域にレジストマスク１１０２を形成する。（図１１（Ａ））
次に、レジストマスク１１０２を用いて結晶質半導体膜５０３に周期表の１３族に属する元素（本実施例ではボロン）を添加する。こうして１×１０15〜５×１０17atoms/cm3（代表的には１×１０16〜１×１０17atoms/cm3）の濃度でボロンが添加された領域１１０３およびボロンが添加されなかった領域１１０４が形成される。（図１１（Ｂ））
次に、結晶質半導体膜をパターニングして、島状の半導体膜１１０５〜１１０８を形成する。このとき、半導体膜１１０５はボロンが添加されなかった領域１１０４で形成され、半導体膜１１０６〜１１０８はボロンが添加された領域で形成される。即ち、半導体膜１１０５を活性層とするＴＦＴはチャネル形成領域にボロンは含まれない、もしくは含まれていても５×１０14atoms/cm3以下であり、半導体膜１１０６〜１１０８を活性層とするＴＦＴはチャネル形成領域にボロンが１×１０15〜５×１０17atoms/cm3（代表的には１×１０16〜１×１０17atoms/cm3）の濃度で含まれている。（図１１（Ｃ））
この後の工程は、実施例１に従えば良い。本実施例の場合、半導体膜１１０５を用いて形成されたｎチャネル型ＴＦＴはデプレーション型ＴＦＴ（即ちノーマリオンのｎチャネル型ＴＦＴ）となり、半導体膜１１０６〜１１０８を用いて形成されたｎチャネル型ＴＦＴはエンハンスメント型ＴＦＴ（即ちノーマリオフのｎチャネル型ＴＦＴ）となる。
本実施例を実施した場合、上記方法で形成されたデプレーション型ＴＦＴおよびエンハンスメント型ＴＦＴを組み合わせて、図３（Ｂ）に示したＥＤＭＯＳ回路を形成することができる。
なお、本実施例ではボロンを半導体膜に添加することによってしきい値電圧を正の方向にシフトさせ、ボロンの添加されたチャネル形成領域を含むＴＦＴをエンハンスメント型とする例を示したが、周期表の１５族に属する元素（代表的にはリンもしくは砒素）を半導体膜に添加することによってしきい値電圧を負の方向にシフトさせ、周期表の１５族に属する元素の添加されたチャネル形成領域を含むＴＦＴをデプレーション型とすることも可能である。
なお、本実施例は実施例１もしくは実施例２と組み合わせて実施することが可能である。
本実施例では、ソース側駆動回路およびゲート側駆動回路を全てＥ型ＮＴＦＴで形成した場合について図１２〜図１４を用いて説明する。本発明ではシフトレジスタの代わりにｎチャネル型ＴＦＴのみを用いたデコーダを用いる。
図１２はゲート側駆動回路の例である。図１２において、１００がゲート側駆動回路のデコーダ、１０１がゲート側駆動回路のバッファ部である。なお、バッファ部とは複数のバッファ（緩衝増幅器）が集積化された部分を指す。また、バッファとは後段の影響を前段に与えずに駆動を行う回路を指す。
まずゲート側デコーダ１００を説明する。まず１０２はデコーダ１００の入力信号線（以下、選択線という）であり、ここではＡ１、Ａ１バー（Ａ１の極性が反転した信号）、Ａ２、Ａ２バー（Ａ２の極性が反転した信号）、…Ａｎ、Ａｎバー（Ａｎの極性が反転した信号）を示している。即ち、２ｎ本の選択線が並んでいると考えれば良い。
選択線の本数はゲート側駆動回路から出力されるゲート配線が何列あるかによってその数が決まる。例えばＶＧＡ表示の画素部をもつ場合はゲート配線が４８０本となるため、９bit分（ｎ＝９に相当する）で合計１８本の選択線が必要となる。選択線１０２は図１３のタイミングチャートに示す信号を伝送する。図１３に示すように、Ａ１の周波数を１とすると、Ａ２の周波数は２-1倍、Ａ３の周波数は２-2倍、Ａｎの周波数は２-(n-1)倍となる。
また、１０３aは第１段のＮＡＮＤ回路（ＮＡＮＤセルともいう）、１０３bは第２段のＮＡＮＤ回路、１０３cは第ｎ段のＮＡＮＤ回路である。ＮＡＮＤ回路はゲート配線の本数分が必要であり、ここではｎ個が必要となる。即ち、本発明ではデコーダ１００が複数のＮＡＮＤ回路からなる。
また、ＮＡＮＤ回路１０３a〜１０３cは、ｎチャネル型ＴＦＴ１０４〜１０９が組み合わされてＮＡＮＤ回路を形成している。なお、実際には２ｎ個のＴＦＴがＮＡＮＤ回路１０３に用いられている。また、ｎチャネル型ＴＦＴ１０４〜１０９の各々のゲートは選択線１０２（Ａ１、Ａ１バー、Ａ２、Ａ２バー…Ａｎ、Ａｎバー）のいずれかに接続されている。
このとき、ＮＡＮＤ回路１０３aにおいて、Ａ１、Ａ２…Ａｎ（これらを正の選択線と呼ぶ）のいずれかに接続されたゲートを有するｎチャネル型ＴＦＴ１０４〜１０６は、互いに並列に接続されており、共通のソースとして負電源線（ＶDL）１１０に接続され、共通のドレインとして出力線７１に接続されている。また、Ａ１バー、Ａ２バー…Ａｎバー（これらを負の選択線と呼ぶ）のいずれかに接続されたゲートを有するｎチャネル型ＴＦＴ１０７〜１０９は、互いに直列に接続されており、回路端に位置するｎチャネル型ＴＦＴ１０９のソースが正電源線（ＶDH）１１２に接続され、もう一方の回路端に位置するｎチャネル型ＴＦＴ１０７のドレインが出力線１１１に接続されている。
以上のように、本発明においてＮＡＮＤ回路は直列に接続されたｎ個のｎチャネル型ＴＦＴおよび並列に接続されたｎ個のｎチャネル型ＴＦＴを含む。但し、ｎ個のＮＡＮＤ回路１０３a〜１０３cにおいて、ｎチャネル型ＴＦＴと選択線との組み合わせはすべて異なる。即ち、出力線１１１は必ず１本しか選択されないようになっており、選択線１０２には出力線１１１が端から順番に選択されていくような信号が入力される。
次に、バッファ部１０１はＮＡＮＤ回路１０３a〜１０３cの各々に対応して複数のバッファ１１３a〜１１３cにより形成されている。但しバッファ１１３a〜１１３cはいずれも同一構造で良い。
また、バッファ１１３a〜１１３cはｎチャネル型ＴＦＴ１１４〜１１６を用いて形成される。デコーダからの出力線１１１はｎチャネル型ＴＦＴ１１４（第１のｎチャネル型ＴＦＴ）のゲートとして入力される。ｎチャネル型ＴＦＴ１１４は正電源線（ＶDH）１１７をソースとし、画素部に続くゲート配線１１８をドレインとする。また、ｎチャネル型ＴＦＴ１１５（第２のｎチャネル型ＴＦＴ）は正電源線（ＶDH）１１７をゲートとし、負電源線（ＶDL）１１９をソースとし、ゲート配線１１８をドレインとして常時オン状態となっている。
即ち、本発明において、バッファ１１３a〜１１３cは第１のｎチャネル型ＴＦＴ（ｎチャネル型ＴＦＴ１１４）および第１のｎチャネル型ＴＦＴに直列に接続され、且つ、第１のｎチャネル型ＴＦＴのドレインをゲートとする第２のｎチャネル型ＴＦＴ（ｎチャネル型ＴＦＴ１１５）を含む。
また、ｎチャネル型ＴＦＴ１１６（第３のｎチャネル型ＴＦＴ）はリセット信号線（Reset）をゲートとし、負電源線（ＶDL）１１９をソースとし、ゲート配線１１８をドレインとする。なお、負電源線（ＶDL）１１９は接地電源線（ＧＮＤ）としても構わない。
このとき、ｎチャネル型ＴＦＴ１１５のチャネル幅（Ｗ１とする）とｎチャネル型ＴＦＴ１１４のチャネル幅（Ｗ２とする）との間にはＷ１＜Ｗ２の関係がある。なお、チャネル幅とはチャネル長に垂直な方向におけるチャネル形成領域の長さである。
バッファ１１３aの動作は次の通りである。まず出力線１１１に負電圧が加えられているとき、ｎチャネル型ＴＦＴ１１４はオフ状態（チャネルが形成されていない状態）となる。一方でｎチャネル型ＴＦＴ１１５は常にオン状態（チャネルが形成されている状態）であるため、ゲート配線１１８には負電源線１１９の電圧が加えられる。
ところが、出力線１１１に正電圧が加えられた場合、ｎチャネル型ＴＦＴ１１４がオン状態となる。このとき、ｎチャネル型ＴＦＴ１１４のチャネル幅がｎチャネル型ＴＦＴ１１５のチャネル幅よりも大きいため、ゲート配線１１８の電位はｎチャネル型ＴＦＴ１１４側の出力に引っ張られ、結果的に正電源線１１７の電圧がゲート配線１１８に加えられる。
従って、ゲート配線１１８は、出力線１１１に正電圧が加えられるときは正電圧（画素のスイッチング素子として用いるｎチャネル型ＴＦＴがオン状態になるような電圧）を出力し、出力線１１１に負電圧が加えられているときは常に負電圧（画素のスイッチング素子として用いるｎチャネル型ＴＦＴがオフ状態になるような電圧）を出力する。
なお、ｎチャネル型ＴＦＴ１１６は正電圧が加えられたゲート配線１１８を強制的に負電圧に引き下げるリセットスイッチとして用いられる。即ち、ゲート配線１１８の選択期間が終了したら。リセット信号を入力してゲート配線１１８に負電圧を加える。但しｎチャネル型ＴＦＴ１１６は省略することもできる。
以上のような動作のゲート側駆動回路によりゲート配線が順番に選択されることになる。次に、ソース側駆動回路の構成を図１４に示す。図１４に示すソース側駆動回路はデコーダ１２１、ラッチ１２２およびバッファ部１２３を含む。なお、デコーダ１２１およびバッファ部１２３の構成はゲート側駆動回路と同様であるので、ここでの説明は省略する。
図１４に示すソース側駆動回路の場合、ラッチ１２２は第１段目のラッチ１２４および第２段目のラッチ１２５からなる。また、第１段目のラッチ１２４および第２段目のラッチ１２５は、各々ｍ個のｎチャネル型ＴＦＴ１２６a〜１２６cで形成される複数の単位ユニット１２７ａ及び１２７ｂを有する。デコーダ１２１からの出力線１２８は単位ユニット１２７ａを形成するｍ個のｎチャネル型ＴＦＴ１２６a〜１２６cのゲートに入力される。なお、ｍは任意の整数である。
例えば、ＶＧＡ表示の場合、ソース配線の本数は６４０本である。ｍ＝１の場合はＮＡＮＤ回路も６４０個必要となり、選択線は２０本（１０bit分に相当する）必要となる。しかし、ｍ＝８とすると必要なＮＡＮＤ回路は８０個となり、必要な選択線は１４本（７bit分に相当する）となる。即ち、ソース配線の本数をＭ本とすると、必要なＮＡＮＤ回路は（Ｍ／ｍ）個となる。
そして、ｎチャネル型ＴＦＴ１２６a〜１２６cのソースは各々ビデオ信号線（Ｖ１、Ｖ２…Ｖｋ）１２９に接続される。即ち、出力線１２８に正電圧が加えられると一斉にｎチャネル型ＴＦＴ１２６a〜１２６cがオン状態となり、各々に対応するビデオ信号が取り込まれる。また、こうして取り込まれたビデオ信号は、ｎチャネル型ＴＦＴ１２６a〜１２６cの各々に接続されたコンデンサ１３０a〜１３０cに保持される。
また、第２段目のラッチ１２５も複数の単位ユニット１２７bを有し、単位ユニット１２７bはｍ個のｎチャネル型ＴＦＴ１３１a〜１３１cで形成される。ｎチャネル型ＴＦＴ１３１a〜１３１cのゲートはすべてラッチ信号線１３２に接続され、ラッチ信号線１３２に負電圧が加えられると一斉にｎチャネル型ＴＦＴ１３１a〜１３１cがオン状態となる。
その結果、コンデンサ１３０a〜１３０cに保持されていた信号が、ｎチャネル型ＴＦＴ１３１a〜１３１cの各々に接続されたコンデンサ１３３a〜１３３cに保持されると同時にバッファ１２３へと出力される。そして、図１３で説明したようにバッファを介してソース配線１３４に出力される。以上のような動作のソース側駆動回路によりソース配線が順番に選択されることになる。
以上のように、ｎチャネル型ＴＦＴのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてｎチャネル型ＴＦＴで形成することが可能となる。なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのＩＣ（典型的にはＴＣＰもしくはＣＯＧ）とする場合にも本発明は実施できる。
本実施例では、ソース側駆動回路およびゲート側駆動回路をＥ型ＮＴＦＴ（Ｅ型ＮＴＦＴ）およびＤ型ＮＴＦＴ（Ｄ型ＮＴＦＴ）を組み合わせて形成した場合について図１５、図１６を用いて説明する。
図１５はゲート側駆動回路の例である。図１５において、１４０がシフトレジスタ、１４１がＮＡＮＤ回路部、１４２がバッファ部である。
ここでシフトレジスタ１４０は図４に示したシフトレジスタを具体的に図示したものである。まず１４３はクロック信号線、１４４は極性が反転したクロック信号線、１４５は正電源線（ＶDH）、１４６は接地電源線（ＧＮＤ）である。そして、本実施例ではシフトレジスタ１４０を形成する基本単位として三つのフリップフロップ回路１４７a〜１４７cが図示されている。なお、実際には複数のフリップフロップ回路が直列に接続されてシフトレジスタ１４０を形成している。
また、本実施例においてフリップフロップ回路１４７aは図４に示したフリップフロップ回路４００に対応し、フリップフロップ回路１４７bはフリップフロップ回路４０１に対応した回路構成となっている。また、フリップフロップ回路１４７a〜１４７cはＥ型ＮＴＦＴおよびＤ型ＮＴＦＴで形成される。
フリップフロップ回路１４７aにおいて、１４８はＥ型ＮＴＦＴでゲートはクロック信号線１４３に接続されている。また、図３（Ｂ）の構造のＥＤＭＯＳ回路１４８a〜１４８cが図４に示すような配置で形成される。なお、１５０は正電源線（ＶDH）であり、１５１は接地電源線（ＧＮＤ）である。
また、フリップフロップ回路１４７bはＥ型ＮＴＦＴ１５２のゲートが、極性が反転したクロック信号線１４４に接続されている点を除けばフリップフロップ回路１４７aと同じ回路構成である。
そして、フリップフロップ回路１４７aの出力線１５３およびフリップフロップ回路１４７bの出力線１５４はＮＡＮＤ回路１５５aに接続される。なお、ＮＡＮＤ回路部１４１には三つのＮＡＮＤ回路１５５a〜１５５cが図示されているが、実際には複数のＮＡＮＤ回路からなる。ＮＡＮＤ回路は二つのフリップフロップ回路に一つに割合で配置されている。また、ＮＡＮＤ回路１５５a〜１５５cはＥ型ＮＴＦＴおよびＤ型ＮＴＦＴで形成される。
ＮＡＮＤ回路１５５aにおいて、Ｅ型ＮＴＦＴ１５６のゲートには出力線１５３が接続され、ソースには接地電源線１５１が接続され、ドレインにはＥ型ＮＴＦＴ１５７が接続される。また、Ｅ型ＮＴＦＴ１５７のゲートには出力線１５４が接続され、ソースにはＥ型ＮＴＦＴ１５６のドレインが接続され、ドレインには出力線１５８が接続される。また、Ｄ型ＮＴＦＴ１５９のソースは正電源線１６０に接続され、ゲートおよびドレインは出力線１５８に接続される。
そして、ＮＡＮＤ回路１５５aの出力線１５８はＥＤＭＯＳ回路（インバータ回路と呼んでも良い）１６１aに接続される。なお、バッファ部１４２には三つのＥＤＭＯＳ回路１６１a〜１６１cが図示されているが、実際には複数のＥＤＭＯＳ回路からなる。
ＥＤＭＯＳ回路１６１aにおいて、Ｅ型ＮＴＦＴ１６２のゲートは出力線１５８に接続され、ソースは負電源線（ＶDL）１６３に接続され、ドレインは出力線（画素部のゲート配線に相当する）１６４に接続される。また、Ｄ型ＮＴＦＴ１６５のゲートおよびドレインは出力線１６４に接続され、ソースは正電源線１６０に接続される。
次に、ソース側駆動回路の構成を図１６に示す。図１６に示すソース側駆動回路は図１５に示したゲート側駆動回路にトランスファゲート１６５a〜１６５cを付け加えた構成となっており、シフトレジスタ１４０、ＮＡＮＤ回路部１４１およびバッファ部１４２は同じ回路を用いることができる。なお、この構成はアナログ駆動を行う場合の構成である。
また、本実施例ではトランスファゲート１６５a〜１６５cとしてＥ型ＮＴＦＴを並列に二つ設けているが、これは冗長設計であると同時に電流の供給能力を稼ぐための工夫である。また、１６６はビデオ信号線である。
ところで、本実施例においてデジタル駆動を行う場合、図１４にて説明したラッチ１２２およびバッファ部１２３をＮＡＮＤ回路部１４１の下に設ければ良い。また、逆に実施例４において、図１４に示したソース側駆動回路をアナログ駆動に対応させるにはラッチ１２２を省略し、バッファ部１２３の後段に図１６に示したトランスファゲートを設ければ良い。
以上のように、ｎチャネル型ＴＦＴのみでゲート側駆動回路およびソース側駆動回路を形成することにより画素部および駆動回路をすべてｎチャネル型ＴＦＴで形成することが可能となる。なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方を外付けのＩＣチップとする場合にも本発明は実施できる。
本実施例では、本発明のＥＬ発光装置における画素構造の一例を図１７に示す。図１７（Ａ）において、１７０１はゲート配線、１７０２はソース配線、１７０３は正電源線、１７０４は負電源線（接地電源線としても良い）である。また、１７０５〜１７０８はＥ型ＮＴＦＴ、１７０９、１７１０はＤ型ＮＴＦＴである。また、１７１１はＥＬ素子であり、Ｅ型ＮＴＦＴ１７０８に接続される。
本実施例の画素構造は、一画素の中に６個のＴＦＴを設け、ＳＲＡＭ（スタティックランダムアクセスメモリ）を形成している。具体的には複数のＥ型ＮＴＦＴおよび複数のＤ型ＮＴＦＴでＳＲＡＭを形成している。このように本発明を実施するにあたって一画素に含まれるＴＦＴの個数に限定はない。
なお、本実施例の画素構造の場合、Ｅ型ＮＴＦＴ１７０５がスイッチングＴＦＴとして機能し、Ｅ型ＮＴＦＴ１７０８が電流制御ＴＦＴとして機能する。また、Ｅ型ＮＴＦＴ１７０６およびＤ型ＮＴＦＴ１７０９からなるインバータ回路とＥ型ＮＴＦＴ１７０７およびＤ型ＮＴＦＴ１７１０からなるインバータ回路とを組み合わせてメモリ機能を持たせている。
さらに、図１７（Ｂ）は図１７（Ａ）に示した隣接する二つの画素を負電源線１７０４を共通化して対称に配置した例である。これにより画素部に設ける配線の本数を低減することができ、画素の高密度化が図れる。
なお、本実施例の構成は、実施例１〜実施例５のいずれの構成とも組み合わせて実施することが可能である。
実施例４もしくは実施例５に示したソース側駆動回路およびゲート側駆動回路は、液晶表示装置に用いることも可能である。即ち、図３（Ａ）に示したＥＥＭＯＳ回路、図３（Ｂ）に示したＥＤＭＯＳ回路、図４に示したシフトレジスタ、図１３に示したゲート側駆動回路もしくは図１４に示したソース側駆動回路はいずれも液晶表示装置の駆動回路として用いることが可能である。
なお、液晶表示装置とは液晶パネルにＦＰＣ（フレキシブルプリントサーキット）が取り付けられた液晶モジュールを指す。なお、液晶モジュールにはＦＰＣの先にＰＷＢ（プリント配線基盤）が設けられている場合も含むものとする。また、ＦＰＣにＩＣを取り付けたＴＣＰ（Tape Carrier Package）の形態となっていても良い。また、ＣＯＧ（Chip On Glass）によりＩＣを基板上に実装しても良い。
本発明を実施するにあたって、ＴＦＴとしてはトップゲート型ＴＦＴ（代表的にはプレーナ型ＴＦＴ）だけでなく、ボトムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いても良い。また、半導体基板（代表的にはシリコン基板）に形成したＭＯＳＦＥＴを用いることも可能である。
なお、本実施例の構成は実施例１〜実施例７のいずれに含まれた構成とも組み合わせて実施することが可能である。
本発明を実施して形成された発光装置もしくは液晶表示装置は様々な電気器具の表示部として用いることができる。本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーションシステム、カーオーディオ、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報機器（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍）、記録媒体を備えた画像再生装置などが挙げられる。それら電気器具の具体例を図２０、図２１に示す。
図２０（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２００３を含む。本発明の発光装置もしくは液晶表示装置は表示部２００３に用いることができる。表示部２００３にＥＬ発光装置を用いる場合、自発光型であるためバックライトが必要なく薄い表示部とすることができる。
図２０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６を含む。本発明の発光装置もしくは液晶表示装置は表示部２１０２に用いることができる。
図２０（Ｃ）はデジタルカメラであり、本体２２０１、表示部２２０２、接眼部２２０３、操作スイッチ２２０４を含む。本発明の発光装置もしくは液晶表示装置は表示部２２０２に用いることができる。
図２０（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明の発光装置もしくは液晶表示装置はこれら表示部（ａ）、（ｂ）
に用いることができる。なお、記録媒体を備えた画像再生装置には、ＣＤ再生装置、ゲーム機器なども含まれうる。
図２０（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、表示部２４０２、受像部２４０３、操作スイッチ２４０４、メモリスロット２４０５を含む。本発明の発光装置もしくは液晶表示装置は表示部２４０２に用いることができる。この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した記録媒体に情報を記録したり、それを再生したりすることができる。
図２０（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４を含む。本発明の発光装置もしくは液晶表示装置は表示部２５０３に用いることができる。
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。表示部にＥＬ発光装置を用いた場合、ＥＬ発光装置の応答速度が非常に高いため遅れのない動画表示が可能となる。
また、ＥＬ発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話やカーオーディオのような文字情報を主とする表示部にＥＬ発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
ここで図２１（Ａ）は携帯電話であり、キー操作を行う部位（操作部）２６０１、情報表示を行う部位（情報表示部）２６０２であり、操作部２６０１および情報表示部２６０２は連結部２６０３で連結している。また、操作部２６０１には音声入力部２６０４、操作キー２６０５が設けられ、情報表示部２６０２には音声出力部２６０６、表示部２６０７が設けられている。
本発明の発光装置もしくは液晶表示装置は表示部２６０７に用いることができる。なお、表示部２６０７にＥＬ発光装置を用いる場合、黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
図２１（Ａ）に示した携帯電話の場合、表示部２６０４に用いたＥＬ発光装置にＮＭＯＳ回路でセンサ（ＮＭＯＳセンサ）を内蔵させ、指紋もしくは手相を読みとることで使用者を認証する認証システム用端末として用いることもできる。
また、外部の明るさ（照度）を読みとり、設定されたコントラストで情報表示が可能となるように発光させることもできる。
さらに、操作スイッチ２６０５を使用している時に輝度を下げ、操作スイッチの使用が終わったら輝度を上げることで低消費電力化することができる。また、着信した時に表示部２６０４の輝度を上げ、通話中は輝度を下げることによっても低消費電力化することができる。また、継続的に使用している場合に、リセットしない限り時間制御で表示がオフになるような機能を持たせることで低消費電力化を図ることもできる。なお、これらはマニュアル制御であっても良い。
また、図２１（Ｂ）はオーディオであり、筐体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明の発光装置もしくは液晶表示装置は表示部２７０２に用いることができる。また、本実施例では車載用オーディオ（カーオーディオ）を示すが、据え置き型のオーディオ（オーディオコンポーネント）に用いても良い。なお、表示部２７０４にＥＬ発光装置を用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えられる。
さらに、以上に示した電気器具は、表示部に用いた発光装置もしくは液晶表示装置に光センサを内蔵させ、使用環境の明るさを検知する手段を設けることもできる。表示部にＥＬ発光装置を用いる場合、使用環境の明るさに応じて発光輝度を変調させるような機能を持たせることもできる。
具体的には表示部に用いたＥＬ発光装置にＮＭＯＳ回路で形成したイメージセンサ（面状、線状もしくは点状のセンサ）を設けたり、本体もしくは筐体にＣＣＤ（Charge Coupled Device）を設けることで実施できる。使用者は使用環境の明るさに比べてコントラスト比で１００〜１５０の明るさを確保できれば問題なく画像もしくは文字情報を認識できる。即ち、使用環境が明るい場合は画像の輝度を上げて見やすくし、使用環境が暗い場合は画像の輝度を抑えて消費電力を抑えるといったことが可能である。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜５のいずれの構成を含む発光装置もしくは液晶表示装置を用いても良い。

Claims (5)

  1. 画素部と、
    前記画素部に電気的に接続された周辺回路部と、を有し、
    前記画素部が有する半導体素子と、前記周辺回路部が有する半導体素子とは、全てｎチャネル型の半導体を有し、
    前記画素部が有する半導体素子は、全てエンハンスメント型であることを特徴とする半導体装置。
  2. 画素部と、
    前記画素部に電気的に接続された周辺回路部と、を有し、
    前記画素部は、第１のトランジスタと、第２のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタは、ビデオ信号の入力を切り替える機能を有し、
    前記第２のトランジスタは、前記発光素子に流れる電流量を制御する機能を有し、
    前記第１のトランジスタと、前記第２のトランジスタと、前記周辺回路部が有する半導体素子とは、全てｎチャネル型の半導体を有し、
    前記第１のトランジスタと前記第２のトランジスタとは、全てエンハンスメント型であることを特徴とする半導体装置。
  3. 第１の基板と、
    第２の基板と、
    第１のシール材と、
    第２のシール材と、
    前記第１の基板上の、画素部及び周辺回路部と、を有し、
    前記第１のシール材は、前記第１の基板と前記第２の基板との間に設けられた部分を有し、
    前記第２のシール材は、前記第１の基板の側面に設けられた部分と、前記第２の基板の側面に設けられた部分とを、有し、
    前記画素部が有する半導体素子と、前記周辺回路部が有する半導体素子とは、全てｎチャネル型の半導体を有し、
    前記画素部が有する半導体素子は、全てエンハンスメント型であることを特徴とする半導体装置。
  4. 第１の基板と、
    第２の基板と、
    第１のシール材と、
    第２のシール材と、
    前記第１の基板上の、画素部及び周辺回路部と、を有し、
    前記第１のシール材は、前記第１の基板と前記第２の基板との間に設けられた部分を有し、
    前記第２のシール材は、前記第１の基板の側面に設けられた部分と、前記第２の基板の側面に設けられた部分とを、有し、
    前記画素部は、第１のトランジスタと、第２のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタは、ビデオ信号の入力を切り替える機能を有し、
    前記第２のトランジスタは、前記発光素子に流れる電流量を制御する機能を有し、
    前記第１のトランジスタと、前記第２のトランジスタと、前記周辺回路部が有する半導体素子とは、全てｎチャネル型の半導体を有し、
    前記第１のトランジスタと前記第２のトランジスタとは、全てエンハンスメント型であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項に記載の半導体装置と、ＦＰＣと、を有することを特徴とするモジュール。
JP2011212278A 2000-05-12 2011-09-28 半導体装置及びモジュール Expired - Lifetime JP5542260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011212278A JP5542260B2 (ja) 2000-05-12 2011-09-28 半導体装置及びモジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000140043 2000-05-12
JP2000140043 2000-05-12
JP2011212278A JP5542260B2 (ja) 2000-05-12 2011-09-28 半導体装置及びモジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001142693A Division JP5183838B2 (ja) 2000-05-12 2001-05-14 発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013233823A Division JP5651761B2 (ja) 2000-05-12 2013-11-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2012053471A JP2012053471A (ja) 2012-03-15
JP5542260B2 true JP5542260B2 (ja) 2014-07-09

Family

ID=18647397

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2011212278A Expired - Lifetime JP5542260B2 (ja) 2000-05-12 2011-09-28 半導体装置及びモジュール
JP2013233823A Expired - Lifetime JP5651761B2 (ja) 2000-05-12 2013-11-12 半導体装置
JP2014185244A Withdrawn JP2015035609A (ja) 2000-05-12 2014-09-11 半導体装置
JP2014235614A Withdrawn JP2015096955A (ja) 2000-05-12 2014-11-20 半導体装置
JP2014236445A Withdrawn JP2015092247A (ja) 2000-05-12 2014-11-21 半導体装置
JP2015204713A Withdrawn JP2016053720A (ja) 2000-05-12 2015-10-16 半導体装置
JP2016215165A Withdrawn JP2017040935A (ja) 2000-05-12 2016-11-02 半導体装置
JP2017043411A Withdrawn JP2017161905A (ja) 2000-05-12 2017-03-08 発光装置
JP2018220067A Withdrawn JP2019061256A (ja) 2000-05-12 2018-11-26 発光装置

Family Applications After (8)

Application Number Title Priority Date Filing Date
JP2013233823A Expired - Lifetime JP5651761B2 (ja) 2000-05-12 2013-11-12 半導体装置
JP2014185244A Withdrawn JP2015035609A (ja) 2000-05-12 2014-09-11 半導体装置
JP2014235614A Withdrawn JP2015096955A (ja) 2000-05-12 2014-11-20 半導体装置
JP2014236445A Withdrawn JP2015092247A (ja) 2000-05-12 2014-11-21 半導体装置
JP2015204713A Withdrawn JP2016053720A (ja) 2000-05-12 2015-10-16 半導体装置
JP2016215165A Withdrawn JP2017040935A (ja) 2000-05-12 2016-11-02 半導体装置
JP2017043411A Withdrawn JP2017161905A (ja) 2000-05-12 2017-03-08 発光装置
JP2018220067A Withdrawn JP2019061256A (ja) 2000-05-12 2018-11-26 発光装置

Country Status (3)

Country Link
US (3) US7633471B2 (ja)
JP (9) JP5542260B2 (ja)
KR (1) KR100707883B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015096955A (ja) * 2000-05-12 2015-05-21 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864628B2 (en) 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
SG125891A1 (en) * 2000-09-08 2006-10-30 Semiconductor Energy Lab Light emitting device, method of manufacturing thesame, and thin film forming apparatus
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
CN1245703C (zh) * 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
US6815903B2 (en) * 2001-12-11 2004-11-09 Seiko Epson Corporation Display device and electronic apparatus
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
JP3729262B2 (ja) * 2002-08-29 2005-12-21 セイコーエプソン株式会社 エレクトロルミネセンス装置及び電子機器
JP3997888B2 (ja) 2002-10-25 2007-10-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
CN1729719B (zh) * 2002-12-19 2010-09-15 株式会社半导体能源研究所 显示装置和显示装置的制作方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP2004361424A (ja) 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
SG142140A1 (en) 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
WO2005041311A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
CN1871711B (zh) * 2003-10-28 2011-12-07 株式会社半导体能源研究所 显示器件及其制造方法,以及电视接收机
US7439086B2 (en) * 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US7405713B2 (en) * 2003-12-25 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic equipment using the same
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4329740B2 (ja) * 2004-10-22 2009-09-09 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置
JP4631683B2 (ja) * 2005-01-17 2011-02-16 セイコーエプソン株式会社 発光装置、及び電子機器
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
CN101577293B (zh) * 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
KR100714014B1 (ko) * 2005-12-13 2007-05-04 삼성에스디아이 주식회사 유기 발광 표시장치
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101274785B1 (ko) * 2006-06-30 2013-06-13 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101277975B1 (ko) * 2006-09-07 2013-06-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치
JP2008158439A (ja) * 2006-12-26 2008-07-10 Eastman Kodak Co アクティブマトリクス型表示パネル
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
KR101579050B1 (ko) 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
CN102177538A (zh) * 2008-10-17 2011-09-07 夏普株式会社 显示装置及其制造方法
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101671660B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5590868B2 (ja) * 2008-12-11 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20230066115A (ko) 2009-09-04 2023-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
WO2011033909A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
US9466618B2 (en) 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US10889085B2 (en) * 2012-05-30 2021-01-12 Sabic Global Technologies B.V. Plastic assembly, methods of making and using the same, and articles comprising the same
KR102161078B1 (ko) 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
US8871586B2 (en) 2012-10-18 2014-10-28 Globalfoundries Inc. Methods of reducing material loss in isolation structures by introducing inert atoms into oxide hard mask layer used in growing channel semiconductor material
KR102187047B1 (ko) 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
EP2860720A1 (en) * 2013-10-10 2015-04-15 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Electro-optical unit for a picture element that can be programmed by electromagnetic radiation
US9766763B2 (en) 2014-12-26 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Functional panel, light-emitting panel, display panel, and sensor panel
US9502435B2 (en) * 2015-04-27 2016-11-22 International Business Machines Corporation Hybrid high electron mobility transistor and active matrix structure
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
US10868045B2 (en) * 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US10541375B2 (en) 2016-07-21 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI635752B (zh) 2017-08-31 2018-09-11 Yuan Ze University 具有功率約束的影像增強方法、影像處理裝置及顯示系統
CN111029360B (zh) * 2019-11-19 2022-06-07 深圳市华星光电半导体显示技术有限公司 micro-LED显示器件的制作方法

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US690033A (en) * 1901-04-30 1901-12-31 Thomas Richmond Plow.
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPH0812354B2 (ja) 1987-10-14 1996-02-07 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
JPH04161984A (ja) * 1990-10-26 1992-06-05 Opt Tec Corp 多重グレイレベルを有する大型映像表示ボードシステム
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US6593978B2 (en) 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US7075501B1 (en) 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US6072445A (en) 1990-12-31 2000-06-06 Kopin Corporation Head mounted color display system
US5258320A (en) 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
US6320568B1 (en) 1990-12-31 2001-11-20 Kopin Corporation Control system for display panels
US6143582A (en) 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US5743614A (en) 1990-12-31 1998-04-28 Kopin Corporation Housing assembly for a matrix display
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
US5396304A (en) 1990-12-31 1995-03-07 Kopin Corporation Slide projector mountable light valve display
US5861929A (en) 1990-12-31 1999-01-19 Kopin Corporation Active matrix color display with multiple cells and connection through substrate
US5444557A (en) 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
US5751261A (en) 1990-12-31 1998-05-12 Kopin Corporation Control system for display panels
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5376979A (en) 1990-12-31 1994-12-27 Kopin Corporation Slide projector mountable light valve display
US5499124A (en) 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5362671A (en) 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US5666175A (en) 1990-12-31 1997-09-09 Kopin Corporation Optical systems for displays
US5331149A (en) 1990-12-31 1994-07-19 Kopin Corporation Eye tracking system having an array of photodetectors aligned respectively with an array of pixels
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5317436A (en) 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5576858A (en) 1991-10-14 1996-11-19 Hosiden Corporation Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP2650543B2 (ja) 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
US5420055A (en) 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US5467154A (en) 1992-02-20 1995-11-14 Kopin Corporation Projection monitor
US6511187B1 (en) 1992-02-20 2003-01-28 Kopin Corporation Method of fabricating a matrix display system
US5692820A (en) 1992-02-20 1997-12-02 Kopin Corporation Projection monitor
DK0725939T3 (da) 1992-03-13 1999-11-15 Kopin Corp Skærmsystem til anbringelse på hovedet
GB9208324D0 (en) * 1992-04-15 1992-06-03 British Tech Group Semiconductor devices
CA2097109C (en) * 1992-06-01 2000-01-11 Shozo Kokawa Liquid crystal display
JP3162013B2 (ja) * 1992-08-28 2001-04-25 株式会社日立製作所 インバータ駆動スクリュー圧縮機の運転方法
US6608654B2 (en) 1992-09-11 2003-08-19 Kopin Corporation Methods of fabricating active matrix pixel electrodes
ATE173839T1 (de) 1992-09-11 1998-12-15 Kopin Corp Farbfiltersystem fuer anzeigetafeln
US5705424A (en) 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
JP3161096B2 (ja) * 1992-10-13 2001-04-25 ソニー株式会社 液晶表示装置
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
NZ250363A (en) * 1992-12-04 1996-11-26 Susanna Elizabeth Chalmers A topical dressing containing a dessicant and an antimicrobial or antiseptic agent
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
KR940015576A (ko) 1992-12-10 1994-07-21 이헌조 액정표시장치 제조방법
JPH06281957A (ja) 1993-03-29 1994-10-07 Toshiba Corp アクティブマトリクス型液晶表示装置
US5471225A (en) * 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
JP3474604B2 (ja) * 1993-05-25 2003-12-08 三菱電機株式会社 薄膜トランジスタおよびその製法
US5801672A (en) * 1993-09-09 1998-09-01 Kabushiki Kaisha Toshiba Display device and its driving method
TW247368B (en) * 1993-09-29 1995-05-11 Seiko Epuson Co Current regulating semiconductor integrate circuit device and fabrication method of the same
JP2821347B2 (ja) 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
US5703617A (en) 1993-10-18 1997-12-30 Crystal Semiconductor Signal driver circuit for liquid crystal displays
US5574475A (en) 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
TW277129B (ja) 1993-12-24 1996-06-01 Sharp Kk
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3202481B2 (ja) 1994-05-30 2001-08-27 株式会社東芝 半導体集積回路
US5959699A (en) * 1994-06-28 1999-09-28 Samsung Electronics Co., Ltd. Reception mode control in radio receivers for receiving both VSB and QAM digital television signals
US5714968A (en) 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP3238581B2 (ja) * 1994-08-31 2001-12-17 株式会社半導体エネルギー研究所 半導体回路
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
US5604358A (en) 1995-01-20 1997-02-18 Goldstar Co., Ltd. Device of thin film transistor liquid crystal display
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3063568B2 (ja) * 1995-03-29 2000-07-12 カシオ計算機株式会社 半導体装置およびこれを用いた表示駆動装置
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JP3636777B2 (ja) * 1995-07-04 2005-04-06 Ｔｄｋ株式会社 画像表示装置
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
JP2990046B2 (ja) 1995-08-16 1999-12-13 日本電気株式会社 反射型液晶表示装置及びその製造方法
JP3312541B2 (ja) * 1995-09-14 2002-08-12 ソニー株式会社 薄膜半導体装置の製造方法
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JPH09127529A (ja) * 1995-11-01 1997-05-16 Citizen Watch Co Ltd 液晶表示装置
JPH09146489A (ja) 1995-11-20 1997-06-06 Sharp Corp 走査回路および画像表示装置
US5686360A (en) 1995-11-30 1997-11-11 Motorola Passivation of organic devices
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US5933161A (en) * 1996-03-21 1999-08-03 Fuji Xerox Co., Ltd. Ink-jet recorder having a driving circuit for driving heat-generating elements
JP3961044B2 (ja) 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
JPH09311342A (ja) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
US7053973B1 (en) * 1996-05-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100194679B1 (ko) 1996-05-21 1999-07-01 윤종용 박막 트랜지스터 및 그 제조 방법
KR100223158B1 (ko) 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
KR980003739A (ko) 1996-06-14 1998-03-30 구자홍 박막트랜지스터 어레이 기판 및 그 제조방법
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
US7298447B1 (en) * 1996-06-25 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel
JP3640224B2 (ja) * 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル
JPH1074843A (ja) * 1996-06-28 1998-03-17 Toshiba Corp 多電源集積回路および多電源集積回路システム
JPH1028045A (ja) * 1996-07-09 1998-01-27 Yamaha Corp Ｍｏｓトランジスタ回路
TW548686B (en) 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
JPH1048640A (ja) 1996-07-30 1998-02-20 Toshiba Corp アクティブマトリクス型液晶表示装置
US6703671B1 (en) 1996-08-23 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and method of manufacturing the same
JP4059939B2 (ja) 1996-08-23 2008-03-12 株式会社半導体エネルギー研究所 パワーｍｏｓデバイス及びその作製方法
JPH1078592A (ja) * 1996-09-03 1998-03-24 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
US5858624A (en) 1996-09-20 1999-01-12 Minnesota Mining And Manufacturing Company Method for assembling planarization and indium-tin-oxide layer on a liquid crystal display color filter with a transfer process
JPH10107280A (ja) * 1996-10-01 1998-04-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3457819B2 (ja) * 1996-11-28 2003-10-20 カシオ計算機株式会社 表示装置
US6084461A (en) * 1996-11-29 2000-07-04 Varian Medical Systems, Inc. Charge sensitive amplifier with high common mode signal rejection
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
US6462722B1 (en) 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
EP1255240B1 (en) 1997-02-17 2005-02-16 Seiko Epson Corporation Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel
KR100550020B1 (ko) * 1997-03-12 2006-10-31 세이코 엡슨 가부시키가이샤 전류구동형발광소자를구비한화소회로,표시장치및전자기기
JP3871764B2 (ja) 1997-03-26 2007-01-24 株式会社半導体エネルギー研究所 反射型の表示装置
JPH10332494A (ja) 1997-06-03 1998-12-18 Oki Data:Kk 温度検出回路、駆動装置及びプリンタ
JP3375117B2 (ja) 1997-06-11 2003-02-10 シャープ株式会社 半導体装置及びその製造方法、及び液晶表示装置
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3364114B2 (ja) 1997-06-27 2003-01-08 シャープ株式会社 アクティブマトリクス型画像表示装置及びその駆動方法
JPH1124096A (ja) * 1997-06-30 1999-01-29 Optrex Corp 液晶表示素子
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP4036923B2 (ja) 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH1185059A (ja) * 1997-09-05 1999-03-30 Casio Comput Co Ltd 表示素子、表示素子の製造方法及び表示素子の駆動方法
JPH1195249A (ja) * 1997-09-18 1999-04-09 Toshiba Corp 液晶表示装置
JP4090569B2 (ja) * 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
JP3252897B2 (ja) * 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
JPH11298799A (ja) * 1998-04-15 1999-10-29 Honda Motor Co Ltd 光センサ信号処理装置
JPH11326928A (ja) 1998-05-08 1999-11-26 Hitachi Ltd 液晶表示装置
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP3421580B2 (ja) * 1998-06-22 2003-06-30 株式会社東芝 撮像装置
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP3108998B2 (ja) * 1998-08-28 2000-11-13 セイコーエプソン株式会社 アクティブマトリクス基板及びアクティブマトリクス基板の製造方法
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US6169391B1 (en) * 1999-07-12 2001-01-02 Supertex, Inc. Device for converting high voltage alternating current to low voltage direct current
GB9925060D0 (en) 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
US6524877B1 (en) 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
JP4376385B2 (ja) * 1999-11-15 2009-12-02 富士通株式会社 発光素子駆動回路
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW587239B (en) 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US6670599B2 (en) * 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6515310B2 (en) 2000-05-06 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric apparatus
US7633471B2 (en) * 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP5183838B2 (ja) * 2000-05-12 2013-04-17 株式会社半導体エネルギー研究所 発光装置
US6489222B2 (en) 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2003330388A (ja) 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015096955A (ja) * 2000-05-12 2015-05-21 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP2017040935A (ja) 2017-02-23
US8284138B2 (en) 2012-10-09
JP2015092247A (ja) 2015-05-14
US20100085283A1 (en) 2010-04-08
JP2019061256A (ja) 2019-04-18
JP2015035609A (ja) 2015-02-19
JP2012053471A (ja) 2012-03-15
US20130087796A1 (en) 2013-04-11
JP2017161905A (ja) 2017-09-14
US8669925B2 (en) 2014-03-11
JP2014067050A (ja) 2014-04-17
JP2016053720A (ja) 2016-04-14
KR100707883B1 (ko) 2007-04-16
JP5651761B2 (ja) 2015-01-14
US20020044111A1 (en) 2002-04-18
JP2015096955A (ja) 2015-05-21
US7633471B2 (en) 2009-12-15
KR20010104294A (ko) 2001-11-24

Similar Documents

Publication Publication Date Title
JP5542260B2 (ja) 半導体装置及びモジュール
JP5183838B2 (ja) 発光装置
JP6633665B2 (ja) 発光装置
US6876007B2 (en) Light emitting device driving by alternating current in which light emission is always obtained
JP2001318624A (ja) 表示装置およびその作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140505

R150 Certificate of patent or registration of utility model

Ref document number: 5542260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term