JP2017004589A5 - 半導体装置 - Google Patents

Claims (1)

1. 第１乃至第２１のトランジスタを有し、
   前記第１のトランジスタのソース又はドレインの一方は、第１の信号線と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの他方は、第２の信号線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、第１の電源線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第２の信号線と電気的に接続され、
   前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第３のトランジスタのゲートは、第３の信号線と電気的に接続され、
   前記第４のトランジスタのソース又はドレインの一方は、前記第１の電源線と電気的に接続され、
   前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
   前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第５のトランジスタのゲートは、第４の信号線と電気的に接続され、
   前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第６のトランジスタのゲートは、前記第３の信号線と電気的に接続され、
   前記第７のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第７のトランジスタのゲートは、第５の信号線と電気的に接続され、
   前記第８のトランジスタのソース又はドレインの一方は、第６の信号線と電気的に接続され、
   前記第８のトランジスタのソース又はドレインの他方は、第７の信号線と電気的に接続され、
   前記第９のトランジスタのソース又はドレインの一方は、前記第１の電源線と電気的に接続され、
   前記第９のトランジスタのソース又はドレインの他方は、前記第７の信号線と電気的に接続され、
   前記第１０のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのゲートと電気的に接続され、
   前記第１０のトランジスタのゲートは、第８の信号線と電気的に接続され、
   前記第１１のトランジスタのソース又はドレインの一方は、前記第１の電源線と電気的に接続され、
   前記第１１のトランジスタのソース又はドレインの他方は、前記第８のトランジスタのゲートと電気的に接続され、
   前記第１１のトランジスタのゲートは、前記第９のトランジスタのゲートと電気的に接続され、
   前記第１２のトランジスタのソース又はドレインの一方は、前記第９のトランジスタのゲートと電気的に接続され、
   前記第１２のトランジスタのゲートは、第９の信号線と電気的に接続され、
   前記第１３のトランジスタのソース又はドレインの一方は、前記第９のトランジスタのゲートと電気的に接続され、
   前記第１３のトランジスタのゲートは、前記第８の信号線と電気的に接続され、
   前記第１４のトランジスタのソース又はドレインの一方は、前記第９のトランジスタのゲートと電気的に接続され、
   前記第１４のトランジスタのゲートは、前記第５の信号線と電気的に接続され、
   前記第１５のトランジスタのソース又はドレインの一方は、第１０の信号線と電気的に接続され、
   前記第１５のトランジスタのソース又はドレインの他方は、第１１の信号線と電気的に接続され、
   前記第１６のトランジスタのソース又はドレインの一方は、前記第１の電源線と電気的に接続され、
   前記第１６のトランジスタのソース又はドレインの他方は、前記第１１の信号線と電気的に接続され、
   前記第１７のトランジスタのソース又はドレインの一方は、前記第１５のトランジスタのゲートと電気的に接続され、
   前記第１７のトランジスタのゲートは、第１２の信号線と電気的に接続され、
   前記第１８のトランジスタのソース又はドレインの一方は、前記第１の電源線と電気的に接続され、
   前記第１８のトランジスタのソース又はドレインの他方は、前記第１５のトランジスタのゲートと電気的に接続され、
   前記第１８のトランジスタのゲートは、前記第１６のトランジスタのゲートと電気的に接続され、
   前記第１９のトランジスタのソース又はドレインの一方は、前記第１６のトランジスタのゲートと電気的に接続され、
   前記第１９のトランジスタのゲートは、第１３の信号線と電気的に接続され、
   前記第２０のトランジスタのソース又はドレインの一方は、前記第１６のトランジスタのゲートと電気的に接続され、
   前記第２０のトランジスタのゲートは、前記第１２の信号線と電気的に接続され、
   前記第２１のトランジスタのソース又はドレインの一方は、前記第１６のトランジスタのゲートと電気的に接続され、
   前記第２１のトランジスタのゲートは、前記第５の信号線と電気的に接続され、
   前記第１の信号線は、第１のクロック信号を伝達する機能を有し、
   前記第６の信号線は、第２のクロック信号を伝達する機能を有し、
   前記第１０の信号線は、第３のクロック信号を伝達する機能を有し、
   前記第３の信号線は、第１のゲート線に出力するための信号を伝達する機能を有し、
   前記第２の信号線は、第２のゲート線に出力するための信号を伝達する機能を有し、
   前記第４の信号線は、第３のゲート線に出力するための信号を伝達する機能を有し、
   前記第８の信号線は、第４のゲート線に出力するための信号を伝達する機能を有し、
   前記第７の信号線は、第５のゲート線に出力するための信号を伝達する機能を有し、
   前記第９の信号線は、第６のゲート線に出力するための信号を伝達する機能を有し、
   前記第１２の信号線は、第７のゲート線に出力するための信号を伝達する機能を有し、
   前記第１１の信号線は、第８のゲート線に出力するための信号を伝達する機能を有し、
   前記第１３の信号線は、第９のゲート線に出力するための信号を伝達する機能を有することを特徴とする半導体装置。