JP2016197750A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016197750A JP2016197750A JP2016152939A JP2016152939A JP2016197750A JP 2016197750 A JP2016197750 A JP 2016197750A JP 2016152939 A JP2016152939 A JP 2016152939A JP 2016152939 A JP2016152939 A JP 2016152939A JP 2016197750 A JP2016197750 A JP 2016197750A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- wiring
- silicon
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 113
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 113
- 239000010410 layer Substances 0.000 abstract description 36
- 239000011229 interlayer Substances 0.000 abstract description 22
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 238000011109 contamination Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 6
- 239000010408 film Substances 0.000 description 411
- 239000000758 substrate Substances 0.000 description 73
- 238000000034 method Methods 0.000 description 63
- 239000010949 copper Substances 0.000 description 44
- 238000010438 heat treatment Methods 0.000 description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 34
- 239000007789 gas Substances 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 31
- 238000004544 sputter deposition Methods 0.000 description 30
- 238000005530 etching Methods 0.000 description 29
- 239000012535 impurity Substances 0.000 description 26
- 238000001755 magnetron sputter deposition Methods 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 26
- 239000011521 glass Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052739 hydrogen Inorganic materials 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000001257 hydrogen Substances 0.000 description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 18
- 229910052757 nitrogen Inorganic materials 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- 229910021419 crystalline silicon Inorganic materials 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- 239000007864 aqueous solution Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- 230000005669 field effect Effects 0.000 description 9
- 239000010453 quartz Substances 0.000 description 9
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 8
- 229910017855 NH 4 F Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- LDDQLRUQCUTJBB-UHFFFAOYSA-O azanium;hydrofluoride Chemical compound [NH4+].F LDDQLRUQCUTJBB-UHFFFAOYSA-O 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 239000003507 refrigerant Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 229910000365 copper sulfate Inorganic materials 0.000 description 3
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000004397 blinking Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011151 fibre-reinforced plastic Substances 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- MLIWQXBKMZNZNF-KUHOPJCQSA-N (2e)-2,6-bis[(4-azidophenyl)methylidene]-4-methylcyclohexan-1-one Chemical compound O=C1\C(=C\C=2C=CC(=CC=2)N=[N+]=[N-])CC(C)CC1=CC1=CC=C(N=[N+]=[N-])C=C1 MLIWQXBKMZNZNF-KUHOPJCQSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000625226 Homo sapiens Melanoregulin Proteins 0.000 description 1
- 102100024976 Melanoregulin Human genes 0.000 description 1
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- MVFCKEFYUDZOCX-UHFFFAOYSA-N iron(2+);dinitrate Chemical compound [Fe+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O MVFCKEFYUDZOCX-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
- B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
- B32B17/04—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments bonded with or embedded in a plastic substance
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
- B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
- C23C14/0652—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5846—Reactive treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
Abstract
【課題】窒化珪素膜でCu配線を挟み込むことによりCuによりTFTが汚染されるのを防ぐ。【解決手段】結晶性半導体膜と、結晶性半導体膜上のゲート絶縁膜とゲート絶縁膜上のゲート電極と、結晶性半導体膜及びゲート電極上の第1の層間絶縁膜と、第1の層間絶縁膜に設けられた第1のコンタクト部を介して結晶性半導体膜に電気的に接続される第1の配線と、第1の層間絶縁膜及び第1の配線上の、第1の配線の一部を露出させた第2のコンタクト部が設けられた第1の窒化珪素膜及び第1の窒化珪素膜上の第2の層間絶縁膜と、第2のコンタクト部により露出させた第1の配線上に設けられたCuの拡散を防ぐバリア層と、第2のコンタクト部に設けられたバリア層上のCuでなる第2の配線と、第2の配線を被覆して設けられた第2の窒化珪素膜とを有する。【選択図】図14
Description
本発明は、歪み点が700℃以下の基板に形成する窒化珪素膜と、当該窒化珪素膜を用
いた電界効果型トランジスタに代表される半導体素子及び半導体集積回路を含む半導体装
置に関する。
いた電界効果型トランジスタに代表される半導体素子及び半導体集積回路を含む半導体装
置に関する。
液晶やエレクトロルミネセンス(ELと略記する)を利用した表示装置において、同一
のガラス基板上に電界効果型薄膜トランジスタ(TFTと略記する)を用いて駆動回路を
一体形成する技術が開発されている。当該TFTには、実用的な動作周波数を実現するた
めに、その主要構成部である活性層(チャネル部を形成する半導体領域)に多結晶珪素膜
を用いている。そして、さらなる高速動作を実現してマイクロプロセッサをはじめ、画像
処理プロセッサやメモリーなど様々な機能を有する集積回路をTFTにより実現するシス
テムオンパネルという概念が提案されている。
のガラス基板上に電界効果型薄膜トランジスタ(TFTと略記する)を用いて駆動回路を
一体形成する技術が開発されている。当該TFTには、実用的な動作周波数を実現するた
めに、その主要構成部である活性層(チャネル部を形成する半導体領域)に多結晶珪素膜
を用いている。そして、さらなる高速動作を実現してマイクロプロセッサをはじめ、画像
処理プロセッサやメモリーなど様々な機能を有する集積回路をTFTにより実現するシス
テムオンパネルという概念が提案されている。
勿論、TFTは多結晶珪素膜のみでなく、ゲート絶縁膜や配線間を絶縁分離するための
絶縁膜など、各部位に絶縁膜が用いられ、これらが一体となって集積回路を形成している
。各部位に用いられる素材に対し、要求される特性は異なり、ゲート絶縁膜においては欠
陥が少なく、低リーク電流であり、界面欠陥準位密度などが低いことが要求され、保護膜
としては不純物に対し、特にアルカリイオンなどの侵入を阻止する特性が必要など用途に
よって様々である。
絶縁膜など、各部位に絶縁膜が用いられ、これらが一体となって集積回路を形成している
。各部位に用いられる素材に対し、要求される特性は異なり、ゲート絶縁膜においては欠
陥が少なく、低リーク電流であり、界面欠陥準位密度などが低いことが要求され、保護膜
としては不純物に対し、特にアルカリイオンなどの侵入を阻止する特性が必要など用途に
よって様々である。
配線に関しては高集積化の進展に伴って、アルミニウムより高密度で電流を流すことが
可能であり、エレクトロマイグレーションに対する耐性が高い銅を配線材料として用いる
技術が開発されている。
可能であり、エレクトロマイグレーションに対する耐性が高い銅を配線材料として用いる
技術が開発されている。
絶縁膜にはピンホールなどなく、緻密で低欠陥密度であり、固定電荷を含まず、下地と
の密着性が良いことが求められている。また、素子の微細化に伴ってトランジスタの性能
を上げるには、ゲート絶縁膜を薄くしてゲート駆動能力を向上させる必要があり、それに
伴ってゲートリーク電流を増加させない緻密な絶縁膜が求められている。
の密着性が良いことが求められている。また、素子の微細化に伴ってトランジスタの性能
を上げるには、ゲート絶縁膜を薄くしてゲート駆動能力を向上させる必要があり、それに
伴ってゲートリーク電流を増加させない緻密な絶縁膜が求められている。
絶縁膜の形成方法には化学的な膜形成法であるCVD法と、物理的な膜形成法であるス
パッタリング法が知られている。CVD法ではそれを分類するパラメータとして、膜形成
時の圧力、供給するガスの流量、化学反応を促進させるためのエネルギーなどがあり、常
圧又は減圧下における熱CVD法、プラズマを利用するプラズマCVD法などがあり、そ
れぞれ特徴を有し目的に応じて利用されている。
パッタリング法が知られている。CVD法ではそれを分類するパラメータとして、膜形成
時の圧力、供給するガスの流量、化学反応を促進させるためのエネルギーなどがあり、常
圧又は減圧下における熱CVD法、プラズマを利用するプラズマCVD法などがあり、そ
れぞれ特徴を有し目的に応じて利用されている。
ガラスや石英などの絶縁基板上に多結晶珪素膜を形成し、それを用いて集積回路を実現
する場合、大規模集積回路で培われた製造技術をそのまま転用することは不可能であった
。それは、多結晶珪素膜の結晶性の問題のみでなく、従来種々の方法によって作製される
絶縁膜及びそれを用いた半導体素子は、所望された特性及び信頼性を十分発揮できないの
が現状であった。
する場合、大規模集積回路で培われた製造技術をそのまま転用することは不可能であった
。それは、多結晶珪素膜の結晶性の問題のみでなく、従来種々の方法によって作製される
絶縁膜及びそれを用いた半導体素子は、所望された特性及び信頼性を十分発揮できないの
が現状であった。
緻密でアルカリイオンなどを通さない窒化珪素膜は減圧CVD法で形成することが可能
であるが、膜形成温度を750℃以上とする必要があった。プラズマCVD法は低温で膜
形成が可能であるが、膜がプラズマ中の荷電粒子により損傷を受け、欠陥やピンホールが
出来やすいということが問題であった。また、500℃以下の膜形成温度は、水素が膜中
に含まれそれが膜の安定性を低下させていた。これに対し、高周波スパッタリング法は、
窒化珪素などの絶縁物ターゲットの使用も可能であり、膜中に水素の混入のない窒化珪素
膜を形成することが可能である。しかし、一般に大きな圧縮応力を持つことが知られ、膜
の剥離がしばしば問題とないていた。
であるが、膜形成温度を750℃以上とする必要があった。プラズマCVD法は低温で膜
形成が可能であるが、膜がプラズマ中の荷電粒子により損傷を受け、欠陥やピンホールが
出来やすいということが問題であった。また、500℃以下の膜形成温度は、水素が膜中
に含まれそれが膜の安定性を低下させていた。これに対し、高周波スパッタリング法は、
窒化珪素などの絶縁物ターゲットの使用も可能であり、膜中に水素の混入のない窒化珪素
膜を形成することが可能である。しかし、一般に大きな圧縮応力を持つことが知られ、膜
の剥離がしばしば問題とないていた。
また、絶縁膜を堆積して形成するTFTのゲート絶縁膜は、界面準位密度が必然的に増
加してしまい良好な界面を形成することができなかった。また、界面の清浄性から見ても
絶縁基板上に形成される多結晶珪素膜は汚染されやすいことが問題であった。特に、化学
汚染はその汚染原因や汚染経路を明確に特定することが困難であり、クリーンルームのフ
ィルター材が発生原因と考えられるボロン汚染や、壁材やシーリング材からの燐や有機物
汚染などは、日常的な基板管理のみでは防ぐことは難しく、ガラス基板のサイズが大型化
する程に困難さが増している。
加してしまい良好な界面を形成することができなかった。また、界面の清浄性から見ても
絶縁基板上に形成される多結晶珪素膜は汚染されやすいことが問題であった。特に、化学
汚染はその汚染原因や汚染経路を明確に特定することが困難であり、クリーンルームのフ
ィルター材が発生原因と考えられるボロン汚染や、壁材やシーリング材からの燐や有機物
汚染などは、日常的な基板管理のみでは防ぐことは難しく、ガラス基板のサイズが大型化
する程に困難さが増している。
上述の如きCu配線は、配線が絶縁膜に埋め込まれたダマシン構造で形成されるが、適
切なバリア膜を用いないと、周囲の絶縁膜中や積層界面に容易に拡散するという問題点を
有している。これを防ぐためには、Cuを拡散させず、かつ下地との密着性の良いバリア
膜を形成する必要がある。
切なバリア膜を用いないと、周囲の絶縁膜中や積層界面に容易に拡散するという問題点を
有している。これを防ぐためには、Cuを拡散させず、かつ下地との密着性の良いバリア
膜を形成する必要がある。
本発明は、上記問題点を鑑みなされたものであり、ゲート絶縁膜や保護膜として好適に
適用可能な緻密で高品質の絶縁膜を、ガラス基板に歪み点以下の温度で形成する技術、並
びにそれを用いて高性能で高信頼性を実現する半導体装置に適用することを目的とする。
適用可能な緻密で高品質の絶縁膜を、ガラス基板に歪み点以下の温度で形成する技術、並
びにそれを用いて高性能で高信頼性を実現する半導体装置に適用することを目的とする。
上記問題点を解決するために、本発明は、珪素をターゲットとし、高周波マグネトロン
スパッタリング法で、窒素又は窒素と希ガスをスパッタガスとして、300℃以下の基板
加熱温度で窒化珪素膜を形成するものである。当該窒化珪素膜はTFTのゲート絶縁膜と
して適用することができる。また、本発明は、当該窒化珪素膜と、化学処理、加熱処理、
光照射により結晶性半導体膜表面に形成される酸化膜とを積層させてゲート絶縁膜として
適用するものである。
スパッタリング法で、窒素又は窒素と希ガスをスパッタガスとして、300℃以下の基板
加熱温度で窒化珪素膜を形成するものである。当該窒化珪素膜はTFTのゲート絶縁膜と
して適用することができる。また、本発明は、当該窒化珪素膜と、化学処理、加熱処理、
光照射により結晶性半導体膜表面に形成される酸化膜とを積層させてゲート絶縁膜として
適用するものである。
本発明において、珪素をターゲットとして用い、高周波マグネトロンスパッタリング法
で形成される窒化珪素膜は次に示す特性の少なくとも一つを満たす。即ち、フッ化水素ア
ンモニウム(NH4HF2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む
混合水溶液(20℃)におけるエッチング速度が10nm/min以下(好ましくは3.5nm/m
in以下)、水素濃度が1×1021/cm3以下(好ましくは5×1020/cm3以下)、酸素濃度
が5×1018〜5×1021/cm3(好ましくは1×1019〜1×1021/cm3)であることの
いずれか一つ、好ましくは複数の要件を同時に満たすものである。また、内部応力の絶対
値は2×1010dyn/cm2以下、好ましくは5×109dyn/cm2以下、さらに好ましくは5×
108dyn/cm2以下とする。
で形成される窒化珪素膜は次に示す特性の少なくとも一つを満たす。即ち、フッ化水素ア
ンモニウム(NH4HF2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む
混合水溶液(20℃)におけるエッチング速度が10nm/min以下(好ましくは3.5nm/m
in以下)、水素濃度が1×1021/cm3以下(好ましくは5×1020/cm3以下)、酸素濃度
が5×1018〜5×1021/cm3(好ましくは1×1019〜1×1021/cm3)であることの
いずれか一つ、好ましくは複数の要件を同時に満たすものである。また、内部応力の絶対
値は2×1010dyn/cm2以下、好ましくは5×109dyn/cm2以下、さらに好ましくは5×
108dyn/cm2以下とする。
本発明は、水素を1×1021/cm3以下の濃度で含み、酸素を5×1018〜5×1021/c
m3の濃度で含み、また、フッ化水素アンモニウム(NH4HF2)を7.13%とフッ化アン
モニウム(NH4F)を15.4%含む混合水溶液に対するエッチング速度が10nm/min以
下の特性を有する窒化珪素膜を提供する。このような水素及び酸素含有量及びエッチング
特性を有する窒化珪素膜は、半導体装置にあって、ゲート絶縁膜や容量部の誘電体保護膜
など電気絶縁性が要求される部位のみでなく、ガスやイオン性不純物の拡散を阻止する保
護膜として適用することができる。
m3の濃度で含み、また、フッ化水素アンモニウム(NH4HF2)を7.13%とフッ化アン
モニウム(NH4F)を15.4%含む混合水溶液に対するエッチング速度が10nm/min以
下の特性を有する窒化珪素膜を提供する。このような水素及び酸素含有量及びエッチング
特性を有する窒化珪素膜は、半導体装置にあって、ゲート絶縁膜や容量部の誘電体保護膜
など電気絶縁性が要求される部位のみでなく、ガスやイオン性不純物の拡散を阻止する保
護膜として適用することができる。
本発明の半導体装置は、水素を1×1021/cm3以下の濃度で含み、酸素を5×1018〜
5×1021/cm3の濃度で含み、また、フッ化水素アンモニウム(NH4HF2)を7.13%
とフッ化アンモニウム(NH4F)を15.4%含む混合水溶液に対するエッチング速度が
10nm/min以下の特性を有する窒化珪素膜を少なくとも一層含むゲート絶縁膜が形成され
ていることを特徴とする。さらに、当該窒化珪素膜が、チャネル長0.35〜2.5μm
の電界効果型トランジスタのゲート絶縁膜として少なくとも一層形成されていることを特
徴とする。
5×1021/cm3の濃度で含み、また、フッ化水素アンモニウム(NH4HF2)を7.13%
とフッ化アンモニウム(NH4F)を15.4%含む混合水溶液に対するエッチング速度が
10nm/min以下の特性を有する窒化珪素膜を少なくとも一層含むゲート絶縁膜が形成され
ていることを特徴とする。さらに、当該窒化珪素膜が、チャネル長0.35〜2.5μm
の電界効果型トランジスタのゲート絶縁膜として少なくとも一層形成されていることを特
徴とする。
前記したゲート絶縁膜又は電界効果型トランジスタのゲート絶縁膜は、表面における突
起部の曲率半径が1μm以下である結晶性半導体膜上に形成されていることを特徴とする
。上記ゲート絶縁膜、又は電界効果型トランジスタのゲート絶縁膜は、表面における突起
部の曲率半径が1μm以下である結晶性半導体膜上に形成されていることを特徴とする。
起部の曲率半径が1μm以下である結晶性半導体膜上に形成されていることを特徴とする
。上記ゲート絶縁膜、又は電界効果型トランジスタのゲート絶縁膜は、表面における突起
部の曲率半径が1μm以下である結晶性半導体膜上に形成されていることを特徴とする。
本発明は、前記組成及びエッチング特性を有する窒化珪素膜が、ゲート絶縁膜、容量部
の誘電体膜として、半導体素子の保護膜として、又は有機樹脂で成る層間絶縁膜上に形成
された構成のいずれか一つ又は複数の組み合わせを含んでいる。
の誘電体膜として、半導体素子の保護膜として、又は有機樹脂で成る層間絶縁膜上に形成
された構成のいずれか一つ又は複数の組み合わせを含んでいる。
このような水素及び酸素含有量、エッチング特性を有することにより、ゲート絶縁膜へ
の適用においては、ゲートリーク電流が低減し、電界効果移動度、サブスレショルド係数
、コンダクタンス(gm)などが良好となり、連続動作におけるトランジスタ特性の経時
変化が低減し、製造歩留まりや特性ばらつきを向上させることができる。また、このよう
な効果は、結晶性半導体膜と窒化珪素膜との間に、酸化珪素膜を介在させることによって
、より有効に発現させることができる。
の適用においては、ゲートリーク電流が低減し、電界効果移動度、サブスレショルド係数
、コンダクタンス(gm)などが良好となり、連続動作におけるトランジスタ特性の経時
変化が低減し、製造歩留まりや特性ばらつきを向上させることができる。また、このよう
な効果は、結晶性半導体膜と窒化珪素膜との間に、酸化珪素膜を介在させることによって
、より有効に発現させることができる。
本発明の半導体装置の作製方法は、絶縁基板上に形成された結晶性半導体膜に酸化処理
と、酸化膜除去処理を行う第1段階と、高周波電力を印加してArとN2若しくはN2のみ
のグロー放電下において、珪素のターゲットをスパッタリングして窒化珪素膜を形成する
第2段階と、直流電力を印加して導電性膜を形成する第3段階の各段階を含み、前記第1
乃至第3段階は、大気に晒すことなく不活性雰囲気又は減圧下で連続して行うことを特徴
としている。上記第2段階におけるN2に対するArの割合は、0.01〜0.5とする
ことが好ましい。
と、酸化膜除去処理を行う第1段階と、高周波電力を印加してArとN2若しくはN2のみ
のグロー放電下において、珪素のターゲットをスパッタリングして窒化珪素膜を形成する
第2段階と、直流電力を印加して導電性膜を形成する第3段階の各段階を含み、前記第1
乃至第3段階は、大気に晒すことなく不活性雰囲気又は減圧下で連続して行うことを特徴
としている。上記第2段階におけるN2に対するArの割合は、0.01〜0.5とする
ことが好ましい。
本発明の半導体装置の作製方法は、絶縁基板上に形成された結晶性半導体膜に、酸化処
理と、酸化膜除去処理を行う第1段階と、高周波電力を印加してO2のグロー放電下にお
いて、酸化性雰囲気中での加熱処理により酸化珪素膜を形成する第2段階と、高周波電力
を印加してArとN2若しくはN2のみのグロー放電下において、珪素のターゲットをスパ
ッタリングして窒化珪素膜を形成する第3段階と、直流電力を印加して導電性膜を形成す
る第4段階の各段階を含み、前記第1乃至第4段階は、大気に晒すことなく不活性雰囲気
又は減圧下で連続して行うことを特徴としている。第2段階における酸化性雰囲気はO2
に、NF3、HF、ClF3から選ばれた一種又は複数種を0.01〜0.1%添加するこ
とが好ましい。第3段階におけるN2に対するArの割合は、0.01〜0.5とするこ
とが好ましい。
理と、酸化膜除去処理を行う第1段階と、高周波電力を印加してO2のグロー放電下にお
いて、酸化性雰囲気中での加熱処理により酸化珪素膜を形成する第2段階と、高周波電力
を印加してArとN2若しくはN2のみのグロー放電下において、珪素のターゲットをスパ
ッタリングして窒化珪素膜を形成する第3段階と、直流電力を印加して導電性膜を形成す
る第4段階の各段階を含み、前記第1乃至第4段階は、大気に晒すことなく不活性雰囲気
又は減圧下で連続して行うことを特徴としている。第2段階における酸化性雰囲気はO2
に、NF3、HF、ClF3から選ばれた一種又は複数種を0.01〜0.1%添加するこ
とが好ましい。第3段階におけるN2に対するArの割合は、0.01〜0.5とするこ
とが好ましい。
上記本発明の半導体装置の作製方法は、歪み点700℃以下のガラス基板に適用するこ
ともできる。
ともできる。
上記本発明の半導体装置の作製方法により、室温から300℃以下の温度、好ましくは
200℃以下の温度において、水素を1×1021/cm3以下の濃度で含み、酸素を5×10
18〜5×1021/cm3の濃度で含み、かつ、フッ化水素アンモニウム(NH4HF2)を7.1
3%とフッ化アンモニウム(NH4F)を15.4%含む混合水溶液に対するエッチング速
度が10nm/min以下の特性を有する窒化珪素膜を得ることができる。
200℃以下の温度において、水素を1×1021/cm3以下の濃度で含み、酸素を5×10
18〜5×1021/cm3の濃度で含み、かつ、フッ化水素アンモニウム(NH4HF2)を7.1
3%とフッ化アンモニウム(NH4F)を15.4%含む混合水溶液に対するエッチング速
度が10nm/min以下の特性を有する窒化珪素膜を得ることができる。
上記本発明の半導体装置の作製方法において、高周波マグネトロンスパッタリング法に
おいて適用する電力周波数は、1MHz以上120MHz以下、好ましくは10MHz以上60MHz
以下とすることができる。
おいて適用する電力周波数は、1MHz以上120MHz以下、好ましくは10MHz以上60MHz
以下とすることができる。
尚、本発明における半導体装置とは、半導体特性を利用することで機能しうる装置全般
を指し、電気光学装置、半導体回路および電子装置は全て半導体装置の範疇に含まれるも
のとする。
を指し、電気光学装置、半導体回路および電子装置は全て半導体装置の範疇に含まれるも
のとする。
本発明により、歪み点700℃以下のガラス基板上であっても、水素を1×1021/cm3
以下の濃度で含み、酸素を5×1018〜5×1021/cm3の濃度で含み、フッ化水素アンモ
ニウム(NH4HF2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合
水溶液に対するエッチング速度が10nm/min以下の特性を有し、Liの如き可動イオンに
対してブロッキング性の高い緻密な窒化珪素膜を得ることができる。
以下の濃度で含み、酸素を5×1018〜5×1021/cm3の濃度で含み、フッ化水素アンモ
ニウム(NH4HF2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合
水溶液に対するエッチング速度が10nm/min以下の特性を有し、Liの如き可動イオンに
対してブロッキング性の高い緻密な窒化珪素膜を得ることができる。
この窒化珪素膜はゲート絶縁膜や、保護膜、特にCu配線のバリア膜として、半導体装
置の各部位に用いることで、高性能で高信頼性を実現する半導体装置を提供することがで
きる。
置の各部位に用いることで、高性能で高信頼性を実現する半導体装置を提供することがで
きる。
このような水素及び酸素含有量、エッチング特性を有することにより、ゲート絶縁膜へ
の適用においては、ゲートリーク電流が低減し、電界効果移動度、サブスレショルド係数
、コンダクタンス(gm)などが良好となり、連続動作におけるトランジスタ特性の経時
変化が低減し、製造歩留まりや特性ばらつきを向上させることができる。また、このよう
な効果は、結晶性半導体膜と窒化珪素膜との間に、酸化珪素膜を介在させることによりよ
り有効に発現させることができる。
の適用においては、ゲートリーク電流が低減し、電界効果移動度、サブスレショルド係数
、コンダクタンス(gm)などが良好となり、連続動作におけるトランジスタ特性の経時
変化が低減し、製造歩留まりや特性ばらつきを向上させることができる。また、このよう
な効果は、結晶性半導体膜と窒化珪素膜との間に、酸化珪素膜を介在させることによりよ
り有効に発現させることができる。
本発明は、半導体装置の主要構成要素である電界効果型トランジスタ、典型的には電界
効果型薄膜トランジスタ(以下、TFTと略記する)のゲート絶縁膜及び保護膜に対し、
また液晶やELを利用した表示装置における層間絶縁膜や保護膜、ガラスなどの絶縁基板
上に形成される集積回路における層間絶縁膜や保護膜、及び当該集積回路を構成するTF
Tのゲート絶縁膜などに、酸素濃度1×1019/cm3以下の単結晶又は多結晶珪素をターゲ
ットとして、窒素又は窒素と希ガスをスパッタガスとして用い、基板加熱温度を室温から
300℃以下の範囲内として、高周波マグネトロンスパッタリング法により作製される窒
化珪素を素材として用いる。
効果型薄膜トランジスタ(以下、TFTと略記する)のゲート絶縁膜及び保護膜に対し、
また液晶やELを利用した表示装置における層間絶縁膜や保護膜、ガラスなどの絶縁基板
上に形成される集積回路における層間絶縁膜や保護膜、及び当該集積回路を構成するTF
Tのゲート絶縁膜などに、酸素濃度1×1019/cm3以下の単結晶又は多結晶珪素をターゲ
ットとして、窒素又は窒素と希ガスをスパッタガスとして用い、基板加熱温度を室温から
300℃以下の範囲内として、高周波マグネトロンスパッタリング法により作製される窒
化珪素を素材として用いる。
図7は本発明を実施するに当たり、好適なマルチタスク型マグネトロンスパッタリング
/酸化膜形成装置の態様を説明する図である。図7で示す装置の構成は、基板の搬送手段
102を備えた第1共通室101に対し、仕切弁119を介してスパッタリングにより被
膜の形成が可能な複数の膜形成室を備えている。窒化珪素膜を形成するに当たっては、一
つの反応室があれば良いが、大気に触れさせず界面を汚染することなく性状の異なる複数
の被膜を連続して形成するには図7に示す装置の構成は好適である。
/酸化膜形成装置の態様を説明する図である。図7で示す装置の構成は、基板の搬送手段
102を備えた第1共通室101に対し、仕切弁119を介してスパッタリングにより被
膜の形成が可能な複数の膜形成室を備えている。窒化珪素膜を形成するに当たっては、一
つの反応室があれば良いが、大気に触れさせず界面を汚染することなく性状の異なる複数
の被膜を連続して形成するには図7に示す装置の構成は好適である。
窒化珪素膜など被膜を形成する基板はロード/アンロード室111に装填され、第2共
通室109に備えられた搬送手段110により搬送される。前処理室112は、基板を回
転させるスピナーが備えられ、薬液供給手段118からの各種薬液の塗布により基板の被
堆積表面の洗浄、酸化、酸化膜除去などの処理が可能である。ロード/アンロード室11
1、第2共通室109、前処理室112はガス供給手段130により不活性ガスが充填さ
れて常圧で使用するものであり、中間室108は内部を減圧にする第1共通室101並び
にそれに連結する複数の膜形成室との間で基板を相互に受け渡しするための部屋として備
えられている。図7では詳細に示さないが、中間室108はロード/アンロード室111
に装填される基板の全数を一時的保持するカセットホルダーなどが備えられていても良い
。
通室109に備えられた搬送手段110により搬送される。前処理室112は、基板を回
転させるスピナーが備えられ、薬液供給手段118からの各種薬液の塗布により基板の被
堆積表面の洗浄、酸化、酸化膜除去などの処理が可能である。ロード/アンロード室11
1、第2共通室109、前処理室112はガス供給手段130により不活性ガスが充填さ
れて常圧で使用するものであり、中間室108は内部を減圧にする第1共通室101並び
にそれに連結する複数の膜形成室との間で基板を相互に受け渡しするための部屋として備
えられている。図7では詳細に示さないが、中間室108はロード/アンロード室111
に装填される基板の全数を一時的保持するカセットホルダーなどが備えられていても良い
。
加熱処理室103には加熱手段120が備えられ、基板に吸着している大気成分を含む
各種不純物を離脱させ清浄化させ、若しくはスパッタリングにより形成された被膜を加熱
処理して緻密化又は結晶化するなどの処理を行う。
各種不純物を離脱させ清浄化させ、若しくはスパッタリングにより形成された被膜を加熱
処理して緻密化又は結晶化するなどの処理を行う。
加熱処理室103の構成として、瞬間熱アニール(RTA)を行う加熱手段120が備
えられていても良い。図20は加熱処理室103の詳細を説明する図である。加熱処理室
103には石英で形成された反応室1129があり、その外側に光源1110が設けられ
ている。反応室1129内には、石英で形成された基板ホルダー1112があり、被処理
基板はこの基板ホルダー1112上に設置される。このとき、温度分布を均一なものとす
るために被処理基板はピン上に乗せられる。また、光源1110により加熱される温度を
モニターする手段として、ここでは熱電対を用いた温度検出システム1128を採用して
いる。
えられていても良い。図20は加熱処理室103の詳細を説明する図である。加熱処理室
103には石英で形成された反応室1129があり、その外側に光源1110が設けられ
ている。反応室1129内には、石英で形成された基板ホルダー1112があり、被処理
基板はこの基板ホルダー1112上に設置される。このとき、温度分布を均一なものとす
るために被処理基板はピン上に乗せられる。また、光源1110により加熱される温度を
モニターする手段として、ここでは熱電対を用いた温度検出システム1128を採用して
いる。
光源1110は電源1111により点灯と消灯の動作をする。コンピュータ1118は
この電源と流量制御手段1115の動作を制御している。反応室1129に導入された冷
媒はサーキュレータ1116により循環させて動作させても良い。その循環経路には精製
器1117を設けて冷媒であるHeの純度を保つことも重要である。
この電源と流量制御手段1115の動作を制御している。反応室1129に導入された冷
媒はサーキュレータ1116により循環させて動作させても良い。その循環経路には精製
器1117を設けて冷媒であるHeの純度を保つことも重要である。
また、減圧下での熱処理を可能とするために排気手段としてターボ分子ポンプ1119
とドライポンプ1120を設けている。減圧下での熱処理においても、ランプ光が半導体
膜に吸収される波長帯を用いることにより、半導体膜を加熱することが可能である。減圧
下での熱処理は酸素濃度が低減されることにより、半導体膜の表面の酸化が抑制され、そ
の結果、結晶化の促進やゲッタリング効率の向上に寄与することができる。被処理基板は
ゲートを介して接続された搬送室から行われ、搬送手段によって基板ステージ1112に
被処理基板がセットされる。
とドライポンプ1120を設けている。減圧下での熱処理においても、ランプ光が半導体
膜に吸収される波長帯を用いることにより、半導体膜を加熱することが可能である。減圧
下での熱処理は酸素濃度が低減されることにより、半導体膜の表面の酸化が抑制され、そ
の結果、結晶化の促進やゲッタリング効率の向上に寄与することができる。被処理基板は
ゲートを介して接続された搬送室から行われ、搬送手段によって基板ステージ1112に
被処理基板がセットされる。
図21は光源により加熱される被処理基板と、処理室に流す気体の流量の制御方法につ
いて示す図である。最初、室温に置かれた被処理基板は光源により急速に加熱される。昇
温期間は100〜200℃/秒という昇温速度で設定温度(例えば1100℃)まで加熱
する。例えば、150℃/秒の昇温速度で加熱すれば、1100℃まで7秒弱で加熱でき
る。その後、ある一定時間設定温度に保持し、光源の点灯を遮断する。保持時間は0.5
〜5秒とする。従って、光源の連続点灯時間は0.1秒以上であり、20秒を超えること
はない。処理雰囲気中に気体を流し続けることにより降温速度は50〜150℃/秒とす
ることができる。
例えば、100℃/秒の速度で冷却すると、1100℃から300℃まで8秒で冷却する
ことができる。
いて示す図である。最初、室温に置かれた被処理基板は光源により急速に加熱される。昇
温期間は100〜200℃/秒という昇温速度で設定温度(例えば1100℃)まで加熱
する。例えば、150℃/秒の昇温速度で加熱すれば、1100℃まで7秒弱で加熱でき
る。その後、ある一定時間設定温度に保持し、光源の点灯を遮断する。保持時間は0.5
〜5秒とする。従って、光源の連続点灯時間は0.1秒以上であり、20秒を超えること
はない。処理雰囲気中に気体を流し続けることにより降温速度は50〜150℃/秒とす
ることができる。
例えば、100℃/秒の速度で冷却すると、1100℃から300℃まで8秒で冷却する
ことができる。
このように光源による加熱と、気体の循環による冷却のサイクルを複数回繰り返し行う
ことを特徴としている。これをPPTA(Plural Pulse Thermal Annealing)法と呼ぶ。P
PTA法により、実際の加熱時間を短くし、かつ、半導体膜に選択的に吸収される光を光
源から照射することにより、基板自体はそれ程加熱することなく、半導体膜のみを選択的
に加熱することが可能となる。図21で示すようなパルス光は半導体膜を加熱し、その熱
が基板側に伝搬する前に加熱を止め、かつ、冷媒で周囲から冷やすことにより、基板の温
度はさほど上昇しない。従って、従来のRTA装置で問題とされていた基板の変形を防ぐ
ことができる。
ことを特徴としている。これをPPTA(Plural Pulse Thermal Annealing)法と呼ぶ。P
PTA法により、実際の加熱時間を短くし、かつ、半導体膜に選択的に吸収される光を光
源から照射することにより、基板自体はそれ程加熱することなく、半導体膜のみを選択的
に加熱することが可能となる。図21で示すようなパルス光は半導体膜を加熱し、その熱
が基板側に伝搬する前に加熱を止め、かつ、冷媒で周囲から冷やすことにより、基板の温
度はさほど上昇しない。従って、従来のRTA装置で問題とされていた基板の変形を防ぐ
ことができる。
光源の1回当たりの発光時間は0.1〜60秒、好ましくは0.1〜20秒であり、当
該光源からの光を複数回照射する。または、半導体膜の最高温度の保持時間が0.5〜5
秒であるように光源からの光をパルス状に照射する。さらに、光源の点滅に伴って、冷媒
の供給量を増減させることで、半導体膜の熱処理効果を高めると共に、熱による基板のダ
メージを防いでいる。また、処理室内を減圧にする排気手段を設け、熱処理雰囲気におけ
る酸素濃度を低減させる。このとにより、熱処理により半導体膜の表面が酸化したり、汚
染されたりすることを防ぐことができる。
該光源からの光を複数回照射する。または、半導体膜の最高温度の保持時間が0.5〜5
秒であるように光源からの光をパルス状に照射する。さらに、光源の点滅に伴って、冷媒
の供給量を増減させることで、半導体膜の熱処理効果を高めると共に、熱による基板のダ
メージを防いでいる。また、処理室内を減圧にする排気手段を設け、熱処理雰囲気におけ
る酸素濃度を低減させる。このとにより、熱処理により半導体膜の表面が酸化したり、汚
染されたりすることを防ぐことができる。
図7において、膜形成室104〜107には異なる材料のターゲットが装着され、それ
により複数の被膜を減圧下で連続して積層形成することができる。各膜形成室にはスパッ
タガスを供給するガス供給手段115、排気手段114及び圧力制御手段113が備えら
れている。膜形成室104、105は絶縁物質のターゲットを備え、スパッタリングをす
るために高周波電源116が連接している。
高周波電源が供給する電力の周波数は1MHz以上120MHz以下、好ましくは10MHz以上
60MHz以下の周波数を適用する。このような周波数の適用範囲は、それが高くなるに従
いシース電位が下がり、物理的な膜形成機構によるスパッタリング法にあっても、化学的
な反応による膜形成が優位となり緻密な被膜を形成することが期待できる。また、膜形成
室106、107は金属のターゲットを備え直流電源117が接続されている。
により複数の被膜を減圧下で連続して積層形成することができる。各膜形成室にはスパッ
タガスを供給するガス供給手段115、排気手段114及び圧力制御手段113が備えら
れている。膜形成室104、105は絶縁物質のターゲットを備え、スパッタリングをす
るために高周波電源116が連接している。
高周波電源が供給する電力の周波数は1MHz以上120MHz以下、好ましくは10MHz以上
60MHz以下の周波数を適用する。このような周波数の適用範囲は、それが高くなるに従
いシース電位が下がり、物理的な膜形成機構によるスパッタリング法にあっても、化学的
な反応による膜形成が優位となり緻密な被膜を形成することが期待できる。また、膜形成
室106、107は金属のターゲットを備え直流電源117が接続されている。
図8は一例として膜形成室105の詳細を説明する図である。膜形成室105は本発明
に係る窒化珪素膜を形成する場所である。ターゲット120は珪素であり、バッキングプ
レートを介して冷媒により冷却されている。永久磁石124はターゲット面と平行な方向
に円運動又は直線運動することにより対向する基板表面に膜厚の均一性の良い被膜の形成
を可能とする。シャッター123は膜形成開始前後に開閉し、放電初期においてプラズマ
が不安定な状態で被膜が形成されるのを防いでいる。基板保持手段122はホルダーが上
下して基板を載置並びに背面板121に固定する。背面板121内には加熱手段128と
してシーズヒーターが埋め込まれ、また、加熱された希ガスを基板裏側から導入して均熱
性を高めている。ガス導入手段115からは希ガスの他に窒素ガスが導入され、膜形成室
105内の圧力は、コンダクタンスバルブ126により制御される仕組みである。整流板
125は膜形成室105内でのスパッタガスの流れを整流する目的で設けられている。タ
ーゲットには高周波電源に接続され、高周波電力を印加することによりスパッタリングが
成される。
に係る窒化珪素膜を形成する場所である。ターゲット120は珪素であり、バッキングプ
レートを介して冷媒により冷却されている。永久磁石124はターゲット面と平行な方向
に円運動又は直線運動することにより対向する基板表面に膜厚の均一性の良い被膜の形成
を可能とする。シャッター123は膜形成開始前後に開閉し、放電初期においてプラズマ
が不安定な状態で被膜が形成されるのを防いでいる。基板保持手段122はホルダーが上
下して基板を載置並びに背面板121に固定する。背面板121内には加熱手段128と
してシーズヒーターが埋め込まれ、また、加熱された希ガスを基板裏側から導入して均熱
性を高めている。ガス導入手段115からは希ガスの他に窒素ガスが導入され、膜形成室
105内の圧力は、コンダクタンスバルブ126により制御される仕組みである。整流板
125は膜形成室105内でのスパッタガスの流れを整流する目的で設けられている。タ
ーゲットには高周波電源に接続され、高周波電力を印加することによりスパッタリングが
成される。
図8の構成による高周波マグネトロンスパッタリングにより、珪素をターゲットとして
緻密な窒化珪素膜を形成することができる。主要な膜形成条件としては、ターゲット材と
して珪素を用い、N2のみ又はN2とArの混合ガスをスパッタガスとして用いている。印
加する高周波電力の周波数は、典型的には13.56MHzであるが、それより高い27〜
120MHzの周波数を適用しても良い。周波数の増加に従って膜形成の機構はより化学的
反応が優先的となり、緻密で下地へのダメージが少ない膜形成が期待できる。スパッタガ
スとして用いられるArは、基板を加熱するためのガスとして、図8で示したように基板
の裏側から導入され、最終的にN2と混合されてスパッタリングに寄与する。
緻密な窒化珪素膜を形成することができる。主要な膜形成条件としては、ターゲット材と
して珪素を用い、N2のみ又はN2とArの混合ガスをスパッタガスとして用いている。印
加する高周波電力の周波数は、典型的には13.56MHzであるが、それより高い27〜
120MHzの周波数を適用しても良い。周波数の増加に従って膜形成の機構はより化学的
反応が優先的となり、緻密で下地へのダメージが少ない膜形成が期待できる。スパッタガ
スとして用いられるArは、基板を加熱するためのガスとして、図8で示したように基板
の裏側から導入され、最終的にN2と混合されてスパッタリングに寄与する。
以下に示す表1は膜形成条件の代表例を示す。勿論、ここで示す成膜条件は一例であり
、上記主要な膜形成条件を満たす範囲において適宜設定することができる。
、上記主要な膜形成条件を満たす範囲において適宜設定することができる。
また、比較例として、従来のプラズマCVD法により形成される窒化珪素膜の膜形成条
件を表2に示す。
件を表2に示す。
次に、表1の成膜条件で形成された窒化珪素膜と、表2の条件で形成された窒化珪素膜
の代表的な特性値について比較した結果を表3に示す。尚、試料において「RFSP−S
iN(No.1)」と「RFSP−SiN(No.2)」との違いはスパッタリング装置
による違いであり、本発明における窒化珪素膜としての機能を損なうものでははい。また
、内部応力は、圧縮応力と引っ張り応力とで数値の正負が変わるが、ここではその絶対値
のみを取り扱う。
の代表的な特性値について比較した結果を表3に示す。尚、試料において「RFSP−S
iN(No.1)」と「RFSP−SiN(No.2)」との違いはスパッタリング装置
による違いであり、本発明における窒化珪素膜としての機能を損なうものでははい。また
、内部応力は、圧縮応力と引っ張り応力とで数値の正負が変わるが、ここではその絶対値
のみを取り扱う。
表3に示すように、上述の高周波マグネトロンスパッタリング法で作製された「RFS
P−SiN(No.1)」と「RFSP−SiN(No.2)」の試料のプラズマCVD
法で作製された比較例の試料に対する特徴的な違いは、フッ化水素アンモニウム(NH4H
F2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合水溶液の20℃
(LAL500 SAバッファードフッ酸;橋本化成株式会社製)におけるエッチング速
度が非常に遅く、水素の含有量が極めて少ない点にある。また、内部応力は、プラズマC
VD法で形成された窒化珪素膜よりも絶対値で比較して小さい値となっている。
P−SiN(No.1)」と「RFSP−SiN(No.2)」の試料のプラズマCVD
法で作製された比較例の試料に対する特徴的な違いは、フッ化水素アンモニウム(NH4H
F2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合水溶液の20℃
(LAL500 SAバッファードフッ酸;橋本化成株式会社製)におけるエッチング速
度が非常に遅く、水素の含有量が極めて少ない点にある。また、内部応力は、プラズマC
VD法で形成された窒化珪素膜よりも絶対値で比較して小さい値となっている。
当該窒化珪素膜における水素、酸素、炭素の不純物濃度は二次イオン質量分析(SIM
S)により調べたものであり、その深さ方向分析の結果を図3に示す。
試料は単結晶珪素基板上に表1に従う条件で形成された窒化珪素膜であり、水素濃度が1
×1021/cm3以下であることが判明している。窒化珪素膜における水素結合の有無はフー
リエ変換赤外分光分析(FT−IR)によっても調べ、その結果をプラズマCVD法で作
製された窒化珪素膜の特性との比較で図5に示す。FT−IRの分析によってもSi−H
結合、N−H結合による吸収ピークは観測されていない。
S)により調べたものであり、その深さ方向分析の結果を図3に示す。
試料は単結晶珪素基板上に表1に従う条件で形成された窒化珪素膜であり、水素濃度が1
×1021/cm3以下であることが判明している。窒化珪素膜における水素結合の有無はフー
リエ変換赤外分光分析(FT−IR)によっても調べ、その結果をプラズマCVD法で作
製された窒化珪素膜の特性との比較で図5に示す。FT−IRの分析によってもSi−H
結合、N−H結合による吸収ピークは観測されていない。
また、分光光度計で測定した透過率を図4に示し、比較参照のため同図には表2で示す
条件によりプラズマCVD法で作製した窒化珪素膜の特性についても示している。両者に
は顕著な違いは見られず、どちらも透明度の良い膜であることが分かる。
条件によりプラズマCVD法で作製した窒化珪素膜の特性についても示している。両者に
は顕著な違いは見られず、どちらも透明度の良い膜であることが分かる。
上記、特性値は代表的な結果を示すものであり、種々の実験結果から本発明に係る高周
波マグネトロンスパッタリング法で作製された窒化珪素膜の主要な特性値は以下の通りで
ある。
波マグネトロンスパッタリング法で作製された窒化珪素膜の主要な特性値は以下の通りで
ある。
本発明に係る窒化珪素膜は種々検討した結果、次に示す特性の少なくとも一つを満たす
ものである。即ち、フッ化水素アンモニウム(NH4HF2)を7.13%とフッ化アンモニ
ウム(NH4F)を15.4%含む混合水溶液(20℃)におけるエッチング速度が10nm/
min以下(好ましくは3.5nm/min以下)、水素濃度が1×1021/cm3以下(好ましくは
5×1020/cm3以下)、酸素濃度が5×1018〜5×1021/cm3(好ましくは1×1019
〜1×1021/cm3)であることのいずれか一つ、好ましくは複数の要件を同時に満たすも
のである。また、内部応力の絶対値は2×1010dyn/cm2以下、好ましくは5×109dyn/
cm2以下、さらに好ましくは5×108dyn/cm2以下とする。内部応力を小さくすれば他の
被膜と積層させた場合において、界面における欠陥準位の発生を抑えることができ、また
剥離などの問題が生じることはない。
ものである。即ち、フッ化水素アンモニウム(NH4HF2)を7.13%とフッ化アンモニ
ウム(NH4F)を15.4%含む混合水溶液(20℃)におけるエッチング速度が10nm/
min以下(好ましくは3.5nm/min以下)、水素濃度が1×1021/cm3以下(好ましくは
5×1020/cm3以下)、酸素濃度が5×1018〜5×1021/cm3(好ましくは1×1019
〜1×1021/cm3)であることのいずれか一つ、好ましくは複数の要件を同時に満たすも
のである。また、内部応力の絶対値は2×1010dyn/cm2以下、好ましくは5×109dyn/
cm2以下、さらに好ましくは5×108dyn/cm2以下とする。内部応力を小さくすれば他の
被膜と積層させた場合において、界面における欠陥準位の発生を抑えることができ、また
剥離などの問題が生じることはない。
さらに、上記特性を有する本発明の窒化珪素膜は、NaやLiに代表される周期律表1
族及び2族の元素に対するブロッキング効果が極めて高く、これらの可動イオンの拡散を
抑制することができる。この事実を端的に示すデータを図1、図2、図6に示す。図6は
表2の条件でプラズマCVD法により膜形成した窒化珪素膜を誘電体としたMOS構造の
バイアス−熱ストレス(B−Tストレス)試験の結果前後におけるC−V特性の変化を示
すグラフである。試料の構造は単結晶珪素基板(n型、1〜10Ωcm)に100nmの窒化
珪素膜を表2の条件で形成し、その上にAlにLiを添加(0.2〜1.5重量%)した
金属を電極(直径1mm)としたものである。この試料の構造においてAl電極にLiを添
加することにより、Li拡散の有無を調べることができる。B−Tストレス試験の条件は
、1.7MVの電圧を印加して150℃にて1時間保持する条件下にて行った。図6によれ
ば、BTストレス試験によりC−V特性が大きくシフトし、窒化珪素膜上に形成したAl
にLiを添加した電極からLiが拡散している影響が顕著に確認することができる。
族及び2族の元素に対するブロッキング効果が極めて高く、これらの可動イオンの拡散を
抑制することができる。この事実を端的に示すデータを図1、図2、図6に示す。図6は
表2の条件でプラズマCVD法により膜形成した窒化珪素膜を誘電体としたMOS構造の
バイアス−熱ストレス(B−Tストレス)試験の結果前後におけるC−V特性の変化を示
すグラフである。試料の構造は単結晶珪素基板(n型、1〜10Ωcm)に100nmの窒化
珪素膜を表2の条件で形成し、その上にAlにLiを添加(0.2〜1.5重量%)した
金属を電極(直径1mm)としたものである。この試料の構造においてAl電極にLiを添
加することにより、Li拡散の有無を調べることができる。B−Tストレス試験の条件は
、1.7MVの電圧を印加して150℃にて1時間保持する条件下にて行った。図6によれ
ば、BTストレス試験によりC−V特性が大きくシフトし、窒化珪素膜上に形成したAl
にLiを添加した電極からLiが拡散している影響が顕著に確認することができる。
図1と図2は、表1の条件で作製した窒化珪素膜を誘電体膜としたMOS構造の試料に
おけるB−Tストレス試験前後におけるC−V特性を示している。図1の試料は窒化珪素
膜上の電極をAl−Si(珪素を添加したAl)で形成したものであり、図2はAl−L
iで電極を形成した試料である。但し、試料は単結晶珪素基板(p型、1〜10Ωcm)の
表面に50nmの酸化膜を形成してあり、これは窒化珪素膜と珪素基板との界面準位の影響
を低減する目的で形成したものである。従って、窒化珪素膜のLiに対するブロッキング
性に何ら影響を与えるものではない。
おけるB−Tストレス試験前後におけるC−V特性を示している。図1の試料は窒化珪素
膜上の電極をAl−Si(珪素を添加したAl)で形成したものであり、図2はAl−L
iで電極を形成した試料である。但し、試料は単結晶珪素基板(p型、1〜10Ωcm)の
表面に50nmの酸化膜を形成してあり、これは窒化珪素膜と珪素基板との界面準位の影響
を低減する目的で形成したものである。従って、窒化珪素膜のLiに対するブロッキング
性に何ら影響を与えるものではない。
図1と図2の特性を比較すると、両グラフともにB−Tストレス試験前後におけるC−
V特性の変化に殆ど差がなく、Liの拡散による影響が表れていないこと、即ち、表1の
膜形成条件で作製した窒化珪素膜が効果的にブロッキング膜として機能することが確認で
きる。このように、本発明に係る窒化珪素膜は300℃以下の温度で形成されているにも
かかわらず、非常に緻密でありNaやLiといった可動イオンに対するブロッキング効果
が高いことを確認することができる。
V特性の変化に殆ど差がなく、Liの拡散による影響が表れていないこと、即ち、表1の
膜形成条件で作製した窒化珪素膜が効果的にブロッキング膜として機能することが確認で
きる。このように、本発明に係る窒化珪素膜は300℃以下の温度で形成されているにも
かかわらず、非常に緻密でありNaやLiといった可動イオンに対するブロッキング効果
が高いことを確認することができる。
以上におけるB−Tストレス試験などで確認される、非常に緻密な窒化珪素膜は従来の
スパッタリング現象による物理的な膜形成機構とは異なり、ターゲット表面及び被膜堆積
表面において窒素又は窒素と希ガスイオンと珪素とが相互に反応して膜形成に関与してい
ると考えられる。
スパッタリング現象による物理的な膜形成機構とは異なり、ターゲット表面及び被膜堆積
表面において窒素又は窒素と希ガスイオンと珪素とが相互に反応して膜形成に関与してい
ると考えられる。
その膜形成機構の一考察例を図9の模式図により説明する。ターゲット901に高周波
電力の印加によりグロー放電プラズマ900が形成されると、窒素又は窒素と希ガスとは
様々なイオン種、励起種、発光種が形成される。その中で化学的に極めて活性な性質を持
つ活性窒素が生成される。活性窒素はきわめて反応性が強く比較的低温でも容易に窒化物
を形成することが知られている。つまり、ターゲット表面に拡散した活性窒素は、珪素と
反応して窒化物を形成する。窒化珪素は安定であるが、ターゲット表面に希ガスイオン又
は窒素イオンがシース電界で加速されて入射すると、スパッタリングされ気相中に放出さ
れる。グロー放電プラズマ900中を拡散する珪素の窒化物は、その過程で活性窒素や他
の窒素の励起種と反応し、一部は基板表面に達する。そこで珪素の窒化物は表面反応して
窒化珪素が形成される。表面反応においてもプラズマ電位と接地電位との電位差により加
速されて入射するイオン種の援助が作用していると考えられる。このような膜形成機構に
より、窒化珪素膜中に珪素のクラスターが含まれず、それが膜の緻密さを向上させている
ことが推測される。
電力の印加によりグロー放電プラズマ900が形成されると、窒素又は窒素と希ガスとは
様々なイオン種、励起種、発光種が形成される。その中で化学的に極めて活性な性質を持
つ活性窒素が生成される。活性窒素はきわめて反応性が強く比較的低温でも容易に窒化物
を形成することが知られている。つまり、ターゲット表面に拡散した活性窒素は、珪素と
反応して窒化物を形成する。窒化珪素は安定であるが、ターゲット表面に希ガスイオン又
は窒素イオンがシース電界で加速されて入射すると、スパッタリングされ気相中に放出さ
れる。グロー放電プラズマ900中を拡散する珪素の窒化物は、その過程で活性窒素や他
の窒素の励起種と反応し、一部は基板表面に達する。そこで珪素の窒化物は表面反応して
窒化珪素が形成される。表面反応においてもプラズマ電位と接地電位との電位差により加
速されて入射するイオン種の援助が作用していると考えられる。このような膜形成機構に
より、窒化珪素膜中に珪素のクラスターが含まれず、それが膜の緻密さを向上させている
ことが推測される。
このような膜形成機構は、供給する窒素よりも希ガスの割合を高めてしまうと、希ガス
イオンによるスパッタリングが支配的となり実現することはできない。
理想的には、窒素ガスのみとすれば良いが、膜形成速度が著しく低下するので、窒素と希
ガスとの混合比が最大で1対1となる範囲内で選択することが好ましい。
イオンによるスパッタリングが支配的となり実現することはできない。
理想的には、窒素ガスのみとすれば良いが、膜形成速度が著しく低下するので、窒素と希
ガスとの混合比が最大で1対1となる範囲内で選択することが好ましい。
上記窒化珪素膜及び製造装置を用いた半導体装置の態様について、以下に図面を用いて
詳細に説明する。
詳細に説明する。
(実施の形態1)
本実施の形態において適用することのできる基板には、バリウムホウケイ酸ガラス、ア
ルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板が適し
ている。代表的には、コーニング社製の1737ガラス基板(歪み点667℃)、旭硝子
社製のAN100(歪み点670℃)などが適用可能であるが、勿論他の同様な基板であ
れば特段の限定はない。いずれにしても、本発明においては歪み点700℃以下のガラス
基板が適用可能である。本実施例では、歪み点700℃以下のガラス基板上に高周波マグ
ネトロンスパッタリング法により作製された窒化珪素膜を用いてマイクロプロセッサ(Mic
ro Processor Unit:MPU)を形成する一形態について説明する。
本実施の形態において適用することのできる基板には、バリウムホウケイ酸ガラス、ア
ルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板が適し
ている。代表的には、コーニング社製の1737ガラス基板(歪み点667℃)、旭硝子
社製のAN100(歪み点670℃)などが適用可能であるが、勿論他の同様な基板であ
れば特段の限定はない。いずれにしても、本発明においては歪み点700℃以下のガラス
基板が適用可能である。本実施例では、歪み点700℃以下のガラス基板上に高周波マグ
ネトロンスパッタリング法により作製された窒化珪素膜を用いてマイクロプロセッサ(Mic
ro Processor Unit:MPU)を形成する一形態について説明する。
尚、本発明において、歪み点が700℃以上である基板を除外するものではない。勿論
、耐熱温度が1000℃以上である合成石英基板を適用しても良い。本発明に係る窒化珪
素膜は700℃以下の温度で緻密でブロキング性の高い膜が形成でき、その特徴において
特段合成石英基板を選択する必要はない。
、耐熱温度が1000℃以上である合成石英基板を適用しても良い。本発明に係る窒化珪
素膜は700℃以下の温度で緻密でブロキング性の高い膜が形成でき、その特徴において
特段合成石英基板を選択する必要はない。
上記基板を選択して図10(A)に示すように、ガラス基板200上に酸化珪素膜、窒
化珪素膜または酸化窒化珪素膜(SiOxNy)等の絶縁膜から成る第1無機絶縁体層20
1を形成する。代表的な一例は2層構造を有し、SiH4、NH3、及びN2Oを反応ガス
としてプラズマCVDにより膜形成される第1酸化窒化珪素膜202を50nm、SiH4
、及びN2Oを反応ガスとしてプラズマCVDにより膜形成される第2酸化窒化珪素膜2
03を100nmの厚さに積層形成する構造である。ここで、第1酸化窒化珪素膜202を
高周波マグネトロンスパッタリング法で形成する窒化珪素膜と置き換えても良い。当該窒
化珪素膜はNaなどガラス基板に微量に含まれるアルカリ金属元素が拡散するのを防ぐこ
とができる。
化珪素膜または酸化窒化珪素膜(SiOxNy)等の絶縁膜から成る第1無機絶縁体層20
1を形成する。代表的な一例は2層構造を有し、SiH4、NH3、及びN2Oを反応ガス
としてプラズマCVDにより膜形成される第1酸化窒化珪素膜202を50nm、SiH4
、及びN2Oを反応ガスとしてプラズマCVDにより膜形成される第2酸化窒化珪素膜2
03を100nmの厚さに積層形成する構造である。ここで、第1酸化窒化珪素膜202を
高周波マグネトロンスパッタリング法で形成する窒化珪素膜と置き換えても良い。当該窒
化珪素膜はNaなどガラス基板に微量に含まれるアルカリ金属元素が拡散するのを防ぐこ
とができる。
TFTの活性層とする結晶性半導体膜は、第1無機絶縁体層201上に形成した非晶質
珪素膜204を結晶化して得る。また、非晶質珪素膜に換えて、非晶質シリコンゲルマニ
ウム(Si1-xGex;x=0.001〜0.05)膜を適用しても良い。最初に形成する
非晶質珪素膜の厚さは出来上がりの結晶性珪素膜の厚さが20nm乃至60nmとなる範囲で
選択される。この膜厚さの上限はTFTのチャネル形成領域において完全空乏型として動
作させるための上限値であり、この膜厚の下限値はプロセス上の制約であり、結晶性珪素
膜のエッチング工程において選択加工する場合に必要な最小値として決めている。
珪素膜204を結晶化して得る。また、非晶質珪素膜に換えて、非晶質シリコンゲルマニ
ウム(Si1-xGex;x=0.001〜0.05)膜を適用しても良い。最初に形成する
非晶質珪素膜の厚さは出来上がりの結晶性珪素膜の厚さが20nm乃至60nmとなる範囲で
選択される。この膜厚さの上限はTFTのチャネル形成領域において完全空乏型として動
作させるための上限値であり、この膜厚の下限値はプロセス上の制約であり、結晶性珪素
膜のエッチング工程において選択加工する場合に必要な最小値として決めている。
結晶化の工程において、その方法は特に限定はない。例えば結晶化法の一例として、ニ
ッケルなどの半導体の結晶化に対し触媒作用のある金属元素を添加して結晶化させても良
い。この場合、ニッケルを含有する層205を非晶質珪素膜204上に保持させた後、脱
水素化(500℃、1時間)、続けて550℃、4時間の加熱処理により結晶化させる。
ッケルなどの半導体の結晶化に対し触媒作用のある金属元素を添加して結晶化させても良
い。この場合、ニッケルを含有する層205を非晶質珪素膜204上に保持させた後、脱
水素化(500℃、1時間)、続けて550℃、4時間の加熱処理により結晶化させる。
図10(B)は結晶性珪素膜206が形成された状態を示している。この状態で50〜
95%の割合で結晶化した結晶性珪素膜が得られるが、図10(C)で示すように、更に
結晶性を向上させるためパルス発振のエキシマレーザー又は、YAGレーザー、YVO4
レーザー、YLFレーザーなど固体レーザーの第2高調波を照射するレーザーアニール処
理を加える。レーザーアニール処理では当該レーザー光を光学系にて短手方向の幅400
μmの線状レーザー光として、90〜98%のオーバーラップ率を持って照射する。この
パルスレーザー光の照射により、図10(C)に示すように表面に最大値として、膜厚と
同程度の高さの凸部が多数形成される。
95%の割合で結晶化した結晶性珪素膜が得られるが、図10(C)で示すように、更に
結晶性を向上させるためパルス発振のエキシマレーザー又は、YAGレーザー、YVO4
レーザー、YLFレーザーなど固体レーザーの第2高調波を照射するレーザーアニール処
理を加える。レーザーアニール処理では当該レーザー光を光学系にて短手方向の幅400
μmの線状レーザー光として、90〜98%のオーバーラップ率を持って照射する。この
パルスレーザー光の照射により、図10(C)に示すように表面に最大値として、膜厚と
同程度の高さの凸部が多数形成される。
この結晶性珪素膜の上にゲート絶縁膜を形成してトップゲート型のTFTを形成すると
、ゲートリーク電流が増加する。また、ゲート電極にバイアス電圧を印加するストレス試
験によっても特性が劣化する。これは、凸部に電界が集中するためであると考えられる。
よって、結晶性珪素膜の表面の凹凸形状の最大値を10nm以下好ましくは5nm以下にする
ことが望ましい。
、ゲートリーク電流が増加する。また、ゲート電極にバイアス電圧を印加するストレス試
験によっても特性が劣化する。これは、凸部に電界が集中するためであると考えられる。
よって、結晶性珪素膜の表面の凹凸形状の最大値を10nm以下好ましくは5nm以下にする
ことが望ましい。
表面の凹凸を低減するには、オゾン水含有水溶液による酸化処理と、フッ酸含有水溶液
による酸化膜除去処理を1回、好ましくは複数回繰り返すことで実現することができる。
本実施の形態では、チャネル長0.35〜2.5μmのTFTを作製するために、ゲート
絶縁膜の実質的な厚さを30〜80nmとするために、結晶性珪素膜の表面の平滑性に関し
、凹凸形状の最大値を10nm以下好ましくは5nm以下にする(図10(D))。
による酸化膜除去処理を1回、好ましくは複数回繰り返すことで実現することができる。
本実施の形態では、チャネル長0.35〜2.5μmのTFTを作製するために、ゲート
絶縁膜の実質的な厚さを30〜80nmとするために、結晶性珪素膜の表面の平滑性に関し
、凹凸形状の最大値を10nm以下好ましくは5nm以下にする(図10(D))。
その後、得られた結晶性珪素膜をフォトマスクを用いて写真蝕刻法により所望の形状に
エッチング処理し、TFTにおいてチャネル形成領域、ソース及びドレイン領域、低濃度
不純物領域などを含む活性層を形成する半導体膜216〜218を形成する(図12(A
))。
エッチング処理し、TFTにおいてチャネル形成領域、ソース及びドレイン領域、低濃度
不純物領域などを含む活性層を形成する半導体膜216〜218を形成する(図12(A
))。
図10(D)の状態で形成された結晶性珪素膜をエッチングするには、ドライエッチン
グ法を用いてCF4とO2の混合ガスをエッチングガスとして用い、ゲート絶縁膜の被覆性
を良くするために、半導体膜216〜218の端部に30〜60度のテーパー角が付くよ
うに加工する。その詳細は図17に示されている。下地との選択比との関係で、酸化窒化
珪素膜も僅かにエッチングされるが、そのザグリの深さは半導体膜の厚さdの1/3以下
となるようにする。ザグリが深い場合、ゲート絶縁膜が被覆せず、その上層に形成するゲ
ート配線が断線する不良が発生する。また、半導体膜216〜218に対し、しきい値(
Vth)を制御するためにp型を付与する不純物元素を添加してもよい。半導体に対して
p型を付与する不純物元素には、ボロン(B)、アルミニウム(Al)、ガリウム(Ga
)など周期律第13族元素が対象となる。
グ法を用いてCF4とO2の混合ガスをエッチングガスとして用い、ゲート絶縁膜の被覆性
を良くするために、半導体膜216〜218の端部に30〜60度のテーパー角が付くよ
うに加工する。その詳細は図17に示されている。下地との選択比との関係で、酸化窒化
珪素膜も僅かにエッチングされるが、そのザグリの深さは半導体膜の厚さdの1/3以下
となるようにする。ザグリが深い場合、ゲート絶縁膜が被覆せず、その上層に形成するゲ
ート配線が断線する不良が発生する。また、半導体膜216〜218に対し、しきい値(
Vth)を制御するためにp型を付与する不純物元素を添加してもよい。半導体に対して
p型を付与する不純物元素には、ボロン(B)、アルミニウム(Al)、ガリウム(Ga
)など周期律第13族元素が対象となる。
次いで、図12(B)で示すように、半導体膜216〜218上にゲート絶縁膜を形成
する酸化珪素膜219、窒化珪素膜220を高周波マグネトロンスパッタリング法で形成
し、ゲート電極を形成する第1導電膜221、第2導電膜222の4層を大気に触れさせ
ることなく減圧下にて連続的に形成する。
する酸化珪素膜219、窒化珪素膜220を高周波マグネトロンスパッタリング法で形成
し、ゲート電極を形成する第1導電膜221、第2導電膜222の4層を大気に触れさせ
ることなく減圧下にて連続的に形成する。
図7で説明したマルチタスク型マグネトロンスパッタリング装置はこの工程に適した構
成となっている。このゲート絶縁膜〜ゲート電極を形成するまでの工程は概略以下の通り
である。
成となっている。このゲート絶縁膜〜ゲート電極を形成するまでの工程は概略以下の通り
である。
まず、ロード/アンロード室111から搬送される基板は図12(A)の状態となって
いる。前述の表面の平滑化処理は、スピナーを備えた前処理室112で行うことが可能で
ありオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を行
い、半導体膜の表面を凸部を中心にエッチングする。
また、この処理により半導体膜の最表面がエッチングされて水素で終端された清浄で不活
性な表面が形成されるという特徴もある。
いる。前述の表面の平滑化処理は、スピナーを備えた前処理室112で行うことが可能で
ありオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を行
い、半導体膜の表面を凸部を中心にエッチングする。
また、この処理により半導体膜の最表面がエッチングされて水素で終端された清浄で不活
性な表面が形成されるという特徴もある。
その後、基板は中間室108を経て真空排気された第1共通室101に搬送される。加
熱処理室103には加熱手段120が備えられ、基板に吸着している水分を離脱させ清浄
化させる。膜形成室104では高周波マグネトロンスパッタリング法により合成石英をタ
ーゲットとして酸化珪素膜を10〜60nmの厚さで形成する。主な膜形成条件は、スパッ
タガスO2、スパッタリング時の圧力0.4Pa、放電電力11.0mW/cm2、13.56MHz
、基板加熱温度200℃とする。この条件により半導体膜と界面準位密度が低く、緻密な
酸化珪素膜219を形成することができる。次いで、基板を膜形成室105に移して高周
波マグネトロンスパッタリング法にて窒化珪素膜を10〜30nmの厚さで形成する。この
膜形成条件は表1と同じである。酸化珪素の比誘電率3.8に対し窒化珪素の比誘電率は
約7.5であるので、酸化珪素膜で形成するゲート絶縁膜に窒化珪素膜を含ませることで
、実質的にはゲート絶縁膜の薄膜化を図るのと同等の効果を得ることができる。
熱処理室103には加熱手段120が備えられ、基板に吸着している水分を離脱させ清浄
化させる。膜形成室104では高周波マグネトロンスパッタリング法により合成石英をタ
ーゲットとして酸化珪素膜を10〜60nmの厚さで形成する。主な膜形成条件は、スパッ
タガスO2、スパッタリング時の圧力0.4Pa、放電電力11.0mW/cm2、13.56MHz
、基板加熱温度200℃とする。この条件により半導体膜と界面準位密度が低く、緻密な
酸化珪素膜219を形成することができる。次いで、基板を膜形成室105に移して高周
波マグネトロンスパッタリング法にて窒化珪素膜を10〜30nmの厚さで形成する。この
膜形成条件は表1と同じである。酸化珪素の比誘電率3.8に対し窒化珪素の比誘電率は
約7.5であるので、酸化珪素膜で形成するゲート絶縁膜に窒化珪素膜を含ませることで
、実質的にはゲート絶縁膜の薄膜化を図るのと同等の効果を得ることができる。
即ち、結晶性珪素膜の表面の平滑性に関し、凹凸形状の最大値を10nm以下好ましくは
5nm以下とし、ゲート絶縁膜において酸化珪素膜と窒化珪素膜の2層構造とすることで、
当該ゲート絶縁膜の全厚さを30〜80nmとしてもゲートリーク電流を低減させ、2.5
〜10V、代表的には3.0〜5.5VでTFTを駆動させることができる。
5nm以下とし、ゲート絶縁膜において酸化珪素膜と窒化珪素膜の2層構造とすることで、
当該ゲート絶縁膜の全厚さを30〜80nmとしてもゲートリーク電流を低減させ、2.5
〜10V、代表的には3.0〜5.5VでTFTを駆動させることができる。
また、ゲート絶縁膜とゲート電極界面の汚染物もTFTの特性ばらつきの原因となるの
で、ゲート絶縁膜を形成した後、続けて膜厚10〜50nmの窒化タンタル(TaN)から
成る第1導電膜221と、膜厚100〜400nmのタングステン(W)から成る第2導電
膜222とを積層形成する。ゲート電極を形成するための導電性材料としてはTa、W、
Ti、Mo、Al、Cuから選ばれた元素、または当該元素を主成分とする合金材料もし
くは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶珪素膜に
代表される半導体膜を用いてもよい。また、第1導電膜をタンタル(Ta)膜で形成し、
第2導電膜をW膜とする組み合わせ、第1導電膜を窒化タンタル(TaN)膜で形成し、
第2導電膜をAl膜とする組み合わせ、第1導電膜を窒化タンタル(TaN)膜で形成し
、第2導電膜をCu膜とする組み合わせとしてもよい。
で、ゲート絶縁膜を形成した後、続けて膜厚10〜50nmの窒化タンタル(TaN)から
成る第1導電膜221と、膜厚100〜400nmのタングステン(W)から成る第2導電
膜222とを積層形成する。ゲート電極を形成するための導電性材料としてはTa、W、
Ti、Mo、Al、Cuから選ばれた元素、または当該元素を主成分とする合金材料もし
くは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶珪素膜に
代表される半導体膜を用いてもよい。また、第1導電膜をタンタル(Ta)膜で形成し、
第2導電膜をW膜とする組み合わせ、第1導電膜を窒化タンタル(TaN)膜で形成し、
第2導電膜をAl膜とする組み合わせ、第1導電膜を窒化タンタル(TaN)膜で形成し
、第2導電膜をCu膜とする組み合わせとしてもよい。
次に、図12(C)に示すように、写真蝕刻法によりゲート電極パターンが形成される
レジストマスク223を形成する。その後、ドライエッチング法により第1エッチング処
理を行う。エッチングには例えばICP(Inductively Coupled Plasma:誘導結合型プラ
ズマ)エッチング法が適用される。エッチング用ガスに限定はないが、WやTaNのエッ
チングにはCF4とCl2とO2とを用いると良い。第1エッチング処理では、基板側には
所定のバイアス電圧を印加して、形成される第1形状のゲート電極パターン224の側面
に15〜50度の傾斜角を持たせる。エッチング条件にもよるが、第1エッチング処理に
よりゲート絶縁膜として形成された窒化珪素膜220は、第1形状のゲート電極パターン
224の下部において残存し、酸化珪素膜219が露出する。この後、第2エッチング条
件に変え、エッチング用ガスにSF6とCl2とO2とを用い、基板側に印加するバイアス
電圧を所定の値として、W膜の異方性エッチングを行う。こうして、ゲート電極224、
225を形成する。その後、レジストマスク223は除去する。
レジストマスク223を形成する。その後、ドライエッチング法により第1エッチング処
理を行う。エッチングには例えばICP(Inductively Coupled Plasma:誘導結合型プラ
ズマ)エッチング法が適用される。エッチング用ガスに限定はないが、WやTaNのエッ
チングにはCF4とCl2とO2とを用いると良い。第1エッチング処理では、基板側には
所定のバイアス電圧を印加して、形成される第1形状のゲート電極パターン224の側面
に15〜50度の傾斜角を持たせる。エッチング条件にもよるが、第1エッチング処理に
よりゲート絶縁膜として形成された窒化珪素膜220は、第1形状のゲート電極パターン
224の下部において残存し、酸化珪素膜219が露出する。この後、第2エッチング条
件に変え、エッチング用ガスにSF6とCl2とO2とを用い、基板側に印加するバイアス
電圧を所定の値として、W膜の異方性エッチングを行う。こうして、ゲート電極224、
225を形成する。その後、レジストマスク223は除去する。
ゲート電極は第1導電膜221と第2導電膜222との積層構造体であり、第1導電膜
が庇のように突出した構造を有している。その後、図12(A)で示すようにドーピング
処理を行い、各半導体膜に不純物領域を形成する。ドーピング条件は適宜設定すれば良い
。半導体膜216に形成される第1n型不純物領域227は低濃度ドレインを形成し、第
2n型不純物領域228はソース又はドレイン領域を形成する。半導体膜217に形成さ
れる第1p型不純物領域230は低濃度ドレインを形成し、第2p型不純物領域231は
ソース又はドレイン領域を形成する。それぞれの半導体膜におけるチャネル形成領域22
6、229は低濃度ドレイン領域の間に位置する。半導体膜218は容量部を形成するた
めの部材であり第2n型不純物領域と同じ濃度で不純物が添加される。
が庇のように突出した構造を有している。その後、図12(A)で示すようにドーピング
処理を行い、各半導体膜に不純物領域を形成する。ドーピング条件は適宜設定すれば良い
。半導体膜216に形成される第1n型不純物領域227は低濃度ドレインを形成し、第
2n型不純物領域228はソース又はドレイン領域を形成する。半導体膜217に形成さ
れる第1p型不純物領域230は低濃度ドレインを形成し、第2p型不純物領域231は
ソース又はドレイン領域を形成する。それぞれの半導体膜におけるチャネル形成領域22
6、229は低濃度ドレイン領域の間に位置する。半導体膜218は容量部を形成するた
めの部材であり第2n型不純物領域と同じ濃度で不純物が添加される。
そして、図16(A)に示すように水素を含有する酸化窒化珪素膜274をプラズマC
VD法により50nmの厚さで形成し、350〜550℃の加熱処理により半導体膜の水素
化を行う。この加熱処理には図20及び図21で示すRTA熱処理装置を用いる。また、
水素化と共に上述の不純物領域の活性化処理を同時に行うこともできる。
VD法により50nmの厚さで形成し、350〜550℃の加熱処理により半導体膜の水素
化を行う。この加熱処理には図20及び図21で示すRTA熱処理装置を用いる。また、
水素化と共に上述の不純物領域の活性化処理を同時に行うこともできる。
層間絶縁膜275はアクリル又はポリイミドなどを主成分とする感光性の有機樹脂材料
で所定のパターンに形成する。その後、保護膜276を高周波マグネトロンスパッタリン
グ法により窒化珪素膜で形成する。膜厚は20〜500nmとすれば、酸素や空気中の水分
をはじめ各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。
そして、ドライエッチングによりコンタクトホール277を形成する(図16(B))。
で所定のパターンに形成する。その後、保護膜276を高周波マグネトロンスパッタリン
グ法により窒化珪素膜で形成する。膜厚は20〜500nmとすれば、酸素や空気中の水分
をはじめ各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。
そして、ドライエッチングによりコンタクトホール277を形成する(図16(B))。
その後、図16(C)で示すように、Al、Ti、Mo、Wなどを用いて配線278a
〜278d、279を形成する。配線構造の一例は、膜厚50〜250nmのTi膜と、膜
厚300〜500nmの合金膜(AlとTiとの合金膜)との積層膜を用いる。
〜278d、279を形成する。配線構造の一例は、膜厚50〜250nmのTi膜と、膜
厚300〜500nmの合金膜(AlとTiとの合金膜)との積層膜を用いる。
こうして、nチャネル型TFT303、pチャネル型TFT304、容量部305を形
成することができる。各TFTにおいてはゲート絶縁膜に少なくとも1層の窒化珪素膜が
含まれている。また、容量部305において、誘電体膜として少なくとも一層の窒化珪素
膜(276)が含まれている。当該窒化珪素膜は、フッ化水素アンモニウム(NH4HF2)
を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合水溶液に対するエッ
チング速度が10nm/min以下であるなどの本発明の特徴を有している。
成することができる。各TFTにおいてはゲート絶縁膜に少なくとも1層の窒化珪素膜が
含まれている。また、容量部305において、誘電体膜として少なくとも一層の窒化珪素
膜(276)が含まれている。当該窒化珪素膜は、フッ化水素アンモニウム(NH4HF2)
を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合水溶液に対するエッ
チング速度が10nm/min以下であるなどの本発明の特徴を有している。
(実施の形態2)
実施の形態1において、図10(B)で示す結晶性珪素膜が得られた後に、図11で示
すように、連続発振型の固体レーザーとして、YAGレーザー、YVO4レーザー、YL
Fレーザーを用いることができる。YAGレーザー、YVO4レーザー、YLFレーザー
の第2高調波を照射する。例えば、YVO4レーザーの第2高調波(532nm)を線状に
集光して、1〜100cm/secの速度で走査させ結晶性の向上を図る。この工程で連続発振
レーザーを用いることで、表面が平滑な結晶性珪素膜を得ることができ、表面の凹凸形状
の最大値を10nm以下好ましくは5nm以下にすることができる。
実施の形態1において、図10(B)で示す結晶性珪素膜が得られた後に、図11で示
すように、連続発振型の固体レーザーとして、YAGレーザー、YVO4レーザー、YL
Fレーザーを用いることができる。YAGレーザー、YVO4レーザー、YLFレーザー
の第2高調波を照射する。例えば、YVO4レーザーの第2高調波(532nm)を線状に
集光して、1〜100cm/secの速度で走査させ結晶性の向上を図る。この工程で連続発振
レーザーを用いることで、表面が平滑な結晶性珪素膜を得ることができ、表面の凹凸形状
の最大値を10nm以下好ましくは5nm以下にすることができる。
(実施の形態3)
本実施の形態は、ゲート電極の構造が異なり、より微細化に適した半導体装置の構成に
ついて図面を参照して説明する。勿論、この半導体装置の各部位においても本発明に係る
窒化珪素膜が適用される。
本実施の形態は、ゲート電極の構造が異なり、より微細化に適した半導体装置の構成に
ついて図面を参照して説明する。勿論、この半導体装置の各部位においても本発明に係る
窒化珪素膜が適用される。
図13(A)において、半導体膜216〜218は実施の形態1と同様にして形成する
。ゲート絶縁膜240は、10〜80nmの厚さで高周波マグネトロンスパッタリング法で
作製される窒化珪素膜が適用されるが、半導体膜との界面にはスパッタリング又は酸素プ
ラズマ処理により形成される1〜5nmの厚さの酸化珪素膜を介在させておく。このことに
より、窒化珪素と半導体膜とが直接接触して界面準位密度が増加するのを防ぎ、また、膜
形成時のダメージを低減することができる。
。ゲート絶縁膜240は、10〜80nmの厚さで高周波マグネトロンスパッタリング法で
作製される窒化珪素膜が適用されるが、半導体膜との界面にはスパッタリング又は酸素プ
ラズマ処理により形成される1〜5nmの厚さの酸化珪素膜を介在させておく。このことに
より、窒化珪素と半導体膜とが直接接触して界面準位密度が増加するのを防ぎ、また、膜
形成時のダメージを低減することができる。
ゲート電極243、244及び容量電極245は、実施の形態1と同様に膜厚10〜5
0nmの窒化タンタル(TaN)から成る第1導電膜241と、膜厚100〜400nmのタ
ングステン(W)から成る第2導電膜242とで形成する。
0nmの窒化タンタル(TaN)から成る第1導電膜241と、膜厚100〜400nmのタ
ングステン(W)から成る第2導電膜242とで形成する。
その後、図13(B)に示すように、ドーピング処理により第1n型不純物領域246
、248、第1p型不純物領域247を形成する。これらの不純物領域は、第2導電膜2
42をマスクとして第1導電膜241と重畳するように形成している。
、248、第1p型不純物領域247を形成する。これらの不純物領域は、第2導電膜2
42をマスクとして第1導電膜241と重畳するように形成している。
図13(C)では、ゲート電極の側壁スペーサ249〜251を酸化珪素膜で形成して
いる。全面にプラズマCVD法で酸化珪素膜を形成し、異方性ドライエッチングでこの膜
を全面にわたって均一にエッチングして側壁スペーサを形成する。ゲート電極をマスクと
して第2n型不純物領域252、254、第2p型不純物領域253を形成する。
いる。全面にプラズマCVD法で酸化珪素膜を形成し、異方性ドライエッチングでこの膜
を全面にわたって均一にエッチングして側壁スペーサを形成する。ゲート電極をマスクと
して第2n型不純物領域252、254、第2p型不純物領域253を形成する。
そして、図14(A)に示すように水素を含有する酸化窒化珪素膜256をプラズマC
VD法により50nmの厚さで形成する。さらに、高周波マグネトロンスパッタリング法に
より作製される窒化珪素膜257を形成する。その後、410℃の加熱処理により水素化
を行うが、窒化珪素膜257により当該水素が気相中に放散されるのを防ぎ水素化の効果
を高めることができる。また、窒化珪素膜257に置き換えて酸化窒化アルミニウム(A
lNxOy:X=2.5〜47.5原子%)を適用しても良い。酸化窒化アルミニウムは窒
化珪素膜と同様な効果に加え、熱伝導性が高いことから、TFTの発熱を放散させる効果
が得られる。即ち、素子を微細化して集積度を向上させることによる発熱の影響を低減す
ることができる。
VD法により50nmの厚さで形成する。さらに、高周波マグネトロンスパッタリング法に
より作製される窒化珪素膜257を形成する。その後、410℃の加熱処理により水素化
を行うが、窒化珪素膜257により当該水素が気相中に放散されるのを防ぎ水素化の効果
を高めることができる。また、窒化珪素膜257に置き換えて酸化窒化アルミニウム(A
lNxOy:X=2.5〜47.5原子%)を適用しても良い。酸化窒化アルミニウムは窒
化珪素膜と同様な効果に加え、熱伝導性が高いことから、TFTの発熱を放散させる効果
が得られる。即ち、素子を微細化して集積度を向上させることによる発熱の影響を低減す
ることができる。
層間絶縁膜258はプラズマCVD法で作製される酸化珪素膜、常圧CVD法で作製さ
れるリンガラス(PSG)、あるいはボロンガラス(BSG)、もしくはリンボロンガラ
ス(PBSG)で形成可能であるが、最も好ましくはポリイミド、アクリルなど感光性有
機樹脂材料により被膜の形成と同時にコンタクト部の開口を形成する。
れるリンガラス(PSG)、あるいはボロンガラス(BSG)、もしくはリンボロンガラ
ス(PBSG)で形成可能であるが、最も好ましくはポリイミド、アクリルなど感光性有
機樹脂材料により被膜の形成と同時にコンタクト部の開口を形成する。
そして、配線259をAl、Ti、Mo、Wなどを用いて形成する。この配線259と
層間絶縁膜258を被覆する形で高周波マグネトロンスパッタリング法により窒化珪素膜
260を20〜100nmの厚さに形成する。これは、この上層にCu配線を形成するに際
し、Cuの拡散を防ぐバリア膜とするものである。
層間絶縁膜258を被覆する形で高周波マグネトロンスパッタリング法により窒化珪素膜
260を20〜100nmの厚さに形成する。これは、この上層にCu配線を形成するに際
し、Cuの拡散を防ぐバリア膜とするものである。
そして、酸化珪素膜又は有機樹脂材料を用いて0.5〜5μmの厚さで第2層間絶縁膜
261を形成する。第2層間絶縁膜261に配線を形成するための開溝を形成し、その後
全面にスパッタ法で窒化タンタル膜から成るバリア層262を100〜200nmの厚さで
形成する。窒化タンタル膜はCuの拡散を防ぐバリア層として用いる。さらにスパッタ法
でCu膜を成膜してシード層を形成し、硫酸銅を用いたメッキ法によりCu層263を1
〜10μmの厚さで形成する。メッキ法以外でも、Cu層をスパッタ法で形成し、450
℃の熱処理でリフローさせて平坦化を実現することもできる(図14(C))。
261を形成する。第2層間絶縁膜261に配線を形成するための開溝を形成し、その後
全面にスパッタ法で窒化タンタル膜から成るバリア層262を100〜200nmの厚さで
形成する。窒化タンタル膜はCuの拡散を防ぐバリア層として用いる。さらにスパッタ法
でCu膜を成膜してシード層を形成し、硫酸銅を用いたメッキ法によりCu層263を1
〜10μmの厚さで形成する。メッキ法以外でも、Cu層をスパッタ法で形成し、450
℃の熱処理でリフローさせて平坦化を実現することもできる(図14(C))。
Cu層263をエッチング加工してCu配線264を形成する。Cu配線は酸化しやす
く熱的に不安定であるので、このCu配線264を被覆する保護膜を高周波マグネトロン
スパッタリング法による窒化珪素膜265で20〜200nmの厚さで形成する。当該窒化
珪素膜は緻密であり、Cuの酸化や周辺部位への拡散を防ぐことができる。また、窒化珪
素膜260と窒化珪素膜265とでCu配線264を挟み込むことによりCuによりTF
Tが汚染されるのを防ぐことができる。さらに必要があれば第3層間絶縁膜266を形成
し、図14(C)と同様な作業をすれば多層配線を形成し、マイクロプロセッサやメモリ
ーなどの半導体装置を形成することができる。
く熱的に不安定であるので、このCu配線264を被覆する保護膜を高周波マグネトロン
スパッタリング法による窒化珪素膜265で20〜200nmの厚さで形成する。当該窒化
珪素膜は緻密であり、Cuの酸化や周辺部位への拡散を防ぐことができる。また、窒化珪
素膜260と窒化珪素膜265とでCu配線264を挟み込むことによりCuによりTF
Tが汚染されるのを防ぐことができる。さらに必要があれば第3層間絶縁膜266を形成
し、図14(C)と同様な作業をすれば多層配線を形成し、マイクロプロセッサやメモリ
ーなどの半導体装置を形成することができる。
(実施の形態4)
本実施の形態では、ダマシンによりCu配線を形成する一形態について図15を用いて
説明する。勿論、この半導体装置の各部位においても本発明に係る窒化珪素膜が適用され
る。
本実施の形態では、ダマシンによりCu配線を形成する一形態について図15を用いて
説明する。勿論、この半導体装置の各部位においても本発明に係る窒化珪素膜が適用され
る。
まず、実施の形態3と同様にして図14(B)の状態を形成する。即ち、配線259の
上層に窒化珪素膜260を形成する。その後、酸化シリコン膜、又は有機樹脂膜を用いて
1〜5μmの厚さで第2層間絶縁膜267を形成する。第2層間絶縁膜267上に窒化珪
素膜268を形成した後、配線を形成するための開溝269を形成する(図15(A))
。
上層に窒化珪素膜260を形成する。その後、酸化シリコン膜、又は有機樹脂膜を用いて
1〜5μmの厚さで第2層間絶縁膜267を形成する。第2層間絶縁膜267上に窒化珪
素膜268を形成した後、配線を形成するための開溝269を形成する(図15(A))
。
さらに第3層間絶縁膜270を形成し、概略開口269の位置に合わせ、それより開口
幅の広い開口272を形成する。その後全面にスパッタ法で窒化タンタル膜271を10
0〜200nmの厚さで形成する。窒化タンタル膜はCuの拡散を防ぐ層となる(図15(
B))。
幅の広い開口272を形成する。その後全面にスパッタ法で窒化タンタル膜271を10
0〜200nmの厚さで形成する。窒化タンタル膜はCuの拡散を防ぐ層となる(図15(
B))。
さらにスパッタ法でCu膜を成膜し、シード層を形成した後、硫酸銅を用いたメッキ法
によりCu層を1〜10μmの厚さで形成する。メッキ法以外でもCu層をスパッタ法で
形成し、450℃の熱処理でリフローさせて平坦化を実現することもできる。
によりCu層を1〜10μmの厚さで形成する。メッキ法以外でもCu層をスパッタ法で
形成し、450℃の熱処理でリフローさせて平坦化を実現することもできる。
次に、CMP(Chemical-Mechanical Polishing:化学的・機械的ポリッシング)法を
用いてCuメッキ層の表面から研磨を始め、第3層間絶縁膜270が露出するまで研磨を
行い、図15(C)に示すように表面を平坦化する。こうしてCu配線273が形成され
る。CMPのスラリーは砥粒と酸化剤と添加剤から成り、砥粒にはアルミナかシリカを用
いる。酸化剤には硝酸鉄、過酸化水素、過ヨウ素酸カリウム等を用いる。こうしてバリア
層271、Cu層273から成る配線が形成される。この上層に窒化珪素膜274を形成
して保護膜としても良い。
窒化珪素膜260、窒化珪素膜268、窒化珪素膜274とでCu配線263を挟み込む
ことによりCuによりTFTが汚染されるのを防ぐことができる。
用いてCuメッキ層の表面から研磨を始め、第3層間絶縁膜270が露出するまで研磨を
行い、図15(C)に示すように表面を平坦化する。こうしてCu配線273が形成され
る。CMPのスラリーは砥粒と酸化剤と添加剤から成り、砥粒にはアルミナかシリカを用
いる。酸化剤には硝酸鉄、過酸化水素、過ヨウ素酸カリウム等を用いる。こうしてバリア
層271、Cu層273から成る配線が形成される。この上層に窒化珪素膜274を形成
して保護膜としても良い。
窒化珪素膜260、窒化珪素膜268、窒化珪素膜274とでCu配線263を挟み込む
ことによりCuによりTFTが汚染されるのを防ぐことができる。
(実施の形態5)
本実施の形態は、ガラス基板と比較してより平坦性の高い合成石英基板を用いて、より
微細化に適した半導体装置の構成について図22と図23を参照して説明する。勿論、こ
の半導体装置の各部位においても本発明に係る窒化珪素膜が適用される。
本実施の形態は、ガラス基板と比較してより平坦性の高い合成石英基板を用いて、より
微細化に適した半導体装置の構成について図22と図23を参照して説明する。勿論、こ
の半導体装置の各部位においても本発明に係る窒化珪素膜が適用される。
石英基板200上に結晶性珪素膜を形成する。結晶性珪素膜は600〜900℃の加熱
処理により非晶質珪素膜を結晶化して形成されたもの、又は非晶質珪素膜にNiなど珪素
の結晶化の触媒となる元素を添加して500〜700℃で結晶化させたものを適用するこ
とができる。後者の場合には、結晶性珪素膜が得られた後に、ハロゲンを含む酸化性雰囲
気中で850〜1050℃、好ましくは950℃にて1〜12時間の加熱処理を行って、
触媒となる元素をゲッタリングにより除去しておくと良い。
処理により非晶質珪素膜を結晶化して形成されたもの、又は非晶質珪素膜にNiなど珪素
の結晶化の触媒となる元素を添加して500〜700℃で結晶化させたものを適用するこ
とができる。後者の場合には、結晶性珪素膜が得られた後に、ハロゲンを含む酸化性雰囲
気中で850〜1050℃、好ましくは950℃にて1〜12時間の加熱処理を行って、
触媒となる元素をゲッタリングにより除去しておくと良い。
その後、図22(A)において示すように、当該結晶性珪素膜より、島状に分割した半
導体膜216〜218を形成する。さらに、図7及び図20で説明したPPTA法を用い
て、半導体膜216〜218の表面に熱酸化処理により1〜5nmの酸化珪素膜280を形
成する。また、酸素に、NF3、HF、ClF3から選ばれた一種又は複数種を0.01〜
0.1%添加して酸化処理を行い、Fを酸化珪素膜中に含ませても良い。
導体膜216〜218を形成する。さらに、図7及び図20で説明したPPTA法を用い
て、半導体膜216〜218の表面に熱酸化処理により1〜5nmの酸化珪素膜280を形
成する。また、酸素に、NF3、HF、ClF3から選ばれた一種又は複数種を0.01〜
0.1%添加して酸化処理を行い、Fを酸化珪素膜中に含ませても良い。
図22(B)で示すように、ゲート絶縁膜240は、10〜80nmの厚さで高周波マグ
ネトロンスパッタリング法で作製される窒化珪素膜が適用されるが、半導体膜との界面に
は熱酸化処理により形成される1〜5nmの厚さの酸化珪素膜280を介在させておく。酸
化珪素膜により、窒化珪素と半導体膜とが直接接触して界面準位密度が増加するのを防ぎ
、また、膜形成時のダメージを低減することが可能であり、界面準位密度を低減すること
ができる。
ネトロンスパッタリング法で作製される窒化珪素膜が適用されるが、半導体膜との界面に
は熱酸化処理により形成される1〜5nmの厚さの酸化珪素膜280を介在させておく。酸
化珪素膜により、窒化珪素と半導体膜とが直接接触して界面準位密度が増加するのを防ぎ
、また、膜形成時のダメージを低減することが可能であり、界面準位密度を低減すること
ができる。
また、同様な効果を得る手段として、酸化性の水溶液、代表的にはオゾン水で形成され
る酸化珪素膜(ケミカルオキサイド)を残存させておいても良い。
る酸化珪素膜(ケミカルオキサイド)を残存させておいても良い。
ゲート電極243、244及び容量電極245は、実施の形態1と同様に膜厚10〜5
0nmの窒化タンタル(TaN)から成る第1導電膜241と、膜厚100〜400nmのタ
ングステン(W)から成る第2導電膜242とで形成する。
0nmの窒化タンタル(TaN)から成る第1導電膜241と、膜厚100〜400nmのタ
ングステン(W)から成る第2導電膜242とで形成する。
その後、図22(C)に示すように、ドーピング処理により第1n型不純物領域246
、248、第1p型不純物領域247を形成する。これらの不純物領域は、第2導電膜2
42をマスクとして第1導電膜241と重畳するように形成している。
、248、第1p型不純物領域247を形成する。これらの不純物領域は、第2導電膜2
42をマスクとして第1導電膜241と重畳するように形成している。
図22(D)では、ゲート電極の側壁スペーサ249〜251を酸化珪素膜で形成して
いる。全面にプラズマCVD法で酸化珪素膜を形成し、異方性ドライエッチングでこの膜
を全面にわたって均一にエッチングして側壁スペーサを形成する。ゲート電極をマスクと
して第2n型不純物領域252、254、第2p型不純物領域253を形成する。
いる。全面にプラズマCVD法で酸化珪素膜を形成し、異方性ドライエッチングでこの膜
を全面にわたって均一にエッチングして側壁スペーサを形成する。ゲート電極をマスクと
して第2n型不純物領域252、254、第2p型不純物領域253を形成する。
そして、図23(A)に示すように水素を含有する酸化窒化珪素膜256をプラズマC
VD法により50nmの厚さで形成する。さらに、高周波マグネトロンスパッタリング法に
より作製される窒化珪素膜257を形成する。その後、410℃の加熱処理により水素化
を行うが、窒化珪素膜257により当該水素が気相中に放散されるのを防ぎ水素化の効果
を高めることができる。また、窒化珪素膜257に置き換えて酸化窒化アルミニウム(A
lNxOy:X=2.5〜47.5原子%)を適用しても良い。酸化窒化アルミニウムは窒
化珪素膜と同様な効果に加え、熱伝導性が高いことから、TFTの発熱を放散させる効果
が得られる。即ち、素子を微細化して集積度を向上させることによる発熱の影響を低減す
ることができる。
VD法により50nmの厚さで形成する。さらに、高周波マグネトロンスパッタリング法に
より作製される窒化珪素膜257を形成する。その後、410℃の加熱処理により水素化
を行うが、窒化珪素膜257により当該水素が気相中に放散されるのを防ぎ水素化の効果
を高めることができる。また、窒化珪素膜257に置き換えて酸化窒化アルミニウム(A
lNxOy:X=2.5〜47.5原子%)を適用しても良い。酸化窒化アルミニウムは窒
化珪素膜と同様な効果に加え、熱伝導性が高いことから、TFTの発熱を放散させる効果
が得られる。即ち、素子を微細化して集積度を向上させることによる発熱の影響を低減す
ることができる。
層間絶縁膜258はプラズマCVD法で作製される酸化珪素膜、常圧CVD法で作製さ
れるリンガラス(PSG)、あるいはボロンガラス(BSG)、もしくはリンボロンガラ
ス(PBSG)で形成可能であるが、最も好ましくはポリイミド、アクリルなど感光性有
機樹脂材料により被膜の形成と同時にコンタクト部の開口を形成する。
れるリンガラス(PSG)、あるいはボロンガラス(BSG)、もしくはリンボロンガラ
ス(PBSG)で形成可能であるが、最も好ましくはポリイミド、アクリルなど感光性有
機樹脂材料により被膜の形成と同時にコンタクト部の開口を形成する。
そして、配線259をAl、Ti、Mo、Wなどを用いて形成する。この配線259と
層間絶縁膜258を被覆する形で高周波マグネトロンスパッタリング法により窒化珪素膜
260を20〜100nmの厚さに形成する。これは、この上層にCu配線を形成するに際
し、Cuの拡散を防ぐバリア膜とするものである(図23(B))。
層間絶縁膜258を被覆する形で高周波マグネトロンスパッタリング法により窒化珪素膜
260を20〜100nmの厚さに形成する。これは、この上層にCu配線を形成するに際
し、Cuの拡散を防ぐバリア膜とするものである(図23(B))。
そして、酸化珪素膜又は有機樹脂材料を用いて0.5〜5μmの厚さで第2層間絶縁膜
261を形成する。第2層間絶縁膜261に配線を形成するための開溝を形成し、その後
全面にスパッタ法で窒化タンタル膜から成るバリア層262を100〜200nmの厚さで
形成する。窒化タンタル膜はCuの拡散を防ぐバリア層として用いる。さらにスパッタ法
でCu膜を成膜してシード層を形成し、硫酸銅を用いたメッキ法によりCu層263を1
〜10μmの厚さで形成する。メッキ法以外でも、Cu層をスパッタ法で形成し、450
℃の熱処理でリフローさせて平坦化を実現することもできる(図23(C))。
261を形成する。第2層間絶縁膜261に配線を形成するための開溝を形成し、その後
全面にスパッタ法で窒化タンタル膜から成るバリア層262を100〜200nmの厚さで
形成する。窒化タンタル膜はCuの拡散を防ぐバリア層として用いる。さらにスパッタ法
でCu膜を成膜してシード層を形成し、硫酸銅を用いたメッキ法によりCu層263を1
〜10μmの厚さで形成する。メッキ法以外でも、Cu層をスパッタ法で形成し、450
℃の熱処理でリフローさせて平坦化を実現することもできる(図23(C))。
Cu層263をエッチング加工してCu配線264を形成する。Cu配線は酸化しやす
く熱的に不安定であるので、このCu配線264を被覆する保護膜を高周波マグネトロン
スパッタリング法による窒化珪素膜265で20〜200nmの厚さで形成する。当該窒化
珪素膜は緻密であり、Cuの酸化や周辺部位への拡散を防ぐことができる。また、窒化珪
素膜260と窒化珪素膜265とでCu配線264を挟み込むことによりCuによりTF
Tが汚染されるのを防ぐことができる。さらに必要があれば第3層間絶縁膜266を形成
し、図23(C)と同様な作業をすれば多層配線を形成し、マイクロプロセッサやメモリ
ーなどの半導体装置を形成することができる(図23(D))。配線層は必要に応じて多
層化するることができる。
く熱的に不安定であるので、このCu配線264を被覆する保護膜を高周波マグネトロン
スパッタリング法による窒化珪素膜265で20〜200nmの厚さで形成する。当該窒化
珪素膜は緻密であり、Cuの酸化や周辺部位への拡散を防ぐことができる。また、窒化珪
素膜260と窒化珪素膜265とでCu配線264を挟み込むことによりCuによりTF
Tが汚染されるのを防ぐことができる。さらに必要があれば第3層間絶縁膜266を形成
し、図23(C)と同様な作業をすれば多層配線を形成し、マイクロプロセッサやメモリ
ーなどの半導体装置を形成することができる(図23(D))。配線層は必要に応じて多
層化するることができる。
(実施の形態6)
実施の形態5に、実施の形態4で示す配線形成工程を組み合わせて半導体装置を完成さ
せても良い。即ち、ダマシン技術によりCu配線を形成することができる。この場合にお
いても、本発明に係る窒化珪素膜が適用される。
実施の形態5に、実施の形態4で示す配線形成工程を組み合わせて半導体装置を完成さ
せても良い。即ち、ダマシン技術によりCu配線を形成することができる。この場合にお
いても、本発明に係る窒化珪素膜が適用される。
(実施の形態7)
実施の形態1〜6により作製される代表的な半導体装置としてマイクロコンピュータの
一実施形態を図18と図19を用いて説明する。図18に示すように、0.3〜1.1mm
の厚さのガラス又は石英などの基板上に各種の機能回路部を集積してマイクロコンピュー
タを実現することができる。各種の機能回路部は実施の形態1〜6により作製されるTF
Tや容量部を主体として形成することが可能である。
実施の形態1〜6により作製される代表的な半導体装置としてマイクロコンピュータの
一実施形態を図18と図19を用いて説明する。図18に示すように、0.3〜1.1mm
の厚さのガラス又は石英などの基板上に各種の機能回路部を集積してマイクロコンピュー
タを実現することができる。各種の機能回路部は実施の形態1〜6により作製されるTF
Tや容量部を主体として形成することが可能である。
図18で示すマイクロコンピュータ2100の要素としては、CPU2101、ROM
2102、割り込みコントローラ2103、キャッシュメモリー2104、RAM210
5、DMAC2106、クロック発生回路2107、シリアルインターフェース2108
、電源発生回路2109、ADC/DAC2110、タイマカウンタ2111、WDT2
112、I/Oポート2102などである。
2102、割り込みコントローラ2103、キャッシュメモリー2104、RAM210
5、DMAC2106、クロック発生回路2107、シリアルインターフェース2108
、電源発生回路2109、ADC/DAC2110、タイマカウンタ2111、WDT2
112、I/Oポート2102などである。
ガラス基板上に形成されたマイクロコンピュータ2100は、セラミックやFRP(繊
維強化プラスチック)のベース2201にフェースダウンボンディングで固着される。マ
イクロコンピュータ2100のガラス基板の裏面には、熱伝導性の良い酸化窒化アルミニ
ウム2203が被覆されて熱放散効果を高めている。
さらにこれに接してアルミニウムで形成される放熱フィン2204が設けられ、マイクロ
コンピュータ2100の動作に伴う発熱対策としている。全体は封止樹脂2205で覆わ
れ、外部回路との接続はピン2202により行う。
維強化プラスチック)のベース2201にフェースダウンボンディングで固着される。マ
イクロコンピュータ2100のガラス基板の裏面には、熱伝導性の良い酸化窒化アルミニ
ウム2203が被覆されて熱放散効果を高めている。
さらにこれに接してアルミニウムで形成される放熱フィン2204が設けられ、マイクロ
コンピュータ2100の動作に伴う発熱対策としている。全体は封止樹脂2205で覆わ
れ、外部回路との接続はピン2202により行う。
本実施の形態ではマイクロコンピュータの形態を一例として示したが、各種機能回路の
構成や組み合わせを換えれば、メディアプロセッサ、グラフィクス用LSI、暗号LSI
、メモリー、グラフィクス用LSI、携帯電話用LSIなど様々な機能の半導体装置を完
成させることができる。
構成や組み合わせを換えれば、メディアプロセッサ、グラフィクス用LSI、暗号LSI
、メモリー、グラフィクス用LSI、携帯電話用LSIなど様々な機能の半導体装置を完
成させることができる。
Claims (5)
- 半導体膜を有するトランジスタと、
前記トランジスタ上に設けられ、平坦な上面を有する第1の絶縁膜と、
前記第1の絶縁膜上に設けられ、前記第1の絶縁膜に設けられた開口を介して、前記半導体膜と電気的に接続された第1の配線と、
前記第1の配線上の第2の配線と、
前記第1の配線の側面と接する領域を有する第1のバリア膜と、
前記第2の配線上に設けられ、前記第2の配線の上面と接する領域と、前記第2の配線の側面と接する領域とを有する第2のバリア膜と、を有し、
前記第1の配線は、Al、Ti、Mo、又はWを含み、
前記第2の配線はCuを含むことを特徴とする半導体装置。 - 請求項1において、
前記第1のバリア膜は、前記第1の配線の上面の一部と接する領域を有することを特徴する半導体装置。 - 請求項1又は2において、
前記第1のバリア膜及び前記第2のバリア膜の各々は、SiNを含むことを特徴とする半導体装置。 - 請求項1乃至3のいずれか一において、
前記第1の絶縁膜上に設けられ、平坦な上面を有する第2の絶縁膜を有し、
前記第2の配線は、前記第2の絶縁膜に設けられた開口を介して、前記第1の配線と電気的に接続されることを特徴とする半導体装置。 - 請求項1乃至4のいずれか一において、
前記トランジスタは、Cuを含むゲート電極を有することを特徴とする半導体装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002143899 | 2002-05-17 | ||
JP2002143899 | 2002-05-17 | ||
JP2002160848 | 2002-05-31 | ||
JP2002160848 | 2002-05-31 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015163795A Division JP2015216406A (ja) | 2002-05-17 | 2015-08-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016197750A true JP2016197750A (ja) | 2016-11-24 |
JP6243489B2 JP6243489B2 (ja) | 2017-12-06 |
Family
ID=29552304
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010046384A Withdrawn JP2010123998A (ja) | 2002-05-17 | 2010-03-03 | 半導体装置 |
JP2013185408A Expired - Fee Related JP5732501B2 (ja) | 2002-05-17 | 2013-09-06 | 半導体装置 |
JP2014194654A Withdrawn JP2015005779A (ja) | 2002-05-17 | 2014-09-25 | 半導体装置 |
JP2015030521A Withdrawn JP2015128174A (ja) | 2002-05-17 | 2015-02-19 | 半導体装置 |
JP2015163795A Withdrawn JP2015216406A (ja) | 2002-05-17 | 2015-08-21 | 半導体装置 |
JP2016152939A Expired - Fee Related JP6243489B2 (ja) | 2002-05-17 | 2016-08-03 | 半導体装置 |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010046384A Withdrawn JP2010123998A (ja) | 2002-05-17 | 2010-03-03 | 半導体装置 |
JP2013185408A Expired - Fee Related JP5732501B2 (ja) | 2002-05-17 | 2013-09-06 | 半導体装置 |
JP2014194654A Withdrawn JP2015005779A (ja) | 2002-05-17 | 2014-09-25 | 半導体装置 |
JP2015030521A Withdrawn JP2015128174A (ja) | 2002-05-17 | 2015-02-19 | 半導体装置 |
JP2015163795A Withdrawn JP2015216406A (ja) | 2002-05-17 | 2015-08-21 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (5) | US6838397B2 (ja) |
JP (6) | JP2010123998A (ja) |
KR (3) | KR101028346B1 (ja) |
CN (2) | CN100405602C (ja) |
TW (1) | TWI288443B (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI288443B (en) * | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
JP2004071696A (ja) * | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7605023B2 (en) * | 2002-08-29 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device and heat treatment method therefor |
JP4627961B2 (ja) * | 2002-09-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7253125B1 (en) | 2004-04-16 | 2007-08-07 | Novellus Systems, Inc. | Method to improve mechanical strength of low-k dielectric film using modulated UV exposure |
KR100655751B1 (ko) * | 2004-10-01 | 2006-12-11 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
US9659769B1 (en) | 2004-10-22 | 2017-05-23 | Novellus Systems, Inc. | Tensile dielectric films using UV curing |
US20060105106A1 (en) * | 2004-11-16 | 2006-05-18 | Applied Materials, Inc. | Tensile and compressive stressed materials for semiconductors |
US8889233B1 (en) | 2005-04-26 | 2014-11-18 | Novellus Systems, Inc. | Method for reducing stress in porous dielectric films |
WO2006117900A1 (ja) * | 2005-04-26 | 2006-11-09 | Sharp Kabushiki Kaisha | 半導体装置の製造方法及び半導体装置 |
US8454750B1 (en) | 2005-04-26 | 2013-06-04 | Novellus Systems, Inc. | Multi-station sequential curing of dielectric films |
US8980769B1 (en) | 2005-04-26 | 2015-03-17 | Novellus Systems, Inc. | Multi-station sequential curing of dielectric films |
TWI338171B (en) * | 2005-05-02 | 2011-03-01 | Au Optronics Corp | Display device and wiring structure and method for forming the same |
US7247582B2 (en) * | 2005-05-23 | 2007-07-24 | Applied Materials, Inc. | Deposition of tensile and compressive stressed materials |
CN100431994C (zh) * | 2005-10-14 | 2008-11-12 | 宋学君 | 一种加工玻璃微通路的新方法 |
JP2007273919A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | 半導体装置及びその製造方法 |
US10037905B2 (en) * | 2009-11-12 | 2018-07-31 | Novellus Systems, Inc. | UV and reducing treatment for K recovery and surface clean in semiconductor processing |
US20100267231A1 (en) * | 2006-10-30 | 2010-10-21 | Van Schravendijk Bart | Apparatus for uv damage repair of low k films prior to copper barrier deposition |
US8465991B2 (en) | 2006-10-30 | 2013-06-18 | Novellus Systems, Inc. | Carbon containing low-k dielectric constant recovery using UV treatment |
KR100823461B1 (ko) * | 2007-05-11 | 2008-04-21 | 테크노세미켐 주식회사 | 실리콘산화막 및 실리콘질화막 식각용 식각액 조성물 |
TWI345836B (en) | 2007-06-12 | 2011-07-21 | Au Optronics Corp | Dielectric layer and thin film transistor,display planel,and electro-optical apparatus |
GB2451116A (en) * | 2007-07-20 | 2009-01-21 | X Fab Uk Ltd | Polysilicon devices |
US8211510B1 (en) | 2007-08-31 | 2012-07-03 | Novellus Systems, Inc. | Cascaded cure approach to fabricate highly tensile silicon nitride films |
JP5182993B2 (ja) * | 2008-03-31 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
US8486164B2 (en) | 2008-09-05 | 2013-07-16 | Samsung Sdi Co., Ltd. | Evaporator and fuel reformer having the same |
US9050623B1 (en) | 2008-09-12 | 2015-06-09 | Novellus Systems, Inc. | Progressive UV cure |
DE112009004289T5 (de) * | 2008-12-08 | 2012-11-08 | Calyxo Gmbh | Dünnschichtabscheidung und Rückführung eines halbleitenden Materials |
US8506831B2 (en) * | 2008-12-23 | 2013-08-13 | Air Products And Chemicals, Inc. | Combination, method, and composition for chemical mechanical planarization of a tungsten-containing substrate |
US20110207301A1 (en) * | 2010-02-19 | 2011-08-25 | Kormanyos Kenneth R | Atmospheric pressure chemical vapor deposition with saturation control |
US8563095B2 (en) * | 2010-03-15 | 2013-10-22 | Applied Materials, Inc. | Silicon nitride passivation layer for covering high aspect ratio features |
WO2011114890A1 (ja) | 2010-03-16 | 2011-09-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
WO2011145484A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012151261A (ja) * | 2011-01-19 | 2012-08-09 | Mitsubishi Heavy Ind Ltd | 半導体発光素子、半導体発光素子の保護膜及びその作製方法 |
CN102736294A (zh) * | 2011-04-13 | 2012-10-17 | 京东方科技集团股份有限公司 | 一种基板、液晶显示面板及其制造方法 |
CN107123688B (zh) * | 2012-06-29 | 2021-04-09 | 株式会社半导体能源研究所 | 半导体装置 |
KR102205778B1 (ko) * | 2012-11-20 | 2021-01-21 | 호야 가부시키가이샤 | 마스크 블랭크, 전사용 마스크, 마스크 블랭크의 제조방법, 전사용 마스크의 제조방법 및 반도체 디바이스의 제조방법 |
WO2014109272A1 (en) * | 2013-01-11 | 2014-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device charging method |
US9787126B2 (en) | 2013-02-08 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of electrochemical device |
US9799772B2 (en) | 2013-05-29 | 2017-10-24 | Joled Inc. | Thin film transistor device, method for manufacturing same and display device |
KR102268516B1 (ko) * | 2013-12-09 | 2021-06-24 | 엘지디스플레이 주식회사 | 초고해상도 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
JP6488124B2 (ja) | 2013-12-27 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10012883B2 (en) | 2014-02-10 | 2018-07-03 | Sharp Kabushiki Kaisha | Semiconductor device including a silicon nitride dielectric layer and method for producing same |
US9589853B2 (en) * | 2014-02-28 | 2017-03-07 | Lam Research Corporation | Method of planarizing an upper surface of a semiconductor substrate in a plasma etch chamber |
US9824887B2 (en) * | 2014-10-14 | 2017-11-21 | Sharp Kabushiki Kaisha | Nitride semiconductor device |
KR102378361B1 (ko) * | 2015-04-15 | 2022-03-25 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 장치 및 이의 제조 방법 |
CN105137660A (zh) * | 2015-09-25 | 2015-12-09 | 京东方科技集团股份有限公司 | 一种光配向膜杂质去除装置和方法 |
US20170271380A1 (en) * | 2016-03-16 | 2017-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method |
JP2018021994A (ja) * | 2016-08-02 | 2018-02-08 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
US9847221B1 (en) | 2016-09-29 | 2017-12-19 | Lam Research Corporation | Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing |
CN108172626B (zh) * | 2016-12-07 | 2020-07-10 | 清华大学 | 一种薄膜晶体管及其制备方法 |
CN106783628B (zh) * | 2017-02-27 | 2019-12-03 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法、薄膜晶体管及显示器 |
WO2018185839A1 (ja) * | 2017-04-04 | 2018-10-11 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP7186382B2 (ja) * | 2017-10-31 | 2022-12-09 | パナソニックIpマネジメント株式会社 | 構造体およびその製造方法 |
US10840189B2 (en) | 2018-07-30 | 2020-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit devices having raised via contacts and methods of fabricating the same |
CN113169055B (zh) * | 2018-12-05 | 2023-08-08 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN112981351B (zh) * | 2021-05-06 | 2021-08-03 | 蓝思科技(长沙)有限公司 | 非金属吸收渐变薄膜的制备方法、具膜器件和电子产品 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999050903A1 (fr) * | 1998-03-30 | 1999-10-07 | Hitachi, Ltd. | Circuit integre a semi-conducteur et procede de fabrication correspondant |
JP2001312223A (ja) * | 2000-02-22 | 2001-11-09 | Semiconductor Energy Lab Co Ltd | 自発光装置及びその作製方法 |
JP2001339066A (ja) * | 2000-05-26 | 2001-12-07 | Sharp Corp | 半導体装置のコンタクトエッチング方法 |
JP2002026009A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2002076114A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Ltd | 半導体装置の製造方法 |
Family Cites Families (156)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3967981A (en) * | 1971-01-14 | 1976-07-06 | Shumpei Yamazaki | Method for manufacturing a semiconductor field effort transistor |
JPS61194827A (ja) | 1985-02-25 | 1986-08-29 | Oki Electric Ind Co Ltd | 拡散保護膜形成方法 |
US4951601A (en) * | 1986-12-19 | 1990-08-28 | Applied Materials, Inc. | Multi-chamber integrated process system |
JPH0756190B2 (ja) | 1987-11-17 | 1995-06-14 | 清水建設株式会社 | 構造物の振動抑制装置 |
JPH01176067A (ja) | 1987-12-29 | 1989-07-12 | Hoya Corp | 窒化シリコン膜の成膜方法 |
JPH0316129A (ja) | 1989-03-22 | 1991-01-24 | Fuji Electric Co Ltd | 窒化シリコン膜の生成方法 |
JPH0263A (ja) | 1989-04-07 | 1990-01-05 | Daicel Chem Ind Ltd | フォトマスクカバー |
JP2832360B2 (ja) * | 1989-05-10 | 1998-12-09 | 日本真空技術株式会社 | 薄膜形成装置 |
US5043299B1 (en) * | 1989-12-01 | 1997-02-25 | Applied Materials Inc | Process for selective deposition of tungsten on semiconductor wafer |
US5310410A (en) * | 1990-04-06 | 1994-05-10 | Sputtered Films, Inc. | Method for processing semi-conductor wafers in a multiple vacuum and non-vacuum chamber apparatus |
DE69127395T2 (de) | 1990-05-11 | 1998-01-02 | Asahi Glass Co Ltd | Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter |
JP3179779B2 (ja) | 1990-07-24 | 2001-06-25 | 株式会社半導体エネルギー研究所 | 窒化物絶縁膜の作製方法 |
US7335570B1 (en) * | 1990-07-24 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming insulating films, capacitances, and semiconductor devices |
DE69125323T2 (de) * | 1990-07-24 | 1997-09-25 | Semiconductor Energy Lab | Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen |
JPH04130631A (ja) | 1990-09-20 | 1992-05-01 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2937459B2 (ja) | 1990-11-07 | 1999-08-23 | 日本電気株式会社 | 半導体装置におけるコンタクト・ホールの形成方法 |
JP3024661B2 (ja) * | 1990-11-09 | 2000-03-21 | セイコーエプソン株式会社 | アクティブマトリクス基板及びその製造方法 |
TW237562B (ja) * | 1990-11-09 | 1995-01-01 | Semiconductor Energy Res Co Ltd | |
US5286296A (en) * | 1991-01-10 | 1994-02-15 | Sony Corporation | Multi-chamber wafer process equipment having plural, physically communicating transfer means |
US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
JP2717237B2 (ja) * | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
US5324360A (en) * | 1991-05-21 | 1994-06-28 | Canon Kabushiki Kaisha | Method for producing non-monocrystalline semiconductor device and apparatus therefor |
JP2543764Y2 (ja) | 1991-05-27 | 1997-08-13 | 株式会社クボタ | 屋根の隅棟部の連結装置 |
JPH0544017A (ja) | 1991-08-08 | 1993-02-23 | Nissin Electric Co Ltd | 窒化ケイ素膜の形成方法 |
US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
JP2666103B2 (ja) * | 1992-06-03 | 1997-10-22 | カシオ計算機株式会社 | 薄膜半導体装置 |
JP3309509B2 (ja) | 1993-08-12 | 2002-07-29 | セイコーエプソン株式会社 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
JP3030368B2 (ja) * | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
CN100367461C (zh) | 1993-11-05 | 2008-02-06 | 株式会社半导体能源研究所 | 一种制造薄膜晶体管和电子器件的方法 |
JPH08195494A (ja) * | 1994-05-26 | 1996-07-30 | Sanyo Electric Co Ltd | 半導体装置,半導体装置の製造方法,薄膜トランジスタ,薄膜トランジスタの製造方法,表示装置 |
JPH08339996A (ja) | 1995-06-12 | 1996-12-24 | Toshiba Corp | 半導体装置の製造方法 |
TW371796B (en) | 1995-09-08 | 1999-10-11 | Semiconductor Energy Lab Co Ltd | Method and apparatus for manufacturing a semiconductor device |
US5587520A (en) * | 1995-09-29 | 1996-12-24 | Hewlett-Packard Company | Thermal conductivity detector |
US5847410A (en) * | 1995-11-24 | 1998-12-08 | Semiconductor Energy Laboratory Co. | Semiconductor electro-optical device |
JP3114964B2 (ja) | 1995-12-22 | 2000-12-04 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
JP3645380B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
JP3645378B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3645379B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6478263B1 (en) * | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
US5888858A (en) * | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US7056381B1 (en) * | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
US6180439B1 (en) * | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
US6465287B1 (en) * | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
JPH09232250A (ja) | 1996-02-20 | 1997-09-05 | Semiconductor Energy Lab Co Ltd | 被膜作製方法 |
US6063654A (en) * | 1996-02-20 | 2000-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor involving laser treatment |
US6100562A (en) * | 1996-03-17 | 2000-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
JPH09312406A (ja) | 1996-03-17 | 1997-12-02 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP3565983B2 (ja) | 1996-04-12 | 2004-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5989998A (en) | 1996-08-29 | 1999-11-23 | Matsushita Electric Industrial Co., Ltd. | Method of forming interlayer insulating film |
JPH1084085A (ja) | 1996-09-09 | 1998-03-31 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JP3377160B2 (ja) | 1996-12-13 | 2003-02-17 | シャープ株式会社 | 半導体装置およびその製造方法 |
US6537905B1 (en) | 1996-12-30 | 2003-03-25 | Applied Materials, Inc. | Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug |
JP3976828B2 (ja) | 1997-02-17 | 2007-09-19 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法 |
JP4553991B2 (ja) * | 1997-12-09 | 2010-09-29 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
JP3697044B2 (ja) | 1997-12-19 | 2005-09-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JPH11251599A (ja) | 1998-03-06 | 1999-09-17 | Toshiba Corp | 薄膜半導体装置の製造方法 |
US6987786B2 (en) | 1998-07-02 | 2006-01-17 | Gsi Group Corporation | Controlling laser polarization |
US20040084780A1 (en) | 1998-07-07 | 2004-05-06 | Tri-Rung Yew | Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit |
JP2000040679A (ja) | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2000100811A (ja) | 1998-09-18 | 2000-04-07 | Rohm Co Ltd | 半導体装置の製造方法 |
US6274887B1 (en) * | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
JP4583540B2 (ja) | 1999-03-04 | 2010-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US6674136B1 (en) | 1999-03-04 | 2004-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having driver circuit and pixel section provided over same substrate |
JP4641586B2 (ja) | 1999-03-12 | 2011-03-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6306694B1 (en) | 1999-03-12 | 2001-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Process of fabricating a semiconductor device |
US6281552B1 (en) * | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
TW518637B (en) | 1999-04-15 | 2003-01-21 | Semiconductor Energy Lab | Electro-optical device and electronic equipment |
US6362507B1 (en) * | 1999-04-20 | 2002-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate |
TW517260B (en) | 1999-05-15 | 2003-01-11 | Semiconductor Energy Lab | Semiconductor device and method for its fabrication |
CN100592523C (zh) * | 1999-06-02 | 2010-02-24 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
JP4173307B2 (ja) | 1999-06-24 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体集積回路の製造方法 |
US6140220A (en) | 1999-07-08 | 2000-10-31 | Industrial Technology Institute Reseach | Dual damascene process and structure with dielectric barrier layer |
JP4108228B2 (ja) * | 1999-07-15 | 2008-06-25 | 富士通株式会社 | 半導体装置の製造方法 |
JP4554011B2 (ja) | 1999-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
JP2001102328A (ja) | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US6281134B1 (en) | 1999-10-22 | 2001-08-28 | United Microelectronics Corp. | Method for combining logic circuit and capacitor |
JP4562835B2 (ja) | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW587239B (en) * | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
CN1217417C (zh) | 1999-12-10 | 2005-08-31 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
US6576546B2 (en) | 1999-12-22 | 2003-06-10 | Texas Instruments Incorporated | Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications |
US6282115B1 (en) | 1999-12-22 | 2001-08-28 | International Business Machines Corporation | Multi-level DRAM trench store utilizing two capacitors and two plates |
US6639265B2 (en) | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US6815329B2 (en) | 2000-02-08 | 2004-11-09 | International Business Machines Corporation | Multilayer interconnect structure containing air gaps and method for making |
TW525305B (en) | 2000-02-22 | 2003-03-21 | Semiconductor Energy Lab | Self-light-emitting device and method of manufacturing the same |
US6399478B2 (en) | 2000-02-22 | 2002-06-04 | Sanyo Electric Co., Ltd. | Method of making a dual damascene structure with modified insulation |
JP2001250956A (ja) | 2000-03-08 | 2001-09-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
DE10014917B4 (de) * | 2000-03-17 | 2004-12-02 | Infineon Technologies Ag | Verfahren zur Herstellung einer Kontaktschicht |
KR100749970B1 (ko) | 2000-03-20 | 2007-08-16 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 디바이스 및 그 제조 방법 |
JP2001274245A (ja) * | 2000-03-24 | 2001-10-05 | Nec Corp | 半導体装置及びその製造方法 |
JP2001261499A (ja) | 2000-03-24 | 2001-09-26 | Nikon Corp | GaN系結晶成長用基板およびその製造方法 |
JP2001291720A (ja) | 2000-04-05 | 2001-10-19 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
US6559070B1 (en) | 2000-04-11 | 2003-05-06 | Applied Materials, Inc. | Mesoporous silica films with mobile ion gettering and accelerated processing |
US20010030169A1 (en) | 2000-04-13 | 2001-10-18 | Hideo Kitagawa | Method of etching organic film and method of producing element |
JP2001358218A (ja) | 2000-04-13 | 2001-12-26 | Canon Inc | 有機膜のエッチング方法及び素子の製造方法 |
JP2002050634A (ja) * | 2000-04-28 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US6794229B2 (en) * | 2000-04-28 | 2004-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
US6828587B2 (en) * | 2000-06-19 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7503975B2 (en) | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
JP2002016246A (ja) * | 2000-06-28 | 2002-01-18 | Sharp Corp | Mos型半導体トランジスタの製造方法 |
US6541861B2 (en) | 2000-06-30 | 2003-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure |
JP3760086B2 (ja) | 2000-07-07 | 2006-03-29 | 株式会社ルネサステクノロジ | フォトマスクの製造方法 |
JP3953715B2 (ja) | 2000-07-31 | 2007-08-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2002053971A (ja) | 2000-08-03 | 2002-02-19 | Sony Corp | めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置 |
JP3594888B2 (ja) | 2000-08-07 | 2004-12-02 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP2002057342A (ja) | 2000-08-10 | 2002-02-22 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2002076308A (ja) * | 2000-08-31 | 2002-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
US6413852B1 (en) | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
JP2002162646A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 反射型液晶表示装置 |
US6599818B2 (en) * | 2000-10-10 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method |
JP3612486B2 (ja) | 2000-11-28 | 2005-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2002164428A (ja) | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP3669919B2 (ja) | 2000-12-04 | 2005-07-13 | シャープ株式会社 | 半導体装置の製造方法 |
TWI313059B (ja) * | 2000-12-08 | 2009-08-01 | Sony Corporatio | |
US7087975B2 (en) | 2000-12-28 | 2006-08-08 | Infineon Technologies Ag | Area efficient stacking of antifuses in semiconductor device |
TW545080B (en) | 2000-12-28 | 2003-08-01 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
TW525402B (en) | 2001-01-18 | 2003-03-21 | Semiconductor Energy Lab | Process for producing a light emitting device |
JP2002217258A (ja) | 2001-01-22 | 2002-08-02 | Hitachi Ltd | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 |
SG107573A1 (en) | 2001-01-29 | 2004-12-29 | Semiconductor Energy Lab | Light emitting device |
US6440842B1 (en) | 2001-02-02 | 2002-08-27 | Macronix International Co. Ltd. | Method of forming a dual damascene structure by patterning a sacrificial layer to define the plug portions of the structure |
JP4663139B2 (ja) | 2001-02-16 | 2011-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
SG143946A1 (en) | 2001-02-19 | 2008-07-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
US6492708B2 (en) | 2001-03-14 | 2002-12-10 | International Business Machines Corporation | Integrated coil inductors for IC devices |
US20020142531A1 (en) | 2001-03-29 | 2002-10-03 | Hsu Sheng Teng | Dual damascene copper gate and interconnect therefore |
US6932896B2 (en) | 2001-03-30 | 2005-08-23 | Nutool, Inc. | Method and apparatus for avoiding particle accumulation in electrodeposition |
JP3654354B2 (ja) | 2001-05-28 | 2005-06-02 | 学校法人早稲田大学 | 超lsi配線板及びその製造方法 |
US20040126548A1 (en) | 2001-05-28 | 2004-07-01 | Waseda University | ULSI wiring and method of manufacturing the same |
US6930056B1 (en) | 2001-06-19 | 2005-08-16 | Lsi Logic Corporation | Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure |
TW527646B (en) | 2001-07-24 | 2003-04-11 | United Microelectronics Corp | Method for pre-cleaning residual polymer |
US20030045098A1 (en) | 2001-08-31 | 2003-03-06 | Applied Materials, Inc. | Method and apparatus for processing a wafer |
JP2003110108A (ja) | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | 半導体装置の製造方法及びその構造 |
US6717222B2 (en) | 2001-10-07 | 2004-04-06 | Guobiao Zhang | Three-dimensional memory |
TW521328B (en) * | 2001-11-19 | 2003-02-21 | United Microelectronics Corp | Fabrication method of metal oxide semiconductor transistor |
JP4778660B2 (ja) | 2001-11-27 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6872658B2 (en) * | 2001-11-30 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device by exposing resist mask |
US6686236B2 (en) | 2001-12-21 | 2004-02-03 | Texas Instruments Incorporated | Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing |
US6646328B2 (en) | 2002-01-11 | 2003-11-11 | Taiwan Semiconductor Manufacturing Co. Ltd. | Chip antenna with a shielding layer |
TWI261358B (en) * | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
TW200302511A (en) * | 2002-01-28 | 2003-08-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US6656748B2 (en) | 2002-01-31 | 2003-12-02 | Texas Instruments Incorporated | FeRAM capacitor post stack etch clean/repair |
JP4137460B2 (ja) * | 2002-02-08 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2003243631A (ja) | 2002-02-18 | 2003-08-29 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム |
US7157366B2 (en) | 2002-04-02 | 2007-01-02 | Samsung Electronics Co., Ltd. | Method of forming metal interconnection layer of semiconductor device |
CA2479873A1 (en) | 2002-04-12 | 2003-10-23 | Acm Research, Inc. | Electropolishing and electroplating methods |
JP3590034B2 (ja) | 2002-04-26 | 2004-11-17 | Necエレクトロニクス株式会社 | 半導体容量素子及びその製造方法 |
TWI288443B (en) * | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
JP2004071696A (ja) | 2002-08-02 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US7605023B2 (en) * | 2002-08-29 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device and heat treatment method therefor |
US6870183B2 (en) | 2002-11-04 | 2005-03-22 | Advanced Micro Devices, Inc. | Stacked organic memory devices and methods of operating and fabricating |
US20040112735A1 (en) | 2002-12-17 | 2004-06-17 | Applied Materials, Inc. | Pulsed magnetron for sputter deposition |
US6794718B2 (en) | 2002-12-19 | 2004-09-21 | International Business Machines Corporation | High mobility crystalline planes in double-gate CMOS technology |
US7041748B2 (en) | 2003-01-08 | 2006-05-09 | International Business Machines Corporation | Patternable low dielectric constant materials and their use in ULSI interconnection |
-
2003
- 2003-05-13 TW TW092112984A patent/TWI288443B/zh not_active IP Right Cessation
- 2003-05-16 KR KR1020030031167A patent/KR101028346B1/ko active IP Right Grant
- 2003-05-16 CN CNB031238165A patent/CN100405602C/zh not_active Expired - Fee Related
- 2003-05-16 CN CN2008101088936A patent/CN101304045B/zh not_active Expired - Fee Related
- 2003-05-16 US US10/439,295 patent/US6838397B2/en not_active Expired - Fee Related
-
2004
- 2004-12-22 US US11/017,870 patent/US7335918B2/en not_active Expired - Fee Related
-
2008
- 2008-01-04 US US12/003,984 patent/US7893439B2/en not_active Expired - Lifetime
-
2010
- 2010-03-03 JP JP2010046384A patent/JP2010123998A/ja not_active Withdrawn
- 2010-06-22 KR KR1020100058992A patent/KR101021053B1/ko not_active IP Right Cessation
- 2010-11-29 KR KR1020100119707A patent/KR101054240B1/ko active IP Right Grant
-
2011
- 2011-01-03 US US12/983,538 patent/US8866144B2/en not_active Expired - Lifetime
-
2013
- 2013-09-06 JP JP2013185408A patent/JP5732501B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-25 JP JP2014194654A patent/JP2015005779A/ja not_active Withdrawn
- 2014-10-16 US US14/515,770 patent/US9847355B2/en not_active Expired - Lifetime
-
2015
- 2015-02-19 JP JP2015030521A patent/JP2015128174A/ja not_active Withdrawn
- 2015-08-21 JP JP2015163795A patent/JP2015216406A/ja not_active Withdrawn
-
2016
- 2016-08-03 JP JP2016152939A patent/JP6243489B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999050903A1 (fr) * | 1998-03-30 | 1999-10-07 | Hitachi, Ltd. | Circuit integre a semi-conducteur et procede de fabrication correspondant |
JP2001312223A (ja) * | 2000-02-22 | 2001-11-09 | Semiconductor Energy Lab Co Ltd | 自発光装置及びその作製方法 |
JP2001339066A (ja) * | 2000-05-26 | 2001-12-07 | Sharp Corp | 半導体装置のコンタクトエッチング方法 |
JP2002026009A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2002076114A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20100133932A (ko) | 2010-12-22 |
US20050106898A1 (en) | 2005-05-19 |
KR101028346B1 (ko) | 2011-04-11 |
US7335918B2 (en) | 2008-02-26 |
CN101304045A (zh) | 2008-11-12 |
KR101021053B1 (ko) | 2011-03-15 |
CN101304045B (zh) | 2010-09-29 |
US20080142887A1 (en) | 2008-06-19 |
JP5732501B2 (ja) | 2015-06-10 |
JP6243489B2 (ja) | 2017-12-06 |
US9847355B2 (en) | 2017-12-19 |
JP2015216406A (ja) | 2015-12-03 |
JP2013239759A (ja) | 2013-11-28 |
TWI288443B (en) | 2007-10-11 |
US6838397B2 (en) | 2005-01-04 |
CN1458694A (zh) | 2003-11-26 |
US8866144B2 (en) | 2014-10-21 |
US20110095292A1 (en) | 2011-04-28 |
US7893439B2 (en) | 2011-02-22 |
US20150035058A1 (en) | 2015-02-05 |
KR20030089502A (ko) | 2003-11-21 |
CN100405602C (zh) | 2008-07-23 |
KR20100086968A (ko) | 2010-08-02 |
JP2010123998A (ja) | 2010-06-03 |
JP2015005779A (ja) | 2015-01-08 |
JP2015128174A (ja) | 2015-07-09 |
KR101054240B1 (ko) | 2011-08-08 |
US20040099915A1 (en) | 2004-05-27 |
TW200403754A (en) | 2004-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6243489B2 (ja) | 半導体装置 | |
US20060261341A1 (en) | Semiconductor device and manufacturing method of the same | |
CN106935656B (zh) | 绝缘膜、半导体装置的制造方法以及半导体装置 | |
JP5404064B2 (ja) | レーザ処理装置、および半導体基板の作製方法 | |
TWI655775B (zh) | 半導體裝置以及該半導體裝置的製造方法 | |
JP4627971B2 (ja) | 半導体装置の作製方法 | |
JP2000357798A (ja) | 薄膜トランジスタ及びその製造方法 | |
TW200302522A (en) | Manufacturing apparatus of an insulation film | |
JP2001085701A (ja) | 多層構造を有する素子、その素子の製造装置、及びその素子の製造方法 | |
JP5063461B2 (ja) | El表示装置 | |
JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
US20090050895A1 (en) | Semiconductor manufacturing method, semiconductor manufacturing apparatus, and display unit | |
JP2004327649A (ja) | 半導体装置、薄膜トランジスタおよび半導体装置の製造方法 | |
JP2000022157A (ja) | 薄膜トランジスタ製造方法 | |
WO2000060647A1 (fr) | Dispositif a structure multicouche, appareil et procede de production de ce dispositif |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6243489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |