JP2016184746A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2016184746A
JP2016184746A JP2016085368A JP2016085368A JP2016184746A JP 2016184746 A JP2016184746 A JP 2016184746A JP 2016085368 A JP2016085368 A JP 2016085368A JP 2016085368 A JP2016085368 A JP 2016085368A JP 2016184746 A JP2016184746 A JP 2016184746A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
metal oxide
semiconductor film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016085368A
Other languages
English (en)
Other versions
JP6113888B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016184746A publication Critical patent/JP2016184746A/ja
Application granted granted Critical
Publication of JP6113888B2 publication Critical patent/JP6113888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する作製方法を提供する。
【解決手段】酸化物半導体膜４０３を含むトランジスタにおいて、酸化物半導体膜の上面部及び下面部に、酸化物半導体膜と同種の成分でなる第１第２の金属酸化物膜４０４、４０７を積層され、さらに、金属酸化物膜において酸化物半導体膜と接する面と対向する面には、金属酸化物膜及び酸化物半導体膜とは異なる成分でなる絶縁膜４０９が接して設けられている。また、トランジスタの活性層に用いる酸化物半導体膜は、熱処理によって、水素、水分、水酸基または水素化物などの不純物を酸化物半導体より排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、高純度化及び電気的にｉ型（真性）化されたものである。
【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタより
も動作速度が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの
、電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、光ＢＴ
試験前後において、トランジスタのしきい値電圧は変動してしまう。これに対して、特許
文献２及び特許文献３では、酸化物半導体を用いたトランジスタのしきい値電圧のシフト
を抑制するために、酸化物半導体層の上部面または下部面の少なくとも一面に設けた界面
安定化層によって酸化物半導体層の界面における電荷トラップを防止する技術が開示され
ている。
特開２００６−１６５５２８号公報 特開２０１０−１６３４７号公報 特開２０１０−１６３４８号公報
しかしながら、特許文献２または特許文献３で開示されたトランジスタは、界面安定化層
として、ゲート絶縁層及び保護層と同質性を有する層を用いており、活性層との界面の状
態を良好に保つことができないため、活性層と界面安定化層との界面における電荷トラッ
プを抑制することが困難である。特に、界面安定化層と活性層が同等のバンドギャップを
有する場合には、電荷の蓄積が容易に起こりえる。
したがって、酸化物半導体を用いたトランジスタは、未だ十分な信頼性を有しているとは
言えない。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
開示する発明の一態様は、ゲート絶縁膜または保護絶縁膜等の絶縁膜と、活性層としての
酸化物半導体膜が直接的に接するのではなく、これらの間に、これらと接して金属酸化物
膜が存在し、且つ該金属酸化物膜は酸化物半導体膜と同種の成分でなることを技術的思想
とするものである。つまり、開示する発明の一態様は、金属酸化物膜及び酸化物半導体膜
とは異なる成分でなる絶縁膜と、金属酸化物膜と、酸化物半導体膜と、が積層された構造
を備えている。ここで、「酸化物半導体膜と同種の成分」とは、酸化物半導体膜の構成元
素から選択される一または複数の金属元素を含むことを意味する。
このような積層構造を備えることにより、半導体装置の動作などに起因して生じうる電荷
などが、上述の絶縁膜と酸化物半導体膜との界面に捕獲されることを十分に抑制すること
ができるのである。この効果は、酸化物半導体膜と相性の良い材料によって構成された金
属酸化物膜を酸化物半導体膜と接する態様で存在させることで、半導体装置の動作などに
起因して生じうる電荷などが酸化物半導体膜と金属酸化物膜との界面に捕獲されることを
抑制し、さらに、界面に電荷の捕獲中心が形成されうる材料を用いて構成された絶縁膜を
金属酸化物膜と接する態様で存在させることにより、金属酸化物膜と絶縁膜との界面に上
述の電荷を捕獲させることができるというメカニズムによるものである。
すなわち、金属酸化物膜のみでは、電荷が多量に生じる状況において酸化物半導体膜との
界面における電荷の捕獲を抑制するのが困難になるところ、金属酸化物膜と接する態様の
絶縁膜を設けることにより、金属酸化物膜と絶縁膜との界面に優先的に電荷を捕獲し、酸
化物半導体膜と金属酸化物膜との界面における電荷の捕獲を抑制することができるのであ
る。このように、開示する発明の一態様に係る効果は、絶縁膜と、金属酸化物膜と、酸化
物半導体膜と、が積層された構造に起因するものであって、金属酸化物膜と、酸化物半導
体膜と、の積層構造が生ずる効果とは異質のものであるということができる。
そして、酸化物半導体膜の界面における電荷の捕獲を抑制し、電荷の捕獲中心を酸化物半
導体膜から遠ざけることができるという上述の効果により、半導体装置の動作不具合を抑
制し、半導体装置の信頼性を向上させることができるのである。
なお、上述のメカニズムから、金属酸化物膜は十分な厚みを有していることが望ましい。
金属酸化物膜が薄い場合には、金属酸化物膜と絶縁膜との界面に捕獲される電荷の影響が
大きくなる場合があるためである。例えば、金属酸化物膜は、酸化物半導体膜よりも厚く
するのが好適である。
また、絶縁性を有する金属酸化物膜は、ソース電極及びドレイン電極と酸化物半導体膜と
の接続を妨げない態様で形成されるので、ソース電極またはドレイン電極と、酸化物半導
体膜との間に金属酸化物膜が存在する場合と比較して抵抗の増大を防ぐことができる。よ
って、トランジスタの電気的特性の低下を抑制することができる。
なお、酸化物半導体は薄膜形成工程において、酸素の過不足などによる化学量論的組成か
らのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度が
変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気的
特性の変動要因となる。したがって、水素、水分、水酸基または水素化物（水素化合物と
もいう）などの不純物を酸化物半導体より意図的に排除し、かつ不純物の排除工程によっ
て同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することに
よって、酸化物半導体膜を高純度化及び電気的にｉ型（真性）化する。
ｉ型（真性）の酸化物半導体とは、ｎ型不純物である水素を酸化物半導体から除去し、酸
化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりｉ型（
真性）の酸化物半導体、またはｉ型（真性）に限りなく近い酸化物半導体としたものであ
る。
なお、酸化物半導体膜をｉ型化する工程において、酸化物半導体膜と同種の成分でなる金
属酸化物膜も同時にｉ型化することも可能である。開示する発明の一態様において、酸化
物半導体膜の上部面及び下部面に設けられた金属酸化物膜は、水分や水素等の不純物が十
分に低減され、電気的にｉ型化した金属酸化物膜であるのが望ましい。
高純度化された酸化物半導体膜を有するトランジスタは、しきい値電圧やオン電流などの
電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の
変動も少ない。
本発明の一態様の半導体装置は、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲー
ト絶縁膜に接して設けられた第１の金属酸化物膜と、第１の金属酸化物膜と接し、ゲート
電極と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と接するソース電極
及びドレイン電極と、酸化物半導体膜と接する第２の金属酸化物膜と、第２の金属酸化物
膜を覆う絶縁膜と、を有する半導体装置である。
また、上記の半導体装置において第２の金属酸化物膜は、ソース電極及びドレイン電極を
覆い、且つ第１の金属酸化物膜と接して設けられるのが好ましく、酸化物半導体膜は、第
１の金属酸化物膜及び第２の金属酸化物膜に囲まれるのがより好ましい。
また、上記の半導体装置において、少なくとも酸化物半導体膜の上面の一部が、ソース電
極及びドレイン電極と接していてもよく、この場合において、酸化物半導体膜のチャネル
長方向の側端部と、第１の金属酸化物膜のチャネル長方向の側端部と、が一致していても
よい。
または、上記の半導体装置において、少なくともソース電極及びドレイン電極の上面の一
部が、酸化物半導体膜と接していてもよく、この場合において、酸化物半導体膜のチャネ
ル長方向の側端部と、第２の金属酸化物膜のチャネル長方向の側端部と、が一致していて
もよい。
また、上記の半導体装置のいずれかにおいて、第１の金属酸化物膜及び第２の金属酸化物
膜は、酸化物半導体膜の成分元素を含んで構成されるのが好ましい。
また、上記の半導体装置のいずれかにおいて、第１の金属酸化物膜及び第２の金属酸化物
膜のエネルギーギャップは、酸化物半導体膜のエネルギーギャップより大きいのが好まし
い。
また、上記の半導体装置のいずれかにおいて、第１の金属酸化物膜及び第２の金属酸化物
膜の伝導帯の下端のエネルギーは、酸化物半導体膜の伝導帯の下端のエネルギーより高い
のが好ましい。
また、上記の半導体装置のいずれかにおいて、第１の金属酸化物膜及び第２の金属酸化物
膜は、酸化ガリウムを含んで構成されるのが好ましく、第１の金属酸化物膜の構成元素の
比率と第２の金属酸化物膜の構成元素の比率が等しいのがより好ましい。
また、上記の半導体装置のいずれかにおいて、酸化物膜上に、導電膜を有していてもよい
。
なお、上記において、ソース電極とドレイン電極の間隔によって決定されるトランジスタ
のチャネル長Ｌは、１０ｎｍ以上１０μｍ以下、例えば、０．１μｍ〜０．５μｍとする
ことができる。もちろん、チャネル長Ｌは、１μｍ以上であっても構わない。また、チャ
ネル幅Ｗについても、１０ｎｍ以上とすることができる。
本発明の一形態は、安定した電気特性を有するトランジスタを作製することができる。
また、本発明の一形態は、電気特性が良好で信頼性の高いトランジスタを有する半導体装
置を作製することができる。
半導体装置の一態様を示す平面図及び断面図。 酸化物半導体膜及び金属酸化物膜を有するトランジスタにおけるバンド図。 半導体装置の一態様を示す図。 半導体装置の作製工程の一例を示す図。 半導体装置の作製工程の一例を示す図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図５を用
いて説明する。
〈半導体装置の構成例〉
図１に、半導体装置の例として、ボトムゲート型のトランジスタの断面図及び平面図を示
す。図１（Ａ）は平面図であり、図１（Ｂ）及び図１（Ｃ）は、図１（Ａ）におけるＡ−
Ｂ断面及びＣ−Ｄ断面に係る断面図である。なお、図１（Ａ）では、煩雑になることを避
けるため、トランジスタ３１０の構成要素の一部（例えば、第２の金属酸化物膜４０７な
ど）を省略している。
図１に示すトランジスタ３１０は、絶縁表面を有する基板４００上に、ゲート電極４０１
、ゲート絶縁膜４０２、第１の金属酸化物膜４０４、酸化物半導体膜４０３、ソース電極
４０５ａ、ドレイン電極４０５ｂ、第２の金属酸化物膜４０７、及び絶縁膜４０９を含む
。
図１に示すトランジスタ３１０において、第２の金属酸化物膜４０７は、ソース電極４０
５ａ及びドレイン電極４０５ｂを覆い、且つ第１の金属酸化物膜４０４及び酸化物半導体
膜４０３と接して設けられている。また、図１（Ｂ）及び図１（Ｃ）に示すように、第２
の金属酸化物膜４０７と第１の金属酸化物膜４０４とは、酸化物半導体膜４０３が存在し
ない領域において接している。つまり、酸化物半導体膜４０３は、第１の金属酸化物膜４
０４及び第２の金属酸化物膜４０７に囲まれて設けられている。
ここで、第１の金属酸化物膜４０４や第２の金属酸化物膜４０７には、酸化物半導体膜４
０３と同種の成分でなる酸化物を用いるのが望ましい。具体的には、酸化物半導体膜の構
成元素から選択される一または複数の金属元素の酸化物を含む膜を用いるのが好ましい。
このような材料は酸化物半導体膜４０３との相性が良く、これを第１の金属酸化物膜４０
４や第２の金属酸化物膜４０７に用いることで、酸化物半導体膜との界面の状態を良好に
保つことができるからである。つまり、上述の材料を第１の金属酸化物膜４０４や第２の
金属酸化物膜４０７に用いることで、酸化物半導体膜とこれに接する金属酸化物膜の界面
（ここでは、第１の金属酸化物膜４０４と酸化物半導体膜４０３との界面、または、第２
の金属酸化物膜４０７と酸化物半導体膜４０３との界面）における電荷の捕獲を抑制する
ことができる。
なお、第１の金属酸化物膜４０４と第２の金属酸化物膜４０７とは、共に酸化物半導体膜
４０３と同種の成分でなる膜であるから、酸化物半導体膜４０３が存在しない領域におい
て接する構成とする場合、その密着性を向上させることができる。また、第１の金属酸化
物膜４０４の構成元素の比率と第２の金属酸化物膜４０７の構成元素の比率が等しくする
のがより好ましい。
なお、酸化物半導体膜４０３を活性層として用いる関係上、第１の金属酸化物膜４０４や
第２の金属酸化物膜４０７のエネルギーギャップは、酸化物半導体膜４０３のエネルギー
ギャップより大きいことが求められる。また、第１の金属酸化物膜４０４と酸化物半導体
膜４０３の間、または、第２の金属酸化物膜４０７と酸化物半導体膜４０３の間には、少
なくとも、室温（２０℃）において、酸化物半導体膜４０３からキャリアが流出しない程
度のエネルギー障壁の形成が求められる。例えば、第１の金属酸化物膜４０４または第２
の金属酸化物膜４０７の伝導帯の下端と、酸化物半導体膜４０３の伝導帯の下端とのエネ
ルギー差、あるいは、第１の金属酸化物膜４０４または第２の金属酸化物膜４０７の価電
子帯の上端と、酸化物半導体膜４０３の価電子帯の上端とのエネルギー差は０．５ｅＶ以
上であるのが望ましく、０．７ｅＶ以上であるとより望ましい。また、１．５ｅＶ以下で
あると望ましい。
具体的には、例えば、酸化物半導体膜４０３にＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場
合には、酸化ガリウムを含む材料などを用いて第１の金属酸化物膜４０４や第２の金属酸
化物膜４０７を形成すればよい。なお、酸化ガリウムとＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を
接触させた場合のエネルギー障壁は、伝導帯側で約０．８ｅＶとなり、価電子帯側で約０
．９ｅＶとなる。
なお、酸化ガリウムは、ＧａＯｘとも表記され、酸素が化学量論比よりも過剰となるよう
ｘの値を設定するのが好ましい。例えば、ｘの値を１．４以上２．０以下とするのが好ま
しく、ｘの値を１．５以上１．８以下とするのがより好ましい。ただし、酸化ガリウム膜
中に、イットリウムなどの３族元素、ハフニウムなどの４族元素、アルミニウムなどの１
３族元素、シリコンなどの１４族元素、窒素、などの水素以外の不純物元素を含ませるこ
とで、酸化ガリウムのエネルギーギャップを拡大させて絶縁性を高めても良い。不純物を
含まない酸化ガリウム膜のエネルギーギャップは４．９ｅＶであるが、上述の不純物を、
例えば０を超えて２０原子％以下程度含ませることで、そのエネルギーギャップを６ｅＶ
程度まで拡大することができる。
なお、電荷の発生源や捕獲中心を低減するという観点からは、金属酸化物膜における水素
や水などの不純物は十分に低減されたものであるのが望ましい。この思想は、酸化物半導
体膜における不純物低減の思想と共通するものである。
また、ゲート絶縁膜４０２や絶縁膜４０９には、第１の金属酸化物膜４０４や第２の金属
酸化物膜４０７と接触させることによって、その界面に電荷の捕獲中心が形成されうる材
料を用いるのが望ましい。このような材料をゲート絶縁膜４０２や絶縁膜４０９に用いる
ことで、電荷はゲート絶縁膜４０２と第１の金属酸化物膜４０４との界面、または、絶縁
膜４０９と第２の金属酸化物膜４０７との界面に捕獲されるため、第１の金属酸化物膜４
０４と酸化物半導体膜４０３の界面での電荷捕獲、または、第２の金属酸化物膜４０７と
酸化物半導体膜４０３の界面での電荷捕獲を十分に抑制することができるようになる。
具体的には、ゲート絶縁膜４０２や絶縁膜４０９には、酸化シリコン、窒化シリコン、酸
化アルミニウム、窒化アルミニウム、これらの混合材料、などを単層でまたは積層して用
いればよい。例えば、第１の金属酸化物膜４０４や第２の金属酸化物膜４０７に酸化ガリ
ウムを含む材料を用いる場合には、ゲート絶縁膜４０２や絶縁膜４０９には、酸化シリコ
ンや窒化シリコンなどを用いるのが好適である。また、第１の金属酸化物膜４０４や第２
の金属酸化物膜４０７と接する関係上、ゲート絶縁膜４０２や絶縁膜４０９のエネルギー
ギャップは、第１の金属酸化物膜４０４や第２の金属酸化物膜４０７のエネルギーギャッ
プより大きいことが望ましい。
なお、ゲート絶縁膜４０２と第１の金属酸化物膜４０４との界面、または、絶縁膜４０９
と第２の金属酸化物膜４０７との界面に電荷の捕獲中心を形成することができるのであれ
ば、ゲート絶縁膜４０２や絶縁膜４０９の材料を上述のものに限定する必要はない。また
、ゲート絶縁膜４０２と第１の金属酸化物膜４０４との界面、または、絶縁膜４０９と第
２の金属酸化物膜４０７との界面に、電荷の捕獲中心が形成される処理を行っても良い。
このような処理としては、例えば、プラズマ処理や元素の添加処理（イオン注入など）が
ある。
トランジスタ３１０上には、さらに絶縁物が設けられていても良い。また、ソース電極４
０５ａやドレイン電極４０５ｂと配線とを電気的に接続させるために、ゲート絶縁膜４０
２、第１の金属酸化物膜４０４、第２の金属酸化物膜４０７、絶縁膜４０９、などには開
口が形成されていても良い。また、酸化物半導体膜４０３の上方に、さらに、第２のゲー
ト電極を有していても良い。なお、酸化物半導体膜４０３は島状に加工されていることが
望ましいが、島状に加工されていなくても良い。
図２は、上述のトランジスタ３１０、すなわち、ゲート電極ＧＥ側からゲート絶縁膜Ｉ１
、第１の金属酸化物膜ＭＯ１、酸化物半導体膜ＯＳ、第２の金属酸化物膜ＭＯ２及び絶縁
膜Ｉ２を接合した構造、におけるエネルギーバンド図（模式図）である。図２では、絶縁
膜、金属酸化物膜、酸化物半導体膜のいずれもが真性であるという理想的な状況を仮定し
、ゲート絶縁膜Ｉ１及び絶縁膜Ｉ２として酸化シリコン（バンドギャップＥｇ８ｅＶ〜９
ｅＶ）を、第１の金属酸化物膜ＭＯ１及び第２の金属酸化物膜ＭＯ２として酸化ガリウム
（バンドギャップＥｇ４．９ｅＶ）を、酸化物半導体膜ＯＳとしてＩｎ−Ｇａ−Ｚｎ−Ｏ
系非単結晶膜（バンドギャップＥｇ３．１５ｅＶ）を用いた場合について示している。な
お、酸化シリコンの真空準位と伝導帯の下端のエネルギー差は０．９５ｅＶであり、酸化
ガリウムの真空準位と伝導帯の下端のエネルギー差は３．５ｅＶであり、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系非単結晶膜の真空準位と伝導帯の下端のエネルギー差は４．３ｅＶである。
図２に示すように、酸化物半導体膜ＯＳのゲート電極ＧＥ側（チャネル側）には、酸化物
半導体と金属酸化物との界面に約０．８ｅＶ及び約０．９５ｅＶのエネルギー障壁が存在
する。同様に、酸化物半導体膜ＯＳのバックチャネル側（ゲート電極ＧＥとは反対側）に
も、酸化物半導体と金属酸化物との界面に約０．８ｅＶ及び約０．９５ｅＶのエネルギー
障壁が存在する。酸化物半導体と金属酸化物との界面において、このようなエネルギー障
壁が存在することにより、その界面におけるキャリアの移動は妨げられるため、キャリア
は酸化物半導体から金属酸化物に移動することなく、酸化物半導体中を移動する。図２に
示すように、酸化物半導体膜ＯＳ、金属酸化物膜、及び絶縁膜を、酸化物半導体膜が酸化
物半導体よりもバンドギャップが段階的に大きくなる材料（金属酸化物膜よりも絶縁膜の
バンドギャップの方が大きい）で挟まれるように設けた場合に、そういった有益な結果が
得られる。
図３（Ａ）乃至図３（Ｇ）に、図１とは異なるトランジスタの構成例を示す。
図３（Ａ）に示すトランジスタ３２０は、基板４００上に、ゲート電極４０１、ゲート絶
縁膜４０２、第１の金属酸化物膜４０４、酸化物半導体膜４０３、ソース電極４０５ａ、
ドレイン電極４０５ｂ、第２の金属酸化物膜４０７、及び絶縁膜４０９を含む点で図１に
示すトランジスタ３１０と共通している。図３（Ａ）に示すトランジスタ３２０と、図１
に示すトランジスタ３１０との相違は、ソース電極４０５ａ及びドレイン電極４０５ｂと
、酸化物半導体膜４０３と、が接続する位置である。すなわち、トランジスタ３１０は、
酸化物半導体膜４０３を形成後に、ソース電極４０５ａ及びドレイン電極４０５ｂを形成
することで、少なくとも酸化物半導体膜４０３の上面の一部が、ソース電極４０５ａ及び
ドレイン電極４０５ｂと接しているのに対して、トランジスタ３２０は、ソース電極４０
５ａ及びドレイン電極４０５ｂを形成後に、酸化物半導体膜４０３を形成することで、少
なくともソース電極４０５ａ及びドレイン電極４０５ｂの上面の一部が、酸化物半導体膜
４０３と接している。その他の構成要素については、図１と同様である。詳細は、図１に
関する記載を参酌することができる。
図３（Ｂ）に示すトランジスタ３３０は、基板４００上に、ゲート電極４０１、ゲート絶
縁膜４０２、第１の金属酸化物膜４０４、酸化物半導体膜４０３、ソース電極４０５ａ、
ドレイン電極４０５ｂ、第２の金属酸化物膜４０７、及び絶縁膜４０９を含む点で図１に
示すトランジスタ３１０と共通している。図３（Ｂ）に示すトランジスタ３３０において
は、第１の金属酸化物膜４０４が島状に加工されている点において図１に示すトランジス
タ３１０と相違する。
トランジスタ３３０において、第２の金属酸化物膜４０７は、ソース電極４０５ａ及びド
レイン電極４０５ｂを覆い、且つ酸化物半導体膜４０３及びゲート絶縁膜４０２と接して
設けられている。その他の構成要素については、図１と同様である。詳細は、図１に関す
る記載を参酌することができる。
図３（Ｃ）に示すトランジスタ３４０は、第２の金属酸化物膜４０７が島状に加工されて
いる点において、図３（Ａ）に示すトランジスタ３２０と相違し、その他の構成要素につ
いては、図３（Ａ）と同様である。トランジスタ３４０において、第２の金属酸化物膜４
０７は、酸化物半導体膜４０３と接して設けられている。
図３（Ｄ）乃至図３（Ｇ）に示すトランジスタ３５０、３６０、３７０、３８０は、上述
のトランジスタ３１０、３２０、３３０、３４０の構成に対して、それぞれ、絶縁膜４０
９上であって酸化物半導体膜４０３のチャネル形成領域と重畳する領域に導電膜４１０を
設けた構成である。その他の構成要素については、図１または図３（Ａ）乃至図３（Ｃ）
と同様である。
〈トランジスタの作製工程の例〉
以下、図４または図５を用いて、図１または図３（Ａ）に示すトランジスタの作製工程の
例について説明する。
〈トランジスタ３１０の作製工程〉
図４（Ａ）乃至図４（Ｅ）を用いて、図１に示すトランジスタ３１０の作製工程の一例に
ついて説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極４０１を形成する。なお、レジストマスクをインクジェット法で形
成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しな
いため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガ
ラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる
。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多
結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用
することも可能であり、これらの基板上に半導体素子が設けられていてもよい。
また、基板４００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性
基板上に酸化物半導体膜４０３を含むトランジスタを直接作製してもよいし、他の作製基
板に酸化物半導体膜４０３を含むトランジスタを作製し、その後可撓性基板に剥離、転置
してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物
半導体膜４０３を含むトランジスタとの間に剥離層を設けるとよい。
下地膜となる絶縁膜を基板４００とゲート電極４０１との間に設けてもよい。下地膜は、
基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコ
ン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一または複数の膜に
よる積層構造により形成することができる。
また、ゲート電極４０１は、モリブデン、チタン、タンタル、タングステン、アルミニウ
ム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用
いて、単層でまたは積層して形成することができる。
次いで、ゲート電極４０１上にゲート絶縁膜４０２を形成する（図４（Ａ））。ゲート絶
縁膜４０２には、第１の金属酸化物膜４０４と接触させることによって、その界面に電荷
の捕獲中心が形成されうる材料を用いるのが望ましい。このような材料をゲート絶縁膜４
０２に用いることで、電荷はゲート絶縁膜４０２と第１の金属酸化物膜４０４との界面に
捕獲されるため、第１の金属酸化物膜４０４と酸化物半導体膜４０３の界面での電荷捕獲
を十分に抑制することができるようになる。
具体的には、ゲート絶縁膜４０２としては、酸化シリコン膜、窒化シリコン膜、酸化窒化
シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化
アルミニウム膜、窒化酸化アルミニウム膜、または酸化ハフニウム膜等を単層でまたは積
層して形成することができ、酸化物半導体膜４０３または第１の金属酸化物膜４０４とは
異なる成分でなる膜とする。なお、後の酸化物半導体膜４０３への熱処理工程において、
第１の金属酸化物膜４０４からも水素や水分等の不純物を効率よく除去するためには、ゲ
ート絶縁膜４０２を酸化シリコン膜とするのが好ましい。また、第１の金属酸化物膜４０
４と接する関係上、ゲート絶縁膜４０２のエネルギーギャップは、第１の金属酸化物膜４
０４のエネルギーギャップより大きいことが望ましい。
なお、ゲート絶縁膜４０２と第１の金属酸化物膜４０４との界面に電荷の捕獲中心を形成
することができるのであれば、ゲート絶縁膜４０２の材料を上述のものに限定する必要は
ない。また、ゲート絶縁膜４０２と第１の金属酸化物膜４０４との界面に、電荷の捕獲中
心が形成される処理を行っても良い。このような処理としては、例えば、プラズマ処理や
元素の添加処理（イオン注入など）がある。
ゲート絶縁膜４０２の作製方法に特に限定はないが、例えば、プラズマＣＶＤ法やスパッ
タリング法などの成膜方法を用いてゲート絶縁膜４０２を作製することができる。
次いで、ゲート絶縁膜４０２上に、第１の金属酸化物膜４０４を形成する（図４（Ｂ））
。第１の金属酸化物膜４０４は、酸化物半導体膜４０３と同種の成分でなる酸化物を用い
るのが望ましい。このような材料は酸化物半導体膜４０３との相性が良く、これを第１の
金属酸化物膜４０４に用いることで、酸化物半導体膜との界面の状態を良好に保つことが
できるからである。つまり、上述の材料を第１の金属酸化物膜４０４に用いることで、第
１の金属酸化物膜４０４と酸化物半導体膜４０３との界面における電荷の捕獲を抑制する
ことができるのである。
なお、第１の金属酸化物膜４０４のエネルギーギャップは、酸化物半導体膜４０３のエネ
ルギーギャップより大きいことが求められる。また、第１の金属酸化物膜４０４と酸化物
半導体膜４０３の間には、少なくとも、室温（２０℃）において、酸化物半導体膜４０３
からキャリアが流出しない程度のエネルギー障壁の形成が求められる。
なお、電荷の発生源や捕獲中心を低減するという観点からは、金属酸化物膜における水素
や水などの不純物は十分に低減されたものであるのが望ましい。この思想は、酸化物半導
体膜における不純物低減の思想と共通するものである。
なお、電荷の捕獲中心を酸化物半導体膜４０３から遠ざけるためには、第１の金属酸化物
膜４０４は十分な膜厚を有しているのが好ましい。具体的には、第１の金属酸化物膜とし
て１０ｎｍを超える膜厚で、１００ｎｍ以下とするのが好ましい。
第１の金属酸化物膜４０４の作製方法に特に限定はない。例えば、プラズマＣＶＤ法やス
パッタリング法などの成膜方法を用いて第１の金属酸化物膜４０４を作製することができ
る。なお、水素や水などが混入しにくいという点では、スパッタリング法などが適当であ
る。一方で、膜の品質を高めるという点では、プラズマＣＶＤ法などが適当である。
次いで、第１の金属酸化物膜４０４上に、膜厚３ｎｍ以上３０ｎｍ以下の酸化物半導体膜
４０３をスパッタリング法で形成する。酸化物半導体膜４０３の膜厚を大きくしすぎると
（例えば、膜厚を５０ｎｍ以上）、トランジスタがノーマリーオンとなってしまうおそれ
があるため、上述の膜厚とするのが好ましい。なお、ゲート絶縁膜４０２、第１の金属酸
化物膜４０４及び酸化物半導体膜４０３は、大気に触れさせることなく連続して成膜する
のが好ましい。
なお、酸化物半導体膜４０３をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、第１の金属酸化物膜４０４の表面に付着
している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッ
タとは、基板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する
方法である。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい
。
酸化物半導体膜４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｇａ−Ｏ系酸化物半導体や、単元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ
−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸
化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、
という意味であり、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元
素を含んでもよい。
また、酸化物半導体膜４０３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一ま
たは複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、また
はＧａ及びＣｏなどがある。
本実施の形態では、酸化物半導体膜４０３としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜
成膜用ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜４０
３は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混
合雰囲気下においてスパッタリング法により形成することができる。
酸化物半導体膜４０３としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法で作製するため
のターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：
１：１［ｍｏｌ数比］の酸化物半導体膜成膜用ターゲットを用いることができる。また、
このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ
＝１：１：２［ｍｏｌ数比］の酸化物半導体膜成膜用ターゲットを用いてもよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル比に換算するとＩｎ２Ｏ３：
ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル比に換算
するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：
１〜１．５：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。
例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：
Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、酸化物半導体膜成膜用ターゲットの充填率は９０％以上１００％以下、好ましくは
９５％以上９９．９％以下である。充填率の高い酸化物半導体膜成膜用ターゲットを用い
ることにより、成膜した酸化物半導体膜４０３は緻密な膜とすることができる。
酸化物半導体膜４０３を成膜する際に用いるスパッタガスとしては、水素、水、水酸基ま
たは水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜４０３の成膜は、減圧状態に保持された成膜室内に基板４００を保持し、
基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下として行う。
基板４００を加熱しながら成膜することにより、成膜した酸化物半導体膜４０３に含まれ
る不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。
そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入
し、上記ターゲットを用いて基板４００上に酸化物半導体膜４０３を成膜する。成膜室内
の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオン
ポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、タ
ーボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排
気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ま
しくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導
体膜４０３に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
その後、酸化物半導体膜４０３に対して、熱処理（第１の熱処理）を行うことが望ましい
。この第１の熱処理によって酸化物半導体膜４０３中の、過剰な水素（水や水酸基を含む
）を除去し、酸化物半導体膜４０３の構造を整え、エネルギーギャップ中の欠陥準位を低
減することができる。さらに、この第１の熱処理によって、第１の金属酸化物膜４０４中
の過剰な水素（水や水酸基を含む）を除去することも可能である。第１の熱処理の温度は
、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み
点未満とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜４０３は大気に触
れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型
に限りなく近い酸化物半導体膜４０３を形成することで、極めて優れた特性のトランジス
タを実現することができる。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、例えば、酸化物半導体膜４０３を島状に加工した後などのタイミング
において行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に
限らず複数回行っても良い。
次いで、酸化物半導体膜４０３を第２のフォトリソグラフィ工程により島状の酸化物半導
体膜４０３に加工するのが好ましい（図４（Ｃ））。また、島状の酸化物半導体膜４０３
を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスク
をインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減でき
る。ここでの酸化物半導体膜４０３のエッチングは、ドライエッチングでもウェットエッ
チングでもよく、両方を用いてもよい。
なお、第２のフォトリソグラフィ工程において、酸化物半導体膜４０３に加えて第１の金
属酸化物膜４０４のパターン形成を行うことで、図３（Ｂ）に図示したトランジスタ３３
０とすることができる。トランジスタ３３０においては、酸化物半導体膜４０３のパター
ン形成と第１の金属酸化物膜４０４のパターン形成を同じマスクを用いて行うことにより
酸化物半導体膜４０３のチャネル長方向の側端部と、第１の金属酸化物膜４０４のチャネ
ル長方向の側端部と、が一致する。
次いで、第１の金属酸化物膜４０４及び酸化物半導体膜４０３上に、ソース電極及びドレ
イン電極（これと同じ層で形成される配線を含む）を形成するための導電膜を形成する。
ソース電極及びドレイン電極に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ
、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属
窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることがで
きる。また、Ａｌ、Ｃｕなどの金属膜の下側または上側の一方または双方にＴｉ、Ｍｏ、
Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、
窒化タングステン膜）を積層させた構成としても良い。また、ソース電極及びドレイン電
極に用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物として
は酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化イ
ンジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸
化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ま
せたものを用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極４０５ａ、ドレイン電極４０５ｂを形成した後、レジストマス
クを除去する。第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫
外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体膜４０３上で隣り
合うソース電極４０５ａの下端部とドレイン電極４０５ｂの下端部との間隔幅によって後
に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ
未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（
Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程での
レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深
度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを微細化することが可
能であり、回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体膜４０３がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体膜４０３を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体膜４０３は一部のみがエッチングされ、例
えば、酸化物半導体膜４０３の膜厚の５乃至５０％がエッチングされ、溝部（凹部）を有
する酸化物半導体膜４０３となることもある。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体膜４０３の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れることなく、酸化物半導体膜４０３に
接する第２の金属酸化物膜４０７を形成することが望ましい。
次いで、ソース電極４０５ａ、及びドレイン電極４０５ｂを覆い、且つ酸化物半導体膜４
０３の一部と接する第２の金属酸化物膜４０７を形成する（図４（Ｄ））。
第２の金属酸化物膜４０７は、酸化物半導体膜４０３と同種の成分でなる膜とし、酸化物
半導体膜４０３の主成分材料を含む酸化物を用いるのが望ましい。このような材料は酸化
物半導体膜４０３との相性が良く、これを第２の金属酸化物膜４０７に用いることで、酸
化物半導体膜との界面の状態を良好に保つことができるからである。つまり、上述の材料
を第２の金属酸化物膜４０７に用いることで、第２の金属酸化物膜４０７と酸化物半導体
膜４０３との界面における電荷の捕獲を抑制することができるのである。
第２の金属酸化物膜４０７のエネルギーギャップは、酸化物半導体膜４０３のエネルギー
ギャップより大きいことが求められる。また、第２の金属酸化物膜４０７と酸化物半導体
膜４０３の間には、少なくとも、室温（２０℃）において、酸化物半導体膜４０３からキ
ャリアが流出しない程度のエネルギー障壁の形成が求められる。
第２の金属酸化物膜４０７は、水、水素等の不純物を混入させない方法を用いて成膜する
ことが好ましい。第２の金属酸化物膜４０７に水素が含まれると、その水素の酸化物半導
体膜４０３への侵入、または水素による酸化物半導体膜４０３中の酸素の引き抜き、が生
じ酸化物半導体膜４０３のバックチャネルが低抵抗化（ｎ型化）してしまい、寄生チャネ
ルが形成されるおそれがある。よって、第２の金属酸化物膜４０７はできるだけ水素を含
まない膜になるように、成膜方法に水素を用いないことが重要である。
よって、第２の金属酸化物膜４０７は、スパッタリング法によって成膜するのが好ましく
、成膜する際に用いるスパッタガスとしては、水素、水、水酸基または水素化物などの不
純物が除去された高純度ガスを用いることが好ましい。
また、電荷の捕獲中心を酸化物半導体膜４０３から遠ざけるためには、第２の金属酸化物
膜４０７は十分な膜厚を有しているのが好ましい。具体的には、第２の金属酸化物膜４０
７として１０ｎｍを超える膜厚で、１００ｎｍ以下とするのが好ましい。
次に、第２の金属酸化物膜４０７上に絶縁膜４０９を形成する（図４（Ｅ））。絶縁膜４
０９としては、無機絶縁膜を用い、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニ
ウム膜、酸化窒化アルミニウム膜などの酸化絶縁膜、または窒化シリコン膜、窒化酸化シ
リコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化絶縁膜の単層、或い
は積層を用いればよい。例えば、スパッタリング法を用いて、第２の金属酸化物膜４０７
側から順に酸化シリコン膜及び窒化シリコン膜の積層を形成する。
次に酸化物半導体膜４０３に、第２の金属酸化物膜４０７と一部（チャネル形成領域）が
接した状態で第２の熱処理を行うのが好ましい。第２の熱処理の温度は、２５０℃以上７
００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウ
ムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰
囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、
酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９
９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とす
ることが好ましい。
第２の熱処理においては、酸化物半導体膜４０３と、第２の金属酸化物膜４０７と、が接
した状態で加熱される。したがって、上述の脱水化（または脱水素化）処理によって同時
に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素を、
酸素を含む第２の金属酸化物膜４０７より酸化物半導体膜４０３へ供給することができる
。これによって、酸化物半導体膜４０３中の電荷捕獲中心を低減することができる。以上
の工程で高純度化し、電気的にｉ型（真性）化された酸化物半導体膜４０３を形成するこ
とができる。また、この加熱処理によって、第１の金属酸化物膜４０４または第２の金属
酸化物膜４０７も同時に不純物が除去され、高純度化されうる。
なお、本実施の形態では、絶縁膜４０９の形成後に第２の熱処理を行っているが、第２の
熱処理のタイミングは第２の金属酸化物膜４０７の形成後であればこれに特に限定されな
い。例えば、第２の金属酸化物膜４０７の形成後に第２の熱処理を行っても良い。または
、絶縁膜４０９を、例えば、酸化シリコン膜と窒化シリコン膜を積層させて構成する場合
に、第２の金属酸化物膜４０７上に酸化シリコン膜を形成後第２の熱処理を行い、その後
、窒化シリコン膜を形成してもよい。または、第１の熱処理に続けて第２の熱処理を行っ
ても良いし、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の
熱処理を兼ねさせても良い。
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体膜４０３を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。高純度化された酸化物半導体膜４０３中にはドナーに由来するキャリアが極めて
少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０
１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
以上の工程でトランジスタ３１０が形成される（図４（Ｅ））。トランジスタ３１０は、
水素、水分、水酸基または水素化物（水素化合物ともいう）などの不純物を酸化物半導体
膜４０３より意図的に排除し、高純度化された酸化物半導体膜４０３を含むトランジスタ
である。よって、トランジスタ３１０は、電気的特性変動が抑制されており、電気的に安
定である。
なお、絶縁膜４０９を形成後、さらに絶縁膜４０９上に導電膜４１０を設けることで、図
３（Ｄ）に示すトランジスタ３５０を形成することができる。導電膜４１０は、ゲート電
極４０１と同様の材料、同様の工程で形成することができる。導電膜４１０を酸化物半導
体膜４０３のチャネル形成領域と重なる位置に設けることによって、トランジスタ３５０
の信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、
ＢＴ試験前後におけるトランジスタ３５０のしきい値電圧の変化量をより低減することが
できる。なお、導電膜４１０は、電位がゲート電極４０１と同じでもよいし、異なってい
ても良く、第２のゲート電極として機能させることもできる。また、導電膜４１０の電位
がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
なお、図示しないが、トランジスタ３５０を覆うようにさらに保護絶縁膜を形成しても良
い。保護絶縁膜としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウムなどを
用いることができる。
また、トランジスタ３１０、３５０上に平坦化絶縁膜を設けても良い。平坦化絶縁膜とし
ては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させても
よい。
〈トランジスタ３２０の作製工程〉
図５（Ａ）乃至図５（Ｃ）を用いて、図３（Ａ）に示すトランジスタ３２０の作製工程の
一例について説明する。
図４（Ａ）に示した工程と同様に、基板４００上にゲート電極４０１と、ゲート電極４０
１を覆うゲート絶縁膜４０２と、ゲート絶縁膜４０２に接して設けられた第１の金属酸化
物膜４０４とを形成後、第１の金属酸化物膜４０４上に、ソース電極及びドレイン電極（
これと同じ層で形成される配線を含む）を形成するための導電膜を形成する。第２のフォ
トリソグラフィ工程により該導電膜上にレジストマスクを形成し、選択的にエッチングを
行ってソース電極４０５ａ、ドレイン電極４０５ｂを形成した後、レジストマスクを除去
する（図５（Ａ））。
次いで、第１の金属酸化物膜４０４、ソース電極４０５ａ及びドレイン電極４０５ｂ上に
、膜厚３ｎｍ以上３０ｎｍ以下の酸化物半導体膜４０３をスパッタリング法で形成する。
なお、酸化物半導体膜４０３をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、第１の金属酸化物膜４０４、ソース電極
４０５ａまたはドレイン電極４０５ｂの表面に付着している粉状物質（パーティクル、ご
みともいう）を除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム
、酸素などを用いてもよい。
その後、酸化物半導体膜４０３に対して、熱処理（第１の熱処理）を行うことが望ましい
。この第１の熱処理によって酸化物半導体膜４０３中の、過剰な水素（水や水酸基を含む
）を除去し、酸化物半導体膜４０３の構造を整え、エネルギーギャップ中の欠陥準位を低
減することができる。さらに、この第１の熱処理によって、第１の金属酸化物膜４０４中
の過剰な水素（水や水酸基を含む）を除去することも可能である。第１の熱処理の温度は
、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み
点未満とする。
次いで、酸化物半導体膜４０３を第３のフォトリソグラフィ工程により島状の酸化物半導
体膜４０３に加工する（図５（Ｂ））。また、島状の酸化物半導体膜４０３を形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、酸
化物半導体膜４０３への第１の熱処理は、酸化物半導体膜４０３のパターン形成後に行う
ことも可能である。ただし、酸化物半導体膜４０３は必ずしもパターン形成しなくとも良
い。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体膜４０３の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れることなく、酸化物半導体膜４０３に
接する第２の金属酸化物膜４０７を形成することが望ましい。
次いで、ソース電極４０５ａ、及びドレイン電極４０５ｂを覆い、且つ酸化物半導体膜４
０３と接する第２の金属酸化物膜４０７を形成する。その後、第２の金属酸化物膜４０７
上に絶縁膜４０９を形成する。
次に酸化物半導体膜４０３に、第２の金属酸化物膜４０７と接した状態で第２の熱処理を
行うのが好ましい。第２の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５
０℃以上６００℃以下、または基板の歪み点未満とする。
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素
、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９
９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とするこ
とが好ましい。
第２の熱処理においては、酸化物半導体膜４０３と、第２の金属酸化物膜４０７と、が接
した状態で加熱される。したがって、上述の脱水化（または脱水素化）処理によって同時
に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素を、
酸素を含む第２の金属酸化物膜４０７より酸化物半導体膜４０３へ供給することができる
。これによって、酸化物半導体膜４０３中の電荷捕獲中心を低減することができる。以上
の工程で高純度化し、電気的にｉ型（真性）化された酸化物半導体膜４０３を形成するこ
とができる。また、この加熱処理によって、第１の金属酸化物膜４０４または第２の金属
酸化物膜４０７も同時に不純物が除去され、高純度化されうる。
以上の工程でトランジスタ３２０が形成される（図５（Ｃ））。トランジスタ３２０は、
水素、水分、水酸基または水素化物（水素化合物ともいう）などの不純物を酸化物半導体
膜より意図的に排除し、高純度化された酸化物半導体膜４０３を含むトランジスタである
。よって、トランジスタ３２０は、電気的特性変動が抑制されており、電気的に安定であ
る。
なお、本実施の形態では、絶縁膜４０９の形成後に第２の熱処理を行っているが、第２の
熱処理のタイミングは第２の金属酸化物膜４０７の形成後であればこれに特に限定されな
い。
また、酸化物半導体膜４０３を形成後、該酸化物半導体膜４０３をパターン形成せずに第
２の金属酸化物膜４０７を形成し、第２の金属酸化物膜４０７と酸化物半導体膜４０３と
を同じマスクを用いてパターン形成することで、図３（Ｃ）に示すトランジスタ３４０を
形成することができる。トランジスタ３４０においては、酸化物半導体膜４０３のパター
ン形成と第２の金属酸化物膜４０７のパターン形成を同じマスクを用いて行うことにより
酸化物半導体膜４０３のチャネル長方向の側端部と、第２の金属酸化物膜４０７のチャネ
ル長方向の側端部と、が一致する。なお、この場合、第１の熱処理は第２の金属酸化物膜
４０７の成膜前に行ってもよいし、酸化物半導体膜４０３と第２の金属酸化物膜４０７を
連続して成膜後に第１の熱処理を行っても良い。または、第１の熱処理に続けて第２の熱
処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処
理に第１の熱処理を兼ねさせても良い。
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体膜４０３を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。高純度化された酸化物半導体膜４０３中にはドナーに由来するキャリアが極めて
少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０
１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
なお、図５（Ｃ）において絶縁膜４０９を形成後、さらに絶縁膜４０９上に導電膜４１０
を設けることで、図３（Ｅ）に示すトランジスタ３６０を形成することができる。導電膜
４１０は、ゲート電極４０１と同様の材料、同様の工程で形成することができる。
以上示したように、本実施の形態に係るトランジスタは、酸化物半導体膜の上面部及び下
面部に、酸化物半導体膜と同種の成分でなる金属酸化物膜が積層され、さらに、金属酸化
物膜において酸化物半導体膜と接する面と対向する面には、金属酸化物膜及び酸化物半導
体膜とは異なる成分でなる絶縁膜が接して設けられている。このように酸化物半導体膜と
相性の良い材料によって構成された金属酸化物膜を酸化物半導体膜と接する態様で存在さ
せることで、半導体装置の動作などに起因して生じうる電荷などが酸化物半導体膜と金属
酸化物膜との界面に捕獲されることを抑制し、さらに、界面に電荷の捕獲中心が形成され
うる材料を用いて構成された絶縁物を金属酸化物膜と接する態様で存在させることにより
、金属酸化物膜と絶縁物との界面に上述の電荷を捕獲させることができる。これによって
、酸化物半導体膜への電荷の影響を緩和することができるため、酸化物半導体膜界面への
電荷トラップに起因するトランジスタのしきい値変動を抑制することができる。
また、トランジスタの活性層に用いる酸化物半導体膜は、熱処理によって、水素、水分、
水酸基または水素化物（水素化合物ともいう）などの不純物を酸化物半導体より排除し、
かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料
である酸素を供給することによって、高純度化及び電気的にｉ型（真性）化されたもので
ある。このように高純度化された酸化物半導体膜を含むトランジスタは、電気的特性変動
が抑制されており、電気的に安定である。
なお、酸化物半導体膜の界面に電荷がトラップされると、トランジスタのしきい値電圧は
シフトする（例えば、バックチャネル側に正電荷がトラップされると、トランジスタのし
きい値電圧は負方向にシフトする）が、このような電荷捕獲の要因の一つとして、陽イオ
ン（またはその原因たる原子）の移動及びトラップのモデルを仮定することができる。そ
して、酸化物半導体を用いたトランジスタにおいては、このような陽イオン源として、水
素原子が考えられる。開示する発明では、高純度化した酸化物半導体を用い、また、これ
が金属酸化物膜と絶縁膜との積層構造に接する構成を採用しているため、上述のモデルに
おいて想定される水素に起因する電荷捕獲さえも抑制できるのである。なお、上述のモデ
ルは、水素のイオン化率が例えば１０％程度で成立しうると考えられている。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置と
もいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図６（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成さ
れた走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成
された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与え
られる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉ
ｔ）４０１８ａ、４０１８ｂから供給されている。
図６（Ｂ）及び図６（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図６
（Ｂ）及び図６（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶
半導体膜で形成された信号線駆動回路４００３が実装されている。図６（Ｂ）及び図６（
Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４ま
たは画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されてい
る。
また図６（Ｂ）及び図６（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１
の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１で一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図７乃至図９を用いて説明する。図７乃至図９は、図６（
Ｂ）のＭ−Ｎにおける断面図に相当する。
図７乃至図９で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極
と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７乃至図９では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１
で示したトランジスタを適用することができる。トランジスタ４０１０、トランジスタ４
０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図７乃至図
９で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができ
る。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を
用いることができる。
図７に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
また、スペーサ４０３５は絶縁膜を選択的にエッチングすることで得られ、液晶層４００
８の膜厚（セルギャップ）を制御するために設けられている。なお本実施の形態において
は、柱状のスペーサ４０３５を設ける例を示すが、球状のスペーサを用いても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
とができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることが
できる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別
の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計と
いわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお
、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカ
ラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用すること
もできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリ
ア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図８に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４
５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。
なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電
極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取
り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した
曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半
導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクト
ロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用
いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法であ
る。
図９に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図９
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられて
おり、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極
層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と
電気的に接続される。
なお、図７乃至図９において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
絶縁層４０２１は、無機絶縁材料または有機絶縁材料を用いて形成することができる。な
お、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等
の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記
有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リ
ンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材
料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する画
素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対し
て透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
またはその合金、若しくはその窒化物から一つ、または複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半導
体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の表
示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等
の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など
様々な機能を有する半導体装置に適用することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。
図１０（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１ま
たは２で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコ
ンピュータとすることができる。
図１０（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また、操作
用の付属品としてスタイラス３０２２がある。実施の形態１または２で示した半導体装置
を適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図１０（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は
、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこと
ができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としても
よいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすること
で、例えば右側の表示部（図１０（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図１０（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態１
または２で示した半導体装置を適用することにより、信頼性の高い電子書籍２７００とす
ることができる。
また、図１０（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備
えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持た
せた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１０（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。実施の形態１または２で示した半導体装置を適用することに
より、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１０（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１０（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１または２で示した半導体装置を適用することに
より、信頼性の高いデジタルビデオカメラとすることができる。
図１０（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。実施の形態１または２で示した半導体装置を適用することにより、
信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
３１０ トランジスタ
３２０ トランジスタ
３３０ トランジスタ
３４０ トランジスタ
３５０ トランジスタ
３６０ トランジスタ
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁膜
４０３ 酸化物半導体膜
４０４ 第１の金属酸化物膜
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０７ 第２の金属酸化物膜
４０９ 絶縁膜
４１０ 導電膜

Claims (8)

  1. ゲート電極と、
    前記ゲート電極の上方の第１の絶縁膜と、
    前記第１の絶縁膜の上方の第１の金属酸化物膜と、
    前記第１の金属酸化物膜の上方の酸化物半導体膜と、
    前記酸化物半導体膜の上方の、ソース電極及びドレイン電極と、
    前記ソース電極の上方、前記ドレイン電極の上方、及び、前記酸化物半導体膜の上方の第２の金属酸化物膜と、
    前記第２の金属酸化物膜の上方の第２の絶縁膜と、を有し、
    前記ソース電極は、前記酸化物半導体膜と接する領域を有し、
    前記ドレイン電極は、前記酸化物半導体膜と接する領域を有し、
    前記第１の金属酸化物膜は、前記酸化物半導体膜の構成元素から選択される一又は複数の金属元素を有し、
    前記第２の金属酸化物膜は、前記酸化物半導体膜の構成元素から選択される一又は複数の金属元素を有し、
    前記酸化物半導体膜は、トランジスタのチャネル形成領域を有する半導体装置の作製方法であって、
    前記酸化物半導体膜は、水素、水分、水酸基又は水素化合物を低減する工程の後、酸素を供給する工程を経て形成されたものであることを特徴とする半導体装置の作製方法。
  2. 第１のゲート電極と、
    前記第１のゲート電極の上方の第１の絶縁膜と、
    前記第１の絶縁膜の上方の第１の金属酸化物膜と、
    前記第１の金属酸化物膜の上方の酸化物半導体膜と、
    前記酸化物半導体膜の上方の、ソース電極及びドレイン電極と、
    前記ソース電極の上方、前記ドレイン電極の上方、及び、前記酸化物半導体膜の上方の第２の金属酸化物膜と、
    前記第２の金属酸化物膜の上方の第２の絶縁膜と、
    前記第２の絶縁膜の上方の第２のゲート電極と、を有し、
    前記ソース電極は、前記酸化物半導体膜と接する領域を有し、
    前記ドレイン電極は、前記酸化物半導体膜と接する領域を有し、
    前記第１の金属酸化物膜は、前記酸化物半導体膜の構成元素から選択される一又は複数の金属元素を有し、
    前記第２の金属酸化物膜は、前記酸化物半導体膜の構成元素から選択される一又は複数の金属元素を有し、
    前記酸化物半導体膜は、トランジスタのチャネル形成領域を有する半導体装置の作製方法であって、
    前記酸化物半導体膜は、水素、水分、水酸基又は水素化合物を低減する工程の後、酸素を供給する工程を経て形成されたものであることを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記第１の金属酸化物膜と前記第２の金属酸化物膜とは、水素、水分、水酸基又は水素化合物を低減する工程を経て形成されたものであることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記酸化物半導体膜のキャリア濃度は、１×１０１１／ｃｍ３未満であることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１の金属酸化物膜のエネルギーギャップは、前記酸化物半導体膜のエネルギーギャップより大きく、
    前記第２の金属酸化物膜のエネルギーギャップは、前記酸化物半導体膜のエネルギーギャップより大きいことを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一において、
    前記第１の絶縁膜のエネルギーギャップは、前記第１の金属酸化物膜のエネルギーギャップより大きく、
    前記第２の絶縁膜のエネルギーギャップは、前記第２の金属酸化物膜のエネルギーギャップより大きいことを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第１の金属酸化物膜の伝導帯の下端のエネルギーは、前記酸化物半導体膜の伝導帯の下端のエネルギーより高く、
    前記第２の金属酸化物膜の伝導帯の下端のエネルギーは、前記酸化物半導体膜の伝導帯の下端のエネルギーより高いことを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第１の絶縁膜の伝導帯の下端のエネルギーは、前記第１の金属酸化物膜の伝導帯の下端のエネルギーより高く、
    前記第２の絶縁膜の伝導帯の下端のエネルギーは、前記第２の金属酸化物膜の伝導帯の下端のエネルギーより高いことを特徴とする半導体装置の作製方法。
JP2016085368A 2010-04-02 2016-04-21 半導体装置の作製方法 Active JP6113888B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010086397 2010-04-02
JP2010086397 2010-04-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011077735A Division JP5926493B2 (ja) 2010-04-02 2011-03-31 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017049395A Division JP6347863B2 (ja) 2010-04-02 2017-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2016184746A true JP2016184746A (ja) 2016-10-20
JP6113888B2 JP6113888B2 (ja) 2017-04-12

Family

ID=44708583

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011077735A Active JP5926493B2 (ja) 2010-04-02 2011-03-31 半導体装置の作製方法
JP2016085368A Active JP6113888B2 (ja) 2010-04-02 2016-04-21 半導体装置の作製方法
JP2017049395A Active JP6347863B2 (ja) 2010-04-02 2017-03-15 半導体装置
JP2018102293A Active JP6505294B2 (ja) 2010-04-02 2018-05-29 半導体装置
JP2019057714A Active JP6759401B2 (ja) 2010-04-02 2019-03-26 半導体装置
JP2020147327A Withdrawn JP2021010009A (ja) 2010-04-02 2020-09-02 半導体装置
JP2021191971A Active JP7231696B2 (ja) 2010-04-02 2021-11-26 表示装置
JP2023022279A Pending JP2023065478A (ja) 2010-04-02 2023-02-16 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011077735A Active JP5926493B2 (ja) 2010-04-02 2011-03-31 半導体装置の作製方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2017049395A Active JP6347863B2 (ja) 2010-04-02 2017-03-15 半導体装置
JP2018102293A Active JP6505294B2 (ja) 2010-04-02 2018-05-29 半導体装置
JP2019057714A Active JP6759401B2 (ja) 2010-04-02 2019-03-26 半導体装置
JP2020147327A Withdrawn JP2021010009A (ja) 2010-04-02 2020-09-02 半導体装置
JP2021191971A Active JP7231696B2 (ja) 2010-04-02 2021-11-26 表示装置
JP2023022279A Pending JP2023065478A (ja) 2010-04-02 2023-02-16 半導体装置

Country Status (6)

Country Link
US (5) US9059295B2 (ja)
JP (8) JP5926493B2 (ja)
KR (6) KR102710474B1 (ja)
CN (2) CN102844872B (ja)
TW (3) TWI475688B (ja)
WO (1) WO2011122363A1 (ja)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN102834922B (zh) * 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102844847B (zh) 2010-04-16 2015-09-23 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101854421B1 (ko) 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101540039B1 (ko) 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9911857B2 (en) * 2010-10-29 2018-03-06 Cbrite Inc. Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
WO2013168624A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
EP2880690B1 (en) * 2012-08-03 2019-02-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device with oxide semiconductor stacked film
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TW202422663A (zh) * 2012-09-14 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
JP6224338B2 (ja) * 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102415221B1 (ko) * 2013-04-15 2022-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR102442752B1 (ko) 2013-05-20 2022-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102014019794B4 (de) 2013-05-20 2024-10-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
KR20210079411A (ko) * 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9312349B2 (en) 2013-07-08 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6018607B2 (ja) 2013-07-12 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
CN103412450A (zh) * 2013-07-26 2013-11-27 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
KR102232133B1 (ko) * 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6401977B2 (ja) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6523695B2 (ja) 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
JP2015200753A (ja) * 2014-04-07 2015-11-12 株式会社ジャパンディスプレイ 表示装置
US10566192B2 (en) 2014-05-07 2020-02-18 Cambridge Electronics, Inc. Transistor structure having buried island regions
JP6397654B2 (ja) * 2014-05-13 2018-09-26 株式会社ジャパンディスプレイ 有機ｅｌ発光装置
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR102437450B1 (ko) 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10204800B2 (en) * 2017-06-21 2019-02-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for improving threshold voltage of oxide semiconductor thin film transistor
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
EP4286510A1 (en) 2021-01-26 2023-12-06 National University Corporation Kobe University Oral coronavirus infection vaccine
US20240345589A1 (en) 2023-04-13 2024-10-17 Toyota Jidosha Kabushiki Kaisha Moving object management device, moving object management system, and remote control function disablement method

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151850A (ja) * 1992-11-05 1994-05-31 Nippon Sheet Glass Co Ltd 薄膜トランジスタ
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス
JP2005332718A (ja) * 2004-05-20 2005-12-02 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
JP2007066986A (ja) * 2005-08-29 2007-03-15 National Univ Corp Shizuoka Univ 半導体発光素子、半導体発光素子実装体及び半導体発光素子の製造方法
JP2007165468A (ja) * 2005-12-12 2007-06-28 Toshiba Corp 半導体記憶装置
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
JP2010016163A (ja) * 2008-07-03 2010-01-21 Sony Corp 薄膜トランジスタおよび表示装置
JP2010016348A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03171775A (ja) 1989-11-30 1991-07-25 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3093314B2 (ja) * 1991-04-26 2000-10-03 株式会社東芝 薄膜トランジスタ及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000235355A (ja) 1999-02-15 2000-08-29 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US7445671B2 (en) 2000-06-29 2008-11-04 University Of Louisville Formation of metal oxide nanowire networks (nanowebs) of low-melting metals
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7064359B2 (en) 2003-08-20 2006-06-20 Matsushita Electric Industrial Co., Ltd. Switching semiconductor device and switching circuit
US6887799B1 (en) 2003-12-18 2005-05-03 Sharp Laboratories Of America, Inc. Indium oxide conductive film
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JPWO2006103853A1 (ja) 2005-03-25 2008-09-04 国立大学法人東京工業大学 二酸化チタンを活性層として用いる半導体装置およびその製造方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US20070044714A1 (en) 2005-08-31 2007-03-01 Applied Materials, Inc. Method and apparatus for maintaining a cross sectional shape of a diffuser during processing
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073704A (ja) 2005-09-06 2007-03-22 Canon Inc 半導体薄膜
KR100646975B1 (ko) 2005-09-12 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100690925B1 (ko) 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR100768199B1 (ko) 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
CN100547800C (zh) * 2006-10-19 2009-10-07 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8017458B2 (en) 2008-01-31 2011-09-13 Northwestern University Solution-processed high mobility inorganic thin-film transistors
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009224737A (ja) 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2009283554A (ja) 2008-05-20 2009-12-03 Sharp Corp 半導体装置およびその製造方法
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5414213B2 (ja) 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101665734B1 (ko) * 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP5507202B2 (ja) 2009-10-28 2014-05-28 富士フイルム株式会社 放射線撮像装置およびそれを用いた放射線撮影システム
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011122363A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151850A (ja) * 1992-11-05 1994-05-31 Nippon Sheet Glass Co Ltd 薄膜トランジスタ
JP2005033172A (ja) * 2003-06-20 2005-02-03 Sharp Corp 半導体装置およびその製造方法ならびに電子デバイス
JP2005332718A (ja) * 2004-05-20 2005-12-02 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
JP2007066986A (ja) * 2005-08-29 2007-03-15 National Univ Corp Shizuoka Univ 半導体発光素子、半導体発光素子実装体及び半導体発光素子の製造方法
JP2007165468A (ja) * 2005-12-12 2007-06-28 Toshiba Corp 半導体記憶装置
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
JP2010016348A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2010016163A (ja) * 2008-07-03 2010-01-21 Sony Corp 薄膜トランジスタおよび表示装置
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
KR20180031065A (ko) 2018-03-27
CN102844872A (zh) 2012-12-26
TWI475692B (zh) 2015-03-01
JP2022043062A (ja) 2022-03-15
KR20200093701A (ko) 2020-08-05
JP6759401B2 (ja) 2020-09-23
US20180166579A1 (en) 2018-06-14
JP2021010009A (ja) 2021-01-28
JP6505294B2 (ja) 2019-04-24
US11380800B2 (en) 2022-07-05
JP6113888B2 (ja) 2017-04-12
JP7231696B2 (ja) 2023-03-01
US20110240991A1 (en) 2011-10-06
WO2011122363A1 (en) 2011-10-06
US9059295B2 (en) 2015-06-16
JP2019153793A (ja) 2019-09-12
KR102436902B1 (ko) 2022-08-25
TW201208069A (en) 2012-02-16
KR102292523B1 (ko) 2021-08-20
KR20210102500A (ko) 2021-08-19
JP5926493B2 (ja) 2016-05-25
CN106098788B (zh) 2020-10-16
US12119406B2 (en) 2024-10-15
KR102710474B1 (ko) 2024-09-25
TW201526230A (zh) 2015-07-01
JP2023065478A (ja) 2023-05-12
JP6347863B2 (ja) 2018-06-27
CN106098788A (zh) 2016-11-09
KR102141064B1 (ko) 2020-08-04
TWI580038B (zh) 2017-04-21
TWI475688B (zh) 2015-03-01
JP2018152598A (ja) 2018-09-27
KR20130014562A (ko) 2013-02-07
TW201244082A (en) 2012-11-01
CN102844872B (zh) 2016-08-24
JP2017135396A (ja) 2017-08-03
US20150311347A1 (en) 2015-10-29
US10714626B2 (en) 2020-07-14
KR101977152B1 (ko) 2019-05-10
US20220328695A1 (en) 2022-10-13
KR20190049949A (ko) 2019-05-09
KR20220119771A (ko) 2022-08-30
JP2011228689A (ja) 2011-11-10
US9842937B2 (en) 2017-12-12
US20210020783A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
JP6347863B2 (ja) 半導体装置
JP6563468B2 (ja) 半導体装置
JP6644121B2 (ja) 半導体装置の作製方法
JP6305581B2 (ja) 半導体装置
JP6049973B2 (ja) 半導体装置の作製方法及び半導体装置
JP6360224B2 (ja) 半導体装置
JP6200468B2 (ja) 半導体装置
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170315

R150 Certificate of patent or registration of utility model

Ref document number: 6113888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250