JP2013021322A - 不揮発性メモリ素子及びその製造方法 - Google Patents
不揮発性メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2013021322A JP2013021322A JP2012149032A JP2012149032A JP2013021322A JP 2013021322 A JP2013021322 A JP 2013021322A JP 2012149032 A JP2012149032 A JP 2012149032A JP 2012149032 A JP2012149032 A JP 2012149032A JP 2013021322 A JP2013021322 A JP 2013021322A
- Authority
- JP
- Japan
- Prior art keywords
- film
- channel
- pipe
- slit
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 195
- 239000000758 substrate Substances 0.000 claims abstract description 167
- 239000012535 impurity Substances 0.000 claims description 143
- 238000002955 isolation Methods 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 35
- 229910021332 silicide Inorganic materials 0.000 claims description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 33
- 239000012528 membrane Substances 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 752
- 239000011229 interlayer Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 150000004767 nitrides Chemical class 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 239000003012 bilayer membrane Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Abstract
【解決手段】半導体基板上部に互いに並ぶように突出された第1及び第2垂直チャンネル膜と、前記第1垂直チャンネル膜に沿って積層されて階間絶縁膜を間に置いて隔離された複数のメモリセルゲートを含む第1ゲートグループと、前記第2垂直チャンネル膜に沿って積層されて階間絶縁膜を間に置いて隔離された複数のメモリセルゲートを含む第2ゲートグループと、前記第1及び第2垂直チャンネル膜を連結するパイプチャンネル膜と、前記パイプチャンネル膜から前記半導体基板に延長されて前記パイプチャンネル膜と前記半導体基板とを接続させるチャンネル膜延長部と、を含む。
【選択図】図1
Description
103、303 P型不純物領域、
105、305 第1絶縁膜、
109、309 素子分離膜、
111、311 パイプゲート膜、
113、313 パイプゲート絶縁膜、
115、315 セルゲート膜、
117、317 階間絶縁膜、
H1 第1チャンネルホール、
H2 第2チャンネルホール、
H3 パイプチャンネルホール、
CH1 第1垂直チャンネル膜、
CH2 第2垂直チャンネル膜、
CH3 パイプチャンネル膜、
PG1、PG2、PG パイプゲート、
WL ワードライン、
153、353 スリット、
165、365 N型不純物領域、
157a、357a チャンネル膜延長部
Claims (38)
- 半導体基板上部に互いに並ぶように突出された第1及び第2垂直チャンネル膜と、
前記第1垂直チャンネル膜に沿って積層されて階間絶縁膜を間に置いて隔離された複数のメモリセルゲートを含む第1ゲートグループと、
前記第2垂直チャンネル膜に沿って積層されて階間絶縁膜を間に置いて隔離された複数のメモリセルゲートを含む第2ゲートグループと、
前記第1及び第2垂直チャンネル膜を連結するパイプチャンネル膜と、
前記パイプチャンネル膜から前記半導体基板に延長されて前記パイプチャンネル膜と前記半導体基板とを接続させるチャンネル膜延長部と、
を含むことを特徴とする不揮発性メモリ素子。 - 前記パイプチャンネル膜と前記第1ゲートグループとの間に形成されて、前記第1垂直チャンネル膜を取り囲む第1パイプゲートと、
前記パイプチャンネル膜と前記第2ゲートグループとの間に形成されて、前記第2垂直チャンネル膜を取り囲む第2パイプゲートと、
をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。 - 前記パイプチャンネル膜を取り囲む第1パイプゲートと、
前記第1パイプゲート上に前記第1パイプゲートに接触されるように形成されて、前記第1及び第2垂直チャンネル膜それぞれを取り囲む第2パイプゲートと、
をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。 - 前記第1パイプゲートは、前記半導体基板の内部に形成されるか、または前記半導体基板の上部に形成されることを特徴とする請求項3に記載の不揮発性メモリ素子。
- 前記チャンネル膜延長部に接続されて、前記半導体基板の表面に形成されたP型不純物領域をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記チャンネル膜延長部に形成された第1不純物領域をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記第1不純物領域は、P型不純物領域であることを特徴とする請求項6に記載の不揮発性メモリ素子。
- 前記第1及び第2ゲートグループの間の前記パイプチャンネル膜の表面に形成された第2不純物領域をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記第2不純物領域は、N型不純物領域であることを特徴とする請求項8に記載の不揮発性メモリ素子。
- 前記第1及び第2ゲートグループの間の前記パイプチャンネル膜の表面に形成された金属シリサイド膜をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。
- 前記メモリセルゲートの側壁に形成された金属シリサイド膜をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ素子。
- 半導体基板上に犠牲膜パターンを形成する段階と、
前記犠牲膜パターン上に複数の第1及び第2物質膜を交互に積層して積層構造を形成する段階と、
前記積層構造を貫通して前記犠牲膜パターンを露出させる第1及び第2チャンネルホールを形成する段階と、
前記犠牲膜パターンを除去してパイプチャンネルホールを形成する段階と、
前記パイプチャンネルホールの表面と前記第1及び第2チャンネルホールの内部に半導体膜を形成する段階と、
前記第1及び第2チャンネルホールの間の前記積層構造及び前記半導体膜を貫通して前記半導体基板まで延長されたスリットを形成する段階と、
前記パイプチャンネルホールと前記パイプチャンネルホールから前記半導体基板まで延長された前記スリットの一部を半導体膜で埋め込む段階と、
を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記犠牲膜パターンを形成する段階は、
前記半導体基板上部に犠牲膜を形成する段階と、
前記半導体基板の素子分離領域上に形成された前記犠牲膜を除去する段階と、
前記犠牲膜が除去された領域を介して露出された前記半導体基板をエッチングして素子分離トレンチを形成する段階と、
前記素子分離トレンチの内部を埋め込む素子分離絶縁膜を形成する段階と、
を含むことを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。 - 前記スリットを形成する段階以後、
前記スリットによって露出された前記半導体基板の表面に第1不純物を注入して第1不純物領域を形成する段階をさらに含むことを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。 - 前記パイプチャンネルホールと前記スリットの一部を半導体膜で埋め込む段階以後、
前記第1不純物領域を形成する段階より高いエネルギーで前記第1不純物領域と前記スリットの一部を埋め込む前記半導体膜に前記第1不純物を追加注入する段階をさらに含むことを特徴とする請求項14に記載の不揮発性メモリ素子の製造方法。 - 前記第1不純物は、P型不純物であることを特徴とする請求項14に記載の不揮発性メモリ素子の製造方法。
- 前記パイプチャンネルホールと前記スリットの一部を半導体膜で埋め込む段階以後、
前記スリットによって第2不純物を注入し、前記スリットによって露出された前記半導体膜の表面に第2不純物領域を形成する段階をさらに含むことを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。 - 前記第2不純物は、N型不純物であることを特徴とする請求項17に記載の不揮発性メモリ素子の製造方法。
- 前記パイプチャンネルホールと前記スリットの一部を半導体膜で埋め込む段階は、SEG方式でポリシリコン膜を形成する段階を含むことを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。
- 前記パイプチャンネルホールと前記スリットの一部を半導体膜で埋め込む段階以後、
前記スリットによって露出された前記半導体膜の表面をシリサイド化して金属シリサイド層を形成する段階をさらに含むことを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。 - 前記第1物質膜は、導電膜で形成されて、前記第2物質膜は絶縁膜で形成されることを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。
- 前記パイプチャンネルホールと前記スリットの一部を半導体膜で埋め込む段階以後、
前記スリットによって露出された前記第1物質膜の側壁をシリサイド化して金属シリサイド層を形成する段階をさらに含むことを特徴とする請求項21に記載の不揮発性メモリ素子の製造方法。 - 前記パイプチャンネルホールと前記スリットの一部を半導体膜で埋め込む段階以後、
前記スリットによって露出された前記第1物質膜を除去する段階と、
前記第1物質膜が除去された領域を導電膜で埋め込む段階と、
をさらに含むことを特徴とする請求項12に記載の不揮発性メモリ素子の製造方法。 - 前記第1物質膜が除去された領域を導電膜で埋め込む段階以後、
前記スリットによって露出された前記導電膜の側壁をシリサイド化して金属シリサイド層を形成する段階をさらに含むことを特徴とする請求項23に記載の不揮発性メモリ素子の製造方法。 - 半導体基板の上部または半導体基板内に第1パイプゲート膜を形成する段階と、
前記第1パイプゲート膜をエッチングして前記第1パイプゲート膜内に第1トレンチを形成する段階と、
前記第1トレンチから前記半導体基板まで延長された第2トレンチを形成する段階と、
前記第1及び第2トレンチの内部に犠牲膜パターンを形成する段階と、
前記犠牲膜パターンを含む全体構造上に複数の第1及び第2物質膜を交互に積層して積層構造を形成する段階と、
前記積層構造を貫通して前記犠牲膜パターンを露出させる第1及び第2チャンネルホールを形成する段階と、
前記犠牲膜パターンを除去して前記第1及び第2トレンチを開口させる段階と、
前記第1トレンチの表面、前記第2トレンチの内部、前記第1及び第2チャンネルホールの内部に半導体膜を形成する段階と、
前記第1及び第2チャンネルホールの間の前記積層構造及び前記第2トレンチの内部の半導体膜を貫通して前記半導体基板まで延長されたスリットを形成する段階と、
前記第1及び第2トレンチと第2トレンチから前記半導体基板まで延長された前記スリットの一部を半導体膜で埋め込む段階と、
を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記第1パイプゲート膜を形成する段階は、
前記半導体基板上部に基板絶縁膜及び素子分離マスクパターンを順次形成する段階と、
前記素子分離マスクパターンによって露出された前記基板絶縁膜及び前記半導体基板をエッチングして素子分離トレンチを形成する段階と、
前記素子分離トレンチの内部を埋め込む素子分離絶縁膜を形成する段階と、
前記素子分離マスクパターンを除去する段階と、
前記素子分離マスクパターンが除去された領域を通じて露出された前記基板絶縁膜の上部に導電膜を形成する段階と、
を含むことを特徴とする請求項25に記載の不揮発性メモリ素子の製造方法。 - 前記第1パイプゲート膜を形成する段階は、
前記半導体基板をエッチングしてパイプトレンチを形成する段階と、
前記パイプトレンチを含む前記半導体基板の表面に沿って基板絶縁膜を形成する段階と、
前記基板絶縁膜の上部に前記パイプトレンチを埋め込む導電膜を形成する段階と、
を含むことを特徴とする請求項25に記載の不揮発性メモリ素子の製造方法。 - 前記スリットを形成する段階以後、
前記スリットによって露出された前記半導体基板の表面に第1不純物を注入して第1不純物領域を形成する段階をさらに含むことを特徴とする請求項25に記載の不揮発性メモリ素子の製造方法。 - 前記第1及び第2トレンチと前記スリットの一部を半導体膜で埋め込む段階以後、
前記第1不純物領域を形成する段階より高いエネルギーで前記第1不純物領域と前記スリットの一部を埋め込む前記半導体膜に前記第1不純物を追加注入する段階をさらに含むことを特徴とする請求項28に記載の不揮発性メモリ素子の製造方法。 - 前記第1不純物は、P型不純物であることを特徴とする請求項28に記載の不揮発性メモリ素子の製造方法。
- 前記第1及び第2トレンチと前記スリットの一部を半導体膜で埋め込む段階以後、
前記スリットによって第2不純物を注入して前記スリットによって露出された前記半導体膜の表面に第2不純物領域を形成する段階をさらに含むことを特徴とする請求項25に記載の不揮発性メモリ素子の製造方法。 - 前記第2不純物は、N型不純物であることを特徴とする請求項31に記載の不揮発性メモリ素子の製造方法。
- 前記第1及び第2トレンチと前記スリットの一部を半導体膜で埋め込む段階は、SEG方式でポリシリコン膜を形成する段階を含むことを特徴とする請求項25に記載の不揮発性メモリ素子の製造方法。
- 前記第1及び第2トレンチと前記スリットの一部を半導体膜で埋め込む段階以後、
前記スリットによって露出された前記半導体膜の表面をシリサイド化して金属シリサイド層を形成する段階をさらに含むことを特徴とする請求項25に記載の不揮発性メモリ素子の製造方法。 - 前記第1物質膜は、導電膜で形成されて、前記第2物質膜は絶縁膜で形成されることを特徴とする請求項25に記載の不揮発性メモリ素子の製造方法。
- 前記第1及び第2トレンチと前記スリットの一部を半導体膜で埋め込む段階以後、
前記スリットによって露出された前記第1物質膜の側壁をシリサイド化して金属シリサイド層を形成する段階をさらに含むことを特徴とする請求項35に記載の不揮発性メモリ素子の製造方法。 - 前記第1及び第2トレンチと、前記スリットの一部を半導体膜で埋め込む段階以後、
前記スリットによって露出された前記第1物質膜を除去する段階と、
前記第1物質膜が除去された領域を導電膜で埋め込む段階と、
をさらに含むことを特徴とする請求項25に記載の不揮発性メモリ素子の製造方法。 - 前記第1物質膜が除去された領域を導電膜で埋め込む段階以後、
前記スリットによって露出された前記導電膜の側壁をシリサイド化して金属シリサイド層を形成する段階をさらに含むことを特徴とする請求項37に記載の不揮発性メモリ素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110066804A KR20130005430A (ko) | 2011-07-06 | 2011-07-06 | 불휘발성 메모리 소자 및 그 제조방법 |
KR10-2011-0066804 | 2011-07-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013021322A true JP2013021322A (ja) | 2013-01-31 |
JP6095908B2 JP6095908B2 (ja) | 2017-03-15 |
Family
ID=47438129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012149032A Active JP6095908B2 (ja) | 2011-07-06 | 2012-07-03 | 不揮発性メモリ素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8941172B2 (ja) |
JP (1) | JP6095908B2 (ja) |
KR (1) | KR20130005430A (ja) |
CN (1) | CN102867830A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065693A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
JP2014179465A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2014529159A (ja) * | 2011-09-29 | 2014-10-30 | インテル・コーポレーション | 垂直nandメモリ |
KR20150028885A (ko) * | 2013-08-30 | 2015-03-17 | 삼성전자주식회사 | 수직 채널 영역을 구비하는 3차원 구조의 비휘발성 메모리 소자 |
US9362298B2 (en) | 2014-09-11 | 2016-06-07 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and manufacturing method thereof |
US9412754B1 (en) | 2015-03-12 | 2016-08-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device and production method thereof |
US9431412B1 (en) | 2015-07-06 | 2016-08-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US10283647B2 (en) | 2016-08-04 | 2019-05-07 | Toshiba Memory Corporation | Semiconductor device |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130037063A (ko) * | 2011-10-05 | 2013-04-15 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
KR20130071690A (ko) * | 2011-12-21 | 2013-07-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
KR20130076372A (ko) * | 2011-12-28 | 2013-07-08 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법 |
US10367001B2 (en) | 2012-06-04 | 2019-07-30 | SK Hynix Inc. | 3D semiconductor memory device |
KR20130136249A (ko) * | 2012-06-04 | 2013-12-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
USRE49831E1 (en) | 2012-06-04 | 2024-02-06 | SK Hynix Inc. | 3D semiconductor memory device |
KR20140062636A (ko) * | 2012-11-14 | 2014-05-26 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR102054181B1 (ko) * | 2013-02-26 | 2019-12-10 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
KR102091729B1 (ko) | 2013-10-10 | 2020-03-20 | 삼성전자 주식회사 | 3차원 반도체 메모리 소자의 제조 방법 및 그 방법에 의해 제조된 3차원 반도체 메모리 소자 |
KR102157677B1 (ko) * | 2013-11-15 | 2020-09-21 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
US9698156B2 (en) * | 2015-03-03 | 2017-07-04 | Macronix International Co., Ltd. | Vertical thin-channel memory |
KR20150093019A (ko) * | 2014-02-06 | 2015-08-17 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
KR20150116510A (ko) * | 2014-04-07 | 2015-10-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR20150116175A (ko) * | 2014-04-07 | 2015-10-15 | 에스케이하이닉스 주식회사 | 소스라인 저항 감소를 위한 비휘발성 메모리 장치 |
US9443867B2 (en) * | 2014-04-30 | 2016-09-13 | Sandisk Technologies Llc | Method of making damascene select gate in memory device |
KR102135181B1 (ko) * | 2014-05-12 | 2020-07-17 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102200493B1 (ko) | 2014-05-13 | 2021-01-11 | 삼성전자주식회사 | 3차원 메모리 장치 및 그것을 포함하는 저장 장치 |
KR102179168B1 (ko) * | 2014-06-11 | 2020-11-16 | 삼성전자주식회사 | 수직 채널 셀을 갖는 비휘발성 메모리 소자 |
KR20160013765A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 반도체 장치 |
CN104362151A (zh) * | 2014-11-20 | 2015-02-18 | 上海华虹宏力半导体制造有限公司 | Nor型闪存结构及其制造方法 |
CN105810639B (zh) * | 2014-12-31 | 2019-03-08 | 上海格易电子有限公司 | 一种3d nand闪存结构及其制作方法 |
KR102298605B1 (ko) | 2015-01-14 | 2021-09-06 | 삼성전자주식회사 | 수직형 메모리 장치 및 이의 제조 방법 |
US9524982B2 (en) * | 2015-03-09 | 2016-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR102282139B1 (ko) | 2015-05-12 | 2021-07-28 | 삼성전자주식회사 | 반도체 장치 |
TWI582962B (zh) * | 2015-07-06 | 2017-05-11 | Toshiba Kk | Semiconductor memory device and manufacturing method thereof |
KR102378821B1 (ko) * | 2015-08-10 | 2022-03-28 | 삼성전자주식회사 | 반도체 장치 |
KR20170022481A (ko) | 2015-08-20 | 2017-03-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US9576966B1 (en) * | 2015-09-21 | 2017-02-21 | Sandisk Technologies Llc | Cobalt-containing conductive layers for control gate electrodes in a memory structure |
US9806089B2 (en) | 2015-09-21 | 2017-10-31 | Sandisk Technologies Llc | Method of making self-assembling floating gate electrodes for a three-dimensional memory device |
US9741734B2 (en) * | 2015-12-15 | 2017-08-22 | Intel Corporation | Memory devices and systems having reduced bit line to drain select gate shorting and associated methods |
US9673213B1 (en) * | 2016-02-15 | 2017-06-06 | Sandisk Technologies Llc | Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof |
KR102611334B1 (ko) * | 2016-02-22 | 2023-12-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR102559229B1 (ko) * | 2016-03-04 | 2023-07-26 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102591057B1 (ko) * | 2016-04-08 | 2023-10-18 | 삼성전자주식회사 | 수직형 메모리 장치 및 이의 제조 방법 |
KR102607838B1 (ko) * | 2016-06-01 | 2023-11-30 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102608180B1 (ko) * | 2016-06-01 | 2023-12-01 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
KR102626838B1 (ko) * | 2016-06-20 | 2024-01-18 | 삼성전자주식회사 | 수직형 비휘발성 메모리 소자 및 그 제조방법 |
US10134752B2 (en) | 2016-06-22 | 2018-11-20 | Samsung Electronics Co., Ltd. | Memory device |
JP2018026518A (ja) * | 2016-08-12 | 2018-02-15 | 東芝メモリ株式会社 | 半導体記憶装置 |
CN106098721B (zh) * | 2016-08-19 | 2018-12-25 | 中国科学院上海微系统与信息技术研究所 | 三维1d1r相变存储器单元及其制备方法 |
JP2018148071A (ja) | 2017-03-07 | 2018-09-20 | 東芝メモリ株式会社 | 記憶装置 |
US10727244B2 (en) * | 2017-06-12 | 2020-07-28 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of fabricating the same |
KR20180138403A (ko) * | 2017-06-21 | 2018-12-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102370618B1 (ko) | 2017-06-21 | 2022-03-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10482976B2 (en) * | 2017-06-29 | 2019-11-19 | SK Hynix Inc. | Memory device performing UV-assisted erase operation |
KR20190008676A (ko) * | 2017-07-17 | 2019-01-25 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102443029B1 (ko) * | 2017-09-04 | 2022-09-14 | 삼성전자주식회사 | 절연성 캐핑 구조물을 포함하는 반도체 소자 |
KR102414294B1 (ko) * | 2017-09-08 | 2022-06-28 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
KR102498250B1 (ko) | 2017-09-11 | 2023-02-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102452612B1 (ko) | 2017-09-11 | 2022-10-11 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
KR102549967B1 (ko) | 2017-11-21 | 2023-06-30 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
CN109860199B (zh) * | 2017-11-30 | 2021-07-16 | 旺宏电子股份有限公司 | 存储器元件及其操作方法 |
US10614862B2 (en) * | 2017-12-22 | 2020-04-07 | Micron Technology, Inc. | Assemblies comprising memory cells and select gates |
KR102536650B1 (ko) * | 2018-03-16 | 2023-05-26 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US10418108B1 (en) * | 2018-03-20 | 2019-09-17 | Macronix International Co., Ltd. | Program scheme in 3D NAND flash memory |
KR102592882B1 (ko) | 2018-04-03 | 2023-10-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
WO2019195440A1 (en) * | 2018-04-03 | 2019-10-10 | Tokyo Electron Limited | Semiconductor device and method of fabricating the same |
US10854627B1 (en) * | 2018-06-29 | 2020-12-01 | Sandisk Technologies Llc | Three-dimensional memory device containing a capped insulating source line core and method of making the same |
JP2020038911A (ja) | 2018-09-05 | 2020-03-12 | キオクシア株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
US10629608B2 (en) | 2018-09-26 | 2020-04-21 | Macronix International Co., Ltd. | 3D vertical channel tri-gate NAND memory with tilted hemi-cylindrical structure |
US20200119041A1 (en) * | 2018-10-16 | 2020-04-16 | Macronix International Co., Ltd. | Memory device and method for forming the same |
CN110767655B (zh) * | 2019-10-31 | 2022-04-01 | 长江存储科技有限责任公司 | 三维存储器的制作方法 |
KR102650930B1 (ko) * | 2019-11-28 | 2024-03-22 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 디바이스 및 그 제조 방법 |
CN112909009B (zh) * | 2019-12-03 | 2022-12-20 | 芯恩(青岛)集成电路有限公司 | 三维无结型神经元网络器件及其制作方法 |
KR20210129366A (ko) * | 2020-04-20 | 2021-10-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
CN111785729B (zh) * | 2020-06-11 | 2021-10-26 | 长江存储科技有限责任公司 | 一种三维存储器的制作方法 |
KR20220037575A (ko) * | 2020-09-18 | 2022-03-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317874A (ja) * | 2006-05-25 | 2007-12-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009117843A (ja) * | 2007-11-08 | 2009-05-28 | Samsung Electronics Co Ltd | 垂直型半導体素子及びその製造方法 |
JP2010147125A (ja) * | 2008-12-17 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2010147103A (ja) * | 2008-12-16 | 2010-07-01 | Toshiba Corp | 半導体装置及びその製造方法 |
US20100171163A1 (en) * | 2009-01-05 | 2010-07-08 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor devices including select gate patterns having different work function from cell gate patterns |
JP2010192531A (ja) * | 2009-02-16 | 2010-09-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2010199314A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
-
2011
- 2011-07-06 KR KR20110066804A patent/KR20130005430A/ko not_active Application Discontinuation
-
2012
- 2012-07-03 JP JP2012149032A patent/JP6095908B2/ja active Active
- 2012-07-05 US US13/541,873 patent/US8941172B2/en active Active
- 2012-07-06 CN CN2012102329419A patent/CN102867830A/zh active Pending
-
2014
- 2014-12-10 US US14/566,074 patent/US9099527B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317874A (ja) * | 2006-05-25 | 2007-12-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009117843A (ja) * | 2007-11-08 | 2009-05-28 | Samsung Electronics Co Ltd | 垂直型半導体素子及びその製造方法 |
JP2010147103A (ja) * | 2008-12-16 | 2010-07-01 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010147125A (ja) * | 2008-12-17 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
US20100171163A1 (en) * | 2009-01-05 | 2010-07-08 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor devices including select gate patterns having different work function from cell gate patterns |
JP2010192531A (ja) * | 2009-02-16 | 2010-09-02 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2010199314A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065693A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
JP2014529159A (ja) * | 2011-09-29 | 2014-10-30 | インテル・コーポレーション | 垂直nandメモリ |
JP2014179465A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
US9123749B2 (en) | 2013-03-14 | 2015-09-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
KR20150028885A (ko) * | 2013-08-30 | 2015-03-17 | 삼성전자주식회사 | 수직 채널 영역을 구비하는 3차원 구조의 비휘발성 메모리 소자 |
KR102136849B1 (ko) | 2013-08-30 | 2020-07-22 | 삼성전자 주식회사 | 수직 채널 영역을 구비하는 3차원 구조의 비휘발성 메모리 소자 |
US10134751B2 (en) | 2014-09-11 | 2018-11-20 | Toshiba Memory Corporation | Non-volatile semiconductor memory device and manufacturing method thereof |
US9768185B2 (en) | 2014-09-11 | 2017-09-19 | Toshiba Memory Corporation | Non-volatile semiconductor memory device and manufacturing method thereof |
US9362298B2 (en) | 2014-09-11 | 2016-06-07 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and manufacturing method thereof |
US10748916B2 (en) | 2014-09-11 | 2020-08-18 | Toshiba Memory Corporation | Non-volatile semiconductor memory device and manufacturing method thereof |
US11342348B2 (en) | 2014-09-11 | 2022-05-24 | Kioxia Corporation | Non-volatile semiconductor memory device and manufacturing method thereof |
US9412754B1 (en) | 2015-03-12 | 2016-08-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device and production method thereof |
US9431412B1 (en) | 2015-07-06 | 2016-08-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US10283647B2 (en) | 2016-08-04 | 2019-05-07 | Toshiba Memory Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20130005430A (ko) | 2013-01-16 |
US20150099338A1 (en) | 2015-04-09 |
JP6095908B2 (ja) | 2017-03-15 |
US8941172B2 (en) | 2015-01-27 |
US9099527B2 (en) | 2015-08-04 |
US20130009235A1 (en) | 2013-01-10 |
CN102867830A (zh) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6095908B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
CN106558591B (zh) | 三维半导体器件 | |
KR101045073B1 (ko) | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 | |
JP5398766B2 (ja) | 半導体装置及びその製造方法 | |
KR101206157B1 (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
KR101113767B1 (ko) | 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법 | |
KR101091454B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
KR100919433B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
JP5091526B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2013093577A (ja) | 3次元不揮発性メモリ素子及びその製造方法 | |
US9076865B2 (en) | Non-volatile memory device, method of operating the same and method of fabricating the same | |
KR20130095499A (ko) | 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법 | |
KR20130044711A (ko) | 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법 | |
JP2012234980A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2019165089A (ja) | 半導体装置 | |
JP2015056642A (ja) | 半導体記憶装置 | |
KR20140078233A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
JP2018142654A (ja) | 半導体装置及びその製造方法 | |
JP2008171968A (ja) | 不揮発性半導体記憶装置 | |
JP5514172B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2013055204A (ja) | 半導体記憶装置 | |
JP2018041907A (ja) | 半導体装置及びその製造方法 | |
JP2018160593A (ja) | 半導体装置及びその製造方法 | |
KR20200051301A (ko) | 3차원 비휘발성 메모리 장치 및 그 제조방법 | |
KR20120094818A (ko) | 비휘발성 메모리 소자 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6095908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |