JP2010192531A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010192531A JP2010192531A JP2009032988A JP2009032988A JP2010192531A JP 2010192531 A JP2010192531 A JP 2010192531A JP 2009032988 A JP2009032988 A JP 2009032988A JP 2009032988 A JP2009032988 A JP 2009032988A JP 2010192531 A JP2010192531 A JP 2010192531A
- Authority
- JP
- Japan
- Prior art keywords
- control gate
- gate electrode
- silicon
- gate electrodes
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 146
- 229910052710 silicon Inorganic materials 0.000 abstract description 146
- 239000010703 silicon Substances 0.000 abstract description 146
- 239000010410 layer Substances 0.000 description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】シリコン基板11上に、それぞれ複数の絶縁膜及び電極膜14が交互に積層された積層体を設ける。電極膜14は、X方向に延びる複数本の制御ゲート電極CGに分断する。また、積層体内に、選択ゲート電極SGb、SGs、制御ゲート電極CGを貫き、一端がソース線SLに接続され、他端がビット線BLに接続されたU字ピラー30を設ける。そして、各制御ゲート電極CGは、Y方向において隣り合う2本のシリコンピラー31によって貫かれており、接続部材32によって相互に接続された2本のシリコンピラー31は、相互に異なる制御ゲート電極CGを貫いている。
【選択図】図1
Description
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る不揮発性半導体記憶装置を例示する斜視図であり、
図2は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、
図3は、本実施形態に係る不揮発性半導体記憶装置を例示する回路図であり、
図4は、本実施形態に係る不揮発性半導体記憶装置を例示する他の断面図であり、
図5は、本実施形態に係る不揮発性半導体記憶装置を例示する平面図である。
U字ピラー30は、Y方向において隣り合う1対のシリコンピラー34及び31が、接続部材32によって相互に接続されて構成されている。一方、制御ゲート電極CG、選択ゲート電極SG及びソース線SLはX方向に延びており、ビット線BLはY方向に延びている。そして、U字ピラー30と制御ゲート電極CGのY方向における配列周期は同じであるが、位相が半周期分ずれているため、各U字ピラー30に属する1対のシリコンピラー31、すなわち、接続部材32によって相互に接続された2本のシリコンピラー31は、相互に異なる制御ゲート電極CGを貫いている。一方、Y方向において隣り合う2本のU字ピラー30に属する2本のシリコンピラー31であって、隣り合う2本のシリコンピラー31は、共通の制御ゲート電極CGを貫いている。
図4及び図5に示すように、メモリセル形成領域において設定された複数のブロック50は、Y方向に沿って配列されている。そして、装置1に設けられた導電部材のうち、X方向に延びる導電部材、すなわち、制御ゲート電極CG及び選択ゲート電極SGと、Z方向に延びるU字ピラー30は、ブロック50毎に組分けされている。また、XY平面に沿って形成されているバックゲートBGは、ブロック50毎に分割されており、相互に電気的に分離されている。一方、Y方向に延びるビット線BLは、全てのブロック50を通過するように延びており、全てのブロック50で共有されている。更にまた、シリコン基板11におけるブロック50間の領域には、素子分離膜59が形成されている。
図6は、本実施形態に係る不揮発性半導体記憶装置1の動作において、各電極及び配線に印加する電位を示す図である。
以下の説明では、メモリトランジスタ35はnチャネル型の電界効果トランジスタであるものとする。また、メモリトランジスタ35において、電荷蓄積層26に電子が蓄積され、閾値が正にシフトした状態を値「0」とし、電荷蓄積層26に電子が蓄積されておらず、閾値がシフトしていない状態を値「1」とする。更に、制御ゲート電極の層数は4であるものとし、データの書込及び読出の対象となるメモリトランジスタ35(以下、「選択セル」という)は、上端部がビット線BLに接続されたシリコンピラーにおける下から3段目のメモリトランジスタであるものとする。すなわち、下から3層目の制御ゲート電極CGbが選択セルのゲート電極となる。
データの書込は、1ブロックずつ順番に、X方向に配列された複数個の選択セルに対して同時に行う。図1に示すように、これらの複数個の選択セルは、相互に異なるメモリストリング38に属しているが、同一の制御ゲート電極CGを共有している。また、これらの選択セルが属する複数本のメモリストリング38は、相互に異なるビット線BLに接続されているが、共通の選択ゲート電極SGを貫いており、共通のソース線SLに接続されている。
図6に示すように、バックゲートBGにオン電位Vonを印加して、バックゲートトランジスタ37をオン状態とする。また、選択ストリングの選択ゲート電極SGs及びSGbにオン電位Von(例えば、3.0V)を印加して、選択トランジスタ36をオン状態とする。一方、非選択のメモリストリング38の選択ゲート電極SGs及びSGbにはオフ電位Voff(例えば、0V)を印加して、選択トランジスタ36をオフ状態とする。
データの消去はブロック単位で行う。
図6に示すように、バックゲートBGにオン電位Vonを印加して、バックゲートトランジスタ37をオン状態とする。また、消去対象となるブロック(以下、「選択ブロック」ともいう)の全ての制御ゲート電極CGに基準電位Vss(例えば、0V)を印加する。更に、ビット線BL及びソース線SLの電位を消去電位Verase(例えば、15V)に昇圧する。更にまた、選択ゲート電極SGb及びSGsに消去電位Veraseよりも低い選択ゲート電位Vsgを印加する。すなわち、Vsg<Veraseとする。
図7乃至図15は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。
なお、図7乃至図15は、図2と同じ断面を示している。
本実施形態においては、U字シリコン部材33が、U字孔23の内部にポリシリコンを埋め込むことにより、一体的に切れ目なく形成されている。このため、例えば特許文献1に記載された積層型記憶装置とは異なり、貫通ホール21の下部においてシリコン同士のコンタクトをとる必要がない。従って、先に形成されたシリコン部材の表面から自然酸化膜等を除去するためにフッ酸処理等の前処理を行う必要がなく、この前処理によって電荷蓄積層が損傷を受けることがない。この結果、メモリトランジスタの特性が良好な不揮発性半導体記憶装置を実現することができる。
図16(a)及び(b)は、図13に示す工程において分断された積層体の各部分を例示する工程断面図であり、(a)は比較例を示し、(b)は本実施形態を示す。
図16(a)に示すように、本実施形態の比較例に係る装置101においては、Y方向に沿って配列されたシリコンピラー31間の領域の全てに溝54を形成している。この場合、X方向に配列されたシリコンピラー31からなる列毎に制御ゲート電極を形成することができるため、各メモリストリング38に属する全てのメモリトランジスタを独立して制御することができるものの、溝54によって分断された積層体MLの各部分58において、Y方向における幅が極めて狭くなってしまう。このため、工程の途中で部分58が倒壊し、隣り合う部分58内に形成された制御ゲート電極CG同士が接触してしまう可能性がある。
図17は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、
図18は、本実施形態に係る不揮発性半導体記憶装置を例示する平面図である。
なお、図17及び図18においては、図を見易くするために、シリコン基板及び導電部分のみを示し、絶縁部分は図示を省略している。特に、図18においては、シリコン基板、バックゲート、制御ゲート電極及びU字シリコン部材のみを示している。
本実施形態によれば、ブロック50間の境界部分においても、ビットラインBLをシリコンピラー34に接続するためのビットプラグBPの配列の周期性を一定に保つことができる。すなわち、Y方向に沿って、2本のビットプラグBPと2本のソースプラグSPを交互に配列する配列パターンを、ブロック50の内部においてもブロック50間の領域においても連続的に実現することができる。これにより、ビットプラグBPを形成するためのリソグラフィのマージンを確保することが容易になる。本実施形態における上記以外の効果は、前述の第1の実施形態と同様である。
図19は、本変形例に係る不揮発性半導体記憶装置を例示する断面図であり、
図20は、本変形例に係る不揮発性半導体記憶装置を例示する平面図である。
なお、図19及び図20においては、図を見易くするために、シリコン基板及び導電部分のみを示し、絶縁部分は図示を省略している。特に、図20においては、シリコン基板、バックゲート、制御ゲート電極及びU字シリコン部材のみを示している。
図21は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、
図22は、本実施形態に係る不揮発性半導体記憶装置を例示する平面図である。
なお、図21及び図22においては、図を見易くするために、シリコン基板及び導電部分のみを示し、絶縁部分は図示を省略している。特に、図22においては、シリコン基板、バックゲート、制御ゲート電極及びU字シリコン部材のみを示している。
本実施形態によれば、前述の第2の実施形態及びその変形例と比較して、ブロック50間の領域に配置されたダミーピラーが1列になるため、チップ面積を低減することができる。なお、分断された積層体MLにおけるダミーゲート電極CGdを含む部分の幅は細くなるため、この部分だけは倒壊する可能性が増すが、他の部分の幅はシリコンピラー2列分の太さがあり、倒壊する可能性は低い。そして、ダミーゲートCGdを含む部分の数は、制御ゲートCGs又は制御ゲートCGbを含む部分の数よりも少ない。このため、装置3全体としては、分断された部分の倒壊により不具合が発生する可能性はそれほど増加しない。本実施形態における上記以外の効果は、前述の第1の実施形態と同様である。
Claims (5)
- それぞれ複数の絶縁膜及び電極膜が交互に積層され、前記電極膜が分断されて第1方向に延びる複数本の制御ゲート電極となっている積層体と、
前記積層体上に設けられ、前記第1方向に延びる複数本の選択ゲート電極と、
前記積層体の積層方向に延び、前記第1方向及び前記第1方向に対して交差する第2方向に沿ってマトリクス状に配列され、前記制御ゲート電極及び前記選択ゲート電極を貫く複数本の半導体ピラーと、
前記第1方向に延び、一部の前記半導体ピラーの上端部に接続された複数本のソース線と、
前記第2方向に延び、残りの前記半導体ピラーの上端部に接続された複数本のビット線と、
上端部が前記ソース線に接続された1本の前記半導体ピラーの下端部と上端部が前記ビット線に接続された他の1本の前記半導体ピラーの下端部とを相互に接続する接続部材と、
前記制御ゲート電極と前記半導体ピラーとの間に設けられた電荷蓄積層と、
前記選択ゲート電極と前記半導体ピラーとの間に設けられたゲート絶縁膜と、
を備え、
少なくとも一部の前記制御ゲート電極は、それぞれ前記第2方向において隣り合う2本の前記半導体ピラーによって貫かれており、前記接続部材によって相互に接続された2本の前記半導体ピラーは、相互に異なる前記制御ゲート電極を貫いていることを特徴とする不揮発性半導体記憶装置。 - 前記制御ゲート電極は、前記第2方向に沿って設定された複数のブロックに組分けされており、
各ブロックに属する前記制御ゲート電極は、更に2つのグループに組分けされており、
各ブロック内において、一方のグループに属する前記制御ゲート電極と他方のグループに属する前記制御ゲート電極とは、前記第2方向に沿って交互に配列されており、
各グループに属する前記制御ゲート電極は、グループ毎に共通接続されており、
各前記ブロックの前記第2方向における端部に配置された前記半導体ピラーは、下端部が前記接続部材に接続されていないことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 隣り合う2つの前記ブロック間には、前記2つのブロックのそれぞれにおける前記一方のグループに属する前記制御ゲート電極及び前記他方のグループに属する前記制御ゲート電極のいずれにも接続されていない前記制御ゲート電極が配置されていることを特徴とする請求項2記載の不揮発性半導体記憶装置。
- 前記いずれにも接続されていない制御ゲート電極は、前記第1方向に沿って配列された1列のダミーの半導体ピラーによって貫かれており、
前記ダミーの半導体ピラーとその両側に配置された2本の前記半導体ピラーは同一の前記接続部材に接続されており、
前記2本の半導体ピラーのうちの一方は前記ソース線に接続されており、他方は前記ビット線に接続されていることを特徴とする請求項3記載の不揮発性半導体記憶装置。 - 基板上に導電膜を形成する工程と、
前記導電膜の上面に第1方向及び前記第1方向に対して交差する第2方向に沿ってマトリクス状に配列された複数個の凹部を形成する工程と、
前記凹部内に犠牲材を埋め込む工程と、
前記導電膜上にそれぞれ複数の絶縁膜及び電極膜を交互に積層して積層体を形成する工程と、
前記積層体に前記積層体の積層方向に延びる貫通ホールを前記第1方向及び前記第2方向に沿ってマトリクス状に形成し、各前記犠牲材にそれぞれ前記第2方向において隣り合う2本の前記貫通ホールを到達させる工程と、
前記貫通ホールを介してエッチングを行い、前記犠牲材を除去する工程と、
前記貫通ホール及び前記凹部の内面上に電荷蓄積層を形成する工程と、
前記貫通ホール及び前記凹部の内部に半導体材料を埋め込んで、前記凹部内に接続部材を形成すると共に前記貫通ホール内に半導体ピラーを形成する工程と、
前記積層体に、前記接続部材によって相互に接続された2本の前記半導体ピラーの間の領域をつなぐように前記第1方向に延びる溝を形成し、前記電極膜を、前記第2方向に沿って配列された2本の前記半導体ピラーによって貫通され前記第1方向に延びる複数本の制御ゲート電極に分断する工程と、
前記積層体上に他の導電膜を形成する工程と、
前記他の導電膜における前記貫通ホールの直上域に他の貫通ホールを形成する工程と、
前記他の貫通ホールの内面上にゲート絶縁膜を形成する工程と、
前記他の貫通ホールの内部に半導体材料を埋め込んで、前記半導体ピラーに接続される他の半導体ピラーを形成する工程と、
前記他の導電膜を分断して前記第1方向に延びる複数本の選択ゲート電極を形成する工程と、
前記第1方向に延び、一部の前記他の半導体ピラーの上端部に接続される複数本のソース線を形成する工程と、
前記第2方向に延び、残りの前記他の半導体ピラーの上端部に接続される複数本のビット線を形成する工程と、
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032988A JP5383241B2 (ja) | 2009-02-16 | 2009-02-16 | 不揮発性半導体記憶装置及びその製造方法 |
US12/705,231 US8274108B2 (en) | 2009-02-16 | 2010-02-12 | Nonvolatile semiconductor memory device and method for manufacturing the same |
KR1020100013281A KR101054532B1 (ko) | 2009-02-16 | 2010-02-12 | 불휘발성 반도체 기억 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032988A JP5383241B2 (ja) | 2009-02-16 | 2009-02-16 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192531A true JP2010192531A (ja) | 2010-09-02 |
JP5383241B2 JP5383241B2 (ja) | 2014-01-08 |
Family
ID=42559132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009032988A Expired - Fee Related JP5383241B2 (ja) | 2009-02-16 | 2009-02-16 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8274108B2 (ja) |
JP (1) | JP5383241B2 (ja) |
KR (1) | KR101054532B1 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195424A (ja) * | 2011-03-16 | 2012-10-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012204594A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2012204437A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2013021322A (ja) * | 2011-07-06 | 2013-01-31 | Sk Hynix Inc | 不揮発性メモリ素子及びその製造方法 |
JP2013021319A (ja) * | 2011-07-08 | 2013-01-31 | Sk Hynix Inc | 半導体装置及びその製造方法 |
JP2014187332A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 不揮発性記憶装置およびその製造方法 |
US8946809B2 (en) | 2013-03-22 | 2015-02-03 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor memory device and semiconductor memory device |
US9076820B2 (en) | 2012-02-28 | 2015-07-07 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
US9209295B2 (en) | 2011-12-06 | 2015-12-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
JP2017168870A (ja) * | 2017-06-22 | 2017-09-21 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
CN109524413A (zh) * | 2017-09-19 | 2019-03-26 | 东芝存储器株式会社 | 半导体存储装置 |
JP2020178111A (ja) * | 2019-04-15 | 2020-10-29 | 旺宏電子股▲ふん▼有限公司 | メモリ装置及びその製造方法 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5380190B2 (ja) * | 2009-07-21 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
KR101691092B1 (ko) | 2010-08-26 | 2016-12-30 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
US9324440B2 (en) | 2010-02-09 | 2016-04-26 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, operating methods thereof and memory systems including the same |
KR101691088B1 (ko) | 2010-02-17 | 2016-12-29 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
US9378831B2 (en) | 2010-02-09 | 2016-06-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, operating methods thereof and memory systems including the same |
KR101658479B1 (ko) | 2010-02-09 | 2016-09-21 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
US8923060B2 (en) | 2010-02-17 | 2014-12-30 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and operating methods thereof |
JP5788183B2 (ja) | 2010-02-17 | 2015-09-30 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム |
US8908431B2 (en) | 2010-02-17 | 2014-12-09 | Samsung Electronics Co., Ltd. | Control method of nonvolatile memory device |
JP2011170956A (ja) | 2010-02-18 | 2011-09-01 | Samsung Electronics Co Ltd | 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム |
US8553466B2 (en) | 2010-03-04 | 2013-10-08 | Samsung Electronics Co., Ltd. | Non-volatile memory device, erasing method thereof, and memory system including the same |
US8792282B2 (en) | 2010-03-04 | 2014-07-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices, memory systems and computing systems |
US8514620B2 (en) | 2010-11-29 | 2013-08-20 | Micron Technology, Inc. | Memory devices having select gates with P type bodies, memory strings having separate source lines and methods |
US8441855B2 (en) | 2011-01-14 | 2013-05-14 | Micron Technology, Inc. | Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same |
US8681555B2 (en) * | 2011-01-14 | 2014-03-25 | Micron Technology, Inc. | Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same |
JP2012151169A (ja) * | 2011-01-17 | 2012-08-09 | Toshiba Corp | 半導体記憶装置 |
US8750040B2 (en) | 2011-01-21 | 2014-06-10 | Micron Technology, Inc. | Memory devices having source lines directly coupled to body regions and methods |
KR101868799B1 (ko) * | 2011-05-26 | 2018-06-21 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP5487170B2 (ja) * | 2011-09-02 | 2014-05-07 | 株式会社東芝 | 半導体記憶装置 |
JP5651630B2 (ja) | 2012-03-22 | 2015-01-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US9251907B2 (en) * | 2012-04-03 | 2016-02-02 | Micron Technology, Inc. | Memory devices and methods of operating memory devices including applying a potential to a source and a select gate between the source and a string of memory cells while performing a program operation on a memory cell in the string |
FR2993389B1 (fr) * | 2012-07-10 | 2015-02-27 | Soitec Silicon On Insulator | Antifusible |
KR20140025054A (ko) * | 2012-08-21 | 2014-03-04 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
KR20140025632A (ko) * | 2012-08-21 | 2014-03-05 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
KR20140025631A (ko) * | 2012-08-21 | 2014-03-05 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
KR102002802B1 (ko) * | 2012-09-05 | 2019-07-23 | 삼성전자주식회사 | 반도체 장치 |
KR20140062636A (ko) * | 2012-11-14 | 2014-05-26 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US9001584B2 (en) | 2013-02-28 | 2015-04-07 | Micron Technology, Inc. | Sub-block decoding in 3D memory |
JP2014175348A (ja) * | 2013-03-06 | 2014-09-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR102059921B1 (ko) | 2013-05-31 | 2020-02-11 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
KR102242022B1 (ko) | 2013-09-16 | 2021-04-21 | 삼성전자주식회사 | 불휘발성 메모리 및 그것의 프로그램 방법 |
US9484350B2 (en) | 2013-09-27 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having an inter-layer via (ILV), and method of making same |
KR20150037165A (ko) * | 2013-09-30 | 2015-04-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 |
JP5676787B1 (ja) * | 2014-01-16 | 2015-02-25 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
KR20150146073A (ko) * | 2014-06-20 | 2015-12-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR20160006866A (ko) | 2014-07-09 | 2016-01-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
KR102150251B1 (ko) | 2014-09-05 | 2020-09-02 | 삼성전자주식회사 | 반도체 장치 |
JP2016058494A (ja) * | 2014-09-08 | 2016-04-21 | 株式会社東芝 | 半導体記憶装置 |
US9425205B2 (en) | 2014-09-12 | 2016-08-23 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US10192753B2 (en) | 2014-09-15 | 2019-01-29 | Toshiba Memory Corporation | Nonvolatile semiconductor memory device and method of manufacturing the same |
KR20160114907A (ko) * | 2015-03-25 | 2016-10-06 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
WO2016194211A1 (ja) * | 2015-06-04 | 2016-12-08 | 株式会社 東芝 | 半導体記憶装置及びその製造方法 |
KR20170027571A (ko) * | 2015-09-02 | 2017-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
WO2017122302A1 (ja) | 2016-01-13 | 2017-07-20 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR102641734B1 (ko) | 2018-05-31 | 2024-03-04 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
US10580791B1 (en) * | 2018-08-21 | 2020-03-03 | Micron Technology, Inc. | Semiconductor device structures, semiconductor devices, and electronic systems |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223284A (ja) * | 2000-02-11 | 2001-08-17 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びその形成方法 |
JP2007036242A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Electronics Co Ltd | フィン型チャンネル領域を有する不揮発性メモリ素子及びその製造方法 |
JP2008263029A (ja) * | 2007-04-11 | 2008-10-30 | Toshiba Corp | 半導体記憶装置 |
JP2010187000A (ja) * | 2009-02-10 | 2010-08-26 | Samsung Electronics Co Ltd | 垂直nandチャンネルとこれを含む不揮発性メモリー装置、及び垂直nandメモリー装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100483035B1 (ko) * | 2001-03-30 | 2005-04-15 | 샤프 가부시키가이샤 | 반도체 기억장치 및 그 제조방법 |
EP1271652A3 (en) * | 2001-06-22 | 2004-05-06 | Fujio Masuoka | A semiconductor memory and its production process |
JP3963664B2 (ja) * | 2001-06-22 | 2007-08-22 | 富士雄 舛岡 | 半導体記憶装置及びその製造方法 |
JP4822841B2 (ja) * | 2005-12-28 | 2011-11-24 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP5016832B2 (ja) * | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4772656B2 (ja) * | 2006-12-21 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体メモリ |
JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5112201B2 (ja) * | 2008-07-11 | 2013-01-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5193796B2 (ja) * | 2008-10-21 | 2013-05-08 | 株式会社東芝 | 3次元積層型不揮発性半導体メモリ |
JP2010161132A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP4982540B2 (ja) * | 2009-09-04 | 2012-07-25 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
-
2009
- 2009-02-16 JP JP2009032988A patent/JP5383241B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-12 KR KR1020100013281A patent/KR101054532B1/ko not_active IP Right Cessation
- 2010-02-12 US US12/705,231 patent/US8274108B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223284A (ja) * | 2000-02-11 | 2001-08-17 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びその形成方法 |
JP2007036242A (ja) * | 2005-07-22 | 2007-02-08 | Samsung Electronics Co Ltd | フィン型チャンネル領域を有する不揮発性メモリ素子及びその製造方法 |
JP2008263029A (ja) * | 2007-04-11 | 2008-10-30 | Toshiba Corp | 半導体記憶装置 |
JP2010187000A (ja) * | 2009-02-10 | 2010-08-26 | Samsung Electronics Co Ltd | 垂直nandチャンネルとこれを含む不揮発性メモリー装置、及び垂直nandメモリー装置 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8748300B2 (en) | 2011-03-16 | 2014-06-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
JP2012195424A (ja) * | 2011-03-16 | 2012-10-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012204437A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2012204594A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US8530955B2 (en) | 2011-03-25 | 2013-09-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
JP2013021322A (ja) * | 2011-07-06 | 2013-01-31 | Sk Hynix Inc | 不揮発性メモリ素子及びその製造方法 |
US9755085B2 (en) | 2011-07-08 | 2017-09-05 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
JP2013021319A (ja) * | 2011-07-08 | 2013-01-31 | Sk Hynix Inc | 半導体装置及びその製造方法 |
US9837436B2 (en) | 2011-07-08 | 2017-12-05 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
US9209295B2 (en) | 2011-12-06 | 2015-12-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US9076820B2 (en) | 2012-02-28 | 2015-07-07 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
US8946809B2 (en) | 2013-03-22 | 2015-02-03 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor memory device and semiconductor memory device |
JP2014187332A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 不揮発性記憶装置およびその製造方法 |
JP2017168870A (ja) * | 2017-06-22 | 2017-09-21 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
CN109524413A (zh) * | 2017-09-19 | 2019-03-26 | 东芝存储器株式会社 | 半导体存储装置 |
JP2020178111A (ja) * | 2019-04-15 | 2020-10-29 | 旺宏電子股▲ふん▼有限公司 | メモリ装置及びその製造方法 |
US11037947B2 (en) | 2019-04-15 | 2021-06-15 | Macronix International Co., Ltd. | Array of pillars located in a uniform pattern |
US11424260B2 (en) | 2019-04-15 | 2022-08-23 | Macronix International Co., Ltd. | Array of pillars located in a uniform pattern |
Also Published As
Publication number | Publication date |
---|---|
KR101054532B1 (ko) | 2011-08-04 |
JP5383241B2 (ja) | 2014-01-08 |
US8274108B2 (en) | 2012-09-25 |
KR20100093490A (ko) | 2010-08-25 |
US20100207190A1 (en) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5383241B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
USRE49152E1 (en) | Nonvolatile semiconductor memory device and method for driving same | |
US8120961B2 (en) | Nonvolatile semiconductor memory device | |
TWI445164B (zh) | 非揮發性半導體記憶裝置 | |
US9583539B2 (en) | Word line connection for memory device and method of making thereof | |
JP5364336B2 (ja) | 半導体記憶装置 | |
JP5297342B2 (ja) | 不揮発性半導体記憶装置 | |
JP4226205B2 (ja) | 半導体記憶装置の製造方法 | |
US9761606B1 (en) | Stacked non-volatile semiconductor memory device with buried source line and method of manufacture | |
JP2003068885A (ja) | 半導体記憶装置及びその製造方法 | |
JP2013197536A (ja) | 半導体記憶装置 | |
CN112447735B (zh) | 半导体存储装置及其制造方法 | |
CN217158189U (zh) | 半导体装置 | |
TW202301649A (zh) | 半導體記憶裝置及其製造方法 | |
JP2012256932A (ja) | 半導体記憶装置 | |
JP2009099997A (ja) | 半導体記憶装置 | |
JP2007149734A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131001 |
|
LAPS | Cancellation because of no payment of annual fees |