KR20140025631A - 비휘발성 메모리 장치 및 그 제조 방법 - Google Patents

비휘발성 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20140025631A
KR20140025631A KR1020120091111A KR20120091111A KR20140025631A KR 20140025631 A KR20140025631 A KR 20140025631A KR 1020120091111 A KR1020120091111 A KR 1020120091111A KR 20120091111 A KR20120091111 A KR 20120091111A KR 20140025631 A KR20140025631 A KR 20140025631A
Authority
KR
South Korea
Prior art keywords
gate electrode
layer
memory device
pipe connection
nonvolatile memory
Prior art date
Application number
KR1020120091111A
Other languages
English (en)
Inventor
김민수
이영진
최진해
한주희
황성진
이병호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120091111A priority Critical patent/KR20140025631A/ko
Priority to US13/718,258 priority patent/US9130052B2/en
Publication of KR20140025631A publication Critical patent/KR20140025631A/ko
Priority to US14/711,526 priority patent/US9368645B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 비휘발성 메모리 장치 및 그 제조 방법에 관한 것이다. 본 기술에 따른 비휘발성 메모리 장치는, 기판 상의 파이프 접속 게이트 전극; 상기 파이프 접속 게이트 전극 내에 형성된 하나 이상의 파이프 채널층; 상기 파이프 채널층 각각과 연결되면서 상기 기판과 수직한 방향으로 연장되는 한 쌍의 메인 채널층; 상기 메인 채널층을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 셀 게이트 전극; 및 상기 파이프 접속 게이트 전극 상의 금속 실리사이드로 이루어진 식각 정지막을 포함할 수 있다. 본 기술에 따르면, 파이프 접속 게이트 전극 상에 금속 실리사이드로 이루어진 식각 정지막을 형성함으로써 파이프 접속 게이트 전극의 식각 손상을 방지함과 동시에 전기 저항을 크게 감소시킬 수 있다.

Description

비휘발성 메모리 장치 및 그 제조 방법{NONVOLATILE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 비휘발성 메모리 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판으로부터 수직 방향으로 복수의 메모리 셀이 적층되는 3차원 구조의 비휘발성 메모리 장치 및 그 제조 방법에 관한 것이다.
비휘발성 메모리 장치는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 장치이다. 현재 다양한 비휘발성 메모리 장치, 예컨대 플래시 메모리(Flash Memory) 등이 널리 이용되고 있다.
한편, 최근 반도체 기판 상에 단층으로 메모리 셀을 형성하는 2차원 구조의 비휘발성 메모리 장치의 집적도 향상이 한계에 도달함에 따라, 반도체 기판으로부터 수직 방향으로 돌출된 채널층을 따라 복수의 메모리 셀을 형성하는 3차원 구조의 비휘발성 메모리 장치가 제안되었다. 구체적으로 보면, 이러한 3차원 구조의 비휘발성 메모리 장치는 크게 일자형 채널층을 갖는 구조와 U자형 채널층을 갖는 구조로 구분된다.
여기서, U자형 채널층을 갖는 구조의 경우 메모리 셀 스트링을 연결하기 위해 파이프 접속 트랜지스터가 이용된다. 그런데 파이프 접속 트랜지스터의 게이트 전극(이하, 파이프 접속 게이트 전극이라 한다.)은 일반적으로 폴리실리콘으로 형성되며, 이에 따라 전기 저항이 증가하는 문제가 있다. 또한, 파이프 접속 게이트 전극 상부에 슬릿을 형성하는 후속 식각 공정에서 파이프 접속 게이트 전극이 손상되기 쉬워 공정 마진이 부족한 실정이다.
본 발명의 일 실시예는, 파이프 접속 게이트 전극 상에 금속 실리사이드로 이루어진 식각 정지막을 형성함으로써 파이프 접속 게이트 전극의 식각 손상이 방지됨과 동시에 전기 저항이 크게 감소된 비휘발성 메모리 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 기판 상의 파이프 접속 게이트 전극; 상기 파이프 접속 게이트 전극 내에 형성된 하나 이상의 파이프 채널층; 상기 파이프 채널층 각각과 연결되면서 상기 기판과 수직한 방향으로 연장되는 한 쌍의 메인 채널층; 상기 메인 채널층을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 셀 게이트 전극; 및 상기 파이프 접속 게이트 전극 상의 금속 실리사이드로 이루어진 식각 정지막을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제조 방법은, 기판 상에 희생막 패턴을 갖는 게이트 전극용 도전층을 형성하는 단계; 상기 게이트 전극용 도전층을 선택적으로 식각하여 파이프 접속 게이트 전극을 형성하는 단계; 및 상기 희생막 패턴 상부의 일부 영역을 제외한 상기 파이프 접속 게이트 전극 상에 금속 실리사이드로 이루어진 식각 정지막을 형성하는 단계를 포함할 수 있다.
본 기술에 따르면, 파이프 접속 게이트 전극 상에 금속 실리사이드로 이루어진 식각 정지막을 형성함으로써 파이프 접속 게이트 전극의 식각 손상을 방지함과 동시에 전기 저항을 크게 감소시킬 수 있다.
도 1a 내지 도 1r은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2d는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1a 내지 도 1r은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 특히, 도 1r은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이고, 도 1a 내지 도 1q는 도 1r의 장치를 제조하기 위한 공정 중간 단계의 일례를 나타내는 단면도이다.
도 1a를 참조하면, 셀 영역(C) 및 주변 영역(P)을 갖는 기판(100) 상에 분리 절연막(105)을 형성한 후, 분리 절연막(105) 상에 제1 게이트 전극용 도전층(110)을 형성한다. 기판(100)은 단결정 실리콘과 같은 반도체 기판일 수 있으며, 소정의 하부 구조물(미도시됨)을 포함할 수 있다.
여기서, 분리 절연막(105)은 산화막 또는 질화막 계열의 물질로 형성할 수 있으며, 제1 게이트 전극용 도전층(110)은 도핑된 폴리실리콘과 같은 도전 물질을 원자층 증착(Atomic Layer Deposition; ALD) 또는 화학적 기상 증착(Chemical Vapor Deposition; CVD) 등의 방식으로 증착하여 형성할 수 있다.
도 1b를 참조하면, 제1 게이트 전극용 도전층(110) 상에 후술하는 희생막 패턴이 형성될 영역을 노출시키는 제1 하드마스크 패턴(115)을 형성한 후, 이를 식각마스크로 셀 영역(C)의 제1 게이트 전극용 도전층(110)을 식각하여 홈(G)을 형성한다. 제1 하드마스크 패턴(115)은 산화막 또는 질화막 계열의 물질, 폴리실리콘, 비정질 탄소층(Amorphous Carbon Layer; ACL) 및 하부 반사 방지막(Bottom Anti-Reflective Coating; BARC)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다.
도 1c를 참조하면, 제1 하드마스크 패턴(115)을 제거한 후, 홈(G)에 매립되는 희생막 패턴(120)을 형성한다. 희생막 패턴(120)은 후속 공정에서 제거되어 후술하는 파이프 채널홀이 형성될 공간을 제공하는 역할을 하며, 후술하는 제2 게이트 전극용 도전층, 제1 물질막, 제2 물질막 및 제1 게이트 전극용 도전층(110)과 식각 선택비를 갖는 물질로 형성할 수 있다. 또한, 희생막 패턴(120)은 본 단면 방향의 장축과 본 단면과 교차하는 방향의 단축을 갖는 섬(Island) 모양을 가질 수 있으며, 기판(100)과 평행한 평면상에서 볼 때 복수개가 매트릭스(Matrix) 형태로 배열될 수 있다.
이어서, 제1 게이트 전극용 도전층(110) 및 희생막 패턴(120) 상에 제2 게이트 전극용 도전층(125)을 형성한다. 제2 게이트 전극용 도전층(125)은 금속과 반응하여 화합물을 형성할 수 있는 실리콘(Si)과 같은 반도체 물질을 포함하되, 예컨대 도핑된 폴리실리콘과 같은 도전 물질을 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 등의 방식으로 증착하여 형성할 수 있다.
도 1d를 참조하면, 제2 게이트 전극용 도전층(125) 상에 후술하는 파이프 접속 게이트 전극 및 주변 게이트 전극이 형성될 영역을 덮는 제2 하드마스크 패턴(130)을 형성한 후, 이를 식각마스크로 제2 게이트 전극용 도전층(125) 및 제1 게이트 전극용 도전층(110)을 식각하여 분리 절연막(105)을 노출시키는 트렌치(T1)를 형성한다.
여기서, 제2 하드마스크 패턴(130)은 산화막 또는 질화막 계열의 물질, 폴리실리콘, 비정질 탄소층(ACL) 및 하부 반사 방지막(BARC)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 한편, 트렌치(T1)에 의해 분리된 제1 게이트 전극용 도전층(110) 및 제2 게이트 전극용 도전층(125)을 각각 제1 게이트 전극용 도전층 패턴(110A) 및 제2 게이트 전극용 도전층 패턴(125A)이라 한다.
본 공정 결과, 셀 영역(C)의 파이프 접속 게이트 전극 및 주변 영역(P)의 주변 게이트 전극이 형성된다. 상기 파이프 접속 게이트 전극 및 상기 주변 게이트 전극은 제1 게이트 전극용 도전층 패턴(110A) 및 제2 게이트 전극용 도전층 패턴(125A)이 순차로 적층된 형태이며, 특히 상기 파이프 접속 게이트 전극은 블록(Block) 단위로 분리된 것일 수 있다.
도 1e를 참조하면, 제2 하드마스크 패턴(130)을 제거한 후, 트렌치(T1) 내에 제1 매립 절연막(135)을 형성한다. 제1 매립 절연막(135)은 산화막 또는 질화막 계열의 물질을 트렌치(T1)를 매립하는 두께로 증착한 후, 제2 게이트 전극용 도전층 패턴(125A)의 상면이 드러날 때까지 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 등의 평탄화 공정을 수행하여 형성할 수 있다.
도 1f를 참조하면, 제2 게이트 전극용 도전층 패턴(125A) 및 제1 매립 절연막(135) 상에 후술하는 메인 채널홀이 형성될 영역을 노출시키는 제3 하드마스크 패턴(140)을 형성한 후, 이를 식각마스크로 제2 게이트 전극용 도전층 패턴(125A)을 식각하여 희생막 패턴(120)의 일부를 노출시킨다. 제3 하드마스크 패턴(140)은 산화막 또는 질화막 계열의 물질, 폴리실리콘, 비정질 탄소층(ACL) 및 하부 반사 방지막(BARC)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다.
도 1g를 참조하면, 희생막 패턴(120)의 일부가 노출되어 있는 기판(100) 전면에 마스크층(145)을 형성한다. 마스크층(145)은 금속과 반응하여 화합물을 형성하지 않는 절연 물질을 포함하되, 예컨대 산화막 또는 질화막 계열의 물질을 콘포멀(Conformal)하게 증착하여 형성할 수 있다.
도 1h를 참조하면, 제2 게이트 전극용 도전층 패턴(125A)의 상면이 드러날 때까지 화학적 기계적 연마(CMP) 등의 평탄화 공정을 수행한다. 본 공정 결과, 제2 게이트 전극용 도전층 패턴(125A) 사이에 잔류하는 마스크층(145)을 마스크층 패턴(145A)이라 하며, 후속 공정에서 마스크층 패턴(145A) 상에는 후술하는 식각 정지막이 형성되지 않는다.
도 1i를 참조하면, 제2 게이트 전극용 도전층 패턴(125A)의 상면이 드러난 기판(100) 전면에 금속막(150)을 형성한다. 금속막(150)은 실리콘(Si)과 같은 반도체 물질과 반응하여 화합물을 형성할 수 있는 금속, 예컨대 코발트(Co), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 백금(Pt) 및 팔라듐(Pd)으로 이루어진 군으로부터 선택된 어느 하나 이상을 증착하여 형성할 수 있다.
도 1j를 참조하면, 금속막(150)이 형성된 기판(100)을 열처리한다. 이때, 상기 열처리 공정은 급속 열처리(Rapid Thermal Annealing; RTA) 또는 퍼니스(Furnace) 열처리 방식으로 수행될 수 있으며, 본 공정 결과 금속막(150)에 접하는 제2 게이트 전극용 도전층 패턴(125A)의 상부가 실리사이드화(Silicidation)되어 금속 실리사이드로 이루어진 식각 정지막(155)이 형성된다. 식각 정지막(155)은 코발트 실리사이드(CoSix), 텅스텐 실리사이드(WSix), 니켈 실리사이드(NiSix), 티타늄 실리사이드(TiSix), 백금 실리사이드(PtSix) 또는 팔라듐 실리사이드(PdSix) 등을 포함할 수 있다.
도 1k를 참조하면, 상기 열처리 공정에서 반응하지 않고 남은 금속막(150)을 제거하는 스트립(Strip) 공정을 수행한다. 이때, 잔류하는 금속을 제거하기 위해 황산(H2SO4)과 과산화수소(H2O2)의 혼합 용액, 즉 SPM(Sulfuric acid and hydro-Peroxide Mixture)을 사용할 수 있다. 한편, 상기 스트립 공정 후에 추가로 열처리 공정을 수행할 수 있다.
도 1l을 참조하면, 금속막(150)이 제거된 결과물 상에 복수의 제1 물질막(160) 및 복수의 제2 물질막(165)을 교대로 적층한다. 이하에서는 설명의 편의를 위하여 복수의 제1 물질막(160) 및 복수의 제2 물질막(165)이 교대로 적층된 구조물을 적층 구조물이라 하기로 한다. 한편, 적층 구조물의 최하부 및 최상부에는 제1 물질막(160)이 배치되도록 할 수 있으며, 본 단면도에는 9개의 제2 물질막(165)이 도시되어 있으나, 이는 예시에 불과하며 그 이상 또는 그 이하로도 형성할 수 있다.
본 실시예에서, 제1 물질막(160)은 층간 절연막이고, 제2 물질막(165)은 후속 공정에서 제거되어 후술하는 셀 게이트 전극이 형성될 공간을 제공하는 희생층일 수 있다. 이러한 경우, 제1 물질막(160)은 산화막 계열의 물질로, 제2 물질막(165)은 제1 물질막(160)과 식각 선택비를 갖는 물질, 예컨대 질화막 계열의 물질로 형성할 수 있다.
그러나 본 발명이 이에 한정되지 않으며, 다른 실시예에서는 제1 물질막(160)이 층간 절연막이고, 제2 물질막(165)이 셀 게이트 전극용 도전층일 수 있다. 이러한 경우, 제1 물질막(160)은 산화막 계열의 물질로, 제2 물질막(165)은 폴리실리콘과 같은 도전 물질로 형성할 수 있다. 한편, 또 다른 실시예에서는 제1 물질막(160)이 층간 절연막이 형성될 공간을 제공하는 희생층이고, 제2 물질막(165)이 셀 게이트 전극용 도전층일 수 있다. 이러한 경우, 제1 물질막(160)은 도핑되지 않은 폴리실리콘으로, 제2 물질막(165)은 도핑된 폴리실리콘과 같은 도전 물질로 형성할 수 있다.
도 1m을 참조하면, 적층 구조물 및 마스크층 패턴(145A)을 선택적으로 식각하여 희생막 패턴(120)을 노출시키는 한 쌍의 메인 채널홀(H1)을 형성한다. 메인 채널홀(H1)은 기판(100)과 평행한 평면상에서 볼 때 원 또는 타원 모양을 가질 수 있으며, 희생막 패턴(120)마다 한 쌍씩 배치되도록 할 수 있다.
이어서, 한 쌍의 메인 채널홀(H1)에 의해 노출된 희생막 패턴(120)을 제거한다. 이때, 희생막 패턴(120)을 제거하기 위해 상기 파이프 접속 게이트 전극 및 적층 구조물과의 식각 선택비를 이용한 습식 식각 공정을 수행할 수 있다. 본 공정 결과, 희생막 패턴(120)이 제거된 공간에 한 쌍의 메인 채널홀(H1)을 연결시키는 파이프 채널홀(H2)이 형성된다.
도 1n을 참조하면, 한 쌍의 메인 채널홀(H1) 및 파이프 채널홀(H2) 내벽을 따라 메모리막(170) 및 채널층(175)을 순차로 형성한다. 메모리막(170)은 전하 차단막, 전하 트랩막 및 터널 절연막을 순차적으로 증착하여 형성할 수 있다.
여기서, 터널 절연막은 전하 터널링을 위한 것으로서 예컨대 산화막으로 이루어질 수 있고, 전하 트랩막은 전하를 트랩시켜 데이터를 저장하기 위한 것으로서 예컨대 질화막으로 이루어질 수 있으며, 전하 차단막은 전하 트랩막 내의 전하가 외부로 이동하는 것을 차단하기 위한 것으로서 예컨대 산화막으로 이루어질 수 있다. 즉, 메모리막(170)은 ONO(Oxide-Nitride-Oxide)의 삼중막 구조를 가질 수 있다.
또한, 채널층(175)은 예컨대 폴리실리콘과 같은 반도체 물질을 증착하여 형성할 수 있으며, 메인 채널홀(H1) 내부의 메인 채널층과 파이프 채널홀(H2) 내부의 파이프 채널층으로 구분될 수 있다. 특히, 상기 메인 채널층은 메모리 셀 또는 선택 트랜지스터의 채널로, 상기 파이프 채널층은 파이프 접속 트랜지스터의 채널로 이용될 수 있다. 한편, 본 실시예에서는 채널층(175)이 메인 채널홀(H1) 및 파이프 채널홀(H2)을 완전히 매립하는 두께로 형성될 수 있으나 본 발명이 이에 한정되지 않으며, 다른 실시예에서는 채널층(175)이 메인 채널홀(H1) 및 파이프 채널홀(H2)을 완전히 매립하지 않는 얇은 두께로 형성될 수도 있다.
도 1o를 참조하면, 메인 채널홀(H1) 양측의 적층 구조물을 선택적으로 식각하여 셀 영역(C)의 제1 물질막(160) 및 제2 물질막(165)을 라인(Line) 형태로 분리시키는 슬릿(T2)을 형성한다. 이때, 상기 파이프 접속 게이트 전극은 식각 정지막(155)에 의해 보호되어 식각 손상이 방지되며, 이에 따라 공정 마진(Margin)을 충분히 확보할 수 있게 된다.
여기서, 슬릿(T2)은 본 단면과 교차하는 방향으로 연장될 수 있으며, 복수개가 평행하게 배열될 수 있다. 한편, 본 공정 결과 제1 매립 절연막(135)의 일부가 식각될 수 있으며, 분리된 제1 물질막(160) 및 제2 물질막(165)을 각각 제1 물질막 패턴(160A) 및 제2 물질막 패턴(165A)이라 한다.
도 1p를 참조하면, 슬릿(T2) 형성에 의해 노출된 셀 영역(C)의 제2 물질막 패턴(165A)을 제거한다. 이때, 제2 물질막 패턴(165A)을 제거하기 위해 제1 물질막 패턴(160A)과의 식각 선택비를 이용한 습식 식각 공정을 수행할 수 있다.
도 1q를 참조하면, 제2 물질막 패턴(165A)이 제거된 공간에 셀 게이트 전극(180)을 형성한다. 셀 게이트 전극(180)의 형성은 구체적으로 다음과 같은 과정에 의해 수행될 수 있다.
우선, 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 방식으로 도전 물질, 예컨대 금속 또는 금속 질화물을 콘포멀하게 증착하여 제2 물질막 패턴(165A)이 제거된 공간을 매립하는 두께로 셀 게이트 전극용 도전막(미도시됨)을 형성한다. 그 후에, 상기 셀 게이트 전극용 도전막을 제1 물질막 패턴(160A)의 측면이 드러날 때까지 식각하여 층별로 분리시키면 제1 물질막 패턴(160A)들 사이에 셀 게이트 전극(180)이 형성된다.
이어서, 슬릿(T2) 내에 제2 매립 절연막(185)을 형성한다. 제2 매립 절연막(185)은 산화막 또는 질화막 계열의 물질을 슬릿(T2)을 매립하는 두께로 증착한 후, 제1 물질막 패턴(160A)의 상면이 드러날 때까지 화학적 기계적 연마(CMP) 등의 평탄화 공정을 수행하여 형성할 수 있다.
도 1r을 참조하면, 제2 매립 절연막(185)이 형성된 결과물 상에 제2 층간 절연막(190)을 형성한다. 제2 층간 절연막(190)은 산화막 또는 질화막 계열의 물질을 증착하여 형성할 수 있다.
이어서, 셀 영역(C)의 제2 층간 절연막(190)을 관통하여 채널층(175)에 접속되는 제1 콘택 플러그(195) 및 주변 영역(P)의 제2 층간 절연막(190), 적층 구조물, 제1 매립 절연막(135) 및 분리 절연막(105)을 관통하여 기판(100)의 접합 영역(미도시됨)에 접속되는 제2 콘택 플러그(200)를 형성한다. 제1 및 제2 콘택 플러그(195, 200)는 도전 물질, 예컨대 도핑된 폴리실리콘, 금속 또는 금속 질화물 등으로 형성할 수 있다.
이상에서 설명한 제조 방법에 의하여, 도 1r에 도시된 것과 같은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치가 제조될 수 있다.
도 1r을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 셀 영역(C) 및 주변 영역(P)을 갖는 기판(100) 상의 분리 절연막(105), 셀 영역(C)의 분리 절연막(105) 상의 파이프 접속 게이트 전극, 상기 파이프 접속 게이트 전극 내에 형성된 하나 이상의 파이프 채널층 및 상기 파이프 채널층 각각과 연결되면서 기판(100)과 수직한 방향으로 연장되는 한 쌍의 메인 채널층으로 이루어진 채널층(175), 상기 메인 채널층과 상기 파이프 접속 게이트 전극 사이에 개재되는 마스크층 패턴(145A), 상기 메인 채널층을 따라 교대로 적층된 복수의 제1 물질막 패턴(160A) 및 복수의 셀 게이트 전극(180), 셀 게이트 전극(180) 및 상기 파이프 접속 게이트 전극과 채널층(175) 사이에 개재되는 메모리막(170), 주변 영역(P)의 분리 절연막(105) 상의 주변 게이트 전극, 상기 파이프 접속 게이트 전극 및 상기 주변 게이트 전극 상의 금속 실리사이드로 이루어진 식각 정지막(155), 채널층(175)의 상단에 접속되는 제1 콘택 플러그(195), 및 상기 주변 게이트 전극 양측의 기판(100)에 접속되는 제2 콘택 플러그(200)를 포함할 수 있다.
여기서, 상기 파이프 접속 게이트 전극은 블록별로 분리된 셀 영역(C)의 제1 게이트 전극용 도전층 패턴(110A) 및 제2 게이트 전극용 도전층 패턴(125A)으로 이루어질 수 있으며, 상기 주변 게이트 전극은 주변 영역(P)의 제1 게이트 전극용 도전층 패턴(110A) 및 제2 게이트 전극용 도전층 패턴(125A)으로 이루어질 수 있다.
한편, 채널층(175)은 U자 형태를 가질 수 있으며, 메모리막(170)이 채널층(175)을 에워쌀 수 있다. 또한, 셀 게이트 전극(180)은 상기 메인 채널층의 측면을 둘러싸면서 본 단면과 교차하는 방향으로 연장될 수 있다. 특히, 비저항이 낮은 금속 실리사이드로 이루어진 식각 정지막(155)에 의해 상기 파이프 접속 게이트 전극 및 상기 주변 게이트 전극의 전기 저항이 크게 감소하게 된다.
도 2a 내지 도 2d는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다. 먼저, 제1 실시예와 동일하게 도 1a 내지 도 1e의 공정을 수행한 후, 도 2a의 공정을 수행한다.
도 2a를 참조하면, 셀 영역(C)의 제2 게이트 전극용 도전층 패턴(125A) 상에 전술한 메인 채널홀이 형성될 영역을 덮는 제3 하드마스크 패턴(205)을 형성한다. 제3 하드마스크 패턴(205)은 후속 공정에서 상기 메인 채널홀이 형성될 영역에 후술하는 식각 정지막이 형성되지 않도록 하기 위한 것으로서 금속과 반응하여 화합물을 형성하지 않는 물질, 예컨대 산화막 또는 질화막 계열의 물질로 형성할 수 있다.
도 2b를 참조하면, 제3 하드마스크 패턴(205)이 형성된 기판(100) 전면에 금속막(210)을 형성한다. 금속막(210)은 실리콘(Si)과 같은 반도체 물질과 반응하여 화합물을 형성할 수 있는 금속, 예컨대 코발트(Co), 텅스텐(W), 니켈(Ni), 티타늄(Ti), 백금(Pt) 및 팔라듐(Pd)으로 이루어진 군으로부터 선택된 어느 하나 이상을 콘포멀하게 증착하여 형성할 수 있다.
도 2c를 참조하면, 금속막(210)이 형성된 기판(100)을 열처리한다. 이때, 상기 열처리 공정은 급속 열처리(RTA) 또는 퍼니스 열처리 방식으로 수행될 수 있으며, 본 공정 결과 금속막(210)에 접하는 제2 게이트 전극용 도전층 패턴(125A)의 상부가 실리사이드화되어 금속 실리사이드로 이루어진 식각 정지막(215)이 형성된다.
도 2d를 참조하면, 상기 열처리 공정에서 반응하지 않고 남은 금속막(210) 및 제3 하드마스크 패턴(205)을 제거한다. 이때, 금속막(210) 및 제3 하드마스크 패턴(205)을 제거하기 위해 스트립 공정 및 세정 공정을 수행할 수 있으며, 이후 제1 실시예와 동일하게 도 1l 내지 도 1r의 공정을 수행할 수 있다.
이상에서 설명한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치 및 그 제조 방법에 의하면, 파이프 접속 게이트 전극 상에 금속 실리사이드로 이루어진 식각 정지막을 형성함으로써 파이프 접속 게이트 전극의 식각 손상을 방지함과 동시에 전기 저항을 크게 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 기판 105 : 분리 절연막
110 : 제1 게이트 전극용 도전층 115 : 제1 하드마스크 패턴
120 : 희생막 패턴 125 : 제2 게이트 전극용 도전층
130 : 제2 하드마스크 패턴 135 : 제1 매립 절연막
140 : 제3 하드마스크 패턴 145 : 마스크층
150 : 금속막 155 : 식각 정지막
160 : 제1 물질막 165 : 제2 물질막
170 : 메모리막 175 : 채널층
180 : 셀 게이트 전극 185 : 제2 매립 절연막
190 : 제2 층간 절연막 195 : 제1 콘택 플러그
200 : 제2 콘택 플러그 205 : 제3 하드마스크 패턴
210 : 금속막 215 : 식각 정지막
C : 셀 영역 P : 주변 영역
G : 홈 H1 : 메인 채널홀
H2 : 파이프 채널홀 T1 : 트렌치
T2 : 슬릿

Claims (22)

  1. 기판 상의 파이프 접속 게이트 전극;
    상기 파이프 접속 게이트 전극 내에 형성된 하나 이상의 파이프 채널층;
    상기 파이프 채널층 각각과 연결되면서 상기 기판과 수직한 방향으로 연장되는 한 쌍의 메인 채널층;
    상기 메인 채널층을 따라 교대로 적층된 복수의 층간 절연막 및 복수의 셀 게이트 전극; 및
    상기 파이프 접속 게이트 전극 상의 금속 실리사이드로 이루어진 식각 정지막을 포함하는
    비휘발성 메모리 장치.
  2. 제1 항에 있어서,
    상기 파이프 접속 게이트 전극은, 블록별로 분리된
    비휘발성 메모리 장치.
  3. 제1 항에 있어서,
    상기 파이프 접속 게이트 전극은, 상기 파이프 채널층의 하면 및 측면에 접하는 제1 게이트 전극용 도전층 및 상기 파이프 채널층의 상면에 접하는 제2 게이트 전극용 도전층으로 이루어지는
    비휘발성 메모리 장치.
  4. 제1 항에 있어서,
    상기 메인 채널층과 상기 파이프 접속 게이트 전극 사이에 개재되는 마스크층을 더 포함하는
    비휘발성 메모리 장치.
  5. 제1 항에 있어서,
    상기 파이프 채널층과 상기 파이프 접속 게이트 전극 사이에 개재되는 절연막을 더 포함하는
    비휘발성 메모리 장치.
  6. 제1 항에 있어서,
    상기 메인 채널층과 상기 셀 게이트 전극 사이에 개재되는 메모리막을 더 포함하는
    비휘발성 메모리 장치.
  7. 제1 항에 있어서,
    상기 기판과 상기 파이프 접속 게이트 전극 사이에 개재되는 분리 절연막을 더 포함하는
    비휘발성 메모리 장치.
  8. 기판 상에 희생막 패턴을 갖는 게이트 전극용 도전층을 형성하는 단계;
    상기 게이트 전극용 도전층을 선택적으로 식각하여 파이프 접속 게이트 전극을 형성하는 단계; 및
    상기 희생막 패턴 상부의 일부 영역을 제외한 상기 파이프 접속 게이트 전극 상에 금속 실리사이드로 이루어진 식각 정지막을 형성하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 게이트 전극용 도전층 형성 단계는,
    상기 기판 상에 제1 게이트 전극용 도전층을 형성하는 단계;
    상기 제1 게이트 전극용 도전층을 선택적으로 식각하여 홈을 형성하는 단계; 및
    상기 홈 내에 상기 희생막 패턴을 형성하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 희생막 패턴 형성 단계 후에,
    상기 제1 게이트 전극용 도전층 및 상기 희생막 패턴 상에 제2 게이트 전극용 도전층을 형성하는 단계를 더 포함하는
    비휘발성 메모리 장치의 제조 방법.
  11. 제8 항에 있어서,
    상기 파이프 접속 게이트 전극은, 상기 게이트 전극용 도전층을 블록 단위로 분리하여 형성하는
    비휘발성 메모리 장치의 제조 방법.
  12. 제8 항에 있어서,
    상기 식각 정지막 형성 단계는,
    상기 파이프 접속 게이트 전극을 선택적으로 식각하여 상기 희생막 패턴의 일부를 노출시키는 단계;
    노출된 상기 희생막 패턴 상에 마스크층을 형성하는 단계; 및
    상기 파이프 접속 게이트 전극의 상부를 실리사이드화하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 실리사이드화 단계는,
    상기 파이프 접속 게이트 전극 상에 금속막을 형성하는 단계; 및
    상기 금속막이 형성된 상기 기판을 열처리하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  14. 제8 항에 있어서,
    상기 식각 정지막 형성 단계는,
    상기 파이프 접속 게이트 전극의 일부를 덮는 하드마스크 패턴을 형성하는 단계; 및
    노출된 상기 파이프 접속 게이트 전극을 실리사이드화하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 실리사이드화 단계는,
    상기 파이프 접속 게이트 전극 상에 금속막을 형성하는 단계; 및
    상기 금속막이 형성된 상기 기판을 열처리하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  16. 제8 항에 있어서,
    상기 희생막 패턴은, 상기 게이트 전극용 도전층과 식각 선택비를 갖는 물질로 형성하는
    비휘발성 메모리 장치의 제조 방법.
  17. 제8 항에 있어서,
    상기 기판은, 셀 영역 및 주변 영역을 포함하고,
    상기 파이프 접속 게이트 전극 형성 단계에서,
    상기 주변 영역의 상기 게이트 전극용 도전층을 선택적으로 식각하여 주변 게이트 전극을 형성하는
    비휘발성 메모리 장치의 제조 방법.
  18. 제8 항에 있어서,
    상기 식각 정지막 형성 단계 후에,
    상기 파이프 접속 게이트 전극이 형성된 상기 기판 상에 복수의 제1 물질막 및 복수의 제2 물질막을 교대로 적층하는 단계;
    상기 제1 물질막 및 상기 제2 물질막을 선택적으로 식각하여 상기 희생막 패턴을 노출시키는 한 쌍의 메인 채널홀을 형성하는 단계;
    상기 희생막 패턴을 제거하여 상기 한 쌍의 메인 채널홀을 연결하는 파이프 채널홀을 형성하는 단계; 및
    상기 한 쌍의 메인 채널홀 및 상기 파이프 채널홀 내에 채널층을 형성하는 단계를 더 포함하는
    비휘발성 메모리 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 물질막은, 층간 절연막이고,
    상기 제2 물질막은, 희생층인
    비휘발성 메모리 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 파이프 채널홀 형성 단계 후에,
    상기 한 쌍의 메인 채널홀 및 상기 파이프 채널홀 내벽을 따라 메모리막을 형성하는 단계를 더 포함하는
    비휘발성 메모리 장치의 제조 방법.
  21. 제18 항에 있어서,
    상기 제2 물질막은, 상기 제1 물질막과 식각 선택비를 갖는 물질로 형성하는
    비휘발성 메모리 장치의 제조 방법.
  22. 제18 항에 있어서,
    상기 채널층 형성 단계 후에,
    상기 메인 채널홀 양측의 상기 복수의 제2 물질막을 관통하는 깊이의 슬릿을 형성하는 단계;
    상기 슬릿에 의해 노출된 상기 제2 물질막을 제거하는 단계; 및
    상기 제2 물질막이 제거된 공간에 셀 게이트 전극을 형성하는 단계를 더 포함하는
    비휘발성 메모리 장치의 제조 방법.
KR1020120091111A 2012-08-21 2012-08-21 비휘발성 메모리 장치 및 그 제조 방법 KR20140025631A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120091111A KR20140025631A (ko) 2012-08-21 2012-08-21 비휘발성 메모리 장치 및 그 제조 방법
US13/718,258 US9130052B2 (en) 2012-08-21 2012-12-18 Nonvolatile memory device and method of fabricating the same
US14/711,526 US9368645B2 (en) 2012-08-21 2015-05-13 Nonvolatile memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120091111A KR20140025631A (ko) 2012-08-21 2012-08-21 비휘발성 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140025631A true KR20140025631A (ko) 2014-03-05

Family

ID=50147236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120091111A KR20140025631A (ko) 2012-08-21 2012-08-21 비휘발성 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9130052B2 (ko)
KR (1) KR20140025631A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170119915A (ko) * 2016-04-20 2017-10-30 에스케이하이닉스 주식회사 메모리 장치의 제조 방법
US10083980B2 (en) 2014-09-04 2018-09-25 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150139255A (ko) 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20160106977A (ko) * 2015-03-03 2016-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102581032B1 (ko) * 2015-12-08 2023-09-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102667878B1 (ko) 2016-09-06 2024-05-23 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
SG10201803464XA (en) 2017-06-12 2019-01-30 Samsung Electronics Co Ltd Semiconductor memory device and method of manufacturing the same
US10727244B2 (en) 2017-06-12 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
KR102641734B1 (ko) 2018-05-31 2024-03-04 삼성전자주식회사 3차원 반도체 메모리 장치
CN109148461B (zh) * 2018-08-17 2021-02-12 长江存储科技有限责任公司 3d存储器件及其制造方法
JP2020113724A (ja) 2019-01-17 2020-07-27 キオクシア株式会社 半導体装置
CN112864167B (zh) * 2019-01-31 2023-05-12 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110943091A (zh) * 2019-12-11 2020-03-31 长江存储科技有限责任公司 三维存储器的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589418A (en) * 1993-08-04 1996-12-31 Sgs-Thomson Microelectronics, Inc. Method of forming a polysilicon buried contact
JP2000306860A (ja) * 1999-04-20 2000-11-02 Nec Corp 半導体装置の製造方法
JP5383241B2 (ja) * 2009-02-16 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4982540B2 (ja) * 2009-09-04 2012-07-25 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR101164954B1 (ko) * 2009-09-14 2012-07-12 에스케이하이닉스 주식회사 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법
KR101083637B1 (ko) 2010-05-31 2011-11-16 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 제조 방법
KR20130015694A (ko) 2011-08-04 2013-02-14 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 제조 방법
JP2013065636A (ja) * 2011-09-15 2013-04-11 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
KR20140025049A (ko) * 2012-08-21 2014-03-04 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083980B2 (en) 2014-09-04 2018-09-25 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same
KR20170119915A (ko) * 2016-04-20 2017-10-30 에스케이하이닉스 주식회사 메모리 장치의 제조 방법

Also Published As

Publication number Publication date
US20150249095A1 (en) 2015-09-03
US20140054671A1 (en) 2014-02-27
US9130052B2 (en) 2015-09-08
US9368645B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
US9368645B2 (en) Nonvolatile memory device and method of fabricating the same
US9362304B2 (en) Nonvolatile memory device and method of fabricating the same
US9000510B2 (en) Nonvolatile memory device with upper source plane and buried bit line
US9159570B2 (en) Non-volatile memory device and method for fabricating the same
US9466733B2 (en) Nonvolatile memory device and method for fabricating the same
US9461061B2 (en) Vertical memory devices and methods of manufacturing the same
US9754956B2 (en) Uniform thickness blocking dielectric portions in a three-dimensional memory structure
US9023702B2 (en) Nonvolatile memory device and method for fabricating the same
US20160086964A1 (en) High stack 3d memory and method of making
US9385135B2 (en) Nonvolatile memory device and method for fabricating the same
KR20120067634A (ko) 반도체 소자 제조 방법
US8921922B2 (en) Nonvolatile memory device and method for fabricating the same
JP2012248823A (ja) 不揮発性メモリ装置及びその製造方法
KR20120124706A (ko) 반도체 소자 및 그 제조방법
KR20140022204A (ko) 비휘발성 메모리 장치의 제조 방법
KR20130077450A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR101942421B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
JP2013045837A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20140086670A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20110003041A (ko) 수직채널형 비휘발성 메모리 장치 및 및 그 제조방법
JP2013045807A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
JP2012204385A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
KR20090123089A (ko) 반도체 소자의 금속 실리사이드막 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid