JP2011142325A - Ｃｍｏｓ用歪トランジスタの集積化 - Google Patents

Ｃｍｏｓ用歪トランジスタの集積化 Download PDF

Info

Publication number
JP2011142325A
JP2011142325A JP2011001306A JP2011001306A JP2011142325A JP 2011142325 A JP2011142325 A JP 2011142325A JP 2011001306 A JP2011001306 A JP 2011001306A JP 2011001306 A JP2011001306 A JP 2011001306A JP 2011142325 A JP2011142325 A JP 2011142325A
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011001306A
Other languages
English (en)
Other versions
JP5175367B2 (ja
Inventor
Robert Chau
チャウ、ロバート
Brian Doyle
ドイル、ブライアン
Anand Murthy
マーシー、アナンド
Boyan Boyanov
ボヤノブ、ボヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2011142325A publication Critical patent/JP2011142325A/ja
Application granted granted Critical
Publication of JP5175367B2 publication Critical patent/JP5175367B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

【課題】ｎ型ＭＯＳデバイス（ＮＭＯＳ）の電子の移動度の向上、およびｐ型ＭＯＳデバイス（ＰＭＯＳ）のホールの移動度の向上した半導体装置および製造方法の提供。
【解決手段】（１）選択的に蒸着されたシリコン材料が、第１の領域における傾斜シリコンゲルマニウム基板材料の格子面間隔より小さい、シリコン材料の格子面間隔によって引き起こされる引っ張り歪を経験するべく、傾斜シリコンゲルマニウム基板の第１の領域上に選択的に蒸着されたシリコン材料のＮＭＯＳチャンネル、および（２）選択的に蒸着されたシリコンゲルマニウム材料が、第２の領域における傾斜シリコンゲルマニウム基板の格子面間隔よりも大きい、選択的に蒸着されたシリコンゲルマニウム材料の格子面間隔によって引き起こされる圧縮歪を経験すべく、基板の第２の領域上に選択的に蒸着されたシリコンゲルマニウム材料のＰＭＯＳチャンネルを有する。
【選択図】なし

Description

複数の回路デバイスおよび複数の回路デバイスの製造並びに構造に関する。
基板上の複数の回路デバイス（例えば、半導体（例えば、シリコン）基板上の複数の集積回路（ＩＣ）トランジスタ、複数の抵抗、複数のコンデンサなど）の性能の向上は、設計、製造、およびそれらの複数のデバイスの動作の間に考慮される典型的に主要な要因である。例えば、相補型金属酸化膜半導体（ＣＭＯＳ）で使用されるような、金属酸化膜半導体（ＭＯＳ）トランジスタ半導体デバイスの設計および製造または形成の間に、しばしば複数のｎ型ＭＯＳデバイス（ＮＭＯＳ）チャンネル内の電子の移動の向上、および複数のｐ型ＭＯＳデバイス（ＰＭＯＳ）チャンネル内の正に帯電したホールの移動の向上が望まれる。
本発明の複数の実施形態は例として図示されるが、添付した複数の図面の図表に限定されることはなく、同様の参照は同様の複数の構成を示す。本願の開示における本発明の"一"実施形態への参照は、必ずしも同一の実施形態ではなく、少なくとも１つという意味である点に留意すべきである。
半導体基板ベースの一部分の断面の図である。
基板上に傾斜シリコンゲルマニウム材料の層を形成した後の図１の半導体基板である。
傾斜シリコンゲルマニウム材料の領域の間に電気的に絶縁性の材料を形成した後の図２の半導体基板を示す。
傾斜シリコンゲルマニウム材料の第１の領域の上にシリコン材料の層の選択蒸着をした後の図１の半導体基板を示す。
傾斜シリコンゲルマニウム材料の第２の領域の上に、傾斜シリコンゲルマニウム材料が第２の領域に有しているよりも高濃度のゲルマニウムを含んでいるシリコンゲルマニウム材料の層の選択蒸着をした後の図１の半導体基板を示す。
高い誘電率を有する材料の層を、選択蒸着されたシリコンおよび選択蒸着されたシリコンゲルマニウム材料の上に形成した後の図１の半導体基板を示す。
選択的に蒸着したシリコン材料中にＮＭＯＳデバイス、および選択的に蒸着したシリコンゲルマニウム材料中にＰＭＯＳデバイスを形成した後の図１の半導体基板を示す。
図１は、半導体基板ベースの一部分の断面の図である。図１に示したように、シリコンベース１１０は、ポリ結晶シリコン、単結晶シリコンを含むか、あるいはこれらから形成されるか、若しくはこれらから成長すること、またはシリコンウエハのようなシリコンベースあるいはシリコン基板を形成する他の様々な適切な複数の技術から形成または成長されることを含む。例えば、複数の実施形態に従うと、ベース１１０は、純粋なシリコンの１００オングストロームと１０００オングストロームとの間のＨ０の厚さを有した単結晶シリコン基板ベース材料の成長によって形成される。
図２は、基板上に傾斜シリコンゲルマニウム（ＳｉＧｅ）材料の層を形成した後の図１の半導体基板である。図２は、基板ベース１１０の上に形成された傾斜シリコンゲルマニウムの基板材料１２０を示す。例えば、基板材料１２０は、半導体デバイス製造チャンバーのようなチャンバー内での傾斜緩和ＳｉＧｅの化学気相蒸着（ＣＶＤ）エピタキシャル成長で形成された傾斜緩和シリコン合金材料の層である。より具体的には、そのようなＣＶＤ成長は、基板ベース１１０をチャンバー内に設置し、５標準リットル毎分（ＳＬＭ）と５０ＳＬＭとの間の水素雰囲気の流量（Ｈ２）中で、チャンバー内を５００℃から１０００℃の間の温度まで加熱し、チャンバーの圧力を１０Ｔｏｒｒと２００Ｔｏｒｒ（例えば、大気圧または減圧のいずれかによるような）との間にして、シリコン前駆体（例えば、本願で述べるシリコン前駆体のような）を５０ｓｃｃｍと５００ｓｃｃｍとの間の流量でチャンバー内へ流し、ゲルマニウム前駆体の流量を０ｓｃｃｍから、最終的に、上部表面１２９が１０％と３５％との間のゲルマニウム濃度となるゲルマニウムの割合を持つのに十分な値までゆっくりと増加させることにより達成される。より具体的には、ゲルマニウム前駆体の流量は、下面１２１のような０％のゲルマニウムの初期濃度から、上面１２９のような２０から３０％のゲルマニウムの最終濃度まで、例えば、深さ方向の１マイクロメータあたり１０％のゲルマニウム濃度の変化の傾斜の割合となるような、ゲルマニウムの傾斜を引き起こすまで十分に増加する。複数の実施形態によれば、例えば、上面１２９において５と２０％との間のゲルマニウムの最終濃度のゲルマニウムの濃度を有する基板材料１２０が考慮される。
それゆえに、複数の実施形態によれば、傾斜の割合、および／または、傾斜シリコンゲルマニウム材料の厚さが、下面１２１において始まった、選択された傾斜の割合に起因する、上面１２９におけるゲルマニウムの選択された最終濃度を提供するために変化させられる。さらに、複数の実施形態によれば、傾斜の割合は、傾斜の連続的な変化、傾斜の線形変化、傾斜の非線形変化、および／または、基板材料１２０中のゲルマニウム濃度の階段状の傾斜の変化によって定められる。具体的には、例えば、ゲルマニウム前駆体の流量は、傾斜の割合が滑らか、そして連続的に増加するように、あるいは、傾斜の割合が、基板材料１２０中のゲルマニウム濃度の急峻な階段状の傾斜変化、１０００から２０００オングストロームごとに１％と２％との間の増加量、を有するように増加させることができる。さらに、複数の実施形態によれば、ゲルマニウム前駆体の初期の流量、ゲルマニウム前駆体の流量の増加、およびゲルマニウム前駆体の最終の流量が選択され、基板材料１２０（例えば、上面１２９のような）中のゲルマニウムの所望の最終目標濃度、形成中の使用温度、およびゲルマニム前駆体の濃度に依存して、広範囲に変更する。
例えば、一実施形態によれば、ゲルマニウム前駆体はゲルマン（ＧｅＨ４）であり、流量が線形に、または選択された傾斜プロファイルを達成するための時間に対して非線形に増加され、そして上面１２９が選択されたゲルマニウムの割合を有するようになるのに十分な、最終的な流量まで増加される。また、ゲルマニウム前駆体は、Ｈ２で希釈されたゲルマニウム前駆体、または、１００ｓｃｃｍ、若しくは、それ以下の最終的な流量まで増加された純粋なゲルマンであってよい。つまり、上面１２９で最大１００％ゲルマニウム濃度のシリコンゲルマニウムの緩和傾斜膜を成長させるべく、ゲルマニウム前駆体の流量を増加することが可能である。
同様に、複数の実施形態によれば、基板材料１２０は、深さ方向（例えば、厚さＨ３に関連する深さのような）において１マイクロメータあたりゲルマニウムが５％と１５％との間の割合で増加する、下面１２１の０％から上面１２９の１０％と３０％の間の傾斜した濃度を有する傾斜緩和シリコンゲルマニウム材料であってよい。傾斜緩和シリコンゲルマニウムは、傾斜シリコンゲルマニウムを、Ｇｅの傾斜の割合が増加した場合（例えば、滑らかに、あるいは階段状に増加するような）でも、ＳｉＧｅ構造（基板ベース１１０に基板材料１２０を加えた）中のシリコンおよびゲルマニウム微粒子の配置に比較的転位がないような、"緩和"状態で含む。
また、複数の実施形態によれば、傾斜緩和シリコンゲルマニウムの形成において、基板材料１２０のＣＶＤによるエピタキシャル成長の間に、５０ｓｃｃｍと１００ｓｃｃｍとの間のＨＣｌを流すことを含む。例えば、上面１２０の平面性を増加させ、または向上させるべく、緩和シリコンゲルマニウムの成長中に発生する、いわゆる"クロスハッチ"を減少（例えば、蒸着中におけるシリコンゲルマニウム微粒子の緩和に起因する、上面１２９内または上の十字の歪、あるいは格子パターンを減少させるような）、または制御するために、基板材料１２０の形成中に十分な量のＨＣｌが導入される。さらに、複数の実施形態によれば、基板材料１２０は、傾斜シリコンゲルマニウムの形成によると記載されているが、基板材料１２０は、ＣＶＤエピタキシャル成長、超高真空（ＵＨＶ）ＣＶＤエピタキシャル成長、および／または、様々な適切な複数のシリコン合金（例えば、シリコンゲルマニウムのような）の分子線エピタキシー（ＭＢＥ）エピタキシャル成長によって形成されてもよい。それゆえに、例えば、基板材料１２０は、厚さで２マイクロメータの厚さＨ３を有する傾斜基板材料１２０を形成するためのシリコンゲルマニウムのＣＶＤによって形成するような、厚さで１と３マイクロメータとの間の厚さを有するシリコン合金材料の傾斜緩和層を形成するための様々な適切なシリコン合金材料の十分なＣＶＤによって形成される。さらに、基板材料１２０は、緩和ＳｉＧｅ基板を、ＳｉＧｅをバルク基板上に適切なプロセスによって成長させて準備して、続いて、ＳｉＧｅの緩和表面層を異なる基板（例えば、酸化シリコンウエハである基板ベース１１０のような）に移すことによって基板材料１２０を形成する、ＳｉＧｅオンインシュレータ（ＳＧＯＩ）基板プロセスのような適切なレイヤートランスファー／ボンディング技術によって形成される。また、基板材料１２０は、傾斜のないシリコン合金材料であってよいことも考慮される。
また、図２は、上面１２９に、その上にトランジスタデバイス半導体チャンネル材料を蒸着するのに適している第１の領域１２３および第２の領域１２５を有する基板材料１２０を示す。例えば、図３は、傾斜シリコンゲルマニウム材料の領域の間に電気的に絶縁性の材料を形成した後の図２の半導体基板を示す。図３は、第１の領域１２３と第２の領域１２５との間のシャロウトレンチアイソレーション（ＳＴＩ）材料１３０を示す。図３は、第１の領域１２３と第２の領域１２５との間のＳＴＩ材料１３０を示すが、ＣＭＯＳデバイスのｎ型井戸から、ＣＭＯＳデバイスのｐ型井戸を分離するのに十分な、様々な適切な電気的に絶縁である複数の材料および複数の構造が意図される。
次に、複数の実施形態によれば、基板材料１２０は、ＣＭＯＳデバイスのＮＭＯＳトランジスタのためのような、電気的に正電荷を有するｐ型井戸領域１２２を形成するために、ホウ素およびアルミニウムの１つが第１の領域１２３にドープされる。同様にして、基板材料１２０は、ＣＭＯＳデバイスのＰＭＯＳトランジスタのためのような、電気的に負電荷を有するｎ型井戸領域１２４を形成するために、リン、ヒ素、および／またはアンチモンが第２の領域１２５にドープされる。第１の領域１２３および第２の領域１２５に選択ドープをすべく、非選択領域内への蒸着の導入をブロックすることを目的として、非選択領域の上にマスクが設置される。
ｐ型井戸領域１２２およびｎ型井戸領域１２４が基板材料１２０に形成された後に、基板材料１２０の第１の接触面を定めるべく、基板材料１２０の第１の領域１２３の上に、第１の回路デバイス用の第１のチャンネルとして適切な厚さを有するシリコン材料の層が形成される。さらに、基板材料１２０の第２の接触面を定めるべく、基板材料１２０の第２の領域１２５の上に、第２の回路デバイス用の第２のチャンネルとして適切なシリコンゲルマニウム材料の層が形成される。例えば、図４は、傾斜シリコンゲルマニウム材料の第１の領域の上にシリコン材料の層の選択蒸着をした後の図１の半導体基板を示す。図４は、基板材料１２０の第２の領域１２５の上に第１の誘電体層１４０が形成されていることを示す。複数の実施形態によれば、第１の誘電体層１４０は、二酸化シリコン（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、エッチストップする誘電体、または他の適切な誘電体を含む、エッチストップ、および／または誘電体材料のような材料で形成される。
第１の誘電体層１４０を形成した後に、第１の層１５０が、基板材料１２０の第１の領域１２３上に形成される。例えば、図４に示すように、第１の層１５０は、第１の領域１２３の緩和傾斜シリコンゲルマニウム基板材料１２０の格子面間隔よりも小さいシリコン材料の格子面間隔によって引き起こされている、矢印１５２および１５４の方向への引っ張り歪を経験しているシリコン層のような、引っ張り歪を有するシリコンの選択ＣＶＤエピタキシャル成長によって形成されたシリコン材料のエピタキシャル層である。シリコン層の選択ＣＶＤエピタキシャル成長は、第１の層１５０がない構造体４００をチャンバー内に設置して、５ＳＬＭと５０ＳＬＭとの間の水素雰囲気の流量（Ｈ２）中で、６００℃と９００℃との間の温度にチャンバー内を加熱し、チャンバーを１０Ｔｏｒｒと２００Ｔｏｒｒとの間の圧力（例えば、大気圧または減圧のいずれかの圧力にするような）にして、チャンバー内に、１０ナノメータと２０ナノメータの間の厚さの厚さＨ１を有するシリコン材料のエピタキシャル層を形成すべく、５０ｓｃｃｍと５００ｓｃｃｍとの間の流量でシリコン前駆体を流入させることを含む。例えば、第１の層１５０は、複数の転位、複数のミスフィット、あるいは、第１の層１５０と、第１の領域１２３における基板材料１２０の上面１２９と第１の層１５０とが対となっているところとして定義される第１の接触面での基板材料１２０との間の複数のスレディッド転位を避けるのに十分な厚さを有する。
より詳細には、第１の層１５０の形成は、純粋なシリコンの１００オングストロームと１０００オングストロームとの間の厚さＨ１を有するシリコン材料を選択的に蒸着する、ジクロロシラン（ＳｉＨ２Ｃｌ２）を流入することを含む。さらに、第１の層１５０の形成は、例えば、引っ張り歪のシリコンの選択ＣＶＤエピタキシャル成長（例えば、基板材料１２０の形成に関して上記で記載したような）の間にＨＣｌを流入させることによるような、５０ｓｃｃｍと５００ｓｃｃｍとの間でＨＣｌを導入することを含むことを意図している。さらに、複数の実施形態によれば、第１の層１５０は上述したＣＶＤエピタキシャル成長によって形成されるが、第１の層１５０は、ＵＨＶ ＣＶＤエピタキシャル成長、ＳＧＯＩ、および／または、本願で述べたシリコン層を形成するＭＢＥエピタキシャル成長を含む他の適切な工程により形成されてもよい。
また、複数の実施形態によれば、第１の層１５０は、第１の領域１２３の上に形成された場合に引っ張り歪を経験する、他の適切な様々なシリコン材料を含む。
第１の層１５０を形成した後に、第２の誘電体層が第１の層１５０の上に形成され、続いて、第２の回路デバイス用の第２のチャンネルとして適切なシリコンゲルマニウム材料の層が、基板材料１２０の第２の領域１２５の上に形成される。例えば、図５は、傾斜シリコンゲルマニウム材料の第２の領域の上に、傾斜シリコンゲルマニウム材料が第２の領域に有しているよりも高濃度のゲルマニウムを含んでいるシリコンゲルマニウム材料の層の選択蒸着をした後の図１の半導体基板を示す。図５は、傾斜シリコンゲルマニウム基板材料１２０の第２の領域１２５の上に形成される第２の回路デバイス用の第２のチャンネルとして適切な異なる第２の層１６０、および第１の領域１２３の第１の層１５０の上に適合させるべく形成された第２の誘電体層１４２を示す。複数の実施形態によれば、第２の誘電体層１４２は、第１の誘電体層１４０に関して上述したような、材料、工程、および厚さによって形成される。例えば、第２の誘電体層１４２は、第１の層１５０の表面を覆うように適合させるべく蒸着され、その中で第２の誘電体層１４２の厚さは、第１の層１５０の表面のトポグラフィと完全に一致して適合する。
具体的には、図５は、圧縮歪のシリコンゲルマニウムの選択ＣＶＤエピタキシャル成長によって形成されたシリコン合金材料のエピタキシャル層のような第２の層１６０を示す。例えば、第２の層１６０は、第２の層１６０がない構造体５００をチャンバー内に設置して、５ＳＬＭと５０ＳＬＭとの間の水素雰囲気の流量（Ｈ２）中でチャンバー内を５００℃と８００℃との間の温度に加熱し、チャンバー内を１０Ｔｏｒｒと２００Ｔｏｒｒとの間の圧力にし（例えば、大気圧あるいは減圧状態にする）、チャンバー内に５０ｓｃｃｍと５００ｓｃｃｍとの間の流量でシリコン前駆体を流入させ、第２の層１６０が２０％と６０％との間のゲルマニウムの割合を有することを引き起こすべく、チャンバー内に１００ＳＣＣＭ（希釈しない）の流量でゲルマニウム前駆体を流入させる、選択ＣＶＤエピタキシャル成長によって形成される。それゆえに、例えば、ゲルマニウムの十分な割合を用いて、第２の層１６０に、第２の領域１２５における傾斜シリコンゲルマニウム基板材料１２０の格子面間隔よりも大きいシリコン合金材料のエピタキシャル層の格子面間隔によって矢印１６２と１６４の方向に向かう圧縮歪を引き起こすべく、第２の層１６０は形成される。具体的には、第２の層１６０の形成は、第２の層１６０が、１０ナノメータと２０ナノメータとの間の厚さの厚さＨ２を有するシリコンゲルマニウム材料のエピタキシャル層であるような割合である、ゲルマニウム前駆体の流入を含みうる。したがって、第２の層１６０は、複数の転位、複数のミスフィット、あるいは、第２の領域１２５における基板材料１２０の上面１２９と第２の層１６０とが対となっているところとして定義される第２の接触面での複数のスレディッド転位を避けるのに十分な厚さを有する。
第２の層１６０を形成するシリコン前駆体を流入させることは、前駆体の流入、および／または、基板ベース１１０および第１の層１５０を形成するシリコン前駆体の流入に関して上述したような割合での流入を含むことが望ましい。より詳細には、例えば、第２の層１６０を形成する上述したシリコン前駆体は、十分な割合で飛ばされたジクロロシラン（ＳｉＨ２Ｃｌ２）であり、ゲルマニウム前駆体のフローと混合した場合に、シリコンゲルマニウム材料の１００オングストロームと１０００オングストロームとの間の厚さＨ２を有する第２の層１６０を提供するシリコンゲルマニウム材料が形成される。同様に、第２の層１６０の形成に関して上述したゲルマニウム前駆体の流入は、ゲルマニウム前駆体の流入、および／または、傾斜シリコンゲルマニウム基板材料１２０を形成するゲルマニウム前駆体の流入に関して上述した流速でのゲルマニウム前駆体の流入を含む。具体的には、例えば、第２の層１６０を形成するゲルマニウム前駆体の流入は、（例えば、図２での傾斜シリコンゲルマニウム基板材料１２０の形成に関して上述したように、）選択されたゲルマニウム濃度および選択された厚さを有する第２の層１６０を形成するのに十分なゲルマン（ＧｅＨ４）の流入を含む。
さらに、第２の層１６０の形成は、図４において第１の層１５０の形成に関して上述した、５０ｓｃｃｍと５００ｓｃｃｍとの間のＨＣｌの導入を含むことが、意図される。さらに、複数の実施形態によれば、第２の層１６０は、傾斜シリコンゲルマニウムが形成されることとして説明したが、第２の層１６０は、ＣＶＤエピタキシャル成長、ＵＨＶ ＣＶＤエピタキシャル成長、ＳＧＯＩ、および／または、様々な適切なシリコン合金（例えば、シリコンゲルマニウムのような）のＭＢＥエピタキシャル成長によって形成されてもよい。
上述した、第１の領域１２３および第２の領域１２５へのドーピングに加えて、複数の実施形態によれば、ドーピングは、追加のマスキングなしで行うような"セルフアライン"手法によってなされる。例えば、図４に示した第１の誘電体１４０は、図３のウエハ３００の上（例えば、第１の領域１２３および第２の領域１２５を含む）に蒸着される。そして、レジスト（例えば、フォトレジストのような）がスピンされ、ｐ型井戸１２２の上が露光される。続いて、レジストが除去され、第１の誘電体１４０がエッチングされ、ｐ型井戸１２２の上の第１の領域１２３が露出される。次に、（例えば、第１の層１２３にドーピングすることに関して上述した複数のドーパントのような）イオン注入がｐ型井戸１２２にドープするために実行される。残留しているレジストは、ウエハ３００から取り除かれ、図４に示すように、第１の層１５０が選択的に蒸着される。さらに、図５に示した構造となる第２の領域１２５にドープする、第２の誘電体１４２および第２の層１６０の形成に同様の工程（例えば、第２の領域１２５にドーピングする上述した複数のドーパントのような）が用いられる。上述した所定の"セルフアライン"ドーピング工程の順序を逆にすることが好ましい。
また、複数の実施形態によれば、（例えば、滑らかに、または階段状にＧｅの割合が増加しているようなＧｅの割合を有する基板材料１２０のような）緩和シリコンゲルマニウム基板材料中のゲルマニウムの割合の増加または傾斜濃度、および、傾斜緩和シリコンゲルマニウム基板材料とチャンネルＳｉＧｅとの間の界面でのゲルマニウムの急峻な増加（例えば、基板材料１２０よりも第２の領域１２５に高濃度、例えば、１０パーセントと３０パーセントとの間のＧｅを有する、第２の層１６０との間の急峻な増加）に関して、特徴が引き出される。それゆえに、チャンネルＳｉＧｅ材料（例えば、第２の層１６０）は、（例えば、傾斜基板内でも、例えば、厚さＨ３の方向に沿って、コヒーレントアライメントされている基板材料１２０である、基板材料１２０の第２の領域１２５のような）傾斜緩和基板材料ＳｉＧｅとコヒーレントアライメントを形成するが、基板／チャンネル界面（例えば、第２の領域１２５が第２の層１６０に接触しているような）における、チャンネル材料と基板材料との間のＧｅ濃度の急増による圧縮歪１６２および１６４を経験する。さらに、第２の層１６０の形成について上述した記載は、シリコンゲルマニウムの層の形成に焦点を合わせているが、複数の実施形態によれば、第２の層１６０は、様々な適切なシリコン合金の選択エピタキシャルＣＶＤによって形成されてもよい。
電気的に絶縁された複数の領域を形成する高温での複数の工程が、選択された厚さの減少、または、第１の層１５０の引っ張り歪、および／または第２の層１６０の圧縮歪の緩和を引き起こす要因とならないようにするために、第１の層１５０、および／または第２の層１６０は、第１の領域１２３と第２の領域１２５との間の電気的に絶縁された複数の領域（例えば、ＳＴＩ材料１３０の形成に先立つような）の形成の後に形成されることに留意する。さらに、第１の領域１２３上の第１の層１５０、および／または、第２の領域１２５上の第２の層１６０の選択的な形成が、第１の領域１２３でのゲルマニウムの割合と略等しい第２の領域１２５でのゲルマニウムの選択された割合を有する緩和された傾斜シリコンゲルマニウム基板材料１２０のバッファー上の第２の層１６０の圧縮歪の蒸着を可能とするのと同様に、第１の領域１２３でのゲルマニウムの選択された割合を有する緩和された傾斜シリコンゲルマニウム基板材料１２０のバッファー上の引っ張り歪の蒸着を可能とする、第１の層１５０の十分な安定性を増加するまたは提供するのに十分に小さくなるように選択された第１の領域１２３のサイズおよび第２の領域１２５のサイズを含むことが好ましい。
また、第１の層１５０には、電気的に正に帯電した（例えば、上記第１の誘電体層１４０参照）ｐ型チャンネル領域を形成すべく、ホウ素、および／またはアルミニウムがドープされ、第２の層１６０には、電気的に負に帯電したｎ型チャンネル領域を形成すべく、リン、ヒ素、および／または、アンチモンがドープされる。例えば、第１の層１５０、および／または、第２の層１６０は、第１の層１５０および／または第２の層１６０の蒸着中に上で特定された複数のドーパントを導入することにより、または、蒸着の後に上で特定された複数のドーパントをドーピングすることによりドープされる。それゆえに、例えば、各々がＣＭＯＳ回路用であり、例えば、各々がＮＭＯＳおよび／またはＰＭＯＳデバイスである、ｐ型チャンネル領域、および／または、ｐ型チャンネル領域を形成すべく、第１の層１５０および／または第２の層１６０は、十分な量の適切なタイプのドーパントがドープされる。具体的には、例えば、第１の層１５０および／または第２の層１６０は、チャンネル材料の一立方センチメートルあたり、１．０×ｅ１７と１．０×ｅ１８との間の数のドーパント粒子がドープされる。それゆえに、そのようなドーピングは、過剰の不純物の散乱によるキャリア移動度が減少することとなるドーパント粒子の量に満たない量で、実行される。
第２の層１６０の形成後、第１の層１５０および別の第２の層１６０の上に、第３の誘電体層が形成される。例えば、図６は、高い誘電率を有する材料の層を、選択蒸着されたシリコンおよび選択蒸着されたシリコンゲルマニウム材料の上に形成した後の図１の半導体基板を示す。図６は、例えば、比較的高い誘電率（例えば、３．９および／または二酸化シリコン（ＳｉＯ２）の誘電率より高いか同一の誘電率を有する"高誘電率材料（high K dielectric）"）を有する誘電体材料の層であり、２と４ナノメータとの間の厚さであり、第１の層１５０および第２の層１６０の上に形成される、第３の誘電体層１４４を示す。第３の誘電体層１４４は、例えば、二酸化シリコン（ＳｉＯ２）、酸化ハフニウム（ＨｆＯ）、ケイ酸ハフニウム（ＨｆＳｉＯ４）、二ケイ酸ハフニウム（ＨｆＳｉ４Ｏ７）、酸化ジルコニウム（ＺｒＯ）、ケイ酸ジルコニウム（ＺｒＳｉＯ４）、酸化タンタル（Ｔａ２Ｏ５）の原子層成長法（ＡＬＤ）のような、ＡＬＤによって形成される。
図７は、選択的に蒸着したシリコン材料中にＮＭＯＳデバイス、および選択的に蒸着したシリコンゲルマニウム材料中にＰＭＯＳデバイスを形成した後の図１の半導体基板を示す。図７は、ｐ型チャンネル領域１７６を形成するドープされた第１の層１５０、およびｎ型チャンネル領域１８６を形成するドープされた第２の層１６０を示す。また、図７は、第１の層１５０を覆っている第３の誘電体層１４４の表面上のｎ型ゲート電極１７０（例えば、ｎ型ゲート電極１７０は電気的に負に帯電している）を有するＮＭＯＳデバイス１７８、ｎ型ゲート電極１７０に隣接する第１の層１５０の中のｎ型の第１の接合領域１７２および第２の接合領域１７４（例えば、電気的に負に帯電しているｎ型の第１の接合領域１７２および第２の接合領域１７４）を示す。また、図７は、ｎ型ゲート電極１７０の複数の表面上に形成されたＮＭＯＳスペーサ７１２および７１４を示す。同様に、図７は、第２の層１６０を覆っている第３の誘電体層１４４の表面上のｐ型ゲート電極１８０（例えば、ｐ型ゲート電極１８０は電気的に正に帯電している）を有するＰＭＯＳデバイス１８８、ｐ型ゲート電極１８０に隣接する第２の層１６０の中のｐ型の第１の接合領域１８２およびｐ型の第２の接合領域１８４（例えば、電気的に正に帯電しているｐ型の第１の接合領域１８２および第２の接合領域１８４）を示す。また、図７は、ｐ型ゲート電極１８０の複数の表面上に形成されたＰＭＯＳスペーサ４１２および４１４を示す。
それゆえに、複数の実施形態によれば、第１の層１５０は、基板材料１２０の第１の領域１２３上のＮＭＯＳデバイス１７８用のｐ型チャンネル領域１７６として適切に形成され、第１の層１５０は、基板の第１の界面を規定する（例えば、第１の領域１２３）基板材料の格子面間隔と異なる（例えば、より小さい）、第１の格子面間隔の第１の材料を有する。同様にして、第２の層１６０は、基板材料１２０の異なる第２の領域１２５上のＰＭＯＳデバイス１８８用のｎ型チャンネル領域１８６として適切に形成され、第２の層１６０は、基板の第２の界面を規定する（例えば、第２の領域１２５）、第１の層の第１の格子面間隔、および基板材料の格子面間隔と異なる（例えば、基板材料よりも大きな格子面間隔を有する第２の格子面間隔）第２の格子面間隔の第２の異なる材料を有する。特に、第１の層１５０の第１の格子面間隔と第１の領域１２３での基板の格子面間隔との間の差は、第１の層１５０中における電子の移動度を（例えば、最低、５０、７５、８０、または８５パーセント）高める、または増加させるのに十分である、第１の層１５０における矢印１５２および１５４の方向への引っ張り歪を決定する。同様にして、第２の層１６０の第２の格子面間隔と第２の領域１２５での基板の格子面間隔との間の差は、第２の層１６０中におけるホールの移動度を（例えば、最低、５０、８０、９０、１００、または１１０パーセント）高める、または増加させるのに十分である、第２の層１６０における矢印１６２および１６４の方向への圧縮歪を決定する。
さらに、第１の層１５０の引っ張り歪は、観察者に向かって示す矢印、および図５から７に示した第１の層１５０の断面図の表面から離れる方向と同様に、例えば、矢印１５２および１５４の方向に向かって第１の層１５０を外側に引き伸ばす、または膨張させる、２軸方向の引っ張り歪であることが好ましい。同様にして、第２の層１６０の圧縮歪は、観察者から離れる方向の矢印、および図５から図７に示した第２の層１６０の断面図に向かう方向と同様に、矢印１６２および１６４の方向に第２の層１６０を内側に縮小する、または圧迫する、２軸方向の圧縮歪であることが好ましい。特に、基板材料１２０の厚さ、および上面１２９におけるゲルマニウム濃度、第１の層１５０の厚さ、第２の層１６０の厚さおよび第２の層１６０内のゲルマニウム濃度が、２次元のコヒーレントな引っ張り歪が、第１の層１５０の結合から第１の領域１２３における基板材料１２０に向かって、第１の層１５０内で引き起こされるべく、本願で述べたように選択される（例えば、第１の層１５０の材料は、第１の領域１２３の格子面間隔よりも小さい格子面間隔の格子配置を有するにもかかわらず、第１の領域１２３における基板材料１２０の原子配列と適合する、第１の層１５０の材料の原子配列を原因とするコヒーレントな歪）。同様にして、２次元のコヒーレントな圧縮歪が、第２の層１６０の結合から第２の領域１２５における基板材料１２０に向かって第２の層１６０内で引き起こされるべく、上述した選択がなされる（例えば、第２の層１６０の材料は、第２の領域１２５の格子面間隔よりも大きい格子面間隔の格子配置を有するにもかかわらず、第２の領域１２５における基板材料１２０の原子配列と適合する、第２の層１６０の材料の原子配列を原因とするコヒーレントな歪）。
その結果、Ｓｉ１−ＸＧｅＸの基板材料、Ｓｉの第１の材料、およびＳｉ１−ＹＧｅＹの第２の材料にとって、１０Ｘは第２の領域１２３および第２の領域１２５における傾斜シリコンゲルマニウム基板材料１２０のゲルマニウムの百分率を示し、１０Ｙは、第２の領域１２５に隣接する第２の層１６０中のゲルマニウムの百分率を示し、ＸはＹ未満である。例えば、Ｘは０．１と０．３との間であり、Ｙは０．２と０．６との間である。ある実施形態によれば、Ｙは０．１と０．３との間であり、Ｘよりも大きい。さらに、一実施形態によれば、Ｘは０．２であり、Ｙは０．５であってよい。
上述の明細書の記載において、本発明は具体的な複数の実施形態を参照して説明した。しかしながら、特許請求の範囲に説明される本発明の広い精神および範囲から逸脱しない範囲で、様々な改良および変更がそこになされてもよいことは明らかである。したがって、明細書および複数の図面は、限定的な意味よりは解説のためにある。

Claims (31)

  1. 基板の第１の領域上の第１の回路デバイスの第１のチャンネルとして適した第１の層を形成する段階と、
    前記基板の異なる第２の領域上の第２の回路デバイスの第２のチャンネルとして適した第２の層を形成する段階と
    を備え、
    前記基板の第１の界面を決定する前記第１の層は、基板材料の基板の格子面間隔とは異なる第１の格子面間隔を有する第１の材料を含み、
    前記第２の層は、第１の格子面間隔とは異なり、および、前記基板の第２の界面を決定する前記基板材料の基板の格子面間隔と異なる第２の格子面間隔を有する異なる第２の材料を含む
    方法。
  2. 前記第１の格子面間隔と前記基板の格子面間隔との差が前記第１の材料中の引っ張り歪を決定し、前記第２の格子面間隔と前記基板の格子面間隔との差が前記第２の材料中の圧縮歪を決定する
    請求項１に記載の方法。
  3. 前記基板は、傾斜シリコン合金材料を含み、
    前記第１の層を形成する段階が、前記第１の層中で２軸方向の引っ張り歪を引き起こす、十分な厚さのシリコン材料を蒸着する段階を含み、
    前記第２の層を形成する段階が、前記第２の層中で２軸方向のコヒーレントな圧縮歪を引き起こす合金の割合を有する、十分な厚さのシリコン合金材料を蒸着する段階を含む
    請求項１に記載の方法。
  4. 前記基板材料が、前記第１の層中で２軸方向の引っ張り歪、および、前記第２の層中で２軸方向のコヒーレントな圧縮歪を引き起こすのに十分な厚さ、および前記第１および第２の領域における最終的な合金の割合への十分な合金の割合の増加を有する傾斜シリコン合金材料である
    請求項１に記載の方法。
  5. 前記基板材料がＳｉ１−ＸＧｅＸを含み、前記第１の材料がシリコンを含み、前記第２の材料がＳｉ１−ＹＧｅＹを含み、Ｘ＜Ｙである
    請求項１に記載の方法。
  6. Ｘが０．１と０．３との間であり、Ｙが０．２と０．６との間である
    請求項５に記載の方法。
  7. シリコン合金材料の傾斜緩和層を形成するシリコン合金材料の十分な化学気相蒸着によって前記基板材料を形成する段階
    をさらに備える請求項１に記載の方法。
  8. 前記シリコン合金材料の傾斜緩和層を形成する段階が、
    ５標準リットル毎分（ｓｌｍ）と５０ｓｌｍとの間の水素環境のフロー（Ｈ２）中で、５００℃と１０００℃との間の温度まで前記基板を加熱する段階と、
    １０Ｔｏｒｒと２００Ｔｏｒｒとの間の圧力に前記基板を与圧する段階と、
    ５０標準立方センチメートル毎分（ｓｃｃｍ）と５００ｓｃｃｍとの間の流量でシリコン前駆体を流入する段階と、
    前記基板の前記第１の界面の表面と前記第２の界面の表面に、１０パーセントと３５パーセントとの間のＧｅの割合を有することを引き起こすのに十分な量まで、Ｇｅ前駆体の流量を０ｓｃｃｍから最終的な量まで増加する段階と
    を含む傾斜緩和ＳｉＧｅの化学気相蒸着（ＣＶＤ）エピタキシャル成長をする段階
    を有する請求項７に記載の方法。
  9. 前記シリコン前駆体を流入する段階が、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、およびジクロロシラン（ＳｉＨ２Ｃｌ２）のうちの１つを流入させて、純粋なＳｉの１００オングストロームと１０００オングストロームとの間の厚さを有する基板ベース材料を蒸着する段階を含む
    請求項８に記載の方法。
  10. 前記Ｇｅ前駆体の流量を増加する段階が、ゲルマン（ＧｅＨ４）の流量を、０ｓｃｃｍから、前記基板の前記第１の界面の表面および前記第２の界面の表面がＧｅの前記割合を有することとなる最終的な量まで増加する段階を含む
    請求項８に記載の方法。
  11. 前記傾斜緩和ＳｉＧｅを形成する段階が、ＳｉＧｅの化学気相蒸着（ＣＶＤ）エピタキシャル成長の間に、５０ｓｃｃｍと１００ｓｃｃｍとの間のＨＣｌを流入する段階
    を含む請求項７に記載の方法。
  12. 前記第１の層を形成する段階が、前記第１の領域上にシリコン材料のエピタキシャル層を形成するシリコン材料の十分な選択化学気相蒸着を含む
    請求項１に記載の方法。
  13. 前記シリコン材料のエピタキシャル層を形成する段階が、
    ５標準リットル毎分（ｓｌｍ）と５０ｓｌｍとの間の水素環境のフロー（Ｈ２）中で、６００℃と９００℃との間の温度まで前記基板を加熱する段階と、
    １０Ｔｏｒｒと２００Ｔｏｏｒとの間の圧力まで前記基板を与圧する段階と、
    ５０標準立方センチメートル毎分（ｓｃｃｍ）と５００ｓｃｃｍとの間の流量でシリコン前駆体を流入する段階と
    を含む引っ張り歪Ｓｉの選択化学気相蒸着（ＣＶＤ）エピタキシャル成長する段階
    を有する請求項１２に記載の方法。
  14. 前記シリコン前駆体を流入する段階が、ジクロロシラン（ＳｉＨ２Ｃｌ２）を流入させて、純粋なＳｉの１００オングストロームと１０００オングストロームとの間の厚さを有するシリコン材料を蒸着する段階を含む
    請求項１３に記載の方法。
  15. 前記シリコン材料のエピタキシャル層を形成する段階が、引っ張り歪Ｓｉの化学気相蒸着（ＣＶＤ）エピタキシャル成長の間に、５０ｓｃｃｍと５００ｓｃｃｍとの間のＨＣｌを流入する段階を含む
    請求項１２に記載の方法。
  16. 前記第２の層を形成する段階が、前記第２の領域上にシリコン合金材料のエピタキシャル層を形成するシリコン合金材料の十分な選択化学気相蒸着を含む
    請求項１に記載の方法。
  17. 前記シリコン合金材料のエピタキシャル層を形成する段階が、
    ５標準リットル毎分（ｓｌｍ）と５０ｓｌｍとの間の水素環境のフロー（Ｈ２）中で、５００℃と８００℃との間の温度まで前記基板を加熱する段階と、
    １０Ｔｏｒｒと２００Ｔｏｏｒとの間の圧力まで前記基板を与圧する段階と、
    ５０標準立方センチメートル毎分（ｓｃｃｍ）と５００ｓｃｃｍとの間の流量でシリコン前駆体を流入する段階と、
    ２０パーセントと５０パーセントとの間のＧｅの割合を有する前記第２の層とすべく、最大１００標準立方センチメートル毎分（ｓｃｃｍ）の流量でＧｅ前駆体を流入する段階を含む圧縮歪ＳｉＧｅの選択化学気相蒸着（ＣＶＤ）エピタキシャル成長する段階
    を有する請求項１６に記載の方法。
  18. 前記シリコン前駆体を流入する段階が、ジクロロシラン（ＳｉＨ２Ｃｌ２）を流入させて、ＳｉＧｅの１００オングストロームと１０００オングストロームとの間の厚さを有するＳｉＧｅ材料を蒸着する段階を含む
    請求項１７に記載の方法。
  19. 前記Ｇｅ前駆体を流入する段階が、ＳｉＧｅ材料の１００オングストロームと１０００オングストロームとの間の厚さを有する前記第２の層とすべくＧｅＨ４を流入させる段階を含む
    請求項１７に記載の方法。
  20. 前記シリコン合金材料のエピタキシャル層を形成する段階が、圧縮歪ＳｉＧｅの化学気相蒸着（ＣＶＤ）エピタキシャル成長中に、５０ｓｃｃｍと５００ｓｃｃｍとの間のＨＣｌを流入する段階を含む
    請求項１６に記載の方法。
  21. 前記第１の層の形成に先立って、前記傾斜ＳｉＧｅ材料の基板を形成する段階と、
    前記第１の層の形成に先立って、前記第１の領域と前記第２の領域との間に電気的に絶縁な材料を形成する段階
    をさらに備える請求項１に記載の方法。
  22. 電気的に正に帯電したｐ型井戸領域を形成する、ホウ素およびアルミニウムのうちの１つを前記第１の領域における前記基板材料にドープする段階と、
    電気的に負に帯電したｎ型井戸領域を形成するリン、ヒ素、およびアンチモンのうちの１つを前記第２の領域における前記基板材料にドープする段階と
    をさらに備える請求項２１に記載の方法。
  23. 前記第１の層の形成に先立って前記基板の異なる前記第２の領域を覆う第１の誘電体層を形成する段階と、
    異なる前記第２の層の形成に先立って前記第１の層を覆う第２の誘電体層を形成する段階と、
    前記第１の層および異なる前記第２の層を覆う第３の誘電体層を形成する段階と
    をさらに備え、
    前記第３の誘電体層は、二酸化シリコン（ＳｉＯ２）、酸化ハフニウム（ＨｆＯ）、ケイ酸ハフニウム（ＨｆＳｉＯ４）、二ケイ酸ハフニウム（ＨｆＳｉ４Ｏ７）、酸化ジルコニウム（ＺｒＯ）、ケイ酸ジルコニウム（ＺｒＳｉＯ４）、酸化タンタル（Ｔａ２Ｏ５）の内の１つの原子層成長法によって形成される
    請求項２２に記載の方法。
  24. 電気的に正に帯電したｐ型チャンネル領域を形成するホウ素およびアルミニウムのうちの１つを前記第１の層にドープする段階と、
    電気的に負に帯電したｎ型チャンネル領域を形成するリン、ヒ素、およびアンチモンのうちの１つを前記第２の層にドープする段階と、
    前記第１の層を覆う前記第３の誘電体層の表面上にｎ型ゲート電極を形成する段階と、
    前記ｎ型ゲート電極に隣接した前記第１の層中にｎ型の第１の接合領域およびｎ型の第２の接合領域を形成する段階と、
    前記第２の層を覆う前記第３の誘電体層の表面上にｐ型ゲート電極を形成する段階と、
    前記ｐ型ゲート電極に隣接した前記第２の層中にｐ型の第１の接合領域およびｐ型の第２の接合領域を形成する段階と
    をさらに備える請求項２３に記載の方法。
  25. 前記基板材料が、
    バルク基板上に第１の厚さのＳｉＧｅ材料を成長する段階と、
    絶縁材料を含む基板上に、緩和した最上層の厚さの前記ＳｉＧｅ材料を移す段階とによって形成される段階
    をさらに備える請求項１に記載の方法。
  26. 傾斜緩和シリコンゲルマニウム材料の基板の第１の界面の表面を決定する、Ｓｉ１−ＸＧｅＸ材料の第１の領域上の第１の回路デバイス用の第１のチャンネルとして適したシリコン材料の層
    を備え、
    前記シリコン材料の層は、前記第１の界面における前記Ｓｉ１−ＸＧｅＸ材料の格子面間隔よりも小さい格子面間隔のシリコン材料によって引き起こされる引っ張り歪を受けている
    装置。
  27. 傾斜緩和シリコンゲルマニウム材料の基板の第２の界面の表面を決定する、Ｓｉ１−ＸＧｅＸ材料の第２の領域上の第２の回路デバイス用の第２のチャンネルとして適したＳｉ１−ＹＧｅＹ材料の層
    を備え、
    前記Ｓｉ１−ＹＧｅＹ材料の層は、前記第２の界面における前記Ｓｉ１−ＸＧｅＸ材料の格子面間隔よりも大きい格子面間隔の前記Ｓｉ１−ＹＧｅＹ材料によって引き起こされる圧縮歪を受けている
    請求項２６に記載の装置。
  28. 前記シリコン材料の層が、厚さにおいて１０ナノメータと２０ナノメータとの間の厚さを有するシリコン材料のエピタキシャル層であり、前記Ｓｉ１−ＹＧｅＹ材料の層が、厚さにおいて１０ナノメータと２０ナノメータとの間の厚さを有するＳｉ１−ＹＧｅＹ材料のエピタキシャル層である
    請求項２７に記載の装置。
  29. 傾斜緩和シリコンゲルマニウム材料の基板の第２の界面の表面を決定するＳｉ１−ＸＧｅＸ材料の第２の領域上の第２の回路デバイス用の第２のチャンネルとして適切なＳｉ１−ＹＧｅＹ材料の層
    を備え、
    前記Ｓｉ１−ＹＧｅＹ材料の層は、前記第２の界面における前記Ｓｉ１−ＸＧｅＸ材料の格子面間隔よりも大きい格子面間隔の前記Ｓｉ１−ＹＧｅＹ材料によって引き起こされる圧縮歪を受けている
    装置。
  30. Ｘが０．２であり、Ｙが０．５である
    請求項２９に記載の装置。
  31. 傾斜緩和シリコンゲルマニウム材料が、
    厚さにおいて１マイクロメータと３マイクロメータとの間の厚さの１つと、
    第１および第２の界面において０パーセントから１０パーセントと３０パーセントとの間まで増加するゲルマニウムの傾斜した濃度と、
    深さ方向において１マイクロメータあたり５パーセントＧｅと１５パーセントＧｅとの間で増加する傾斜濃度の割合と
    を有する請求項２９に記載の装置。
JP2011001306A 2003-12-23 2011-01-06 Ｃｍｏｓ用歪トランジスタの集積化 Expired - Fee Related JP5175367B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/747,321 US7662689B2 (en) 2003-12-23 2003-12-23 Strained transistor integration for CMOS
US10/747,321 2003-12-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006547116A Division JP2007515808A (ja) 2003-12-23 2004-12-13 Ｃｍｏｓ用歪トランジスタの集積化

Publications (2)

Publication Number Publication Date
JP2011142325A true JP2011142325A (ja) 2011-07-21
JP5175367B2 JP5175367B2 (ja) 2013-04-03

Family

ID=34679296

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006547116A Pending JP2007515808A (ja) 2003-12-23 2004-12-13 Ｃｍｏｓ用歪トランジスタの集積化
JP2011001306A Expired - Fee Related JP5175367B2 (ja) 2003-12-23 2011-01-06 Ｃｍｏｓ用歪トランジスタの集積化

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006547116A Pending JP2007515808A (ja) 2003-12-23 2004-12-13 Ｃｍｏｓ用歪トランジスタの集積化

Country Status (7)

Country Link
US (4) US7662689B2 (ja)
JP (2) JP2007515808A (ja)
KR (1) KR100940863B1 (ja)
CN (2) CN101714528B (ja)
DE (1) DE112004002373B4 (ja)
TW (1) TWI256140B (ja)
WO (1) WO2005067014A1 (ja)

Families Citing this family (280)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW415103B (en) * 1998-03-02 2000-12-11 Ibm Si/SiGe optoelectronic integrated circuits
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US6903384B2 (en) * 2003-01-15 2005-06-07 Sharp Laboratories Of America, Inc. System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US7462526B2 (en) * 2003-11-18 2008-12-09 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US7662689B2 (en) 2003-12-23 2010-02-16 Intel Corporation Strained transistor integration for CMOS
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US20050266632A1 (en) * 2004-05-26 2005-12-01 Yun-Hsiu Chen Integrated circuit with strained and non-strained transistors, and method of forming thereof
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7279756B2 (en) * 2004-07-21 2007-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof
DE102004036971B4 (de) * 2004-07-30 2009-07-30 Advanced Micro Devices, Inc., Sunnyvale Technik zur Bewertung lokaler elektrischer Eigenschaften in Halbleiterbauelementen
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7332407B2 (en) * 2004-12-23 2008-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a semiconductor device with a high-k gate dielectric
JP4369379B2 (ja) * 2005-02-18 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7195934B2 (en) * 2005-07-11 2007-03-27 Applied Materials, Inc. Method and system for deposition tuning in an epitaxial film growth apparatus
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
TWI267926B (en) * 2005-09-23 2006-12-01 Ind Tech Res Inst A new method for high mobility enhancement strained channel CMOS with single workfunction metal-gate
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7525160B2 (en) * 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US20070152266A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method and structure for reducing the external resistance of a three-dimensional transistor through use of epitaxial layers
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
WO2008015211A1 (en) 2006-08-01 2008-02-07 Koninklijke Philips Electronics N.V. Effecting selectivity of silicon or silicon-germanium deposition on a silicon or silicon-germanium substrate by doping
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
KR100809327B1 (ko) * 2006-08-10 2008-03-05 삼성전자주식회사 반도체 소자 및 그 제조방법
DE102006051492B4 (de) * 2006-10-31 2011-05-19 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
US7863653B2 (en) * 2006-11-20 2011-01-04 International Business Machines Corporation Method of enhancing hole mobility
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
US8450165B2 (en) * 2007-05-14 2013-05-28 Intel Corporation Semiconductor device having tipless epitaxial source/drain regions
KR20090038653A (ko) * 2007-10-16 2009-04-21 삼성전자주식회사 Ｃｍｏｓ 소자 및 그 제조방법
CN100570823C (zh) * 2007-11-06 2009-12-16 清华大学 一种使用缩颈外延获得低位错密度外延薄膜的方法
JP4543093B2 (ja) * 2008-01-29 2010-09-15 株式会社東芝 半導体装置
US7842982B2 (en) 2008-01-29 2010-11-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US7993998B2 (en) * 2008-03-06 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS devices having dual high-mobility channels
US7943961B2 (en) * 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US7808051B2 (en) * 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
US20100181626A1 (en) * 2009-01-21 2010-07-22 Jing-Cheng Lin Methods for Forming NMOS and PMOS Devices on Germanium-Based Substrates
US8017469B2 (en) * 2009-01-21 2011-09-13 Freescale Semiconductor, Inc. Dual high-k oxides with sige channel
US8217470B2 (en) * 2009-02-12 2012-07-10 International Business Machines Corporation Field effect device including recessed and aligned germanium containing channel
US8298876B2 (en) * 2009-03-27 2012-10-30 International Business Machines Corporation Methods for normalizing strain in semiconductor devices and strain normalized semiconductor devices
FR2953989B1 (fr) * 2009-12-10 2012-05-18 Commissariat Energie Atomique Procede de formation de materiaux metalliques comportant des semi-conducteurs
JP5166458B2 (ja) * 2010-01-22 2013-03-21 株式会社東芝 半導体装置及びその製造方法
KR20110095456A (ko) * 2010-02-19 2011-08-25 삼성전자주식회사 트랜지스터 및 그 제조 방법
CN101976667B (zh) * 2010-09-06 2012-07-18 清华大学 一种高性能cmos器件
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8828840B2 (en) * 2011-01-12 2014-09-09 Chinese Academy of Sciences, Institute of Microelectronics Semiconductor device and method for manufacturing the same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8647941B2 (en) * 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
CN102437127A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 基于硅-锗硅异质结的单晶体管dram单元及其制备方法
CN102437126A (zh) * 2011-11-30 2012-05-02 上海华力微电子有限公司 基于源体异质结的单晶体管dram单元及其制备方法
US8680576B2 (en) * 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US9029959B2 (en) * 2012-06-29 2015-05-12 International Business Machines Corporation Composite high-k gate dielectric stack for reducing gate leakage
EP2682983B1 (en) * 2012-07-03 2016-08-31 Imec CMOS device comprising silicon and germanium and method for manufacturing thereof
US8969190B2 (en) * 2012-08-24 2015-03-03 Globalfoundries Inc. Methods of forming a layer of silicon on a layer of silicon/germanium
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
KR102069275B1 (ko) * 2013-06-07 2020-01-22 삼성전자주식회사 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법
KR102021765B1 (ko) 2013-06-17 2019-09-17 삼성전자 주식회사 반도체 장치
KR102077447B1 (ko) 2013-06-24 2020-02-14 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
KR102056874B1 (ko) 2013-07-31 2019-12-17 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9224734B2 (en) 2013-09-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS devices with reduced leakage and methods of forming the same
WO2015047341A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Non-planar semiconductor devices having multi-layered compliant substrates
US9553149B2 (en) 2013-11-08 2017-01-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with a strained region and method of making
CN105745737B (zh) 2013-12-18 2020-07-07 英特尔公司 平面异质器件
KR102201606B1 (ko) * 2013-12-27 2021-01-12 인텔 코포레이션 Ｃｍｏｓ에 대한 2-축 인장 변형된 ｇｅ 채널
US20150194307A1 (en) * 2014-01-06 2015-07-09 Globalfoundries Inc. Strained fin structures and methods of fabrication
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102259328B1 (ko) 2014-10-10 2021-06-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
CN105206583A (zh) * 2015-08-28 2015-12-30 西安电子科技大学 基于SOI的应变Si沟道倒梯形栅CMOS集成器件及制备方法
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US9443873B1 (en) 2015-12-14 2016-09-13 International Business Machines Corporation Structure and method for tensile and compressive strained silicon germanium with same germanium concentration by single epitaxy step
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9842929B1 (en) * 2016-06-09 2017-12-12 International Business Machines Corporation Strained silicon complementary metal oxide semiconductor including a silicon containing tensile N-type fin field effect transistor and silicon containing compressive P-type fin field effect transistor formed using a dual relaxed substrate
US9917154B2 (en) 2016-06-29 2018-03-13 International Business Machines Corporation Strained and unstrained semiconductor device features formed on the same substrate
WO2018004629A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Integrated circuit die having back-end-of-line transistors
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10840350B2 (en) * 2016-10-31 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Nanolaminate structure, semiconductor device and method of forming nanolaminate structure
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180063946A (ko) 2016-12-02 2018-06-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
TWI779134B (zh) 2017-11-27 2022-10-01 荷蘭商Ａｓｍ智慧財產控股私人有限公司 用於儲存晶圓匣的儲存裝置及批爐總成
US10593672B2 (en) 2018-01-08 2020-03-17 International Business Machines Corporation Method and structure of forming strained channels for CMOS device fabrication
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR102271030B1 (ko) * 2019-12-20 2021-07-01 서울대학교산학협력단 선택적 영역 성장을 이용한 cmos 소자의 제조 방법
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN112542482A (zh) * 2020-12-02 2021-03-23 海宁波恩斯坦生物科技有限公司 一种无源空腔型单晶FBAR与有源GaN HEMT的单片异质异构集成结构
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115137A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 半導体装置の製造方法
JP2000286418A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 半導体装置および半導体基板
JP2001044425A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd 半導体装置
JP2001160594A (ja) * 1999-09-20 2001-06-12 Toshiba Corp 半導体装置
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4619033A (en) * 1985-05-10 1986-10-28 Rca Corporation Fabricating of a CMOS FET with reduced latchup susceptibility
US5155571A (en) * 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
JPH0823797A (ja) 1994-07-08 1996-01-30 Komatsu Zenoah Co 樹木移植装置
JP3761918B2 (ja) * 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
US6445043B1 (en) * 1994-11-30 2002-09-03 Agere Systems Isolated regions in an integrated circuit
JP3372158B2 (ja) * 1996-02-09 2003-01-27 株式会社東芝 半導体装置及びその製造方法
US6051471A (en) * 1996-09-03 2000-04-18 Advanced Micro Devices, Inc. Method for making asymmetrical N-channel and symmetrical P-channel devices
US6399970B2 (en) 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP3272966B2 (ja) * 1996-09-17 2002-04-08 株式会社東芝 半導体装置
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
US5891769A (en) * 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
JP2002509649A (ja) * 1997-07-11 2002-03-26 テレフオンアクチーボラゲツト エル エム エリクソン 高周波で使用されるｉｃ部品を製造するためのプロセス
US6200866B1 (en) * 1998-02-23 2001-03-13 Sharp Laboratories Of America, Inc. Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
JP4258034B2 (ja) * 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2000068389A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6174775B1 (en) * 1999-06-25 2001-01-16 Taiwan Semiconductor Manufacturing Company Method for making a dual gate structure for CMOS device
TW426940B (en) * 1999-07-30 2001-03-21 United Microelectronics Corp Manufacturing method of MOS field effect transistor
US6339232B1 (en) * 1999-09-20 2002-01-15 Kabushika Kaisha Toshiba Semiconductor device
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
JP4145036B2 (ja) * 2000-09-28 2008-09-03 株式会社リコー 光情報記録媒体
US6844227B2 (en) * 2000-12-26 2005-01-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices and method for manufacturing the same
KR100385857B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
JP2002280568A (ja) * 2000-12-28 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
US6306715B1 (en) * 2001-01-08 2001-10-23 Chartered Semiconductor Manufacturing Ltd. Method to form smaller channel with CMOS device by isotropic etching of the gate materials
EP1364411A1 (en) * 2001-03-02 2003-11-26 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
GB2373256B (en) * 2001-03-14 2005-03-30 Du Pont Fabrics comprising melt spun yarns having high lustre
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US6348386B1 (en) * 2001-04-16 2002-02-19 Motorola, Inc. Method for making a hafnium-based insulating film
JP3875040B2 (ja) * 2001-05-17 2007-01-31 シャープ株式会社 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
JP4034627B2 (ja) * 2001-09-28 2008-01-16 テキサス インスツルメンツ インコーポレイテツド 集積回路及びその製造方法
US6703271B2 (en) * 2001-11-30 2004-03-09 Taiwan Semiconductor Manufacturing Company Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer
US6600170B1 (en) * 2001-12-17 2003-07-29 Advanced Micro Devices, Inc. CMOS with strained silicon channel NMOS and silicon germanium channel PMOS
US6858500B2 (en) * 2002-01-16 2005-02-22 Fuji Electric Co., Ltd. Semiconductor device and its manufacturing method
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US7138310B2 (en) * 2002-06-07 2006-11-21 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US6764908B1 (en) * 2002-06-19 2004-07-20 Advanced Micro Devices, Inc. Narrow width CMOS devices fabricated on strained lattice semiconductor substrates with maximized NMOS and PMOS drive currents
US6878611B2 (en) * 2003-01-02 2005-04-12 International Business Machines Corporation Patterned strained silicon for high performance circuits
US6878592B1 (en) * 2003-01-14 2005-04-12 Advanced Micro Devices, Inc. Selective epitaxy to improve silicidation
US6734072B1 (en) * 2003-03-05 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a MOSFET device using a spike rapid thermal oxidation procedure
US6955952B2 (en) * 2003-03-07 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US7247534B2 (en) * 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US7662689B2 (en) 2003-12-23 2010-02-16 Intel Corporation Strained transistor integration for CMOS

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115137A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 半導体装置の製造方法
JP2000286418A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 半導体装置および半導体基板
JP2001044425A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd 半導体装置
JP2001160594A (ja) * 1999-09-20 2001-06-12 Toshiba Corp 半導体装置
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE112004002373T5 (de) 2006-11-16
US20130153965A1 (en) 2013-06-20
TWI256140B (en) 2006-06-01
US7662689B2 (en) 2010-02-16
US8748869B2 (en) 2014-06-10
CN101714528A (zh) 2010-05-26
CN101714528B (zh) 2014-04-30
DE112004002373B4 (de) 2010-09-16
JP5175367B2 (ja) 2013-04-03
TW200527684A (en) 2005-08-16
CN100583395C (zh) 2010-01-20
US20100044754A1 (en) 2010-02-25
WO2005067014A1 (en) 2005-07-21
US20140239345A1 (en) 2014-08-28
KR100940863B1 (ko) 2010-02-09
US9112029B2 (en) 2015-08-18
KR20060103936A (ko) 2006-10-04
US20050136584A1 (en) 2005-06-23
JP2007515808A (ja) 2007-06-14
CN1894774A (zh) 2007-01-10
US8373154B2 (en) 2013-02-12

Similar Documents

Publication Publication Date Title
JP5175367B2 (ja) Ｃｍｏｓ用歪トランジスタの集積化
KR100856437B1 (ko) 반도체 디바이스 제조 방법 및 반도체 장치
TWI509699B (zh) 通道上工程應變之應變源
US8232191B2 (en) Semiconductor device manufacturing method
US6723622B2 (en) Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
US10115826B2 (en) Semiconductor structure and the manufacturing method thereof
JP4949628B2 (ja) Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法
CN100365766C (zh) 厚应变硅层及含有厚应变硅层的半导体结构的形成方法
WO2008054967A2 (en) Method for providing a nanoscale, high electron mobility transistor (hemt) on insulator
US6867428B1 (en) Strained silicon NMOS having silicon source/drain extensions and method for its fabrication
CN115885388A (zh) 包括具有氧和碳单层的超晶格的半导体器件及相关方法
CN114999921A (zh) 具有硅锗鳍片的半导体结构及其制造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130104

R150 Certificate of patent or registration of utility model

Ref document number: 5175367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees