CN115885388A - 包括具有氧和碳单层的超晶格的半导体器件及相关方法 - Google Patents

包括具有氧和碳单层的超晶格的半导体器件及相关方法 Download PDF

Info

Publication number
CN115885388A
CN115885388A CN202180046995.3A CN202180046995A CN115885388A CN 115885388 A CN115885388 A CN 115885388A CN 202180046995 A CN202180046995 A CN 202180046995A CN 115885388 A CN115885388 A CN 115885388A
Authority
CN
China
Prior art keywords
superlattice
semiconductor
carbon
layers
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180046995.3A
Other languages
English (en)
Inventor
K·D·威克斯
N·W·科迪
M·海塔
R·J·米尔斯
R·J·斯蒂芬森
武内英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atomera Inc
Original Assignee
Atomera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atomera Inc filed Critical Atomera Inc
Publication of CN115885388A publication Critical patent/CN115885388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件(120)可以包括半导体层(121)和与半导体层相邻的超晶格(125)。超晶格可以包括堆叠的层组(145a，145b)，每个层组包括限定基础半导体部分的堆叠的基础半导体单层(146a，146b)，以及限制在相邻的基础半导体部分的晶格内的至少一个非半导体单层(150a，150b)。超晶格的第一层组中的至少一个非半导体单层(150a)可以包含氧并且不含碳，并且超晶格的第二层组中的至少一个非半导体单层(150b)可以包含碳。

Description

包括具有氧和碳单层的超晶格的半导体器件及相关方法
技术领域
本公开一般而言涉及半导体器件，并且更具体地，涉及具有增强的半导体材料的半导体器件及相关方法。
背景技术
已经提出了增强半导体器件的性能的结构和技术，诸如通过增强电荷载流子的移动性。例如，授予Currie等人的美国专利申请No.2003/0057416公开了硅、硅锗和松弛硅的应变材料层，并且还包括无杂质的区(否则杂质会造成性能降级)。在上部硅层中产生的双轴应变更改了载流子移动性，从而实现了更高速度和/或更低功率的器件。授予Fitzgerald等人的已公开美国专利申请No.2003/0034529公开了也基于类似的应变硅技术的CMOS反相器。
授予Takagi的美国专利No.6,472,685B2公开了一种半导体器件，其包括硅和夹在硅层之间的碳层，使得第二硅层的导带和价带接受拉伸应变。有效质量较小并且已经由施加到栅极电极的电场感应出的电子被限制在第二硅层中，因此，断言n沟道MOSFET具有更高的移动性。
授予Ishibashi等人的美国专利No.4,937,204公开了一种超晶格，其中交替地且外延生长其中少于八个单层并且包含分数或二元或二元化合物半导体层的多个层。主电流流动的方向垂直于超晶格的层。
授予Wang等人的美国专利No.5,357,119公开了通过减少超晶格中的合金散射而获得的具有更高移动性的Si-Ge短周期超晶格。沿着这些思路，授予Candelaria的美国专利No.5,683,934公开了一种增强移动性的MOSFET，该MOSFET包括沟道层，该沟道层包括以将沟道层置于拉伸应变下的百分比交替存在于硅晶格中的硅合金和第二材料。
授予Tsu的美国专利No.5,216,262公开了一种量子阱结构，其包括两个势垒区域和夹在势垒之间的外延生长的薄半导体层。每个势垒区域由交替的SiO2/Si层组成，其厚度一般在二到六个单层的范围内。在势垒层之间夹有厚得多的硅部分。
Tsu于2000年9月6日在Applied Physics and Materials Science&Processing第391-402页在线发表的标题为“Phenomena in silicon nanostructure devices”的文章公开了硅和氧的半导体原子超晶格(SAS)。公开了在硅量子和发光器件中有用的Si/O超晶格。特别地，构造并测试了绿色电致发光二极管结构。二极管结构中的电流流动是垂直的，即，垂直于SAS的层。所公开的SAS可以包括被诸如氧原子和CO分子之类的吸附物质隔开的半导体层。超出被吸附的氧单层的硅生长被描述为具有相当低缺陷密度的外延生长。一种SAS结构包括1.1nm厚的硅部分，该部分大约为八个原子硅层，而另一种结构的硅厚度是该硅厚度的两倍。发表在Physical Review Letters第89卷第7期(2002年8月12日)上的Luo等人的标题为“Chemical Design of Direct-Gap Light-Emitting Silicon”的文章进一步讨论了Tsu的发光SAS结构。
授予Wang等人的美国专利No.7,105,895公开了由薄硅和氧、碳、氮、磷、锑、砷或氢形成的势垒层构造块，由此超过四个数量级进一步减少了垂直流过晶格的电流。绝缘层/势垒层允许在绝缘层旁边沉积低缺陷外延硅。
授予Mears等人的公开的英国专利申请2,347,520公开了非周期性光子带隙(APBG)结构的原理可以适用于电子带隙工程。特别地，该申请公开了可以调整材料参数(例如，能带最小值的位置、有效质量等)，以产生具有期望带结构特点的新型非周期性材料。还公开了其它参数(诸如电导率、热导率和介电常数或磁导率)也可能被设计进该材料中。
此外，授予Wang等人的美国专利No.6,376,337公开了用于生产半导体器件的绝缘或势垒层的方法，该方法包括在硅基板上沉积一层硅和至少一种附加元素，由此沉积层基本上没有缺陷，使得可以在沉积层上沉积基本上没有缺陷的外延硅。可替代地，一种或多种元素(优选地包含氧)的单层被吸收在硅基板上。夹在外延硅之间的多个绝缘层形成势垒复合物。
尽管存在此类方法，但是可能期望进一步的增强以使用先进的半导体材料和处理技术来提高半导体器件的性能。
发明内容
一种半导体器件可以包括半导体层和与半导体层相邻的超晶格。超晶格可以包括多个堆叠的层组，每个层组包括：限定基础半导体部分的多个堆叠的基础半导体单层，以及限制在相邻的基础半导体部分的晶格内的至少一个非半导体单层。超晶格的第一层组中的至少一个非半导体单层可以包含氧并且不含碳，并且超晶格的第二层组中的至少一个非半导体单层可以包含碳。
在示例实施例中，第二层组可以在超晶格中的第一层组上方。在一个示例实施方式中，半导体层可以包括超晶格下方的基板，并且半导体器件还可以包括超晶格上方的应变半导体层。作为示例，超晶格的第二层组可以包含碳并且不含氧。根据另一个示例，超晶格的第二层组可以包含碳和氧。
在一个示例配置中，半导体器件还可以包括在半导体层上并在超晶格中限定沟道的源极区域和漏极区域，以及在超晶格上方的栅极。根据另一个示例实施例，半导体器件还可以包括在超晶格上方的金属层。此外，在一些实施例中，超晶格可以将半导体层划分成第一区域和第二区域，其中第一区域具有与第二区域相同的导电类型和不同的掺杂浓度。根据另一个示例实施方式，超晶格可以将半导体层划分成第一区域和第二区域，其中第一区域与第二区域具有不同的导电类型。作为示例，基础半导体层可以包含硅。
另一方面涉及一种用于制造半导体器件的方法，该方法可以包括形成与半导体层相邻的超晶格。超晶格可以包括多个堆叠的层组，每个层组包括：限定基础半导体部分的多个堆叠的基础半导体单层，以及限制在相邻的基础半导体部分的晶格内的至少一个非半导体单层。超晶格的第一层组中的至少一个非半导体单层可以包含氧并且不含碳，并且超晶格的第二层组中的至少一个非半导体单层可以包含碳。
在示例实施例中，第二层组可以在超晶格中的第一层组上方。在一个示例实施方式中，半导体层可以包括超晶格下方的基板，并且该方法还可以包括在超晶格上方形成应变半导体层。作为示例，超晶格的第二层组可以包含碳并且不含氧。根据另一个示例，超晶格的第二层组可以包含碳和氧。
在一个示例配置中，该方法还可以包括形成在半导体层上并在超晶格中限定沟道的源极和漏极区域，以及在超晶格上方的栅极。根据另一个示例实施例，该方法还可以包括在超晶格上方形成金属层。此外，在一些实施例中，超晶格可以将半导体层划分成第一区域和第二区域，其中第一区域具有与第二区域相同的导电类型和不同的掺杂浓度。根据另一个示例实施方式，超晶格可以将半导体层划分成第一区域和第二区域，其中第一区域与第二区域具有不同的导电类型。作为示例，基础半导体层可以包含硅。
附图说明
图1是用在根据示例实施例的半导体器件中的超晶格的非常放大的示意性横截面图。
图2是图1中所示的超晶格的一部分的透视原子示意图。
图3是根据示例实施例的超晶格的另一个实施例的非常放大的示意性横截面图。
图4A是对于现有技术中的块状硅以及对于如图1-2中所示的4/1Si/O超晶格，都从伽玛点(G)计算得到的能带结构的曲线图。
图4B是对于现有技术中的块状硅以及对于如图1-2中所示的4/1Si/O超晶格，都从Z点计算得到的能带结构的曲线图。
图4C是对于现有技术中的块状硅以及对于如图3中所示的5/1/3/1Si/O超晶格，都从伽玛和Z点计算得到的能带结构的曲线图。
图5是根据示例实施例的包括具有碳和氧单层的超晶格的半导体器件的示意性横截面图。
图6是图示用于制造图5的半导体器件的示例方法的流程图。
图7-10是图5的半导体器件的不同制造运行的二次离子质谱(SIMS)图。
图11是与图10中表示的制造运行对应的X射线衍射(XRD)图。
图12是包括结合图5的超晶格的超晶格沟道的半导体器件的示意性横截面图。
图13是包括图5的将半导体层划分成具有相同导电类型和不同掺杂剂浓度的区域的超晶格的半导体器件的示意性横截面图。
图14是包括图5的超晶格和超晶格上方的金属接触层的半导体器件的示意性横截面图。
图15是在示例性实施例中结合图5的超晶格的平面MOSFET器件的示意性横截面图。
图16-17是结合图5的超晶格的堆叠纳米片环绕栅极(GAA)晶体管的示意性横截面图。
具体实施方式
现在将在下文中参考附图更全面地描述示例实施例，在附图中示出了示例实施例。但是，实施例可以以许多不同的形式来实现，并且不应该被解释为限于本文阐述的具体示例。而是，提供这些实施例以使得本公开将是透彻和完整的。贯穿全文，相似的数字指示相似的元件，并且在不同的实施例中使用撇号来指示相似的元件。
一般而言，本公开涉及利用增强型半导体超晶格形成半导体器件。增强型半导体超晶格在本公开中也可以称为“MST”层/膜或“MST技术”。
更特别地，MST技术涉及先进的半导体材料，诸如以下进一步描述的超晶格25。申请人理论上不希望受限于此，认为本文所述的某些超晶格降低了电荷载流子的有效质量，并且这导致更高的电荷载流子移动性。有效质量在文献中有各种定义。作为改善有效质量的措施，申请人使用“电导率倒数有效质量张量”，并且针对电子和空穴的
Figure BDA0004028817760000061
和/>
Figure BDA0004028817760000062
分别对于电子被定义为：
Figure BDA0004028817760000063
并且对于空穴被定义为：
Figure BDA0004028817760000064
其中f是费米-狄拉克(Fermi-Dirac)分布，EF是费米能量，T是温度，E(k,n)是处于在与波向量k和第n个能带对应的状态的电子的能量，索引i和j是指笛卡尔坐标x、y和z，积分在Brillouin区(B.Z.)上获取，并且总和在能量分别高于和低于费米能量的电子和空穴的能带上获取。
申请人对电导率倒数有效质量张量的定义使得，对于电导率倒数有效质量张量的对应分量的越大值，材料的电导率的张量分量越大。希望不限于此，申请人再次在理论上认为本文所述的超晶格设置电导率倒数有效质量张量的值，以增强材料的导电特性，诸如典型地对于电荷载流子运输的优选方向。适当张量元素的倒数被称为电导率有效质量。换句话说，为了表征半导体材料结构，如上所述并在预期的载流子运输方向上计算的电子/空穴的电导率有效质量被用于区分改进的材料。
申请人已经识别出用在半导体器件中的改进的材料或结构。更具体而言，申请人已经识别出具有能带结构的材料或结构，对于这些材料或结构，用于电子和/或空穴的适当电导率有效质量基本上小于针对硅的相应值。除了这些结构的增强的移动性特点外，它们还可以以提供有利于在各种不同类型的器件中使用的压电、热电和/或铁电特性的方式被形成或使用，如将在下面进一步讨论的。
现在参考图1和2，材料或结构为超晶格25的形式，其结构被控制在原子或分子水平，并且可以使用原子或分子层沉积的已知技术来形成。超晶格25包括以堆叠关系布置的多个层组45a-45n，如通过具体参考图1的示意性横截面图可能最好地理解的。
超晶格25的每个层组45a-45n说明性地包括多个堆叠的基础半导体单层46，其限定相应的基础半导体部分46a-46n和其上的能带改性层50。为了说明清楚，在图1中用点划线指示能带改性层50。
能带改性层50说明性地包括一个非半导体单层，该非半导体单层被约束在相邻的基础半导体部分的晶格内。“约束在相邻的基础半导体部分的晶格内”是指来自相对的基础半导体部分46a-46n的至少一些半导体原子通过其间的非半导体单层50化学键合在一起，如图2中所看到的。一般而言，通过控制通过原子层沉积技术沉积在半导体部分46a-46n上的非半导体材料的数量，使得并非所有(即，小于全部或100％覆盖率)可用半导体键合位点上都填充有与非半导体原子的键，使得这种构造成为可能，如下面将进一步讨论的。因此，当半导体材料的另外的单层46沉积在非半导体单层50上或上方时，新沉积的半导体原子将填充在非半导体单层下方的半导体原子的剩余的空键合位点。
在其它实施例中，有可能可以多于一个这样的非半导体单层。应该注意的是，本文中对非半导体或半导体单层的提及是指，如果用于该单层的材料以块状形成，那么它将是非半导体或半导体。即，如本领域技术人员将认识到的，材料(诸如硅)的单个单层不一定表现出与如果以块状或以相对厚的层形成时相同的特性。
申请人从理论上阐明而不希望限制于此，能带改性层50和相邻的基础半导体部分46a-46n使得超晶格25对于在平行层方向上的电荷载流子具有比其它方式将存在的更低的适当电导率有效质量。以另一种方式考虑，这个平行方向与堆叠方向正交。能带改性层50还可以使得超晶格25具有共同的能带结构，同时还有利地用作在超晶格的垂直上方和下方的层或区域之间的绝缘体。
而且，这种超晶格结构还可以有利地充当在超晶格25的垂直上方和下方的层之间的掺杂剂和/或材料扩散的屏障。这些特性因此可以有利地允许超晶格25提供用于高K电介质的界面，该界面不仅减少高K材料向沟道区域中的扩散，而且还可以有利地减少不想要的散射效应并改善器件移动性，如本领域技术人员将认识到的。
理论上还认为包括超晶格25的半导体器件可以基于比其它情况下将存在的更低的电导率有效质量而享有更高的电荷载流子移动性。
在一些实施例中，并且作为由本发明实现的能带设计的结果，超晶格25还可以具有基本上直接的能带隙，这对于例如光电子器件可以是特别有利的。
超晶格25还说明性地包括在上层组45n上的盖层52。盖层52可以包括多个基础半导体单层46。作为示例，盖层52可以具有基础半导体的1至100个单层46，并且更优选地10至50个单层。但是，在一些应用中，可以省略盖层52，或者可以使用大于100个单层的厚度。
每个基础半导体部分46a-46n可以包括选自IV族半导体、III-V族半导体和II-VI族半导体的基础半导体。当然，如本领域技术人员将认识到的，术语“IV族半导体”还包括IV-IV族半导体。更特别地，例如，基础半导体可以包括硅和锗中的至少一种。
每个能带改性层50可以包括例如选自氧、氮、氟、碳和碳-氧的非半导体。还期望通过沉积下一层来使非半导体热稳定，由此促进制造。在其它实施例中，非半导体可以是与给定的半导体处理兼容的另一种无机或有机元素或化合物，如本领域技术人员将认识到的。更特别地，例如，基础半导体可以包括硅和锗中的至少一种。
应该注意的是，术语“单层”意味着包括单个原子层以及单个分子层。还应该注意的是，由单个单层提供的能带改性层50还意味着包括其中并非所有可能的位点都被占据的单层(即，小于全部或100％的覆盖率)。例如，特别参考图2的原子图，图示了4/1重复结构，其中硅作为基础半导体材料，而氧作为能带改性材料。在所示的示例中，仅一半用于氧的可能位点被占用。
在其它实施例中和/或对于不同的材料，如本领域技术人员将认识到的那样，这种一半的占用将不一定是这种情况。实际上，即使在这个示意图中也可以看出给定单层中氧的各个原子没有沿着平坦的平面精确对准，这也是原子沉积领域的技术人员将认识到的。举例来说，优选的占用范围是可能的充满的氧位点的大约八分之一至二分之一，但是在某些实施例中可以使用其它数量。
硅和氧目前广泛用在常规半导体处理中，因此，制造商将能够容易地使用本文中所述的这些材料。原子或单层沉积现在也被广泛使用。因而，如本领域技术人员将认识到的，结合根据本发明的超晶格25的半导体器件可以容易地被采用和实现。
希望不限于此，申请人在理论上认为，例如，对于超晶格(诸如Si/O超晶格)，硅单层的数量应该期望地为七个或更少，以便超晶格的能带在整个超晶格是共同的或相对均匀的，以实现期望的优点。对于Si/O，图1和2中所示的4/1重复结构已被建模为指示电子和空穴在X方向上增强的移动性。例如，计算得出的电导率有效质量针对于电子(针对块状硅的各向同性)为0.26，并且对于X方向上的4/1SiO超晶格为0.12，导致比率为0.46。类似地，对于块状硅，对于空穴的计算得出的值为0.36，对于4/1Si/O超晶格的得出的值为0.16，导致比率为0.44。
虽然在某些半导体器件中可能期望这种方向上优先的特征，但是其它器件可以从平行于层组的任何方向上的移动性的更均匀增加中受益。如本领域技术人员将认识到的，对于电子和空穴两者或仅这些类型的电荷载流子之一具有增加的移动性也可以是有益的。
超晶格25的4/1Si/O实施例的较低电导率有效质量可以小于以其它方式将发生的电导率有效质量的三分之二，并且这适用于电子和空穴两者。当然，也如本领域技术人员将认识到的，超晶格25还可以在其中包括至少一种类型的电导率掺杂剂。
实际上，现在附加地参考图3，现在描述具有不同特性的根据本发明的超晶格25'的另一个实施例。在这个实施例中，示出了3/1/5/1的重复图案。更特别地，最低的基础半导体部分46a'具有三个单层，并且第二最低的基础半导体部分46b'具有五个单层。这种图案在整个超晶格25'上重复。能带改性层50'可以各自包括单个单层。对于包括Si/O的这种超晶格25'，电荷载流子移动性的增强与层在平面中的取向无关。图3中未具体提及的那些其它元件与以上参考图1讨论的那些元件相似，并且在此无需进一步讨论。
在一些器件实施例中，超晶格的所有基础半导体部分都可以是相同数量的单层那么厚。在其它实施例中，基础半导体部分中的至少一些可以是不同数量的单层那么厚。在其它实施例中，所有的基础半导体部分可以是不同数量的单层那么厚。
在图4A-4C中，呈现了使用密度泛函理论(DFT)计算的能带结构。在本领域中众所周知，DFT低估了带隙的绝对值。因此，可以通过适当的“剪刀校正”来移位间隙上方的所有能带。但是，已经知道能带的形状可靠得多。垂直能量轴应该以这个角度来解释。
图4A示出了对于块状硅(由连续线表示)和对于图1中所示的4/1Si/O超晶格25(由点线表示)两者从伽玛点(G)计算出的能带结构。方向涉及4/1Si/O结构的单元晶胞，而不是Si的常规单元晶胞，但是图中的(001)方向确实与Si的常规单元晶胞的(001)方向对应，因此示出了Si导带最小值的预期位置。图中的(100)和(010)方向与常规Si单元晶胞的(110)和(-110)方向对应。本领域技术人员将认识到的是，图上Si的能带被折叠，以针对4/1Si/O结构在适当的倒易晶格方向上表示它们。
可以看出，与块状硅(Si)相比，4/1Si/O结构的导带最小值位于伽玛点处，而价带最小值出现在(001)方向上Brillouin区的边缘处，我们称之为Z点。还可以注意到的是，由于由附加氧层引入的扰动引起的能带分裂，与Si的导带最小值的曲率相比，4/1Si/O结构的导带最小值具有更大的曲率。
图4B示出了对于块状硅(连续线)和4/1Si/O超晶格25(点线)两者从Z点计算出的能带结构。这个图图示了价带在(100)方向上的增强曲率。
图4C示出了对于块状硅(连续线)以及对于图3的超晶格25'的5/1/3/1Si/O结构(点线)，都从伽玛和Z点两者计算得到的能带结构。由于5/1/3/1Si/O结构的对称性，在(100)和(010)方向上计算出的能带结构是等效的。因此，预期电导率有效质量和移动性在平行于层(即，垂直于(001)堆叠方向)的平面上是各向同性的。注意的是，在5/1/3/1Si/O示例中，导带最小值和价带最大值均在Z点处或其附近。
虽然曲率增加指示有效质量减小，但是可以经由电导率倒数有效质量张量计算来进行适当的比较和判别。这导致申请人进一步在理论上认为5/1/3/1超晶格25'应当基本上是直接带隙。如本领域技术人员将理解的，用于光学跃迁的适当矩阵元素是直接带隙行为与间接带隙行为之间的区别的另一个指标。
现在转向图5，使用上述技术，可以制造具有(一个或多个)MST层的先进半导体器件，这些MST层在其中结合了不同类型的非半导体材料，诸如氧和碳/碳-氧。在本示例中，半导体器件120说明性地包括半导体层121(例如，基板)和与半导体层相邻的超晶格125。如上文进一步讨论的，超晶格125包括多个堆叠的层组145a-145b，每个层组包括：限定基础半导体部分146a-146b的多个堆叠的基础半导体(例如，硅)单层146，以及每个组的限制在相邻的基础半导体部分的晶格内的相应非半导体单层150a、150b。
更特别地，第一层组145a中的(一个或多个)非半导体单层150a包含氧并且不含碳，并且第二层组145b中的(一个或多个)非半导体单层150b包含碳，例如，(一个或多个)全碳单层或(一个或多个)碳-氧单层。如下面将进一步讨论的，碳的包含可以有利地为超晶格内的氧提供更高的稳定性(就热处理期间的迁移而言)，但在将碳定位在远离关键界面(例如，栅极界面)的布置中，否则碳可能会导致性能问题。应当注意的是，虽然在图5的示例中示出了具有两个层组145a、145b的4/1图案，但是在不同的实施例中也可以使用其它组/层配置，如上面所讨论的。此外，氧和碳/碳-氧单层定位的顺序在不同的实施例中也可以不同，并且在所有实施例中超晶格125中的氧和碳/碳-氧单层的数量不需要相同。
作为背景，化学气相沉积(CVD)硅碳合金生长在过去已经通过流动碳源(诸如SiH3CH3(单甲基硅烷))与硅源(诸如硅烷(SiH4)、Di-硅烷(Si2H6)、三硅烷(Si3H8)或二氯硅烷(SiH2Cl2))混合来沉积。这些碳源和硅源可以是稀释的混合物或未稀释的。稀释剂可以包括例如氢气(H2)、氮气(N2)、氩气(Ar)或氦气(He)。在减压(RP)CVD期间，上述硅源和碳源进一步用例如载气(诸如H2、N2、Ar或He)稀释。气体混合物流过加热的基板，使反应物分子发生反应并沉积在基板上，形成外延层。换句话说，元素在共同的气流中被输送到基板。还使用了其它技术，诸如低压CVD(通常小于1托至1毫托)，这通常是现代立式炉将操作的压力，或UHV CVD(10毫托至10-9托)。MOCVD是另一种创建外延SiC工艺的示例。
前述方法都可以用于运行“脉冲式配量(pulsed dose)”方法来制造在超晶格中包括氧和碳/碳-氧单层的MST膜。“脉冲式配量”是指对于每个非半导体单层制造，不同类型的气体源短暂地流动以产生相应层组45a-45n的(一个或多个)氧或碳/碳-氧单层50。在一个示例方法中，与使碳源与硅源共同流动的传统方法相比，该工艺可以开始于例如以碳源(诸如丙烯(C3H6))给起始表面配量。可以使用包括碳和其它失去/离开并且不会显著结合到MST膜中的元素的碳源。这样的其它元素可以包括例如氢、氯和氟。环丙烷是脉冲式配量外延的另一个示例源，因为环丙烷是仅包含碳和氢的分子。诸如氟利昂(CCl3F2)和氯二氟甲烷(CF3CFCH2)之类的前体也是用于脉冲式配量生长的潜在碳源。在这种情况下，氟和氯将将主要作为副产物离开而碳保留在薄膜中。
甲基硅烷(SiH3CH3)是脉冲式配量外延的另一个潜在源的示例。这种气体通常用于外延硅碳，但分子中的硅原子会在反应过程中沉积，从而破坏脉冲式配量MST膜制造所需的表面下交换机制。
可以执行表面配量工艺，使得被吸收的碳原子不处于如此高的表面密度，使得在配量工艺之后一旦硅源流动用于硅生长，外延就不被中断。此外，在硅生长之前，在表面上配量的许多碳原子可能会经历与表面下硅原子的交换机制。这种表面下交换类似于创建MST氧界面层时发生的情况。这些碳源和硅源可以是稀释或未稀释的混合物。稀释剂可以包括例如氢气(H2)、氮气(N2)、氩气(Ar)或氦气(He)。氢气是期望的，因为与氢封端的硅表面接触的碳原子很可能结合到表面下而不是表面上(在表面上碳可以形成否则可能会破坏外延的簇)。
另外参考图6的流程图600，现在描述用于制造超晶格120的示例脉冲式配量方法。工艺开始于(方框601)在方框602处制备用于外延生长的基板121(例如，硅)。基板121晶片制备可以包括氢氟酸(HF)湿法清洁，随后是相对低的温度(例如，700℃至900℃)在处理室中进行H2烘烤。其它制备步骤可以包括反应器中相对高温的H2烘烤(大约1000℃或更高)，以及预清洁模块中的基板表面制备，如本领域技术人员将认识到的。
在方框603处，基板121可以在期望的配量条件下稳定，并且初始基础硅部分146a可以外延形成并使用氧源配量。在其它实施例中，基板121的上部可以用作基础硅部分146a，其使用氧源配量以形成(一个或多个)氧单层150a。优选地选择配量时间和温度，使得氧原子经历与表面下的交换，并且保留在表面的氧的密度不会高到阻止随后的外延硅生长，如上文进一步讨论的。
在方框604处，氧表面配量之后是硅生长步骤以形成基础硅部分146b。例如，在氧配量表面上/上方生长1至100埃的硅。生长的硅例如可以在5和40A之间，但是在不同的实施例中也可以使用其它尺度。示例硅源包括Si2H6、Si3H8、SiCl2H2或SiHCl3。
硅生长之后可以可选地进行蚀刻循环(方框605)，诸如但不限于盐酸(HCl)。也可以使用其它蚀刻剂，诸如例如氯气(Cl2)或NF3。该蚀刻步骤用于排除在生长或碳配量步骤期间可能引起的任何缺陷。该蚀刻步骤被设计为具有比单晶外延更高的非晶硅、多晶硅和/或错位硅的蚀刻速率。每个周期的蚀刻去除可以小于沉积硅厚度的任何量。例如，当初始硅沉积层的厚度为
Figure BDA0004028817760000143
和/>
Figure BDA0004028817760000144
的量级时，蚀刻量可以是沉积硅层的20％到30％。关于制造缺陷减少的超晶格的回蚀处理的更多细节可以在授予Weeks等人的美国专利No.10,566,191和10,811,498中找到，这些专利已转让给本申请人并通过引用整体并入本文。
在方框606处，基板121然后可以在期望的配量条件下稳定，并且如前所述硅表面用碳源(或用于碳-氧单层150b的碳-氧源)进行配量。如上所述，可以选择配量时间和温度，使得碳(或碳-氧)原子经历与硅表面下的交换，但保留在表面处的碳(或碳-氧)的密度不会高到阻止随后的外延硅生长。
然后可以执行进一步的外延硅生长和回蚀(方框607-608)以生长覆盖层152或附加的基础半导体部分，这取决于有多少层组将被包括在超晶格120中(方框609)。图6的方法说明性地在块610处结束，但是此后可以执行附加的半导体处理步骤以制造各种类型的半导体器件，其示例将在下面进一步讨论。
有多种方式可以使氧层和碳层交错。例如，氧源和碳源可以在碳-氧单层的相同脉冲期间配量硅层。根据另一个示例，可以首先是氧，然后是碳脉冲，或者反之亦然。如上所述，单层150a、150b之间的示例硅分离厚度可以在
Figure BDA0004028817760000141
到/>
Figure BDA0004028817760000142
的范围内，但是在一些实施例中可以使用其它厚度。
作为示例，可以在100℃到1400℃的温度范围内，更特别地在300℃和900℃的温度范围内进行脉冲式配量碳结合。在低于600℃的温度下，共同流动的硅碳层将主要结合到替代位点上的硅晶格中。在高于600℃的温度下，MST膜中的一些碳将是替代的，一些将是间隙的，并且可能一些作为碳化硅沉淀物(在接近800℃的温度下)。在不同温度下每个状态的碳量取决于几个因素。例如，在600℃时，如果合金成分小于0.5原子百分比，那么可以将几乎所有的碳结合在替代晶格位点中。超过1原子百分比时，越来越多的碳部分将进入MST膜中在不是晶格点位的位置。不同的因素会影响碳的最终替代/间隙/沉淀状态，诸如膜生长速率、选择的源气体等。
与标准的共同流动的硅碳外延相比，本文所述的脉冲式配量碳工艺给予工艺工程师更多的对碳结合的控制，因为碳主要首先结合在表面下位点中。对于传统的硅碳外延，为了获得大于或等于一个原子的替代碳，可以使用等于或低于550℃的生长温度，但是如此低的沉积温度可能具有挑战性。低温用于提供替代碳，但通常伴随着较低的生长速率和低的生长晶体质量。脉冲式碳沉积与蚀刻相结合有助于确保碳结合在晶格点位上，并且由于缺陷和沉淀物的蚀刻速度比无缺陷外延更快，因此该工艺可以消除缺陷和碳沉淀物。
可以用于脉冲式配量碳沉积的示例气体源是丙烯(C3H6)，又名丙烯或甲基乙烯。这是一种常温下呈液态的有机碳源，并且其蒸气压略高于SiH2Cl2(DCS)。这允许经由质量流量控制器(MFC)输送蒸汽，而无需起泡器。在丙烯工艺金属测试中，丙烯在530℃至800℃的温度范围内进行了测试，结果良好。更特别地，没有观察到丙烯沉积物导致腔室过度变色，基于30元素VPD-ICP-MS测试也没有观察到任何金属污染。所有金属均低于测试的检测极限。
对于图6中描述的工艺，循环各个步骤，直到实现超晶格120的所需厚度/配置。应当注意的是，在一些实施例中执行碳和氧配量步骤的顺序可以与所示顺序相反(例如，碳单层150b可以在超晶格120的底部)，或者对于碳-氧单层进行共同配量。
另外参考图7-11，参考二次离子质谱(SIMS)图170、180、190、200和X射线衍射(XRD)图210将进一步理解前述内容，例如用于制造半导体器件120的工艺流程。在SIMS图170中所示的示例中，使用1.1E15at/cm2的氧配量(16O)连同1.49E14at/cm2配量的碳。这导致器件中的碳含量为0.22原子百分比，这与异质结双极晶体管(HBT)技术用于掺杂剂阻挡的碳百分比兼容。使用上述工艺导致期望的硅晶体质量、原子排列没有明显的破坏以及横截面透射电子显微镜(X-TEM)中氧和硅之间相对干净的质量对比。
在SIMS图180中图示了不同的工艺运行，其中碳(12C)配量为4.27E17at/cm2(具有4.6E20at/cm3的峰)并且氧(16O)配量为1.16E15at/cm2。这种方法展示了0.96原子百分比的碳水平，这将与包括以下各项的应用兼容，例如：MOSFET平面和3D体系架构，诸如finFET；掺杂剂阻挡；应力源；以及微机电系统(MEMS)和基板应用，诸如用于硅上小晶格常数材料的蚀刻停止层和分级缓冲。关于在此类应用中实施MST膜的更多细节在美国专利公开No.2007/0020860；2007/0015344；2007/0007508；2007/0010040；2006/0292765；2006/0273299；以及美国专利No.7,531,828；7,586,165；7,598,515；7,202,494；10,580,867；10,854,717；和10,840,337中阐述，所有这些专栏都转让给本申请人并且在此通过引用整体并入本文。
在SIMS图190中图示了又一个工艺运行，其中碳(12C)配量为6.97E14at/cm2(具有6.2E20at/cm3的峰)并且氧(16O)配量为1.16E15at/cm2。这导致膜的碳含量为1.2原子百分比，这可以有利于诸如例如应力源、蚀刻停止和掺杂剂阻挡之类的应用。
在SIMS图200中图示了又一个工艺运行，其中碳(12C)配量为1.54E15at/cm2(具有6.75E20at/cm3的12C浓度)并且氧(16O)配量为2.16E15at/cm2。这个运行类似于图7中所示的运行，但没有外延硅帽且包括八个脉冲式生长循环。如图10中所见，实现了稳定的碳和氧配量浓度。此外，XRD图210中所示的X射线分析证实，图10中所示样品中的碳基于衍射光谱中所示的拉伸应变碳峰是替代的。同样对于该样品，傅立叶变换红外光谱(FTIR)分析证实样品中的碳是替换的，并且因此导致拉伸应变的外延层。612cm-1处的光谱峰表明碳在晶格位点与硅键合，而不是在碳化硅沉淀时在层中键合。
许多半导体器件制造中的一个重要工艺步骤是进行蚀刻。在一些情况下，蚀刻的均匀性是重要的，但在其它情况下，期望蚀刻具有选择性，或在特定深度停止。一个示例是环绕栅极(GAA)器件的形成，其中通常会生长交替的硅(Si)和硅锗(SiGe)的堆叠，使得在硅周围形成栅极之前，在该工艺的后期可以选择性地蚀刻SiGe以仅留下硅。在其它器件中，例如在某些图像传感器或RF器件中，期望去除感兴趣的器件下方的硅，或将硅蚀刻到特定深度。存在本领域技术人员熟悉的更多示例。
典型的Si/OMST膜配方使得蚀刻速率与体硅非常相似。但是，与体硅相比，上述用于超晶格125的配方可以提供显著不同的蚀刻速率，使得该膜可以用于选择性蚀刻或蚀刻停止应用，如上所述。就此而言，将除氧之外的其它元素结合到膜中可以有利地促进实现可以用于指示给定蚀刻的终点的“信号”，如本领域技术人员将认识到的。
在示例应用中，超晶格125可以用作高级逻辑应用的沟道材料(例如，在NMOS的情况下)，因为拉伸应变具有提高电子迁移率的效果。另一个应用包括例如用于凹陷的源极/漏极配置的应力源。这将涉及用诸如例如硼、砷或磷的掺杂剂来掺杂超晶格125。更特别地，超晶格125可以用作应力源衬里以防止诸如磷或砷之类的掺杂剂扩散到晶体管的沟道中。用超晶格125加衬凹陷具有掺杂剂阻挡的效果，对膜电阻率的影响最小。“衬里”或“加衬”是指超晶格125位于应力源凹陷的前几个单层内。
此外，许多半导体器件制造中的重要工艺步骤是进行蚀刻。在一些情况下，蚀刻的均匀性是重要的，但在其它情况下，期望蚀刻具有选择性，或在特定深度停止。一个示例是环绕栅极(GAA)器件的形成(将在下面参考图16-17进一步讨论)，其中通常会生长交替硅(Si)和硅锗(SiGe)的堆叠，使得在硅周围形成栅极之前，在该工艺的后期可以选择性地蚀刻SiGe以仅留下硅。在其它器件中，例如在某些图像传感器或RF器件中，期望去除关注器件下方的硅，或将硅蚀刻到特定深度。存在本领域技术人员熟悉的更多示例。
典型的MST硅配方使得蚀刻速率与常规硅非常相似。但是，与常规硅相比，本文所述的SiC/SiCOMST膜配方可能具有显著不同的蚀刻速率，使得SiC/SiCO膜可以用于选择性蚀刻或蚀刻停止应用。还预计将其它元素结合到膜中可以有助于实现可以用于指示给定蚀刻的终点的“信号”。
超晶格125的其它用途包括作为抗蚀刻材料用于诸如绝缘体上硅(SOI)和MEMS的应用。更特别地，如果生长硅锗的外延层作为用于虚拟基板形成的抗蚀刻材料，那么可以添加超晶格125以补偿由于在外延层中添加大锗原子而导致的外延硅锗层中的压缩应变。添加碳可以帮助防止外延层在超过临界厚度后松弛。一旦外延层超过临界厚度，应变层就会松弛，从而在外延层中产生穿线和失配位错。超晶格125的另一个应用是用于应变SOI的渐变缓冲层。超晶格125还可以提供异质结双极晶体管(HBT)中的掺杂剂阻挡以及增强的迁移率，如上文进一步讨论的。
许多类型的半导体结构可以用上述氧和碳/碳-氧超晶格制造并从中受益。一种这样的器件是现在参考图12描述的平面MOSFET 220。所示的MOSFET 220包括基板221、源极/漏极区域222、223、源极/漏极延伸区226、227，以及它们之间由氧和碳/碳-氧超晶格225提供的沟道区域。沟道可以部分或完全在超晶格225内形成。源/漏硅化物层230、231和源/漏接触件232、233覆盖源/漏极区域，如本领域技术人员将认识到的。由虚线234a、234b指示的区域是最初由超晶格225形成但之后被重掺杂的可选残留部分。在其它实施例中，这些残留超晶格区域234a、234b可能不存在，如也由本领域技术人员所认识到的。栅极235说明性地包括与由超晶格225提供的沟道相邻的栅极绝缘层237，以及栅极绝缘层上的栅极电极层236。所示的MOSFET 220中还提供了侧壁间隔物240、241。
另外参见图13，根据其中可以结合氧和碳/碳-氧超晶格325的器件的另一个示例是半导体器件300，其中超晶格用作掺杂剂扩散阻挡超晶格以通过防止扩散到器件的沟道区域330中在原位掺杂外延处理期间有利地增加表面掺杂剂浓度以允许更高的ND(金属/半导体界面处的活性掺杂剂浓度)。更特别地，器件300说明性地包括半导体层或基板301，以及形成在半导体层中的间隔开的源极区域和漏极区域302、303(其中沟道区域330在其间延伸)。掺杂剂扩散阻挡超晶格325说明性地延伸穿过源极区域302以将源极区域划分成下源极区域304和上源极区域305，并且还延伸穿过漏极区域303以将漏极区域划分成下漏极区域306和上漏极区域307。
掺杂剂扩散阻挡超晶格325在概念上也可以被认为是源极区域302内的源极掺杂剂阻挡超晶格、漏极区域303内的漏极掺杂剂阻挡超晶格和沟道330下方的体掺杂剂阻挡超晶格，但是在这种配置中，所有这三者都是通过MST材料作为连续膜在基板301上的单覆盖式沉积(single blanket deposition)来提供的。掺杂剂阻挡超晶格325上方的半导体材料(其中限定上源极/漏极区域305、307和沟道区域330)可以在掺杂剂阻挡超晶格325上外延生长，作为例如厚超晶格盖层或体半导体层。在所示示例中，上源极/漏极区域305、307可以各自与该半导体层的上表面齐平(即，它们被注入到该层内)。
由此，上源极/漏极区域305、307可以有利地具有与下源极/漏极区域304、306相同的导电率，但具有更高的掺杂剂浓度。在所示示例中，上源/漏极区域305、307和下源/漏极区域304、306对于N沟道器件是N型的，但是对于P沟道器件，这些区域也可以是P型的。例如，可以通过离子注入引入表面掺杂剂。但是，扩散阻挡超晶格325的MST膜材料减少了掺杂剂扩散，因为它捕获了介导掺杂剂扩散的离子注入引入的点缺陷/间隙。
半导体器件300还示例性地包括沟道区域330上的栅极308。该栅极说明性地包括栅极绝缘层309栅极电极310。在所示示例中还提供了侧壁间隔物311。关于器件300以及其中可以使用氧和碳/碳-氧超晶格的其它类似结构的进一步细节在授予Takeuchi等人的美国专利No.10,818,755中阐述，该专利已转让给本申请人并且在此通过引用整体并入本文。
转向图14，现在描述其中可以使用氧和碳/碳-氧超晶格的半导体器件400的另一个示例实施例。更特别地，在所示示例中，源极和漏极掺杂剂扩散阻挡超晶格425s、425都经由异质外延膜集成有利地提供肖特基势垒高度调制。更特别地，下源极和漏极区域404、406包括与上源极和漏极区域405、407不同的材料。在这个示例中，下源极和漏极区域404、406是硅，并且上源极和漏极区域405、407是SiGeC，但是在不同的实施例中可以使用不同的材料。下金属层(Ti)442、443形成在上源极和漏极区域(SiGeC层)405、407上。上金属层(Co)444、445分别形成在下金属层442、443上。因为MST材料在集成异质外延半导体材料方面是有效的，因此将C(1-2％)结合到Si或Si上的SiGe可能引起正导带偏移。更特别地，这是对于降低肖特基势垒高度有效的SiGeC/MST/n+Si结构。关于器件400的更多细节在上述'755专利中进行了阐述。
参考图15，现在描述平面MOSFET 500的示例实施例，其中具有氧和碳/碳/氧单层的超晶格525可以用作半导体(有源器件)层552的应力源。一般而言，电子和空穴在应变(双轴拉伸)硅中具有更高的迁移率。期望分别对于NMOS和PMOS器件在每个方向上优化应力极性。已经研究了用于提高NMOS迁移率的硅帽/SiGe/硅基板结构，其中硅帽通过插入下面的SiGe层而被应力拉伸。在所示示例中，包括一个或多个碳/碳-氧单层的超晶格膜525而不是SiGe层可以有利地在硅覆盖层552中引起压缩应力。因为原子半径C<Si<Ge，所以这种配置也有利地适用于纵向方向上(即，在源极S和漏极D之间)的PMOS器件。超晶格525可以相应地提供期望的应力极性以提高迁移率。在一些实施例中，上盖层552可以包括另一种或不同的半导体，诸如例如应变SiGe。此外，说明性地包括栅极电极536和栅极电介质537并且被侧壁间隔物540围绕的栅极535可以是以先栅或后栅配置形成的高K金属栅，如本领域技术人员将认识到的。
另外参考图16，根据另一个示例实施例，现在描述结合了上述氧和碳/碳-氧超晶格膜625的堆叠纳米片GAA晶体管600。晶体管600说明性地包括其中具有浅沟槽隔离(STI)区域647的基板621。如图所示，限定晶体管沟道的半导体(例如，硅)纳米片646以垂直堆叠的形式布置并且被栅极氧化物637和栅极电极636包围。在所示实施例中，相应的氧和碳/碳-氧超晶格625形成在每个纳米片646的顶部和底部，以在其中提供期望的应力，如上文进一步讨论的。在图17中所示的GAA晶体管600'的替代实施例中，氧和碳/碳-氧超晶格625'替代地形成为更靠近纳米片646'的中间或中心。应该认识到的是，其它配置是可能的，其中超晶格625、625'位于每个纳米片646、646'的底部、中间和/或顶部，并且如果期望，那么配置可以从一个纳米片到下一个纳米片改变。
还应该注意的是，在一些示例实施方式中，28Si和/或18O材料也可以结合在上述氧和碳/碳-氧MST膜中，如共同待审的于2021年4月21日提交的美国申请序列No.17/236,329和17/236,289，以及于2021年5月26日提交的美国申请序列No.17/330,860和17/330,831中分别进一步描述的，所有这些申请都转让给本申请人并且通过引用整体并入本文。
受益于前述描述和相关附图中呈现的教导，本领域技术人员将想到本发明的许多修改和其它实施例。因此，应该理解的是，本发明不限于所公开的具体实施例，并且修改和实施例旨在被包括在所附权利要求的范围内。

Claims (20)

1.一种半导体器件，包括：
半导体层；以及
超晶格，与所述半导体层相邻并且包括多个堆叠的层组，每个层组包括：限定基础半导体部分的多个堆叠的基础半导体单层，以及限制在相邻的基础半导体部分的晶格内的至少一个非半导体单层；
所述超晶格的第一层组中的所述至少一个非半导体单层包含氧并且不含碳，并且所述超晶格的第二层组中的所述至少一个非半导体单层包含碳。
2.如权利要求1所述的半导体器件，其中在所述超晶格中所述第二层组在所述第一层组上方。
3.如权利要求1所述的半导体器件，其中所述半导体层包括在所述超晶格下方的基板；并且所述半导体器件还包括在所述超晶格上方的应变半导体层。
4.如权利要求1所述的半导体器件，其中所述超晶格的所述第二层组包含碳并且不含氧。
5.如权利要求1所述的半导体器件，其中所述超晶格的所述第二层组包含碳和氧。
6.如权利要求1所述的半导体器件，还包括：在所述半导体层上并在所述超晶格中限定沟道的源极区域和漏极区域，以及在所述超晶格上方的栅极。
7.如权利要求1所述的半导体器件，其中所述超晶格将所述半导体层划分成第一区域和第二区域，其中所述第一区域具有与所述第二区域相同的导电类型和不同的掺杂剂浓度。
8.如权利要求1所述的半导体器件，还包括在所述超晶格上方的金属层。
9.如权利要求1所述的半导体器件，其中所述超晶格将所述半导体层划分成第一区域和第二区域，其中所述第一区域具有与所述第二区域不同的导电类型。
10.如权利要求1所述的半导体器件，其中所述基础半导体部分包含硅。
11.一种用于制造半导体器件的方法，包括：
形成与半导体层邻近并且包括多个堆叠的层组的超晶格，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层，以及限制在相邻的基础半导体部分的晶格内的至少一个非半导体单层；
所述超晶格的第一层组中的所述至少一个非半导体单层包含氧并且不含碳，并且所述超晶格的第二层组中的所述至少一个非半导体单层包含碳。
12.如权利要求11所述的方法，其中在所述超晶格中所述第二层组在所述第一层组上方。
13.如权利要求11所述的方法，其中所述半导体层包括在所述超晶格下方的基板；并且所述方法还包括在所述超晶格上方形成应变半导体层。
14.如权利要求11所述的方法，其中所述超晶格的所述第二层组包含碳并且不含氧。
15.如权利要求11所述的方法，其中所述超晶格的所述第二层组包含碳和氧。
16.如权利要求11所述的方法，还包括：形成在所述半导体层上的并且在所述超晶格中限定沟道的源极区域和漏极区域，以及在所述超晶格上方的栅极。
17.如权利要求11所述的方法，其中所述超晶格将所述半导体层划分成第一区域和第二区域，其中所述第一区域具有与所述第二区域相同的导电类型和不同的掺杂剂浓度。
18.如权利要求11所述的方法，还包括在所述超晶格上方形成金属层。
19.如权利要求11所述的方法，其中所述超晶格将所述半导体层划分成第一区域和第二区域，其中所述第一区域具有与所述第二区域不同的导电类型。
20.如权利要求11所述的方法，其中所述基础半导体部分包含硅。
CN202180046995.3A 2020-07-02 2021-07-01 包括具有氧和碳单层的超晶格的半导体器件及相关方法 Pending CN115885388A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202063047356P 2020-07-02 2020-07-02
US63/047,356 2020-07-02
US17/305,101 US11848356B2 (en) 2020-07-02 2021-06-30 Method for making semiconductor device including superlattice with oxygen and carbon monolayers
US17/305,101 2021-06-30
US17/305,098 2021-06-30
US17/305,098 US11837634B2 (en) 2020-07-02 2021-06-30 Semiconductor device including superlattice with oxygen and carbon monolayers
PCT/US2021/040059 WO2022006379A1 (en) 2020-07-02 2021-07-01 Semiconductor device including superlattice with oxygen and carbon monolayers and associated methods

Publications (1)

Publication Number Publication Date
CN115885388A true CN115885388A (zh) 2023-03-31

Family

ID=79167017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180046995.3A Pending CN115885388A (zh) 2020-07-02 2021-07-01 包括具有氧和碳单层的超晶格的半导体器件及相关方法

Country Status (5)

Country Link
US (5) US11837634B2 (zh)
EP (1) EP4154321B1 (zh)
CN (1) CN115885388A (zh)
TW (1) TWI765765B (zh)
WO (1) WO2022006379A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837634B2 (en) 2020-07-02 2023-12-05 Atomera Incorporated Semiconductor device including superlattice with oxygen and carbon monolayers
US20220285152A1 (en) 2021-03-03 2022-09-08 Atomera Incorporated Radio frequency (rf) semiconductor devices including a ground plane layer having a superlattice
WO2022245889A1 (en) 2021-05-18 2022-11-24 Atomera Incorporated Semiconductor device including a superlattice providing metal work function tuning and associated methods
US11804532B2 (en) * 2021-08-27 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around devices with superlattice channel
WO2024034433A1 (ja) * 2022-08-08 2024-02-15 信越半導体株式会社 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210679A (ja) 1985-03-15 1986-09-18 Sony Corp 半導体装置
US5216262A (en) 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
US5357119A (en) 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5796119A (en) 1993-10-29 1998-08-18 Texas Instruments Incorporated Silicon resonant tunneling
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
GB9419757D0 (en) 1994-09-30 1994-11-16 Lynxvale Ltd Wavelength selective filter and laser including it
US6376337B1 (en) 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
GB2385713B (en) 1999-03-05 2003-10-15 Nanovis Llc Aperiodic electronic bandgap structure
GB9905196D0 (en) 1999-03-05 1999-04-28 Fujitsu Telecommunications Eur Aperiodic gratings
US6993222B2 (en) 1999-03-05 2006-01-31 Rj Mears, Llc Optical filter device with aperiodically arranged grating elements
GB2347620B (en) 1999-03-10 2002-12-24 Autoliv Dev Improvements in or relating to a vehicle seat
US20020100942A1 (en) 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6447933B1 (en) 2001-04-30 2002-09-10 Advanced Micro Devices, Inc. Formation of alloy material using alternating depositions of alloy doping element and bulk material
US6858904B2 (en) 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
JP2005504436A (ja) 2001-09-21 2005-02-10 アンバーウェーブ システムズ コーポレイション 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。
WO2004076018A2 (en) 2003-02-26 2004-09-10 Aurora Discovery, Inc. Reagent dispenser and dispensing method
US7446002B2 (en) 2003-06-26 2008-11-04 Mears Technologies, Inc. Method for making a semiconductor device comprising a superlattice dielectric interface layer
US20060223215A1 (en) 2003-06-26 2006-10-05 Rj Mears, Llc Method for Making a Microelectromechanical Systems (MEMS) Device Including a Superlattice
US7659539B2 (en) 2003-06-26 2010-02-09 Mears Technologies, Inc. Semiconductor device including a floating gate memory cell with a superlattice channel
US20070010040A1 (en) 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US20070015344A1 (en) 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US7227174B2 (en) 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US6833294B1 (en) 2003-06-26 2004-12-21 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US20050279991A1 (en) 2003-06-26 2005-12-22 Rj Mears, Llc Semiconductor device including a superlattice having at least one group of substantially undoped layers
US7586116B2 (en) 2003-06-26 2009-09-08 Mears Technologies, Inc. Semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US20060292765A1 (en) 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US20070020860A1 (en) 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US20070063186A1 (en) 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
WO2005018005A1 (en) 2003-06-26 2005-02-24 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice
US7531828B2 (en) 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US20070020833A1 (en) 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US20060011905A1 (en) 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US7612366B2 (en) 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20040262594A1 (en) 2003-06-26 2004-12-30 Rj Mears, Llc Semiconductor structures having improved conductivity effective mass and methods for fabricating same
US20070063185A1 (en) 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
US7491587B2 (en) 2003-06-26 2009-02-17 Mears Technologies, Inc. Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer
US20060231857A1 (en) 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US7586165B2 (en) 2003-06-26 2009-09-08 Mears Technologies, Inc. Microelectromechanical systems (MEMS) device including a superlattice
US20060220118A1 (en) 2003-06-26 2006-10-05 Rj Mears, Llc Semiconductor device including a dopant blocking superlattice
US7531829B2 (en) 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20060289049A1 (en) 2003-06-26 2006-12-28 Rj Mears, Llc Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer
US7598515B2 (en) 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US20060273299A1 (en) 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US20060243964A1 (en) 2003-06-26 2006-11-02 Rj Mears, Llc Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US7531850B2 (en) 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a memory cell with a negative differential resistance (NDR) device
US7229902B2 (en) 2003-06-26 2007-06-12 Rj Mears, Llc Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction
US7535041B2 (en) 2003-06-26 2009-05-19 Mears Technologies, Inc. Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US7514328B2 (en) 2003-06-26 2009-04-07 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween
US20050282330A1 (en) 2003-06-26 2005-12-22 Rj Mears, Llc Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers
US20060267130A1 (en) 2003-06-26 2006-11-30 Rj Mears, Llc Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween
US7202494B2 (en) 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
US20060263980A1 (en) 2003-06-26 2006-11-23 Rj Mears, Llc, State Of Incorporation: Delaware Method for making a semiconductor device including a floating gate memory cell with a superlattice channel
US20070012910A1 (en) 2003-06-26 2007-01-18 Rj Mears, Llc Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US20040266116A1 (en) 2003-06-26 2004-12-30 Rj Mears, Llc Methods of fabricating semiconductor structures having improved conductivity effective mass
US7045377B2 (en) 2003-06-26 2006-05-16 Rj Mears, Llc Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US6958486B2 (en) 2003-06-26 2005-10-25 Rj Mears, Llc Semiconductor device including band-engineered superlattice
US7045813B2 (en) 2003-06-26 2006-05-16 Rj Mears, Llc Semiconductor device including a superlattice with regions defining a semiconductor junction
US7148712B1 (en) 2005-06-24 2006-12-12 Oxford Instruments Measurement Systems Llc Probe for use in determining an attribute of a coating on a substrate
TWI334646B (en) 2005-12-22 2010-12-11 Mears Technologies Inc Electronic device including a selectively polable superlattice
US7517702B2 (en) 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US7700447B2 (en) 2006-02-21 2010-04-20 Mears Technologies, Inc. Method for making a semiconductor device comprising a lattice matching layer
US7625767B2 (en) 2006-03-17 2009-12-01 Mears Technologies, Inc. Methods of making spintronic devices with constrained spintronic dopant
US20080012004A1 (en) 2006-03-17 2008-01-17 Mears Technologies, Inc. Spintronic devices with constrained spintronic dopant
US7696000B2 (en) 2006-12-01 2010-04-13 International Business Machines Corporation Low defect Si:C layer with retrograde carbon profile
US8217423B2 (en) 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
US7781827B2 (en) 2007-01-24 2010-08-24 Mears Technologies, Inc. Semiconductor device with a vertical MOSFET including a superlattice and related methods
US7928425B2 (en) 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US7880161B2 (en) 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US7863066B2 (en) 2007-02-16 2011-01-04 Mears Technologies, Inc. Method for making a multiple-wavelength opto-electronic device including a superlattice
US7812339B2 (en) 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures
US20090068824A1 (en) 2007-09-11 2009-03-12 United Microelectronics Corp. Fabricating method of semiconductor device
US7834345B2 (en) * 2008-09-05 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistors with superlattice channels
WO2011112574A1 (en) 2010-03-08 2011-09-15 Mears Technologies, Inc Semiconductor device including a superlattice and dopant diffusion retarding implants and related methods
CN106104805B (zh) 2013-11-22 2020-06-16 阿托梅拉公司 包括超晶格穿通停止层堆叠的垂直半导体装置和相关方法
WO2015077580A1 (en) 2013-11-22 2015-05-28 Mears Technologies, Inc. Semiconductor devices including superlattice depletion layer stack and related methods
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
EP3284106B1 (en) 2015-05-15 2021-12-22 Atomera Incorporated Methods of forming semiconductor devices with superlattice layers providing halo implant peak confinement
US9721790B2 (en) 2015-06-02 2017-08-01 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
TWI552948B (zh) 2015-06-05 2016-10-11 環球晶圓股份有限公司 半導體元件
EP3314657A4 (en) 2015-06-26 2019-03-20 Intel Corporation TRANSISTOR STRUCTURES OF GALLIUM NITRIDE (GAN) ON A SUBSTRATE
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
WO2017197108A1 (en) 2016-05-11 2017-11-16 Atomera Incorporated Dram architecture to reduce row activation circuitry power and peripheral leakage and related methods
US10249745B2 (en) 2016-08-08 2019-04-02 Atomera Incorporated Method for making a semiconductor device including a resonant tunneling diode structure having a superlattice
US10107854B2 (en) 2016-08-17 2018-10-23 Atomera Incorporated Semiconductor device including threshold voltage measurement circuitry
TWI723262B (zh) 2017-05-16 2021-04-01 美商安托梅拉公司 包含超晶格作為吸除層之半導體元件及方法
TWI685109B (zh) 2017-06-13 2020-02-11 美商安托梅拉公司 具有含超晶格之凹槽通道陣列電晶體（rcat）之半導體元件及其相關方法
US10109479B1 (en) * 2017-07-31 2018-10-23 Atomera Incorporated Method of making a semiconductor device with a buried insulating layer formed by annealing a superlattice
TWI712172B (zh) 2017-08-18 2020-12-01 美商安托梅拉公司 包含與超晶格-sti界面相鄰的非單晶縱樑的半導體元件及其方法
US10608027B2 (en) 2017-12-15 2020-03-31 Atomera Incorporated Method for making CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice
US10608043B2 (en) 2017-12-15 2020-03-31 Atomera Incorporation Method for making CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
US10304881B1 (en) 2017-12-15 2019-05-28 Atomera Incorporated CMOS image sensor with buried superlattice layer to reduce crosstalk
US10367028B2 (en) 2017-12-15 2019-07-30 Atomera Incorporated CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice
US10529757B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated CMOS image sensor including pixels with read circuitry having a superlattice
US10355151B2 (en) 2017-12-15 2019-07-16 Atomera Incorporated CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10361243B2 (en) 2017-12-15 2019-07-23 Atomera Incorporated Method for making CMOS image sensor including superlattice to enhance infrared light absorption
US10461118B2 (en) 2017-12-15 2019-10-29 Atomera Incorporated Method for making CMOS image sensor including photodiodes with overlying superlattices to reduce crosstalk
US10529768B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated Method for making CMOS image sensor including pixels with read circuitry having a superlattice
US10396223B2 (en) 2017-12-15 2019-08-27 Atomera Incorporated Method for making CMOS image sensor with buried superlattice layer to reduce crosstalk
US10615209B2 (en) 2017-12-15 2020-04-07 Atomera Incorporated CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
US10276625B1 (en) 2017-12-15 2019-04-30 Atomera Incorporated CMOS image sensor including superlattice to enhance infrared light absorption
WO2019173668A1 (en) 2018-03-08 2019-09-12 Atomera Incorporated Semiconductor device including enhanced contact structures having a superlattice and related methods
US10727049B2 (en) 2018-03-09 2020-07-28 Atomera Incorporated Method for making a semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US10468245B2 (en) 2018-03-09 2019-11-05 Atomera Incorporated Semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US10884185B2 (en) 2018-04-12 2021-01-05 Atomera Incorporated Semiconductor device including vertically integrated optical and electronic devices and comprising a superlattice
US11664459B2 (en) 2018-04-12 2023-05-30 Atomera Incorporated Method for making an inverted T channel field effect transistor (ITFET) including a superlattice
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
US11189694B2 (en) 2018-10-29 2021-11-30 Mediatek Inc. Semiconductor devices and methods of forming the same
US20200135489A1 (en) 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein
US10580866B1 (en) 2018-11-16 2020-03-03 Atomera Incorporated Semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
US10818755B2 (en) 2018-11-16 2020-10-27 Atomera Incorporated Method for making semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance
US10840336B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Semiconductor device with metal-semiconductor contacts including oxygen insertion layer to constrain dopants and related methods
US10854717B2 (en) 2018-11-16 2020-12-01 Atomera Incorporated Method for making a FINFET including source and drain dopant diffusion blocking superlattices to reduce contact resistance
US10840337B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Method for making a FINFET having reduced contact resistance
US10840335B2 (en) 2018-11-16 2020-11-17 Atomera Incorporated Method for making semiconductor device including body contact dopant diffusion blocking superlattice to reduce contact resistance
US10847618B2 (en) 2018-11-16 2020-11-24 Atomera Incorporated Semiconductor device including body contact dopant diffusion blocking superlattice having reduced contact resistance
US10593761B1 (en) 2018-11-16 2020-03-17 Atomera Incorporated Method for making a semiconductor device having reduced contact resistance
US10580867B1 (en) 2018-11-16 2020-03-03 Atomera Incorporated FINFET including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance
US11329154B2 (en) 2019-04-23 2022-05-10 Atomera Incorporated Semiconductor device including a superlattice and an asymmetric channel and related methods
US10825901B1 (en) 2019-07-17 2020-11-03 Atomera Incorporated Semiconductor devices including hyper-abrupt junction region including a superlattice
US11183565B2 (en) 2019-07-17 2021-11-23 Atomera Incorporated Semiconductor devices including hyper-abrupt junction region including spaced-apart superlattices and related methods
US10937868B2 (en) 2019-07-17 2021-03-02 Atomera Incorporated Method for making semiconductor devices with hyper-abrupt junction region including spaced-apart superlattices
US10937888B2 (en) 2019-07-17 2021-03-02 Atomera Incorporated Method for making a varactor with a hyper-abrupt junction region including spaced-apart superlattices
US10825902B1 (en) 2019-07-17 2020-11-03 Atomera Incorporated Varactor with hyper-abrupt junction region including spaced-apart superlattices
US10868120B1 (en) 2019-07-17 2020-12-15 Atomera Incorporated Method for making a varactor with hyper-abrupt junction region including a superlattice
US10840388B1 (en) 2019-07-17 2020-11-17 Atomera Incorporated Varactor with hyper-abrupt junction region including a superlattice
US10879357B1 (en) 2019-07-17 2020-12-29 Atomera Incorporated Method for making a semiconductor device having a hyper-abrupt junction region including a superlattice
US11437487B2 (en) 2020-01-14 2022-09-06 Atomera Incorporated Bipolar junction transistors including emitter-base and base-collector superlattices
US11302823B2 (en) 2020-02-26 2022-04-12 Atomera Incorporated Method for making semiconductor device including a superlattice with different non-semiconductor material monolayers
US11177351B2 (en) 2020-02-26 2021-11-16 Atomera Incorporated Semiconductor device including a superlattice with different non-semiconductor material monolayers
US11075078B1 (en) 2020-03-06 2021-07-27 Atomera Incorporated Method for making a semiconductor device including a superlattice within a recessed etch
KR20210134445A (ko) 2020-04-29 2021-11-10 삼성전자주식회사 반도체 소자
US11469302B2 (en) 2020-06-11 2022-10-11 Atomera Incorporated Semiconductor device including a superlattice and providing reduced gate leakage
US11569368B2 (en) 2020-06-11 2023-01-31 Atomera Incorporated Method for making semiconductor device including a superlattice and providing reduced gate leakage
EP4154320A1 (en) 2020-07-02 2023-03-29 Atomera Incorporated Method for making a semiconductor device using superlattices with different non-semiconductor thermal stabilities
US11837634B2 (en) 2020-07-02 2023-12-05 Atomera Incorporated Semiconductor device including superlattice with oxygen and carbon monolayers
US11923418B2 (en) 2021-04-21 2024-03-05 Atomera Incorporated Semiconductor device including a superlattice and enriched silicon 28 epitaxial layer
US11810784B2 (en) 2021-04-21 2023-11-07 Atomera Incorporated Method for making semiconductor device including a superlattice and enriched silicon 28 epitaxial layer
US11728385B2 (en) 2021-05-26 2023-08-15 Atomera Incorporated Semiconductor device including superlattice with O18 enriched monolayers
US11682712B2 (en) 2021-05-26 2023-06-20 Atomera Incorporated Method for making semiconductor device including superlattice with O18 enriched monolayers

Also Published As

Publication number Publication date
US20220005927A1 (en) 2022-01-06
US20220005926A1 (en) 2022-01-06
US20230121774A1 (en) 2023-04-20
EP4154321A1 (en) 2023-03-29
TW202205670A (zh) 2022-02-01
US11978771B2 (en) 2024-05-07
US20240063268A1 (en) 2024-02-22
WO2022006379A1 (en) 2022-01-06
US20230122723A1 (en) 2023-04-20
US11848356B2 (en) 2023-12-19
TWI765765B (zh) 2022-05-21
US11837634B2 (en) 2023-12-05
EP4154321B1 (en) 2024-05-22

Similar Documents

Publication Publication Date Title
JP6342527B2 (ja) 酸素源としてのｎ２ｏを使用する原子層構造を包含する半導体デバイスの製造方法
US11664427B2 (en) Vertical semiconductor device with enhanced contact structure and associated methods
US9721790B2 (en) Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US10468245B2 (en) Semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US11978771B2 (en) Gate-all-around (GAA) device including a superlattice
TWI740249B (zh) 用於製作包含其中擴散有氮的超晶格之半導體元件之方法
CN113261112A (zh) 具有包括氧插入层以约束掺杂剂的金属-半导体接触部的半导体器件和相关方法
CN113228296A (zh) 制造具有减小的接触电阻的finfet的方法
CN115362559A (zh) 用于制备包括在凹陷蚀刻内的超晶格的半导体装置的方法
WO2023076228A1 (en) Method for making semiconductor device with selective etching of superlattice to accumulate non-semiconductor atoms
WO2023076229A1 (en) Method for making semiconductor device with selective etching of superlattice to define etch stop layer
EP3844819B1 (en) Method for making superlattice structures with reduced defect densities
TWI693714B (zh) 包含化合物半導體材料及雜質與點缺陷阻擋超晶格之半導體元件及方法
TW202249276A (zh) 包含具氧-18富集單層之超晶格之半導體元件及相關方法
CN117616580A (zh) 包括提供金属功函数调整的超晶格的半导体器件和相关方法
CN113228293A (zh) 包括具有减小的接触电阻的本体接触部掺杂剂扩散阻挡超晶格的半导体器件和方法以及相关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination