WO2024034433A1 - 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置 - Google Patents

量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置 Download PDF

Info

Publication number
WO2024034433A1
WO2024034433A1 PCT/JP2023/027757 JP2023027757W WO2024034433A1 WO 2024034433 A1 WO2024034433 A1 WO 2024034433A1 JP 2023027757 W JP2023027757 W JP 2023027757W WO 2024034433 A1 WO2024034433 A1 WO 2024034433A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon substrate
layer
quantum computer
silicon
epitaxial layer
Prior art date
Application number
PCT/JP2023/027757
Other languages
English (en)
French (fr)
Inventor
剛 大槻
温 鈴木
寿樹 松原
達夫 阿部
克佳 鈴木
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022141365A external-priority patent/JP2024023112A/ja
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2024034433A1 publication Critical patent/WO2024034433A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Definitions

  • the present invention relates to a method for manufacturing a silicon substrate for a quantum computer, a silicon substrate for a quantum computer, and a semiconductor device.
  • Expectations are high for quantum computers, which utilize quantum effects such as superposition and entanglement, as computers that can solve calculations that conventional computers cannot solve in a realistic amount of time.
  • Elements used in quantum computer applications are also mounted on semiconductor substrates such as silicon substrates.
  • Patent Document 1 In a device that uses a silicon substrate and utilizes electron spin, quantum effects are read out by irradiating the electron spin placed in a magnetic field with microwaves to sweep the frequency and cause it to resonate (Patent Document 1).
  • a silicon substrate is used on which a 28 Si epitaxial layer is formed using isotopically enriched 28 SiH 4 gas.
  • electron confinement in order to form a single-electron layer (if multiple electrons exist, calculations become difficult due to spin interactions between electrons), electron confinement (single-electron transistor) is required.
  • a method in which a Fin structure is created and electrons are confined at the tip of the Fin, or an SOI (Silicon On Insulator) structure is often adopted.
  • the Fin structure has the advantage of being formed only from silicon, it is difficult to treat surface levels on the silicon surface.
  • the SOI structure although the influence of the silicon-oxide film interface is small, the method of forming the insulating layer is difficult. That is, even if 28 Si is oxidized, the influence of 29 Si having nuclear spin will occur due to the diffusion of silicon during the heat treatment.
  • 28 Si diffusion similarly occurs during heat treatment during the formation of SOI using conventional methods such as bonding, and the isotope effect of 28 Si cannot be fully utilized.
  • the present invention was made to solve the above-mentioned problems, and provides a silicon substrate for a quantum computer that can suppress the influence of 29 Si and the influence of nuclear spin, and a method for manufacturing the same.
  • the present invention has been made to achieve the above object, and is a method for manufacturing a silicon substrate for a quantum computer, in which the entire silicon contained in the silicon-based raw material gas is deposited on the silicon substrate as a silicon-based raw material gas.
  • a method for manufacturing a silicon substrate for a quantum computer including a step of forming a Si epitaxial layer by performing epitaxial growth using a Si source gas.
  • a silicon substrate for a quantum computer it is possible to manufacture a silicon substrate for a quantum computer that can suppress the influence of nuclear spin, fully exhibits an isotopic effect suitable for a quantum computer, A silicon substrate on which a single electron transistor can be easily formed can be manufactured.
  • the method for manufacturing a silicon substrate for a quantum computer may use monosilane gas as the Si source gas.
  • a silicon substrate suitable for quantum computers can be manufactured at a lower temperature.
  • the step of forming the ⁇ -doped layer of oxygen (O) and the step of forming the Si epitaxial layer on the ⁇ -doped layer are repeated, and the steps of forming the ⁇ -doped layer and the ⁇ -doped layer are repeated. It is possible to provide a method for manufacturing a silicon substrate for a quantum computer in which a plurality of pairs of Si epitaxial layers are formed.
  • the method for manufacturing a silicon substrate for a quantum computer is such that the thickness of the outermost Si epitaxial layer of the silicon substrate for a quantum computer is thicker than the thickness of the Si epitaxial layers other than the outermost Si epitaxial layer. Can be done.
  • the method for manufacturing a silicon substrate for a quantum computer may use a silicon substrate having a resistivity of 1000 ⁇ cm or more.
  • the present invention also provides a method for manufacturing a silicon substrate for a quantum computer, comprising: forming a 28 Si epitaxial layer on the silicon substrate by performing epitaxial growth using a 28 Si source gas as a silicon-based raw material gas; A 28 Si epitaxial layer is formed by oxidizing the surface of the 28 Si epitaxial layer to form a ⁇ -doped layer of oxygen (O), and performing epitaxial growth on the ⁇ -doped layer using a 28 Si source gas.
  • a method of manufacturing a silicon substrate for a quantum computer is provided.
  • a silicon substrate for a quantum computer it is possible to manufacture a silicon substrate for a quantum computer that can suppress the influence of nuclear spin, fully exhibits an isotope effect suitable for a quantum computer, A silicon substrate on which a single electron transistor can be easily formed can be manufactured.
  • the method for manufacturing a silicon substrate for a quantum computer may use 28 Si monosilane gas as the 28 Si source gas.
  • a silicon substrate suitable for quantum computers can be manufactured at a lower temperature.
  • the step of forming the ⁇ -doped layer of oxygen (O) and the step of forming the 28 Si epitaxial layer on the ⁇ -doped layer are repeated, and the steps of forming the ⁇ -doped layer and the ⁇ -doped layer are repeated.
  • a method for manufacturing a silicon substrate for a quantum computer in which the thickness of the outermost 28 Si epitaxial layer of the quantum computer silicon substrate is made thicker than the thickness of the other 28 Si epitaxial layers than the outermost 28 Si epitaxial layer. It can be done.
  • the method for manufacturing a silicon substrate for a quantum computer may use a silicon substrate having a resistivity of 1000 ⁇ cm or more.
  • the present invention has also been made to achieve the above object, and is a silicon substrate for a quantum computer, comprising a silicon substrate, an epitaxial layer on the silicon substrate, and an epitaxial layer covering the entire silicon of the epitaxial layer.
  • a silicon epitaxial layer having a composition in which the total content of 28 Si and 30 Si is 99.9 % or more; and an SiO 2 layer having a composition in which the total content of 30 Si is 99.9% or more, and an epitaxial layer on the SiO 2 layer, wherein 28 Si and 30 Si account for the entire silicon of the epitaxial layer.
  • a silicon substrate for a quantum computer comprising a Si epitaxial layer having a total content of 99.9% or more.
  • Such a silicon substrate for a quantum computer can suppress the influence of nuclear spin, sufficiently exhibit isotopic effects suitable for quantum computers, and enable single-electron transistors. This results in a silicon substrate that can be easily formed.
  • the SiO 2 layer may be a silicon substrate for a quantum computer, which is an oxygen (O) ⁇ -doped layer.
  • the SiO 2 layer can be a silicon substrate for a quantum computer, which is a buried oxide film (BOX) layer in an SOI structure.
  • BOX buried oxide film
  • it can be a semiconductor device that includes elements on a silicon substrate for a quantum computer.
  • the present invention also provides a silicon substrate for a quantum computer, comprising a silicon substrate, a 28 Si epitaxial layer on the silicon substrate, a 28 SiO 2 layer on the 28 Si epitaxial layer, and a 28 SiO 2 layer on the 28 SiO 2 layer.
  • a silicon substrate for a quantum computer comprising a 28 Si epitaxial layer.
  • Such a silicon substrate for quantum computers can suppress the influence of nuclear spin, sufficiently exhibit isotope effects suitable for quantum computers, and enable single-electron transistors. This results in a silicon substrate that can be easily formed.
  • a silicon substrate for a quantum computer may be used in which the 28 SiO 2 layer is an oxygen (O) ⁇ -doped layer.
  • the 28 SiO 2 layer can be a silicon substrate for a quantum computer, which is a buried oxide film (BOX) layer in an SOI structure.
  • BOX buried oxide film
  • the method for manufacturing a silicon substrate for a quantum computer of the present invention it is possible to manufacture a silicon substrate for a quantum computer that can suppress the influence of nuclear spin, and to produce an isotope effect suitable for a quantum computer. It is possible to manufacture a silicon substrate that exhibits sufficient performance and allows easy formation of single-electron transistors. According to the silicon substrate for a quantum computer of the present invention, the silicon substrate for a quantum computer can suppress the influence of nuclear spin, fully exhibit the isotope effect suitable for a quantum computer, and enable single-electron transistors. This results in a silicon substrate that can be easily formed.
  • FIG. 1 is a schematic diagram illustrating an example of the structure of a silicon substrate for a quantum computer according to the present invention.
  • FIG. 3 is a schematic diagram illustrating another example of the structure of a silicon substrate for a quantum computer according to the present invention.
  • 1 is a schematic diagram illustrating a flow of a method for manufacturing a silicon substrate for a quantum computer according to the present invention.
  • the present inventors have developed a method for manufacturing a silicon substrate for a quantum computer, in which the entire silicon contained in the silicon-based raw material gas is deposited on a silicon substrate as a silicon-based raw material gas.
  • a step of forming a Si epitaxial layer by performing epitaxial growth using a Si source gas having a total content of 28 Si and 30 Si of 99.9% or more, and oxidizing the surface of the Si epitaxial layer to remove oxygen.
  • a silicon substrate for a quantum computer that can suppress the influence of nuclear spin can be manufactured by a method of manufacturing a silicon substrate for a quantum computer, which includes a step of forming an Si epitaxial layer by epitaxial growth using a source gas.
  • the present invention has been completed based on the discovery that it is possible to produce a silicon substrate that can produce a sufficient isotope effect suitable for quantum computers and that can easily form single-electron transistors.
  • the present inventors also provide a method for manufacturing a silicon substrate for a quantum computer, in which a 28 Si epitaxial layer is formed on a silicon substrate by performing epitaxial growth using a 28 Si source gas as a silicon-based raw material gas. a step of oxidizing the surface of the 28 Si epitaxial layer to form a ⁇ -doped layer of oxygen (O); and performing epitaxial growth on the ⁇ -doped layer using a 28 Si source gas .
  • a method for manufacturing a silicon substrate for a quantum computer that includes the step of forming a Si epitaxial layer, it is possible to manufacture a silicon substrate for a quantum computer that can suppress the influence of nuclear spin, and to produce an isotopic effect suitable for a quantum computer.
  • the present invention was completed based on the discovery that it is possible to manufacture a silicon substrate that exhibits sufficient performance and allows easy formation of single-electron transistors.
  • a silicon substrate for a quantum computer includes a silicon substrate and an epitaxial layer on the silicon substrate, the epitaxial layer occupying the entire silicon of the epitaxial layer.
  • a silicon substrate for a quantum computer comprising a Si epitaxial layer having a composition of 99.9% or more can be a silicon substrate for a quantum computer that can suppress the influence of nuclear spin, and is suitable for a quantum computer.
  • the present invention has been completed based on the discovery that a silicon substrate can sufficiently exhibit the isotope effect and can easily form a single-electron transistor.
  • the present inventors also provide a silicon substrate for a quantum computer, comprising a silicon substrate, a 28 Si epitaxial layer on the silicon substrate, a 28 SiO 2 layer on the 28 Si epitaxial layer, and a 28 SiO 2 layer on the 28 Si epitaxial layer.
  • a silicon substrate for a quantum computer equipped with a 28-Si epitaxial layer on top of the 28- Si epitaxial layer can be used as a silicon substrate for a quantum computer that can suppress the influence of nuclear spin, and can sufficiently exhibit isotopic effects suitable for a quantum computer. discovered that the silicon substrate can be used to easily form single-electron transistors, and completed the present invention.
  • 28 Si source gas which is a silicon-based raw material gas means a gas containing silicon in which the content of 28 Si in the total silicon is 99.9% or more.
  • 28 Si monosilane gas (sometimes written as “ 28 SiH 4 ") means a monosilane gas having a composition in which the content of 28 Si in the entire silicon of the monosilane (SiH 4 ) gas is 99.9% or more. do.
  • a 28 Si source gas can be produced by centrifuging a silicon-containing gas (silane-based gas) consisting of a 28 Si gas.
  • 30 Si source gas or "Si source gas in which the total content of 28 Si and 30 Si in the total silicon contained in the silicon-based source gas is 99.9% or more" can be produced in the same manner.
  • 28 Si epitaxial layer means an epitaxial layer having a composition in which the content of 28 Si in the entire silicon of the epitaxial layer is 99.9% or more. For example, it can be obtained by epitaxial growth using 28 Si source gas.
  • 28 SiO 2 means SiO 2 having a composition in which the content of 28 Si in the entire silicon of SiO 2 is 99.9% or more. For example, it can be obtained by oxidizing a 28 Si epitaxial layer.
  • ⁇ -doped layer refers to a layer in which an element different from that of the base material is introduced to a monoatomic layer.
  • the oxygen (O) ⁇ -doped layer includes, for example, a case where less than a monoatomic layer (1.36 ⁇ 10 15 atoms/cm 2 ) of oxygen is introduced onto the silicon substrate.
  • the ⁇ doping method for example, there is a method described in Patent Document 2.
  • the present inventors have determined that, in a silicon substrate and an epitaxial layer on the silicon substrate, the total content of 28 Si and 30 Si in the entire silicon of the epitaxial layer is A Si epitaxial layer having a composition of 99.9% or more, and a SiO 2 layer on the Si epitaxial layer, wherein the total content of 28 Si and 30 Si in the entire silicon of the SiO 2 layer is 99.9%. % or more, and an epitaxial layer on the SiO 2 layer, wherein the total content of 28 Si and 30 Si in the entire silicon of the epitaxial layer is 99.9% or more. It has been discovered that a silicon substrate for a quantum computer comprising a Si epitaxial layer having a 29 Si epitaxial layer can suppress the influence of 29 Si and suppress the influence of nuclear spin.
  • the Si epitaxial layer in the silicon substrate for a quantum computer according to the present invention may have a composition in which the total content of 28 Si and 30 Si in the entire silicon of the epitaxial layer is 99.9% or more; It is not necessary to contain both 28 Si and 30 Si.
  • the content of 28 Si in the entire silicon of the epitaxial layer may be 99.9% or more, or the content of 30 Si may be 99.9% or more.
  • the SiO 2 layer is an oxygen (O) ⁇ -doped layer.
  • Such a silicon substrate for a quantum computer has a ⁇ -doped layer suitable for a quantum computer.
  • the SiO 2 layer is a buried oxide (BOX) layer in an SOI structure.
  • a silicon substrate for a quantum computer has an SOI structure suitable for a quantum computer.
  • the device be provided with an element on the above-mentioned silicon substrate for a quantum computer.
  • a semiconductor device becomes a semiconductor device in which the influence of nuclear spin is suppressed.
  • the following composition corresponds to a composition in which the content of 28 Si in the entire silicon of the epitaxial layer is 99.9% or more. This will be explained in the second embodiment.
  • the present inventors have also found that the present inventors have developed a method comprising a silicon substrate, a 28 Si epitaxial layer on the silicon substrate, a 28 SiO 2 layer on the 28 Si epitaxial layer, and a 28 Si epitaxial layer on the 28 SiO 2 layer. , 29 It was discovered that the silicon substrate for quantum computers can suppress the influence of Si and the influence of nuclear spin. As described above, in the silicon substrate for a quantum computer according to the second embodiment of the present invention, in the silicon substrate for a quantum computer according to the first embodiment described above, the content of 28 Si in the entire silicon of the epitaxial layer is This corresponds to a composition in which the amount is 99.9% or more.
  • FIG. 1 shows an example of the structure of a silicon substrate for a quantum computer according to the present invention.
  • the silicon substrate for a quantum computer according to the second embodiment includes a silicon substrate 1, a 28 Si epitaxial layer 2 on the silicon substrate 1, a 28 SiO 2 layer 3 on the 28 Si epitaxial layer 2, and a 28 SiO 2 layer 3. 28 Si epitaxial layer 2 on top.
  • the 28 SiO 2 layer 3 in the quantum computer silicon substrate shown in FIG. 1 can be an oxygen (O) ⁇ -doped layer.
  • FIG. 2 shows an example in which a plurality of oxygen (O) ⁇ -doped layers 3A are provided (multiple pairs of 28 Si epitaxial layers 2 adjacent to the oxygen (O) ⁇ -doped layer 3A).
  • the ⁇ -doped layer of O) may be a single layer (one layer) like the 28 SiO 2 layer 3 in FIG.
  • the 28 SiO 2 layer 3 in the silicon substrate for a quantum computer shown in FIG. 1 can be a buried oxide film (BOX) layer in an SOI structure.
  • the thickness of the buried oxide (BOX) layer ( 28 SiO 2 layer) can be approximately 0.01 to 1 ⁇ m.
  • a silicon substrate 1 used as a silicon substrate for a quantum computer according to the present invention will be explained.
  • the silicon substrate 1 is not particularly limited, and may be any substrate on which a 28 Si epitaxial layer can be deposited.
  • the diameter, thickness, dopant, etc. are not particularly limited.
  • Quantum computers use microwaves and the like to read out the spin states of electrons that exhibit quantized behavior. For this reason, it is preferable to use a high resistance substrate in order to reduce signal distortion in the electrical transmission path. In particular, those having a resistivity of about 1000 ⁇ cm or more are preferable. This results in a silicon substrate for a quantum computer from which signals obtained by spin resonance can be stably extracted without distortion.
  • the upper limit value of the resistivity of the silicon substrate is not particularly limited, but may be, for example, 100,000 ⁇ cm or less.
  • a semiconductor device in which elements are provided on a silicon substrate for a quantum computer according to the present invention described above becomes a semiconductor device in which the influence of nuclear spin is suppressed.
  • a Si epitaxial layer is formed on the layer by performing epitaxial growth using a Si source gas in which the total content of 28 Si and 30 Si in the total silicon contained in the silicon-based source gas is 99.9% or more. and a step of doing so.
  • the silicon-based source gas in the method for manufacturing a silicon substrate for a quantum computer according to the third embodiment of the present invention has a total content of 28 Si and 30 Si in the total silicon contained in the silicon-based source gas of 99.
  • the Si source gas only needs to be 9% or more, and does not necessarily need to contain both 28 Si and 30 Si. This also includes cases where the content of 28 Si in the total silicon contained in the silicon-based raw material gas is 99.9% or more, and cases where the content of 30 Si is 99.9% or more.
  • Si source gas it is preferable to use monosilane gas as the Si source gas. Thereby, a silicon substrate suitable for quantum computers can be manufactured at a lower temperature.
  • a process of forming a ⁇ -doped layer of oxygen (O) and a process of forming a Si epitaxial layer on the ⁇ -doped layer are repeated to form multiple pairs of ⁇ -doped layers and Si epitaxial layers on the ⁇ -doped layer. It is preferable. Thereby, a silicon substrate more suitable for quantum computers can be manufactured.
  • the thickness of the outermost Si epitaxial layer of the silicon substrate for a quantum computer is made thicker than the thickness of the Si epitaxial layers other than the outermost Si epitaxial layer.
  • a silicon substrate having a resistivity of 1000 ⁇ cm or more it is preferable to use. Thereby, it is possible to manufacture a silicon substrate for a quantum computer from which signals obtained by spin resonance can be stably extracted without distortion.
  • the upper limit value of the resistivity of the silicon substrate is not particularly limited, but may be, for example, 100,000 ⁇ cm or less.
  • the content of 28 Si in the total silicon contained in the silicon-based raw material gas is 99.9% or more. This will be explained in the following fourth embodiment, which corresponds to the following.
  • the method for manufacturing a silicon substrate for a quantum computer includes forming a 28 Si epitaxial layer on a silicon substrate by performing epitaxial growth using a 28 Si source gas as a silicon-based raw material gas.
  • a layer is forming a layer.
  • the silicon-based raw material gas contains This corresponds to a composition in which the content of 28 Si in the entire silicon is 99.9% or more. This will be explained in detail below.
  • a silicon substrate 1 is prepared.
  • epitaxial growth is performed on the silicon substrate 1 to form a 28 Si epitaxial layer 2.
  • a 28 Si source gas obtained by isotope enrichment for example, is used as a silicon-based source gas.
  • the 28 Si source gas it is particularly preferable to use 28 Si monosilane gas ( 28 SiH 4 ). This allows epitaxial growth to be performed at a lower temperature.
  • the thickness of the 28 Si epitaxial layer 2 at this time is not particularly limited, but a thickness of about 0.01 to 1 ⁇ m is sufficient. This is reasonable considering that, as can be seen from the example of Si NMR, the effect of electron spin-nuclear spin interaction is strongest between adjacent atoms, and the effect decreases when separated by several atoms. be.
  • a 28 SiO 2 layer which is an oxide film for electron containment, is formed.
  • the oxygen (O) ⁇ doping method is used to form the oxygen (O) ⁇ doped layer 3A.
  • the surface of the 28 Si epitaxial layer is oxidized to form the oxygen (O) ⁇ doped layer 3A, converting the silicon of the insulating film to silicon oxide ( 28 SiO 2 ) which is not affected by nuclear spin. This makes it possible to avoid the influence of electron-nuclear spin interaction.
  • a 28 Si epitaxial layer 2 is deposited on this ⁇ -doped layer.
  • the CVD method can form an epitaxial layer with good crystallinity.
  • a 28 Si source gas such as isotopically enriched 28 SiH 4 is used.
  • the thickness of the epitaxial layer at this time does not need to be as thick as the first 28 Si epitaxial layer 2, and can be adjusted as appropriate to enable electron containment. For example, the thickness can be about 0.001 to 0.5 ⁇ m.
  • a thick insulating layer by further performing heat treatment to oxidize and integrate the plurality of ⁇ -doped layers.
  • the thick insulating layer thus obtained can form an SOI structure functioning as a buried oxide (BOX) layer 3B. This makes the silicon substrate even more suitable for quantum computers.
  • the number of times the 28 Si epitaxial layer 2 is laminated on the oxygen (O) ⁇ -doped layer 3A and the ⁇ -doped layer can be changed as appropriate depending on the characteristics and design of the device. Further, when a plurality of ⁇ -doped layers are integrated by oxidation, it is preferable that the outermost 28 Si epitaxial layer 2 be made thicker than the other 28 Si epitaxial layers other than the outermost 28 Si epitaxial layer. For example, the thickness can be about 0.002 to 1 ⁇ m. In this way, even if oxidation is performed, the outermost 28 Si epitaxial layer 2 will not be lost.
  • Example 2 A boron-doped silicon substrate with a diameter of 300 mm (resistance: 1000 ⁇ cm) was prepared, and silicon epitaxial growth was performed using 28 SiH 4 (99.94% isotope) as a raw material.
  • the film was formed to a thickness of 1 ⁇ m under reduced pressure conditions of a temperature of 850° C. and a pressure of 100 Torr (13332 Pa).
  • the material was heated again at a temperature of 850° C. using 28 SiH 4 (99.94% isotope) as a raw material.
  • a silicon epitaxial layer was formed to a thickness of 3 nm under reduced pressure conditions of 100 Torr (13332 Pa). Furthermore, after leaving it in the atmosphere for 2 hours to form a natural oxide film with a composition of 28 SiO 2 (doping with oxygen ⁇ ), using 28 SiH 4 (isotope 99.94%) as a raw material again, the temperature was 850°C. The silicon epitaxial layer was formed to a thickness of 3 nm under reduced pressure conditions of 100 Torr (13332 Pa), which was repeated four times. Finally, a 100 nm silicon epitaxial layer was formed using 28 SiH 4 (99.94% isotope) as a raw material under reduced pressure conditions of a temperature of 850° C.
  • a silicon substrate for quantum computers that can suppress the influence of nuclear spin can be obtained, sufficiently exhibiting isotope effects suitable for quantum computers, and capable of producing single-electron transistors. It was possible to obtain a silicon substrate on which it is possible to easily form a silicon substrate.
  • a method for manufacturing a silicon substrate for a quantum computer comprising: Epitaxial growth is performed on a silicon substrate using, as a silicon-based source gas, a Si source gas in which the total content of 28 Si and 30 Si in the total silicon contained in the silicon-based source gas is 99.9% or more. forming a Si epitaxial layer by oxidizing the surface of the Si epitaxial layer to form an oxygen (O) ⁇ -doped layer; Si epitaxial growth is performed on the ⁇ -doped layer using a Si source gas in which the total content of 28 Si and 30 Si in the total silicon contained in the silicon-based source gas is 99.9% or more.
  • a method for manufacturing a silicon substrate for a quantum computer including a step of forming a layer.
  • [D] The silicon substrate for quantum computers according to [C] above, wherein the thickness of the outermost Si epitaxial layer of the silicon substrate for quantum computers is thicker than the thickness of the Si epitaxial layers other than the outermost Si epitaxial layer. manufacturing method. [E]: The method for manufacturing a silicon substrate for a quantum computer according to [D] above, wherein the silicon substrate for a quantum computer is heat-treated to integrate the plurality of ⁇ -doped layers to form an SOI structure.
  • a method for manufacturing a silicon substrate for a quantum computer comprising: forming a 28 Si epitaxial layer on a silicon substrate by performing epitaxial growth using a 28 Si source gas as a silicon-based raw material gas; oxidizing the surface of the 28 Si epitaxial layer to form an oxygen (O) ⁇ -doped layer; forming a 28 Si epitaxial layer on the ⁇ -doped layer by performing epitaxial growth using a 28 Si source gas.
  • [5] The method for manufacturing a silicon substrate for a quantum computer according to the above [4], wherein the silicon substrate for a quantum computer is heat-treated to integrate the plurality of ⁇ -doped layers to form an SOI structure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法である。これにより、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板及びその製造方法を提供する。

Description

量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置
　本発明は、量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置に関する。
　従来のコンピュータでは現実的な時間で解くことのできない計算を解くことができるコンピュータとして、重ね合わせやもつれといった量子効果を利用する量子コンピュータに期待が集まっている。この量子コンピュータ用途で使用する素子も、シリコン基板のような半導体基板上に搭載される。
　量子コンピュータ用途で使用する素子にはいくつかの方法があるが、主なものには、超伝導体を使用したジョセフソン効果を利用したものや、電子スピン（ＥＳＲ）を利用して量子効果を電気信号に変換するものが挙げられる。
　シリコン基板を使用して電子スピンを利用した素子では、磁場中においた電子スピンをマイクロ波を照射して周波数を掃引して共鳴させることで量子効果を読み出す（特許文献１）。
特開２０２２－０２５６５７号公報 特開２０２１－１１１６９６号公報
　このように電子スピンを利用する場合、周辺に不要なスピン成分が存在するとゼーマン効果によって電子スピンエネルギーが分裂してしまい、量子効果を計算に用いることができなくなる。このために、核スピンをもつ２９Ｓｉを極力減らした２８Ｓｉ主体（リッチ）のＳｉ層を形成する必要がある。
　このために、同位体濃縮を行った２８ＳｉＨ４ガスを用いて２８Ｓｉエピタキシャル層を形成したシリコン基板が用いられる。また、単電子層とするために（複数の電子が存在すると、電子同士のスピン相互作用のため計算が難しくなる）、電子の封じ込め（単電子トランジスタ）が必要になる。
　そのための構造として、Ｆｉｎ構造を作製しＦｉｎ先端に電子を封じ込める方法や、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）構造を採用することが多い。Ｆｉｎ構造はシリコンだけで形成できる利点があるが、シリコン表面の表面準位の処理が難しい。一方で、ＳＯＩ構造では、シリコンと酸化膜界面の影響は小さいが、絶縁層を形成する方法が難しい。すなわち、２８Ｓｉを酸化処理しても、熱処理中のシリコンの拡散によって、核スピンをもつ２９Ｓｉの影響が発生してしまう。
　また、従来の貼り合わせなどの手法でＳＯＩを形成する途中の熱処理においても同様に２８Ｓｉの拡散が発生し、２８Ｓｉの同位体効果を十分に生かすことができない。
　本発明は、上記の課題を解決するためになされたもので、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板及びその製造方法を提供するものである。
　本発明は、上記目的を達成するためになされたものであり、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法を提供する。
　このような量子コンピュータ用シリコン基板の製造方法によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができる。
　このとき、前記Ｓｉソースガスとしてモノシランガスを用いる量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、量子コンピュータ用に好適なシリコン基板をより低温で製造することができる。
　このとき、前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上のＳｉエピタキシャル層を複数対形成する量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、量子コンピュータ用により好適なシリコン基板を製造することができる。
　このとき、前記量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くする量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、量子コンピュータ用にさらに好適なシリコン基板を製造することができる。
　このとき、量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板を製造することができる。
　このとき、前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いる量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、安定してスピン共鳴で得られた信号を歪なく取り出すことが可能な量子コンピュータ用シリコン基板を製造することができる。
　本発明は、また、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程と、前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法を提供する。
　このような量子コンピュータ用シリコン基板の製造方法によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができる。
　このとき、前記２８Ｓｉソースガスとして２８Ｓｉモノシランガスを用いる量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、量子コンピュータ用に好適なシリコン基板をより低温で製造することができる。
　このとき、前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記２８Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上の２８Ｓｉエピタキシャル層を複数対形成する量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、量子コンピュータ用により好適なシリコン基板を製造することができる。
　このとき、前記量子コンピュータ用シリコン基板の最表層の２８Ｓｉエピタキシャル層の厚さを、前記最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くする量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、量子コンピュータ用にさらに好適なシリコン基板を製造することができる。
　このとき、前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板を製造することができる。
　このとき、前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いる量子コンピュータ用シリコン基板の製造方法とすることができる。
　これにより、安定してスピン共鳴で得られた信号を歪なく取り出すことが可能な量子コンピュータ用シリコン基板を製造することができる。
　本発明は、また、上記目的を達成するためになされたものであり、量子コンピュータ用シリコン基板であって、シリコン基板と、該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板を提供する。
　このような量子コンピュータ用シリコン基板によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となる。
　このとき、前記ＳｉＯ２層が酸素（Ｏ）のδドープ層である量子コンピュータ用シリコン基板とすることができる。
　これにより、量子コンピュータ用に好適なδドープ層を有するシリコン基板となる。
　このとき、前記ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である量子コンピュータ用シリコン基板とすることができる。
　これにより、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板となる。
　このとき、量子コンピュータ用シリコン基板上に素子を備えるものである半導体装置とすることができる。
　これにより、核スピンの影響を抑制された半導体装置となる。
　本発明は、また、量子コンピュータ用シリコン基板であって、シリコン基板と、該シリコン基板上の２８Ｓｉエピタキシャル層と、該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備える量子コンピュータ用シリコン基板を提供する。
　このような量子コンピュータ用シリコン基板によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となる。
　このとき、前記２８ＳｉＯ２層が酸素（Ｏ）のδドープ層である量子コンピュータ用シリコン基板とすることができる。
　これにより、量子コンピュータ用に好適なδドープ層を有するシリコン基板となる。
　このとき、前記２８ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である量子コンピュータ用シリコン基板とすることができる。
　これにより、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板となる。
　このとき、量子コンピュータ用シリコン基板上に素子を備えるものであることを特徴とする半導体装置とすることができる。
　これにより、核スピンの影響を抑制された半導体装置となる。
　以上のように、本発明の量子コンピュータ用シリコン基板の製造方法によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができる。本発明の量子コンピュータ用シリコン基板によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となる。
本発明に係る量子コンピュータ用シリコン基板の構造の一例を説明する概略図を示す。 本発明に係る量子コンピュータ用シリコン基板の構造の他の例を説明する概略図を示す。 本発明に係る量子コンピュータ用シリコン基板の製造方法のフローを説明する概略図を示す。
　以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
　上述のように、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板及びその製造方法が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法により、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができることを見出し、本発明を完成した。
　本発明者らは、また、量子コンピュータ用シリコン基板の製造方法であって、シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程と、前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法により、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板を製造することができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を製造することができることを見出し、本発明を完成した。
　また、本発明者らは、上記課題について鋭意検討を重ねた結果、量子コンピュータ用シリコン基板であって、シリコン基板と、該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板により、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となることを見出し、本発明を完成した。
　本発明者らは、また、量子コンピュータ用シリコン基板であって、シリコン基板と、該シリコン基板上の２８Ｓｉエピタキシャル層と、該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備える量子コンピュータ用シリコン基板により、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板となることを見出し、本発明を完成した。
　以下、図面を参照して説明する。
　以下、「２８Ｓｉ」を例に用語の定義を説明するが、他の同位体（３０Ｓｉ等）についても同様の表現を用いることがある。
　本明細書において、シリコン系原料ガスである「２８Ｓｉソースガス」とは、シリコンを含むガスのシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の組成を有するガスを意味する。「２８Ｓｉモノシランガス」（「２８ＳｉＨ４」と表記することもある）とは、モノシラン（ＳｉＨ４）ガスのシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の組成を有するモノシランガスを意味する。シリコンの安定同位体には、２８Ｓｉ、２９Ｓｉ、３０Ｓｉの３つがあり、それらの天然存在比は９２．２３％、４．６７％、３．１％であるが、例えば、天然Ｓｉ同位体組成から成るシリコン含有ガス（シラン系ガス）を遠心分離することで、２８Ｓｉソースガスを製造できる。３０Ｓｉソースガスや、「シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガス」についても同様にして製造できる。
　本明細書において、「２８Ｓｉエピタキシャル層」とは、エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の組成を有するエピタキシャル層を意味する。例えば、２８Ｓｉソースガスを用いてエピタキシャル成長を行って得ることができる。
　本明細書において、「２８ＳｉＯ２」とは、ＳｉＯ２のシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の組成を有するＳｉＯ２を意味する。例えば、２８Ｓｉエピタキシャル層を酸化することにより得ることができる。
　本明細書において、「δドープ層」とは、母材と異なる元素を単原子層程度導入した層のことである。酸素（Ｏ）のδドープ層には、例えば、シリコン基板上に単原子層（１．３６×１０１５ａｔｏｍｓ／ｃｍ２）未満の酸素を導入した場合が含まれる。なお、δドープ法については、例えば特許文献２に記載の方法などがある。
　［量子コンピュータ用シリコン基板］
　（第１の実施形態）
　本発明者らは、上記課題について検討を重ねた結果として、シリコン基板と、該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板により、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板となることを見出した。
　本発明に係る量子コンピュータ用のシリコン基板におけるＳｉエピタキシャル層は、エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するものであればよく、必ずしも２８Ｓｉと３０Ｓｉの両方を含んでいなくてもよい。エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の場合や、３０Ｓｉの含有量が９９．９％以上の場合であってもよい。
　このとき、ＳｉＯ２層が酸素（Ｏ）のδドープ層であることが好ましい。このような量子コンピュータ用のシリコン基板は、量子コンピュータ用に好適なδドープ層を有するシリコン基板となる。
　また、ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層であることが好ましい。このような量子コンピュータ用のシリコン基板は、量子コンピュータ用に好適なＳＯＩ構造を有するシリコン基板となる。
　さらに、上述の量子コンピュータ用シリコン基板上に素子を備えるものであることが好ましい。このような半導体装置は、核スピンの影響が抑制された半導体装置となる。
　より詳細な実施形態については、第１の実施形態に係る量子コンピュータ用のシリコン基板において、エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する下記の第２の実施形態で説明する。
　（第２の実施形態）
　本発明者らは、また、シリコン基板と、シリコン基板上の２８Ｓｉエピタキシャル層と、２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備えるものにより、２９Ｓｉの影響を抑制し核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板となることを見出した。上記の通り、本発明の第２の実施形態に係る量子コンピュータ用のシリコン基板は、上述の第１の実施形態に係る量子コンピュータ用のシリコン基板において、エピタキシャル層のシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する。
　図１に、本発明に係る量子コンピュータ用シリコン基板の構造の一例を示す。第２の実施形態に係る量子コンピュータ用シリコン基板は、シリコン基板１と、シリコン基板１上の２８Ｓｉエピタキシャル層２と、２８Ｓｉエピタキシャル層２上の２８ＳｉＯ２層３と、２８ＳｉＯ２層３の上の２８Ｓｉエピタキシャル層２とを備えるものである。
　図１に示す量子コンピュータ用シリコン基板における２８ＳｉＯ２層３は、酸素（Ｏ）のδドープ層とすることができる。図２には酸素（Ｏ）のδドープ層３Ａが複数層（酸素（Ｏ）のδドープ層３Ａと隣接する２８Ｓｉエピタキシャル層２が複数対）設けられた例を示しているが、酸素（Ｏ）のδドープ層は図１の２８ＳｉＯ２層３のように単層（１層）であってもよい。
　また、図１に示す量子コンピュータ用シリコン基板における２８ＳｉＯ２層３は、ＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層とすることができる。この場合、埋め込み酸化膜（ＢＯＸ）層（２８ＳｉＯ２層）の膜厚は、０．０１～１μｍ程度の厚さとすることができる。
　本発明に係る量子コンピュータ用シリコン基板に用いるシリコン基板１について説明する。シリコン基板１としては特に限定されず、この基板に２８Ｓｉエピタキシャル層を堆積可能なものであればよい。直径、厚さ、ドーパント等は、特に限定されない。量子コンピュータでは、量子化された挙動を示す電子などのスピン状態の読出しにマイクロ波などを使用する。このために、電送路中での信号のゆがみを低減するために、高抵抗基板を使用することが好ましい。特に、おおよそ１０００Ω・ｃｍ以上の抵抗率を持つものが好ましい。これにより、安定してスピン共鳴で得られた信号を歪なく取り出すことが可能な量子コンピュータ用シリコン基板となる。シリコン基板の抵抗率の上限値は特に限定されないが、例えば、１０００００Ω・ｃｍ以下とすることができる。
　上述の本発明に係る量子コンピュータ用シリコン基板上に素子を設けた半導体装置であれば、核スピンの影響を抑制された半導体装置となる。
　［量子コンピュータ用シリコン基板の製造方法］
　（第３の実施形態）
　次に、本発明の第３の実施形態である、量子コンピュータ用シリコン基板の製造方法について説明する。本発明に係る量子コンピュータ用シリコン基板の製造方法は、シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む。
　本発明の第３の実施形態に係る量子コンピュータ用シリコン基板の製造方法におけるシリコン系原料ガスとしては、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスであればよく、必ずしも２８Ｓｉと３０Ｓｉの両方を含んでいなくてもよい。シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉの含有量が９９．９％以上の場合や、３０Ｓｉの含有量が９９．９％以上の場合も含まれる。
　Ｓｉソースガスとしてモノシランガスを用いることが好ましい。これにより、量子コンピュータ用に好適なシリコン基板をより低温で製造することができる。
　酸素（Ｏ）のδドープ層を形成する工程と、δドープ層の上にＳｉエピタキシャル層を形成する工程とを繰り返し行い、δドープ層とδドープ層の上のＳｉエピタキシャル層を複数対形成することが好ましい。これにより、量子コンピュータ用により好適なシリコン基板を製造することができる。
　また、量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くすることが好ましい。これにより、量子コンピュータ用にさらに好適なシリコン基板を製造することができる。
　このとき、シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いることが好ましい。これにより、安定してスピン共鳴で得られた信号を歪なく取り出すことが可能な量子コンピュータ用シリコン基板を製造することができる。シリコン基板の抵抗率の上限値は特に限定されないが、例えば、１０００００Ω・ｃｍ以下とすることができる。
　より詳細な実施形態については、第３の実施形態に係る量子コンピュータ用のシリコン基板の製造方法において、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する下記の第４の実施形態で説明する。
　（第４の実施形態）
　また、本発明の第４の実施形態に係る量子コンピュータ用シリコン基板の製造方法は、シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程と、２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程とを含む。上記の通り、本発明の第４の実施形態に係る量子コンピュータ用シリコン基板の製造方法は、上述の第３の実施形態に係る量子コンピュータ用シリコン基板の製造方法において、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉの含有量を９９．９％以上の組成としたものに相当する。以下、詳しく説明する。
　まず、図３（Ａ）に示すようにシリコン基板１を準備する。
　次に図３（Ｂ）に示すように、シリコン基板１にエピタキシャル成長（堆積）を行い、２８Ｓｉエピタキシャル層２を形成する。この際、ＣＶＤ法が結晶性のよいエピタキシャル層の形成が可能である。エピタキシャル成長においては、シリコン系原料ガスとして、例えば同位体濃縮を行って得た２８Ｓｉソースガスを用いる。２８Ｓｉソースガスとしては、特に２８Ｓｉモノシランガス（２８ＳｉＨ４）を用いることが好ましい。これにより、より低温でエピタキシャル成長を行うことができる。
　また、この時の２８Ｓｉエピタキシャル層２の厚さは特に限定されないが、０．０１～１μｍ程度の厚さがあれば十分である。これは、ＳｉのＮＭＲなどの例をとってみてもわかるように、電子スピン―核スピン相互作用は隣接同士の影響が最も強く数原子離れると影響が小さくなっていくことから考えても妥当である。
　次に図３（Ｃ）に示すように、電子封じ込めのための酸化膜である２８ＳｉＯ２層を形成する。図３の例では酸素（Ｏ）のδドープ法を使用し、酸素（Ｏ）のδドープ層３Ａを形成する。
　δドープ法を用い、２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層３Ａを形成することで、絶縁膜のシリコンを核スピンの影響のない酸化シリコン（２８ＳｉＯ２）とすることが可能になり、電子－核スピン相互作用の影響を避けることが可能になる。
　次に図３（Ｄ）に示すように、このδドープ層の上に２８Ｓｉエピタキシャル層２を堆積する。上述の１層目の２８Ｓｉエピタキシャル層２の場合と同様に、ＣＶＤ法が結晶性のよいエピタキシャル層の形成が可能である。原料ガスは同位体濃縮を行った２８ＳｉＨ４などの２８Ｓｉソースガスを用いる。また、この時のエピタキシャル層の厚さは１層目の２８Ｓｉエピタキシャル層２ほど厚くなくてもよく、電子の封じ込めが可能なように適時調整することが可能である。例えば、０．００１～０．５μｍ程度の厚さとすることができる。
　このままでの構造で素子を作製することも可能であるが、ここまでの工程で形成した絶縁層はδドープと言われる通り、酸素が原子レベルで挿入されただけであり、絶縁が十分でない可能性がある。そこで、図３（Ｃ）の酸素（Ｏ）のδドープ層３Ａを形成する工程と、図３（Ｄ）のδドープ層の上に２８Ｓｉエピタキシャル層２を形成する工程とを繰り返し行い、図３（Ｅ）に示すように、酸素（Ｏ）のδドープ層３Ａとδドープ層の上の２８Ｓｉエピタキシャル層を複数対形成することも好ましい。これにより、量子コンピュータ用にさらに好適なシリコン基板となる。
　図３（Ｆ）に示すように、この後さらに、熱処理して複数のδドープ層を酸化して一体化することで厚い絶縁層とすることも可能である。これにより得られた厚い絶縁層は埋め込み酸化膜（ＢＯＸ）層３Ｂとして機能するＳＯＩ構造を形成することができる。これにより、量子コンピュータ用にさらに好適なシリコン基板となる。
　酸素（Ｏ）のδドープ層３Ａとδドープ層の上に２８Ｓｉエピタキシャル層２を積層する回数は、素子の特性・設計に合わせて適宜変更可能である。また複数のδドープ層の酸化による一体化を行う際は、最表層の２８Ｓｉエピタキシャル層２を最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くしておくことが好ましい。例えば、０．００２～１μｍ程度の厚さとすることができる。このようにすれば、酸化を行っても最表層の２８Ｓｉエピタキシャル層２が無くなってしまうことはない。
　このように２８Ｓｉリッチのシリコン層（２８Ｓｉエピタキシャル層）を使用することで、絶縁層にも２８Ｓｉリッチの酸化膜（２８ＳｉＯ２層）を形成することが可能になる。
　以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
　（実施例）
　ボロンドープの直径３００ｍｍシリコン基板（抵抗：１０００Ω・ｃｍ）を準備して、２８ＳｉＨ４（同位体９９．９４％）を原料にしてシリコンエピタキシャル成長を行った。温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下で１μｍ成膜した。つぎに、２時間の大気放置を行い２８ＳｉＯ２組成の自然酸化膜を形成後（酸素のδドープ）に、再度、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を３ｎｍ形成した。さらに、２時間の大気放置を行い２８ＳｉＯ２組成の自然酸化膜を形成後（酸素のδドープ）に、再度、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を３ｎｍすることを、４回繰り返した。最後に、２８ＳｉＨ４（同位体９９．９４％）を原料にして温度は８５０℃、圧力は１００Ｔｏｒｒ（１３３３２Ｐａ）の減圧条件下でシリコンエピタキシャル層を１００ｎｍ形成した。最後に８００℃で熱処理を１０ｍｉｎ行い、酸素のδドープ層を酸化して一つの酸化膜（埋め込み酸化膜（ＢＯＸ）層）として、２８Ｓｉエピタキシャル層をトップ層にもつＳＯＩ基板を作製した。
　以上のとおり、本発明の実施例によれば、核スピンの影響を抑制可能な量子コンピュータ用のシリコン基板とすることができ、量子コンピュータに適した同位体効果を十分に発揮し、単電子トランジスタを容易に形成することが可能なシリコン基板を得ることができた。
　本明細書は、以下の態様を包含する。
　［Ａ］：量子コンピュータ用シリコン基板の製造方法であって、
　シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、
　前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
　前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法。
　［Ｂ］：前記Ｓｉソースガスとしてモノシランガスを用いる上記［Ａ］の量子コンピュータ用シリコン基板の製造方法。
　［Ｃ］：前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上のＳｉエピタキシャル層を複数対形成する上記［Ａ］又は上記［Ｂ］の量子コンピュータ用シリコン基板の製造方法。
　［Ｄ］：前記量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くする上記［Ｃ］の量子コンピュータ用シリコン基板の製造方法。
　［Ｅ］：前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する上記［Ｄ］の量子コンピュータ用シリコン基板の製造方法。
　［１］：量子コンピュータ用シリコン基板の製造方法であって、
　シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程と、
　前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
　前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより２８Ｓｉエピタキシャル層を形成する工程とを含む量子コンピュータ用シリコン基板の製造方法。
　［２］：前記２８Ｓｉソースガスとして２８Ｓｉモノシランガスを用いる上記［１］の量子コンピュータ用シリコン基板の製造方法。
　［３］：前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記２８Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上の２８Ｓｉエピタキシャル層を複数対形成する上記［１］又は上記［２］の量子コンピュータ用シリコン基板の製造方法。
　［４］：前記量子コンピュータ用シリコン基板の最表層の２８Ｓｉエピタキシャル層の厚さを、前記最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くする上記［３］の量子コンピュータ用シリコン基板の製造方法。
　［５］：前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製する上記［４］の量子コンピュータ用シリコン基板の製造方法。
　［６］：前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いる上記［Ａ］、上記［Ｂ］、上記［Ｃ］、上記［Ｄ］、上記［Ｅ］、上記［１］、上記［２］、上記［３］、上記［４］又は上記［５］の量子コンピュータ用シリコン基板の製造方法
　［Ｆ］：量子コンピュータ用シリコン基板であって、
　シリコン基板と、
　該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、
　該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、
　該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備える量子コンピュータ用シリコン基板。
　［Ｇ］：前記ＳｉＯ２層が酸素（Ｏ）のδドープ層である上記［Ｆ］の量子コンピュータ用シリコン基板。
　［Ｈ］：前記ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である上記［Ｆ］の量子コンピュータ用シリコン基板。
　［７］：　量子コンピュータ用シリコン基板であって、
　シリコン基板と、
　該シリコン基板上の２８Ｓｉエピタキシャル層と、
　該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、
　該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備える量子コンピュータ用シリコン基板。
　［８］：前記２８ＳｉＯ２層が酸素（Ｏ）のδドープ層である上記［７］の量子コンピュータ用シリコン基板。
　［９］：　前記２８ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層である上記［７］の量子コンピュータ用シリコン基板。
　［１０］：上記［Ｆ］、上記［Ｇ］、上記［Ｈ］、上記［７］、［８］又は上記［９］の量子コンピュータ用シリコン基板上に素子を備えるものであることを特徴とする半導体装置。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (18)

  1. 　量子コンピュータ用シリコン基板の製造方法であって、
    　シリコン基板上に、シリコン系原料ガスとして、該シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程と、
    　前記Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
    　前記δドープ層の上に、シリコン系原料ガスに含まれるシリコン全体に占める２８Ｓｉと３０Ｓｉの合計の含有量が９９．９％以上のＳｉソースガスを用いてエピタキシャル成長を行うことにより、Ｓｉエピタキシャル層を形成する工程とを含むことを特徴とする量子コンピュータ用シリコン基板の製造方法。
  2. 　前記Ｓｉソースガスとしてモノシランガスを用いることを特徴とする請求項１に記載の量子コンピュータ用シリコン基板の製造方法。
  3. 　前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上のＳｉエピタキシャル層を複数対形成することを特徴とする請求項１に記載の量子コンピュータ用シリコン基板の製造方法。
  4. 　前記量子コンピュータ用シリコン基板の最表層のＳｉエピタキシャル層の厚さを、前記最表層のＳｉエピタキシャル層以外のＳｉエピタキシャル層の厚さよりも厚くすることを特徴とする請求項３に記載の量子コンピュータ用シリコン基板の製造方法。
  5. 　前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製することを特徴とする請求項４に記載の量子コンピュータ用シリコン基板の製造方法。
  6. 　量子コンピュータ用シリコン基板の製造方法であって、
    　シリコン基板上に、シリコン系原料ガスとして２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程と、
    　前記２８Ｓｉエピタキシャル層の表面を酸化して酸素（Ｏ）のδドープ層を形成する工程と、
    　前記δドープ層の上に、２８Ｓｉソースガスを用いてエピタキシャル成長を行うことにより、２８Ｓｉエピタキシャル層を形成する工程とを含むことを特徴とする量子コンピュータ用シリコン基板の製造方法。
  7. 　前記２８Ｓｉソースガスとして２８Ｓｉモノシランガスを用いることを特徴とする請求項６に記載の量子コンピュータ用シリコン基板の製造方法。
  8. 　前記酸素（Ｏ）のδドープ層を形成する工程と、前記δドープ層の上に前記２８Ｓｉエピタキシャル層を形成する工程とを繰り返し行い、前記δドープ層と前記δドープ層の上の２８Ｓｉエピタキシャル層を複数対形成することを特徴とする請求項６に記載の量子コンピュータ用シリコン基板の製造方法。
  9. 　前記量子コンピュータ用シリコン基板の最表層の２８Ｓｉエピタキシャル層の厚さを、前記最表層の２８Ｓｉエピタキシャル層以外の２８Ｓｉエピタキシャル層の厚さよりも厚くすることを特徴とする請求項８に記載の量子コンピュータ用シリコン基板の製造方法。
  10. 　前記量子コンピュータ用シリコン基板を熱処理することにより、複数の前記δドープ層を一体化してＳＯＩ構造を作製することを特徴とする請求項９に記載の量子コンピュータ用シリコン基板の製造方法。
  11. 　前記シリコン基板として１０００Ω・ｃｍ以上の抵抗率を有するものを用いることを特徴とする請求項１から１０のいずれか一項に記載の量子コンピュータ用シリコン基板の製造方法。
  12. 　量子コンピュータ用シリコン基板であって、
    　シリコン基板と、
    　該シリコン基板上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層と、
    　該Ｓｉエピタキシャル層上のＳｉＯ２層であって、該ＳｉＯ２層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉＯ２層と、
    　該ＳｉＯ２層の上のエピタキシャル層であって、該エピタキシャル層のシリコン全体に占める２８Ｓｉ及び３０Ｓｉの合計の含有量が９９．９％以上の組成を有するＳｉエピタキシャル層とを備えることを特徴とする量子コンピュータ用シリコン基板。
  13. 　前記ＳｉＯ２層が酸素（Ｏ）のδドープ層であることを特徴とする請求項１２に記載の量子コンピュータ用シリコン基板。
  14. 　前記ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層であることを特徴とする請求項１２に記載の量子コンピュータ用シリコン基板。
  15. 　量子コンピュータ用シリコン基板であって、
    　シリコン基板と、
    　該シリコン基板上の２８Ｓｉエピタキシャル層と、
    　該２８Ｓｉエピタキシャル層上の２８ＳｉＯ２層と、
    　該２８ＳｉＯ２層の上の２８Ｓｉエピタキシャル層とを備えることを特徴とする量子コンピュータ用シリコン基板。
  16. 　前記２８ＳｉＯ２層が酸素（Ｏ）のδドープ層であることを特徴とする請求項１５に記載の量子コンピュータ用シリコン基板。
  17. 　前記２８ＳｉＯ２層がＳＯＩ構造における埋め込み酸化膜（ＢＯＸ）層であることを特徴とする請求項１５に記載の量子コンピュータ用シリコン基板。
  18. 　請求項１２から１７のいずれか一項に記載の量子コンピュータ用シリコン基板上に素子を備えるものであることを特徴とする半導体装置。
PCT/JP2023/027757 2022-08-08 2023-07-28 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置 WO2024034433A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-126471 2022-08-08
JP2022126471 2022-08-08
JP2022-141365 2022-09-06
JP2022141365A JP2024023112A (ja) 2022-08-08 2022-09-06 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置

Publications (1)

Publication Number Publication Date
WO2024034433A1 true WO2024034433A1 (ja) 2024-02-15

Family

ID=89851549

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/027757 WO2024034433A1 (ja) 2022-08-08 2023-07-28 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置

Country Status (1)

Country Link
WO (1) WO2024034433A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846222A (ja) * 1994-05-31 1996-02-16 Texas Instr Inc <Ti> 注入シリコン共鳴トンネリングダイオードおよびその製造方法
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
JP2006173263A (ja) * 2004-12-14 2006-06-29 Fujitsu Ltd 量子デバイス、その制御方法及びその製造方法
JP2008277477A (ja) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd 半導体基板及びその製造方法
JP2017126747A (ja) * 2016-01-15 2017-07-20 アトメラ インコーポレイテッド 酸素源としてのｎ２ｏを使用する原子層構造を包含する半導体デバイスの製造方法
JP2020010035A (ja) * 2018-07-06 2020-01-16 ツー−シックス デラウェア インコーポレイテッドＩＩ−ＶＩ Ｄｅｌａｗａｒｅ，Ｉｎｃ． レーザ面のための量子井戸パッシベーション構造
US20220005927A1 (en) * 2020-07-02 2022-01-06 Atomera Incorporated Method for making semiconductor device including superlattice with oxygen and carbon monolayers
JP2022015868A (ja) * 2020-07-10 2022-01-21 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846222A (ja) * 1994-05-31 1996-02-16 Texas Instr Inc <Ti> 注入シリコン共鳴トンネリングダイオードおよびその製造方法
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
JP2006173263A (ja) * 2004-12-14 2006-06-29 Fujitsu Ltd 量子デバイス、その制御方法及びその製造方法
JP2008277477A (ja) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd 半導体基板及びその製造方法
JP2017126747A (ja) * 2016-01-15 2017-07-20 アトメラ インコーポレイテッド 酸素源としてのｎ２ｏを使用する原子層構造を包含する半導体デバイスの製造方法
JP2020010035A (ja) * 2018-07-06 2020-01-16 ツー−シックス デラウェア インコーポレイテッドＩＩ−ＶＩ Ｄｅｌａｗａｒｅ，Ｉｎｃ． レーザ面のための量子井戸パッシベーション構造
US20220005927A1 (en) * 2020-07-02 2022-01-06 Atomera Incorporated Method for making semiconductor device including superlattice with oxygen and carbon monolayers
JP2022015868A (ja) * 2020-07-10 2022-01-21 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
US8110486B2 (en) Method of manufacturing semiconductor wafer by forming a strain relaxation SiGe layer on an insulating layer of SOI wafer
Tan et al. Room temperature nanocrystalline silicon single-electron transistors
US20150021691A1 (en) Finfet with electrically isolated active region on bulk semiconductor substrate and method of fabricating same
WO2002061842A1 (fr) Film cristallin a semi-conducteurs
EP1908097A2 (en) Method for controlling dislocation positions in silicon germanium buffer layers
TW200527684A (en) Strained transistor integration for CMOS
JP2006524426A5 (ja)
JP2004039735A (ja) 半導体基板及びその製造方法
KR20060123471A (ko) 고 완화율 및 저 적층 결함 밀도를 갖는 박막 ｓｇｏｉ웨이퍼를 형성하는 방법
WO2002080276A1 (fr) Procede de production de substrat simox et substrat simox correspondant
JPS61134055A (ja) 半導体装置の製造方法
JP3414590B2 (ja) 半導体装置の製造方法
WO2024034433A1 (ja) 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置
JP2005340327A (ja) 半導体装置及びその製造方法
JP2003045996A (ja) 半導体装置
JP2024023112A (ja) 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置
JP3612144B2 (ja) 半導体装置の製造方法
JP2008053554A (ja) 電子デバイスとその製造方法
JPH10209453A (ja) 半導体装置およびその製造方法
CN115295407A (zh) 一种SiC功率器件的栅氧结构制备方法和栅氧结构
JPWO2002099890A1 (ja) 半導体層及びその形成方法、並びに半導体装置及びその製造方法
JPH11214322A (ja) シリコン半導体基板の製造方法
JP2002329673A (ja) 半導体結晶膜，その製造方法，半導体装置及びその製造方法
TW425617B (en) HSG lower electrode structure, capacitor using the same, and the formation of the capacitor
JP2009238903A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23852406

Country of ref document: EP

Kind code of ref document: A1