JP2011120221A - 駆動回路、当該駆動回路を具備する表示装置、及び当該表示装置を具備する電子機器 - Google Patents

駆動回路、当該駆動回路を具備する表示装置、及び当該表示装置を具備する電子機器 Download PDF

Info

Publication number
JP2011120221A
JP2011120221A JP2010236342A JP2010236342A JP2011120221A JP 2011120221 A JP2011120221 A JP 2011120221A JP 2010236342 A JP2010236342 A JP 2010236342A JP 2010236342 A JP2010236342 A JP 2010236342A JP 2011120221 A JP2011120221 A JP 2011120221A
Authority
JP
Japan
Prior art keywords
circuit
transistor
signal
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010236342A
Other languages
English (en)
Other versions
JP5178801B2 (ja
JP2011120221A5 (ja
Inventor
Masahiko Hayakawa
昌彦 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010236342A priority Critical patent/JP5178801B2/ja
Publication of JP2011120221A publication Critical patent/JP2011120221A/ja
Publication of JP2011120221A5 publication Critical patent/JP2011120221A5/ja
Application granted granted Critical
Publication of JP5178801B2 publication Critical patent/JP5178801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】チャネルが非晶質半導体によって構成される薄膜トランジスタを単極性の駆動回路に用いる際、しきい値電圧の変動の程度に応じてしきい値電圧を補正する駆動回路を提供することを課題の一とする。
【解決手段】半導体層の上下に絶縁層を介して配置された第１のゲート及び第２のゲートを有する単極性のトランジスタで構成される駆動回路において、第１のゲートには、トランジスタのスイッチングを制御するための第１の信号が入力され、第２のゲートには、トランジスタのしきい値電圧を制御するための第２の信号が入力され、第２の信号は、トランジスタのソースとドレインとの間を流れる電流を含む、駆動回路の消費電流の値に応じて制御されるものとする。
【選択図】図１

Description

本発明は、駆動回路に関する。または、当該駆動回路を具備する表示装置に関する。または、当該表示装置を具備する電子機器に関する。
表示装置は、液晶テレビなどの大型表示装置の普及に伴い、より付加価値の高い製品が求められており、開発が進められている。特に、チャネル領域が非晶質半導体、特に酸化物半導体によって構成される薄膜トランジスタ（ＴＦＴ）を用いて、画素部と同じ基板に走査線駆動回路などの駆動回路を構成する技術は、活発に開発が進められている。
チャネル領域が非晶質半導体によって構成される薄膜トランジスタは、単極性の回路構成によって駆動回路を構成することが多く、一例としては、特許文献１に記載の構成が挙げられる。
特開２００５−２５１３４８号公報
チャネル領域が非晶質半導体によって構成される薄膜トランジスタを単極性の駆動回路に用いる場合、しきい値電圧の変動を生じる等により、トランジスタがディプレッション型（ノーマリーオンともいう）になることがある。ノーマリーオンの場合には、トランジスタからのリーク電流により、消費電力の増大、及び出力信号の異常といった誤動作の原因になるといった問題がある。
上述のしきい値電圧の変動の程度は、基板毎に異なるといったばらつきが生じることもあり、予めノーマリーオンとなる際の対策を講じた回路設計では、そのばらつきにまで対応することは難しくなるといった問題もあり得る。そのため、薄膜トランジスタの特性がノーマリーオンとなるしきい値電圧のシフトの大きさに関わらず、消費電力の増加、誤動作のない駆動回路となる回路設計であることが求められる。
しきい値電圧を制御できる薄膜トランジスタの一例としては、第１のゲート端子（第１のゲートという）と、第２のゲート端子（第２のゲートという）と、ドレイン端子（ドレインともいう）と、ソース端子（ソースともいう）とを含む少なくとも四つの端子を有する素子がある。前述の４端子の薄膜トランジスタは、ドレイン領域とソース領域の間にチャネル領域を有しており、チャネル領域を介してドレイン領域とソース領域の間に電流を流すことが出来る。前述の４端子の薄膜トランジスタでは、チャネル領域の上下に第１のゲート、及び第２のゲートが配置され、第１のゲートに薄膜トランジスタの導通または非導通といったスイッチングを制御する信号（第１の信号ともいう）が供給され、第２のゲートに薄膜トランジスタのしきい値電圧を制御する信号（第２の信号ともいう）が供給される。
なお前述の４端子の薄膜トランジスタでは、高電源電位Ｖｄｄを供給するための配線側に接続される端子をドレイン端子、低電源電位Ｖｓｓを供給するための配線側に接続される端子をソース端子として説明することもあるが、ソース端子とドレイン端子を、第１端子、第２端子と表記するものとする。また、第１のゲートと第２のゲートに供給される信号は、第１の信号を第２のゲートに供給し、第２の信号を第１のゲートに供給するといったように、逆の関係であっても構わない。
図８（Ａ）に、前述の４端子の薄膜トランジスタの断面構成の一例を示す。図８（Ａ）に示すように薄膜トランジスタ９００は、基板９０７上に第１のゲート９０１が設けられ、第１のゲート９０１上にゲート絶縁膜９０２が設けられ、ゲート絶縁膜９０２上に酸化物半導体膜９０３が設けられ、酸化物半導体膜９０３上を一部覆って導電膜でなるソース端子９０４Ａ、ドレイン端子９０４Ｂが設けられ、酸化物半導体膜９０３、ソース端子９０４Ａ、及びドレイン端子９０４Ｂを覆って絶縁層９０５が設けられ、絶縁層９０５上に第２のゲート９０６が設けられるように形成される。
図８（Ａ）に示すチャネル領域の上下に第１のゲート９０１、及び第２のゲート９０６が配置される薄膜トランジスタ９００の回路記号を図８（Ｂ）に示す。図８（Ｂ）に示すように、薄膜トランジスタ９００は、第１のゲート９０１と、第２のゲート９０６と、ソース端子９０４Ａと、ドレイン端子９０４Ｂの端子を有する。薄膜トランジスタ９００は、第１のゲート９０１にソース端子９０４Ａとドレイン端子９０４Ｂとの間の導通または非導通といったスイッチングを制御する第１の信号Ｇ１が入力され、第２のゲート９０６に薄膜トランジスタのしきい値電圧を制御する第２の信号Ｇ２を入力するものである。なお、図８（Ｂ）に示す薄膜トランジスタ９００のシンボルは、４端子によって制御される薄膜トランジスタを意味するものとする。
なお第１の信号Ｇ１とは、ソース端子９０４Ａとドレイン端子９０４Ｂとの間の電気的な制御（スイッチング）を行う信号である。また、第２の信号Ｇ２とは、薄膜トランジスタのしきい値電圧を制御する信号であり、ｎチャネル型トランジスタの場合、負の電圧を印加することにより、ディプレッション型（ノーマリーオン）のトランジスタをエンハンスメント型（ノーマリーオフ）のトランジスタとするための信号である。なお、第２の信号Ｇ２のことを、以下バックゲート電圧Ｖｂｇともいう。
図９で図８（Ａ）、（Ｂ）で示したｎチャネル型の薄膜トランジスタのドレイン電流Ｉｄとゲート電圧Ｖｇの関係についてグラフを示す。ディプレッション型のトランジスタでは、図９中の曲線９１１のような関係となり、第１の信号Ｇ１により第１のゲートに印加する電圧が０であっても、ドレイン電流Ｉｄが少なからず流れることとなる。駆動回路のような複数の薄膜トランジスタで構成される回路の場合、第１のゲートに印加する電圧が０、すなわち、駆動回路を動作させない際にも、流れる電流が累積していき、消費電力の増加が無視できなくなる。また一方で、バックゲートに負の電圧を印加することで、図９に示す曲線９１２のように曲線９１１からプラス側にシフトし、エンハンスメント型のトランジスタとすることができる。エンハンスメント型のトランジスタでは、第１の信号Ｇ１により第１のゲートに印加する電圧が０の場合、ドレイン電流Ｉｄが小さく、駆動回路の消費電力を小さくすることができる。ただし、バックゲート電圧Ｖｂｇを負の方向へより大きくすることで曲線９１３のように曲線９１１から大きくプラス側にシフトした場合、薄膜トランジスタを第１の信号により導通させる際、第１のゲートにより高い電圧を印加することが必要となって結局消費電力が増加し、場合によっては駆動回路が誤動作を引き起こすこともある。
図１０に、駆動回路を構成する回路の一例として、ｎチャネル型のトランジスタを複数用いて作製したブートストラップ型のインバータ回路について示す。図１０に示すインバータ回路は、薄膜トランジスタ９２１、薄膜トランジスタ９２２、薄膜トランジスタ９２３、薄膜トランジスタ９２４、容量素子９２５を有し、配線９２６より高電源電位Ｖｄｄが供給され、配線９２７より低電源電位Ｖｓｓが供給される。また薄膜トランジスタ９２１乃至９２４の第２のゲートは、バックゲート電圧Ｖｂｇを供給する配線９２８に接続されている。また薄膜トランジスタ９２１及び薄膜トランジスタ９２３の第１のゲートには第１の信号となる入力信号Ｉｎが供給され、薄膜トランジスタ９２４及び薄膜トランジスタ９２３が接続されたノードより出力信号Ｏｕｔを出力する。
図９で説明したように、図１０に示すインバータ回路がディプレッション型のトランジスタを有する場合、配線９２６と配線９２７が導通状態となり、大きなリーク電流が流れることとなる。また各薄膜トランジスタにバックゲート電圧を印加することで、エンハンスメント型のトランジスタにし、リーク電流を低減したとしても、入力信号Ｉｎの電圧次第では、薄膜トランジスタ９２１及び薄膜トランジスタ９２３が導通状態とならず、誤動作をおこしてしまう。また入力信号Ｉｎの電圧を高くしても消費電力が増加してしまう。
そこで本発明の一態様は、チャネルが非晶質半導体によって構成される薄膜トランジスタを単極性の駆動回路に用いる際、ディプレッション型となるしきい値電圧の変動の程度に応じてしきい値電圧を補正し、消費電力の増大、誤動作を低減できるといった駆動回路を提供することを課題の一とする。
本発明の一態様は、半導体層の上下に絶縁層を介して配置された第１のゲート及び第２のゲートを有する単極性のトランジスタで構成される駆動回路において、第１のゲートには、トランジスタのスイッチングを制御するための第１の信号が入力され、第２のゲートには、トランジスタのしきい値電圧を制御するための第２の信号が入力され、第２の信号は、トランジスタのソースとドレインとの間を流れる電流を含む、駆動回路の消費電流の値に応じて制御される駆動回路である。
本発明の一態様により、ディプレッション型となる薄膜トランジスタを単極性の駆動回路に用いる際に、しきい値電圧の変動の程度に応じてしきい値電圧を補正し、消費電力の増大、誤動作の低減を行うことのできる駆動回路を提供することができる。
なお本明細書でいう単極性回路とは、同じ導電型によるトランジスタ素子で構成される回路のことをいう。具体的にはｎチャネル型トランジスタで構成される回路、またはｐチャネル型トランジスタで構成される回路のことをいう。
表示装置の一例をブロック図で示す図。 バックゲート電圧の電流値（電圧値）の変化に基づいた設定動作を説明するフローチャートを示す図。 シフトレジスタ回路を構成する各回路の一例を示す図。 シフトレジスタのタイミングチャートの一例を示す図。 表示装置の断面図の一例を示す図。 信号線駆動（ソースドライバー）回路のブロック図とタイミングチャートの一例を示す図。 表示装置の一例を示す図。 薄膜トランジスタの断面図と回路記号の一例を示す図。 薄膜トランジスタのＩｄ−Ｖｇ特性とバックゲート電圧Ｖｂｇとの関係を説明するための図。 単極性（ｎチャネル型）トランジスタを用いたブートストラップ型インバータ回路を示す図。 バックゲート電圧と消費電流の関係について説明するための図。
以下、本発明の実施の形態及び実施例について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、駆動回路周辺の各回路のブロック図について示す。図１では、表示装置の駆動回路を例に挙げて説明を行うものである。
本実施の形態で示す駆動回路１００は、表示部駆動回路１０１、制御回路１０２を有する。
表示部駆動回路１０１は、一例として、ゲート線駆動回路１０３Ａ、信号線駆動回路１０３Ｂを有する。ゲート線駆動回路１０３Ａ、信号線駆動回路１０３Ｂは、複数の画素を有する表示部１０４を駆動するための駆動回路である。また、ゲート線駆動回路１０３Ａ、信号線駆動回路１０３Ｂ、及び表示部１０４は、同じ基板１０５に形成される薄膜トランジスタにより回路が構成されるものである。
なおゲート線駆動回路１０３Ａ、信号線駆動回路１０３Ｂ、及び表示部１０４を構成する薄膜トランジスタは、単極性のトランジスタ、特にｎチャネル型の薄膜トランジスタである。ｎチャネル型の薄膜トランジスタとしては、半導体層を酸化物半導体とした薄膜トランジスタを用いることが好ましい。酸化物半導体を薄膜トランジスタの半導体層として用いることにより、アモルファスシリコン等のシリコン系半導体材料と比較して電界効果移動度を高めることが出来る。なお酸化物半導体としては、例えば、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）なども用いることができる。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
酸化物半導体としてＩｎＭＯ３（ＺｎＯ）ｘ（ｘ＞０）で表記される薄膜を用いることができる。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。例えば、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を用いることができる。
酸化物半導体（ＩｎＭＯ３（ＺｎＯ）ｘ（ｘ＞０）膜）としてＩｎ−Ｇａ−Ｚｎ−Ｏ系膜のかわりに、Ｍを他の金属元素とするＩｎＭＯ３（ＺｎＯ）ｘ（ｘ＞０）膜を用いてもよい。また、酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。
なおゲート線駆動回路１０３Ａ、信号線駆動回路１０３Ｂは、図８で説明したように、半導体層の上下に絶縁層を介して配置された第１のゲート、及び第２のゲートを有する単極性のトランジスタによって構成されることとなる。なお第１のゲートと第２のゲートとの位置関係については、逆であってもよい。
また、本明細書で説明する駆動回路に用いるトランジスタは、図８で説明したように、第１のゲートと、第２のゲートと、ドレインと、ソースとを含む少なくとも四つの端子を有する素子であり、ドレインとソースとの間にチャネル領域を介して電流を流すことが出来る。なお第１のゲートに入力される第１の信号は、トランジスタのスイッチングを制御するための信号であり、第２のゲートに入力される第２の信号は、トランジスタのしきい値電圧を制御する信号である。なお、第２の信号のことを、バックゲート電圧Ｖｂｇということもある。
制御回路１０２は、表示部１０４にて表示を行うために駆動する表示部駆動回路１０１を制御するための信号を供給する回路である。制御回路１０２は、表示部駆動回路１０１より表示部１０４でのパネル表示を行うための各種信号を出力する信号生成回路１０６、表示部駆動回路を構成する単極性のトランジスタのしきい値電圧を制御するためのバックゲート電圧制御回路１０７を有する。
信号生成回路１０６は、ゲート線駆動回路１０３Ａ、及び信号線駆動回路１０３Ｂよりパルス信号を表示部１０４に出力して、表示部１０４でのパネル表示を行うための各種信号を、配線を介して表示部駆動回路１０１に出力するための回路である。具体的には、ゲート線駆動回路１０３Ａ、及び信号線駆動回路１０３Ｂに電源電圧である高電源電位Ｖｄｄ、低電源電位Ｖｓｓを供給し、ゲート線駆動回路１０３Ａには、ゲート線駆動回路用のスタートパルスＳＰ、クロック信号ＣＫ、及び／または、信号線駆動回路１０３Ｂには、信号線駆動回路用のスタートパルスＳＰ、クロック信号ＣＫを生成し、出力する回路である。なお他にも画像信号、ラッチ信号等の信号を生成する回路であってもよい。
バックゲート電圧制御回路１０７は、電流値検出回路１０８、判定回路１０９、補正電圧記憶回路１１０、補正電圧出力回路１１１を有する。
なお電流値検出回路１０８では、任意の期間毎に、電流値を測定して判定回路１０９に出力する。電流値検出回路１０８は、電流値の測定に限らず、直列にある一定の抵抗を繋いでその両端に加わる電圧値を検出する構成としてもよい。また、電流値検出回路１０８は、電源電位（Ｖｄｄ、Ｖｓｓ）を供給する配線、クロック信号及びスタートパルスを供給する配線に接続される構成について示したが、他の構成でもよい。例えば、電源電位を供給する配線のみに、電流値検出回路１０８を設ける構成としてもよい。電源電位は、直流の信号であり、リーク電流による電流値の増加を検出しやすいため好適である。
なおバックゲート電圧設定処理を開始するタイミング、つまり電流値検出回路１０８での電流値または電圧値を測定する期間（電流値測定期間ともいう）は、駆動回路１００の電源投入後であってもよいし、駆動回路１００が動作中の任意の期間毎としてもよい。
判定回路１０９は、電流値検出回路１０８で検出した電流値または電圧値の強度Ｘが、あらかじめ設定した基準値の強度Ａと比較して小さくなっているかどうかを判定する。強度Ｘが強度Ａよりも大きい場合、当該電流値測定期間でのバックゲート電圧Ｖｂｇの値では、駆動回路を構成するトランジスタのソースとドレインとの間を流れる電流が大きく、駆動回路を構成する複数の単極性のトランジスタのＩｄ−Ｖｇ特性がノーマリーオンとなっており、表示部駆動回路１０１を構成するトランジスタのソースとドレインとの間を流れる電流を含む消費電流が大きい状態であることが分かる。
なお強度について本実施の形態では、電流値または電圧値として説明したが、他の物理量に変換した強度Ｘとして、基準値の強度Ａと比較する構成としてもよい。
なお消費電流の低下は、トランジスタがスイッチング動作を行わない場合においても起こりえる。例えば、過度にバックゲート電圧の値を低くして第２のゲートに印加すると、消費電流が低下するとともに、所望のパルス波形が得られない。そのため、バックゲート電圧を設定する場合には、予め充分に高い電圧、例えばトランジスタが確実にディプレッション型となる電圧を、バックゲート電圧設定処理開始時のバックゲート電圧の初期値として印加する構成とすることが好ましい。この様に、ｎチャネル型トランジスタにおいてバックゲート電圧の初期値を充分に高い値に設定することで、元々過度にしきい値電圧がシフトしたエンハンスメント型となってしまっていて正常動作が困難な場合でも、より安定した動作が実現できるようにバックゲート電圧を設定することもできるようになる。
補正電圧記憶回路１１０は、バックゲート電圧Ｖｂｇを設定するための回路であり、判定回路１０９の判定結果に基づき、バックゲート電圧Ｖｂｇとして補正電圧出力回路１１１より出力する電圧の大きさを設定して記憶する回路である。具体的には、判定回路１０９の結果が強度Ｘ≧強度Ａであれば、Ｖｂｇの値にあらかじめ設定したＶｓｔｅｐを加えた値、つまりＶｂｇ−Ｖｓｔｅｐの値を新たなＶｂｇの値として記憶する。一方、判定回路１０９の結果が強度Ｘ＜強度Ａであれば、Ｖｂｇの値は現設定処理時の値をそのまま記憶して、Ｖｂｇの設定処理作業を終了する。
そして補正電圧記憶回路１１０が記憶したバックゲート電圧Ｖｂｇの値は、補正電圧出力回路１１１よりバックゲート電圧Ｖｂｇとして出力する。すなわち、バックゲート電圧設定処理期間以外の期間においては、補正電圧記憶回路１１０が記憶したバックゲート電圧Ｖｂｇの値に基づいて、補正電圧出力回路１１１より一定のバックゲート電圧Ｖｂｇを出力し続けることとなる。
補正電圧記憶回路１１０は、不揮発性の記憶装置を有する構成であることが望ましい。電源オフ時には、補正電圧記憶回路１１０に記憶したバックゲート電圧Ｖｂｇが不揮発性の記憶装置に記憶され、電源投入時に再び前の電源切断時と同じバックゲート電圧Ｖｂｇを補正電圧出力回路１１１より出力することができる。すなわち、駆動回路１００の電源投入の度にバックゲート電圧設定処理を実行せずに、バックゲート電圧Ｖｂｇの出力を速やかに行うこともできる。
なお、信号生成回路１０６、及びバックゲート電圧制御回路１０７は、ゲート線駆動回路１０３Ａ、信号線駆動回路１０３Ｂ、及び表示部１０４とは別の基板に形成されたトランジスタで構成することが好ましい。一例としては、単結晶半導体を用いて作製されるトランジスタで構成することが好ましい。単結晶半導体を用いて作製されるトランジスタは、しきい値電圧のシフトが小さいため、誤動作することがほとんどなく、安定した信号の出力をすることができる。
なお高電源電位とは、基準電位より高い電位の信号のことであり、低電源電位とは基準電位以下の電位の信号のことをいう。なお高電源電位及び低電源電位ともに、トランジスタが動作でき、かつ劣化や破壊及び消費電力が問題とはならない程度の電位であることが望ましい。なお基準電位としては、グラウンド電位ＧＮＤ等である。
なお、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
次に、図１で示した駆動回路でのバックゲート電圧制御回路１０７の動作について図２のフローチャートを用いて説明する。そして本実施の形態における駆動回路によって、ノーマリーオンの程度がばらつく場合にあっても、消費電力が少なく、且つ誤動作の少ない構成となることについて説明する。
まず、表示部駆動回路への電源電圧の印加、及び第２のゲートへのバックゲート電圧Ｖｂｇの印加を行う（図２、ステップ２０１）。第２のゲートに印加するバックゲート電圧Ｖｂｇの値は、予め初期値を図１に示す補正電圧記憶回路１１０に強制的に設定しても良いし、前の電源切断時に補正電圧記憶回路１１０が記憶していたバックゲート電圧Ｖｂｇをそのまま出力してもよい。バックゲート電圧Ｖｂｇは、図１に示す補正電圧出力回路１１１から、駆動回路が有するトランジスタの第２のゲートに印加される。
次いで、図１に示すバックゲート電圧制御回路１０７の電流値検出回路１０８では、信号生成回路１０６より供給される配線に流れる電流値、または直列に繋がれたある一定の抵抗の両端の電圧値の大きさについて計測を行う（図２、ステップ２０２）。上述のように、ディプレッション型のトランジスタであれば、エンハンスメント型のトランジスタと比較して電流値検出回路で読み取られる電流値（又は電圧値）が大きくなる。
次いで、図１に示す判定回路１０９にて、電流値、または電圧値の強度Ｘが基準値の強度Ａ未満か否かの判定を行う（図２、ステップ２０３）。このときステップ２０１でのバックゲート電圧Ｖｂｇの印加により、トランジスタがエンハンスメント型のトランジスタとなり、電流値、または電圧値の強度Ｘが基準値強度Ａ未満であれば、トランジスタを介して流れるリーク電流を含む消費電流が小さい状態と判断され、補正電圧記憶回路１１０に現設定処理時バックゲート電圧Ｖｂｇの値が記憶される。
一方、判定回路１０９にて、電流値、または電圧値の強度Ｘが基準値の強度Ａ以上の場合、表示部駆動回路１０１を構成する各トランジスタを介して流れるリーク電流を含む消費電流が大きい状態と判断される。この場合、バックゲート電圧Ｖｂｇには、さらにあらかじめ設定したＶｓｔｅｐを加えた値、つまりＶｂｇ−Ｖｓｔｅｐの値を新たなＶｂｇの値として設定し、第２のゲートに印加する（図２、ステップ２０４）。
なおバックゲート電圧Ｖｂｇを設定するＶｓｔｅｐは、バックゲート電圧Ｖｂｇの設定動作の連続試行回数に応じて設定されるものである。
次いで、ステップ２０２と同様に、図１に示すバックゲート電圧制御回路１０７の電流値検出回路１０８では、信号生成回路１０６より供給される配線に流れる電流値、または電圧値の大きさについて計測を行う。（図２、ステップ２０５）。
次いで、ステップ２０３と同様に、図１に示す判定回路１０９にて、電流値、または電圧値が基準値以下か否かの判定を行う（図２、ステップ２０６）。このときステップ２０４でのバックゲート電圧Ｖｂｇの印加により、トランジスタがエンハンスメント型のトランジスタとなり、電流値、または電圧値の強度Ｘが基準値強度Ａ未満であれば、トランジスタを介して流れるリーク電流を含む消費電流が小さい状態と判断され、補正電圧記憶回路１１０に現設定処理時バックゲート電圧Ｖｂｇの値が記憶される。
なお、より安定した駆動回路の正常動作を実現させる場合には、あらかじめ設定した余分（マージン）の電圧を、消費電流の低下が判定されたバックゲート電圧Ｖｂｇの値にさらに加えて補正電圧記憶回路１１０に記憶することが好ましい。この様にバックゲート電圧Ｖｂｇにマージンを持たせることで、バックゲート電圧設定処理間隔が長くてその間にＴＦＴ特性が多少変動したとしても、正常動作をより確実に実現することが可能となる。
再度、判定回路１０９にて、電流値、または電圧値の強度Ｘが基準値の強度Ａ以上の場合、表示部駆動回路１０１を構成する各トランジスタを介して流れるリーク電流を含む消費電流が大きい状態と判断される。この場合、また図２に示すステップ２０４へ戻って処理を続けることとなる。
上述の動作によって、表示部駆動回路において、ディプレッション型となる薄膜トランジスタを単極性の駆動回路に用いる際に、しきい値電圧の変動の程度に応じてしきい値電圧を補正し、消費電力の増大、誤動作の低減を行うことができる。
次いで、表示部駆動回路を構成するシフトレジスタの構成について図３に一例を示す。
図３（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（Ｎ≧３の自然数）を有している。図３（Ａ）に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ≧２の自然数）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。また各段のパルス出力回路には、第６の配線１６より、バックゲート電圧制御回路１０７からのバックゲート電圧Ｖｂｇが供給される。なお、図３（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第７の配線１７より第２のスタートパルスＳＰ２、第８の配線１８より第３のスタートパルスＳＰ３をそれぞれ入力する構成でもよい。または別途、内部で生成された信号であってもよい。例えば、表示部へのパルス出力に寄与しない第（ｎ＋１）のパルス出力回路１０＿（ｎ＋１）、第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）を設け（ダミー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第３のスタートパルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨ信号とＬ信号を繰り返す信号である。また、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端子２５、第１の出力端子２６、第２の出力端子２７、第６の入力端子２８を有している（図３（Ｂ）参照）。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図３（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されている。
また図３（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力され、第６の入力端子２８よりバックゲート電圧Ｖｂｇが入力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図３（Ｃ）で説明する。
図３（Ｃ）において第１のトランジスタ３１は、第１端子が配線５１に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が配線５１に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３７は、第１端子が配線５１に電気的に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極が配線５１に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。また第１のトランジスタ３１乃至第１１のトランジスタ４１の第２のゲートには、バックゲート電圧Ｖｂｇを供給するための配線５２に電気的に接続されている。
図３（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとする。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＮＢとする。
図３（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の入力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２のクロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にはスタートパルスＳＰが入力され、第５の入力端子２５には後段信号ＯＵＴ（３）が入力され、第１の出力端子２６からは第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７からは第２の出力信号ＯＵＴ（１）が出力され、第６の入力端子２８には判定信号ＪＳが入力される。
ここで、図３（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャートについて図４に示す。なおシフトレジスタが走査線駆動回路である場合、図４中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
図３、４で、一例として示した、ｎチャネル型のトランジスタを複数用いて作製した駆動回路においては、バックゲート電圧Ｖｂｇを印加することにより、駆動回路を構成するトランジスタでディプレッション型のトランジスタを有する場合、配線５１と配線５３が導通状態となり、リーク電流が流れることによる消費電力の増加を低減することができる。また過度にしきい値電圧がシフトしたエンハンスメント型のトランジスタにすることなく、駆動回路の動作を妨げない程度に薄膜トランジスタをエンハンスメント型のトランジスタとすることができる。そのため、表示部駆動回路において、ディプレッション型となる薄膜トランジスタを単極性の駆動回路に用いる際に、しきい値電圧の変動の程度に応じてしきい値電圧を補正し、消費電力の増大、誤動作の低減を行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した駆動回路、及び当該駆動回路によって制御される表示部を具備する表示装置の断面図について、図５を用いて説明する。また本実施の形態では、表示装置として液晶表示装置の一例について説明をおこなうが、有機ＥＬ等の発光素子を具備する表示装置、または電気泳動素子を具備する電子ペーパーの駆動回路としても適用することが可能である。なお、上記実施の形態で説明した構成は、表示装置の駆動回路に限らず、光センサ用駆動回路等の他の装置にも適用可能である。
本発明の一形態である液晶表示装置を図５に示す。図５の液晶表示装置は、薄膜トランジスタ７０１及び容量７０２を含む画素部、及び薄膜トランジスタ７０３を含む駆動回路部、画素電極層７０４、配向膜として機能する絶縁層７０５が設けられた基板７０６と、配向膜として機能する絶縁層７０７、対向電極層７０８、カラーフィルタとして機能する着色層７０９が設けられた対向基板７１０とが液晶層７１１を挟持して対向している。また、基板７０６及び対向基板７１０の液晶層７１１と反対側には、それぞれ偏光板（偏光子を有する層、単に偏光子ともいう）７１２ａ、７１２ｂが設けられ、ゲート配線の端子部には第１の端子７１３、接続電極７１４、及び接続用の端子電極７１５、ソース配線の端子部には第２の端子７１６及び接続用の端子電極７１７が設けられている。
駆動回路部において、薄膜トランジスタ７０３はゲート電極層７２１及びゲート絶縁層７２２上に半導体層７２３が設けられ、半導体層７２３上に酸化物絶縁層７２４が設けられ、酸化物半導体層７２４上に導電層７１８が設けられる。ドレイン電極層７１９ｂはゲート電極層と同工程で形成される導電層７２０と電気的に接続している。また、画素部において、薄膜トランジスタ７０１のドレイン電極層は画素電極層７０４と電気的に接続している。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。また酸化物半導体を用いた薄膜トランジスタは電界効果移動度が高く表示装置の画素部及び駆動回路を構成するものとして好適である。一方で、酸化物半導体は外因性の不純物が添加されなくても、酸素が抜けた空孔欠陥によりｎ型化しやすいという性質がある。酸化物半導体層に接して酸化物絶縁膜を形成することによって、安定した電気特性を有する薄膜トランジスタを得ることができるが、仮に酸化物半導体ｎ型化してノーマリーオンの薄膜トランジスタが形成された場合でも、本実施の形態の駆動回路を用いることによってしきい値電圧の変動の程度に応じてしきい値電圧を補正し、消費電力の増大、誤動作の低減を行うことができる。
なお、本実施の形態では上記実施の形態の薄膜トランジスタにおいて、酸化物半導体を半導体層に用いる例について説明したが、実施の形態１で開示する構成は、駆動回路を構成するディプレッション型となる薄膜トランジスタが第１のゲート及び第２のゲートを有する構成とするものである。従って、例えば、非晶質シリコンで形成される半導体層において、意図的または非意図的にｎ型の導電性を付与する不純物が含まれることによってノーマリーオンとして動作するトランジスタにも、実施の形態１で開示する構成を用いることができる。
表示部駆動回路において、上記実施の形態と同様の駆動回路の構成とすることで、ディプレッション型となる薄膜トランジスタを単極性の駆動回路に用いる際に、しきい値電圧の変動の程度に応じてしきい値電圧を補正し、消費電力の増大、誤動作の低減を行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。なお基板上に配置する薄膜トランジスタは、実施の形態２の断面図に示すよう形成すればよい。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、Ｎチャネル型ＴＦＴである例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナログ信号である場合が多い。
次に、図６（Ａ）の信号線駆動回路の動作について、図６（Ｂ）のタイミングチャートを参照して説明する。図６（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれることによって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止することができる。
なお、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタやバッファ等を有していてもよい。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
本実施形態の駆動回路に、上記実施の形態で説明した制御回路を用いることで、しきい値電圧の変動の程度に応じてしきい値電圧を補正し、消費電力の増大、誤動作の低減を行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施形態においては、上記実施の形態で説明した表示装置を表示部に具備する電子機器の例について説明する。
上記実施の形態の各々の図で述べた内容（一部でもよい）を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図７（Ａ）はディスプレイであり、筐体１０１１、支持台１０１２、表示部１０１３を含む。図７（Ａ）に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図７（Ａ）に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
図７（Ｂ）はカメラであり、本体１０３１、表示部１０３２、受像部１０３３、操作キー１０３４、外部接続ポート１０３５、シャッターボタン１０３６を含む。図７（Ｂ）に示すカメラは、静止画を撮影する機能を有する。また動画を撮影する機能を有していてもよい。なお、図７（Ｂ）に示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
図７（Ｃ）はコンピュータであり、本体１０５１、筐体１０５２、表示部１０５３、キーボード１０５４、外部接続ポート１０５５、ポインティングデバイス１０５６を含む。図７（Ｃ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図７（Ｃ）に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
本実施形態の表示部に上記実施の形態で説明した表示装置を用いる構成とすることで、しきい値電圧の変動の程度に応じてしきい値電圧を補正し、消費電力の増大、誤動作の低減を行うことができ、低消費電力化及び表示品質の向上した電子機器とすることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
図１１は、駆動回路に接続する配線において、第２のゲートに印加するバックゲート電圧Ｖｂｇを横軸、高電源電位Ｖｄｄを入力する配線、及び低電源電位Ｖｓｓを入力する配線における消費電流を縦軸とした際のグラフである。なお図１１中、菱形印が高電源電位を供給する配線での消費電流（以下、Ｉｓｖｄｄという）について示したグラフに相当し、三角印が低電源電位を供給する配線での消費電流（以下、Ｉｓｖｓｓという）について示したグラフに相当する。なお、図１１のグラフにおける高電源電位Ｖｄｄ及び低電源電位Ｖｓｓを供給する駆動回路は、図３で示した駆動回路の構成についてである。
図１１に示すようにバックゲート電圧Ｖｂｇを０Ｖよりマイナス側にシフトさせていくにしたがって、消費電流は減少していく。図１１中、−２．０Ｖから−３．５ＶにかけてＩｓｖｄｄ及びＩｓｖｓｓ共に大きく減少することがわかる。当該消費電流の減少は、駆動回路を構成するトランジスタの閾値電圧がシフトすることによってディプレッション型からエンハンスメント型のトランジスタとなったことによるものである。エンハンスメント型のトランジスタとなったことでリーク電流の減少が見られ、実際に駆動回路のパルス出力の波形と照らし合わせても、−３．５Ｖから−７．０Ｖの範囲（より好ましくは−４．０Ｖから−６．０の範囲：図１１中、矢印１１０１の範囲）にかけて駆動回路が正常動作していくことがわかった。つまりこの場合には、上記実施の形態１の図１、図２を用いて説明したバックゲート電圧設定処理の中で、基準値強度ＡをＩｓｖｄｄであれば１．５ｍＡ、Ｉｓｖｓｓであれば４．０ｍＡとあらかじめ設定することで、バックゲート電圧Ｖｂｇが−３．５Ｖとなった時点で電流値の強度Ｘが基準値強度Ａを下回ることになり、バックゲート電圧Ｖｂｇを−３．５Ｖに設定することが可能となる。
なお本実施例では、上記実施の形態１の図１、図２を用いて説明したバックゲート電圧設定処理において、消費電流の減少の度合いを判定する構成について示したが、図１１を見てもわかるように、より確実に駆動回路の正常な動作を実現する場合には、消費電流の低下が判定されたバックゲート電圧Ｖｂｇからさらに−１．５Ｖ程度の余分（マージン）を予め設定しておくことで、バックゲート電圧Ｖｂｇの設定が−５．０Ｖになるようにすることが好ましい。
また図１１からもわかるように、バックゲート電圧の印加が−７．０Ｖ以下になると、さらに消費電流が低下することになるが、当該消費電流の低下は、トランジスタのスイッチングに動作が行えなくなることによるものである。実際に駆動回路のパルス出力の波形をみても、バックゲート電圧の印加が−７．０Ｖ以下になると所望のパルス波形が得られていなかった。そのため、バックゲート電圧を設定する場合には、予め高い電圧、例えばこの図１１のケースであれば０Ｖをバックゲート電圧の初期値として印加する構成とすることが好ましい。
なお本実施例は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
１６ 配線
１７ 配線
１８ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ 入力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
５１ 配線
５２ 配線
５３ 配線
６１ 期間
６２ 期間
１００ 駆動回路
１０１ 表示部駆動回路
１０２ 制御回路
１０４ 表示部
１０５ 基板
１０６ 信号生成回路
１０７ バックゲート電圧制御回路
１０８ 電流値検出回路
１０９ 判定回路
１１０ 補正電圧記憶回路
１１１ 補正電圧出力回路
２０１ ステップ
２０２ ステップ
２０３ ステップ
２０４ ステップ
２０５ ステップ
２０６ ステップ
７０１ 薄膜トランジスタ
７０２ 容量
７０３ 薄膜トランジスタ
７０４ 画素電極層
７０５ 絶縁層
７０６ 基板
７０７ 絶縁層
７０８ 対向電極層
７０９ 着色層
７１０ 対向基板
７１１ 液晶層
７１３ 端子
７１４ 接続電極
７１５ 端子電極
７１６ 端子
７１７ 端子電極
７１８ 導電層
７２０ 導電層
７２１ ゲート電極層
７２２ ゲート絶縁層
７２３ 半導体層
７２４ 酸化物絶縁層
９００ 薄膜トランジスタ
９０１ ゲート
９０２ ゲート絶縁膜
９０３ 酸化物半導体膜
９０５ 絶縁層
９０６ ゲート
９０７ 基板
９１１ 曲線
９１２ 曲線
９１３ 曲線
９２１ 薄膜トランジスタ
９２２ 薄膜トランジスタ
９２３ 薄膜トランジスタ
９２４ 薄膜トランジスタ
９２５ 容量素子
９２６ 配線
９２７ 配線
９２８ 配線
１０１１ 筐体
１０１２ 支持台
１０１３ 表示部
１０３１ 本体
１０３２ 表示部
１０３３ 受像部
１０３４ 操作キー
１０３５ 外部接続ポート
１０３６ シャッターボタン
１０３Ａ ゲート線駆動回路
１０３Ｂ 信号線駆動回路
１０５１ 本体
１０５２ 筐体
１０５３ 表示部
１０５４ キーボード
１０５５ 外部接続ポート
１０５６ ポインティングデバイス
１１０１ 矢印
２０４Ａ ソース端子
２０４Ｂ ドレイン端子
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
７１９ｂ ドレイン電極層
９０４Ａ ソース端子
９０４Ｂ ドレイン端子

Claims (6)

  1. 半導体層の上下に絶縁層を介して配置された第１のゲート及び第２のゲートを有する単極性のトランジスタで構成される駆動回路において、
    前記第１のゲートには、前記トランジスタのスイッチングを制御するための第１の信号が入力され、
    前記第２のゲートには、前記トランジスタのしきい値電圧を制御するための第２の信号が入力され、
    前記第２の信号は、前記トランジスタのソースとドレインとの間を流れる電流を含む、前記駆動回路の消費電流の値に応じて制御されることを特徴とする駆動回路。
  2. 請求項１において、前記第２の信号は、前記消費電流の値の増減に応じて、前記第２のゲートに印加する電圧レベルを変更するよう補正するバックゲート電圧制御回路により供給される信号であることを特徴とする駆動回路。
  3. 請求項１または請求項２において、前記バックゲート電圧制御回路は、前記消費電流の値を検出する電流値検出回路、前記消費電流の値に応じて補正のための電圧を記憶する補正電圧記憶回路、及び前記補正のための電圧を第２のゲートに出力する補正電圧出力回路を有することを特徴とする駆動回路。
  4. 請求項１乃至請求項３のいずれか一において、前記半導体層は、酸化物半導体であることを特徴とする駆動回路。
  5. 請求項１乃至請求項４のいずれか一に記載の前記駆動回路を具備する表示装置。
  6. 請求項５に記載の表示装置を具備する電子機器。
JP2010236342A 2009-10-30 2010-10-21 半導体装置 Active JP5178801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010236342A JP5178801B2 (ja) 2009-10-30 2010-10-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009249631 2009-10-30
JP2009249631 2009-10-30
JP2010236342A JP5178801B2 (ja) 2009-10-30 2010-10-21 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013001039A Division JP5728507B2 (ja) 2009-10-30 2013-01-08 表示装置

Publications (3)

Publication Number Publication Date
JP2011120221A true JP2011120221A (ja) 2011-06-16
JP2011120221A5 JP2011120221A5 (ja) 2012-11-01
JP5178801B2 JP5178801B2 (ja) 2013-04-10

Family

ID=43921794

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010236342A Active JP5178801B2 (ja) 2009-10-30 2010-10-21 半導体装置
JP2013001039A Expired - Fee Related JP5728507B2 (ja) 2009-10-30 2013-01-08 表示装置
JP2015022143A Withdrawn JP2015135500A (ja) 2009-10-30 2015-02-06 表示装置
JP2016168046A Active JP6328709B2 (ja) 2009-10-30 2016-08-30 表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2013001039A Expired - Fee Related JP5728507B2 (ja) 2009-10-30 2013-01-08 表示装置
JP2015022143A Withdrawn JP2015135500A (ja) 2009-10-30 2015-02-06 表示装置
JP2016168046A Active JP6328709B2 (ja) 2009-10-30 2016-08-30 表示装置

Country Status (6)

Country Link
US (1) US8674979B2 (ja)
JP (4) JP5178801B2 (ja)
KR (1) KR101712340B1 (ja)
CN (1) CN102484471B (ja)
TW (2) TWI592918B (ja)
WO (1) WO2011052368A1 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086363A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 駆動回路、当該駆動回路を具備する表示装置、当該表示装置を具備する電子機器
JP2013055651A (ja) * 2011-08-05 2013-03-21 Semiconductor Energy Lab Co Ltd パルス信号出力回路およびシフトレジスタ
JP2013084333A (ja) * 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
KR20130099850A (ko) * 2012-02-29 2013-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014030185A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd パルス出力回路、半導体装置
KR20140025794A (ko) * 2012-08-22 2014-03-05 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
WO2014042116A1 (ja) * 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
WO2014141800A1 (ja) * 2013-03-12 2014-09-18 シャープ株式会社 シフトレジスタ回路、駆動回路、及び表示装置
JP2015169811A (ja) * 2014-03-07 2015-09-28 株式会社Ｊｏｌｅｄ 表示装置、及び、表示装置を備えた電子機器
WO2015186832A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 アクティブマトリクス基板及び表示パネル
JP2016053719A (ja) * 2013-04-04 2016-04-14 株式会社半導体エネルギー研究所 ゲートドライバ
JP2016143059A (ja) * 2015-01-29 2016-08-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
KR20170030714A (ko) * 2015-09-09 2017-03-20 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
JP2017060160A (ja) * 2011-08-29 2017-03-23 株式会社半導体エネルギー研究所 半導体装置
DE112017003634T5 (de) 2016-07-20 2019-04-11 Mitsubishi Electric Corporation Schieberegisterschaltung und Anzeigetafel
US10504470B2 (en) 2017-02-07 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JP2020500333A (ja) * 2016-12-30 2020-01-09 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． Ｉｇｚｏ薄膜トランジスタのｇｏａ回路及び表示装置
JP2020102642A (ja) * 2012-05-11 2020-07-02 株式会社半導体エネルギー研究所 半導体装置
JP2021010168A (ja) * 2012-07-20 2021-01-28 株式会社半導体エネルギー研究所 半導体装置
KR20210145310A (ko) * 2012-04-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2022046818A (ja) * 2015-12-25 2022-03-23 株式会社半導体エネルギー研究所 半導体装置、プロセッサ、電子部品及び電子機器
JP7503725B1 (ja) 2015-10-30 2024-06-20 株式会社半導体エネルギー研究所 半導体装置
JP7573720B2 (ja) 2012-07-20 2024-10-25 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298794B (zh) 2010-08-27 2019-07-30 株式会社半导体能源研究所 存储器件及半导体器件
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US8891285B2 (en) 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN104620211A (zh) * 2012-09-14 2015-05-13 夏普株式会社 触摸面板和触摸面板一体型的显示装置
KR101441958B1 (ko) * 2012-09-28 2014-09-18 엘지디스플레이 주식회사 박막트랜지스터 보상회로를 포함하는 액정표시장치
CN102968229A (zh) * 2012-11-07 2013-03-13 江苏美琪威电子科技有限公司 电容式触摸屏感应器的充电电流补偿方法及系统
WO2014174889A1 (ja) * 2013-04-25 2014-10-30 シャープ株式会社 表示装置及びその駆動方法
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
US9136864B1 (en) * 2014-02-26 2015-09-15 Maxim Integrated Products, Inc. Method for trimming segment currents in current steering DAC based on most back gate voltage modulation
WO2015136413A1 (en) 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6652342B2 (ja) 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 半導体装置
KR102281755B1 (ko) * 2014-09-16 2021-07-27 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102278875B1 (ko) * 2015-01-14 2021-07-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR102431311B1 (ko) 2015-01-15 2022-08-12 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102481068B1 (ko) 2016-01-04 2022-12-27 삼성디스플레이 주식회사 표시장치
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
WO2019025893A1 (ja) 2017-07-31 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR102527817B1 (ko) * 2018-04-02 2023-05-04 삼성디스플레이 주식회사 표시 장치
US11626875B2 (en) * 2018-04-20 2023-04-11 Texas Instruments Incorporated Stress reduction on stacked transistor circuits
WO2020062230A1 (zh) * 2018-09-30 2020-04-02 深圳市柔宇科技有限公司 阵列基板栅极驱动电路、薄膜晶体管及显示装置
JP2022078757A (ja) * 2020-11-13 2022-05-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
CN115909978B (zh) * 2021-09-30 2024-08-06 乐金显示有限公司 栅极驱动电路以及包括栅极驱动电路的显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222256A (ja) * 2002-12-25 2004-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびこれを用いた表示装置並びに電子機器
JP2006237624A (ja) * 1998-06-12 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置及びインバータ回路
JP2008083692A (ja) * 2006-08-31 2008-04-10 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2008089915A (ja) * 2006-09-29 2008-04-17 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2009094927A (ja) * 2007-10-11 2009-04-30 Seiko Epson Corp バッファ、レベルシフト回路及び表示装置
JP2009251205A (ja) * 2008-04-04 2009-10-29 Sony Corp 表示装置と電子機器

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159260A (en) 1978-03-08 1992-10-27 Hitachi, Ltd. Reference voltage generator device
FR2524679B1 (fr) * 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
JPS5919486A (ja) * 1982-07-22 1984-01-31 Sony Corp 画像表示装置
JPH0756542B2 (ja) 1985-09-25 1995-06-14 カシオ計算機株式会社 液晶駆動回路
US4922240A (en) * 1987-12-29 1990-05-01 North American Philips Corp. Thin film active matrix and addressing circuitry therefor
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
EP0438138B1 (en) * 1990-01-17 1995-03-15 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JPH04191723A (ja) 1990-11-27 1992-07-10 Toshiba Corp 液晶駆動装置
JP2688548B2 (ja) 1991-09-10 1997-12-10 シャープ株式会社 液晶パネル駆動用半導体装置
JP2997356B2 (ja) 1991-12-13 2000-01-11 京セラ株式会社 液晶表示装置の駆動方法
JP3212352B2 (ja) 1992-04-09 2001-09-25 カシオ計算機株式会社 表示駆動装置
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
US5807772A (en) 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
DE69410682T2 (de) 1993-03-30 1999-01-21 Asahi Glass Co. Ltd., Tokio/Tokyo Anzeigevorrichtung und Steuerverfahren für Anzeigevorrichtung
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
US5574475A (en) 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JPH07134572A (ja) 1993-11-11 1995-05-23 Nec Corp アクティブマトリクス型液晶表示装置の駆動回路
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5570105A (en) 1993-12-25 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Driving circuit for driving liquid crystal display device
JP3442449B2 (ja) 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
JP2734962B2 (ja) 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH10512081A (ja) 1994-10-19 1998-11-17 インテル・コーポレーション フラッシュ・メモリ用電圧源
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JP3286152B2 (ja) 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3708554B2 (ja) 1995-08-04 2005-10-19 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP3647523B2 (ja) * 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5814834A (en) 1995-12-04 1998-09-29 Semiconductor Energy Laboratory Co. Thin film semiconductor device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3516424B2 (ja) * 1996-03-10 2004-04-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JPH10229197A (ja) 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
US6569716B1 (en) * 1997-02-24 2003-05-27 Sanyo Electric Co., Ltd. Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP3552500B2 (ja) * 1997-11-12 2004-08-11 セイコーエプソン株式会社 論理振幅レベル変換回路，液晶装置及び電子機器
JP3117684B2 (ja) * 1998-05-14 2000-12-18 ヨンス チョー 自動車用ステアリングホイールリムの製造方法
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4386978B2 (ja) * 1998-08-07 2009-12-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP4069648B2 (ja) * 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005251348A (ja) 2004-03-08 2005-09-15 Casio Comput Co Ltd シフトレジスタ回路及びその駆動制御方法
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TWI648719B (zh) * 2004-09-16 2019-01-21 日商半導體能源研究所股份有限公司 具有圖素的顯示裝置和電子裝置
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101340512B1 (ko) * 2006-12-01 2013-12-12 삼성디스플레이 주식회사 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5049691B2 (ja) * 2007-08-06 2012-10-17 株式会社日立製作所 半導体集積回路
JP5344449B2 (ja) * 2007-12-14 2013-11-20 国立大学法人島根大学 半導体多結晶薄膜及び半導体装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP2009207041A (ja) * 2008-02-29 2009-09-10 Seiko Epson Corp 電気回路、電気光学装置、電子機器、および電気回路の制御方法
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237624A (ja) * 1998-06-12 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置及びインバータ回路
JP2004222256A (ja) * 2002-12-25 2004-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびこれを用いた表示装置並びに電子機器
JP2008083692A (ja) * 2006-08-31 2008-04-10 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2008089915A (ja) * 2006-09-29 2008-04-17 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2009094927A (ja) * 2007-10-11 2009-04-30 Seiko Epson Corp バッファ、レベルシフト回路及び表示装置
JP2009251205A (ja) * 2008-04-04 2009-10-29 Sony Corp 表示装置と電子機器

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120083309A (ko) * 2009-09-16 2012-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치 및 표시 장치를 포함하는 전자 기기
US8427417B2 (en) 2009-09-16 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
JP2011086363A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 駆動回路、当該駆動回路を具備する表示装置、当該表示装置を具備する電子機器
KR101700470B1 (ko) 2009-09-16 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로를 포함하는 표시 장치 및 표시 장치를 포함하는 전자 기기
JP2013055651A (ja) * 2011-08-05 2013-03-21 Semiconductor Energy Lab Co Ltd パルス信号出力回路およびシフトレジスタ
JP2022066221A (ja) * 2011-08-29 2022-04-28 株式会社半導体エネルギー研究所 半導体装置
JP2017060160A (ja) * 2011-08-29 2017-03-23 株式会社半導体エネルギー研究所 半導体装置
JP2021047420A (ja) * 2011-08-29 2021-03-25 株式会社半導体エネルギー研究所 半導体装置
JP2013084333A (ja) * 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US9548133B2 (en) 2011-09-28 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit
JP2013211839A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2017130939A (ja) * 2012-02-29 2017-07-27 株式会社半導体エネルギー研究所 半導体装置
KR20130099850A (ko) * 2012-02-29 2013-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102101039B1 (ko) * 2012-02-29 2020-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11355645B2 (en) 2012-04-13 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising stacked oxide semiconductor layers
US11929437B2 (en) 2012-04-13 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising various thin-film transistors
KR102479944B1 (ko) * 2012-04-13 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20210145310A (ko) * 2012-04-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102454109B1 (ko) * 2012-05-11 2022-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102362594B1 (ko) * 2012-05-11 2022-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2020102642A (ja) * 2012-05-11 2020-07-02 株式会社半導体エネルギー研究所 半導体装置
KR20220024319A (ko) * 2012-05-11 2022-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR20210005971A (ko) * 2012-05-11 2021-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2014030185A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd パルス出力回路、半導体装置
JP7233581B2 (ja) 2012-07-20 2023-03-06 株式会社半導体エネルギー研究所 半導体装置
JP2022078079A (ja) * 2012-07-20 2022-05-24 株式会社半導体エネルギー研究所 半導体装置
JP7573720B2 (ja) 2012-07-20 2024-10-25 株式会社半導体エネルギー研究所 半導体装置
JP2021010168A (ja) * 2012-07-20 2021-01-28 株式会社半導体エネルギー研究所 半導体装置
KR20140025794A (ko) * 2012-08-22 2014-03-05 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR102013158B1 (ko) 2012-08-22 2019-08-23 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
JP2014041333A (ja) * 2012-08-22 2014-03-06 Samsung Display Co Ltd ゲート駆動回路及びこれを含む表示装置
US9397649B2 (en) 2012-09-11 2016-07-19 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2014042116A1 (ja) * 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
US9905311B2 (en) 2013-03-12 2018-02-27 Sharp Kabushiki Kaisha Shift register circuit, drive circuit, and display device
WO2014141800A1 (ja) * 2013-03-12 2014-09-18 シャープ株式会社 シフトレジスタ回路、駆動回路、及び表示装置
US9978329B2 (en) 2013-04-04 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
JP2016053719A (ja) * 2013-04-04 2016-04-14 株式会社半導体エネルギー研究所 ゲートドライバ
US9478187B2 (en) 2013-04-04 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
JP2015169811A (ja) * 2014-03-07 2015-09-28 株式会社Ｊｏｌｅｄ 表示装置、及び、表示装置を備えた電子機器
WO2015186832A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 アクティブマトリクス基板及び表示パネル
JP2016143059A (ja) * 2015-01-29 2016-08-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
US11176870B2 (en) 2015-01-29 2021-11-16 Samsung Display Co., Ltd. Display apparatus having gate driving circuit
KR20160093810A (ko) * 2015-01-29 2016-08-09 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치
KR102244015B1 (ko) * 2015-01-29 2021-04-27 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치
KR20170030714A (ko) * 2015-09-09 2017-03-20 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
KR102457156B1 (ko) * 2015-09-09 2022-10-24 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
JP7503725B1 (ja) 2015-10-30 2024-06-20 株式会社半導体エネルギー研究所 半導体装置
JP2022046818A (ja) * 2015-12-25 2022-03-23 株式会社半導体エネルギー研究所 半導体装置、プロセッサ、電子部品及び電子機器
DE112017003634T5 (de) 2016-07-20 2019-04-11 Mitsubishi Electric Corporation Schieberegisterschaltung und Anzeigetafel
US10810962B2 (en) 2016-07-20 2020-10-20 Mitsubishi Electric Corporation Shift register circuit and display panel
JP2020500333A (ja) * 2016-12-30 2020-01-09 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． Ｉｇｚｏ薄膜トランジスタのｇｏａ回路及び表示装置
US10504470B2 (en) 2017-02-07 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device

Also Published As

Publication number Publication date
JP2015135500A (ja) 2015-07-27
JP2013077838A (ja) 2013-04-25
JP2016218472A (ja) 2016-12-22
JP6328709B2 (ja) 2018-05-23
WO2011052368A1 (en) 2011-05-05
TWI594222B (zh) 2017-08-01
TW201207809A (en) 2012-02-16
CN102484471A (zh) 2012-05-30
US8674979B2 (en) 2014-03-18
JP5178801B2 (ja) 2013-04-10
TW201626350A (zh) 2016-07-16
KR101712340B1 (ko) 2017-03-06
TWI592918B (zh) 2017-07-21
US20110102409A1 (en) 2011-05-05
CN102484471B (zh) 2015-04-01
JP5728507B2 (ja) 2015-06-03
KR20120112371A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
JP6328709B2 (ja) 表示装置
JP5809336B2 (ja) 駆動回路
JP6074077B2 (ja) 半導体装置
JP5467455B2 (ja) シフトレジスタ回路、走査線駆動回路及び表示装置
JP2009022021A (ja) 半導体装置
JP5713616B2 (ja) 液晶駆動用のソースドライバのオフセットキャンセル出力回路
CN114220400A (zh) 具有栅极驱动器的显示装置
JP2014153532A (ja) 表示装置及び駆動回路
JP2015060100A (ja) 表示装置及び駆動回路
JP5127244B2 (ja) 表示装置及び当該表示装置を具備する電子機器
JP2014191836A (ja) シフトレジスタ回路および画像表示装置
JP2024051334A (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN117392936A (zh) 一种显示面板及显示装置
JP2007233406A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120919

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120919

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R150 Certificate of patent or registration of utility model

Ref document number: 5178801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250